[go: up one dir, main page]

JP5691651B2 - 集積回路放熱装置及び電子装置 - Google Patents

集積回路放熱装置及び電子装置 Download PDF

Info

Publication number
JP5691651B2
JP5691651B2 JP2011045869A JP2011045869A JP5691651B2 JP 5691651 B2 JP5691651 B2 JP 5691651B2 JP 2011045869 A JP2011045869 A JP 2011045869A JP 2011045869 A JP2011045869 A JP 2011045869A JP 5691651 B2 JP5691651 B2 JP 5691651B2
Authority
JP
Japan
Prior art keywords
substrate
heat dissipation
integrated circuit
terminal
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011045869A
Other languages
English (en)
Other versions
JP2012182400A (ja
Inventor
章 八代
章 八代
賢司 末吉
賢司 末吉
山口 泰生
泰生 山口
彰伸 中村
彰伸 中村
文紀 土屋
文紀 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2011045869A priority Critical patent/JP5691651B2/ja
Publication of JP2012182400A publication Critical patent/JP2012182400A/ja
Application granted granted Critical
Publication of JP5691651B2 publication Critical patent/JP5691651B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、集積回路放熱装置及び電子装置に関し、詳細には、小型で効率的に集積回路の熱を放熱する集積回路放熱装置及び電子装置に関する。
プリンタ装置、複写装置、複合装置、スキャナ装置等の画像処理装置や画像形成装置等の電子装置においては、画像処理等の各種処理を行うために、多数の半導体集積回路等のIC(Integrated Circuit:集積回路)を搭載しており、ICは、半導体技術の進歩に伴って、回路規模が増大するとともに、ICからの発熱が増加している。
一方、ICは、回路規模の増大に伴ってパッケージの多ピン化が進み、底面電極タイプのBGA(ボールグリッドアレー:Ball Grid Array)パッケージが広く採用されるようになってきている。
ところが、BGAパッケージのICは、下面に信号の入出力及び電源の接続のために用いられる半田バンプが形成されており、この半田バンプは、ピッチが小さく、配線基板に直接搭載することができないため、配線基板に直接搭載されるのではなく、半田バンプによってインターポーザ基板上に搭載されている。
このようなBGAパッケージのICにおいて、ICの発熱に対する対策として、従来、例えば、BGAパッケージ中央部に設けた放熱用パターンから基板の反対面側に搭載したヒートシンクに、基板のTH(スルーホール)を経由させて繋いで、集積回路からの発熱をヒートシンクで放熱する技術が開示されている(特許文献1参照)。
しかしながら、上記従来技術にあっては、BGAパッケージの中央部に放熱用パターンを設け、基板の反対面に搭載したヒートシンクに基板のスルーホールを経由させて繋いでICの熱を放熱させているため、BGAパッケージの中央部からBGAパッケージ搭載エリアの外側への放熱経路を基板上に設けることができないという問題があった。
すなわち、BGAパッケージは、中央部の配線引出しが基板側の配線微細加工精度上の制約を受けて、基板のBGAパッケージ外周部が信号線の引き出しのために全て使用されてしまうため、基板のスルーホールを経由させてBGAパッケージの中央部の放熱用パターンと基板の反対面に搭載したヒートシンクを繋いでも、BGAパッケージ中央部からBGAパッケージ搭載エリアの外側への放熱経路を基板上に設けることができず、十分な放熱効果を得るためには、放熱部であるヒートシンクの高さが必要となり、小型化及び放熱効率の向上を図る上で、改良の必要があった。なお、BGAパッケージの中央部ではなく、外周部に放熱用パターンを設けると、信号線の引出しができなくなり、対応することができない。
そこで、本発明は、小型で放熱効率を向上させることのできる集積回路放熱装置及び電子装置を提供することを目的としている。
本発明は、上記目的を達成するために、集積回路を搭載する集積回路パッケージの中央部に複数形成されている放熱端子を、基板に該放熱端子と対向する位置に形成されていて、該基板を貫通する貫通放熱経路で、該基板の該集積回路パッケージとは反対側に配設されているバイパス部材に繋ぎ、該バイパス部材で、該貫通放熱経路を、該集積回路パッケージの放熱端子よりも外側の信号端子よりも外側に位置する該基板の該バイパス部材側面に設けられている放出放熱端子に繋いで、該放出放熱端子を、該基板の前記放熱端子よりも外側の周状の基板信号端子よりも外側の基板上に形成された放熱経路部材で所定の放熱部材に繋ぐことを特徴としている。
また、本発明は、前記集積回路パッケージの前記放熱端子、前記基板の前記基板放熱端子、該基板の前記反対面基板放熱端子、前記バイパス放熱端子及び前記放出放熱端子のうち少なくともいずれかを、結合部材で1つに結合させることを特徴としてもよい。
さらに、本発明は、前記放熱部材が、前記基板上に形成されているベタパターンであることを特徴としてもよい。
本発明によれば、集積回路の熱を、小型で効率よく放熱することができる。
本発明の一実施例を適用した集積回路放熱装置の正面断面図。 バイパス用補助パッケージ側の基板上面図。 バイパス用補助パッケージを設けない場合の基板上面図。 信号経路を纏めた場合の基板上面図。 ベタパターンを通風の良好な位置に形成した場合の基板上面図。 ベタパターンを通風の良好な位置に形成するとともに貫通孔を形成した場合の上面図。 熱変化を嫌う部品の周囲にベタパターンを形成した場合の基板上面図。 他部品との接続箇所に放熱経路を繋いだ場合の基板上面図。
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。
図1〜図8は、本発明の集積回路放熱装置及び電子装置の一実施例を示す図であり、図1は、本発明の集積回路放熱装置及び電子装置の一実施例を適用した集積回路放熱装置及び電子装置1の正面断面図である。
図1において、集積回路放熱装置1は、基板2の片面(図1では、下面)にIC(集積回路を搭載する集積回路パッケージ)3が搭載されており、基板2のIC3の搭載されている面とは反対側の反対面(図1では、上面)にバイパス用補助パッケージ4が搭載されている。
IC3は、BGAパッケージのICであり、基板2側の面に底面電極としてのグリッド(ハンダボール)5が配列されている。IC3は、例えば、30列×30列(900ピン、ファイルグリッド配列)のグリッド(ピン)5が配列されており、外周各8列(704ピン)が、信号ピン(信号端子)5s、中央14列(196ピン)が、放熱ピン(放熱端子)5hとなっている。IC3は、端子間ピッチが、1.27mmとなっている。
バイパス用補助パッケージ(バイパス部材)4は、本実施例では、IC3と略同等のサイズのBGAパッケージ構成となっており、底面電極としてのグリッド(ピン)6が配設されている。バイパス用補助パッケージ4は、例えば、その印刷回路配線層が表裏の2層となっており、バイパス用補助パッケージ4と基板2を半田で接続するための銅箔スペースサイズであるPADサイズが、φ0.6mm、上層と下層(表面と下面)を貫通する貫通VIA4aは、その厚さが、1.6mm、 表層VIAランドサイズが、φ0.5mm、ライン幅/スペース幅が、0.1mm/0.1mm、ソルダーレジスト位置精度が、±0.075mmである。
基板2は、IC3のグリッド5及びバイパス用補助パッケージ4のグリッド6と接続される印刷回路配線層を複数、例えば、4層形成されており、PADサイズが、0.6mm、貫通VIA2aは、その厚さが、1.6mm、表層VIAランドサイズが、φ0.5mm、内層VIAランドサイズが、φ0.76mm、ライン幅/スペース幅が、0.1mm/0.1mm、ソルダーレジスト位置精度が、±0.075mmである。
そして、基板2は、IC3側から1層〜3層までの印刷回路配線層を用いて、IC3の周辺6列(576ピン)に繋いで基板信号端子(基板信号端子)7sで引き出す構成となっており、IC3の中央部に対向する位置に残った128ピンの基板信号端子7sは、基板2の信号用貫通VIA2sを経由して、バイパス用補助パッケージ4側の7列目と8列目の反対面基板信号端子(反対面基板信号端子)8sに繋がれている。
バイパス用補助パッケージ4は、信号線が、基板2側の7列目と8列目のバイパス信号ピン6sから周辺のバイパス信号ピン6sへ、バイパス用補助パッケージ4の表層(図1の基板2側の印刷回路配線層)を使用して引き出されており、バイパス信号ピン6sは、基板2の対向する反対面基板信号端子8sに半田付け等で繋げられていて、図1に実線で示す信号線経路Lsとして引き出されている。
一方、IC3の中央14列(196ピン)の放熱ピン5hは、基板2の該放熱ピン5hに対応する位置の基板放熱端子7hに半田付け等で繋がれ、基板2の該基板放熱端子7hは、放熱用貫通VIA2hを経由して、バイパス用補助パッケージ4側の中央14列(196ピン)の反対面基板放熱端子8hに繋がれている。
バイパス用補助パッケージ4は、中央14列(196ピン)がバイパス放熱ピン(バイパス放熱端子)6hとなっており、基板2の反対面基板放熱端子8hに半田付け等で繋がれる。バイパス用補助パッケージ4は、中央14列のバイパス放熱ピン6hが、貫通VIA4aを経由してバイパス用補助パッケージ4の裏層(図1の基板とは反対側の印刷回路配線層)の裏層放熱ピン9hに繋がれており、裏層放熱ピン9hは、図1に波線で示すように、1つの結合部9kとして結合されて、バイパス用補助パッケージ4の放熱帰還用の貫通VIA4bを経由させて、IC3の最外周の反対面基板信号端子8sよりも外側の放出放熱ピン6pに繋がれている。放出放熱ピン6pは、基板2のバイパス用補助パッケージ4側の面に形成されている放熱経路Lcに半田付け等で繋がれている。
そして、基板2のバイパス用補助パッケージ4の搭載されている表層(図1の基板2の上面)には、図2に示すように、放熱用のベタパターン10が形成されており、ベタパターン10は、放熱に十分であって、基板2に搭載される他の回路部品や配線等によって規制される範囲内で最大の大きさに形成されている。
このベタパターン10は、基板2のバイパス用補助パッケージ4側の面に形成されている上記放熱経路Lcに繋がっており、IC3の放熱ピン5hから放出される熱を放出する。
次に、本実施例の作用について説明する。本実施例の集積回路放熱装置1は、小型かつ効率的にIC3の放熱を行う。
集積回路放熱装置1は、IC3の中央部に設けられている196ピンの放熱ピン5hが、該放熱ピン5hに対応する位置の基板2の基板放熱端子7hに繋がっており、基板放熱端子7hは、貫通VIA2aに半田付け等で繋げられている。貫通VIA2aは、基板2のバイアス用補助パッケージ4側の反対面基板放熱端子8hに繋がっており、反対面基板放熱端子8hは、バイパス用補助パッケージ4の基板2側のバイパス放熱ピン6hに半田付け等によって繋げられている。バイパス用補助パッケージ4のバイパス放熱ピン6hは、バイパス用補助パッケージ4の貫通VIA4aを通してバイパス用補助パッケージ4の裏層放熱ピン9hに繋がれている。
バイパス用補助パッケージ4の裏層放熱ピン9hは、図1に波線で示したように、1つの結合部9kとして結合されており、結合部9kは、バイパス用補助パッケージ4の放熱帰還用の貫通VIA4bを経由させて、IC3の最外周の反対面基板信号端子8sよりも外側の放出放熱ピン6pに繋がれている。放出放熱ピン6pは、基板2のバイパス用補助パッケージ4側の面に形成されている放熱経路Lcに半田付け等で繋がれている。
基板2の表層には、図2に示したように、バイパス用補助パッケージ4の周囲に、ベタパターン10が形成されており、放熱経路Lcがベタパターン10に繋がっている。
したがって、IC3で発生した熱は、IC3の放熱ピン5hから基板2、バイパス用補助パッケージ4及び基板2の放熱経路Lcを経由してベタパターン10に放出され、ベタパターン10で放熱される。
そして、本実施例の集積回路放熱装置1は、IC3の放熱ピン5hを、基板2の反対側面に搭載したバイパス用補助パッケージ4を通して、IC3の外側の放熱経路Lcに繋がれているが、バイパス用補助パッケージ4を用いないときには、例えば、図3に示すように、IC3の放熱ピン5hのパターンからはみ出してベタパターン10aを形成することができず、狭い面積のベタパターン10aのみしか形成することができない。
ところが、本実施例の集積回路放熱装置1は、IC3の放熱ピン5hを、基板2の反対側面に搭載したバイパス用補助パッケージ4を通して、IC3の外側の放熱経路Lcに接続している。
すなわち、本実施例の集積回路放熱装置1は、集積回路を搭載するIC(集積回路パッケージ)3の中央部に周状に複数形成されている放熱ピン(放熱端子)5hを、基板2に該放熱ピン5hと対向する位置に形成されていて、基板2を貫通する放熱用貫通VIA(貫通放熱経路)2aで、基板2のIC3とは反対側に配設されているバイパス用補助パッケージ(バイパス部材)4に繋ぎ、バイパス用補助パッケージ4で、放熱用貫通VIA2aを、IC3の放熱端子5hよりも外側の信号ピン(信号端子)5sよりも外側に位置する基板2のバイアス用補助パッケージ4側面に設けられている放出放熱ピン(放出放熱端子)6pに繋いで、放出放熱端子6pを、基板2の反対面基板信号端子8sよりも外側の基板2上に形成されている放熱経路(放熱経路部材)Lcでベタパターン(放熱部材)に繋いでいる。
したがって、放熱用のベタパターン10を広い面積を有した状態で形成することができ、放熱効率を向上させることができる。また、バイパス用補助パッケージ4は、基板2と略同じ厚さ(通常:1.6mm以下)であるので、従来のヒートシンクを設けた場合よりも、基板2上の高さ寸法を低くすることができ、集積回路放熱装置1の適用される画像形成装置や画像読み取り装置等の薄型化を図ることができる。
また、本実施例の集積回路放熱装置1は、IC3の196ピンの放熱ピン5hに繋がっているバイパス用補助パッケージ4の貫通VIA4aを、該貫通VIA4aに繋がっている裏層放熱ピン9hを1つの結合部9kとして結合させることで結合し、該結合部9kを、バイパス用補助パッケージ4の放熱帰還用の貫通VIA4bを経由させて半田付け等で基板2の放熱経路Lcに繋いでいる。
したがって、結合以降の放熱経路Lcの引き回しを一本化することができ、バイパス用補助パッケージ4及び基板2における放熱経路Lcの引き回しを用意にすることができるとともに、放熱経路Lcを強化して、熱抵抗を低下させることができる。
なお、上記説明では、放熱経路をバイパス用補助パッケージ4の上層で1本に結合しているが、放熱経路の結合場所は、バイパス用補助パッケージ4の上層に限るものではなく、例えば、IC3の放熱ピン5h部分、基板2の下面の基板放熱端子7h部分、または、基板2上面の反対面基板放熱端子8h部分のいずれかまたはいずれか2箇所以上で結合させてもよい。
また、本実施例の集積回路放熱装置1は、IC3の信号経路Lsを、図4に示すように、纏めて基板2に繋いでもよい。図4の場合、信号経路Lsを、信号経路Ls1と信号経路Ls2に纏めて、周囲の2つのIC11、12が繋いでいる。そして、基板2の表層において、バイパス用補助パッケージ4の周囲の信号経路Ls1、Ls2以外の領域に、放熱用のベタパターン10b、10cを形成する。この場合、信号経路Lsを纏める数は、信号経路Lsの接続先の回路状況等によって適宜設定する。また、ベタパターン10と信号経路Lsの間隙は、基板2の作成する装置の能力により決まるが、一定の間隙が必要となるため、信号経路Lsと放熱経路Lcを交互に配線するよりも、放熱経路Lcをまとめた方が、この間隙分だけバタパターン10を広くすることができる。
このように、信号経路Lsを纏めることで、放熱用のベタパターン10b、10cを大きく形成することができ、放熱効率をより一層向上させることができる。
さらに、本実施例の集積回路放熱装置1は、図5に示すように、放熱用のベタパターン10dを、集積回路放熱装置1を搭載する装置、例えば、プリンタ装置、複写装置、複合装置等の画像形成装置やスキャナ装置等の画像読み取り装置等の電子装置において、通風の良好な位置に形成してもよい。
すなわち、集積回路放熱装置1の適用される画像形成装置や画像読み取り装置等の電子装置においては、装置内においても、集積回路放熱装置1の配設される装置内においても、通風(単位時間当たりの風量等)の良好な場所と通風の悪い場所があり、基板2上の通風の良好な位置にベタパターン10dを形成してもよい。また、この場合、バイパス用補助パッケージ4とベタパターン10dとを繋ぐ基板2上の放熱経路Lcを、他の配線等を考慮した上で、基板2上において通風のより良好な位置を通して形成してもよい。
このようにすると、ベタパターン10dにおける放熱効率を、通風による空冷効果によって、より一層向上させることができ、また、放熱経路Lcでの放熱効率を向上させることができる。
なお、通風の良好な場所は、基板2上に限るものではなく、基板2から外れた場所にベタパターン10を形成した部材を配設して、該ベタパターン10とバイパス用補助パッケージ4を放熱経路Lcで繋いでもよい。
また、本実施例の集積回路放熱装置1は、図6に示すように、ベタパターン10dに、基板2を貫通する貫通孔13を形成してもよい。なお、図6では、開口形状が四角形の貫通孔13を形成している場合について示されているが、貫通孔13の開口形状は、四角形上に限るものではなく、例えば、丸形状等であってもよい。
このようにすると、ベタパターン10dを通る風が貫通孔13を通過して、通風性を向上させることができ、より一層放熱効果を向上させることができる。
また、この貫通孔13にメッキを設けて、風に対する抵抗を減らすとともに、気流に接する金属面積を大きくしてもよい。
このようにすると、通風性をより一層向上させるとともに、放熱性を向上させることができ、より一層放熱効果を向上させることができる。
さらに、本実施例の集積回路放熱装置1は、図7に示すように、基板2上の熱変化を嫌う部品、例えば、IC12の周囲にベタパターン10eを形成し、このベタパターン10eとバイパス用補助パッケージ4を放熱経路Lcで繋いでもよい。
このようにすると、IC3から熱変化を嫌うIC12の周囲のベタパターン10eに放熱し続けて、IC3の放熱効果を向上させることができるとともに、熱変化を嫌うIC12を一定温度に保つことができ、回路の性能を向上させることができる。
また、本実施例の集積回路放熱装置1は、図8に示すように、集積回路放熱装置1の適用される画像形成装置や画像読み取り装置等の電子装置においては、電子装置内においても、集積回路放熱装置1の基板2が配設される熱容量が大きく、熱伝導率の良好な部材、例えば、基板2にGND(設置電位)を提供する筐体板金14に、放熱経路Lcを接続してもよい。
このようにすると、IC3から筐体板金14等の熱容量が大きく、熱伝導率の良好な他の部品に放熱し続けることができ、IC3の放熱効果を向上させることができる。
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、小型で効率的に集積回路の熱を放熱する集積回路放熱装置及び電子装置に利用することができる。
1 集積回路放熱装置
2 基板
2s 信号用貫通VIA
2h 放熱用貫通VIA
3 IC
4 バイパス用補助パッケージ
4a、4b 貫通VIA
5 グリッド
5s 信号ピン
5h 放熱ピン
6s バイパス信号ピン
6h バイパス放熱ピン
7s 基板信号端子
7h 基板放熱端子
8s 反対面基板信号端子
8h 反対面基板放熱端子
9h 裏層放熱ピン
9k 結合部
10、10a、10b、10c、10d、10e ベタパターン
11、12 IC
13 貫通孔
14 筐体板金
Ls 信号経路
Lc 放熱経路
特開平10−275883号公報

Claims (7)

  1. 集積回路を搭載するとともに、片面に該片面の中心部から外側方向に複数の周状に端子が形成されるとともに中心側の所定数の端子が放熱端子として、該放熱端子の外側の周状の端子が信号端子として形成されている集積回路パッケージと、
    該集積回路パッケージを搭載する基板であって、片面に前記集積回路パッケージの前記放熱端子及び前記信号端子に対向する位置に形成されている基板放熱端子及び基板信号端子、該片面とは反対面の少なくとも該基板放熱端子と対向する位置に形成されている反対面基板放熱端子及び該基板を貫通して該基板放熱端子と該反対面基板放熱端子を繋ぐ貫通放熱経路が形成されている基板と、
    前記基板の前記反対面基板放熱端子に繋がれるバイパス放熱端子、該基板の前記基板信号端子よりも外側に位置する放出放熱端子及び該バイパス放熱端子と該放出放熱端子を繋ぐ連結経路が形成されているバイパス部材と、
    前記基板の前記基板信号端子よりも外側の該基板上に形成されて前記バイパス部材の前記放出放熱端子を所定の放熱部材に繋ぐ放熱経路部材と、
    を備えていることを特徴とする集積回路放熱装置。
  2. 前記集積回路放熱装置は、
    前記集積回路パッケージの前記放熱端子、前記基板の前記基板放熱端子、該基板の前記反対面基板放熱端子、前記バイパス放熱端子及び前記放出放熱端子のうち少なくともいずれかを1つに結合させる結合部材を備えていることを特徴とする請求項1記載の集積回路放熱装置。
  3. 前記放熱部材は、
    前記基板上に形成されているベタパターンであることを特徴とする請求項1または請求項2記載の集積回路放熱装置。
  4. 前記ベタパターンは、
    前記基板上の所定の回路部品の周囲に形成されていることを特徴とする請求項3記載の集積回路放熱装置。
  5. 前記放熱部材は、
    通風性の良好な位置に配設されていることを特徴とする請求項1から請求項3のいずれかに記載の集積回路放熱装置。
  6. 前記放熱経路部材は、
    前記基板が取り付けられる金属部材を前記放熱部材として該金属部材と前記放出放熱端子を繋ぐことを特徴とする請求項1記載の集積回路放熱装置。
  7. 請求項1から請求項6のいずれかに記載の集積回路放熱装置を搭載することを特徴とする電子装置。
JP2011045869A 2011-03-03 2011-03-03 集積回路放熱装置及び電子装置 Expired - Fee Related JP5691651B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011045869A JP5691651B2 (ja) 2011-03-03 2011-03-03 集積回路放熱装置及び電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011045869A JP5691651B2 (ja) 2011-03-03 2011-03-03 集積回路放熱装置及び電子装置

Publications (2)

Publication Number Publication Date
JP2012182400A JP2012182400A (ja) 2012-09-20
JP5691651B2 true JP5691651B2 (ja) 2015-04-01

Family

ID=47013330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011045869A Expired - Fee Related JP5691651B2 (ja) 2011-03-03 2011-03-03 集積回路放熱装置及び電子装置

Country Status (1)

Country Link
JP (1) JP5691651B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230041333A (ko) * 2021-09-17 2023-03-24 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111506024B (zh) * 2019-01-31 2024-08-23 驭势科技(北京)有限公司 自动驾驶车辆及控制方法、控制装置和计算机处理介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555418A (ja) * 1991-08-23 1993-03-05 Toshiba Corp 半導体集積回路装置
JP4179234B2 (ja) * 2004-06-17 2008-11-12 株式会社デンソー 半導体装置
JP2008198785A (ja) * 2007-02-13 2008-08-28 Alps Electric Co Ltd 高周波ユニット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230041333A (ko) * 2021-09-17 2023-03-24 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US12406917B2 (en) 2021-09-17 2025-09-02 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the semiconductor package

Also Published As

Publication number Publication date
JP2012182400A (ja) 2012-09-20

Similar Documents

Publication Publication Date Title
US6816378B1 (en) Stack up assembly
CN102522380B (zh) 一种PoP封装结构
US7031164B2 (en) Electronic circuit device including heat-generating element mounted on circuit board
JP2010503189A (ja) 電子装置
CN107708286B (zh) 印刷电路板组件
US7723843B2 (en) Multi-package module and electronic device using the same
JP2020047843A (ja) 電子制御装置
JP5213034B2 (ja) Bgaパッケージ
JP5691651B2 (ja) 集積回路放熱装置及び電子装置
WO2022004183A1 (ja) 電子制御装置
JP2010267869A (ja) 配線基板
JP2012169330A (ja) 電子装置
US6574108B1 (en) Selective PCB via location to enhance cooling
CN111683471B (zh) 多层布线基板
JP2010182792A (ja) 電子回路装置
JP6602132B2 (ja) プリント回路板
JP2002151634A (ja) 基板放熱装置
JP2006221912A (ja) 半導体装置
CN100361296C (zh) 具有改善散热结构的印刷电路板及电子装置
JP2002110896A (ja) 積層型マルチチップパッケージ
CN111213234B (zh) 半导体组装件
JP4919689B2 (ja) モジュール基板
US7361982B2 (en) Bumpless chip package
US20110186335A1 (en) Circuit board with heat dissipating structure and manufacturing method thereof
JP2001135904A (ja) モジュール基板実装構造およびモジュール基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140214

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150119

R151 Written notification of patent or utility model registration

Ref document number: 5691651

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees