[go: up one dir, main page]

JP5691259B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5691259B2
JP5691259B2 JP2010141744A JP2010141744A JP5691259B2 JP 5691259 B2 JP5691259 B2 JP 5691259B2 JP 2010141744 A JP2010141744 A JP 2010141744A JP 2010141744 A JP2010141744 A JP 2010141744A JP 5691259 B2 JP5691259 B2 JP 5691259B2
Authority
JP
Japan
Prior art keywords
electric field
semiconductor device
layer
cell region
field relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010141744A
Other languages
English (en)
Other versions
JP2012009502A (ja
Inventor
建策 山本
建策 山本
巨裕 鈴木
巨裕 鈴木
秀史 高谷
秀史 高谷
雅裕 杉本
雅裕 杉本
森本　淳
淳 森本
成雅 副島
成雅 副島
石川　剛
剛 石川
渡辺　行彦
行彦 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2010141744A priority Critical patent/JP5691259B2/ja
Priority to DE102011077764A priority patent/DE102011077764A1/de
Priority to US13/164,246 priority patent/US8492867B2/en
Priority to CN201110175094.2A priority patent/CN102299180B/zh
Publication of JP2012009502A publication Critical patent/JP2012009502A/ja
Application granted granted Critical
Publication of JP5691259B2 publication Critical patent/JP5691259B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、素子が形成されたセル領域とセル領域を囲む外周耐圧構造が形成された外周領域とを有する半導体装置に関し、特に、トレンチゲート構造の縦型パワーＭＯＳＦＥＴに適用して好適である。
従来、特許文献１や特許文献２において、縦型パワーＭＯＳＦＥＴやダイオードなどの素子が形成されたセル領域の周囲を囲む外周耐圧構造が開示されている。図１３は、特許文献１に示される従来の外周耐圧構造を示した断面図である。
この図に示されるように、外周耐圧構造は、ｎ型ドリフト層Ｊ１の表面にｐ型層Ｊ２が形成された半導体基板に対して形成された凹部Ｊ３からなるメサ構造と、メサ構造の側壁及び底面に形成されたｐ型の電界緩和層Ｊ４にて構成されている。メサ構造を構成する凹部Ｊ３は、ｐ型層Ｊ２からｎ型ドリフト層Ｊ１に至る深さで構成されている。電界緩和層Ｊ４は、メサ構造の段差部において、ｐ型層Ｊ２から凹部Ｊ３内におけるｎ型ドリフト層Ｊ１の表面に至る構造とされている。このような電界緩和層を形成することで等電位線が外周領域に向かって緩やかに伸び、電界集中が緩和されるため、耐圧向上を図ることが可能となる。
特開平１１−７４５２４号公報 特開２００７−１６５６０４号公報
しかしながら、上記特許文献１、２に開示された外周耐圧構造では、電界緩和層が形成された領域と接する場所に、材質が不連続となる不連続点や、電界緩和層が屈曲した構造となる屈曲部が存在している。例えば、特許文献１の構造の場合、図１３に示した領域Ｒ１においてｎ型半導体とｐ型半導体という材質の不連続点が存在し、領域Ｒ２において電界緩和層の屈曲部が存在している。このため、これらの箇所に電界が集中し、耐圧低下の要因となる可能性がある。
本発明は上記点に鑑みて、電界緩和層に接する場所に材質の不連続点が生じることを無くすと共に電界緩和層の屈曲部をなくし、より耐圧向上を図ることが可能な半導体装置を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、第２導電型のベース層（３）の底面がセル領域から外周領域にわたって同一平面となるように構成することにより、
ベース層のうちセル領域よりも外側の外周領域に位置する部分においてセル領域の部分と同じ不純物濃度かつ該セル領域の部分よりも厚さが薄くされた電界緩和層（３ａ）を構成し、外周領域に、セル領域および電界緩和層（３ａ）を囲み、かつ、電界緩和層（３ａ）の表面からドリフト層（２）に達する電界終端部（１３）を備えることを特徴としている。
このように、底面が平坦なベース層（３）を用いて外周耐圧構造を構成するための電界緩和層（３ａ）を形成している。このため、電界緩和層（３ａ）に屈曲部が無い構造とすることができると共に、電界緩和層（３ａ）が接する半導体がドリフト層（２）しかないため、材質の不連続点が存在しないようにできる。これにより、半導体装置の耐圧をより向上させることが可能となる。
例えば、請求項２に記載したように、電界終端部（１３）を、電界緩和層（３ａ）の表面からドリフト層（２）に達する溝部（１４）と、溝部（１４）内に配置された絶縁部材（１５）によって構成することができる。この場合、請求項３に記載したように、電界終端部（１３）を、セル領域および電界緩和層（３ａ）を囲むように同心状に配置された複数の溝部（１４）と、溝部（１４）内に配置された複数の絶縁部材（１５）によって構成することができる。
また、請求項４に記載したように、電界終端部（１３）を、電界緩和層（３ａ）の表面からドリフト層（２）に達する第１導電型層（１６）とすることもできる。
請求項５に記載したように、外周領域にベース層（３）を表面から除去した凹部（１２）を形成することによってメサ構造を構成し、この凹部（１２）内に電界終端部（１３）を配置することができる。また、請求項６に記載したように、凹部（１２）の外周に電界終端部（１３）を形成しても良い。勿論、メサ構造を構成する凹部（１２）を形成しなくても良い。
請求項７に記載の発明では、凹部（１２）におけるセル領域側の段差部から電界終端部（１３）までの距離が１〜１００００μｍとされていることを特徴としている。
メサ構造を構成する凹部（１２）の段差部から電界終端部（１３）までの距離は基本的には任意であるが、１μｍ以下とするとマスクずれなどを考慮すると形成が難しく、１００００μｍ以上とするとチップサイズ増大が懸念されることから、１〜１００００μｍにすると好ましい。
請求項８に記載の発明では、ベース層（３）および電界緩和層（３ａ）は、不純物濃度が１×１０16〜２．５×１０17ｃｍ-3であることを特徴としている。
このように、電界緩和層（３ａ）の不純物濃度を１×１０16〜２．５×１０17ｃｍ-3とすることにより、１２００Ｖ以上の高い耐圧を得ることが可能となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態にかかる炭化珪素（以下、ＳｉＣという）半導体装置の断面図である。 （ａ）は、シミュレーションモデルとして用いた本実施形態にかかるＳｉＣ半導体装置の断面図であり、（ｂ）は、（ａ）に示したモデルのブレークダウン時における等電位線分布を示した図である。 逆バイアス時のドレイン電圧に対するドレイン電流との関係を示した図である。 図２（ａ）に示したモデルのうちｐ型ベース３および電界緩和層３ａの不純物濃度を変化させて耐圧との関係を調べた結果を示した図である。 電界緩和層３ａの厚みと耐圧の関係を調べた結果を示す図である。 図１に示すＳｉＣ半導体装置の製造工程を示した断面図である。 図６に続くＳｉＣ半導体装置の製造工程を示した断面図である。 図７に続くＳｉＣ半導体装置の製造工程を示した断面図である。 本発明の第２実施形態にかかるＳｉＣ半導体装置の断面図である。 本発明の第３実施形態にかかるＳｉＣ半導体装置の断面図である。 本発明の第４実施形態にかかるＳｉＣ半導体装置の断面図である。 本発明の第５実施形態にかかるＳｉＣ半導体装置の断面図である。 従来の外周耐圧構造を示した断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の一実施形態について説明する。本実施形態では、セル領域に半導体素子としてｎチャネルタイプの縦型パワーＭＯＳＦＥＴを形成したＳｉＣ半導体装置について説明する。図１は、本実施形態にかかるＳｉＣ半導体装置の断面図である。以下、この図に基づいて本実施形態のＳｉＣ半導体装置の構造について説明する。
図１に示すように、ＳｉＣ半導体装置は、縦型パワーＭＯＳＦＥＴが形成されたセル領域と、セル領域を囲む外周耐圧構造が形成された外周領域を備えた構造とされている。図１ではＳｉＣ半導体装置におけるセル領域および外周領域の一部しか図示していないが、ＳｉＣ半導体装置の中央部がセル領域とされ、セル領域を中心として外周領域が配置された構成とされている。
ＳｉＣ半導体装置は、例えば１×１０19ｃｍ-3以上の不純物濃度とされたｎ+型基板（基板）１と、ｎ+型基板１よりも低濃度、例えば１×１０15〜５×１０16ｃｍ-3の不純物濃度とされたｎ-型ドリフト層２と、例えば１×１０16〜５×１０18ｃｍ-3の不純物濃度とされたｐ型ベース層３とを有した半導体基板４を用いて形成されている。これらｎ+型基板１、ｎ-型ドリフト層２およびｐ型ベース層３はすべてワイドギャップ半導体であるＳｉＣによって構成されている。
半導体基板４におけるセル領域には、ｎ-型ドリフト層２よりも高濃度、例えば１×１０18〜５×１０20ｃｍ-3の不純物濃度とされたｎ+型ソース領域５が備えられている。また、半導体基板４の表面側には、ｎ+型ソース領域５およびｐ型ベース層３を貫通してｎ-型ドリフト層２まで達するトレンチ６が形成されている。このトレンチ６の内壁面を覆うようにゲート絶縁膜７が形成されていると共に、このゲート絶縁膜７の表面にドープトＰｏｌｙ−Ｓｉによって構成されたゲート電極８が備えられている。そして、ゲート電極８を覆うように酸化膜などで構成された層間絶縁膜９が形成され、この層間絶縁膜９の上にソース電極１０が形成されている。ソース電極１０は、層間絶縁膜９に形成されたコンタクトホール９ａを通じてｎ+型ソース領域５およびｐ型ベース層３に電気的に接続されている。
さらに、セル領域を含めて半導体基板４の裏面側、つまりｎ+型基板１のうちｎ-型ドリフト層２とは反対側の面にドレイン電極１１が形成されている。このような構成により、縦型パワーＭＯＳＦＥＴが構成されている。そして、図１では縦型パワーＭＯＳＦＥＴの１セル分しか図示していないが、図１に示した縦型パワーＭＯＳＦＥＴのセルが複数セル集まってセル領域が構成されている。なお、ゲート電極８は、図１とは別断面において層間絶縁膜９に形成されたコンタクトホールを通じて外部との電気的接続が行えるようになっている。
一方、外周領域についても、半導体基板４にはｐ型ベース層３が延設されている。ｐ型ベース層３の底面は、セル領域から外周領域に至るまで平坦（同一平面）とされている。本実施形態では、このｐ型ベース層３のうち外周領域に位置する部分を電界緩和層３ａとして機能させる。
また、外周領域には、ｐ型ベース層３を部分的に除去して形成した凹部１２にて構成されるメサ構造が構成されている。このメサ構造を構成する凹部１２は、ｐ型ベース層３よりも浅い深さで形成されている。凹部１２の下方に残されたｐ型ベース層３の厚みは、ｐ型ベース層３の不純物濃度に応じて設定され、例えばｐ型ベース層３の不純物濃度が１×１０17ｃｍ-3の場合には０．４μｍ以上の厚みとされる。
さらに、メサ構造を構成する凹部１２の底面内、具体的には凹部１２によってｐ型ベース層３に形成されるセル領域側の段差部から１〜１００００μｍ離間した位置に、セル領域および電界緩和層３ａを囲むように電界終端部１３が形成されている。この電界終端部１３によって、電界緩和層３ａが分断されている。
本実施形態の場合、電界終端部１３は、ｐ型ベース層３を貫通してｎ-型ドリフト層２に達する溝部１４と溝部１４内に埋め込まれた絶縁部材１５によって構成されている。ここではセル領域に形成されたゲート絶縁膜７および層間絶縁膜９が外周領域にも延設されており、これらゲート絶縁膜７や層間絶縁膜９の一部によって絶縁部材１５が構成されている。本実施形態の電界終端部１３は、例えば等間隔に複数備えられており、各電界終端部１３がセル領域を同心状に囲む枠状とされている。
なお、メサ構造を構成する凹部１２の段差部から電界終端部１３までの距離は基本的には任意であるが、１μｍ以下とするとマスクずれなどを考慮すると形成が難しく、１００００μｍ以上とするとチップサイズ増大が懸念されることから、１〜１００００μｍにすると好ましい。
このように、本実施形態のＳｉＣ半導体装置では、ｐ型ベース層３を用いて外周耐圧構造を構成するための電界緩和層３ａを形成している。このため、電界緩和層３ａに屈曲部が無い構造とすることができると共に、電界緩和層３ａが接する半導体がｎ-型ドリフト層２しかないため、材質の不連続点が存在しないようにできる。これにより、ＳｉＣ半導体装置の耐圧をより向上させることが可能となる。
図２および図３は、本実施形態にかかるＳｉＣ半導体装置の耐圧について調べたシミュレーション結果を示したものである。
図２（ａ）は、シミュレーションモデルとして用いた本実施形態にかかるＳｉＣ半導体装置の断面図であり、図２（ｂ）は、図２（ａ）に示したモデルのブレークダウン時における等電位線分布を示した図である。このシミュレーションでは、ｎ-型ドリフト層２の不純物濃度を５×１０15ｃｍ-3とし、ｐ型ベース層３および電界緩和層３ａの不純物濃度を１×１０17ｃｍ-3としている。なお、図２（ｂ）では等電位線を７０Ｖ間隔で示してある。
この図に示されるように、ブレークダウン時の等電位線は偏り無く広い範囲に広がっており、電界終端部１３に至ると終端している。電界緩和層３ａとｎ-型ドリフト層２とによって形成されるＰＮ接合によって空乏層が形成され、この空乏層によって等電位線が外周領域側に広げられるため、等電位線が外周領域において偏り無く広い範囲に広がるのである。これは、電界が偏り無く発生しており、電界集中が発生していないことを表している。つまり、等電位分布に歪が発生していると、その箇所で電界集中が生じていることになるが、そのような歪がないことから電界集中が発生していないと言える。このシミュレーション結果からも、より耐圧向上が図れていると言うことができる。
図３は、逆バイアス時のドレイン電圧に対するドレイン電流との関係を示した図である。この図に示されるように、ドレイン電圧が１９００Ｖとなるまでドレイン電流が発生していない。このように、ドレイン電圧が１９００Ｖという高い値となるまで耐圧を持たせることが可能となる。
また、図４は、図２（ａ）に示したモデルのうちｐ型ベース３および電界緩和層３ａの不純物濃度を変化させて耐圧との関係を調べた結果を示した図である。この図に示されるように、ｐ型ベース層３および電界緩和層３ａの不純物濃度に応じて耐圧が変化していることが分かる。そして、ＳｉＣ半導体装置では、例えば１２００Ｖ以上の耐圧を狙って設計が行われており、電界緩和層３ａの不純物濃度が少なくとも１×１０16ｃｍ-3以上あれば、耐圧を１２００Ｖ以上とすることができる。
ただし、電界緩和層３ａが濃すぎると、耐圧が再び低下する。上述したように、電界緩和層３ａとｎ-型ドリフト層２とによるＰＮ接合によって空乏層が形成されるために等電位線が図２（ｂ）に示すように広がるのであるが、電界緩和層３ａが濃すぎると、電界緩和層３ａ内に伸びる空乏層の幅が狭くなり過ぎ、逆に耐圧が低下してくるためである。この電界緩和層３ａの不純物濃度の上限値を確認したところ、２．５×１０17ｃｍ-3であった。したがって、電界緩和層３ａの不純物濃度を１×１０16〜２．５×１０17ｃｍ-3とすることにより、１２００Ｖ以上の高い耐圧を得ることが可能となる。
図５は、電界緩和層３ａの厚みと耐圧の関係を調べた結果を示す図である。このシミュレーションでも、ｐ型ベース層３および電界緩和層３ａの不純物濃度を１×１０17ｃｍ-3としている。
上記図４に示したように、基本的には電界緩和層３ａの不純物濃度によって耐圧を設計することができるが、電界緩和層３ａの厚みが薄すぎると、所望の耐圧が得られなくなることがある。これは、電界緩和層３ａに含まれる不純物の総量も耐圧に依存しているためと考えられる。このため、図５に示すように、電界緩和層３ａの厚さが薄くなると耐圧が低下していき、例えば、ｐ型ベース層３および電界緩和層３ａの不純物濃度を１×１０17ｃｍ-3とした場合には、電界緩和層３ａの厚みが０．４μｍになると耐圧が１２００Ｖとなった。したがって、例えば、ｐ型ベース層３および電界緩和層３ａの不純物濃度を１×１０17ｃｍ-3とする場合には、電界緩和層３ａの厚みを０．４μｍ以上に設計することで所望の耐圧を得ることが可能となる。
なお、ここでは１２００Ｖ以上の耐圧を得ることを前提として電界緩和層３ａの不純物濃度や厚みについて述べたが、要求される耐圧設計は様々であり、それに応じて電界緩和層３ａの不純物濃度や厚みを設計すればよい。
次に、上記のように構成されるＳｉＣ半導体装置の製造方法について説明する。図６〜図８は、図１に示すＳｉＣ半導体装置の製造工程を示した断面図である。
〔図６（ａ）に示す工程〕
まず、例えば１×１０19ｃｍ-3以上の不純物濃度とされたｎ+型基板１の表面上に、例えば１×１０15〜５×１０16ｃｍ-3の不純物濃度とされたｎ-型ドリフト層２と、例えば１×１０16〜５×１０18ｃｍ-3の不純物濃度とされたｐ型ベース層３とが順に積層された半導体基板４を用意する。ｎ-型ドリフト層２およびｐ型ベース層３は、例えばｎ+型基板１の表面へのエピタキシャル成長によって形成することができる。また、半導体基板４の裏面にドレイン電極１１を形成しておく。
〔図６（ｂ）に示す工程〕
ｐ型ベース層３の表面にＬＴＯ（Low temperature Oxidation）等で構成された図示しないマスクを配置したのち、フォトリソグラフィ工程によってマスクのうちメサ構造を構成するための凹部１２の形成予定領域を開口させる。そして、マスク上からＲＩＥ（Reactive Ion Etching）等によるエッチングを行い、凹部１２を形成する。この後、マスクを除去する。
〔図７（ａ）に示す工程〕
再びＬＴＯ等で構成された図示しないマスクを配置したのち、フォトリソグラフィ工程によってマスクのうち電界終端部１３の形成予定領域を開口させる。そして、マスク上からＲＩＥ等によるエッチングを行い、凹部１２内に溝部１４を形成する。この後、マスクを除去する。
〔図７（ｂ）に示す工程〕
さらに、ｎ+型ソース領域５の形成予定領域が開口したイオン注入用のマスクを配置したのち、例えば窒素等のｎ型不純物のイオン注入および活性化熱処理を行うことにより、セル領域におけるｐ型ベース層３の表層部の所定領域にｎ+型ソース領域５を形成する。そして、マスクを除去したのち、今度はトレンチ６の形成予定領域が開口するマスクを配置し、そのマスクを用いたエッチングを行うことにより、トレンチ６を形成する。その後、マスクを除去し、ゲート酸化等により、ゲート絶縁膜７を形成する。このとき、セル領域だけでなく外周領域も絶縁膜が形成されることになり、溝部１４内に絶縁部材１５の一部が形成される。
〔図８（ａ）に示す工程〕
セル領域および外周領域全域にドープトＰｏｌｙ−Ｓｉを成膜したのち、エッチバックもしくは所望マスクを用いてパターニングすることで、ゲート電極８を形成する。続いて、セル領域および外周領域全域にＬＴＯ等の層間絶縁膜９をデポジションする。これにより、溝部１４内が完全に埋め込まれる。したがって、絶縁部材１５も構成され、電界終端部１３が形成される。
〔図８（ｂ）に示す工程〕
層間絶縁膜９の表面にコンタクトホール９ａ等の形成予定領域が開口するマスクを配置したのち、このマスクを用いて層間絶縁膜９をパターニングし、コンタクトホール９ａ等を形成する。
その後、層間絶縁膜９の表面にソース電極１０を形成する。これにより、コンタクトホール９ａ内にもソース電極１０が埋め込まれ、ソース電極１０がｎ+型ソース領域５およびｐ型ベース層３と電気的に接続される。これにより、本実施形態にかかるＳｉＣ半導体装置を形成することができる。
以上説明したように、本実施形態のＳｉＣ半導体装置によれば、ｐ型ベース層３を用いて外周耐圧構造を構成するための電界緩和層３ａを形成している。このため、電界緩和層３ａに屈曲部が無い構造とすることができると共に、電界緩和層３ａが接する半導体がｎ-型ドリフト層２しかないため、材質の不連続点が存在しないようにできる。これにより、ＳｉＣ半導体装置の耐圧をより向上させることが可能となる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して電界終端部１３の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図９は、本実施形態にかかるＳｉＣ半導体装置の断面図である。この図に示されるように、本実施形態では、溝部１４および絶縁部材１５が１つのみ備えられた構造となっている。つまり、１つの枠状の溝部１４および絶縁部材１５によって電界終端部１３を構成している。このように、電界終端部１３を構成する溝部１４および絶縁部材１５は一本だけでも良く、複数本備えられていなくても良い。
なお、このような構造のＳｉＣ半導体装置の製造方法は第１実施形態とほぼ同様であり、上述した図７（ａ）の工程の際の溝部１４の形成時、マスクパターンを変更して溝部１４が１つのみ形成されるようにする点のみ変更すれば良い。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態も、第１実施形態に対して電界終端部１３の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１０は、本実施形態にかかるＳｉＣ半導体装置の断面構成を示した図である。この図に示されるように、本実施形態では、電界終端部１３を第１実施形態のような溝部１４および絶縁部材１５によって構成するのではなく、ｎ+型層１６によって構成している。ｎ+型層１６は、例えば、メサ構造を構成する凹部１２を形成したのち、ｎ型不純物をイオン注入し、さらにこれを活性化熱処理することで形成される。
このように、電界緩和層３ａと導電型が異なるｎ+型層１６によって電界終端部１３を構成しても良い。
なお、このような構造のＳｉＣ半導体装置の製造方法も第１実施形態とほぼ同様であるが、溝部１４の形成工程に代えて、ｎ+型層１６の形成工程を行う点を変更する必要がある。ｎ+型層１６の形成工程については、凹部１２を形成した後に、ｎ+型層１６の形成予定領域が開口するマスクを用いたｎ型不純物のイオン注入および活性化熱処理工程を行えば済むが、ｎ+型ソース領域５の形成工程と同時に行うことで、製造工程の簡略化を図ることが可能となる。
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第１実施形態に対して電界終端部１３の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１１は、本実施形態にかかるＳｉＣ半導体装置の断面構成を示した図である。この図に示されるように、本実施形態では、メサ構造を構成する凹部１２が外周領域全域ではなく、外周領域の最外周に至る前までとし、凹部１２よりもさらに外周側に電界終端部１３が配置される構造としている。
このように、電界終端部１３がメサ構造を構成する凹部１２の外側に配置されていても構わない。
このような構造のＳｉＣ半導体装置の製造方法も第１実施形態とほぼ同様であるが、溝部１４の形成工程が第１実施形態と異なっている。すなわち、第１実施形態では、メサ構造を構成する凹部１２を形成した次の工程で溝部１４を形成したが、溝部１４の形成工程をトレンチ６の形成工程と同時に行うようにし、ゲート絶縁膜７の形成工程や層間絶縁膜９の形成工程の際に、溝部１４内にこれら絶縁膜が配置されるようにすればよい。なお、ゲート電極８を形成する際のドープトＰｏｌｙ−Ｓｉを成膜したときに、溝部１４内がドープトＰｏｌｙ−Ｓｉで埋め込まれることになるが、ドープトＰｏｌｙ−Ｓｉをパターニングする際に溝部１４内のドープトＰｏｌｙ−Ｓｉが除去されるようにしている。
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態は、第４実施形態に対して電界終端部１３の構成を変更したものであり、その他に関しては第４実施形態と同様であるため、第４実施形態と異なる部分についてのみ説明する。
図１２は、本実施形態にかかるＳｉＣ半導体装置の断面構成を示した図である。この図に本実施形態では、メサ構造を構成する凹部１２の外側に配置された溝部１４内がセル領域のトレンチゲートと同じ構造とされている。つまり、溝部１４内をゲート絶縁膜７とポリシリコン１７によって埋め込んだ構造としている。
このように、電界終端部１３がメサ構造を構成する凹部１２の外周に配置されるようにしつつ、電界終端部１３をセル領域に備えられるトレンチゲートと同じ構造とすることも可能である。
なお、このような構造のＳｉＣ半導体装置の製造方法は第４実施形態とほぼ同様である。ただし、第４実施形態では、ゲート電極８を形成する際に溝部１４内に形成されるドープトＰｏｌｙ−Ｓｉを除去してしまっているが、これを除去せずに残すようにすれば良い。
（他の実施形態）
上記各実施形態では、セル領域に備えられる半導体素子として縦型パワーＭＯＳＦＥＴを例に挙げて説明したが、ｐ型ベース領域３が備えられる構造のものであれば、他の構造の半導体素子であっても良い。例えば、ｎ+型基板１の導電型をｐ型に反転させたＩＧＢＴや、ｐ型ベース領域３をアノード、ｎ-型ドリフト層２およびｎ+型基板１をカソードとするＰＮダイオード等に関しても、本発明を適用することができる。
また、上記各実施形態では、メサ構造を構成する凹部１２を形成したが、凹部１２を形成しない構造の半導体装置とすることもできる。
また、上記各実施形態では、第１導電型がｎ型、第２導電型がｐ型となるＳｉＣ半導体装置について説明したが、各構成要素の導電型が反転させたＳｉＣ半導体装置に対しても、本発明を適用することができる。
また、上記各実施形態では半導体装置の一例としてワイドバンドギャップ半導体であるＳｉＣを例に挙げて説明したが、他の半導体に適用することもできる。特に、高耐圧が期待できるワイドバンドギャップ半導体に適用すると好ましく、例えばＧａＮやダイヤモンド等に対しても本発明を適用することができる。
１ ｎ+型基板
２ ｎ-型ドリフト層
３ ｐ型ベース層
３ａ 電界緩和層
４ 半導体基板
５ ｎ+型ソース領域
６ トレンチ
７ ゲート絶縁膜
８ ゲート電極
９ 層間絶縁膜
９ａ コンタクトホール
１０ ソース電極
１１ ドレイン電極
１２ 凹部
１３ 電界終端部
１４ 溝部
１５ 絶縁部材
１６ ｎ+型層
１７ ドープトＰｏｌｙ−Ｓｉ

Claims (8)

  1. 基板（１）と、前記基板（１）の表面に形成された第１導電型のドリフト層（２）と、前記ドリフト層（２）の表面に形成された第２導電型のベース層（３）とを有する半導体基板（４）に対して、半導体素子が備えられるセル領域と該セル領域を囲む外周耐圧構造を構成する外周領域とを形成することで構成される半導体装置であって、
    前記ベース層は、前記セル領域から前記外周領域にわたって、底面が同一平面とされており、前記ベース層のうち前記セル領域よりも外側の前記外周領域に位置する部分において前記セル領域の部分と同じ不純物濃度かつ該セル領域の部分よりも厚さが薄くされた電界緩和層（３ａ）を構成しており、前記外周領域には、前記セル領域および前記電界緩和層（３ａ）を囲み、かつ、前記電界緩和層（３ａ）の表面から前記ドリフト層（２）に達する電界終端部（１３）が備えられていることを特徴とする半導体装置。
  2. 前記電界終端部（１３）は、前記電界緩和層（３ａ）の表面から前記ドリフト層（２）に達する溝部（１４）と、前記溝部（１４）内に配置された絶縁部材（１５）によって構成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記電界終端部（１３）は、前記セル領域および前記電界緩和層（３ａ）を囲むように同心状に配置された複数の前記溝部（１４）と、前記溝部（１４）内に配置された複数の前記絶縁部材（１５）によって構成されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記電界終端部（１３）は、前記電界緩和層（３ａ）の表面から前記ドリフト層（２）に達する第１導電型層（１６）であることを特徴とする請求項１に記載の半導体装置。
  5. 前記外周領域には、前記ベース層（３）を表面から除去した凹部（１２）が形成されることによってメサ構造が構成されており、
    前記電界終端部（１３）は、前記凹部（１２）内に形成されていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
  6. 前記外周領域には、前記ベース層（３）を表面から除去した凹部（１２）が形成されることによってメサ構造が構成されており、
    前記電界終端部（１３）は、前記凹部（１２）の外周に形成されていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
  7. 前記凹部（１２）における前記セル領域側の段差部から前記電界終端部（１３）までの距離が１〜１００００μｍとされていることを特徴とする請求項５または６に記載の半導体装置。
  8. 前記ベース層（３）および前記電界緩和層（３ａ）は、不純物濃度が１×１０16〜２．５×１０17ｃｍ-3であることを特徴とする請求項１ないし７のいずれか１つに記載の半導体装置。
JP2010141744A 2010-06-22 2010-06-22 半導体装置 Expired - Fee Related JP5691259B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010141744A JP5691259B2 (ja) 2010-06-22 2010-06-22 半導体装置
DE102011077764A DE102011077764A1 (de) 2010-06-22 2011-06-17 Halbleitervorrichtung, die einen zellbereich und einen randbereich beinhaltet und eine struktur für hohe durchbruchspannung aufweist
US13/164,246 US8492867B2 (en) 2010-06-22 2011-06-20 Semiconductor device including cell region and peripheral region having high breakdown voltage structure
CN201110175094.2A CN102299180B (zh) 2010-06-22 2011-06-22 包含单元区和具有高击穿电压结构的外围区的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010141744A JP5691259B2 (ja) 2010-06-22 2010-06-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2012009502A JP2012009502A (ja) 2012-01-12
JP5691259B2 true JP5691259B2 (ja) 2015-04-01

Family

ID=45091384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010141744A Expired - Fee Related JP5691259B2 (ja) 2010-06-22 2010-06-22 半導体装置

Country Status (4)

Country Link
US (1) US8492867B2 (ja)
JP (1) JP5691259B2 (ja)
CN (1) CN102299180B (ja)
DE (1) DE102011077764A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985127B2 (en) 2016-03-29 2018-05-29 Toyoda Gosei Co., Ltd. Semiconductor device including a mesa groove and a recess groove

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8697520B2 (en) * 2012-03-02 2014-04-15 Alpha & Omega Semiconductor Incorporationed Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS
JP6164636B2 (ja) 2013-03-05 2017-07-19 ローム株式会社 半導体装置
JP6164604B2 (ja) 2013-03-05 2017-07-19 ローム株式会社 半導体装置
JP6271197B2 (ja) 2013-09-20 2018-01-31 株式会社東芝 半導体装置およびその製造方法
US9343528B2 (en) 2014-04-10 2016-05-17 Semiconductor Components Industries, Llc Process of forming an electronic device having a termination region including an insulating region
US9324784B2 (en) 2014-04-10 2016-04-26 Semiconductor Components Industries, Llc Electronic device having a termination region including an insulating region
JP6291988B2 (ja) * 2014-04-15 2018-03-14 住友電気工業株式会社 炭化珪素半導体装置
JP6267102B2 (ja) 2014-12-10 2018-01-24 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
JP6411929B2 (ja) * 2015-03-24 2018-10-24 トヨタ自動車株式会社 Ｍｏｓｆｅｔ
JP6784010B2 (ja) * 2015-08-28 2020-11-11 富士電機株式会社 窒化物半導体装置の製造方法
JP6631632B2 (ja) 2015-09-16 2020-01-15 富士電機株式会社 半導体装置
JP6705155B2 (ja) * 2015-11-13 2020-06-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6914624B2 (ja) 2016-07-05 2021-08-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6696329B2 (ja) 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6740759B2 (ja) 2016-07-05 2020-08-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6696328B2 (ja) 2016-07-05 2020-05-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6862782B2 (ja) * 2016-11-16 2021-04-21 富士電機株式会社 半導体装置および半導体装置の製造方法
KR101886105B1 (ko) * 2016-12-08 2018-08-07 현대자동차 주식회사 반도체 소자
WO2019066995A1 (en) * 2017-09-30 2019-04-04 Intel Corporation ENHANCED RF PERFORMANCE GROUP III (III-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
JP6913594B2 (ja) * 2017-10-05 2021-08-04 株式会社東芝 半導体装置
JP7193387B2 (ja) 2019-03-14 2022-12-20 株式会社東芝 半導体装置
JP7074173B2 (ja) * 2020-10-16 2022-05-24 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4238278A (en) * 1979-06-14 1980-12-09 International Business Machines Corporation Polycrystalline silicon oxidation method for making shallow and deep isolation trenches
JP2912508B2 (ja) * 1992-11-13 1999-06-28 シャープ株式会社 縦型ｍｏｓトランジスタの製造方法
US5648670A (en) * 1995-06-07 1997-07-15 Sgs-Thomson Microelectronics, Inc. Trench MOS-gated device with a minimum number of masks
US5949124A (en) * 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
US5877528A (en) * 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
US6054752A (en) 1997-06-30 2000-04-25 Denso Corporation Semiconductor device
JP4164892B2 (ja) 1997-06-30 2008-10-15 株式会社デンソー 半導体装置及びその製造方法
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6555895B1 (en) * 2000-07-17 2003-04-29 General Semiconductor, Inc. Devices and methods for addressing optical edge effects in connection with etched trenches
JP4736180B2 (ja) * 2000-11-29 2011-07-27 株式会社デンソー 半導体装置およびその製造方法
US7557395B2 (en) * 2002-09-30 2009-07-07 International Rectifier Corporation Trench MOSFET technology for DC-DC converter applications
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
TWI223448B (en) * 2003-04-29 2004-11-01 Mosel Vitelic Inc DMOS device having a trenched bus structure
CN101185169B (zh) * 2005-04-06 2010-08-18 飞兆半导体公司 沟栅场效应晶体管及其形成方法
JP5044117B2 (ja) 2005-12-14 2012-10-10 関西電力株式会社 炭化珪素バイポーラ型半導体装置
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2007288009A (ja) * 2006-04-19 2007-11-01 Toshiba Corp 半導体装置
JP5213350B2 (ja) 2007-04-26 2013-06-19 関西電力株式会社 炭化珪素ツェナーダイオード
JP2009088385A (ja) * 2007-10-02 2009-04-23 Sanken Electric Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985127B2 (en) 2016-03-29 2018-05-29 Toyoda Gosei Co., Ltd. Semiconductor device including a mesa groove and a recess groove

Also Published As

Publication number Publication date
US20110309464A1 (en) 2011-12-22
CN102299180B (zh) 2014-03-05
JP2012009502A (ja) 2012-01-12
DE102011077764A1 (de) 2011-12-22
CN102299180A (zh) 2011-12-28
US8492867B2 (en) 2013-07-23

Similar Documents

Publication Publication Date Title
JP5691259B2 (ja) 半導体装置
KR101473141B1 (ko) 반도체 장치 및 그 제조 방법
CN103875074B (zh) 绝缘栅晶体管及其生产方法
CN109417087B (zh) 碳化硅半导体装置及其制造方法
JP4980663B2 (ja) 半導体装置および製造方法
US10361266B2 (en) Semiconductor device
US9825164B2 (en) Silicon carbide semiconductor device and manufacturing method for same
US20080315297A1 (en) Semiconductor device
JP5902116B2 (ja) 半導体装置
JP2014135494A (ja) 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法
JP2019054087A (ja) 半導体装置およびその製造方法
CN101114583B (zh) 半导体功率器件及其制造工艺
CN103650148A (zh) 绝缘栅双极晶体管
WO2011033550A1 (ja) 半導体装置
JP7420485B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6809218B2 (ja) 半導体装置および半導体装置の製造方法
JP5751763B2 (ja) 半導体装置
CN105531827A (zh) 半导体装置
JP2020004876A (ja) 炭化珪素半導体装置
JP6104743B2 (ja) ショットキーダイオードを内蔵するｆｅｔ
JP4764003B2 (ja) 半導体装置
CN101471381B (zh) 沟槽栅mosfet及其制造方法
JP6092680B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010027680A (ja) 半導体装置および半導体装置に製造方法
JP6289600B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150119

R150 Certificate of patent or registration of utility model

Ref document number: 5691259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees