JP5689411B2

JP5689411B2 - 電着組成物、及び、該組成物を用いた半導体基板のコーティング方法

Info

Publication number: JP5689411B2
Application number: JP2011507970A
Authority: JP
Inventors: サイドザフラウィー，; フレデリクレイナル，
Original assignee: アルスィメール
Priority date: 2008-05-05
Filing date: 2009-05-04
Publication date: 2015-03-25
Anticipated expiration: 2029-05-04
Also published as: CN104862750A; WO2009141551A3; IL208734A; JP2011520039A; US8591715B2; CA2721841C; CN102016129A; EP2279290B1; FR2930785A1; CN104862750B; KR101598237B1; WO2009141551A2; CA2721841A1; US20090294293A1; TWI441956B; KR20110005832A; TW201000685A; IL208734A0; FR2930785B1; EP2279290A2

Description

本発明は概して、銅で基板表面（特に、電気抵抗性材料で構成された表面）をコーティングするための電着組成物に関する。中でも、銅拡散に対するバリア層をコーティングするための電着組成物に関する。

本発明は、マイクロエレクトロニクス分野において、貫通ビア（「シリコン貫通電極」、「ウェハ貫通電極」又は「ウェハ貫通配線」とも言う）を金属化（メタライゼーション）する用途で主に使用される。貫通ビアは、電子の「チップ」（「ダイ」とも言う）を３次元（３Ｄ）又は垂直に集積する際の要となる。本発明はまた、他のエレクトロニクス分野において、貫通ビアと銅拡散に対するバリア形成層とを有する基板を銅層で被覆する必要があるような用途でも使用される。このような分野における例としては、プリント基板（「プリント回路板」又は「プリント配線板」とも言う）における配線素子の形成、及び、集積回路やマイクロシステム（「微小電気機械システム」とも言う）における受動素子（インダクタ等）や電気機械素子の形成等が挙げられる。

最近の電子システムは、複数の集積回路で構成されているのが大半であり、各集積回路は、一以上の機能を実現する。例えば、コンピュータは少なくとも一つのマイクロプロセッサと複数のメモリ回路とを有する。各集積回路は、通常、それ自体が封入された「パッケージ」内の電子チップに相当する。各集積回路は、例えば、集積回路間を接続する「プリント回路板（ＰＣＢ）」にはんだ付け又は挿入される。

ここ数世代の集積回路については、機能密度の向上という需要が常に存在し、これにより、「システムオンチップ」という概念に従ってシステムが設計されることとなった。この場合、システムの一連の機能を実現するのに必要なあらゆる構成要素及び回路ブロックが、プリント基板を用いることなく同一チップ上に形成される。だが実際には、例えば論理回路とメモリ回路との製造方法は大きく異なるため、高性能な「システムオンチップ」を得るのは極めて困難である。

従って、「システムオンチップ」法では、同一チップで実現される各種機能の性能の折り合いをつける必要がある。また、経済的な実現可能性の点から見ると、このようなチップのサイズとその生産歩留りとは限界に達している。

他の手法としては、複数の集積回路が相互に配線されたモジュールを同一パッケージ内に製造する方法が挙げられる。この場合、各集積回路は、同一の半導体基板上に形成されても、異なる基板上に形成されてもよい。従って、こうして得られたパッケージ、すなわち「マルチチップモジュール（ＭＣＭ）」は、単一の部材となっている。「ＭＣＭ」基板については、積層型やセラミック等の様々な技術が挙げられる。「ＭＣＭ」法では、あらゆる場合において高配線密度を実現することができ、従って、従来の「ＰＣＢ」法よりも良好な性能を実現できる。しかしながら、両方法に根本的な面での違いはない。パッケージの容積及び重量に加え、基板の接続部の長さ、及び、基板又はチップとパッケージの「ピン」とを接続する接続配線（「ワイヤボンディング」）に関する寄生要素により、「ＭＣＭ」の性能は依然として制限される。

３次元（３Ｄ）集積又は垂直集積を採用すると、チップは「積層」され、垂直配線により相互に接続される。得られた積層体は、能動素子又はチップの層を複数有し、３次元の集積回路（「３Ｄ集積回路」又は「３ＤＩＣ」とも言う）を構成する。

３Ｄ集積の利点として以下のことが同時に挙げられる。
（１）高性能化：例えば、伝播時間及び消費電力の減少、機能ブロック間伝達の加速に伴うシステム動作速度の向上、各機能ブロックの通過帯域の拡大、ノイズ耐性の向上；
（２）コスト改善：例えば、集積密度の上昇、各機能ブロックに最適な電子チップ世代の使用による製造歩留まりの向上、信頼性の向上；
（３）異種技術の積層（コインテグレーション）、すなわち、異なる材料及び／又は異なる機能要素を用いた大規模集積システム製造の可能性。

今日、性能、機能の多様性、製造コストといった点で、従来の手法は限界に達しており、３Ｄ集積は従来手法に代わる不可欠な手法であることが分かる。例えば接着剤で積層した後で、各チップは接続配線によって個別にパッケージのピンに接続することができる。だが、高配線密度でチップを相互に接続するには、貫通ビアを用いる必要がある。例えば非特許文献１には、３Ｄ集積の原理や利点が記載されている。

３次元集積回路の製造に必要な基本技術としては、シリコン「ウェハ」の薄化、層間の位置合わせ、層の「ボンディング」、各層における貫通ビアのエッチング及び金属化が挙げられる。

３次元集積回路は、シリコンウェハを薄化した後に貫通ビアを形成することで製造できる（例えば、特許文献１及び２）。

ビアのエッチング及び金属化を、シリコンウェハを薄化する前に実施してもよい（例えば、特許文献１及び３）。この場合、ビアをシリコン内にエッチングしてから所望の深さで金属化した後に、シリコンウェハを薄化する。従って、金属化を行う間にビアが封止されて「ブラインド・ビア」となる。

銅は導電性が良好で、エレクトロマイグレーション現象への耐性が高い。すなわち、動作不良の主原因となりやすい電流密度の影響による銅原子の移動が抑えられる。そのため、特に貫通ビアを金属化する材料として選ばれやすい。

一般に、貫通ビアは、「ダマシン法」（マイクロエレクトロニクス分野において、集積回路を相互に接続するための素子を形成するのに採用される方法）と同様な方法により、以下の工程を順次行うことで形成される。
・シリコンウェハ内に、又は、シリコンウェハを貫通して、ビアをエッチングする；
・絶縁誘電体層を堆積する（一般的には、酸化又は窒化ケイ素等で構成される）；
・銅の移動を防ぐためのバリア層、すなわち「ライナー」を堆積する（一般的には、タンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、チタン酸タングステン（ＴｉＷ）、及び、窒化若しくは炭化タングステン（ＷＣＮ）等、又は、これらの金属の組み合わせで構成される）；
・「シード層」と呼ばれる金属銅の薄膜を堆積する；
・銅を電着してビアを埋める；
・化学機械研磨により余分な銅を取り除く。

バリア層及びシード層の堆積、並びに、銅の埋め込み及び研磨により、貫通ビアが金属化される。

一般的に、バリア層は抵抗が非常に大きいため、直接的な電気化学的手段ではウェハの大きさにあわせて均質又は均一に銅を堆積することができない。これは、「抵抗降下」という用語で当業者に知られている現象である。バリア層の抵抗が大きいのは、バリア層を構成する金属（例えば金属窒化物）の抵抗率が高いからである。

従って、電着により銅を埋め込む前に、非電気化学的方法により、シード層と呼ばれる金属銅の薄膜でバリア層を被覆する必要がある。

バリア層と同様に、このシード層は現在、「物理気相成長（ＰＶＤ）」又は「化学気相成長（ＣＶＤ）」法により形成されている。

化学気相成長（ＣＶＤ）では、コンフォーマルな銅層、すなわち、被覆される表面の形状に正確に一致する層を形成でき、広範なフォームファクタ（「アスペクト比」）に対応できる。

しかし、銅層を化学気相成長で形成した場合、拡散バリアにうまく付着しない。そのため、実際には、銅とバリアとを強力に接着させて貫通ビアの信頼性を確保する必要がある場合は、このような方法を用いる利点が限られる。

更に、実施する際に必要な消耗品（前駆体）及び装置のコストが高く、また、歩留まりが低いため、化学気相成長を利用した方法は比較的コストがかかる。

現在、ＣＶＤ法よりももっと良好に銅とバリアとを接着させつつ高抵抗の表面を被覆できるという点で、物理気相成長（ＰＶＤ）が工業的観点から好ましいとされている。

ＰＶＤにより堆積した被膜の厚みは、被覆される表面からの立体角に正比例する。従って、凸角を有する表面部分は、凹角を有する表面部分よりも厚い層で被覆される。この結果、物理気相成長により形成した銅シード層はコンフォーマルとならず、基板表面は場所によって厚みが異なる。

特に、高密度３次元集積回路は、垂直プロファイルのビアを形成するのにシリコンの異方性エッチング法を採用する必要がある。シリコンの異方性エッチング（例えば、特許文献４）では、樽型（「ボウイング」）で粗く、溝又は筋（「スカロップ」）付きのプロファイルとなる場合がほとんどである。そのため、層の側面が部分的に被覆されなかったり、シード層の厚みが不十分となったりして、その後の埋め込みが不完全となり材料欠陥（「ボイド」）が生じることがある。更に、パターン側に形成されたシード層は、本質的に、基板の平坦な表面に堆積した層とは異なる接着性を有する。このため、信頼性が損なわれることがある。つまり、コンフォーマル性の欠陥は厚みの違いのみに表れるわけではなく、ビア側の層の連続性及び接着性が損なわれることもある。

このような欠点が存在するため、フォームファクタが非常に大きい高密度３次元集積回路の貫通ビアをＰＶＤ法で金属化するのは極めて困難である。

このような状況で、化学／物理気相成長法の代わりとなる方法が強く求められている。抵抗基板に使用できないために銅シード層の形成には不適であるという点で、従来の金属電着法はこのニーズに十分に応えることができない。

実際、従来の銅電着法は、主として、ウェハを前もってシード層で被覆し、添加剤を含有する硫酸銅の酸性浴へ浸漬してから電流を流すことにより貫通ビアを埋めるという手順で今まで使用されてきた（例えば、特許文献１）。

また、特に特許文献５では、「貫通ビア」型構造のシード層に発生しうるあらゆる空隙を埋めるため、又は、この層を修復（「シード層修復」又は「シード層補強」）するための方法として、銅電着法が提唱されている。

上記先行文献に記載の好ましい実施形態においては、第一工程で不均一な銅シード層（厚さ２００ｎｍ程度）を形成した後、第二工程で、該層を修復する方法によって該層のコンフォーマル性や均一性を改善している。

また、特許文献６には、接着性を有し、コンフォーマルで均一な銅シード層を抵抗バリアに直接堆積できる電着組成物が教示されている。貫通ビア用の銅シード層が有するべき厚みの最小値について何ら詳細な記述がないようではあるが、とりわけ、ビア側のスカロップに起因するでこぼこしたプロファイル上に連続したコンフォーマルな銅層を形成するためには、やはり少なくとも数百ｎｍ程度の銅堆積とするのが一般的である。だが、特許文献６に記載の組成は、数十Ω／□程度の抵抗率を有する基板上に、概して２０ｎｍ未満の厚みの極薄膜を形成するためのものである。更に、このような組成の場合、少なくとも工業用途に適合した堆積時間では、貫通ビアに必要な厚みが達成できないことが分かった。

最後に、特許文献７には、半導体素子製造において、たった一つの工程で相互接続用の配線及びホールを銅で埋めることができる電着組成物が教示されている。該先行技術文献に記載された組成では比較的厚い銅層を形成できるものの、該組成は具体的には、小容量の相互接続用配線及びホールを埋めるという課題を解決するためのものであり、ここでは被膜のコンフォーマル性が論点となることはない。特許文献７に記載の実施例の組成物は、基板被覆率が現在の工業需要の点からは不十分なものとなる点で、貫通ビア上にコンフォーマルな銅シード層を形成する上では使用できないことが分かった。

米国特許第７，０６０，６２４号明細書米国特許第７，１４８，５６５号明細書米国特許第７，１０１，７９２号明細書米国特許第５，５０１，８９３号明細書米国特許出願公開第２００７／００４５８５８号明細書（Ａ１）国際公開第２００７／０３４１１６号国際公開第２００７／０９６３９０号

Ａ．Ｗ．Ｔｏｐｏｌ，Ｄ．Ｃ．ＬａＴｕｌｉｐｅ，Ｌ．Ｓｈｉ，Ｄ．Ｊ．Ｆｒａｎｋ，Ｋ．Ｂｅｒｎｓｔｅｉｎ，Ｓ．Ｅ．Ｓｔｅｅｎ，Ａ．Ｋｕｍａｒ，Ｇ．Ｕ．Ｓｉｎｇｃｏ，Ａ．Ｍ．Ｙｏｕｎｇ，Ｋ．Ｗ．Ｇｕａｒｉｎｉ，Ｍ．Ｌｅｏｎｇ，"Ｔｈｒｅｅ−ｄｉｍｅｎｓｉｏｎａｌｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔｓ"，ＩＢＭＪｏｕｒｎａｌＲｅｓ．＆Ｄｅｖ．，ｖｏｌ．５０，Ｎｏ４／５，２００６年７月／９月，４９１−５０６ページ

このような状況を鑑み、本発明は、（とりわけ３次元集積回路の）貫通ビアを金属化するための新規な組成物であって、電着により、広範なフォームファクタに対して連続したコンフォーマルな銅シード層を形成でき、且つ、高抵抗の拡散バリア表面にも良好に付着する組成物を提供するという新たな技術的課題を解決することを目的とする。

的確に選択された銅とエチレンジアミンとの混合物をベースとする、極めて特徴的な電着組成物を用いることで、上述の技術的課題を解決できることが見出された。このような発見が本発明の土台となっている。

第一の態様によれば、本発明は、電着組成物、特に、集積回路内の配線を形成するために、「貫通ビア」型構造の形成用の半導体基板をコーティングするための電着組成物であって、溶媒に溶解した状態において、
・１４〜１２０ｍＭの濃度の銅イオンと、
・エチレンジアミンとを含み、
・エチレンジアミンと銅とのモル比は１．８０〜２．０３であり、
・該組成物のｐＨは６．６〜７．５である
電着組成物に関する。

ここで、電着とは、基板表面を金属又は有機金属被膜で被覆することができる方法を言い、基板は電気的に分極され、上記金属又は有機金属被膜の前駆体を含有する液体と接触すると被膜が形成される。基板が導電性を有する場合、例えば、被膜材の前駆体源（金属被膜の場合は金属イオン等）及び、必要に応じて、形成される被膜の性質（堆積の規則性及び精細さ、抵抗率等）を向上させるための様々な添加剤を含有する浴中で、必要であれば参照電極の存在下、第一の電極（金属又は有機金属被膜の場合はカソード）である被覆される基板と、第二の電極（アノード）との間に電流を通すことで電着が行われる。

慣例により、電解セルに関して、電流は電気化学回路のカソードに流れる際（カソード電流）はマイナスの記号で示され、電気化学回路のアノードに流れる際（アノード電流）はプラスの記号で示される。

本発明に係る電着組成物は、任意の一連の３次元回路製造（シリコンウェハ薄化工程前又は後の金属化）に使用できる。

全く驚いたことに、上記組成物を用いれば、フォームファクタが大きく（３：１を超える、あるいは１０〜１５：１程度までにもなるアスペクト比）、且つ、ビア容量が比較的大きい（０．８×１０^１〜５×１０^６μｍ^３）構造であっても、更に臨界域においても、基板被覆率が著しく高い（９９％を超える）ものとなる銅シード層を得られることが分かった。従って、上記組成物は工業規模での使用に完全に適合する。

好ましい組成物としては、銅イオンの濃度が１６〜６４ｍＭであるものが挙げられる。

他の好ましい組成物としては、銅イオンとエチレンジアミンとのモル比が１．９６〜２．００であるものが挙げられる。

（溶液の活性種を充分に溶解し、電着を妨げないものであれば）溶媒の性質は基本的に限定されないが、溶媒は水であることが好ましい。

本発明に係る電着組成物は、概して、銅イオン源、特に第二銅イオンＣｕ^２＋を含む。

銅イオン源は、銅塩であることが好ましい。銅塩としては、特に硫酸銅、塩化銅、硝酸銅、酢酸銅等が挙げられる。中でも硫酸銅が好ましく、硫酸銅の５水和物がより好ましい。

一特徴によれば、銅イオンは、電着組成物中に１４〜１２０ｍＭ、好ましくは１６〜６４ｍＭの濃度で存在する。

組成物中に銅イオン源が１６〜３２ｍＭの濃度で存在していた場合、優れた結果が得られた。

本発明に係る電着組成物において、銅イオンとエチレンジアミンとのモル比は１．８０〜２．０３であり、好ましくは１．９６〜２．００である。

本発明に係る電着組成物のｐＨは、概して、６．６〜７．５である。この値は、本発明の電着組成物が上述した比率の銅イオン及びエチレンジアミンのみで構成されているならば、通常得られるものである。

本発明の電着組成物が銅イオン源及びエチレンジアミン以外の化合物を含有している場合、「ＨａｎｄｂｏｏｋｏｆＣｈｅｍｉｓｔｒｙａｎｄＰｈｙｓｉｃｓ−８４ｔｈｅｄｉｔｉｏｎ」（ＤａｖｉｄＲ．Ｌｉｄｅ著、ＣＲＣＰｒｅｓｓ）に記載されたバッファ等により、組成物のｐＨを上述のｐＨ範囲内に任意に調整することもできる。

現時点で好ましい本発明の電着組成物は、水溶液の状態において、
・１６〜６４ｍＭの濃度の銅イオンと、
・エチレンジアミンとを含み、
・エチレンジアミンと銅とのモル比は１．９６〜２．００であり、
・該組成物のｐＨは６．６〜７．５である。

本発明の電着組成物は、基板表面（特に、「貫通ビア」型構造の銅拡散バリア層等）と本発明の電着組成物とを接触させる工程、及び、十分に時間をかけて上記基板表面を分極させ、該表面をコーティングする工程を含む従来の電着方法で使用してもよい。

驚いたことに、この場合には、本発明の電着組成物を用いると、電着過程において、被覆される表面が電着組成物と接触する際の条件をコーティング前に調節することで、優れた結果が得られることが分かった。

全く予想しなかったことだが、電気分極させることなく、すなわち、裏面電極又は被覆される表面用の参照電極に電流又は電位を印加することなく、被覆される表面と本発明の電着組成物とを電着工程前に接触させると、電着で形成された銅被膜層とバリア層との接着性が非常に良好となることが分かった。

さらに電着工程前に、被覆される基板表面を少なくとも１分間（例えば３分程度）電着組成物と接触させたままにしておく（例えば、電着組成物に浸漬しておく）と、上記接着性が向上することが分かった。

だが、バリア層を有する基板が、バリア層の形成直後に銅で被覆されない場合には、接着性は向上しない。よって、バリア層を形成してから１日経過する前に電着により銅で被覆した基板と、バリア層を形成してから数日経過した後で電着により銅で被覆した同様の基板とを比較すると、接着性が５０％程度減少していた。

本発明の範囲において、本発明の電着組成物によるコーティングが、バリア層の形成から数日経過した後で実施される場合、バリア層で被覆された基板を「エージングされた基板」と呼ぶこととする。

このような場合であっても、バリア層を本発明の電着組成物と接触させる際に、電着工程に先立って「アノード分極」式の電気化学的処理をバリア層に施しておけば、電着で形成された銅被膜層とバリア層との接着は、バリア層がエージングされているか否かにかかわらず、非常に良好となることが分かった。

極めて意外なことに、このようにアノード分極処理をすると、バリア層のエージングによる接着性低下を完全に抑えられるとともに、被覆される表面がエージングされていてもいなくても、該表面を電気分極させることなく本発明の電着組成物と接触させた場合に比べて接着性が良好となることが分かった。また、このような処理をすると、バリア層がエージングされている場合に、電着で形成された銅被膜層とバリア層との接着性が低下するのを避けることができる。

「アノード分極」工程は、一般的に、少なくとも＋０．３ｍＡ／ｃｍ^２（例えば＋０．９ｍＡ／ｃｍ^２程度）の電流密度で、少なくとも２秒間（例えば３０秒程度）にわたって実施される。

また、バリア層上のシード層の接着性が向上すると、「シード層／埋込層又は厚銅又は厚膜」という組み合わせの接着性、すなわち、シード層形成が目的とするところのアセンブリの「製造工程時の」接着性も向上することが分かった。

上記接着性は、例えば、アセンブリの上面に貼られた接着テープを、試験機又は引張装置等で「剥離」することで評価できる。こうして測定された接着性、すなわちＪ／ｍ^２で表される界面エネルギーは、バリア層上のシード層が有する接着性と、シード層上の厚銅層が有する接着性とが総合的に表されたものである。

コーティング後に銅シード層で被覆された基板を取り出す工程は、特に限定されない。

例えば、電着組成物から取り出した後に、好ましくは１〜１０秒間、より好ましくは１〜５秒間にわたって、被覆された表面を電気分極させた状態に保った場合、電着による従来の埋め込み方法に適合した導電性を有するシード層が得られることが分かった。

従って、第一実施形態によれば、本発明の電着組成物は、以下の工程を含む電着方法に使用される。
・いわゆる「非通電投入（ｃｏｌｄｅｎｔｒｙ）」工程：電気分極させることなく、被覆される表面を電着浴と接触させ、好ましくは、この状態に少なくとも１分間にわたって保持する。
・コーティング工程：十分に時間をかけて該表面を分極させ、コーティングする。
・いわゆる「通電取出（ｈｏｔｅｘｉｔ）」工程：電気分極させた状態のまま、該表面を電着浴から取り出す。

第二実施形態によれば、本発明の電着組成物は、以下の工程を含む電着方法に使用される。
・被覆される表面を電気分極させることなく電着浴と接触させ、５秒未満、好ましくは３秒未満の非常に短い時間にわたってこの状態に保持する工程。
・「アノード分極」工程：＋０．３〜＋４ｍＡ／ｃｍ^２、好ましくは＋０．６〜＋１．５ｍＡ／ｃｍ^２の電流密度で、２秒〜３分、好ましくは２０秒〜１分間にわたって、該表面を分極させる。
・該表面を、電気分極させることなく、０秒〜５分、好ましくは１０秒〜１分にわたって電着浴内に保持する工程。
・コーティング工程：十分に時間をかけて該表面を分極させ、コーティングする。
・いわゆる「通電取出（ｈｏｔｅｘｉｔ）」工程：電気分極させた状態のまま、該表面を電着浴から取り出す。

銅シード層を堆積する前の段階で、バリア層で被覆された基板が著しくエージングされている場合は、上記第二実施形態が特に有用である。

この方法では、所望の被膜を形成するために、電着によるコーティング工程に十分に時間をかける。この時間は当業者であれば容易に設定でき、膜成長は、堆積時間内に回路に流れた電流の時間積分に等しい電荷と相関する（ファラデーの法則）。

通常、電着工程は室温で行われる。

コーティング工程においては、定電流（ｇａｌｖａｎｏｓｔａｔｉｃ）モード（印加電流固定）、定電圧（ｐｏｔｅｎｔｉｏｓｔａｔｉｃ）モード（（必要に応じ参照電極に対して）印加電位固定）、又は、パルス（電流又は電圧）モードのいずれかで、被覆される表面をカソード分極させてもよい。

通常は、パルスモードで、好ましくは矩形波電流を印加するようにして、分極させれば、非常に好適な被膜が得られることが分かった。

この工程では、通常、単位面積当たりの最大電流が−０．６〜−１０ｍＡ／ｃｍ^２、好ましくは−１〜−５ｍＡ／ｃｍ^２であり、単位面積当たりの最小電流が０〜−５ｍＡ／ｃｍ^２、好ましくは０ｍＡ／ｃｍ^２である矩形波電流を印加できる。

具体的には、最大電流での分極時間は、２×１０^−３〜１．６秒、好ましくは０．１〜０．８秒（例えば０．３５秒程度）であってもよく、また、最小電流での分極時間は、２×１０^−３〜１．６秒、好ましくは０．１〜０．８秒（例えば０．２５秒程度）であってもよい。

工程中に実行されるサイクル数は、所望の被膜厚によって異なる。

代表的な実施例に記載される上述した優先的条件下において堆積速度が約０．３ｎｍ／秒となることが示されたことから、当業者であれば、通常、実行サイクル数を容易に設定できよう。

本発明の該実施形態によれば、「貫通ビア」型構造の高抵抗基板上に、５０ｎｍ〜１μｍの厚みの銅シード層を形成できるが、該基板の「シート抵抗」は、１０００Ω／□程度あるいは数メガΩ／□程度までになっていてもよい。

第二の態様によれば、本発明は、集積回路用配線の形成において、「貫通ビア」型構造を有する銅拡散バリア層をコーティングするための、上記電着組成物の使用に関する。

この態様によれば、本発明はまた、（特に「貫通ビア」型構造を有する銅拡散バリア層の表面等の）基板表面をコーティングする方法も含む。この方法は、該表面を上記電着組成物と接触させる工程、及び、十分に時間をかけて該表面を分極させ、コーティングする工程を含む。

一特徴によれば、銅拡散バリア層は、タンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、チタン酸タングステン（ＴｉＷ）、及び、窒化又は炭化タングステン（ＷＣＮ）から選択される少なくとも一つの材料を含む。

上記コーティング方法は、「貫通ビア」型構造を有する上述の銅拡散バリアの表面に、５０ｎｍ〜５μｍ程度、好ましくは１００ｎｍ〜３μｍ程度（例えば３００ｎｍ程度）の厚みとなる銅シード層を形成するのに特に有用である。

採用可能な定電流パルスプロトコルの詳細を示す。アノード分極下での採用可能な投入プロトコルを示す。採用可能ないわゆる「逆パルス」プロトコルを示す。実施例１（被覆率１００％）の走査型電子顕微鏡写真（倍率２０Ｋ）である。比較例１１（被覆率５５％）の走査型電子顕微鏡写真（倍率２０Ｋ）である。

以下に本発明の実施例を示すが、本発明はこれらに限定されない。実施例において、本発明に係る組成物は、銅拡散バリア層で被覆された貫通ビア上に銅シード層を堆積するのに使用される。これらの実施例は、とりわけ、集積回路用の銅配線構造を形成するのに採用できる。

（実施例１）
銅とエチレンジアミンとの混合物をベースとする本発明の組成物を使用した、タンタル系バリア層への銅シード層の形成
Ａ．材料及び装置
基板：
本実施例で使用した基板は、直径２００ｍｍ、厚さ７５０μｍのシリコンウェハで構成され、深さ２５μｍ、直径５μｍの「貫通ビア」型円柱パターンにエッチングされている。

これらのパターンを、厚さ４００ｎｍの二酸化ケイ素層で被覆する。二酸化ケイ素層自体も、ＰＶＤ（物理気相成長）により堆積するタンタル系層で被覆する。このタンタル系層は、３つの副層（タンタル（８０ｎｍ）、窒化タンタル（１５ｎｍ）、さらにタンタル（１０ｎｍ））からなる。

集積回路の製造において、このＴａ／ＴａＮ／Ｔａ「三重層」は、いわゆる「貫通ビア」構造等で使用されるような銅拡散バリアとなる。

本実施例では、銅拡散バリア層で被覆された基板が、バリア層形成後すぐに（例えば１日未満で）使用される。

電着溶液：
本実施例で使用した電着溶液は、２．１ｍｌ／ｌ（すなわち３２ｍＭ）のエチレンジアミンと４ｇ／ｌ（すなわち１６ｍＭ）のＣｕＳＯ_４（Ｈ_２Ｏ）_５とを含有する水溶液である。

溶液の性質については、表１に示す。

装置：
本実施例では、マイクロエレクトロニクス産業で使用される代表的な電解析出装置であり、直径２００ｍｍのウェハを処理できるＳｅｍｉｔｏｏｌ（登録商標）社のＥｑｕｉｎｏｘ（登録商標）モデルを使用した。

該装置は、シード層の堆積を行う電気化学的析出セルと、堆積後に使用されるすすぎ／乾燥部とを備える。

電解析出セルは、不活性金属（例えば、白金被覆チタン等）又はシード層を構成するものと同じ金属（この場合は銅）のいずれかで構成されるアノードを有する。Ｔａ／ＴａＮ／Ｔａバリア層で被覆されたシリコンウェハは、該セルのカソードとなる。

このセルはまた、１２０Ｖ及び１５Ａまで供給できる安定電源と、カソードとの電気接触を形成するデバイス（封止ガスケットによって溶液とは物理的に隔離されている）を備える。電気接触デバイスは概して環状で、該デバイス上に規則正しく配置された複数の接点において基板に電力を供給する。

上記セルはまた、被覆されるウェハを支持するデバイスを備え、このデバイスは該ウェハを所定の速度で回転させる手段を備えている。

Ｂ．実験手順
必要であれば、電着方法を実施する前に化学的処理を施してもよい。このような処理は、ビア内での電着溶液に対するぬれ性を向上させ、気泡を取り除くことを目的としたものである。該処理では、例えば、ウェハを酸性又は中性溶液に浸漬し、これら全てを超音波槽に少なくとも５分間（例えば１０分間）配置する。このような化学的処理は、バリア層の性質及び貫通ビアの寸法によって異なる。

本実施例における電着方法では、以下に記載の各種工程を連続して実施する。

工程１：「非通電投入」
この工程は、２つのサブ工程に分けられる。
１．１
上述の基板を電解析出セルに投入し、Ｔａ／ＴａＮ／Ｔａバリア層を有する面を電気接触デバイスと接触させる。この時点では、後者にまだ電力は供給されていない。

１．２
電気接触デバイスと基板とで構成されるアセンブリ（以下、「カソード・アセンブリ」とする）を、浸漬等により電着溶液と接触させる。ここでは、まだ該デバイスには通電していない状態で接触させ、通常、接触時間は５秒以下（例えば２秒）である。カソード・アセンブリは、その後少なくとも１分（例えば３分程度）にわたって、分極されることなく、電着溶液内に保持されるのが好ましい。

工程２：銅被膜の形成
その後、カソード・アセンブリを定電流パルスモードで分極させ、同時に、２０〜１００ｒｐｍ（例えば４０ｒｐｍ）の速度で回転させる。

図１は、採用可能な定電流パルスプロトコルの詳細を示す。全周期Ｐは、１０ミリ秒〜２秒（本実施例では０．６秒）であり、単位面積当たり概して−０．６〜−１０ｍＡ／ｃｍ^２（本実施例では−２．７７ｍＡ／ｃｍ^２）の電流を印加した際の分極時間Ｔ_ＯＮは、２ミリ秒〜１．６秒（本実施例では０．３５秒）であり、分極を行わない休止時間は２ミリ秒〜１．６秒（本実施例では０．２５秒）である。

当然のことながら、本工程にかかる時間は所望のシード層厚によって異なる。この時間は当業者であれば容易に設定できるものであり、膜成長は、回路に流れた電荷と相関する。

上述の条件下において、堆積速度は、回路を流れた電荷１クーロン当たり約１．５ｎｍであり、従って、厚さ３００ｎｍの被膜を得るのに必要な電着時間は１７分程度となる。

工程３：「通電取出」
この工程は２つのサブ工程に分けられる。
３．１
電着工程が終わると、電圧分極下に保持しつつ、回転を止めた状態で、銅で被覆されたカソード・アセンブリを電着溶液から取り出す。この段階にかかる時間は約２秒である。

その後１０秒間、回転速度を５００ｒｐｍまで上昇させ、この最終段階の間に、カソード・アセンブリの分極を終了する。

セル内で、脱イオン水により予備すすぎを行う。

３．２
次に、シード層で被覆された基板をすすぎ／乾燥部へ移動させ、脱イオン水ですすぐ。

続いて、すすぎ水を排出して、窒素を通気させながら乾燥する。

その後、回転を止めて、被覆・乾燥された基板を取り出す。

本実施例では、取出工程、とりわけ、電着溶液からカソード・アセンブリを取り出す工程は、被膜形成工程時と同程度の電圧分極下で行った。

Ｃ．結果
上述した実験手順を適用すると、厚さ３００ｎｍの銅層が得られた。

この層（３００ｎｍ）に対する測定及び特性決定については、実施例１８〜２０で示す。

（実施例２）
銅とエチレンジアミンとの混合物をベースとする本発明の組成物を使用した、タンタル系バリア層への銅シード層の形成
実施例１に記載した実験手順を適用し、本発明に係る電着溶液を用いて、厚さ３００ｎｍの銅シード層を形成した。該溶液の性質を表１に示す。

（実施例３）
銅とエチレンジアミンとの混合物をベースとする本発明の組成物を使用した、タンタル系バリア層への銅シード層の形成
Ａ．材料及び装置
基板：
本実施例で使用した基板は、実施例１で使用した基板と同じである。

電着溶液：
本実施例で使用した電着溶液は、８．４ｍｌ／ｌ（すなわち１２８ｍＭ）のエチレンジアミンと１６ｇ／ｌ（すなわち６４ｍＭ）のＣｕＳＯ_４（Ｈ_２Ｏ）_５とを含有し、ｐＨが７．２の水溶液である。

装置：
本実施例で使用した装置は、実施例１と同じである。

Ｂ．実験手順
４通りの実験を行った。

Ｂ．１．バリア層エージング無しの非通電投入
ここで採用した実験手順は実施例１と全く同じものであり、銅シード層は、バリア層の形成直後（１日未満で）形成する。

Ｂ．２．バリア層エージング後の非通電投入
ここで採用した実験手順は、バリア層を形成してから数日後に銅シード層を形成すること以外は、実施例１と同じである。

Ｂ．３．バリア層エージング後のアノード分極
ここでは、バリア層で被覆された基板を、上記手順Ｂ．２で用いた基板と同様にエージングして用いた。

銅シード層を形成するのに採用した電着方法では、被覆される層をアノード分極下で接触させる。この電着方法では、以下に記載の各種工程を連続して実施する。

工程１：アノード分極下での投入
図２は、アノード分極下での採用可能な投入プロトコルを示す。このプロトコルは３つのサブ工程に分けられる。
１．１
上述の基板を電解析出セル内に投入し、タンタル系バリア層を有する面を電気接触デバイスと接触させる。この時点では、後者にまだ電力は供給されていない。

１．２
電気接触デバイスと基板とで構成されるアセンブリ（以下、「カソード・アセンブリ」とする）を、浸漬等により電着溶液と接触させる。ここでは、まだ該デバイスには通電していない状態で接触させ、通常、接触時間は５秒以下（例えば２秒）である。カソード・アセンブリは、その後５秒以下（例えば３秒）の時間Ｔ_Ｅにわたって、分極されることなく、電着溶液内に保持されるのが好ましい。

１．３
続いて、単位面積当たり概して＋０．３〜＋４ｍＡ／ｃｍ^２（本実施例では＋０．９ｍＡ／ｃｍ^２）の電流を、２秒〜３分（本実施例では３０秒）の時間Ｔ_ＯＮにわたって印加することで、カソード・アセンブリをアノード分極させる。

１．４
その後、アノード分極を終了するが、カソード・アセンブリは０秒〜５分（実施例では１分）の時間Ｔ_ＯＦＦにわたって電着溶液内に保持したままにする。

工程２：銅被膜の形成
本工程は、実施例１の対応する工程と同じである。

工程３：「通電取出」
本工程は、実施例１の対応する工程と同じである。

Ｂ．４．バリア層エージング無しのアノード分極
エージングされていない同じ基板に適用したことを除き、採用した実験手順は上述の手順Ｂ．３と全く同じである。

このシード層（３００ｎｍ）の堆積後に行った測定及び特性決定については、実施例１８〜２０に示す。

（実施例４）
銅とエチレンジアミンとの混合物をベースとする本発明の組成物を使用した、窒化チタンバリア層で被覆された「貫通ビア」型構造への銅シード層の形成
Ａ．材料及び装置
基板：
本実施例で使用した基板は、直径２００ｍｍ、厚さ７５０μｍのシリコンウェハで構成され、深さ５０μｍ、直径５μｍの「貫通ビア」型円柱パターンにエッチングされている。

これらのパターンを、厚さ４００ｎｍの二酸化ケイ素層で被覆する。二酸化ケイ素層自体も、ＣＶＤ（化学気相成長）により堆積する窒化チタン（ＴｉＮ）層で被覆する。

集積回路の製造において、窒化チタンは、いわゆる「貫通ビア」構造等で使用されるような銅拡散バリアとなる。

電着溶液：
本実施例で使用した電着溶液は、実施例３と同じである。

Ｂ．実験手順
実施例３に記載の手順Ｂ．１、Ｂ．２、Ｂ．３、及びＢ．４に従って、４通りの実験を行った。

いずれの場合にも、厚さ３００ｎｍの銅層が得られた。

Ｃ．結果
この層に対する測定及び特性決定については、実施例１８〜２０で示す。

（実施例５）
銅とエチレンジアミンとの混合物をベースとする本発明の組成物を使用した、窒化チタンバリア層への銅シード層の形成
Ａ．材料及び装置
基板：
本実施例で使用した基板は、直径２００ｍｍ、厚さ７５０μｍのシリコンウェハで構成され、深さ２００μｍ、直径７５μｍの「貫通ビア」型円柱パターンにエッチングされている。

これらのパターンを、厚さ４００ｎｍの二酸化ケイ素層で被覆する。二酸化ケイ素層自体も、原子層成長（ａｔｏｍｉｃｌａｙｅｒｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）により堆積する５０ｎｍの窒化チタン層で被覆する。

電着溶液：
本実施例で使用した溶液は、実施例１と同じである。

Ｂ．実験手順
本実施例で採用した実験手順は、実施例１と同じである。

このシード層（３００ｎｍ）の堆積後に行った測定及び特性決定については、実施例１８〜２０で示す。

（実施例６）
銅とエチレンジアミンとの混合物をベースとする本発明の組成物を使用した、窒化チタンバリア層への銅シード層の形成
Ａ．材料及び装置
基板：
本実施例で使用した基板は、直径２００ｍｍ、厚さ７５０μｍのシリコンウェハで構成され、深さ５０μｍ、直径５μｍの「貫通ビア」型円柱パターンにエッチングされている。

これらのパターンを、厚さ４００ｎｍの二酸化ケイ素層で被覆する。二酸化ケイ素層自体も、ＣＶＤ（化学気相成長）により堆積する４０ｎｍの窒化チタン層で被覆する。

（実施例７）
銅とエチレンジアミンとの混合物をベースとする本発明の組成物を使用した、窒化チタンバリア層で被覆された「貫通ビア」型構造への銅シード層の形成
Ａ．材料及び装置
基板：
本実施例で使用した基板は、実施例１で使用した基板と同じである。

Ｂ．実験手順
本実施例では、いわゆる「逆パルス」プロトコルで銅シードコーティングを実施した。銅シード層は、バリア層を形成してから数日後に形成する。

工程１：アノード分極下での投入
採用した実験手順は、実施例３に記載した手順Ｂ．３と同じである。

工程２：銅被膜の形成
次に、カソード・アセンブリを「逆パルス」モードで分極させ、同時に、２０〜１００ｒｐｍ（本実施例では４０ｒｐｍ）の速度で回転させる。

図３は、採用可能ないわゆる「逆パルス」プロトコルを示す。全周期Ｐは、１０ミリ秒〜３秒（本実施例では０．９秒）であり、単位面積当たり概して−０．６〜−１０ｍＡ／ｃｍ^２（本実施例では−２．７７ｍＡ／ｃｍ^２）の電流を印加した際のカソード分極時間Ｔ_ＯＮは、２ミリ秒〜１．６秒（本実施例では０．３５秒）であり、単位面積当たり概して＋０．２〜＋５ｍＡ／ｃｍ^２（本実施例では＋１．１１ｍＡ／ｃｍ^２）の電流を印加した際のアノード分極時間Ｔ_Ｒは、２ミリ秒〜１．６秒（本実施例では０．２５秒）であり、分極を行わない任意の休止時間Ｔ_ＯＦＦは、０秒〜１秒（本実施例では０．３秒）である。

当然のことながら、本工程にかかる時間は、所望のシード層厚によって異なる。この時間は当業者であれば容易に設定できるものであり、膜成長は、回路に流れた電荷と相関する。

同じ実験手順を同じ基板に適用した。ただし、基板はエージングされていない。

（実施例８）
銅とエチレンジアミンとの混合物をベースとする本発明の組成物を使用した、チタンバリア層で被覆された「貫通ビア」型構造への銅シード層の形成
Ａ．材料及び装置
基板：
本実施例で使用した基板は、直径２００ｍｍ、厚さ７５０μｍのシリコンウェハで構成され、深さ６０μｍ、直径３０μｍの「貫通ビア」型円柱パターンにエッチングされている。

これらのパターンを、厚さ４００ｎｍの二酸化ケイ素層で被覆する。二酸化ケイ素層自体も、ＰＶＤ（物理気相成長）により堆積する０．３μｍのチタン（Ｔｉ）層で被覆する。

集積回路の製造において、チタンは、いわゆる「貫通ビア」型構造等で使用されるような銅拡散バリアとなる。

いずれの場合にも、厚さ３００ｎｍの銅層が得られた。

（実施例９）
銅とエチレンジアミンとの混合物をベースとする本発明の組成物を使用した、チタンバリア層への銅シード層の形成
Ａ．材料及び装置
基板：
本実施例で使用した基板は、直径２００ｍｍ、厚さ７５０μｍのシリコンウェハで構成され、深さ６０μｍ、直径３０μｍの「貫通ビア」型円柱パターンにエッチングされている。

これらのパターンを、厚さ４００ｎｍの二酸化ケイ素層で被覆する。二酸化ケイ素層自体も、ＰＶＤ（物理気相成長）により堆積する０．３μｍのチタン層で被覆する。

集積回路の製造において、チタンは、いわゆる「貫通ビア」構造等で使用されるような銅拡散バリアとなる。

（比較例１０〜１７）
銅とエチレンジアミンとの混合物をベースとする比較組成物を使用した、タンタル系バリア層への銅シード層の形成
実施例１に記載の実験手順を適用することで、比較電着溶液を用いて、厚さ３００ｎｍの銅シード層を形成した。該溶液の性質を表１に示す。

以下の表に、上記実施例１〜１７で調製した溶液の性質をまとめて示す。

（実施例１８）
銅とエチレンジアミンとの混合物をベースとする本発明の組成物及び比較組成物を使用して「貫通ビア」型構造に形成された各シード層が有する抵抗率の特性決定
Ａ．材料及び装置
薄膜の電気抵抗を測定する装置として当業者に周知である「４点」型（「４点プローブ」）測定装置を用いて、「シート抵抗」を測定した。シート抵抗はΩ／□で表し、二次元系、すなわち、電流が、膜に垂直な面ではなく膜面内を流れる系の抵抗率に等しい。シート抵抗値は、数学的には、膜を構成する材料の抵抗率（Ω・ｍ又はμΩ・ｃｍで表記）を膜厚（ｍ又はｎｍで表記）で割ることで得られる。

Ｂ．測定方法
シート抵抗にシード層の厚みを掛けると、銅の抵抗率が得られる。

Ｃ．結果
上記実施例１〜１４で得られた銅の抵抗率は、厚さ２００ｎｍのシード層では２μΩ・ｃｍ程度であり、４００ｎｍ以上のシード層では１．８μΩ・ｃｍ程度である。

抵抗率がこのような水準であれば、工業規模での使用にも完全に適合する。

（実施例１９）
銅とエチレンジアミンとの混合物をベースとする本発明の組成物及び比較組成物を使用して「貫通ビア」型構造に形成された各シード層の被覆性の特性決定
Ａ．材料及び装置
銅シード層の被覆性及びコンフォーマル性は、最も被覆しにくい領域である構造底部に着目し、走査型電子顕微鏡を用いて断面を観察することで評価した。

Ｂ．測定方法
被覆率は、構造の底部領域、すなわち、ビア底部からその４μｍ上部までの領域で測定する。被覆率１００％とは、完全な被覆、つまり、底部領域のバリア表面が銅で完全に被覆されていることをいう。銅で部分的にしか被覆されていない表面については、銅で被覆された表面の比率（パーセントで表記）を示す。

完全に被覆されている場合、ビアの垂直面（側面）上のシード層厚を、ビア上端の水平面上のシード層厚で割ると、コンフォーマル性の度合い（コンフォーマル度（パーセント））が算出される。垂直面上の厚みは、ビアの所定の深さ（ビアの底部から４μｍ上部）で測定する。コンフォーマル度１００％とは、完全にコンフォーマルであることをいう。

Ｃ．結果
下記の表２に、上記実施例１〜１７の組成物を使用して形成された銅シード層についての結果をまとめる。

図４は、実施例１（被覆率１００％）の走査型電子顕微鏡写真（倍率２０Ｋ）であり、図５は、比較例１１（被覆率５５％）の同写真である。

表２：実施例１〜１７で得られた銅シード層のコンフォーマル度及び被覆率

上記の表２の結果に、本発明に係る電着組成物の決定的な特性が示される。

本発明に係る全ての電着組成物（実施例１〜９）について、基板被覆率は１００％であり、コンフォーマル度は３０％以上である。従って、工業規模において申し分ないものである。実施例１の組成物では、１００％に届くような優れたコンフォーマル度が得られる。

比較組成物（実施例１０〜１７）は、本発明の組成物に（質的にも量的にも）比較的近いものの、被覆率は９５％未満である。そのため、工業規模での実用性はない。

（実施例２０）
銅とエチレンジアミンとの混合物をベースとする本発明の組成物及び比較組成物を使用して「貫通ビア」型構造に形成されたシード層が有する接着性の特性決定
Ａ．材料及び装置
接着性又は界面エネルギーは、強力な接着テープを用いて、表面に対する垂直引張力を銅層が基板から剥がれるまで増加させていく装置（いわゆる試験機又は引張装置）により測定した。

Ｂ．測定方法
上述の装置で測定された力の仕事（剥離された膜の長さを掛け合わせた力）は、銅層を基板から剥がすのに必要だったと考えられるエネルギーに等しい。剥離された表面積の値でこのエネルギーを割ると、単位面積当たりのエネルギーが得られる。

Ｃ．結果
下記の表３に、上記実施例１〜１７で得られた結果をまとめて示す。

表３：実施例１〜１７で得られた銅シード層が有する接着性

上記の表３の結果から、本発明に係る組成物を用いた場合、工業用途に適合する良好な接着性を有する銅シード層が得られることが分かる。

また、上記表より、アノード分極法は工業的観点から有利であり、バリア層を備えた基板が経時的にエージングされた場合に有益であることが分かる。

Claims

集積回路を形成するために、「貫通ビア」型構造の形成用の半導体基板をコーティングするための電着組成物であって、溶媒に溶解した状態において、
・１４〜１２０ｍＭの濃度の銅イオンと、
・エチレンジアミンとを含み、
・エチレンジアミンと銅とのモル比は１．８０〜２．０３であり、
・該組成物のｐＨは６．６〜７．５である
電着組成物。
前記銅イオンの濃度は１６〜６４ｍＭである、
請求項１に記載の組成物。
前記銅イオンは、第二銅イオンである、
請求項１又は２に記載の組成物。
前記エチレンジアミンと銅イオンとのモル比は１．９６〜２．００である、
請求項１〜３のいずれか１項に記載の組成物。
集積回路内の配線を形成するために、「貫通ビア」型構造を有する半導体基板上に、被覆率が９９％を超え、且つ、コンフォーマル度が３０％を超える銅シード層を堆積するための、請求項１〜４のいずれか１項に記載の組成物の使用。
集積回路内の配線を形成するために、「貫通ビア」型構造を有する銅拡散に対するバリア層の表面をコーティングする方法であって、
該表面を、請求項１〜４のいずれか１項に記載の電着組成物と接触させ、十分に時間をかけて該表面を分極させ、被覆を形成する工程
を含む方法。
前記銅拡散に対するバリア層の表面は、タンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、ＴｉＷ、窒化タングステン及び炭化タングステンから選択される少なくとも１つの材料を含む、
請求項６に記載のコーティング方法。
前記銅拡散に対するバリア層の表面は、タンタル／窒化タンタル／タンタルの三層、又は、窒化タンタル／タンタルの二層、又は、窒化チタンの層で構成される、
請求項７に記載のコーティング方法。
被覆率が９９％を超える基板コーティングを可能とする、
請求項６〜８のいずれか１項に記載のコーティング方法。
コンフォーマル度が３０％を超える基板コーティングを可能とする、
請求項６〜９のいずれか１項に記載のコーティング方法。
前記被覆が銅シード層である、
請求項６〜１０のいずれか１項に記載のコーティング方法。
前記被覆が厚さ１００ｎｍ〜３μｍの銅シード層である、
請求項１１に記載のコーティング方法。