[go: up one dir, main page]

JP5658789B2 - 溶液処理された素子 - Google Patents

溶液処理された素子 Download PDF

Info

Publication number
JP5658789B2
JP5658789B2 JP2013098405A JP2013098405A JP5658789B2 JP 5658789 B2 JP5658789 B2 JP 5658789B2 JP 2013098405 A JP2013098405 A JP 2013098405A JP 2013098405 A JP2013098405 A JP 2013098405A JP 5658789 B2 JP5658789 B2 JP 5658789B2
Authority
JP
Japan
Prior art keywords
layer
solvent
polymer
transistor
pedot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013098405A
Other languages
English (en)
Other versions
JP2013211565A (ja
Inventor
シリンガス ヘニング
シリンガス ヘニング
ヘンリー フレンド リチャード
ヘンリー フレンド リチャード
川瀬　健夫
健夫 川瀬
Original Assignee
プラスティック ロジック リミテッド
プラスティック ロジック リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by プラスティック ロジック リミテッド, プラスティック ロジック リミテッド filed Critical プラスティック ロジック リミテッド
Publication of JP2013211565A publication Critical patent/JP2013211565A/ja
Application granted granted Critical
Publication of JP5658789B2 publication Critical patent/JP5658789B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/151—Copolymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Formation Of Insulating Films (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Ink Jet (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

本発明は、溶液処理された素子およびそのような素子を形成する方法に関するものである。
半導電性共有ポリマー薄膜トランジスタ（ＴＦＴ）は、最近、プラスティック基板上に集積された安価な、論理回路（Ｃ． Ｄｕｒｙ， ｅｔ． ａｌ．， ＡＰＬ７３， １０８（１９９８））および高解像度アクティブマトリックスディスプレイの光電集積回路およびピクセルトランジスタスイッチ（Ｈ． Ｓｉｒｒｉｎｇｈａｕｓ， ｅｔ ａｌ．， Ｓｃｉｅｎｃｅ ２８０， １７４１（１９９８）， Ａ．Ｄｏｄａｂａｌａｐｕｒ， ｅｔ ａｌ．，Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ７３， １４２（１９９８））の応用により、関心が持たれるようになった。ポリマー半導体および無機金属電極ならびにゲート誘電層を有する構成のテスト素子では、高性能ＴＦＴが実証された。アモルファスシリコンＴＦＴの性能に匹敵できる最高の０．１ｃｍ２／Ｖｓおよび１０６〜１０８のオン−オフ電流比の電荷キャリア移動性に到達した（Ｈ． Ｓｉｒｒｉｎｇｈｏｕｓ， ｅｔ ａｌ．， Ａｄｖａｎｃｅ ｉｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｐｈｙｓｉｃｓ ３９， １０１（１９９９））。
共役のポリマー半導体の薄い素子特性膜は、有機溶剤中において、ポリマーの溶液を被覆することによって基板上に形成することができる。したがって、この技術は、理想的には、安価で、領域が広く、可撓性のプラスティック基板に対して化学反応を起こさない溶液処理に適している。潜在的なコストおよび処理の容易さといった長所を十分利用するために、半導電性層、誘電層ならびに導電電極および内部接続部を含む素子の全構成要素が溶液から析出されることが望ましい。
全ポリマーＴＦＴ素子および回路を製造するために、下記の主要な問題が解決されねばならない。
− 多層構造の一貫性：次の半導電性層、絶縁層および／または導電性層の溶液塗布中に、その下にある層は、次の層の析出のために使用される溶剤によって溶解または膨張されるべきでない。もしも溶剤が下にある層の中に混入された場合、一般的にその層の特性の劣化を引き起こす膨張が生じる。
− 電極の高分解能パターン化：明確に規定された内部接続部およびチャネル長Ｌ≦１０μｍを有するＴＦＴチャネルを形成するために導電体層をパターン化する必要がある。
− ＴＦＴ回路を製造するために、垂直内部接続領域（ビアホール）は、素子の異なる複数の層における複数の電極を電気的に接続するように形成される必要がある。
ＷＯ ９９／１０９３９ Ａ２では、素子の次の層を析出するに先立って、溶液処理された層を不溶性の状態に変換することによって、全てがポリマーのＴＦＴを製造する方法が実証されている。これは、下にある層の溶解および膨張の問題を解決している。しかしながら、この問題は、使用できる半導電性材料の選択を、小さく、かついくつかの点で望ましくない種類の前駆体ポリマーに限定してしまう。さらに、誘電体ゲート絶縁層の架橋結合は、誘電体層を貫通するビアホールの製造を困難にするので、機械的パンチングのような技術が使用されている（ＷＯ ９９／１０９３９ Ａ１）。
本発明の１つの態様によれば、トランジスタの製造方法が提供され、その方法は、トランジスタの第１層を形成するために、第１溶剤中の溶液から第１材料から析出し、続いて、第１材料が該第１溶剤中に溶解可能である一方で、該第１材料上に第２材料を析出することにより、トランジスタの第２層を形成し、該第２材料が、第１材料が実質的に溶解不能な第２溶剤中の溶液からのものである。
より好ましくは、さらに記第２材料が第２溶剤中で溶解可能である一方で、第２材料上に、該第２材料が実質的に溶解不能な第３溶剤中の第３材料を析出して該トランジスタの第３層を形成する工程を有する。
また、第１、第２溶剤のうちの１つが極性溶剤であり、第１、第２溶液の別の１つが非極性溶剤であることが好ましい。
また、第１または第２材料のうちの１つが極性溶剤であり、第１、第２溶剤の別の１つが非極性溶剤であることが好ましい。
また、第２材料が誘電体であり、第１、第３材料の１つが半導体材料であり、該第１または第３材料の別の１つが伝導性材料であることが好ましい。
また、第１、第２層の１つが、非極性溶剤中で溶解可能な非極性ポリマー層であり、第１、第２層の別の１つが、極性溶剤中で溶解可能な極性ポリマー層であることが好ましい。
また、非極性ポリマーと極性溶剤の相互作用パラメータＤが５よりも大きいことが好ましい。
さらに、非極性ポリマーと極性溶剤の相互作用パラメータＤが１０よりも大きいことが好ましい。
さらに、非極性ポリマーと極性溶剤の相互作用パラメータＤが１５よりも大きいことが好ましい。
また、極性ポリマーと非極性溶剤の相互作用パラメータＤが５よりも大きいことが好ましい。
また、極性ポリマーと非極性溶剤の相互作用パラメータＤが１５よりも大きいことが好ましい。
さらに、極性ポリマーと非極性溶剤の相互作用パラメータＤが１５よりも大きいことが好ましい。
また、第２、第３溶剤のうちの１つが極性溶剤であり、第２、第３溶剤の別の１つが非極性溶剤であることが好ましい。
また、第２溶剤が、極性および非極性グループを含有した適度な極性溶剤であり、第１、第３溶剤のうちの１つが、極性グループのみを含有した極性の高い溶剤であることが好ましい。
また、第２ポリマー層が、適度な極性溶剤中で溶解可能な適度な極性ポリマー層であり、第１または第３ポリマー層のうちの１つが非極性ポリマー層であり、前記第１または第３ポリマー層の別の１つが極性ポリマー層であることが好ましい。
また、非極性ポリマーと適度な極性溶剤の相互作用パラメータＤが５よりも大きいことが好ましい。
さらに、非極性ポリマーと適度な極性溶剤の相互作用パラメータＤが１０よりも大きいことが好ましい。
さらに、非極性ポリマーと適度な極性溶剤の相互作用パラメータＤが１５よりも大きいことが好ましい。
また、極性ポリマーと適度な極性溶剤の相互作用パラメータＤが５よりも大きいことが好ましい。
さらに、極性ポリマーと適度な極性溶剤の相互作用パラメータＤが１０よりも大きいことが好ましい。
さらに、極性ポリマーと適度な極性溶剤の相互作用パラメータＤが１５よりも大きいことが好ましい。
また、適度な極性溶剤がアルコールであることが好ましい。
または、適度な極性溶剤がアセテートであることが好ましい。
また、第１層が非極性溶剤中で溶解可能であり、第２層が隔離層であり、隔離層が、親水性および疎水性のグループを含有した適度な極性溶剤中で溶解可能であることが好ましい。
また、第３層が、極性溶液中で溶解可能であることが好ましい。
または、第３層が非極性溶剤中で溶解可能であることが好ましい。
また、第２層がトランジスタの活性層であることが好ましい。
また、第１、第２層の１つが該トランジスタのソースおよび／ドレイン電極層であり、第１、第２層の別の１つが該トランジスタの半導体層であることが好ましい。
または、第１、第２層の１つが該トランジスタの半導体層であり、第１、第２層の別の１つが該トランジスタの絶縁体層であることが好ましい。
また、半導体層が共役ポリマーであることが好ましい。
または、半導体層が共役ブロックコポリマーであることが好ましい。
また、半導体層がブロックコポリマーを有し、該ブロックコポリマーが、少なくとも２つの共有原子価結合によってそれぞれリンクされた共役モノマーユニットの第１ブロックと、モノマーユニットの第２ブロックとを有し、前記ブロックコポリマーが、３．０ｅＶまたは３．５ｅＶよりも大きな電子親和性を有することが好ましい。
また、半導体層が、少なくとも２つの共益原子価結合によってそれぞれリンクされた共有原子価モノマーユニットの第１ブロックと、モノマーユニットの第２ブロックとを有し、ブロックコポリマーが、５．５ｅＶ〜４．９ｅＶの範囲のイオン化電位を含んだブロックコポリマーを有することが好ましい。
また、モノマーユニットの第１ブロックが、フルオレン誘導体、フェニレン誘導体、インデノフルオレン誘電体を含んだ１つまたはそれ以上のグループを有し、モノマーユニットの第２ブロックが、チオフェン誘導体、トリアリルアミン誘導体、ベンゾチアジアゾール誘導体を含んだ１つまたはそれ以上のグループを有することが好ましい。
また、半導体ポリマーがＦ８Ｔ２またはＴＦ３であることが好ましい。
また、半導体層が液晶共役ポリマーを有することが好ましい。
また、液晶ポリマーをその液晶相に加熱する工程を有することが好ましい。
また、液晶ポリマーを単軸上に整列させる工程を有することが好ましい。
また、液晶ポリマーを整列させる工程が、整列した分子構造を含む層上に液晶ポリマーを付着させることが好ましい。
また、層を機械的に擦ることで、層の分子構造を整列する工程を有することが好ましい。
または、層を光学処理することで、層の分子構造を整列させる工程を有することが好ましい。
また、半導体層が光学的に透明であり、２．３ｅＶよりも大きな、好ましくは２．５ｅＶよりも大きな帯域ギャップを有することが好ましい。
また、半導体層が、４．９ｅＶよりも大きなイオン化電位を有することが好ましい。
また、半導体層が５．１ｅＶよりも大きなイオン化電位を有することが好ましい。
または、半導体層が、３．０ｅＶよりも大きな電子親和性を有することが好ましい。
または、半導体層が、３．５ｅＶよりも大きな電子親和性を有することが好ましい。
また、第１、第２層の１つがトランジスタの絶縁層であり、第１、第２層の別の１つが該トランジスタのゲート電極層であることが好ましい。
または、第１、第３層の１つがトランジスタの絶縁層であり、第１、第３層の別の１つが該トランジスタのゲート電極層であり、第２層が該トランジスタの隔離層であることが好ましい。
また、隔離層が拡散バリア層であることが好ましい。
また、拡散バリア層が非極性ポリマーを有することが好ましい。
または、拡散バリア層が非極性共役ポリマーを有することが好ましい。
また、拡散バリア層がポリフルオレン誘導体を有することが好ましい。
また、ポリフルオレン誘導体がＦ８、Ｆ８Ｔ２、またはＴＦＢであることが好ましい。
また、隔離層が表面変更層であることが好ましい。
また、第２層を析出する前に、第１層の表面を変更する工程を有することが好ましい。
また、第１層の表面変更が、第１層上に第２材料を析出するべく、１００°よりも小さい接触角度を提供するためのものであることが好ましい。
または、第１層の表面変更が、第２材料を第１層上に析出するべく、８０°よりも小さい接触角度を提供するためのものであることが好ましい。
または、第１層の表面変更が、第１層上に第２材料を析出するべく、６０°よりも小さい接触角度を提供するためのものであることが好ましい。
また、第１層の表面を変更する工程が、第１層の面の処理を有することが好ましい。
または、第１層の表面を変更する工程が、第１層の表面への表面変更材料の析出を有することが好ましい。
また、表面変更材料が、適度な極性溶剤中の溶液から析出されていることが好ましい。
また、第１層が基板上に付着され、該方法が、第２または第３層の付着の前に、基板を加熱することが好ましい。
また、第１、第２、第３層の少なくとも１つが、インクジェット印刷によって形成さることが好ましい。
また、該トランジスタのソース、ドレイン、またはゲート電極がインクジェット印刷により形成されていることが好ましい。
また、トランジスタが、伝導性ポリマーで形成されたソース、ドレイン、ゲート電極を有することが好ましい。
また、電極が、光学的に透明な伝導性ポリマーで形成されていることが好ましい。
また、伝導性ポリマーが、ポリマー性対イオンドーパントを含んでいることが好ましい。
また、第１、第２層の１つの材料がＰＥＤＯＴ／ＰＳＳであることが好ましい。
また、トランジスタが、非共役の、または部分的共役されたポリマーで形成された絶縁層を有することが好ましい。
また、絶縁ポリマーが、親水性および疎水性のグループの両方を有し、適度な極性溶剤中で溶解可能であることが好ましい。
また、第１、第２層の材料の１つがＰＶＰであることが好ましい。
一方、本発明のトランジスタは、第１溶剤中で溶解可能な第１活性層と、第１層と、第１材料が実質的に溶解不能な第２溶剤中で溶解可能な隣接する第２活性層とを有する。
また、第２活性層付近に第３活性層を備え、第２材料が実質的に溶解不能な第３溶剤中で溶解可能であることが好ましい。
また、第１、第２層の１つが、極性溶剤中で溶解可能な極性ポリマーを有し、第１、第２層の別の１つが、非極性溶剤中で溶解可能な非極性ポリマーであることが好ましい。
また、第２、第３層の１つが、極性溶剤中で溶解可能な極性ポリマーを有し、第２、第３層の別の１つが、非極性溶剤中で溶解可能な非極性ポリマーであることが好ましい。
また、溶剤の１つがアルコールであることが好ましい。
また、第１、第２層が、トランジスタのソースおよび／またはドレイン電極層であり、第１、第２層の別の１つがトランジスタの半導体層であることが好ましい。
また、第１、第２層の１つがトランジスタの半導体層であり、第１、第２層の別の１つがトランジスタの絶縁層であることが好ましい。
また、半導体層が形成されている材料がポリフルオレン誘導体であることが好ましい。
また、半導体層が、光学的に透明であり、２．３ｅＶよりも大きな、好ましくは２．５ｅＶよりも大きな帯域ギャップを有することが好ましい。
さらに、半導体層が、４．９ｅＶよりも大きなイオン化電位を有することが好ましい。
さらに、半導体層が、５．１ｅＶよりも大きなイオン化電位を有することが好ましい。
また、半導体層がブロックコポリマーを有し、ブロックコポリマーが、少なくとも２つの共有原子価結合によってリンクされた共役したモノマーユニットの第１ブロックと、モノマーユニットの第２ブロックとを有し、前記ブロックコポリマーが、３．０ｅＶまたは３．５ｅｖよりも大きな電子親和性を有することが好ましい。
または、半導体層がブロックコポリマーを有し、ブロックコポリマーが、少なくとも２つの共有原子価結合によってそれぞれリンクした共役モノマーユニットの第１ブロックと、モノマーユニットの第２ブロックとを有し、前記ブロックコポリマーが、５．５ｅＶ〜４．９ｅＶの範囲のイオン化電位を有することが好ましい。
また、モノマーユニットの第１ブロックが、フルオレン誘電体、フェニレン誘導体、インデノフルオレン誘電体を構成する１つまたはそれ以上のグループを有し、モノマーユニットの第２ブロックが、チオフェン誘導体、トリアリルアミン誘導体、ベンゾチアジアゾール誘導体を有する１つまたはそれ以上のグループを有することが好ましい。
また、ポリフルオレン誘導体がＦ８Ｔ２またはＴＦＢであることが好ましい。
また、半導体層が、４．９ｅＶよりも大きなイオン化電位を有することが好ましい。
さらに、半導体層が、５．１ｅＶよりも大きなイオン化電位を有することが好ましい。
また、第１、第２層の１つが、トランジスタの絶縁層であり、第１、第２層の別の１つがトランジスタのゲート電極層であることが好ましい。
または、第１、第３層の１つがトランジスタの絶縁層であり、第１、第３層の別の１つがトランジスタのゲート電極層であり、第２層が該トランジスタの隔離層であることが好ましい。
また、隔離層が拡散バリア層であることが好ましい。
また、拡散バリア層がポリフルオレン誘導体を有することが好ましい。
また、ポリフルオレン誘導体がＦ８Ｔ２またはＴＦＢであることが好ましい。
また、隔離層が表面変更層であることが好ましい。
また、第１または第２層がインクジェット印刷によって形成されていることが好ましい。
また、第３層がインクジェット印刷によって形成されていることが好ましい。
また、第１、第２、第３層の１つが該トランジスタのソース層であり、第１、第２、第３層の別の１つが、該トランジスタのドレイン層であり、第１、第２、第３層の別の１つが該トランジスタのゲート層であることが好ましい。
また、第１、第２層の１つの材料がＰＥＤＯＴ／ＰＳＳであることが好ましい。
または、第１、第２層の１つの材料がＰＶＰであることが好ましい。
また、トランジスタが光学的に透明であることが好ましい。
また、トランジスタが薄膜トランジスタであることが好ましい。
また、上記いずれかのトランジスタを備えた論理回路、表示またはメモリ装置であることが好ましい。
また、上記いずれかの複数のトランジスタの活性マトリックスアレイを備える論理回路、表示またはメモリ装置であることが好ましい。
また、少なくとも１つの表示要素が、光学的に透明な薄膜トランジスタによって切り換え可能である、複数の表示要素を備える表示装置であることが好ましい。
また、前記トランジスタが該表示要素の後ろに配置されていることが好ましい。
また、表示要素が、トランジスタによって切り換え可能な光学活性範囲を有し、該トランジスタが、トランジスタの少なくとも１つの層を介して、通し穴内部に配置された伝導性材料の手段によって、光学活性範囲と電気接続していることが好ましい。
溶液処理された全ポリマーＴＦＴの異なる素子構成を示す。 Ｆ８Ｔ２活性層、ＰＶＰゲート絶縁層、およびＰＥＤＯＴ／ＰＳＳゲート電極を有する図１ｃによるポリマーＴＦＴの伝達特性を示す。 室温（ａ）およびおよそ５０℃で付着されたＦ８Ｔ２活性層、ＰＶＰゲート絶縁層、およびＰＥＤＯＴ／ＰＳＳゲート電極を有する図１ｃによるポリマーＴＦＴの伝達特性を示す。 図１（ａ）におけるようなＦ８拡散バリアおよびＰＶＰ表面修正層を含むＦ８Ｔ２の全ポリマーＴＦＴの出力（ａ）および伝達特性（ｂ）を示す。 ＴＦＢ（ａ）およびポリスチレン（ｂ）の拡散バリヤおよびＰＶＰ表面修正層を有する図１（ａ）におけるようなＦ８Ｔ２の全ポリマーＴＦＴの伝達特性を示す。 露出されたガラス基板上に直接印刷されたＦ８Ｔ２活性層およびソース‐ドレイン電極を有する図１（ａ）による全ポリマーＴＦＴの光学顕微鏡写真を示す。 基板表面を疎水性領域および親水性領域へのパターン化による小さいチャネル長および小さい重複キャパシタンスを有するＴＦＴの製造を示す。 疎水性ポリイミドバンクの近くのＰＥＤＯＴ／ＰＳＳソース／ドレイン電極のＩＪＰ付着の後のＬ＝２０μｍ（ａ）およびＬ＝５μｍ（ｂ）を有するトランジスタのチャネル領域の光学顕微鏡写真を示す。 ポリイミドバンクの近くのインクドロップレットの付着中撮影された光学顕微鏡写真を示す。 図７（ｃ）におけるように形成され、Ｌ＝２０μｍおよび７μｍのそれぞれを有するトランジスタの出力および伝達特性を示している。 図７（ｃ）におけるように形成され、Ｌ＝２０μｍおよび７μｍのそれぞれを有するトランジスタの出力および伝達特性を示している。 インクドロップレットの直径によって決まるビアホールの外径および内径の連続付着によりビアホールを形成する工程の（ａ）Ｄｅｋｔａｋプロフィール測定および（ｂ）光学顕微鏡写真の概略図である。 ビアホールの外径および内径とインクジェットの液滴の直径とＰＶＰ層の厚さの関係を示す図である。 底部ＰＥＤＯＴ電極および上部電極を有するビアホールを通る電流‐電圧特性を示す。 ビアホールを製造する異なる工程を示す。 ロジックインバータ（デプレッション負荷（ａ）、エンハンスメント負荷（ｂ）および抵抗負荷（ｃ）および多レベル内部接続方式（ｄ）のようなビアホールの応用を示す。 ２つのトランジスタの異なるサイズＷ／Ｌの比を有する印刷された全ポリマーＴＦＴで製造される図１（ａ）におけるようなエンハンスメント負荷インバータの特性を示す。 他の底部ゲート素子構成を示す。 ディスプレイあるいはメモリ素子が電圧（ａ）あるいは電流（ｂ）によって制御されるアクティブマトリックスピクセルの概略図を示す。
図１９は、アクティブマトリックスのピクセルの可能な構成を示す。
図２０は、整列されたＦ８Ｔ２ ＴＦＴの偏光された光学吸収を示す。
図２１は、（ａ）半導電性層および絶縁層の印刷によって製造されるパターン化された活性層アイランドを有するポリマーＴＦＴおよび印刷された絶縁アイランドによって分離された導電性内部接続部間の重複領域を示す。
図２２は、ユーザ規定の電子回路を製造するためにＩＪＰ内部接続部の網によって接続されるトランジスタ素子のマトリックスを示している。
次に、本発明は添付図面を参照して例として説明される。
ここに示されている好ましい製造方法は、いずれの層も不溶性形式に変換あるいは架橋されない全有機溶液処理された薄膜トランジスタの製造を可能にする。このような素子の各層は、その溶液中からその層が析出される溶液中の溶剤によって溶解されうる形式のままであってもよい。下記に詳述されるように、これは、溶剤の局部的な付着により誘電体絶縁層を貫通するビアホールの製造を容易にする。
このような素子は、例えば、１つまたはそれ以上の以下の構成素子を備え得る。
− パターン化された導電性ソース−ドレインおよびゲート電極および内部接続。
− ０．０１ｃｍ２／Ｖｓより大きい荷電キャリア移動性を有する半導電性層および１０４より大きい高オン−オフ電流スイッチング比。
− 薄膜ゲート絶縁層。
− 不純物およびイオン拡散による意図せぬドーピングから半導電性層および絶縁層を保護する拡散障壁層。
− プリント技術によるゲート電極の高解像度パターンニングを可能とする表面改良層。
− 誘電体層を貫通して内部接続するためのビアホール。
しかしながら、ここに記載した方法は、上に述べたすべての特徴を備える素子の製造に制限されるものでないことは理解できるであろう。
第１実施例の素子の製造について図１を参照しながら説明する。図１の素子は、トップゲート構造を有するように構成された薄膜電界効果トランジスタ（ＴＦＴ）である。
導電性ポリマーポリエチレンジオキシチオフェン／ポリスチロスルフォネート（ＰＥＤＯＴ（０．５重量パーセント）／ＰＳＳ（０．８重量パーセント））からなる水溶液をインクジェット印刷することによって、清浄した７０５９ガラス基板１の上にソース−ドレイン電極２、３および電極と接触パッド（図示せず）との間の内部接続線を析出させる。インクの表面張力、粘度、および湿潤性に影響を与えるためにメタノール、エタノール、イソプロパノール、またはアセトンといった他の溶剤を添加してもよい。ＰＥＤＯＴ／ＰＳＳはバイエル社のものが市販されている（“Ｂａｙｔｒｏｎ Ｐ”として入手できる）。インクジェット（ＩＪＰ）プリンタは圧電型のものである。これには精密二次元変換台および顕微鏡台が備え付けられており、続いて印刷される複数のパターンを相互に位置合わせすることを可能にしている。インクジェットプリント（ＩＪＰ）ヘッドは電圧パルスにより駆動される。１滴につき０．４ｎｇという典型的な固体含有率の液滴を噴出するための適切な駆動条件は、パルス高さ２０Ｖ、立ち上がり時間１０μｓ、および立ち下り時間１０μｓにより達成される。ガラス基板上で乾燥された後、液滴は典型的な直径５０μｍおよび典型的な厚さ５００ÅのＰＥＤＯＴのドットを形成する。
ソース−ドレイン電極のインクジェット印刷（ＩＪＰ）は空気中で行われる。その後、サンプルは不活性雰囲気グローブボックスシステム内に搬送される。そして基板は、ポリフルオレンポリマーの場合の混合キシレンといった、後に活性半導電性層の析出に使用される有機溶剤中でスピン乾燥される。基板はその後、不活性窒素雰囲気において２００℃で２０分間アニールし、ＰＥＤＯＴ／ＰＳＳ電極中の残留溶剤およびその他の揮発性物質を除去する。そして、スピンコーティングにより、厚さ２００−１０００Åの活性半導電性ポリマー４の厚膜を析出させる。（ｒｅｇｉｏｒｅｇｕｌａｒ）ポリ−３−ヘキシルチオフェン（Ｐ３ＨＴ）などのさまざまな半導電性ポリマー、ポリ−９，９’−ジオチルフオレン−コ−ヂチオフェン（Ｆ８Ｔ２）などのポリフルオレンコポリマーが使用されてきた。Ｆ８Ｔ２は、空気中でゲート電極を析出中に良好な安定性を示すため好ましい選択である。無水混合キシレン（Ｒｏｍｉｌ社より購入した）中のＦ８Ｔ２の５−１０ｍｇ／ｍｌ溶液を１５００〜２０００ｒｐｍでスピンコーティングする。Ｐ３ＨＴの場合は、混合キシレン中の１重量パーセント溶液を使用した。下にあるＰＥＤＯＴ電極はキシレンのような無極性有機溶剤には溶解しない。そして膜は、イソプロパノールまたはメタノールといった、後にゲート絶縁層５の析出に使用される溶剤中でスピン乾燥される。
その後のアニ−リング工程を行って半導電性ポリマーの荷電転送特性を向上させることができる。高い温度で液体結晶相を示すポリマーとするために、液体−結晶転移より高い温度でアニ−リングすることによってポリマー鎖の向きを互いに平行なものとすることができる。Ｆ８Ｔ２の場合、２７５〜２８５℃で５〜２０分間不活性Ｎ２雰囲気中にてアニ−リングを行う。次いでサンプルを急速に室温まで焼入れして鎖の向きを凍結させ、アモルファスガラスを形成する。アライメント層のない平面ガラス基板上にサンプルを調製する場合、ポリマーには、向きがランダムないくつかの液体−結晶ドメインがＴＦＴチャネル内に存在するマルチドメイン構造を採用する。Ｆ８Ｔ２が液体−結晶層からの焼入れによってガラス状態で調製されているトランジスタ素子は、約５・１０−３ｃｍ２／Ｖｓの移動度を示す。この値は、スピンしている状態のＦ８Ｔ２膜を備える素子で測定した場合の移動度よりも大きな値以上である。析出したままの素子もまた、より高いターンオン電圧Ｖ０を示す。これは、部分的に結晶化している析出したままの相と比較して、ガラス相の局部的な電子トラップ状態の密度が低いためである。
ポリマー鎖がトランジスタチャンネルと平行に一軸整列されている単一ドメイン状態中でポリマーを調製すると、典型的には３〜５倍のより改善した移動度を得ることができる。これは、機械的にラビングされたポリイミド層（図１（ｂ）の参照符号９）などの適切なアライメント層によってガラス基板をコーティングするによって達成することができる。単一ドメイン状態では、ポリマー鎖は下に存在するポリイミド層のラビング方向と一軸的に平行に整列されている。これにより、ＴＦＴチャネルが鎖の整列方向に平行となっている素子において電荷キャリア移動度がさらに改善される。このようなプロセスは、出願中のわれわれの英国特許出願第９９１４４８９．１号により詳細に記載されている。
半導電性層を析出したあと、下に存在する半導電性ポリマーが溶解しない極性溶剤からのポリヒドロキシスチレン（ポリビニルフェノール（ＰＶＰ））とも呼ばれている）の溶液をスピンコーティングすることによってゲート絶縁層５を析出する。溶剤の好ましい選択としてはメタノール、２−プロパノールまたはブタノールのようなアルコールがあげられ、これらにおいてはＦ８Ｔ２のような非極性ポリマーの溶解性が例外的に低く膨潤しない。ゲート絶縁層の厚さは３００ｎｍ（溶液濃度は３０ｍｇ／ｍｌ）から１．３μｍ（溶液濃度は１００ｍｇ／ｍｌ）の間である。水中のポリ−ビニルアルコール（ＰＶＡ）、ブチルアセテート中のポリ−メチル−メタクリレート（ＰＭＭＡ）、またはプロピレングリコールメチルエーテルアセテートといった溶解度の要件を満たすその他の絶縁性ポリマーおよび溶剤を使用してもよい。
次にゲート電極６をゲート絶縁層上に析出させる。ゲート電極層はゲート絶縁層上に直接析出してもよく（図１（ｃ）を参照のこと）、または、表面改質、拡散バリアまたは溶剤との相溶性などのプロセス上の理由により、１つ以上の中間層を介在させてもよい（図１（ａ）および（ｂ）を参照のこと）。
図１（ｃ）のようなより簡素な素子を形成するために、ＰＥＤＯＴ／ＰＳＳゲート６をＰＶＰ絶縁層５の上に直接プリントしてもよい。基板は空気中でインクジェット印刷（ＩＪＰ）ステーションに搬送され、再びここでＰＥＤＯＴ／ＰＳＳゲート電極パターンが使用液からプリントされる。下に存在するＰＶＰゲート絶縁層は、ＰＥＤＯＴ／ＰＳＳゲート電極のプリント中に誘電性の完全性が保護されるよう水中では低い溶解度を有する。ＰＶＰは極性ヒドロキシル基の密度が大きいが、超非極性ポリスチレン類似の骨格を有するためその水中溶解度は低い。同様に、ＰＭＭＡは水に溶解しない。図２は、Ｆ８Ｔ２半導電性層、ＰＶＰゲート絶縁層、およびインクジェット印刷（ＩＪＰ）されたＰＥＤＯＴ／ＰＳＳソース−ドレインおよびゲート電極を備えるインクジェット印刷（ＩＪＰ）ＴＦＴの伝達特性を示す。素子特性は窒素雰囲気中にて測定する。一連の測定をそれぞれ上昇する（上向きの三角形）および下降する（下向きの三角形）ゲート電圧によってそれぞれ示す。特性は、ＰＥＤＯＴ／ＰＳＳ（Ｂａｙｔｒｏｎ Ｐ）の調製したてのバッチ（ａ）および１年経った古いバッチ（ｂ）から製造した素子に関するものである。トランジスタの活動ははっきりと見て取れるが、素子は正のしきい値電圧Ｖ０＞１０Ｖをともなった特異な常オン挙動を示す一方、析出金ソース−ドレインおよびゲート電極を備えて製造された比較用素子は常オフ挙動を示すことがわかった（Ｖ０＜０）。ＰＥＤＯＴの「古い」バッチから製造された素子においては（図２（ｂ）を参照のこと）、大きなヒステリシス効果が観察されたが、これは移動性イオン不純物の濃度が高いことによる（下を参照のこと）。大きな空乏状態（Ｖｇ＝＋４０Ｖ）でスイープを開始すると、トランジスタはＶｆ ０≒＋２０Ｖ（上向きの三角形）でオン状態となる。しかしながら、逆スキャン（下向きの三角形）では、トランジスタはＶｒ ０＞＋３５でしかオフ状態とならない。
通常オン挙動およびヒステリシス効果は、イオン性物質が素子の層の１つに拡散することによって発生しやすい。Ｖ０の異常に大きな正の値はイオンが負であることを示す。正の物質によって蓄積層の移動性電荷のいくつかを補償しＶ０をより負の値に導くことが期待される。このイオン性物質の出所をつきとめるために、トップ−ゲートインクジェット印刷（ＩＪＰ）ＰＥＤＯＴ電極を析出ゴールド電極に置き換えて、その他の層およびＰＥＤＯＴソース／ドレイン電極を上記のように製造した。この構造において、素子は通常オフであり安定したしきい値電圧を示すことがわかった。このことは、全てがポリマーの素子におけるドーピングおよびヒステリシス効果が、導電性ポリマートップゲート電極の溶液析出、および素子のＰＥＤＯＴ溶液／膜からそれよりも下に存在する層への移動性かつイオン性不純物の起こり得る拡散に関係していることを意味する。
加熱した基板上にゲート電極を析出することによって、しきい値電圧の値を制御することができること、およびヒステリシスの量を減少させることができることがわかった。これにより基板上の液滴の乾燥時間が短縮される。図３（ｂ）は、ゲート電極の析出中基板が５０℃に加熱されたＴＦＴ素子の転送特性を示している。室温でのゲート析出した場合と比較してヒステリシス効果が非常に小さく（図３ｂ）、Ｖ０は６Ｖという比較的小さい正の値であることがわかる。析出温度を制御することによって、しきい値電圧をＶ０＝１−２０Ｖの範囲で調節することができる。
図１（ｃ）のような、ＰＶＰ層に直接析出されたゲート電極を備える素子は空乏型（ｄｅｐｌｅｔｉｏｎ ｔｙｐｅ）である。この通常オン挙動は、簡素な空乏負荷論理インバータのような空乏型論理回路に有用である（図１４（ａ））。
エンハンスメント型常オフＴＦＴを製造するためには、拡散障壁層を組み込むことによってゲートの析出中の半導電性物質のドーピングを防止することができる。図１（ａ）および（ｂ）の素子においては、導電性ポリマーゲート電極を析出する前に非極性ポリマーの薄層７がＰＶＰゲート絶縁層の上に析出されている。この層は中間極性ＰＶＰ絶縁体を通してイオン性物質が拡散することを妨ぐ拡散障壁して働くと考えられている。ＰＶＰは、膜を通過するイオンの導電性および拡散性を高める傾向のある高密度極性ヒドロキシル基を含有する。ポリ−９，９’−ジオクチルフルオレン（Ｆ８）、ポリスチレン（ＰＳ）、ポリ（９，９’−ジオクチル−フルオレン−コ−Ｎ−（４−ブチルフェニル）ジフェニルアミン）（ＴＢＦ）またはＦ８Ｔ２といったいくつかの非極性ポリマーを使用した。約５０〜１００ｎｍのこれらのポリマーの薄膜は、ＰＶＰが溶解しないキシレンなどの非極性有機溶剤中の溶液からＰＶＰゲート絶縁層の表面に析出させることができる。
水中の極性溶液から非極性障壁層の上またはＰＭＭＡのような中間極性ポリマー上にＰＥＤＯＴ／ＰＳＳへの直接のプリンティングには、湿潤性が不十分で接触角度が大きいため問題があることがわかった。これに対応するために、表面改質層８を非極性ポリマー上に析出する。この層は疎水性表面ではなく親水性表面を形成するため上にＰＥＤＯＴ／ＰＳＳが形成されやすい。これにより、ゲート電極パターンを高解像度でプリントすることが可能となる。表面改質層を形成するために、ＰＶＰの薄層をイソプロパノール水溶液から析出してもよい。この水溶液には下に存在する拡散障壁層は溶解しない。ＰＶＰ層の厚さは好ましくは５０ｎｍである。ＰＶＰの表面に高解像度でＰＥＤＯＴ／ＰＳＳを印刷することができる。別の表面改質層を採用してもよい。その例としては、石鹸状の表面活性剤または親水性および疎水性官能基を含有するポリマーの薄層が上げられる。これらの分子は、下に存在する非極性ポリマーおよび自由表面の界面に向かってそれぞれ引き寄せられて疎水基と親水基とに相分離する傾向がある。その他、非極性拡散障壁を緩やかなＯ２プラズマに短時間露光することにより表面を親水性にすることも可能である。ＴＦＴ素子性能を損なうことのない適切なプラズマ処理は、５０Ｗの強度の１３．５ＭＨｚのＯ２プラズマに１２秒間露光することである。
アルコールを含有する配合剤（イソプロパノール、メタノールなど）のように水よりも極性の低い溶剤からゲート電極がプリントされる場合は、非極性拡散障壁の上の表面改質層は必要でない。
層シークエンスの完全性は、極性および非極性溶剤からポリマー材を交互に析出することに依存する。第２の層の析出に使用される溶剤中の第１の層の溶解度は体積当たり０．１重量パーセント未満であることが望ましく、好ましくは体積当たり０．０１重量パーセント未満である。
溶剤の相溶性の基準は、極性の程度を定量化できるヒルデブランド溶解度パラメータを利用して定量化できる（Ｄ．Ｗ． ｖａｎ Ｋｒｅｖｅｌｅｎ， Ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｐｏｌｙｍｅｒｓ， Ｅｌｓｅｖｉｅｒ， Ａｍｓｔｅｒｄａｍ （１９９０））。それぞれのポリマー（溶剤）の溶解度挙動は３つの特性パラメータδｄ、δｐ、δｈによって記載される。これらのパラメータは分散相互作用、極性、および液状のポリマー（溶剤）分子間の水素結合相互作用を特徴づけている。これらのパラメータの値は、ポリマーの異なる官能基からの寄与（ｃｏｎｔｒｉｂｕｔｉｏｎｓ）を足すことによって分子構造がわかれば計算できる。これらはもっとも一般的なポリマーによって一覧表とすることができる。しばしばδｐとδｄを組み合わせてδｙ２＝δｄ ２＋δｐ ２とすることができる。
混合の自由エネルギーはΔＧｍ＝ΔＨｍ−Ｔ・ΔＳｍによって得られる。この式においてΔＳｍ＞０は混合のエントロピーであり、ΔＨｍ＝Ｖ・φｐ・φｓ・（（δｖ ｐ−δｖ ｓ）２＋（δｈ ｐ−δｈ ｓ）２）である（Ｖ：体積；φｐ，φｓ：混合物中のポリマー（Ｐ）／溶剤（Ｓ）の体積分率）。この式により、ポリマー（Ｐ）はΔＨｍの値が小さいほど、すなわち、Ｄ＝（（δｖ ｐ−δｖ ｓ）２＋（δｈ ｐ−δｈ ｓ）２）１／２が小さいほど、溶剤（Ｓ）により溶けやすくなることが期待される。おおよその基準として、もし相互作用パラメータＤが約５より小さいと、ポリマーは溶剤に溶解する。もしＤが５〜１０の間であれば、しばしば膨潤が観察される。もしＤが１０より大きいと、ポリマーは実質的に溶剤には溶解せず膨潤も発生しない。溶液加工したＴＦＴ素子において十分に急な界面を得るためには、従って、それぞれのポリマー層および次の層の溶剤の値Ｄが約１０より大きいことが望ましい。このことは、半導電性ポリマーおよびゲート誘電体の溶剤において特に重要である。Ｆ８Ｔ２およびイソプロパノール（ブチルアセテート）の場合、われわれはＤを約１６（１２）と見積もる。
いくつかの素子構成について、全体の多層構造は、主に極性基を含有し水のような高極性の溶剤に溶解するポリマーと、極性基をわずかしか含有しないかまたはまったく含有せずキシレンのような非極性溶剤に溶解するポリマーと順々に交互に重ねるによって構成できる。この場合、ポリマー層および次の層の溶剤のδｐが異なるため相互作用パラメータＤは大きなものとなる。例としては、ＰＥＤＯＴ／ＰＳＳの高極性ソース−ドレイン電極、Ｆ８Ｔ２などの非極性半導電性層、水溶液から析出されたポリビニルアルコールなどの高極性ゲート誘電体層、一連の層の析出を可能とする障壁層としても働くＴＦＢの非極性分散障壁層、およびＰＥＤＯＴ／ＰＳＳゲート電極を備えるトランジスタ素子があげられる。
しかしながら、単一の誘電体層によって分離された非極性半導電性層および極性ゲート電極層を備えることはしばしば便利である。この一連の層はまた、高極性および非極性ポリマー層の間に挟持された中間極性溶剤から析出された中間極性ポリマー層を用いることによっても可能である。中間極性ポリマーは、極性および非極性基の両方を含有し、高極性溶剤には実質的に溶解しないポリマーである。これに類似して、中間極性溶剤は極性および非極性基の両方を含有するが、非極性ポリマーには実質的に溶解する。溶解度パラメータの点からみると、中間極性溶剤は溶解度パラメータδｈが下に存在するポリマーの値とは大きく異なるものとして定義できる。この場合、たとえ溶剤の極性溶解度パラメータδｐ（δｖ）が下に存在するポリマー層の値と似通っていたとしても、＋膨潤が回避できる（大きなＤ）。中間極性ポリマーはヒドロキシル基といった特定の官能基を含有し得、この官能基により中間極性ポリマーはポリマーの官能基に引きつけられる官能基を含有する溶剤中に可溶となる。このような引きつけ作用は水素結合相互作用であり得る。ポリマーのこのような機能は、中間極性溶剤へのその溶解度を高め極性溶剤へのその溶解度を低くするために利用できる。中間極性ポリマーの例としては、非極性半導電性層とＰＥＤＯＴ／ＰＳＳゲート電極との間に挟持されたＰＶＰゲート誘電体層があげられる（図１ｃ）。中間極性溶剤の例としては、ＩＰＡのようなアルキルアルコールがあげられる（δｈ＝８；Ｆ８Ｔ２：δｈ≒０）。
図４は、図１（ａ）に図示されるようなＰＶＰゲート絶縁層、Ｆ８拡散障壁層、およびＰＶＰ表面改質層を備える全手がポリマーのＦ８Ｔ２インクジェット印刷（ＩＪＰ）ＴＦＴの出力（ａ）および伝達（ｂ）特性を示している（Ｌ＝５０μｍ）。素子はＶ０≦０Ｖのターンオンをともなう、きれいでほぼ理想的な常オフトランジスタ動作を示している。上向き（上向きの三角形）および下向き（下向きの三角形）電圧スイープ間のしきい値電圧シフトは≦１Ｖである。素子特性は、ゴールドソース−ドレインおよびゲート電極を備え不活性雰囲気条件にて製造された標準的な素子と非常に似通っている。電界効果移動度は約０．００５〜０．０１ｃｍ２／Ｖｓであり、Ｖｇ＝０と−６０Ｖとの間で測定されたオン−オフ電流比は約１０４〜１０５のオーダーである。
素子は、Ｆ８、ＴＦＢ（図５（ａ）は伝達特性）、ＰＳ（図５（ｂ）は伝達特定）、およびＦ８Ｔ２のような広範囲の非極性分散障壁層を備えて製造された。それぞれの場合において、きれいな通常オフ挙動、小さなヒステリシス効果およびしきい値電圧シフトが観察された。これらは、ゴールドソース−ドレイン電極を備えた比較用素子の値とほぼ同じであった。このことは、非極性ポリマーをゲート電極の下に挿入することにより、ゲート絶縁層の溶液析出中および析出後にイオン性不純物が拡散することが妨げるという解釈をサポートする。この発見により、再現性のよいＴＦＴしきい値電圧および良好な操作安定性を得ることができた。
拡散障壁を備える常オフ素子は上述の空乏型素子よりも好ましい。なぜなら、前者はより長期に亘るしきい値電圧安定性およびより長い寿命を持つと期待できるからである。
半導電性層については、１０−３ｃｍ２／Ｖｓを超える、好ましくは１０−２ｃｍ２／Ｖｓを超える適切な電界効果移動度を示す共役ポリマーまたはオリゴマー材料を処理できるものであればどのような溶液を使用してもよい。適切な材料は、例えばＨ．Ｅ． Ｋａｔｚ， Ｊ． Ｍａｔｅｒ． Ｃｈｅｍ． ７， ３６９（１９９７）またはＺ． Ｂａｏ， Ａｄｖａｎｃｅｄ Ｍａｔｅｒｉａｌｓ １２， ２２７（２０００）を参照のこと。
良好な安定性および高オン−オフ電流比を有するプリントされたＴＦＴを製造するための重要な用件の一つとして、加工工程およびプリント工程中において、大気中および水中の酸素による意図しないドーピングに対する半導電性物質の良好な安定性が挙げられる。プリントＴＦＴは活性半導電性層として、混合キシレン溶液から析出されるＦ８Ｔ２（上の記載を参照のこと）または（ｒｅｇｉｏｒｅｇｕｌａｒ） Ｐ３ＨＴといったあらゆる範囲の半導電性ポリマーを採用して製造されてきた。不活性雰囲気中で試験素子構造において調製されたＰ３ＨＴ ＴＦＴの場合、０．０５から０．１ｃｍ２／Ｖｓという電界効果移動度はＦ８Ｔ２の場合よりもやや高い。しかしながら、（ｒｅｇｉｏｒｅｇｕｌａｒ） Ｐ３ＨＴは酸素および／または水によるドーピングに対して不安定であり、その結果空気中におけるプリント工程中に膜導電性が上昇しオン−オフ電流比が悪くなる。このことは、Ｐ３ＨＴのイオン化ポテンシャルがＩｐ≒４．９ｅＶと比較的低いことに関連している。Ｐ３ＨＴについては＞１０６という高いオン−オフ電流比が立証されたが、これを達成するには析出後にヒドラジン蒸気にさらすなどの還元デドーピング工程を行う必要がある（Ｈ． Ｓｉｒｒｉｎｇｈａｕｓ， ｅｔ ａｌ．，Ａｄｖａｎｃｅｓ ｉｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｐｈｙｓｉｃｓ ３９， １０１ （１９９９））。しかしながら、上述のインクジェット印刷（ＩＪＰ） ＴＦＴについてはこの還元後加工工程を行うことはできない、なぜならこれを行うをＰＥＤＯＴ電極もデドープすることになるためこれらの導電性を著しく低下させてしまうからである。従って、高電流スイッチング比を達成するためには、酸素または水による意図しないドーピングに対する良好な安定性を伴ってポリマー半導体を使用することが重要である。
良好な環境安定性および高い移動度を達成するために好ましい種類の材料は、通常の順序に並んだＡおよびＢブロックを含有するＡ−Ｂ剛性ロッドブロックコポリマーである。適切なＡブロックとしては構造的に良好に定義された、高いバンドギャップを有するはしご型部（ｍｏｉｅｔｉｅｓ）である。これらはホモポリマーとしての５．５ｅＶよりも大きなイオン化ポテンシャルおよび良好な環境安定性を有する。適切なＡブロックの例としては、フルオレン誘導体（米国特許第５，７７７，０７０号）、インデノフロオレン誘導体（Ｓ． Ｓｅｔａｙｅｓｈ， Ｍａｃｒｏｍｏｌｅｃｕｌｅｓ ３３， ２０１６（２０００））、フェニレンまたははしご型フェニレン誘導体（Ｊ． Ｇｒｉｍｍｅ ｅｔ ａｌ．， Ａｄｖ． Ｍａｔ． ７， ２９２（１９９５））があげられる。適切なＢロックとしては、バンドギャップがより低く硫黄または窒素といった異種原子を含有し、ホモポリマーとして５．５ｅＶ未満のイオン化ポテンシャルを有する正孔転送部（ｍｏｉｅｔｉｅｓ）があげられる。正孔転送Ｂブロックの例としてはチオフェン誘導体、またはトリアリルアミン誘導体があげられる。Ｂブロックの効果は、ブロックコポリマーのイオン化ポテンシャルを低下させることである。ブロックコポリマーのイオン化ポテンシャルは、好ましくは４．９ｅＶ≦Ｉｐ５．５ｅＶの範囲である。このようなコポリマーの例としてはＦ８Ｔ２（イオン化ポテンシャルは５．５ｅＶ）またはＴＦＴ（米国第５，７７７，０７０号）があげられる。
その他の適切な正孔転送ポリマーとしては、アルコキシまたはフッ素化側鎖を持つポリチオフェンなどの、イオン化ポテンシャルが５ｅＶより大きいポリチオフェン誘導体のホモポリマーがある（Ｒ．Ｄ． ＭｃＣｕｌｌｏｕｇｈ， Ａｄｖａｎｃｅｄ Ｍａｔｅｒｉａｌｓ １０，
９３（１９９８））。
正孔転送半導電性ポリマーの代わりに、可溶性電子転送材料もまた使用できる。これらの材料は、酸素などの残留雰囲気不純物がキャリアトラップとして働くことを防止するために、３ｅＶより大きく大きく、好ましくは３．５ｅＶより大きいという高い電子親和度を必要とする。適切な材料としては、溶液溶液プロセス可能電子転送小分子半導体（Ｈ．Ｅ．Ｋａｔｚ，ｅｔ ａｌ．， Ｎａｔｕｒｅ ４０４， ４７８（２００））および電子空乏フッ素化側鎖を有するポリチオフェン誘導体があげられる。構造的に良好に定義された、５，５ｅＶよりも大きな大きな高いイオン化ポテンシャルを持つはしご型Ａブロック、およびコポリマーの電子親和度を３ｅＶ、好ましくは３．５ｅＶよりも高い値に高める電子転送Ｂブロックを有するＡＢ型ブロックコポリマーもまた適している。Ａブロックの例としてはフルオレン誘導体（米国第５，７７７，０７０号）、インデノフルオレン誘導体（Ｓ． Ｓｅｔａｙｅｓｈ， Ｍａｃｒｏｍｏｌｅｃｕｌｅｓ ３３， ２０１６（２０００））、フェニレンまたははしご型フェニレン誘導体（Ｊ． Ｇｒｉｍｍｅ ｅｔ ａｌ．， Ａｄｖ． Ｍａｔ． ７， ２９２（１９９５））が上げられる。電子転送Ｂブロックの例としては、ベンゾチアジアゾール誘導体（米国第５，７７７，０７０号）、フェニレン誘導体、ナフタレンテトラカルボキシルジイミド誘導体（Ｈ．Ｅ． Ｋａｔｓ ｅｔ ａｌ．， Ｎａｔｕｒｅ ４０４， ４７８（２０００））、およびフッ素化チオフェン誘導体があげられる。
論路回路を高速作動させるために、トランジスタのチャネル長さＬ、ソース／ドレインとゲートｄとの間のオーバーラップはできるだけ小さく、すなわち典型的には数μｍでなければならない。もっとも重要な寸法はＬである。これはなぜなら、トランジスタ回路の作動速度はＬ−２にほぼ比例するからである。このことは移動度が比較的低い半導電性層については特に重要である。
このような高解像度パターンニングは、現行のインクジェットプリント技術では達成することができない。現行のインクジェットプリント技術は、最新のインクジェット印刷（ＩＪＰ）技術をもってしても１０〜２０μｍの特徴寸法に限定されている（図６）。もしより高速の作動およびより密集した特性パッキングを必要とするなら、より精密な特徴解像度を可能とする技術を採用しなければならない。以下に述べる技術は、インク表面相互作用を利用してインクジェット溶滴を基板表面に閉じ込めるものである。この技術は、従来のインクジェット印刷で達成できるチャネル長さよりもはるかに小さいチャネル長さを達成するために利用することができる。
この閉じ込め技術は、基板上に析出される材料を精密な解像度で析出することを可能とするために利用することができる。基板の表面をまず最初に、その選択された部分において析出される材料が比較的引きつけられまた比較的はじかれるようにするために処理する。例えば、基板を前パターンニングしてある領域を部分的に疎水性としその他の領域を部分的に親水性してもよい。高い解像度および／または精密な位置合わせにより行われる前パターンニング工程により、その後の析出を正確に定義することができる。
前パターンニングの実施例の１つを図７に示す。図７は図１（ｃ）に示す型の素子の製造を示すものであるが、とくにチャネル長さＬが精密となっている。図１（ｃ）と同じ構成要素は同じ参照番号となっている。図７（ａ）は前パターンニングされた基板の製造方法を示している。図７（ｂ）は前パターンニングされた基板への印刷およびインク閉じ込めを示している。
ソース−ドレイン電極２、３を析出する前に、薄膜ポリイミド層１０を柄部シート１上に形成する。このポリイミド層は最後にパターンニングされ、ソース−ドレイン電極が形成される場所から除去される。この除去工程は、精密な特徴定義および／または正確な位置合わせを可能とするためにフォトリソグラフィー工程によって行うことができる。このようなプロセスの一例として、ポリイミドをフォトレジスト１１の層で覆う。フォトレジストはフォトリソグラフィーによってパターンニングすることで、ポリイミドを除去するべき場所からフォトレジストを除去することができる。次に、フォトレジストが耐性を示すプロセスによってポリイミドを除去する。そしてフォトレジストを除去することで正確にパターンニングされたポリイミドを残すことができる。ポリイミドを選ぶ理由は、それが比較的疎水性である反面、ガラス基板が比較的親水性であるからである。次の工程で、ソース−ドレイン電極を形成するためのＰＥＤＯＴ材料をインクジェット印刷によって親水性基板領域１２上に析出する。インクの溶滴がガラス基板領域上に広がって疎水性ポリイミド領域１０に行き当たると、インクははじかれるため疎水性表面領域に流れ込むことが防止される。
この閉じ込め効果により、インクは親水表面領域上だけに析出され、ギャップが小さくトランジスタチャンネル長さが１０μｍ未満の高解像度パターンを定義することができる（図７（ｂ））。
ポリイミドを除去できる、またはポリイミドの除去後に比表面効果を高めるために採用することのできるプロセスの一例を、図７（ａ）に示す。ポリイミド層１０およびフォトレジスト１１は酸素プラズマに露光される。酸素プラズマは、厚膜（１．５μｍ）フォトレジスト層よりも早く薄膜（５００Å）ポリイミド層をエッチングする。ソース−ドレイン電極領域の露光された裸のガラス表面１２はフォトレジストを除去する前にＯ２プラズマに露光されることによって非常に親水性を増す。ポリイミドの除去中に、ポリイミドの表面をフォトレジストによって保護し疎水性のままとする点に留意するべきである。
必要に応じて、ポリイミドの表面をさらにＣＦ４プラズマに露光することによってより疎水性を高めることができる。ＣＦ４プラズマはポリイミド表面をフッ素化するが、親水正のガラス基板とは相互作用しない。このようなさらなるプラズマ処理はフォトレジストを除去する前に行うことができ、この場合は、ポリイミドパターン１０の側壁のみがフッ素化される。またはレジストを除去したあとに行うこともできる。
Ｏ２プラズマ処理済７０５９ガラス上の水中におけるＰＥＤＯＴ／ＰＳＳの接触角度は、ポリイミド表面上の接触角度がθｐｔ≒７０〜８０°であるのに比較してθｇｌａｓｓ＝２０°である。フッ素化ポリイミド上の水中におけるＰＥＤＯＴ／ＰＳＳの接触角度は１２０°である。
上で述べたようにＰＥＤＯＴ／ＰＳＳが水溶液から前パターンニングされたポリイミド層上に析出される場合、たとえチャンネル長さＬが数μｍでしかなくてもＰＥＤＯＴ／ＰＳＳインクはソース−ドレイン電極領域に閉じ込められる（図７（ｂ））。
インク溶滴を容易に閉じ込めるために、インク溶滴の運動エネルギーはできるだけ小さく維持する。溶滴の大きさが大きいほど運動エネルギーが大きくなり、そして広がっていく溶滴が疎水性閉じ込め構造を「無視」して隣接する親水性領域にあふれ出る可能性が大きくなる。
好ましくはインク溶滴１３の析出は、溶滴の中心とポリイミド境界との間の距離ｄで親水性基板領域１２上に行われる。一方で、ｄは十分に小さく、広がるインクは境界に到達してＰＥＤＯＴ膜がポリイミド境界にまで全域に亘って延びるようにしなければならない。他方、ｄは十分に大きく、急速に広がるインクが疎水性表面領域に「あふれ」出ないようにしなければならない。このことにより、ＴＦＴチャネルを定義しているポリイミド領域１０上にＰＥＤＯＴが析出される危険性が増加し、ソースおよびドレイン電極の間で短絡が発生する場合がある。固体含有率が０．４ｎｇのＰＥＤＯＴ溶滴をＯ２プラズマ処理された７０５９ガラス上に、２つの連続する溶滴の間の横方向ピッチを１２．５μｍとして析出する場合には、ｄ≒３０〜４０μｍという値が適していることがわかった。ｄの最低な値は表面上の湿潤性ならびに析出ピッチ、すなわちその後析出される溶滴の間の横方向距離、溶滴が析出される頻度、および溶液の乾燥時間に左右される。
トランジスタのチャンネル長さを定義するための疎水性閉じ込め層は第２の機能を提供してもよい。この層は、後にトランジスタのチャネルに半導電性ポリマーを析出する際の位置合わせテンプレートとして利用できる。ポリイミド層１０を機械的にラビングまたはフォトアライメントし、次いで、液体−結晶半導電性ポリマー４の単一ドメインアラインメントを提供するためのアライメント層として利用することができる（図１（ｂ））。
ゲート電極６も、ゲート電極が析出される溶液を引き寄せおよびはじく表面領域を提供するゲート絶縁層５上に形成されたパターンニング層１４によって、同じように限定することができる。パターンニングされた層６はソース−ドレインパターンに対して位置合わせすることにより、ソース／ドレインおよびゲート電極間の重複領域を最小にできる（図７（ｃ））。
ポリイミド以外の物質は事前パターン化層として使用することができる。フォトリトグラフィ以外の他の精密な事前パターン化技術も使用することができる。図８は比較的疎水性層および親水性層の構造の能力を明示しインクジェット・プリント法によって析出された液状「インク」を限定している。図８はポリイミド１０の薄片を含む基板の光学顕微鏡写真を示し、この薄片は相対的に疎水性になるように上述したように処理され、また露出ガラス基板１２の大きい領域は相対的に親水性になるように上述したように処理される。ソースおよびドレイン電極となるＰＥＤＯＴ物質は、薄片１０に接近するライン２および３の一連の液滴ランニングからなるインクジェット・プリントによって析出される。インクジェット物質が弱いコントラストを示しているが、析出物質の端面２および３の不意に終了した形態に見え、この析出物質は薄片の厚みＬ＝５μｍまで掘り下げても薄片１０によって限定されている。
図９はポリイミド薄片１０の近傍におけるインクジェット析出プロセスの写真である。この映像は透明基板の下方に取り付けられたストロボカメラで撮影されたものである。ポリイミド・パターン１０のエッジは白線として見ることができる。インクの液滴２１は、インクジェット・ヘッド２０のノズルから放出され、またポリイミド薄片１０から距離ｄだけ離れたその中央に析出する。このような映像は、薄片パターン１０に関するインクジェット析出の正確な局部アライメントに使用することができ、またパターン認識を使用して局部アライメント・プロシージャを自動化するのに使用される（以下を参照）。
図１０および１１は、図７ｃに示されたように形成された出力特性および転送特性を示すともに、上述した差動湿潤処理によって規定されたそれぞれ２０μｍと７μｍのチャネル長さＬを有している。いずれの場合においても、チャネル幅Ｗは３ｍｍである。図１０（ａ）は２０μｍ素子の出力特性を示している。図１０（ｂ）は７μｍ素子の出力特性を示している。図１１（ａ）は２０μｍ素子の転送特性を示している。図１１（ｂ）は７μｍ素子の転送特性を示している。７μｍ素子は小さいソース−ドレイン電圧で低減電流と飽和形態にある限定出力コンダクタンスを伴う特性短チャネル動作を示す。短チャネル・素子の移動度とＯＮ−ＯＦＦの電流比は、上述した長チャネル・素子のそれと類似している。すなわち、μ＝０．００５−０．０１ｃｍ２／Ｖｓであり、またＩＯＮ／ＩＯＦＦ＝１０４−１０５である。
インクの限定は疎水性と親水性表面上の湿潤特性内の差の結果であり、また微細構成形態の存在を必要としない。上述の実施例において、ポリイミド・フィルムは極めて薄く（５００Å）作ることができ、これは液状にあるインクジェット液滴のサイズよりもずっと薄い（数マイクロメータ）。従って、基板の事前パターンを製作する別の技術は、パターン化自己集合単分子層（ＳＡＭ）でガラス基板の面を機能化するようにして使用することができる。例えば、ＳＡＭはトリフルオロプロピル−トリメトキシレンのような疎水性アルキルまたはフルオロ基あるいはアルコキシ基を含んでいる。ＳＡＭはシャドウ・マスクを介して紫外線露光（Ｈ． Ｓｕｇｉｕｒａ ｅｔ ａｌ．， Ｌａｎｇｍｕｉｒ ２０００， ８８５（２０００））あるいはマイクロコンタクト・プリント法（Ｂｒｉｔｔａｉｎ ｅｔ ａｌ．， Ｐｈｙｓｉｃｓ Ｗｏｒｌｄ Ｍａｙ １９９８， ｐ．３１）のような適切な技術によってパターン化することができる。
基板の事前パターン化は、ＴＦＴの層の析出の前に実行される事前パターン化のような上述した処理流れと容易に共用できる。従って、広範囲のパターン化およびプリント技術が使用でき、活性ポリマー層の低下の危険性なしに高解像度事前パターンを発生することができる。
同様の技術が、ゲート電極の析出前にゲート絶縁層の面ないし表面修正層を事前パターンするのに適用でき、小さい重なり容量を達成する。図７（ｃ）に示したように、ゲート電極６はパターン層１４によって規定される。この種の事前パターン化法の一つの可能な実施例は、オクタデシルトリクロロシランのようなクロロシランまたはメトキシ・シランを含む自己集合単分子層（ＳＡＭ）のマイクロコンタクト・プリント法または紫外線フォトパターン化法である。これらの分子は、これが極面上の水酸基と化学的に結合し、また表面疎水性にするＳｉＯ２またはガラス基板の表面上に安定した単分子層を形成する。ＰＶＰまたはＰＭＭＡのようなゲート誘電体単分子（ポリマー）の表面上に同様の単分子層を形成できることを発明者は見つけた。これはＰＶＰ表面上の水酸基への分子の結合のためであると思われる。ＳＡＭコート疎水性領域によって取り巻かれたソース−ドレイン電極により輪郭のはっきりした小さいオーバーラップを伴う細い親水性ラインからなる表面自由エネルギー・パターンは、軟リトグラフ・スタンプ工程によって容易に規定される。このスタンプ工程は、下層にあるソース−ドレイン電極に関してスタンプ・パターンを一致させるために光学顕微鏡またはマスク・アライナの下に実行することができる。導電性水性ポリマー・インクが頂部に析出されるときに、析出が自己集合単分子層によって規定された細い親水性ラインに限定される。この方法において、パターン化されていないゲート電極層上の通常のライン幅よって達成されるよりもより細いライン幅とすることができる。これによりソース／ドレイン対ゲートのオーバラップ容量の低減となる。
事前パターン化基板の助けにより、ＴＦＴおよびそこの説明されたビアホール製造工程に基づいた高速論理回路を製造することができる。
広いエリアに亘るトランジスタ回路を製造するための決定的な条件の一つは、基板上のパターンに関する析出の整合とアライメントである。適切な整合の達成は、広いエリアに亘ってゆがみを呈する可撓性基板において特に困難である。連続したパターン化工程間で、基板がゆがんでおれば、フォトリトグラフ工程中の次のマスク・レベルは、もはや下層のパターンとオーバラップしない。ここで開発された高解像度インクジェット・プリント基板は、可塑性（プラスチック）基板上においてさえも広いエリアに亘って正確な整合を達成するのに適している。なぜなら、インクジェット・ヘッドの位置が基板上のパターンに関して局部的に調整することができるからである（図９）。この局部的アライメント工程は、フィードバック機構と併合して、インクジェット・ヘッドの位置を修正する図９の技術のパターンのような映像を使用するパターン認識技術を使用して自動的に可能である。
上述したタイプの素子を使用する多重トランジスタ集積回路を形成するために、ビアホールを形成して素子の厚みを通して直接内部接続されることが望ましい。これはこの種の回路が特にコンパクトに形成されることになるからである。このような内部接続を形成する一つの方法は、次に説明するような溶剤形成ビアホールを使用するものである。この方法は上述したＴＦＴの溶剤処理層がまったく不溶性形態に変換されないという実際の利点を有する。これが溶剤の局部析出によるビアホールの開口を許容する。
溶剤形成ビアホールを形成するために（図１２（ａ））、適切な溶剤２９の一定量が、層の頂部上に局部的に析出され、ここにビアホールが形成される。溶剤はホールの形成される下層を溶解することのできるものが選択される。ビアホールが形成されるまで、溶剤は漸進的溶解によって層に浸透する。溶解物質がビアホールの側壁Ｗ上に析出される。溶剤のタイプおよびこれを析出する方法については、個々の適用によって選択される。しかし、４つの好ましい観点としては：
１．溶剤および処理条件は、溶剤が蒸発されるかそうでなければ容易に除去されることであり、これによって続く処理を妨害することなく、かつ素子を過渡に、または不正確に溶解しないものである；
２．溶剤はＩＪＰのような選択された処理によって析出され、これによって溶剤の正確に制御された量が基板上の所望個所に正確に適用できる；および
３．ビアホールの直径が溶剤液滴の表面張力と基板を湿らす溶剤の能力に影響を受ける；および
４．溶剤は、電気的接続が行われる下層を溶解しない。
図１２（ａ）は、図１（ｃ）に示した一般的なタイプの部分的に形成されたトランジスタ・素子上のメタノール溶剤（液滴当たり２０ｎｇを含む）液滴２９の析出を示す。図１２（ａ）の部分的な素子は１．３μｍ厚のＰＶＰ絶縁層２８、Ｆ８Ｔ２半導電性層２７、ＰＥＤＯＴ電極層２６およびガラス基板２５を含んでいる。本例において、絶縁ＰＶＰ層を貫通するビアホールを形成することが望ましい。メタノールはＰＶＰを容易に溶解させる能力のために、すなわち、続く処理工程を妨げないように容易に蒸発し、さらにＰＶＰに対する満足する湿潤特性を有しているために溶剤として選択される。本例においてビアホールを形成するために、インクジェット（ＩＪＰ）プリントヘッドは、ビアホールを形成したい基板上の位置に移動させる。従って、必要数の適切なサイズのメタノール液滴が、ビアホールが完成されるまで、インクジェット（ＩＪＰ）プリントヘッドから滴下される。連続する液滴間の周期は、メタノールが素子の層を溶解する比率と一致するように選択される。各液滴は、次の液滴が析出される前に完全に、あるいはほぼ完全に蒸発されるのが好ましい。ビアホールは下部の無極性半導電性層に到達したときに、エッチング工程が停止されて下層が除去されないように注意しなければならない。イソプロパノール、エタノール、ブタノールまたはアクトンのような他の溶剤も使用することができる。高い処理量を達成するために、単一の溶剤液滴の析出によってビアホールを完成することが望ましい。３００ｎｍ厚のフィルムと、３０ｐｌの容積および５０μｍの直径を有する液滴に対して、これを達成するには容積当たり１−２重量％より高い溶剤中で層の溶解性を必要とする。単一の液滴を伴うビアホールの形成を必要とする場合は、より高い沸点がさらに望まれる。ＰＶＰの場合において、２２５℃の沸点を有する１，２ジメチル−２−イミダゾリジオン（ＤＭＩ）を使用することができる。
図１２（ｂ）は、ビアホールの位置にシーケンスでメタノールの数滴を滴下する効果を示す。右側のパネルは、１、３および１０個の液滴を滴下した後の素子の顕微鏡写真を示す。左側のパネルは、形成されたビアホールを横切る同じ素子のデクタック（Ｄｅｋｔａｋ）面プロフィール測定結果を示す。（ビアホールの位置は、概して各パネル中位置「Ｖ」で示す。）数滴が同じ位置に連続して滴下されると、クレータがＰＶＰフィルムに開けられる。このクレータの深さは連続する液滴の作用に伴って大きくなり、また約６個の液滴の後、下にあるＦ８Ｔ２層の表面がめくられた。溶解されたＰＶＰ物質がビアホールの側部で壁Ｗ内に析出された。ビアホールの直径は、液滴のサイズによって制限された５０μｍ程度である。このサイズは論理回路および大きい面積のディスプレイのような多数の適用例に適している。
ビアホールの直径は、インクジェット溶剤の液滴のサイズによって決定される。ホールの直径は、液滴の直径に正比例して観察された（図１２ｃ参照）。側壁の外径は第１液滴のサイズと拡散によて決定され、また溶解されたポリマー層の厚みとは無関係である。高解像度ディスプレイのようなより小さいホールが必要とされる適用例の場合、より小さい液滴サイズが使用される場合においてさえ、あるいは基板表面が適切な技術によって事前パターン化して上述した表面上の液滴を制限することができる。他の溶剤も使用できる。
表面プロフィール測定結果から、ビアホールの形成が物質を溶解させ、またビアホールのエッジに移動させ、ホールは溶剤が蒸発された後に残っていることが分かる（図１２（ｂ）のＷで示す）。注意しなければならないのは、移動された物質は図１２（ｂ）に示されたよりもより滑らかな形状となり、表面形態のｘおよびｙ軸は異なるスケールとなる図１２（ｂ）をプロットしたものである（ｘはμｍ単位であり、ｙはÅ単位である）。
ビアホール形成のメカニズム、すなわち物質の側壁への移動は、溶質の含まれている乾燥液滴のコンタクト・ライン（接触線）がピン留めされた場合に生じる周知のコーヒーしみ作用に似ていると考えられる。ピン留め作用は、例えば表面の荒さまたは化学的不均質のために発生する。注意しなければならないのは、優れた溶剤の析出は常に溶解中に表面荒さを発生することである。溶剤が蒸発するときに、毛細管流れが接触線近くで溶剤蒸発と置換されるために発生する。接触線近傍におけるより大きい表面対バルク比率のためにより多くの溶剤が接触線近傍で蒸発する。毛細管流れの速度は、典型的な拡散速度に比較して大きく、例えば溶質が液滴のエッジに搬送され、また溶質の析出がリム近傍のみで発生し、乾燥液滴の中心では発生しない（Ｒ．Ｄ． Ｄｅｅｇａｎ ｅｔ ａｌ．， Ｎａｔｕｒｅ ３８９， ８２７ （１９９７））。溶質の拡散は、側壁の形成されるよりも溶剤の乾燥時に全エリアに亘ってポリマーの好ましい均一な再析出となる傾向にある。理論的に予測できるのは、毛細管流れの速度Ｖ（ｒ）（ｒ：は中心からの距離；Ｒ：液滴の半径）は、（Ｒ−ｒ）−λに比例し、ここにλ＝（π−２θｃ）／（２π−２θｃ）である。従って、Ｖがλの増大に伴って増加すると、接触角度θｃが小さくなる。従って、エッジにおける析出量はより早く発生すればするほど、ますます接触角度は小さくなる。
従って、ビアホールの開口のために、重要なことは（ａ）初期液滴の接触線はピン留めされること、（ｂ）溶解されるべきポリマーの頂部上の液滴の接触角度は十分小さいこと、および（ｃ）溶剤の蒸発は、ポリマー溶質拡散が無視できるくらい十分速いことである。ＰＶＰ上のＩＰＡの場合において、接触角度は１２°程度であり、また液滴な一般的に１ｓ未満内の乾燥である。
接触角度が小さくなればなるほど、液滴内部の毛細管流れ速度がますます速くなる。すなわち、側壁の形成がますます確実になる。しかし、一方において、接触角度が小さくなればなるほど、液滴直径がますます大きくなる。従って、輪郭のはっきりした側壁を伴う小さい直径のビアホールを達成する最適な接触角度が存在する。優れた溶剤に対するより大きい接触角度を達成するために、基板の表面が、例えば溶剤のより大きい反発性を伴った自己集合単一層によって処理される。この自己集合単一層は、溶剤の析出が小さいエリアに限定されるために、例えば疎水性および親水性面領域を提供するようにパターン化される。
ビアホールの深さおよびエッチング率は、滴下される溶剤の液滴数、液滴が析出される頻度、および基板を溶解する能力である率と比較して溶剤の蒸発率の組み合わせによって調整することができる。析出の発生される環境および基板の温度は蒸発率に影響する。溶剤に対して不溶性またはゆっくり溶解する物質の層が溶解の深さを制限するのに使用することができる。
ＴＦＴの層シーケンスが、交互にある極性層と無極性層から構成されているので、明確な深さでエッチングを停止するように溶剤および溶剤の組み合わせを選択することが可能である。
ビアホールを介して接触を実行するために、導電層がその上に析出され、これによってビアホール内に延長され、またビアホールの下部で物質と電気的接続がなされる。図１３（ａ）は図１２（ａ）に示したタイプの素子示すが、上述したビアホールの形成後に、金電極２５の形成工程が含まれている。
図１３はカーブ３０で下部ＰＥＤＯＴ電極２５とＰＶＰゲート絶縁層２８の頂部上に析出された導電電極２９間で測定された電流・電圧特性を示す。ビアホールの直径は５０μｍであった。比較するために、カーブ３１は、ビアホールが頂部電極と下部電極間のオーバラップ領域に配置されていない標準サンプルを示す。特性は、ビアホールを通過する電流が、ビアホールの存在しないゲート絶縁部部を通過する漏洩電流よりも数倍高い大きさであることをはっきり示している。ビアホールを通過する測定電流はＰＥＤＯＴ電極の導電性によって限定され、個々のＰＥＤＯＴ電極の導電性測定を実行することによって知ることができる。ビアホールの抵抗値によって限定されず、ビアホールの抵抗値Ｒｖの低い制限推定値がこれらの測定から得ることができる。すなわち、Ｒｖ＜５００ｋΩである。
図１２に関する上述したビアホールを形成する方法は、拡散バリアなしに空乏層タイプの素子（図１（ｃ）に示したような）に対して、また、拡散バリアがビアホールの開口後に析出される素子に直接適用可能である。図１４（ａ）は、ビアホールが形成され、かつゲート電極が拡散バリア層に介在せずに析出された素子を示す。図１４（ｂ）は、ビアホールの形成後、拡散バリアポリマー７がゲート電極６の析出間に形成された同様の素子を示す。この場合において、拡散バリア層はビアホール抵抗Ｒｖを最小にするために優れた電荷転送特性を呈することが必要である。最適な拡散バリアは図５（ａ）に示したようなＴＦＢの薄層である。
均一な低い接触抵抗が必要とされる場合、半導電性層がビアホールサイトでも除去される。これは拡散バリアが形成された後で実行されるのが好ましい。拡散バリア７と半導電性ポリマー４は、これらに対して優れた溶剤のインクジェットプリント（ＩＪＰ）析出によって局部的に溶解され、本例においてはキシレンである。半導電性物質および絶縁物質のために優れた溶剤を混合することにより、両層は同時に溶解される。ゲート電極の析出に続いてこれが行われる素子を図１４（ｃ）に示す。
溶剤の混合物は、溶解されるべき層上の溶剤混合物の接触角度を大きくすることによってビアホールの直径を小さくするのに使用することできる。
ビアホールの内部接続の形成、従って、導電性物質を析出してブリッジする別の方法は、下部にある層基板を局部的に修正することができる物質を局部的に析出して、これらを導電性にするものである。一例として移動性ドーパントを含む溶液の局部的ＩＪＰ析出を一つの層またはいくつかの層に拡散できる。これは図１４（ｄ）に示され、ここで領域３２はドーパントで処理されることによって導電性にされた物質を含んでいる。このドーパントはＮ，Ｎ’−ジフェニール−Ｎ，Ｎ’−ビス（３−メチルジフェニル）−（１，１’ビフェニール）−４，４’−ジアミンのようなトリアリルアミン（ＴＰＤ）のような小さい共役分子である。ドーパントは溶剤ケースとして加えられるのが好ましい。
ＰＶＰ誘電体層を介するビアホール形成の方法はＴＦＴのゲート電極を、例えば図１５に示したようなロジック・インバータ・素子のために必要とされるときに下部にある層内のソースまたはドレイン電極に接続するのに使用することができる。同様のビアホール接続はほとんどのロジック・トランジスタ回路に必要とされる。図１６は図１５（ｂ）に示された二つの常時オフ・トランジスタ・素子で形成されたエンハスメント−ロード・インバータ・素子の特性をプロットしたものである。二つのトランジスタのためのチャネル幅に対するチャネル長さの比（Ｗ／Ｌ）の異なる比率を有する二つのインバータを示す（プロット３５は３：１の比、プロット３６は５：１である）。出力電圧は、入力電圧がロッジク・ロウからロッジク・ハイに変化すると、ロッジ・ハイ（−２０Ｖ）からロッジク・ロウ（≒０Ｖ）状態まで変化する。インバータの利得、すなわち、特性の最大傾斜は１より大きく、これはリング・オッシレータのようなより複雑な回路の製造を許容するための必要条件である。
上記に記述されるようなビアホールは、さらに、異なる層における内部接続ライン間に電気接続を設けるのに使用されることができる。複雑な電子回路のために、マルチレベル内部接続機構が必要とされている。これは、内部接続部７２と、融和性溶媒から析出される異なる誘電層７０、７１とのシーケンスを配置することによって作られることができる（図１５（ｄ））。ビアホール７３は、次に、自動エッチストップを備える内部接続ラインを用いて、上記に記述される方法で形成されることが可能である。
適切な誘電物質の例は、ＰＶＰなどの極性ポリマー（７０）や、ポリスチレンなどの無極性誘電ポリマー（７１）である。これらは、極性溶媒および無極性溶媒から別の方法で析出されることが可能である。ビアホールは、基礎をなす誘電層がエッチストッピング層を備えている間、それぞれの誘電層のための良溶媒の局部析出によって開かれることが可能である。
上記に記述されるタイプの素子のために物質および析出プロセスを選択する際に、各層が、直接に基礎をなす層を実質的に溶融しない溶媒から析出される場合、大きな利点が得られることが可能であることを心に留めておくべきである。この方法で、連続する層が、溶媒処理によって作られることが可能である。このような物質およびプロセスのステップの選択を簡素化する１つの方法は、上記に記述される層シーケンスのために例示されるように、極性溶媒および無極性溶媒から別の方法で２つ以上の層を析出しようと意図するものである。この方法において、溶性層、導電層、半導電性層、絶縁層などを含有する多層素子は、容易に形成されることが可能である。これにより、基礎をなす層の溶解および膨潤の問題を回避することが可能である。
上記に記述される素子の構造、物質およびプロセスは、単なる例示である。それらは変更されてもよいことは明らかである。
図１に示されるトップゲート構造と異なる他の素子の構造が使用されてもよい。別の構造は、図１７に示されるよりスタンダードなボトムゲート構造であり、それには、必要とされる場合、拡散バリア７および表面変更層８を組み込むことも可能である。図１７において、類似の部分は、図１と同じ符号である。異なる層が連続した構造を有する他の素子構造も使用されることができる。トランジスタ以外の素子も、類似の方法で形成されることができる。
ＰＥＤＯＴ／ＰＳＳは、溶媒から析出されることが可能なあらゆる導電性ポリマーに置き換えられることができる。例としてはポリアニリンやポリピロールが挙げられる。とはいえ、ＰＥＤＯＴ／ＰＳＳのいくつかの魅力的な特徴は、（ａ）本質的な低拡散率を有する重合による不純物、（ｂ）良好な温度安定および空気中における安定、および（ｃ）効率のよい正孔電荷キャリアインジェクションを可能とするコモン正孔搬送導電性ポリマーのイオン化ポテンシャルに十分マッチされる５．１≒ｅＶの仕事関数である。
効率のよい電荷キャリアインジェクションは、特に、チャネル長さＬ＜１０μｍを有するショートチャネルトランジスタ素子に極めて重要である。このような素子において、ソースドレイン接触抵抗効果は、小さなソースドレイン電圧のためのＴＦＴ電流を制限することがある（図１０（ｂ））。比較可能なチャネル長さの素子において、ＰＥＤＯＴソース／ドレイン電極からのインジェクションは、無機のゴールド電極からのインジェクションよりも一層効率のよいことが分かった。これは、半導電性のものに十分にマッチされるイオン化ポテンシャルを有する重合によるソース／ドレイン電極が、無機の電極物質より好ましいということを示している。
水溶液（Ｂａｙｔｒｏｎ Ｐ）から析出されるＰＥＤＯＴ／ＰＳＳの導電率は、およそ０．１−１Ｓ／ｃｍである。最大１００Ｓ／ｃｍの高い導電率は、溶媒の混合物（イソプロパノールとＮ−メチル−２−ピロリドン（ＮＭＰ）とを含有するＢａｙｅｒ ＣＰＰ １０５Ｔ）を含有する組成で得られることが可能である。後者の場合、組成の溶媒組み合わせが層シーケンスの溶解度必要条件と融和性があることに注意を払う必要がある。一様に高い導電率を必要とする適用には、液体中の金属無機粒子のコロイド状サスペンションなどの他の導電性ポリマー、あるいは、溶液でプロセスするのに適した導体が使用されることができる。
ここに記述されるプロセスおよび素子は、溶液で処理したポリマーで作られる素子に制限されるものではない。回路、あるいは、ディスプレイ素子（下記を参照）におけるＴＦＴおよび／または内部接続部の導電性電極のいくつかは、例えば、コロイド状サスペンションのプリンティングによって、あるいは、事前パターン形成した基板に電気メッキすることによって析出されることが可能な無機導体から形成されることができる。すべての層が、溶液から析出されない素子において、素子の１つ以上のＰＥＤＯＴ／ＰＳＳ部分は、真空析出導体などの不溶性導電性物質と置き換えられることができる。
半導伝層は、さらに、別の溶液で処理するのに適した半導電性物質に置き換えられることができる。可能性として、可溶化側鎖を有する小さな共役分子（Ｊ．Ｇ． Ｌａｑｕｉｎｄａｎｕｍ， ｅｔ ａｌ．， Ｊ． Ａｍ． Ｃｈｅｍ． Ｓｏｃ． １２０， ６６４（１９９８））、溶液から自己集合される半導電性有機−無機ハイブリッド物質（Ｃ．Ｒ． Ｋａｇａｎ， ｅｔ ａｌ．， Ｓｃｉｅｎｃｓ ２８６， ９４６（１９９９））、あるいは、ＣｄＳｅナノ粒子などの溶液で析出した無機半導体（Ｂ．Ａ． Ｒｉｄｌｅｙ， ｅｔ ａｌ．， Ｓｃｉｅｎｃｅ ２８６， ７４６（１９９９））が例として挙げられる。
電極は、インクジェットプリンティングと異なる他のテクニックによってパターン形成されることができる。適切なテクニックとして、ソフトリトグラフプリンティング（Ｊ．Ａ． Ｒｏｇｅｒｓ ｅｔ ａｌ．， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． ７５， １０１０（１９９９）； Ｓ． Ｂｒｉｔｔａｉｎ ｅｔ ａｌ．， Ｐｈｙｓｉｃｓ Ｗｏｒｌｄ Ｍａｙ １９９８， ｐ． ３１）、スクリーンプリンティング（ＷＯ ９９／１０９３９参照）、あるいは、メッキ、あるいは、疎水性表面領域および親水性表面領域を有するパターン形成した基板の簡単なディップコーティングが挙げられる。インクジェットプリンティングは、特に、良抵抗でパターン形成する大きなエリアに、特に、フレキシブルなプラスチック基板に適していると考えられている。
ガラスシートの代わりに、１つまたは複数の素子は、Ｐｅｒｓｐｅｘなどの別の基板物質に、あるいは、ポリエーテルスルホンなどのフレキシブルなプラスチック基板に析出されることができた。このような物質は、シート形状が好ましく、ポリマー物質であることが好ましく、そして、透明および／またはフレキシブルであるのがよい。
素子および回路のすべての層およびコンポーネントは、溶液処理およびプリンティングテクニックによって析出され、かつ、パターン形成されることが好ましいが、半導電層などの１つ以上のコンポーネントは、さらに、真空析出テクニックによって析出、および／またはフォトリトグラフィックプロセスによってパターン形成されてもよい。
上記に記述されるように作られるＴＦＴなどの素子は、１つ以上のこのような素子が互いにおよび／または他の素子と一体化されることが可能な一層複雑な回路あるいは素子の一部分である。適用の例として、論理回路およびディスプレイあるいはメモリ素子のためのアクティブマトリックス回路構成、あるいは、ユーザー定義ゲートアレイ回路などが挙げられる。
論理回路の基本コンポーネントは、図１５に示されるインバータである。基板上のすべてのトランジスタが、空乏タイプか、あるいは、累積タイプかのいずれかである場合、３つの可能な構造が可能である。空乏負荷インバータ（図１５（ａ））は、通常、（図１（ｃ）および図３）である素子に適し、そして、エンハンスメント−負荷構造（図１５（ｂ））は、通常オフトランジスタ（図１（ａ／ｂ）および図４）に使用される。２つの構造は、それぞれ、負荷トランジスタおよびそのソースのゲート電極とドレイン電極との間にビアホールを必要とする。別の構造は、抵抗負荷インバータ（図１５（ｃ））である。抵抗負荷インバータの素子は、負荷抵抗器のような適切な長さおよび導電率の薄くて、狭いＰＥＤＯＴラインをプリンティングすることによって作られることが可能である。ＰＥＤＯＴの導電率を減少することによって、例えば、ＰＥＤＯＴに対するＰＳＳの割合を増加することによって、抵抗器ラインの長さは最小にされることが可能である。０．４のＰＥＤＯＴ／（ＰＥＤＯＴ＋ＰＳＳ）重量比を有するＢａｙｔｒｏｎ Ｐ ＰＥＤＯＴ／ＰＳＳの導電率は、析出されたフィルムで、およそ０．２Ｓ／ｃｍであると測定された。Ｎ２雰囲気下で２０分間２８０℃にアニーリングすることによって、導電率は、２Ｓ／ｃｍに増加した。／ＰＳＳで溶液を希釈することによって、導電率は、マグニチュードだけ減少されることができた。０．０４のＰＥＤＯＴ／（ＰＥＤＯＴ＋／ＰＳＳ）重量比では、１０−３Ｓ／ｃｍの導電率が、２８０℃でアニーリング後測定された。５０ＭΩの抵抗を有する抵抗器は、およそ６０μｍの幅と５００μｍの長さとを有するＰＥＤＯＴのラインをインクジェットプリンティングすることによって作られた。
開発された異なるインクジェットプリンティングコンポーネント、すなわち、トランジスタ、ビアホール内部接続部、抵抗器、キャパシタ、マルチ層内部接続機構などは、直接プリンティングおよび溶液処理の組み合わせによって一体化した電子回路を作るために一体化されることが可能である。インクジェットプリンティングは、横方向パターン形成が必要とされるすべての処理ステップに使用されることが可能である。上記に記述される簡単なインバータ回路は、一層複雑な論理回路のための基礎単位である。
上記に記述されるような溶液処理ＴＦＴｓは、適切な回路が図１８（ａ）に示されている液晶（ＬＣＤ）ディスプレイ、あるいは、適切な回路が図１８（ｂ）に示されている電気泳動ディスプレイ（Ｂ． Ｃｏｍｉｓｋｒｙ ｅｔ ａｌ．， Ｎａｔｕｒｅ ３９４， ２５３（１９９８））などのアクティブマトリックスディスプレイ；および、発光ダイオードディスプレイ（Ｈ． Ｓｉｒｒｉｎｇｈａｕｓ， ｅｔ ａｌ．， Ｓｃｉｅｎｃｅ ２８０， １７４１（１９９８））のピクセルスイッチングトランジスタとして；あるいは、ランダムアクセスメモリ（ＲＡＭ）などのメモリ素子のアクティブマトリックスアドレス指定エレメントとして使用されることができる。図１８（ａ）および（ｂ）では、トランジスタＴ１および／またはＴ２は、上記に記述されるようなトランジスタから形成されることができる。機能部４０は、電流および電圧供給パッドを有するディスプレイ、あるいは、メモリエレメントを表わしている。
ＬＣＤ、あるいは、電気泳動ディスプレイの電極の電圧を制御するための可能な素子構造の例は、図１９に示され、そこでは、類似の部分は図１と同じ符号である。図１９の図面において（例えば、図７、図１４および図１７のように）、ゲート絶縁層は、図１（ａ）におけるように、拡散バリアおよび／または表面変更層を含有するマルチ層構造を含んでいる。
図１８を参照すると、ＴＦＴのソースおよびゲート電極２、３は、アクティブマトリックスのデータライン４４とアドレス指定ライン４３とに接続され、それは、長さ全長にわたり適切な導電率を達成するために、異なる導電性物質から作られている。ＴＦＴのドレイン電極３は、さらに、ピクセル電極４１でもよい。ピクセル電極は、図１９におけるように異なる導電性物質から形成されることができる。電荷キャリアインジェクションよりはむしろ電界の応用にたよる素子において、この電極４１が、液晶インクあるいは電気泳動インクなどの直接コンタクトディスプレイエレメント４０にあることは必要とされない。この構造において、ＴＦＴおよび内部接続ラインによって占められるトータルピクセルエリアは、適切なアパーチャ比を達成して、ディスプレイエレメント４０とデータおよびアドレス指定ライン４３、４４の信号との間のポテンシャルクロストークを減少するために、小さく保持される必要がある。
図１９（ｂ）の構造は、一層複雑である。とはいえ、ピクセルエリアの全ピクセルあるいは大部分は、ＴＦＴおよび内部接続ラインのために使用可能であり、そして、ディスプレイエレメントは、ピクセル電極４１によって、データライン４４およびアドレス指定ライン４３の信号からシールドされている。この構造の作成は、ピクセル電極４１をＴＦＴドレイン電極３に接続するために、追加の誘電層４２と導電性物質４５が充填されるビアホールとを必要とする。ビアホールは、上記に記述されるプロシージャによって作られることが可能である。
この構造において、アパーチャ比が、最大とされることが可能であり、かつ、１００％アプローチすることができることに留意してください。この構造は、さらに、ここで作られるような全ポリマーＴＦＴが、可視スペクトル範囲において大いに透過するので、伝えることができるＬＣＤディスプレイなどのバックライトを有するディスプレイ適用に使用されることが可能である。図２０は、Ｆ８Ｔ２ポリマーＴＦＴにおいて測定される光吸収スペクトルを示し、そこでは、ポリマー連鎖が、高解像度プリンティング用の事前パターン形成層としても作用するポリイミドアラインメント層に摩擦された液晶性半導電性ポリマーを一軸に整列されている。その素子は、Ｆ８Ｔ２の比較的高いバンドギャップのために、可視スペクトル範囲の大部分において大いに透過するということが分かっている。さらに良い透明性は、高いバンドギャップを有するＦ８、ＴＦＢ、ポリフルオレン誘導体（米国第５，７７７，０７０号）などの半導電層が使用される場合、達成されることが可能である。ポリマー連鎖のアラインメントは、光学的異方性を生じさせ、そのために、アラインメント方向（“｜｜”で標識付けされるプロット）に平行に偏光される光は、アラインメント方向（“⊥”で標識付けされるプロット）に直交して偏光される光よりも一層強く吸収される。光学的異方性は、さらに、ガラス製背面とバックライトとの間の偏光器に垂直なポリマー連鎖のアラインメント方向を方向付けることによって、ＴＦＴの光学的透明性を増加するために、ＬＣＤディスプレイに使用されることが可能である。偏光された光のもとで、トランジスタ素子は、Ｆ８Ｔ２の層の厚さが５００Å以下である場合、可視光線においてほとんど無色である。ＰＥＤＯＴを含むＴＦＴのすべての他の層は、可視スペクトル範囲において低い光学的吸収を有している。
半導電層の光学的低吸収の別の利点は、可視光線に対する低下されたＴＦＴ特性の光電感度である。アモルファスシリコンＴＦＴの場合、ブラックマトリックスは、光イルミネーションのもとで大きなオフ電流を防止するのに使用される必要がある。広いバンドギャップ半導体を有するポリマーＴＦＴの場合、ＴＦＴを周囲光から、および、ディスプレイのバックライトから防止することを必要とされない。
図１９（ｂ）の構造は、さらに、ＴＦＴのドライブ電流が、ピクセル電極４１の真下の十分なエリアを使用する大きなチャネル幅Ｗを有するソースドレイン電極の互いに噛み合わされたアレイの作成によって、ＬＥＤディスプレイのドライブトランジスタＴ１（図１８（ｂ））に極めて適している。
別の方法として、図１７のボトムゲートＴＦＴ構造は、さらに、上記の適用のすべてに使用されることが可能である（図１９（ｃ））。
アクティブマトリックス回路の作成のための重要なテクノロジカル論点の１つは、ＰＥＤＯＴ／ＰＳＳ ＴＦＴおよびピクセル電極２、３、６と、金属内部接続ライン４３、４４、４１との間のコンタクトである。その強い酸性の性質のため、ＰＥＤＯＴ／ＰＳＳは、アルミニウムなどの多数のコモン無機メタルと融和性がない。アルミニウムは、ＰＥＤＯＴ／ＰＳＳと接触して容易に酸化される。１つの可能な解決法は、内部接続ラインおよびピクセル電極４３、４４、４１をインジウム酸化スズ（ＩＴＯ）、あるいは、タンタル、タングステン、および、他の耐火物メタル、あるいは、この環境あるいは適切なバリア層の使用において一層の安定性を有する他の物質から作成することである。
ディスプレイ適用の場合、さらに、上記に記述されるように、図１９において１０で示されている事前パターン形成された基板へのプリンティングによって、細いチャネル長さを有するＴＦＴを作ることが望ましい。
アクティブマトリックストランジスタスイッチのための類似の素子の構造は、制御されるピクセルエレメントが、ディスプレイエレメントでなく、例えば、ダイナミックランダムアクセスメモリにおけるように、キャパシタあるいはダイオードなどのメモリエレメントである場合、使用されることも可能である。
導電性電極に加えて、ＴＦＴのいくつかの他の層は、さらに、スクリーンプリンティングあるいはインクジェットプリント（ＩＪＰ）などの直接プリンティング方法によってパターン形成されることができる。図２１（ａ）（類似の部分は図１のように符合されている）は、半導電層４およびゲート絶縁層５の活性層イランドが直接プリントされることができる素子を示している。この場合、ビアホールは必要とされないが、接続は、適切なゲート電極パターン６の直接プリンティングによって行われることが可能である。アドレス指定ライン４３あるいは内部接続ライン４４がオーバーラップするエリアにおいて、誘電ポリマー４６の薄いアイランドは、電気絶縁を設けるべく、プリントされることができる（図２１（ｂ））。
上記に記述されるように形成される複数の素子は、１つの基板に形成されて、導電層によって内部接続されることができる。この素子は、シングルレベルか、あるいは、１つのレベル以上かで形成されることができ、いくつかの素子は、他のトップの上に形成される。特に上記に記述されるような内部接続ストリップおよびビアホールを使用して、コンパクト回路配置が、形成される。
インクジェットプリントされたトランジスタ、ビアホールおよび内部接続ラインの作成のためにここに開発されたテクノロジは、インクジェットプリンティングによって、一体化された電子回路を作るのに使用されることができる。親水性表面領域および疎水性表面領域のアレイを含有する組み立て式基板が、トランジスタのチャネル長さおよび／または内部接続ラインの幅を画定するのに使用されることができる。その基板は、さらに、高導電性の金属性内部接続ラインのアレイを含有することができる。インクジェットプリンティングおよび溶液からの連続層の析出の組合せを使用して、トランジスタ素子のアレイは、カスタムロケーションにおいて、カスタムチャネル幅で画定される。一体化した回路は、次に、複数対のトランジスタと、ビアホールおよび導電ラインのインクジェットプリンティングを使用する適切な内部接続との間に電気接続を形成することによって、作られる。
組み立てられた基板は、既にトランジスタ素子の１つ以上のコンポーネントを含有することができることも可能である。その基板は、例えば、それぞれが少なくとも１つの露呈した電極を有する完成した無機トランジスタ素子のアレイを含有することができる。この場合、一体化した回路のインクジェット作成は、複数対のトランジスタと、インクジェットプリントされたビアホール、内部接続ラインおよび分離パッドを使用するシングルレベル、または、マルチレベル内部接続機構の析出との間の電気接続の形成を備えている（図１５（ｄ）参照）。
トランジスタ素子に加えて、電子回路は、さらに、ディスプレイ、メモリエレメント、容量性エレメント、抵抗性エレメントなどの別の活性回路エレメントと、パッシブ回路エレメントとを備えることができる。
上記に記述されるテクニックを使用して、複数のトランジスタを有するユニットが形成され、次に、溶液利用処理によって、特定のその後の使用のために構成されることができる。例えば、ゲートアレイの形状で、図１（ａ）、（ｂ）、あるいは、（ｃ）に示されるタイプの複数のトランジスタ５０を有する基板は、例えば、プラスチックシート上に形成されることができる（図２２）。ダイオードあるいはキャパシタなどの別の素子は、さらに、シート上に形成されることができる。次に、そのシートは、ビアホール５２を形成するための適切な溶媒（例えば、メタノール）用のプリンティングヘッドと、導電トラック５３を形成し、そして、ビアホールを充填するための適切な物質（例えば、ＰＥＤＯＴ）とを有するインクジェットプリンタ内に配置される。インクジェットプリンタは、シート上のトランジスタのロケーションと構造とを認識する適切にプログラムされたコンピュータの制御のもとに作動可能である。次に、ビアホール組成と内部接続ステップとの組み合わせによって、インクジェットプリンタは、所望の方法でトランジスタを内部接続することによって、所望の電子機能あるいは論理機能を実行する回路を構成することが可能である。このテクノロジは、その結果、小さくて、費用のかからない素子を使用して、基板上に論理特性回路を組成することを可能とする。
このような回路の適用の例は、アクティブ電子チケット、旅行用携帯品および識別タグのプリンティングのためである。チケットあるいはタグプリンティング素子は、それぞれが複数のトランジスタを維持する基盤を備えている多数の構成されていないユニットを搭載されることができる。チケットプリンティング素子は、上記に記述されるようにインクジェットプリンタを制御することが可能で、そして、チケットの有効性機能を表示する電子回路を決定することが可能なコンピュータを含んでいる。チケットをプリントする必要があるとき、プリンティング素子は、ビアホールおよび／または導電性物質をプリントすることによって、適切な電子回路のための基板を構成し、そのために、基板上のトランジスタが、適切に構成される。その基板は、次に、例えば、接着性プラスチックシートで密閉することによって、カプセル封じされることが可能であり、電気接続ターミナル５４，５５を露呈させる。チケットは次に分配される。チケットが、確認されると、インプットが、１つ以上のインプットターミナルに適応され、そして、１つ以上のアウトプットターミナルの回路のアウトプットが、その機能性を立証するべく監視される。チケットは、チケットしての使用に都合よくするために、フレキシブルなプラスチック基板上にプリントされることが好ましい。
価格付けのため、あるいは、タグ付けのためより他のユーザー定義回路は、類似の方法で作られることができる。回路の立証および読み取りは、さらに、例えば、無線周波数放射を使用するリモートプロービングによって行われることができる（Ｐｈｙｓｉｃｓ Ｗｏｒｌｄ Ｍａｒｃｈ １９９９， ｐａｇｅ ３１）。
スタンダードアレイへの適切な接続の簡単なインクジェットプリンティングによって回路を画定するためのエンドユーザーの可能性は、工場でデザインされた回路と比較して、かなりの増加されたフレキシビリティを与えることである。
本発明は、前述の例示に限定されるものではない。本発明の態様は、ここに記述される概念のすべての新規で、および／または発明力のある態様、または、ここに記述される特徴の発明力のある組み合わせを含んでいる。
本発明が、上記に述べられるあらゆる定義の範囲に限定することなく、暗に、あるいは、明快に、あるいは、その総合のいずれかでここに開示されるすべての特徴、あるいは、特徴の組み合わせを含むことができるという事実に出願人は注意を引いている。前述の説明を鑑みて、様々な変更が本発明の範囲内で行われることができることは当業者には明らかである。

Claims (2)

  1. 半導体層、ゲート誘電体層、及びゲート電極を含むトランジスタの形成方法であって、
    第１溶剤中の溶液から第１材料を析出し、前記半導体層およびゲート誘電体層のいずれか一方であるトランジスタの第１層を形成し、続いて、
    該第１層が該第１溶剤中に溶解可能である状態のままに、該第１層上に第２溶剤中の溶液から第２材料を析出することにより、トランジスタの第２層を形成し、該第２層が前記半導体層およびゲート誘電層の他方であり、第１材料と第２溶剤の相互作用パラメーターＤが１０より大きく、
    前記トランジスタにおいて、電界効果移動度は少なくとも０．００５ｃｍ２／Ｖｓであり、Ｖｇ＝０と−６０Ｖとの間で測定されたオン−オフ電流比は少なくとも１０，０００である、前記方法（ただし、第１材料がポリ−３−ヘキシルチオフェンまたはポリ（９，９−ジオクチルフルオレン−コ−ジチオフェン）であり、かつ第２溶剤がアルコールである場合を除く）。
  2. 前記第１層がトランジスタの半導体層であり、第２溶媒がアルコールである、請求項１に記載の方法。
JP2013098405A 1999-12-21 2013-05-08 溶液処理された素子 Expired - Fee Related JP5658789B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB9930217.6 1999-12-21
GBGB9930217.6A GB9930217D0 (en) 1999-12-21 1999-12-21 Solutiion processed transistors
GBGB0009911.9A GB0009911D0 (en) 1999-12-21 2000-04-20 Solution processed devices
GB0009911.9 2000-04-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001547677A Division JP2003518754A (ja) 1999-12-21 2000-12-21 溶液処理された素子

Publications (2)

Publication Number Publication Date
JP2013211565A JP2013211565A (ja) 2013-10-10
JP5658789B2 true JP5658789B2 (ja) 2015-01-28

Family

ID=10866760

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001547679A Expired - Fee Related JP5014547B2 (ja) 1999-12-21 2000-12-21 電子スイッチング素子またはトランジスタの電極を基板上に形成する方法
JP2013098405A Expired - Fee Related JP5658789B2 (ja) 1999-12-21 2013-05-08 溶液処理された素子

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2001547679A Expired - Fee Related JP5014547B2 (ja) 1999-12-21 2000-12-21 電子スイッチング素子またはトランジスタの電極を基板上に形成する方法

Country Status (6)

Country Link
JP (2) JP5014547B2 (ja)
KR (3) KR100927890B1 (ja)
BR (3) BRPI0016670B1 (ja)
CA (1) CA2829416C (ja)
GB (5) GB9930217D0 (ja)
HK (3) HK1053012B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4906934B2 (ja) * 2003-06-02 2012-03-28 株式会社リコー 電子素子、電子素子アレイ及び表示装置
JP4629997B2 (ja) * 2003-06-02 2011-02-09 株式会社リコー 薄膜トランジスタ及び薄膜トランジスタアレイ
JP4666999B2 (ja) * 2003-10-28 2011-04-06 株式会社半導体エネルギー研究所 配線及び薄膜トランジスタの作製方法
US7968461B2 (en) 2003-10-28 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method
JP4713192B2 (ja) * 2004-03-25 2011-06-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4665545B2 (ja) * 2005-02-24 2011-04-06 凸版印刷株式会社 薄膜トランジスタの製造方法
JP2006261535A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd 積層構造体、積層構造体を用いた電子素子、電子素子を用いた電子素子アレイ、積層構造体の製造方法および電子素子の製造方法
JP4556838B2 (ja) * 2005-05-13 2010-10-06 セイコーエプソン株式会社 バンクの形成方法および膜パターンの形成方法
KR100696555B1 (ko) * 2006-02-28 2007-03-19 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법, 이로부터 제조된 유기박막 트랜지스터 및 상기 유기 박막 트랜지스터를 구비한평판 표시 장치
KR100792407B1 (ko) * 2006-10-10 2008-01-08 고려대학교 산학협력단 플렉시블 기판 상에 나노 입자를 이용한 전면 게이트 박막트랜지스터 및 그 제조 방법
JP4415977B2 (ja) 2006-07-14 2010-02-17 セイコーエプソン株式会社 半導体装置の製造方法、及び転写用の基板
JP4096985B2 (ja) 2006-07-14 2008-06-04 セイコーエプソン株式会社 半導体装置の製造方法、半導体装置、及び電気光学装置
KR100777741B1 (ko) * 2006-07-19 2007-11-19 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조 방법 및 상기 방법으로제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치
KR100792036B1 (ko) * 2006-10-17 2008-01-04 한양대학교 산학협력단 유기 박막 트랜지스터 및 그 제조 방법
JP5657379B2 (ja) * 2007-04-25 2015-01-21 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ Ｇｅｓｅｌｌｓｃｈａｆｔ ｍｉｔ ｂｅｓｃｈｒａｅｎｋｔｅｒ Ｈａｆｔｕｎｇ 電子装置の製造方法
JP2009105258A (ja) * 2007-10-24 2009-05-14 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
KR101678670B1 (ko) * 2010-01-22 2016-12-07 삼성전자주식회사 박막트랜지스터 및 어레이 박막트랜지스터의 제조방법
JP2011216647A (ja) 2010-03-31 2011-10-27 Dainippon Printing Co Ltd パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法
JP5866783B2 (ja) * 2011-03-25 2016-02-17 セイコーエプソン株式会社 回路基板の製造方法
JP6531319B2 (ja) * 2016-05-16 2019-06-19 株式会社Ｎｓｃ 表示装置製造方法
JP6804082B2 (ja) * 2016-09-21 2020-12-23 国立研究開発法人物質・材料研究機構 有機トランジスタとその動作制御方法および動作制御装置
CN106953029B (zh) * 2017-03-22 2019-08-02 京东方科技集团股份有限公司 一种薄膜封装方法及封装薄膜、喷墨打印设备
JP7030352B2 (ja) * 2020-10-13 2022-03-07 国立研究開発法人物質・材料研究機構 有機トランジスタおよび有機トランジスタの動作制御装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2664430B1 (fr) * 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
JP2507153B2 (ja) 1990-07-31 1996-06-12 松下電器産業株式会社 有機デバイスとその製造方法
JP3941169B2 (ja) * 1997-07-16 2007-07-04 セイコーエプソン株式会社 有機ｅｌ素子の製造方法
EP0968537B1 (en) * 1997-08-22 2012-05-02 Creator Technology B.V. A method of manufacturing a field-effect transistor substantially consisting of organic materials
DE69840914D1 (de) * 1997-10-14 2009-07-30 Patterning Technologies Ltd Methode zur Herstellung eines elektrischen Kondensators
JP2001521269A (ja) 1997-10-17 2001-11-06 ザ リージェンツ オブ ザ ユニヴァーシティー オブ カリフォルニア インクジェット印刷技術を使って有機半導体装置を製造する方法、およびこれを利用した装置およびシステム
CN100550472C (zh) * 1998-03-17 2009-10-14 精工爱普生株式会社 薄膜构图的衬底及其表面处理
GB9808061D0 (en) * 1998-04-16 1998-06-17 Cambridge Display Tech Ltd Polymer devices
WO2000079617A1 (en) * 1999-06-21 2000-12-28 Cambridge University Technical Services Limited Aligned polymers for an organic tft

Also Published As

Publication number Publication date
KR20020088065A (ko) 2002-11-25
KR20020089313A (ko) 2002-11-29
HK1053013A1 (zh) 2003-10-03
KR100927890B1 (ko) 2009-11-23
JP2013211565A (ja) 2013-10-10
JP2003518756A (ja) 2003-06-10
GB0009917D0 (en) 2000-06-07
HK1053013B (zh) 2008-11-28
JP5014547B2 (ja) 2012-08-29
BRPI0016670B1 (pt) 2018-09-11
BRPI0016643B1 (pt) 2018-04-03
GB0009913D0 (en) 2000-06-07
GB0009915D0 (en) 2000-06-07
HK1053012B (zh) 2010-01-15
HK1053012A1 (zh) 2003-10-03
CA2829416C (en) 2018-04-10
KR100872154B1 (ko) 2008-12-08
HK1053011B (zh) 2008-11-28
BRPI0016660B1 (pt) 2018-09-25
KR20020086870A (ko) 2002-11-20
GB9930217D0 (en) 2000-02-09
CA2829416A1 (en) 2001-06-28
HK1053011A1 (zh) 2003-10-03
KR100909481B1 (ko) 2009-07-28
GB0009911D0 (en) 2000-06-07

Similar Documents

Publication Publication Date Title
JP5658789B2 (ja) 溶液処理された素子
JP5073141B2 (ja) 内部接続の形成方法
JP5060695B2 (ja) 電子素子配列から電子回路を構成する方法および該方法により形成される電子回路
US7635857B2 (en) Transistor having soluble layers
US6808972B2 (en) Method of processing solution on a substrate

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140627

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141128

R150 Certificate of patent or registration of utility model

Ref document number: 5658789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees