[go: up one dir, main page]

JP5640379B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5640379B2
JP5640379B2 JP2009298319A JP2009298319A JP5640379B2 JP 5640379 B2 JP5640379 B2 JP 5640379B2 JP 2009298319 A JP2009298319 A JP 2009298319A JP 2009298319 A JP2009298319 A JP 2009298319A JP 5640379 B2 JP5640379 B2 JP 5640379B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
gate electrode
insulating film
source
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009298319A
Other languages
English (en)
Other versions
JP2011138947A (ja
Inventor
浩一 甘利
浩一 甘利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009298319A priority Critical patent/JP5640379B2/ja
Priority to US12/967,857 priority patent/US8937349B2/en
Priority to CN2010105982465A priority patent/CN102130171B/zh
Publication of JP2011138947A publication Critical patent/JP2011138947A/ja
Priority to US14/573,771 priority patent/US9548360B2/en
Application granted granted Critical
Publication of JP5640379B2 publication Critical patent/JP5640379B2/ja
Priority to US15/371,826 priority patent/US9748384B2/en
Priority to US15/658,950 priority patent/US9991383B2/en
Priority to US15/956,254 priority patent/US10727335B2/en
Priority to US16/899,157 priority patent/US11043590B2/en
Priority to US17/329,393 priority patent/US11848380B2/en
Priority to US18/506,567 priority patent/US12439630B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0225—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate using an initial gate mask complementary to the prospective gate location, e.g. using dummy source and drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置、および、その製造方法に関する。特に、たとえば、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が半導体素子として半導体基板に設けられている、半導体装置、および、その製造方法に関する。
半導体装置は、たとえば、ＦＥＴが半導体素子として半導体基板に設けられており、高集積化を実現するために、半導体素子の微細化が要求されている。しかしながら、微細化に伴って、ＦＥＴにおいては、ドレイン電流量が低下して動作速度が低下する場合がある。
このため、このような不具合を解消するために、チャネルの幅方向に沿うように凹凸面を形成し、その凹凸面にゲート絶縁膜とゲート電極とを設けて、実効的なチャネル幅を増加させることが提案されている（たとえば、特許文献１，特許文献２参照）。
特開２００７−５５６８号公報 特開２００９−９４５７１号公報
図２１〜図２４は、半導体装置１００Ｊを示す図である。
ここで、図２１は、半導体装置１００Ｊの上面を示している。また、図２２〜図２４は、半導体装置１００Ｊの断面を示している。具体的には、図２２は、図２１に示すＸ１−Ｘ２部分の断面を示し、図２３は、図２１に示すＹ１−Ｙ２部分の断面を示し、図２４は、図２１に示すＹ３−Ｙ４部分の断面を示している。
半導体装置１００Ｊは、図２１に示すように、半導体素子１１０Ｊを有し、この半導体素子１１０Ｊが、半導体基板１０１において素子分離領域２００によって区画された部分に設けられている。
図２１に示すように、半導体素子１１０Ｊは、ゲート電極１１１ｇｊと、一対のソース・ドレイン領域１１２ｓｊ，１１２ｄｊとを有している。つまり、半導体素子１１０Ｊは、電界効果トランジスタである。
半導体素子１１０Ｊを構成するゲート電極１１１ｇｊは、図２２に示すように、半導体基板１０１Ｊの表面において、チャネル１０１ｃｊの幅方向ｘに沿うように形成された凹凸面に、ゲート絶縁膜１１１ｚｊを介して形成されている。
具体的には、ゲート電極１１１ｇｊは、図２３に示すように、半導体基板１０１Ｊの凹凸面のうち、凸部ＣＶｊでは、一対のソース・ドレイン領域１１２ｓｊ，１１２ｄｊに挟まれるように形成されている。そして、図２４に示すように、凹部ＴＲｊでは、ゲート電極１１１ｇｊが、その凹部ＴＲｊの内部において、一対のソース・ドレイン領域１１２ｓｊ，１１２ｄｊに挟まれるように形成されている。ここでは、図２３と図２４とに示すように、ゲート電極１１１ｇｊは、凸部ＣＶｊと凹部ＴＲｊとにおいて断面形状が同じであって、チャネル長Ｌ１２，Ｌ３４が互いに同じになるように形成されている。そして、半導体基板１０１Ｊの表面において、ゲート電極１１１ｇｊを挟むようにサイドウォールＳＷが設けられている。
また、半導体素子１１０Ｊを構成する一対のソース・ドレイン領域１１２ｓｊ，１１２ｄｊは、図２３，図２４に示すように、低濃度不純物領域１１２Ｌｓ，１１２Ｌｄを含み、低濃度不純物領域１１２Ｌｓ，１１２Ｌｄが、サイドウォールＳＷの下方に設けられている。そして、一対のソース・ドレイン領域１１２ｓｊ，１１２ｄｊは、高濃度不純物領域１１２Ｈｓ，１１２Ｈｄを含み、低濃度不純物領域１１２Ｌｓ，１１２Ｌｄを挟むように設けられている。
この半導体素子１１０Ｊの形成においては、チャネル１０１ｃｊの幅方向に沿うように、半導体基板の表面を凹凸形状にして凹凸面を設ける。そして、その凹凸形状の表面に、ゲート絶縁膜１１１ｚｊとゲート電極１１１ｇｊとを順次設ける。
この後、一対のソース・ドレイン領域１１２ｓｊ，１１２ｄｊを設ける。この一対のソース・ドレイン領域１１２ｓｊ，１１２ｄｊの形成では、ゲート電極１１１ｇｊをマスクとして、不純物を半導体基板１０１にイオン注入して、低濃度不純物領域１１２Ｌｓ，１１２Ｌｄを形成する。そして、サイドウォールＳＷを形成後、ゲート電極１１１ｇｊとサイドウォールＳＷとをマスクとして、不純物を半導体基板１０１にイオン注入して、高濃度不純物領域１１２Ｈｓ，１１２Ｈｄを形成する。
このため、ゲート電極１１１ｇｊの作成時のアライメントの関係から、凹凸面をチャネル長の方向ｙにおいて広く形成する必要がある。具体的には、図２１に示すように、ゲート電極１１１ｇｊの幅（ｙ方向にて規定される距離）で規定される領域では十分でなく、図２１にて点線で囲う領域ＴＡｊのように、チャネル長の方向ｙにおいて広く形成しなければならない。
よって、ソース・ドレイン領域１１２ｓｊ，１１２ｄｊの表面についても、凹凸形状になっているので、ソース・ドレイン電極（図示なし）を形成することが困難な場合がある。また、これと共に、チャネル長の方向ｙにおいて、ソース・ドレイン電極を微細に形成することが困難になる場合がある。
この他に、上記においては、一対のソース・ドレイン領域１１２ｓｊ，１１２ｄｊの形成を、凹凸面の形成後に実施するために、凹部ＴＲｊにおいて電界が拡散し、凸部ＣＶｊよりも凹部ＴＲｊにてオフ電流が増加する場合がある。そして、Ｓファクタが低下する不具合が生ずる場合がある。
このように、半導体素子の特性を向上させると共に、半導体素子の微細化を実現することは困難であった。
したがって、本発明は、半導体素子の特性を向上させると共に、半導体素子の微細化を容易に実現可能な半導体装置、および、その製造方法を提供する。
本発明の半導体装置は、半導体基板に設けられた半導体素子を具備し、前記半導体素子は、前記半導体基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜を介して設けられたゲート電極と、前記半導体基板において前記ゲート電極を挟むように設けられた一対のソース・ドレイン領域とを含む、電界効果トランジスタであり、前記半導体基板は、前記ゲート電極が設けられる部分の表面が凹凸面になるように形成されており、前記半導体基板の凹凸面のうち凸部では、前記一対のソース・ドレイン領域の表面と同じ高さの面を覆うように前記ゲート絶縁膜が形成されると共に、前記ゲート電極が当該ゲート絶縁膜の上面に設けられており、前記半導体基板の凹凸面のうち凹部では、前記一対のソース・ドレイン領域の表面から内部へ向けて設けられた溝の面を覆うように前記ゲート絶縁膜が形成されると共に、当該ゲート絶縁膜が設けられた溝の内部を埋め込むように前記ゲート電極が設けられている。
好適には、前記半導体基板の凹凸面に設けられた溝は、当該溝の側面が当該半導体基板の深さ方向に沿うように形成されている。
好適には、前記半導体基板の凹凸面に設けられた溝は、当該半導体基板の深さ方向に対して傾斜した傾斜面を含むように形成されている。
好適には、前記半導体基板の凹凸面に設けられた溝の傾斜面は、（１１１）面である。
好適には、前記一対のソース・ドレイン領域は、前記半導体基板の凹凸面の凸部と凹部とにおいて、同一の形状になるように形成されている。
好適には、前記一対のソース・ドレイン領域は、前記半導体基板の凹凸面の凸部と凹部との各部分において、上面が平坦であり、半導体基板内で同じ深さまで形成されている。
本発明の半導体装置の製造方法は、半導体基板上に設けられたゲート絶縁膜と、前記ゲート絶縁膜を介して設けられたゲート電極と、前記半導体基板において前記ゲート電極を挟むように設けられた一対のソース・ドレイン領域とを含む電界効果トランジスタを、半導体素子として形成する半導体素子形成工程を具備し、当該半導体素子形成工程においては、前記半導体基板において前記ゲート電極が設けられる部分の表面を凹凸面に形成し、前記半導体基板の凹凸面のうち凸部では、前記一対のソース・ドレイン領域の表面と同一の面を覆うように前記ゲート絶縁膜を形成すると共に、当該ゲート絶縁膜の上面に前記ゲート電極を形成し、前記半導体基板の凹凸面のうち凹部では、前記一対のソース・ドレイン領域の表面から内部へ向けて設けられた溝の面を覆うように前記ゲート絶縁膜を形成すると共に、当該ゲート絶縁膜が設けられた溝の内部を埋め込むように前記ゲート電極を形成する。
好適には、前記半導体素子形成工程は、前記半導体基板の表面において前記半導体素子を構成する前記ゲート絶縁膜および前記ゲート電極を形成する部分にダミーゲート絶縁膜を介してダミーゲート電極を形成すると共に、前記半導体素子を構成する前記一対のソース・ドレイン領域を、当該ダミーゲート電極を挟むように形成する第１ステップと、前記ダミーゲート電極の上面が露出し、前記一対のソース・ドレイン領域の上面が被覆されるように前記半導体基板の表面に平坦化膜を形成する第２ステップと、前記ダミーゲート電極および前記ダミーゲート絶縁膜を除去することによって、前記半導体基板において前記ダミーゲート電極および前記ダミーゲート絶縁膜が形成されていた表面を露出させ、当該表面部分に開口を形成する第３ステップと、前記半導体基板において前記開口が形成された表面についてエッチング処理を実施することで前記溝を設けて、前記半導体基板に前記凹凸面を形成する第４ステップと、前記半導体基板に形成された前記凹凸面を被覆するように絶縁膜を成膜することによって前記ゲート絶縁膜を形成する第５ステップと、前記凹凸面に形成されたゲート絶縁膜を被覆するように導電膜を成膜することによって、前記ゲート電極を形成する第６ステップとを有する。
好適には、前記半導体基板の凹凸面の凸部と凹部とにおいて、前記一対のソース・ドレイン領域が同一の形状になるように当該一対のソース・ドレイン領域を形成する。
本発明においては、半導体基板においてゲート電極が設けられる部分の表面を凹凸面に形成する。そして、その半導体基板の凹凸面のうち凸部では、半導体基板において一対のソース・ドレイン領域の表面と同一の面を覆うようにゲート絶縁膜を形成すると共に、当該ゲート絶縁膜の上面にゲート電極を形成する。また、半導体基板の凹凸面のうち凹部では、半導体基板において一対のソース・ドレイン領域の表面から内部へ向けて設けられた溝の面を覆うようにゲート絶縁膜を形成する共に、当該ゲート絶縁膜が設けられた溝の内部を埋め込むようにゲート電極を形成する。
本発明によれば、半導体素子の特性を向上させると共に、半導体素子の微細化を容易に実現可能な半導体装置、および、その製造方法を提供することができる。
図１は、本発明の第１実施形態に係る半導体装置１００を示す図である。 図２は、本発明の第１実施形態に係る半導体装置１００を示す図である。 図３は、本発明の第１実施形態に係る半導体装置１００を示す図である。 図４は、本発明の第１実施形態に係る半導体装置１００を示す図である。 図５は、本発明の第１実施形態に係る半導体装置の製造方法において、各工程にて製造される装置の要部を示す図である。 図６は、本発明の第１実施形態に係る半導体装置の製造方法において、各工程にて製造される装置の要部を示す図である。 図７は、本発明の第１実施形態に係る半導体装置の製造方法において、各工程にて製造される装置の要部を示す図である。 図８は、本発明の第１実施形態に係る半導体装置の製造方法において、各工程にて製造される装置の要部を示す図である。 図９は、本発明の第１実施形態に係る半導体装置の製造方法において、各工程にて製造される装置の要部を示す図である。 図１０は、本発明の第１実施形態に係る半導体装置の製造方法において、各工程にて製造される装置の要部を示す図である。 図１１は、本発明の第１実施形態に係る半導体装置の製造方法において、各工程にて製造される装置の要部を示す図である。 図１２は、本発明の第１実施形態に係る半導体装置の製造方法において、各工程にて製造される装置の要部を示す図である。 図１３は、本発明の第１実施形態に係る半導体装置の製造方法において、各工程にて製造される装置の要部を示す図である。 図１４は、本発明の第１実施形態に係る半導体装置の製造方法において、各工程にて製造される装置の要部を示す図である。 図１５は、本発明の第１実施形態に係る半導体装置の製造方法において、各工程にて製造される装置の要部を示す図である。 図１６は、本発明の第１実施形態に係る半導体装置の製造方法において、各工程にて製造される装置の要部を示す図である。 図１７は、本発明の第２実施形態に係る半導体装置１００ｂを示す図である。 図１８は、本発明の第２実施形態に係る半導体装置１００ｂの変形例を示す図である。 図１９は、本発明の実施形態に係る半導体装置１００ｃを示す図である。 図２０は、本発明の実施形態に係る半導体装置１００ｄを示す図である。 図２１は、半導体装置１００Ｊを示す図である。 図２２は、半導体装置１００Ｊを示す図である。 図２３は、半導体装置１００Ｊを示す図である。 図２４は、半導体装置１００Ｊを示す図である。
以下より、本発明の実施形態について説明する。
説明は、下記の手順で行う。
１．第１実施形態（溝が矩形形状）
２．第２実施形態（溝がテーパー形状）
３．その他
＜１．第１実施形態＞
（Ａ）装置構成
図１〜図４は、本発明の第１実施形態に係る半導体装置１００を示す図である。
ここで、図１は、半導体装置１００の上面を示している。また、図２〜図４は、半導体装置１００の断面を示している。具体的には、図２は、図１に示すＸ１−Ｘ２部分において紙面に垂直な断面を示している。また、図３は、図１に示すＹ１−Ｙ２部分において紙面に垂直な断面を示している。また、図４は、図１に示すＹ３−Ｙ４部分において紙面に垂直な断面を示している。
半導体装置１００は、図１から図４に示すように、半導体基板１０１を有する。半導体基板１０１は、たとえば、単結晶シリコンからなる基板であり、酸化シリコンなどの絶縁材料で素子分離領域２００が設けられている。そして、半導体基板１０１においては、素子分離領域２００で区画された領域に、半導体素子１１０が設けられている。
図１に示すように、半導体素子１１０は、ＦＥＴであって、ゲート電極１１１ｇと、一対のソース・ドレイン領域１１２ｓ，１１２ｄとを有している。
半導体素子１１０を構成するゲート電極１１１ｇは、図１に示すように、半導体基板１０１の面（ｘｙ面）において、一対のソース・ドレイン領域１１２ｓ，１１２ｄに挟まれるように設けられている。また、ゲート電極１１１ｇは、一対のソース・ドレイン領域１１２ｓ，１１２ｄが並んでいるチャネル長の方向ｙに対して、垂直な方向ｘに延在している。つまり、ゲート電極１１１ｇは、チャネルの幅方向ｘが長手方向になるように形成されている。
このゲート電極１１１ｇは、導電材料によって形成されている。たとえば、Ｔｉ，Ｒｕ，Ｈｆ，Ｉｒ，Ｃｏ，Ｗ，Ｍｏ，Ｌａ，Ｎｉ，Ｃｕ，Ａｌ等の金属材料や、これらのＳｉ化合物、または、これらのＮ化合物などの導電材料を用いて形成されている。また、上記導電材料を、適宜、組み合わせて、ゲート電極１１１ｇを形成しても良い。その他、適宜、複数の導電材料を積層させて、ゲート電極１１１ｇを形成しても良い。
上記のゲート電極１１１ｇは、図２に示すように、半導体基板１０１の表面に、ゲート絶縁膜１１１ｚを介して形成されている。ゲート絶縁膜１１１ｚは、たとえば、Ａｌ，Ｙ，Ｚｒ，Ｌａ，Ｈｆ，Ｔａから選択される金属の酸化物，酸化ケイ化物，窒化酸化物，酸化窒化ケイ化物などの高誘電体率（Ｈｉｇｈ−ｋ）材料を用いて形成されている。
図２に示すように、半導体基板１０１の表面には、ゲート電極１１１ｇの長手方向ｘに沿って凹凸形状の凹凸面が形成されており、ゲート電極１１１ｇは、ゲート絶縁膜１１１ｚを介して、この凹凸面を被覆するように形成されている。本実施形態では、半導体基板１０１の深さ方向ｚに側面が沿った溝Ｍが、チャネル１０１ｃの幅方向ｘにて等しいピッチで繰り返し設けられている。そして、この溝Ｍによって形成された凸部ＣＶと凹部ＴＲとの表面に、ゲート電極１１１ｇおよびゲート絶縁膜１１１ｚが形成されている。
また、図２に示すように、ゲート電極１１１ｇは、表面が平坦であって、凹凸面において、凹部ＴＲに対応する部分が凸部ＣＶに対応する部分よりも、厚くなるように形成されている。
そして、ゲート電極１１１ｇは、図３に示すように、凸部ＣＶでは、半導体基板１０１の表面において、一対のソース・ドレイン領域１１２ｓ，１１２ｄに挟まれるように形成されている。そして、図４に示すように、半導体基板１０１の表面の凹部ＴＲでは、凹部ＴＲの内部において、ゲート電極１１１ｇが一対のソース・ドレイン領域１１２ｓ，１１２ｄに挟まれるように形成されている。
また、図３と図４とに示すように、ゲート電極１１１ｇは、凸部ＣＶと凹部ＴＲとにおいて断面形状が異なり、チャネル長Ｌ１２，Ｌ３４が互いに異なるように形成されている。
具体的には、図３に示すように、凸部ＣＶでは、半導体基板１０１の表面が凹状でなく、平坦であり、その平坦な半導体基板１０１の表面に、ゲート電極１１１ｇが、ゲート絶縁膜１１１ｚを介して形成されている。このため、凸部ＣＶでは、チャネル長Ｌ１２は、一対のソース・ドレイン領域１１２ｓ，１１２ｄの間の距離に相当する。
これに対して、図４に示すように、凹部ＴＲでは、半導体基板１０１の表面から深さ方向ｚに凹状に溝が形成されており、その溝の表面を被覆するように、ゲート絶縁膜１１１ｚが形成されている。そして、そのゲート絶縁膜１１１ｚが形成された溝の内部を埋め込むように、ゲート電極１１１ｇが形成されている。このため、凹部ＴＲでは、チャネル長Ｌ３４は、一対のソース・ドレイン領域１１２ｓ，１１２ｄの間の距離に対して、ゲート電極１１１ｇが一対のソース・ドレイン領域１１２ｓ，１１２ｄから深さ方向ｚに埋め込まれた距離を加算した距離に相当する。
このため、本実施形態では、図３と図４とに示すように、凸部ＣＶにおけるチャネル長Ｌ１２よりも、凹部ＴＲにおけるチャネル長Ｌ３４の方が長くなるように、ゲート電極１１１ｇが形成されている。
そして、図３と図４とに示すように、半導体基板１０１の表面においては、サイドウォールＳＷがゲート電極１１１ｇを挟むように、ゲート電極１１１ｇの両側面に設けられている。
半導体素子１１０Ｊを構成する一対のソース・ドレイン領域１１２ｓ，１１２ｄは、図３，図４に示すように、低濃度不純物領域１１２Ｌｓ，１１２Ｌｄを含み、低濃度不純物領域１１２Ｌｓ，１１２Ｌｄが、サイドウォールＳＷの下方に設けられている。低濃度不純物領域１１２Ｌｓ，１１２Ｌｄは、いわゆるエクステンション領域であって、接合が浅い領域として、半導体基板１０１の表層に形成されている。
また、図３，図４に示すように、一対のソース・ドレイン領域１１２ｓ，１１２ｄは、高濃度不純物領域１１２Ｈｓ，１１２Ｈｄを含み、高濃度不純物領域１１２Ｈｓ，１１２Ｈｄが、低濃度不純物領域１１２Ｌｓ，１１２Ｌｄを挟むように設けられている。この高濃度不純物領域１１２Ｈｓ，１１２Ｈｄは、低濃度不純物領域１１２Ｌｓ，１１２Ｌｄよりも、接合が深い位置になるように形成されている。また、高濃度不純物領域１１２Ｈｓ，１１２Ｈｄは、表面にシリサイド膜で覆われており、ソース電極（図示なし），ドレイン電極（図示なし）がコンタクトされる。
このように、上記の半導体素子１１０は、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造のＦＥＴとして形成されている。そして、図２〜図４に示すように、平坦化膜ＳＺなどのような層間絶縁膜によって、半導体素子１１０は被覆されている。
（Ｂ）製造方法
上記の半導体装置を製造する製造方法の要部に関して説明する。
図５から図１６は、本発明の第１実施形態に係る半導体装置の製造方法において、各工程にて製造される装置の要部を示す図である。
ここでは、図５，図７，図９，図１１，図１３，図１５のそれぞれは、前述の図２と同様に、図１のＸ１−Ｘ２部分において紙面に垂直な断面について示している。そして、図６，図８，図１０，図１２，図１４，図１６のそれぞれは、前述の図３または図４と同様に、図１のＹ１−Ｙ２部分またはＹ３−Ｙ４部分において紙面に垂直な断面について示している。具体的には、（ａ）は、図１に示すＹ１−Ｙ２部分において紙面に垂直な断面を示している。また、（ｂ）、図１に示すＹ３−Ｙ４部分において紙面に垂直な断面を示している。
図５から図１６において順次示すように、本実施形態においては、ＦＥＴである半導体素子１１０を、いわゆるダマシンプロセスによって形成する。
（１）トランジスタ形成工程
上記の半導体装置を製造する際には、まず、図５，図６に示すように、トランジスタ形成工程を実施する。
ここでは、図５，図６に示すように、半導体基板１０１において素子分離領域２００で区画された領域に、通常のＭＯＳプロセスでトランジスタＴｒを設ける。本実施形態では、半導体基板１０１の表面に、ダミーゲート絶縁膜１１１ｚｄを介在してダミーゲート電極１１１ｇｄが設けられたトランジスタＴｒを形成する。
本工程では、半導体基板１０１の表面のうち半導体素子１１０のゲート絶縁膜１１１ｚ，ゲート電極１１１ｇの形成部分に、ダミーゲート絶縁膜１１１ｚｄを介してダミーゲート電極１１１ｇｄを形成する。また、本工程では、半導体素子１１０のゲート絶縁膜１１１ｚ，ゲート電極１１１ｇの形成よりも先に、半導体素子１１０を構成する一対のソース・ドレイン領域１１２ｓ，１１２ｄを、上記のダミーゲート電極１１１ｇｄを挟むように形成する。
具体的には、まず、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域２００を、半導体基板１０１の表層に形成する。そして、半導体基板１０１の表面を酸化して酸化シリコンからなる保護膜（図示なし）を、チャネリングの防止のために形成する。その後、しきい値を調整するために、半導体基板１０１においてトランジスタＴｒを設ける領域に不純物をイオン注入する。そして、その保護膜を除去する。
そして、図５，図６に示すように、ダミーゲート絶縁膜１１１ｚｄおよびダミーゲート電極１１１ｇｄの形成を実施する。
ここでは、たとえば、半導体基板１０１の表面について熱酸化処理を実施することで、１〜３ｎｍ程度の膜厚の酸化シリコン膜（図示なし）を成膜する。そして、たとえば、ＣＶＤ法を用いて、３０〜１００ｎｍ程度の膜厚のポリシリコン膜（図示なし）を、酸化シリコン膜（図示なし）上に成膜する。その後、そのポリシリコン膜（図示なし）についてパターン加工することで、ダミーゲート電極１１１ｇｄを形成する。そして、さらに、その酸化シリコン膜（図示なし）についてパターン加工することで、ダミーゲート絶縁膜１１１ｚｄを形成する。
そして、図６に示すように、一対のソース・ドレイン領域１１２ｓ，１１２ｄの形成を実施する。
ここでは、まず、図６に示すように、一対のソース・ドレイン領域１１２ｓ，１１２ｄを構成する低濃度不純物領域１１２Ｌｓ，１１２Ｌｄを形成する。
低濃度不純物領域１１２Ｌｓ，１１２Ｌｄの形成では、ダミーゲート電極１１１ｇｄをマスクとして、半導体基板１０１の表層に不純物をイオン注入する。
具体的には、半導体素子１１０をｎ型ＭＯＳとして形成する場合には、ＡｓやＰなどのｎ型不純物をイオン注入する。また、ｐ型ＭＯＳとして形成する場合には、ＢやＩｎなどのｐ型不純物をイオン注入する。
そして、図６に示すように、サイドウォールＳＷを形成する。
サイドウォールＳＷの形成では、半導体基板１０１の表面においてダミーゲート電極１１１ｇｄを被覆するように、絶縁体膜（図示なし）を成膜する。たとえば、ＣＶＤ法によって、シリコン窒化膜を絶縁体膜（図示なし）として成膜する。そして、その絶縁体膜（図示なし）について、エッチバック処理を実施することで、サイドウォールＳＷを設ける。
そして、図６に示すように、一対のソース・ドレイン領域１１２ｓ，１１２ｄを構成する高濃度不純物領域１１２Ｈｓ，１１２Ｈｄを形成する。
高濃度不純物領域１１２Ｈｓ，１１２Ｈｄの形成では、ダミーゲート電極１１１ｇｄおよびサイドウォールＳＷをマスクとして、半導体基板１０１の表層に不純物をイオン注入する。
具体的には、低濃度不純物領域１１２Ｌｓ，１１２Ｌｄの形成と同様に、ｎ型ＭＯＳを形成する場合には、ＡｓやＰなどのｎ型不純物をイオン注入する。また、ｐ型ＭＯＳを形成する場合には、ＢやＩｎなどのｐ型不純物をイオン注入する。
この後、熱処理を実施することによって、上記において注入した不純物を活性化させて、一対のソース・ドレイン領域１１２ｓ，１１２ｄを形成する。
そして、高濃度不純物領域１１２Ｈｓ，１１２Ｈｄの表層に、シリサイド膜（図示なし）を形成する。たとえば、Ｃｏ，Ｎｉ，Ｐｔなどの金属のシリサイドになるように、シリサイド膜（図示なし）を形成する。
このように、上述の図１から図４に示した半導体素子１１０のゲート電極１１１ｇおよびゲート絶縁膜１１１ｚの形状が異なるトランジスタＴｒを、本工程で形成する。つまり、図５，図６に示すように、ダミーゲート電極１１１ｇｄ，ダミーゲート絶縁膜１１１ｚｄが、チャネル１０１ｃの幅方向ｘにて半導体基板１０１の表面（ｘｙ面）に沿って延在するが、半導体基板１０１の深さ方向ｚに沿った部分を含まないように形成する。
（２）平坦化膜形成工程
つぎに、図７，図８に示すように、平坦化膜形成工程を実施する。
ここでは、図７，図８に示すように、半導体基板１０１の表面に平坦化膜ＳＺを設ける。
本工程では、上記工程で形成したトランジスタＴｒにおいて、ダミーゲート電極１１１ｇｄの上面が露出し、他の部分が平坦化膜ＳＺで被覆されるように、平坦化膜ＳＺを半導体基板１０１の表面に形成する。
具体的には、まず、トランジスタＴｒを被覆するように、たとえば、シリコン酸化膜（図示なし）を半導体基板１０１の表面に形成する。その後、たとえば、ダミーゲート電極１１１ｇｄの上面が露出するまで、そのシリコン酸化膜（図示なし）についてＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃａｈｎｉｃａｌ Ｐｏｌｉｓｈ）処理を実施する。これにより、図７，図８に示すように、平坦化膜ＳＺが形成される。
（３）ダミーゲート電極・ダミーゲート絶縁膜除去工程
つぎに、図９，図１０に示すように、ダミーゲート電極・ダミーゲート絶縁膜除去工程を実施する。
ここでは、図９，図１０に示すように、上記工程で形成したトランジスタＴｒのダミーゲート電極１１１ｇｄとダミーゲート絶縁膜１１１ｚｄとについて除去する。これにより、半導体基板１０１においてダミーゲート電極１１１ｇｄおよびダミーゲート絶縁膜１１１ｚｄが形成されていた表面を露出させ、当該表面部分に開口を形成する。
具体的には、まず、ダミーゲート電極１１１ｇｄについて除去する。たとえば、Ｃｌ２ガス，ＨＢｒガス、および、ＣＬ２とＨＢｒの混合ガスを用いて、ドライエッチング処理を実施することによって、ダミーゲート電極１１１ｇｄを選択的に除去する。
その後、ダミーゲート絶縁膜１１１ｚｄについて除去する。たとえば、フッ酸を用いたウェットエッチング処理の実施によって、ダミーゲート絶縁膜１１１ｚｄを選択的に除去する。
このようにダミーゲート電極１１１ｇｄとダミーゲート絶縁膜１１１ｚｄとについて除去することで、一対のサイドウォールＳＷの間において、半導体基板１０１の表面を露出させる。
（４）溝形成工程
つぎに、図１１，図１２に示すように、溝形成工程を実施する。
ここでは、図１１，図１２に示すように、半導体基板１０１の表面に溝Ｍを形成する。
本工程では、半導体基板１０１において開口が形成された表面についてエッチング処理を実施することで半導体基板１０１の表面に溝Ｍを設ける。これにより、半導体基板１０１の表面に、凹凸形状の凹凸面を形成する。
具体的には、図１１，図１２に示すように、レジストパターンＰＲを形成する。ここでは、半導体基板１０１において凸部ＣＶを形成する部分の表面を被覆し、凹部ＴＲを形成する部分の表面が露出するように、レジストパターンＰＲを形成する。つまり、図示を省略しているが、上面において、チャネル長の方向ｙにストライプ状に延在する部分を含むように、レジストパターンＰＲを形成する。
その後、そのレジストパターンＰＲをマスクとして半導体基板１０１についてエッチング処理を実施することで、半導体基板１０１に溝Ｍを形成する。たとえば、Ｃｌ２とＯ２との混合ガスを用いて、ドライエッチング処理を実施することで、３０〜６０ｎｍ程度の深さになるように、溝Ｍを形成する。そして、更に、フッ酸を用いて後処理を実施することで、上記のエッチング処理によって生じたダメージ層（図示なし）を除去する。この後、レジストパターンＰＲを除去する。
これによって、半導体基板１０１の表面には、凸部ＣＶと凹部ＴＲとが設けられ、表面が凹凸形状に形成される。
（５）高誘電体膜形成工程
つぎに、図１３，図１４に示すように、高誘電体膜形成工程を実施する。
ここでは、図１３，図１４に示すように、半導体基板１０１に形成された凹凸面を被覆するように、高誘電体膜１１１ｚｍを成膜する。本実施形態では、半導体基板１０１の凹凸面の他に、平坦化膜ＳＺの上面、一対のサイドウォールＳＷが対面する側面を被覆するように、高誘電体膜１１１ｚｍを形成する。
具体的には、図１３に示すように、半導体基板１０１において凸部ＣＶと凹部ＴＲとのそれぞれの表面を被覆するように、高誘電体膜１１１ｚｍを形成する。これにより、図１４（ａ）に示すように、凸部ＣＶにおいては、その上面が高誘電体膜１１１ｚｍで被覆される。また、図１４（ｂ）に示すように、凹部ＴＲにおいては、半導体基板１０１に形成された溝Ｍの底面および側面が高誘電体膜１１１ｚｍで被覆される。
高誘電体膜１１１ｚｍについては、たとえば、ＣＶＤ法やＡＬＤ法によって、上述した高誘電体材料を成膜することで形成する。たとえば、２ｎｍ厚の酸化ハフニウム膜を、高誘電体膜１１１ｚｍとして形成する。具体的には、ＨｆＣｌ２とＮＨ３とを用いてＣＶＤ法によって、酸化ハフニウム膜を形成する。この他に、有機系のＨｆガスを用いてＣＶＤ法によって、酸化ハフニウム膜を形成してもよい。
（６）金属膜形成工程
つぎに、図１５，図１６に示すように、金属膜形成工程を実施する。
ここでは、図１５，図１６に示すように、半導体基板１０１に形成された凹凸形状の表面、平坦化膜ＳＺの上面、および、一対のサイドウォールＳＷが対面する側面を、高誘電体膜１１１ｚｍを介して被覆するように、金属膜１１１ｇｍを形成する。
具体的には、図１５に示すように、半導体基板１０１において凸部ＣＶと凹部ＴＲとのそれぞれの表面を、高誘電体膜１１１ｚｍを介して被覆するように、金属膜１１１ｇｍを形成する。これにより、図１６（ａ）に示すように、凸部ＣＶにおいては、その上面が高誘電体膜１１１ｚｍを介して金属膜１１１ｇｍで被覆されると共に、一対のサイドウォールＳＷの間が金属膜１１１ｇｍで埋め込まれる。また、図１６（ｂ）に示すように、凹部ＴＲにおいては、半導体基板１０１に形成された溝Ｍの底面および側面が、高誘電体膜１１１ｚｍを介して金属膜１１１ｇｍで被覆されると共に、一対のサイドウォールＳＷの間が金属膜１１１ｇｍで埋め込まれる。
この金属膜１１１ｇｍについては、たとえば、スパッタリング法によって、上述した金属材料を成膜することで形成する。
（７）ゲート電極・ゲート絶縁膜形成工程
つぎに、図２〜図４に示したように、ゲート電極・ゲート絶縁膜形成工程を実施して、半導体素子１１０を完成させる。
ここでは、高誘電体膜１１１ｚｍおよび金属膜１１１ｇｍを加工して、図２〜図４に示したように、ゲート電極１１１ｇおよびゲート絶縁膜１１１ｚを形成する。本実施形態では、平坦化膜ＳＺ上に形成された高誘電体膜１１１ｚｍおよび金属膜１１１ｇｍを除去するように、平坦化処理を実施することで、ゲート電極１１１ｇおよびゲート絶縁膜１１１ｚを形成する。
具体的には、金属膜１１１ｇｍおよび高誘電体膜１１１ｚｍについてＣＭＰ処理を平坦化膜ＳＺの上面が露出するまで実施する。これによって、金属膜１１１ｇｍと高誘電体膜１１１ｚｍとが順次研磨されて、ゲート電極１１１ｇ，ゲート絶縁膜１１１ｚが形成される。
この後、層間絶縁膜（図示なし）で被覆後、ソース電極およびドレイン電極（図示なし）の形成を行い、半導体素子１１０を完成させる。
（Ｃ）まとめ
以上のように、本実施形態においては、半導体基板１０１に半導体素子１１０が設けられている。この半導体素子１１０は、電界効果トランジスタであって、ゲート絶縁膜１１１ｚ，ゲート電極１１１ｇ，一対のソース・ドレイン領域１１２ｓ，１１２ｄを有する。半導体素子１１０において、ゲート絶縁膜１１１ｚは、半導体基板１０１の表面に設けられている。また、ゲート電極１１１ｇは、半導体基板１０１の表面においてゲート絶縁膜１１１ｚを介して設けられている。そして、一対のソース・ドレイン領域１１２ｓ，１１２ｄは、半導体基板１０１においてゲート電極１１１ｇを挟むように設けられている。
本実施形態において半導体素子１０１は、ゲート電極１１１ｇが設けられる部分の表面が凹凸面になるように形成されている。この半導体素子１０１の凹凸面のうち、凸部ＣＶでは、半導体基板１０１において一対のソース・ドレイン領域１１２ｓ，１１２ｄの表面と同一の面を覆うようにゲート絶縁膜１１１ｚが形成される。そして、これと共に、ゲート電極１１１ｇが当該ゲート絶縁膜１１１ｚの上面に設けられている。これに対して、半導体基板の凹凸面のうち凹部ＴＲでは、半導体基板１０１において一対のソース・ドレイン領域１１２ｓ，１１２ｄの表面から内部へ向けて設けられた溝Ｍの面を覆うようにゲート絶縁膜１１１ｚが形成されている。そして、これと共に、当該ゲート絶縁膜１１１ｚが設けられた溝Ｍの内部を埋め込むようにゲート電極１１１ｇが設けられている。また、一対のソース・ドレイン領域１１２ｓ，１１２ｄは、半導体基板１０１の凹凸面の凸部ＣＶと凹部ＴＲとにおいて、同一の形状になるように形成されている。
上記のように、本実施形態では、ＦＥＴである半導体素子１１０において、チャネルの幅方向ｘが凹凸面に形成されている。このため、実効的なチャネル幅を増加させることができる。
特に、本実施形態では、半導体基板１０１の凹凸面に設けられた溝Ｍは、当該溝Ｍの側面が当該半導体基板１０１の深さ方向ｚに沿うように形成されている。このため、実効的なチャネル幅を、効果的に増加させることができる。
また、凹凸形状の側壁にてチャネルが形成されるので、Πゲートと同様な効果によって、Ｓファクタを改善できる。そして、凹部ＴＲにおいては、いわゆるｒａｉｓｅｄ Ｓ／Ｄ構造と同様な不純物のプロファイルになっているので、コーナー効果によって、Ｓファクタをより改善することができる。
よって、本実施形態においては、低電圧での駆動を容易に実現することができる。
上記の半導体素子１１０の形成では、上述したように、いわゆるダマシンプロセスによってゲートを形成している。このため、ゲート電極１１１ｇの作成時のアライメントの関係を考慮して、凹凸形状をチャネル長の方向ｙにおいて広く形成する必要がない。
具体的には、図１に示すように、ゲート電極１１１ｇの幅（ｙ方向にて規定される距離）で規定される領域ＴＡのように、チャネル長と同じ幅で凹凸形状を形成し、チャネル長よりも広い幅で凹凸形状を形成する必要がない。つまり、半導体基板１０１の表面においては、ゲート電極１１１ｇの直下のみが凹凸形状になるように形成されている。
つまり、一対のソース・ドレイン領域１１２ｓ，１１２ｄは、凸部ＣＶと凹部ＴＲとの各部分において、上面が平坦であり、半導体基板１０１内で同じ深さまで形成されている。
よって、本実施形態では、ソース・ドレイン領域１１２ｓ，１１２ｄの表面が凹凸形状になっていないので、ソース・ドレイン電極（図示なし）の形成が容易である。また、これと共に、チャネル長の方向ｙにおいて、ソース・ドレイン電極の微細化を容易に実現することができる。
この他に、本実施形態では、一対のソース・ドレイン領域１１２ｓ，１１２ｄの形成を凹凸形状の形成前に実施するために、凹部ＴＲにおいて電界が拡散し、凸部ＣＶよりも凹部ＴＲにてオフ電流が増加することを防止できる。
したがって、本実施形態においては、半導体素子の特性を向上させると共に、半導体素子の微細化を容易に実現することができる。
＜２．第２実施形態＞
本発明の第２実施形態について説明する。
（Ａ）装置構成など
図１７は、本発明の第２実施形態に係る半導体装置１００ｂを示す図である。
ここで、図１７は、図２と同様に、図１に示すＸ１−Ｘ２部分において紙面に垂直な断面を示している。なお、図１７のＹ１−Ｙ２部分において紙面に垂直な断面については、図３と同様である。また、図１７のＹ３−Ｙ４部分において紙面に垂直な断面については、図４と同様である。
本実施形態は、図１７に示すように、半導体素子１１０ｂにおいて、ゲート電極１１１ｇｂ，ゲート絶縁膜１１１ｚｂが、第１実施形態と異なる。この点を除き、第１実施形態と同様である。このため、重複する個所については、記載を省略する。
図１７に示すように、半導体素子１１０ｂは、第１実施形態の場合と同様に、ＦＥＴであって、ゲート電極１１１ｇｂを有している。
半導体素子１１０ｂを構成するゲート電極１１１ｇｂは、図１７に示すように、チャネル長の方向ｙに対して垂直な方向ｘに延在している。つまり、ゲート電極１１１ｇｂは、チャネルの幅方向ｘが長手方向になるように形成されている。
上記のゲート電極１１１ｇｂは、図１７に示すように、半導体基板１０１の表面に、ゲート絶縁膜１１１ｚｂを介して形成されている。
図１７に示すように、半導体基板１０１の表面には、ゲート電極１１１ｇｂの長手方向ｘに沿って凹凸面が形成されており、ゲート電極１１１ｇｂは、ゲート絶縁膜１１１ｚｂを介して、この凹凸面を被覆するように形成されている。
本実施形態においては、図１７に示すように、半導体基板１０１の深さ方向ｚに対して側面が傾斜している溝Ｍｂが繰り返し、設けられている。溝Ｍｂは、底面が半導体基板１０１の表面（ｘｙ面）に沿っており、半導体基板１０１の表面から深部へ向かって溝Ｍｂの開口面が小さくなるように形成されている。つまり、半導体基板１０１の凹凸面に設けられた溝Ｍｂは、当該半導体基板１０１の深さ方向ｚに対して傾斜した傾斜面を含むように形成されている。そして、この溝Ｍｂによって形成された凸部ＣＶｂと凹部ＴＲｂとの表面に、ゲート電極１１１ｇｂおよびゲート絶縁膜１１１ｚｂが形成されている。
このゲート電極１１１ｇｂは、第１実施形態にて図３と図４とに示した場合と同様に、凸部ＣＶｂと凹部ＴＲｂとにおいて断面形状が異なり、チャネル長Ｌ１２，Ｌ３４が互いに異なるように形成されている。このため、本実施形態においても、半導体素子１１０ｂは、凸部ＣＶにおけるチャネル長Ｌ１２よりも、凹部ＴＲにおけるチャネル長Ｌ３４の方が長くなるように形成されている（図３，図４参照）。
本実施形態においては、第１実施形態の（４）溝形成工程が異なることを除いて、第１実施形態の場合と同様にして、上記の半導体素子１１０ｂを形成する。
図示を省略しているが、本実施形態の（４）溝形成工程では、第１実施形態の場合と同様に、レジストパターンＰＲを形成する（図１１，図１２参照）。
この後、第１実施形態の場合と異なり、そのレジストパターンＰＲをマスクとして半導体基板１０１についてエッチング処理を実施して、半導体基板１０１の（１００）面を掘り込んで、（１１１）面を露出させることで、半導体基板１０１に溝Ｍｂを形成する。たとえば、ＫＯＨなどを含むアルカリ系のエッチング液を用いたウェットエッチング処理を実施する。具体的には、溝Ｍｂが３０〜６０ｎｍ程度の深さになるように、上記のエッチング処理を実施する。この後、レジストパターンＰＲを除去する。
これによって、半導体基板１０１の表面には、凸部ＣＶｂと凹部ＴＲｂとが設けられ、表面が凹凸形状に形成される。
そして、第１実施形態の場合と同様にして、（５）高誘電体膜形成工程，（６）金属膜形成工程，（７）ゲート電極・ゲート絶縁膜形成工程を順次実施して、半導体素子１１０ｂを完成させる。
（Ｂ）まとめ
以上のように、本実施形態においては、第１実施形態の場合と同様に、ＦＥＴである半導体素子１１０ｂにおいて、チャネルの幅方向ｘが凹凸形状に形成されている。このため、実効的なチャネル幅を増加させることができる。また、凹凸形状の側壁にてチャネルが形成されるので、Πゲートと同様な効果等によって、Ｓファクタを改善できる。
よって、本実施形態においては、第１実施形態の場合と同様に、低電圧での駆動を容易に実現することができる。
また、本実施形態では、第１実施形態の場合と同様に、いわゆるダマシンプロセスによってゲートを形成しているので、第１実施形態の場合と同様な効果を好適に奏することができる。
したがって、本実施形態においては、半導体素子の特性を向上させると共に、半導体素子の微細化を容易に実現することができる。
（Ｃ）変形例
なお、上記においては、図１７に示したように、溝Ｍｂの底面が半導体基板１０１の表面（ｘｙ面）に対して水平に沿った場合について示したが、これに限定されない。
図１８は、本発明の第２実施形態に係る半導体装置１００ｂの変形例を示す図である。
ここで、図１８は、図１７と同様に、図１に示すＸ１−Ｘ２部分において紙面に垂直な断面を示している。また、図１８のＹ１−Ｙ２部分において紙面に垂直な断面については、図３と同様である。また、図１８のＹ３−Ｙ４部分において紙面に垂直な断面については、図４と同様である。
図１８に示すように、溝Ｍｂは、底面がなく、半導体基板１０１の表面（ｘｙ面）に対して傾斜した面が底部で交差するように溝Ｍｂを形成しても良い。つまり、断面形状がテーパー形状でなく、三角形状になるように、溝Ｍｂを形成しても良い。
＜３．その他＞
本発明の実施に際しては、上記の実施形態に限定されるものではなく、種々の変形形態を採用することができる。
図１９は、本発明の実施形態に係る半導体装置１００ｃを示す図である。
図１９に示すように、一対のソース・ドレイン領域１１２ｓ，１１２ｄについては、上面の位置が、半導体基板１０１にてゲート絶縁膜１１１ｚが設けられた面よりも下方に位置する部分を含むように形成しても良い。具体的には、一対のソース・ドレイン領域１１２ｓ，１１２ｄにおいて、高濃度不純物領域１１２Ｈｓ，１１２Ｈｄの上面が、半導体基板１０１にてゲート絶縁膜１１１ｚが設けられた面よりも下方に位置するように形成しても良い。
この場合には、第１実施形態の（１）トランジスタ形成工程において、高濃度不純物領域１１２Ｈｓ，１１２Ｈｄの上面の一部をエッチング処理によって除去する。その後、第１実施形態の各工程を実施することで、上記のように、半導体装置１００ｃを形成する。
図２０は、本発明の実施形態に係る半導体装置１００ｄを示す図である。
図２０に示すように、一対のソース・ドレイン領域１１２ｓ，１１２ｄの上面に応力印加層ＳＫが被覆するように形成しても良い。たとえば、一対のソース・ドレイン領域１１２ｓ，１１２ｄにおいて、高濃度不純物領域１１２Ｈｓ，１１２Ｈｄの上面に応力印加層ＳＫが被覆させてもよい。応力印加層ＳＫは、たとえば、窒化シリコン膜などの絶縁膜であって、半導体素子１１０のチャネルに対して応力を加えてキャリア移動度を向上させるために形成されている。応力印加層ＳＫは、ＦＥＴである半導体素子１１０がｎ型ＭＯＳトランジスタであるときには、引張応力を与えるように材料を適宜選択して形成される。これに対して、ＦＥＴである半導体素子１１０がｐ型ＭＯＳトランジスタであるときには、圧縮応力を与えるように材料を適宜選択して形成される。
この場合には、第１実施形態の（１）トランジスタ形成工程において、トランジスタＴｒの各部を被覆するように、応力印加層ＳＫを形成する。その後、第１実施形態の各工程を実施することで、上記のように、半導体装置１００ｄを形成する。
また、上記の絶縁膜の他に、高濃度不純物領域１１２Ｈｓ，１１２Ｈｄの上面を被覆するシリサイド膜（図示なし）を、上記の応力印加層ＳＫとして形成しても良い。
なお、上記の実施形態において、半導体装置１００，１００ｂ，１００ｃ、１００ｄは、本発明の半導体装置に相当する。また、上記の実施形態において、半導体基板１０１は、本発明の半導体基板に相当する。また、上記の実施形態において、半導体素子１１０，１１０ｂは、本発明の半導体素子に相当する。また、上記の実施形態において、ゲート電極１１１ｇ，１１１ｇｂは、本発明のゲート電極に相当する。また、上記の実施形態において、ダミーゲート電極１１１ｇｄは、本発明のダミーゲート電極に相当する。また、上記の実施形態において、金属膜１１１ｇｍは、本発明の導電膜に相当する。また、上記の実施形態において、ゲート絶縁膜１１１ｚ，１１１ｚｂは、本発明のゲート絶縁膜に相当する。また、上記の実施形態において、ダミーゲート絶縁膜１１１ｚｄは、本発明のダミーゲート絶縁膜に相当する。また、上記の実施形態において、高誘電体膜１１１ｚｍは、本発明の絶縁膜に相当する。また、上記の実施形態において、ソース・ドレイン領域１１２ｄ，１１２ｓは、本発明のソース・ドレイン領域に相当する。また、上記の実施形態において、凸部ＣＶ，ＣＶｂは、本発明の凸部に相当する。また、上記の実施形態において、溝Ｍ，Ｍｂは、本発明の溝に相当する。また、上記の実施形態において、平坦化膜ＳＺは、本発明の平坦化膜に相当する。また、上記の実施形態において、凹部ＴＲ，ＴＲｂは、本発明の凹部に相当する。
１００，１００ｂ，１００ｃ，１００ｄ：半導体装置、１０１：半導体基板、１０１ｃ：チャネル、１１０，１１０ｂ：半導体素子、１１１ｇ，１１１ｇｂ：ゲート電極、１１１ｇｄ：ダミーゲート電極、１１１ｇｍ：金属膜、１１１ｚ，１１１ｚｂ：ゲート絶縁膜、１１１ｚｄ：ダミーゲート絶縁膜、１１１ｚｍ：高誘電体膜、１１２Ｈｓ：高濃度不純物領域、１１２Ｌｓ：低濃度不純物領域、１１２ｄ，１１２ｓ：ソース・ドレイン領域、２００：素子分離領域、ＣＶ，ＣＶｂ：凸部、Ｍ，Ｍｂ：溝、ＰＲ：レジストパターン、ＳＫ：応力印加層、ＳＷ：サイドウォール、ＳＺ：平坦化膜、ＴＲ，ＴＲｂ：凹部、Ｔｒ：トランジスタ

Claims (1)

  1. 半導体基板の表面において半導体素子を構成するゲート絶縁膜およびゲート電極を形成する部分にダミーゲート絶縁膜を介してダミーゲート電極を形成すると共に、前記半導体素子を構成する一対のソース・ドレイン領域を、当該ダミーゲート電極を挟むように形成する第１ステップと、
    前記ダミーゲート電極の上面が露出し、前記一対のソース・ドレイン領域の上面が被覆されるように前記半導体基板の表面に平坦化膜を形成する第２ステップと、
    前記ダミーゲート電極および前記ダミーゲート絶縁膜を除去することによって、前記半導体基板において前記ダミーゲート電極および前記ダミーゲート絶縁膜が形成されていた表面を露出させ、当該表面部分に前記ソース・ドレイン領域に対して自己整合的な構成の開口を形成する第３ステップと、
    前記半導体基板において前記ソース・ドレイン領域に対して自己整合的な構成の前記開口内における前記半導体基板の表面についてエッチング処理を実施することで、前記半導体基板において前記ゲート電極が設けられる部分の表面を凹凸面に形成し、前記半導体基板の凹凸面のうち凸部では、前記一対のソース・ドレイン領域の表面と同一の面となり、前記半導体基板の凹凸面のうち凹部では、前記一対のソース・ドレイン領域の表面から内部へ向けて溝を設ける第４ステップと、
    前記半導体基板に形成された前記凹凸面を被覆するように絶縁膜を成膜することによって、前記半導体基板の凹凸面のうち凸部では、前記一対のソース・ドレイン領域の表面と同一の面を覆うように前記ゲート絶縁膜を形成し、前記半導体基板の凹凸面のうち凹部では、前記一対のソース・ドレイン領域の表面から内部へ向けて設けられた溝の面を覆うように前記ゲート絶縁膜を形成する第５ステップと、
    前記凹凸面に形成されたゲート絶縁膜を被覆するように導電膜を成膜することによって、前記半導体基板の凹凸面のうち凸部では、前記ゲート絶縁膜の上面にゲート電極を形成し、前記半導体基板の凹凸面のうち凹部では、前記ゲート絶縁膜が設けられた溝の内部を埋め込むようにゲート電極を形成する第６ステップと
    を有し、
    前記半導体基板の凹凸面の凸部と凹部とにおいて、前記一対のソース・ドレイン領域が同一の形状になるように、かつ、前記ゲート電極に対して自己整合的に、当該一対のソース・ドレイン領域を形成する、
    半導体装置の製造方法。
JP2009298319A 2009-12-28 2009-12-28 半導体装置の製造方法 Active JP5640379B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2009298319A JP5640379B2 (ja) 2009-12-28 2009-12-28 半導体装置の製造方法
US12/967,857 US8937349B2 (en) 2009-12-28 2010-12-14 Semiconductor component and manufacturing method thereof
CN2010105982465A CN102130171B (zh) 2009-12-28 2010-12-21 半导体元件和用于制造半导体元件的方法
US14/573,771 US9548360B2 (en) 2009-12-28 2014-12-17 Semiconductor component and manufacturing method thereof
US15/371,826 US9748384B2 (en) 2009-12-28 2016-12-07 Semiconductor component and manufacturing method thereof
US15/658,950 US9991383B2 (en) 2009-12-28 2017-07-25 Semiconductor component and manufacturing method thereof
US15/956,254 US10727335B2 (en) 2009-12-28 2018-04-18 Semiconductor component and manufacturing method thereof
US16/899,157 US11043590B2 (en) 2009-12-28 2020-06-11 Semiconductor component and manufacturing method thereof
US17/329,393 US11848380B2 (en) 2009-12-28 2021-05-25 Semiconductor component and manufacturing method thereof
US18/506,567 US12439630B2 (en) 2009-12-28 2023-11-10 Semiconductor component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009298319A JP5640379B2 (ja) 2009-12-28 2009-12-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011138947A JP2011138947A (ja) 2011-07-14
JP5640379B2 true JP5640379B2 (ja) 2014-12-17

Family

ID=44186379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009298319A Active JP5640379B2 (ja) 2009-12-28 2009-12-28 半導体装置の製造方法

Country Status (3)

Country Link
US (8) US8937349B2 (ja)
JP (1) JP5640379B2 (ja)
CN (1) CN102130171B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5640379B2 (ja) * 2009-12-28 2014-12-17 ソニー株式会社 半導体装置の製造方法
CN102931235B (zh) * 2011-08-12 2016-02-17 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制造方法
CN103000504A (zh) * 2011-09-14 2013-03-27 中国科学院微电子研究所 半导体器件及其制造方法
FR2995135B1 (fr) * 2012-09-05 2015-12-04 Commissariat Energie Atomique Procede de realisation de transistors fet
US9725310B2 (en) * 2013-12-20 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electromechanical system sensor and method of forming the same
CN105097916A (zh) * 2014-05-05 2015-11-25 中芯国际集成电路制造(上海)有限公司 Mos晶体管器件及其制作方法
CN105185799A (zh) * 2015-08-18 2015-12-23 格科微电子（上海）有限公司 具有三维晶体管结构的背照式图像传感器及其形成方法
JP6998244B2 (ja) * 2018-03-14 2022-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11527531B2 (en) * 2018-09-28 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed gate for an MV device
CN111599860B (zh) * 2019-02-20 2023-10-13 联华电子股份有限公司 金属氧化物半导体晶体管及其制造方法
US10985254B2 (en) 2019-06-28 2021-04-20 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
CN117476750A (zh) * 2022-07-22 2024-01-30 长鑫存储技术有限公司 一种半导体结构及其制作方法
WO2024111280A1 (ja) * 2022-11-25 2024-05-30 ソニーセミコンダクタソリューションズ株式会社 光検出装置および電子機器

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS506287A (ja) * 1973-05-18 1975-01-22
JPS6186534A (ja) 1984-09-29 1986-05-02 久保山　信義 減圧加熱発熱方法
JPS62126675A (ja) * 1985-11-27 1987-06-08 Toshiba Corp 半導体装置及びその製造方法
JPH0329656Y2 (ja) 1986-02-03 1991-06-24
JPH0222868A (ja) * 1988-07-11 1990-01-25 Nec Corp 絶縁ゲート電界効果トランジスタ
US20040144999A1 (en) * 1995-06-07 2004-07-29 Li Chou H. Integrated circuit device
JP3405681B2 (ja) * 1997-07-31 2003-05-12 株式会社東芝 半導体装置
US6187641B1 (en) * 1997-12-05 2001-02-13 Texas Instruments Incorporated Lateral MOSFET having a barrier between the source/drain region and the channel region using a heterostructure raised source/drain region
US6127233A (en) * 1997-12-05 2000-10-03 Texas Instruments Incorporated Lateral MOSFET having a barrier between the source/drain regions and the channel region
US6252272B1 (en) * 1998-03-16 2001-06-26 Kabushiki Kaisha Toshiba Semiconductor device, and method of fabricating the same
US6465842B2 (en) * 1998-06-25 2002-10-15 Kabushiki Kaisha Toshiba MIS semiconductor device and method of fabricating the same
JP3169124B2 (ja) * 1998-06-29 2001-05-21 日本電気株式会社 電界効果トランジスタおよびその製造方法
US6093947A (en) * 1998-08-19 2000-07-25 International Business Machines Corporation Recessed-gate MOSFET with out-diffused source/drain extension
JP2000091571A (ja) * 1998-09-11 2000-03-31 Oki Electric Ind Co Ltd 半導体装置
US6683362B1 (en) * 1999-08-24 2004-01-27 Kenneth K. O Metal-semiconductor diode clamped complementary field effect transistor integrated circuits
KR100372639B1 (ko) * 2000-06-21 2003-02-17 주식회사 하이닉스반도체 모스팻 소자의 제조방법
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
WO2003038448A1 (en) * 2001-10-26 2003-05-08 Potter Michael D An accelerometer and methods thereof
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
JP2004319704A (ja) * 2003-04-15 2004-11-11 Seiko Instruments Inc 半導体装置
US6853031B2 (en) * 2003-04-17 2005-02-08 United Microelectronics Corp. Structure of a trapezoid-triple-gate FET
JPWO2004097943A1 (ja) * 2003-04-28 2006-07-13 松下電器産業株式会社 半導体装置とその製造方法
US6744111B1 (en) * 2003-05-15 2004-06-01 Koucheng Wu Schottky-barrier tunneling transistor
US6936491B2 (en) * 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
US7280394B2 (en) * 2003-06-09 2007-10-09 Nantero, Inc. Field effect devices having a drain controlled via a nanotube switching element
US7297602B2 (en) * 2003-09-09 2007-11-20 Sharp Laboratories Of America, Inc. Conductive metal oxide gate ferroelectric memory transistor
US7144767B2 (en) * 2003-09-23 2006-12-05 International Business Machines Corporation NFETs using gate induced stress modulation
US7059190B2 (en) * 2003-10-08 2006-06-13 Denso Corporation Semiconductor dynamic sensor having variable capacitor formed on laminated substrate
US7105390B2 (en) * 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes
US7008833B2 (en) * 2004-01-12 2006-03-07 Sharp Laboratories Of America, Inc. In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications
US8394679B2 (en) * 2004-05-28 2013-03-12 Stellarray, Inc. Nano-structured gasket for cold weld hermetic MEMS package and method of manufacture
KR100594282B1 (ko) * 2004-06-28 2006-06-30 삼성전자주식회사 ＦｉｎＦＥＴ을 포함하는 반도체 소자 및 그 제조방법
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
KR100669556B1 (ko) * 2004-12-08 2007-01-15 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US20060125121A1 (en) * 2004-12-15 2006-06-15 Chih-Hsin Ko Capacitor-less 1T-DRAM cell with Schottky source and drain
US7238999B2 (en) * 2005-01-21 2007-07-03 Honeywell International Inc. High performance MEMS packaging architecture
US7449355B2 (en) * 2005-04-27 2008-11-11 Robert Bosch Gmbh Anti-stiction technique for electromechanical systems and electromechanical device employing same
SG127754A1 (en) * 2005-05-16 2006-12-29 Sensfab Pte Ltd Silicon microphone
JP2007005568A (ja) * 2005-06-23 2007-01-11 Toshiba Corp 半導体装置
KR100712524B1 (ko) * 2005-08-09 2007-04-30 삼성전자주식회사 확장된 게이트 표면적을 갖는 드라이브 트랜지스터를구비한 ｃｍｏｓ 이미지 센서 및 그 제조방법
US7482664B2 (en) * 2006-01-09 2009-01-27 Microsoft Corporation Out-of-plane electrostatic actuator
JP2007243105A (ja) * 2006-03-13 2007-09-20 Sony Corp 半導体装置およびその製造方法
US7180019B1 (en) * 2006-06-26 2007-02-20 Temic Automotive Of North America, Inc. Capacitive accelerometer or acceleration switch
US7875484B2 (en) * 2006-11-20 2011-01-25 Alces Technology, Inc. Monolithic IC and MEMS microfabrication process
US8338245B2 (en) * 2006-12-14 2012-12-25 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing stress-engineered spacers
JP5326274B2 (ja) * 2007-01-09 2013-10-30 ソニー株式会社 半導体装置および半導体装置の製造方法
US7514760B1 (en) * 2007-03-09 2009-04-07 Silicon Clocks, Inc. IC-compatible MEMS structure
US8736016B2 (en) * 2007-06-07 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained isolation regions
JP2009094571A (ja) 2007-10-03 2009-04-30 Toshiba Corp 半導体集積回路
JP2009302317A (ja) * 2008-06-13 2009-12-24 Renesas Technology Corp 半導体装置およびその製造方法
US8796746B2 (en) * 2008-07-08 2014-08-05 MCube Inc. Method and structure of monolithically integrated pressure sensor using IC foundry-compatible processes
US8187902B2 (en) * 2008-07-09 2012-05-29 The Charles Stark Draper Laboratory, Inc. High performance sensors and methods for forming the same
US8637953B2 (en) * 2008-07-14 2014-01-28 International Business Machines Corporation Wafer scale membrane for three-dimensional integrated circuit device fabrication
US7642147B1 (en) * 2008-10-01 2010-01-05 International Business Machines Corporation Methods for removing sidewall spacers
WO2010077998A1 (en) * 2008-12-16 2010-07-08 Silicon Light Machines Corporation Method of fabricating an integrated device
US8089144B2 (en) * 2008-12-17 2012-01-03 Denso Corporation Semiconductor device and method for manufacturing the same
JP4858547B2 (ja) * 2009-01-09 2012-01-18 株式会社デンソー 半導体装置およびその製造方法
US8722537B2 (en) * 2009-03-19 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-sacrificial layer and method
DE102009015747B4 (de) * 2009-03-31 2013-08-08 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
US8393212B2 (en) * 2009-04-01 2013-03-12 The Boeing Company Environmentally robust disc resonator gyroscope
US8481386B2 (en) * 2009-04-09 2013-07-09 The Regents Of The University Of California Nanocrystal memories and methods of forming the same
DE102009021485B4 (de) * 2009-05-15 2017-10-05 Globalfoundries Dresden Module One Llc & Co. Kg Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist sowie Verfahren zu dessen Herstellung
WO2010139067A1 (en) * 2009-06-02 2010-12-09 Micralyne Inc. Semi-conductor sensor fabrication
US7736931B1 (en) * 2009-07-20 2010-06-15 Rosemount Aerospace Inc. Wafer process flow for a high performance MEMS accelerometer
TWI396242B (zh) * 2009-08-11 2013-05-11 Pixart Imaging Inc 微電子裝置、微電子裝置的製造方法、微機電封裝結構及其封裝方法
JP5434365B2 (ja) * 2009-08-24 2014-03-05 ソニー株式会社 半導体装置及びその製造方法
DE102009039421B4 (de) * 2009-08-31 2017-09-07 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
JP5498107B2 (ja) * 2009-09-24 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5640379B2 (ja) * 2009-12-28 2014-12-17 ソニー株式会社 半導体装置の製造方法
US8119473B2 (en) * 2009-12-31 2012-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature anneal for aluminum surface protection
US8298875B1 (en) * 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9006801B2 (en) * 2011-01-25 2015-04-14 International Business Machines Corporation Method for forming metal semiconductor alloys in contact holes and trenches
KR101784324B1 (ko) * 2011-04-18 2017-11-06 삼성전자 주식회사 반도체 장치의 제조 방법
CN108281358A (zh) * 2011-05-12 2018-07-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
FR2977885A1 (fr) * 2011-07-12 2013-01-18 Commissariat Energie Atomique Procede de realisation d'une structure a electrode enterree par report direct et structure ainsi obtenue
US8587077B2 (en) * 2012-01-02 2013-11-19 Windtop Technology Corp. Integrated compact MEMS device with deep trench contacts
US20130241007A1 (en) * 2012-03-15 2013-09-19 International Business Machines Corporation Use of band edge gate metals as source drain contacts
US8729646B2 (en) * 2012-08-09 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming the same
US9028628B2 (en) * 2013-03-14 2015-05-12 International Business Machines Corporation Wafer-to-wafer oxide fusion bonding
US10175188B2 (en) * 2013-03-15 2019-01-08 Robert Bosch Gmbh Trench based capacitive humidity sensor
US9034748B2 (en) * 2013-09-04 2015-05-19 International Business Machines Corporation Process variability tolerant hard mask for replacement metal gate finFET devices
US9117841B2 (en) * 2013-10-07 2015-08-25 Freescale Semiconductor, Inc. Mergeable semiconductor device with improved reliability
US9059164B2 (en) * 2013-10-22 2015-06-16 International Business Machines Corporation Embedded interlevel dielectric barrier layers for replacement metal gate field effect transistors
US9725310B2 (en) * 2013-12-20 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electromechanical system sensor and method of forming the same
US9105662B1 (en) * 2014-01-23 2015-08-11 International Business Machines Corporation Method and structure to enhance gate induced strain effect in multigate device
US9543216B2 (en) * 2015-06-05 2017-01-10 Globalfoundries Inc. Integration of hybrid germanium and group III-V contact epilayer in CMOS
US10256161B2 (en) * 2016-02-17 2019-04-09 International Business Machines Corporation Dual work function CMOS devices
US10199464B2 (en) * 2017-02-21 2019-02-05 International Business Machines Corporation Techniques for VFET top source/drain epitaxy

Also Published As

Publication number Publication date
US20110156136A1 (en) 2011-06-30
US8937349B2 (en) 2015-01-20
US10727335B2 (en) 2020-07-28
US20200303546A1 (en) 2020-09-24
US20170092762A1 (en) 2017-03-30
CN102130171A (zh) 2011-07-20
US20240088290A1 (en) 2024-03-14
US20210296496A1 (en) 2021-09-23
US11043590B2 (en) 2021-06-22
US20180240908A1 (en) 2018-08-23
CN102130171B (zh) 2013-12-11
US9991383B2 (en) 2018-06-05
US20150102402A1 (en) 2015-04-16
US11848380B2 (en) 2023-12-19
US9548360B2 (en) 2017-01-17
US12439630B2 (en) 2025-10-07
US20170330967A1 (en) 2017-11-16
JP2011138947A (ja) 2011-07-14
US9748384B2 (en) 2017-08-29

Similar Documents

Publication Publication Date Title
JP5640379B2 (ja) 半導体装置の製造方法
US9881797B2 (en) Replacement gate electrode with multi-thickness conductive metallic nitride layers
US9230959B2 (en) FinFETs having dielectric punch-through stoppers
JP5816560B2 (ja) 半導体装置およびその製造方法
CN101752365A (zh) 集成电路结构
TW201419545A (zh) 元件與其形成方法
KR20170137637A (ko) 반도체 장치 및 그 제조 방법
US7655976B2 (en) Field effect transistors having protruded active regions and methods of fabricating such transistors
US7494895B2 (en) Method of fabricating a three-dimensional MOSFET employing a hard mask spacer
JP4939548B2 (ja) 半導体デバイス構造体を製造するための方法
CN109285889B (zh) 半导体结构及其形成方法
JP2008258354A (ja) 半導体装置及びその製造方法
CN101207042A (zh) 半导体器件
JP5073158B2 (ja) 半導体装置及びその製造方法
US7638400B2 (en) Method for fabricating semiconductor device
KR100567333B1 (ko) 반도체 소자의 제조 방법
JP2007073757A (ja) 半導体装置の製造方法
JP2006196757A (ja) 細線状ｍｏｓｆｅｔを含む半導体装置
JP2005032874A (ja) 半導体装置および半導体装置の製造方法
KR20040022565A (ko) 반도체 장치의 트랜지스터 및 그 제조 방법
KR20100078624A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140808

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141013

R151 Written notification of patent or utility model registration

Ref document number: 5640379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250