JP5537787B2

JP5537787B2 - 半導体装置の作製方法

Info

Publication number: JP5537787B2
Application number: JP2008224178A
Authority: JP
Inventors: 舜平山崎; 健吾秋元
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2008-09-01
Filing date: 2008-09-01
Publication date: 2014-07-02
Anticipated expiration: 2028-09-01
Also published as: JP2010062229A

Description

本発明は酸化物半導体を用いた半導体素子、例えば薄膜トランジスタ、該薄膜トランジスタを用いた半導体装置又は表示装置に関する。

液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度は高いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しないといった特性を有している。

これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）や、ＩｎＧａＯ_３（ＺｎＯ）_ｍを用いて薄膜トランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
特開２００７−１２３８６１号公報特開２００７−９６０５５号公報

酸化物半導体をチャネル形成領域とする薄膜トランジスタは、アモルファスシリコンを用いた薄膜トランジスタよりも動作速度が速く、多結晶シリコンを用いた薄膜トランジスタよりも製造工程が簡単であるといった特性を有している。一方、酸化物半導体をチャネル形成領域とする薄膜トランジスタは、オフ電流が増大してしまうといった問題を有している。ここでオフ電流とはトランジスタがオフ状態にあるときに、ソースとドレイン間に流れる電流をいう。

そこで本発明は、酸化物半導体をチャネル形成領域とする薄膜トランジスタのオフ電流を低減することを目的の一とする。

本発明の例示的な一態様は、酸化物半導体層をチャネル形成領域とする薄膜トランジスタであって、該酸化物半導体層のゲート絶縁層とは反対側（バックチャネル側）であって、保護膜である絶縁膜と接する面の酸素濃度を制御することを要旨とする。すなわち、当該酸化物半導体層のバックチャネル側の面の酸素濃度を高くして、オフ電流の低減を図らんとするものである。酸化物半導体の酸素濃度を高くすることで微結晶の生成が抑制され非晶質化する。酸化物半導体において酸素濃度が高く非晶質化した領域は高抵抗化するので、電流は流れにくくなる。

本発明の例示的な一態様は、酸化物半導体層をチャネル形成領域とする薄膜トランジスタであって、該酸化物半導体層のゲート絶縁層とは反対側（バックチャネル側）であって、保護膜である絶縁膜と接する面に酸素ラジカル処理を行うことを要旨とする。すなわち、当該酸化物半導体層のバックチャネル側の面に酸素プラズマ処理を行うことで、該酸化物半導体の酸素濃度を高くして、オフ電流の低減を図らんとするものである。代表的な酸素プラズマ処理は、酸素ガスのグロー放電プラズマで生成されたラジカルで酸化物半導体の表面を処理することであるが、プラズマを生成するガスとしては酸素のみでなく、酸素ガスと希ガスの混合ガスであってもよい。

酸化物半導体として、代表的にはインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体膜が適用される。他の材料として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）のいずれか一をタングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）と置換したものも含まれる。
なお、以下の説明においてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いて形成された半導体層を「ＩＧＺＯ半導体層」とも記す。

酸化物半導体の酸素濃度を高くすることで微結晶の生成が抑制され非晶質化する。酸化物半導体において酸素濃度が高く非晶質化した領域は高抵抗化するので、電流が流れにくくなる。すなわち、バックチャネル側であって保護膜である絶縁膜と接する領域の酸素濃度を高めることで、オフ電流を低減することができる。

本発明は、薄膜トランジスタのチャネルを形成する半導体層として酸素過剰型の酸化物半導体層を用い、ソース領域及びドレイン領域として酸素欠乏型の酸化物半導体層を用いる。ソース領域及びドレイン領域の酸素欠乏酸化物半導体層は結晶粒を有している。

酸素欠乏型の酸化物半導体層は微結晶粒を有し、これをソース領域またはドレイン領域として積極的に設けることにより、金属層であるソース電極層またはドレイン電極層と、酸化物半導体層との間を良好な接合としてショットキー接合に比べて熱的にも安定動作を有せしめる。

また、チャネルのキャリアを供給する（ソース側）、またはチャネルのキャリアを安定して吸収する（ドレイン側）、または抵抗成分をソース電極層（またはドレイン電極層）との界面に作らないためにも積極的に微結晶粒を有するソース領域またはドレイン領域を設けることは価値がある。また、高いドレイン電圧でも良好な移動度を保持するためにも低抵抗化は重要である。

ここで、酸素過剰型の酸化物半導体層と、酸素欠乏型の酸化物半導体層の例を示す。サンプルはガラス基板上にＤＣスパッタ法によって４００ｎｍの酸化物半導体膜を成膜し、ＸＲＤ（Ｘ線解析）測定を行った。成膜条件は、圧力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を室温とし、アルゴンガス流量を１０ｓｃｃｍとし、酸素流量を５ｓｃｃｍとし、ターゲットは、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１を混合、焼結したターゲットを用いた。

図７は、そのＸＲＤ測定チャートである。成膜直後のチャートが図７中でａｓ−ｄｅｐｏと示したものに相当する。また、図７には、成膜後に窒素雰囲気３５０℃、１時間の熱処理後のチャートと、成膜後に窒素雰囲気５００℃、１時間の熱処理後のチャートと、成膜後に窒素雰囲気６００℃、１時間の熱処理後のチャートと、成膜後に窒素雰囲気７００℃、１時間の熱処理後のチャートとを見比べるために、便宜上、並べて図示している。７００℃の熱処理後の試料では、明確に結晶を示すピークが３０〜３５°の範囲と、５５〜６０°の範囲とで観察される。

結晶粒の有無や、結晶粒の大きさや、結晶粒の分布状態を調べるため、ガラス基板上にＤＣスパッタ法により５０ｎｍの酸化物半導体膜を成膜し、ＦＩＢ（ＦｏｃｕｓｅｄＩｏｎｂｅａｍ）により端面を切り出し、高分解能透過電子顕微鏡（日立製作所製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で加速電圧を３００ｋＶとし、断面観察を行った。

Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１を混合、焼結したターゲットを用い、アルゴンガス流量５ｓｃｃｍ、酸素流量４０ｓｃｃｍとして酸素過多条件としてスパッタ成膜を行った試料１と、酸素ガスを導入せずにアルゴンガス流量４０ｓｃｃｍのみとし、他の条件を同じとした酸素欠乏条件でスパッタ成膜を行った試料２とを用意してそれぞれ断面観察を行った。

試料１を５０万倍で観察した結果が図８であり、試料２を５０万倍で観察した結果が図９である。試料１においては、酸化物半導体膜中に結晶粒は確認できないが、試料２において酸化物半導体膜中に直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜４ｎｍ程度の結晶粒が散在していることが確認できる。

また、試料１の成膜条件の後、さらに窒素雰囲気３５０℃、１時間の熱処理を行った試料３と、試料２の成膜条件の後、さらに窒素雰囲気３５０℃、１時間の熱処理を行った試料４とを用意してそれぞれ断面観察を行った。

試料３を５０万倍で観察した結果が図１０であり、試料４を５０万倍で観察した結果が図１１である。また、試料３においては、ＩＧＺＯ膜中に結晶粒は確認できないが、試料４において酸化物半導体膜中に直径１ｎｍ〜１０ｎｍ程度、代表的には２ｎｍ〜４ｎｍ程度の結晶粒が散在していることが確認できる。

また、試料１乃至４を用いてＸＲＤ測定を行ったところ、図７に示したａｓ−ｄｅｐｏと示したものと、窒素雰囲気３５０℃、１時間の熱処理を行った試料と、それぞれ同様に明確に結晶を示すピークが確認できない結果が得られた。

このように、スパッタ成膜条件を酸素過多条件とした試料１では結晶粒がＴＥＭ写真で確認されず、酸素欠乏条件とした試料２ではＴＥＭ写真で結晶粒が確認された原因を以下に示す。

酸素欠乏条件とした試料２では、スパッタターゲットをＡｒでたたいた時に本来結晶化する化学量論比の粒にＡｒイオンのプラズマエネルギーが与えられ、飛翔中（ターゲットから基板まで）に結晶化、または粒子成長が行われる。よって、成膜中の結晶粒は角部も観察される。また、３５０℃で熱処理すると、結晶粒の周辺のアモルファス成分の酸素と反応して、図１１に示すように図９に比べて結晶粒の粒界はぼける、即ち不明瞭になる傾向が観察されている。アモルファス成分内での結晶の秩序性が結晶粒より周辺に発展成長していっていると考えられる。

よって、酸素欠乏条件でより酸素濃度の少ない酸化物半導体膜が形成され、ｎ＋型がより高濃度キャリア領域をもって構成されると考えられる。この結晶粒の生成過程より、ターゲットの成分比、成膜圧力、反応性スパッタの成膜条件などを適宜調節することで結晶粒の密度や、直径サイズは、１ｎｍ〜１０ｎｍの範囲で調節されうると言える。

一方、酸素過多条件とした試料１ではスパッタターゲットをたたいて飛翔中にプラズマエネルギーで結晶成長を生じたくても同時に酸素が過剰にあるため、各元素は酸素と反応が強く、酸化物半導体膜の結晶成長メカニズムをともなうことができず、ガラス状（アモルファス状）で基板上に全ての成分が成膜される。

もちろん、酸素欠乏条件と酸素過多条件の中間の条件は、スパッタ成膜の酸素の混入の程度でプロセスが調節される。また、スパッタ法はターゲットに対して強いエネルギーをＡｒイオンで与えるため、本体、成膜された酸化物半導体中には強い歪エネルギーが内在すると考えられる。この歪エネルギーを解放するため２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行う。この熱処理により原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、成膜と熱処理（光アニールも含む）は重要である。なお、２００℃〜６００℃の熱処理は、７００℃を超えた熱処理のように、原子の大きな移動による単結晶成長までには至っていない。

７００℃以上の加熱温度では明瞭な結晶成長が観察され、図７に示すようにＸＲＤでも結晶ピークが観察される。一方、酸素欠乏条件と酸素過多条件の両方とも、図７に示すように、ＸＲＤ測定では結晶成分またはその結晶の程度が少ないためか、結晶粒の大きさが小さいためか、その他の要因のためかは不明であるが、観測されない。

図１２はスパッタリング法で、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１を混合、焼結したターゲットを用い、アルゴンと酸素の混合ガスをスパッタガスとして、酸素分圧を変化させて得られた酸化物半導体膜の導電率を示す。サンプルはいずれもスパッタ成膜後に３５０℃で熱処理を行ったものである。

図１２のグラフより、酸素分圧が０％のサンプルの導電率が高く、酸素分圧が１０〜４０％の領域では１×１０^−４Ｓ／ｃｍ程度の導電率が得られている。この結果は、グラフの横軸をスパッタガスの酸素分圧で表しているが、酸素分圧の増加とともに酸化物半導体膜中に取り込まれる酸素の量も増加することから、酸化物半導体膜中の酸素濃度の増加と共に導電率が低下することを示している。すなわち、酸素欠乏型の酸化物半導体膜では、１×１０^−１Ｓ／ｃｍ以上の導電率が得られ、酸素過剰型の酸化物半導体膜では概略１×１０^−４Ｓ／ｃｍ程度かそれ以下の導電率となっている。この結果は、図８乃至図１１で示す電子顕微鏡写真の結果とも対応しており、酸素欠乏型の酸化物半導体膜では微結晶粒の存在により導電率が高くなっている。

以下に、酸素濃度により導電率が変化する酸化物半導体膜の特性を利用した薄膜トランジスタの実施形態について示す。

なお、以下に示す実施の形態は、本発明を例示するものであり、以下の説明に限定されず本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

（実施の形態１）
本形態は、酸化物半導体をチャネル形成領域とする薄膜トランジスタのオフ電流を低減することを目的とする。以下に例示的な一実施形態を図１、図２、図３、図５を用いて説明する。

図１（Ａ１）及び（Ａ２）は薄膜トランジスタ１７０ａの構成を示す。ここで図１（Ａ１）は平面図を示し、図１（Ａ２）は図１（Ａ１）における線Ａ１−Ａ２の断面図である。図１（Ａ１）及び（Ａ２）は、基板１００上に、ゲート電極層１０１、ゲート絶縁層１０２、酸化物半導体層１０３、ソース領域１０４ａ、ドレイン領域１０４ｂ、ソース電極層１０５ａ、ドレイン電極層１０５ｂ、保護膜として用いる絶縁層１０８を示す。この構成によれば、ゲート絶縁層１０２に接して設けられる酸化物半導体層１０３が薄膜トランジスタのチャネル形成領域を構成する。

酸化物半導体層１０３と、ソース領域１４０ａ及びドレイン領域１０４ｂは共に酸化物半導体で形成される。ここで、酸化物半導体層１０３として酸素過剰型の酸化物半導体を用い、ソース領域１４０ａ及びドレイン領域１４０ｂとして酸素欠乏型の酸化物半導体を用いる。

酸化物半導体層１０３としてＩｎ、Ｇａ、及びＺｎを含む酸素過剰型酸化物半導体膜を用い、ソース電極層１０５ａ又はドレイン電極層１０５ｂと酸化物導体層１０３との間に、酸素欠乏型酸化物半導体でソース領域１０４ａ及びドレイン領域１０４ｂを意図的に設けることによってオーミック性のコンタクトを形成する。また、酸化物半導体層１０３、ソース領域１０４ａ又はドレイン領域１０４ｂとして、Ｉｎ、Ｇａ、及びＺｎのいずれか一をタングステン、モリブデン、チタン、ニッケル、アルミニウムと置換してもよい。

酸素過剰型の酸化物半導体は、微結晶粒を含まず抵抗が高いのでチャネル形成領域とするのに好適である。一方、酸素欠乏酸化物半導体は微結晶粒を有している。結晶粒を有する酸素欠乏酸化物半導体層をソース領域１４０ａまたはドレイン領域１４０ｂとして積極的に設けることにより、金属層であるソース電極層１５０ａ及びドレイン電極層１５０ｂと、酸化物半導体層１０３との間を良好な接合としてショットキー接合に比べて熱的にも安定動作を有せしめることが可能となる。

また、チャネルのキャリアを供給する（ソース側）、またはチャネルのキャリアを安定して吸収する（ドレイン側）、または抵抗成分をソース電極層１５０ａ（またはドレイン電極層１５０ｂ）との界面に作らないためにも積極的に結晶粒を有するソース領域１４０ａ及びドレイン領域１４０ｂを設けることは重要である。高いドレイン電圧でも良好な移動度を保持するためにも低抵抗化は重要である。

酸化物半導体層１０３のゲート絶縁層１０２とは反対側の面であって、ソース領域１０４ａとドレイン領域１０４ｂの間の領域（チャネルエッチ部）には、酸素プラズマ処理によって形成された高抵抗域１０６を有している。同様に、酸素欠乏型の酸化物半導体で形成されるソース領域１４０ａ及びドレイン領域１４０ｂの内側側面部にも高抵抗領域１０７が酸素プラズマ処理によって形成される。代表的な酸素プラズマ処理は、酸素ガスのグロー放電プラズマで生成されたラジカルで酸化物半導体の表面を処理することであるが、プラズマを生成するガスとしては酸素のみでなく、酸素ガスと希ガスの混合ガスであってもよい。

図１（Ａ２）は、ソース領域１０４ａとドレイン領域１０４ｂとの間の酸化物半導体層１０３の一部がエッチングされたチャネルエッチ型の薄膜トランジスタであるが、チャネルエッチ部は、工程中に酸素が抜けて酸素欠乏型の酸化物半導体層となりやすい。そこで、酸素プラズマ処理によって酸化物半導体層１０３に形成される高抵抗領域１０６は、他の領域に比べて酸素濃度が同じか、むしろ高くなるようにする。酸化物半導体中に過剰な酸素が導入して高抵抗化を図るためである。

また、酸素欠乏型の酸化物半導体で形成されるソース領域１４０ａ及びドレイン領域１４０ｂは導電率が高いが、酸素プラズマ処理により膜中に酸素を含ませ、酸素過剰型の酸化物半導体とすることで、高抵抗化を図ることができる。すなわち、酸素プラズマ処理により、当初１×１０^−１Ｓ／ｃｍ以上の導電率であったものが、１×１０^−４Ｓ／ｃｍ程度にまで導電率を低減させることが可能となる。
これにより、ソースとドレイン間であって、チャネルエッチ部流れるリーク電流を低減させることができる。

絶縁層１０８は、酸化シリコン又は酸化アルミニウムで形成する。また、酸化シリコン又は酸化アルミニウム上に窒化シリコン、窒化アルミニウム、酸化窒化シリコン又は酸化窒化アルミニウムを積層することで、保護膜としてより機能を高めることができる。いずれにしても、酸化物半導体層１０３の高抵抗領域１０６と接する領域は酸化物による絶縁層１０８と接するようにすることが好ましい。高抵抗領域１０６の酸素欠乏を防ぐためである。
また、高抵抗領域１０６が窒化物による絶縁層と直接的に接しない構成とすることで、窒化物中の水素が拡散して高抵抗領域１０６、すなわち酸化物半導体層１０３に水酸基などに起因する欠陥を生成するのを防ぐことができる。

図１（Ａ１）及び（Ａ２）の薄膜トランジスタ１７０ａは、ソース領域１０４ａ及びドレイン領域１０４ｂとソース電極層１０５ａ及びドレイン電極層１０５ｂとを別のマスクを用いてエッチング加工した例であり、ソース領域１０４ａ及びドレイン領域１０４ｂとソース電極層１０５ａ及びドレイン電極層１０５ｂとは形状が異なる例を示す。

図１（Ｂ１）及び（Ｂ２）は薄膜トランジスタ１７０ｂの構成を示す。ここで図１（Ｂ１）は平面図を示し、図１（Ｂ２）は図１（Ｂ１）における線Ｂ１−Ｂ２の断面図である。

図１（Ｂ１）及び（Ｂ２）の薄膜トランジスタ１７０ｂは、ソース領域１０４ａ及びドレイン領域１０４ｂとソース電極層１０５ａ及びドレイン電極層１０５ｂとを同じマスクを用いてエッチング加工した例であり、ソース領域１０４ａ及びドレイン領域１０４ｂとソース電極層１０５ａ及びドレイン電極層１０５ｂとは同様な形状を反映している例を示す。酸化物半導体層１０３の高抵抗領域１０６及び高抵抗領域１０７の構成は図１（Ａ２）と同様である。

また、図１（Ａ１）、（Ａ２）、（Ｂ１）及び（Ｂ２）の薄膜トランジスタ１７０ａ、薄膜トランジスタ１７０ｂは、酸化物半導体層１０３上において、ソース電極層１０５ａ及びドレイン電極層１０５ｂの端部とソース領域１０４ａ及びドレイン領域１０４ｂの端部が一致せず、ソース領域１０４ｂ及びドレイン領域１０４ｂが一部露出している例である。

一方、図２（Ａ１）及び（Ａ２）の薄膜トランジスタ１７０ｃは、酸化物半導体層１０３とソース領域１０４ａ及びドレイン領域１０４ｂとを同じマスクを用いてエッチング加工する例であり酸化物半導体層１０３とソース領域１０４ａ及びドレイン領域１０４ｂの端部は一致している。なお、図２（Ａ１）及び（Ａ２）の薄膜トランジスタ１７０ｃは、酸化物半導体層１０３上において、ソース電極層１０５ａ及びドレイン電極層１０５ｂの端部とソース領域１０４ａ及びドレイン領域１０４ｂの端部も一致する例である。

次に、図１（Ａ１）及び（Ａ２）の薄膜トランジスタ１７０ａの作製方法を図３の（Ａ）乃至（Ｇ）を用いて説明する。

基板１００上にゲート電極層１０１、ゲート絶縁層１０２、酸化物半導体膜１１１を形成する（図３（Ａ）参照。）。基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板１００の大きさは、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、７３０ｍｍ×９２０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍ、１５００ｍｍ×１８００ｍｍ、１９００ｍｍ×２２００ｍｍ、２１６０ｍｍ×２４６０ｍｍ、２４００ｍｍ×２８００ｍｍ、又は２８５０ｍｍ×３０５０ｍｍ等を用いることができる。

ゲート電極層１０１は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いて形成する。ゲート電極層１０１は、スパッタ法や真空蒸着法で基板１００上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。また、銀、金、銅などの導電性ナノペーストを用いてインクジェット法により吐出し焼成して、ゲート電極層１０１を形成することができる。なお、ゲート電極層１０１の密着性向上と基板や下地膜への拡散を防ぐバリアメタルとして、上記金属材料の窒化物膜を、基板１００及びゲート電極層１０１の間に設けてもよい。また、ゲート電極層１０１は単層構造としても積層構造としてもよく、例えば基板１００側からモリブデン膜とアルミニウム膜との積層、モリブデン膜とアルミニウムとネオジムとの合金膜との積層、チタン膜とアルミニウム膜との積層、チタン膜、アルミニウム膜及びチタン膜との積層などを用いることができる。

ゲート絶縁層１０２は、スパッタ法を用いて酸化シリコン膜などの絶縁膜で形成する。また、ゲート絶縁層１０２として、スパッタ法によりゲート電極層１０１上に窒化シリコン膜を形成し、窒化シリコン膜上にスパッタ法により酸化シリコン膜を積層してもよい。また、ゲート絶縁層１０２として、アルミニウム、イットリウム、又はハフニウムの酸化物、窒化物、酸化窒化物、又は窒化酸化物の一種又はそれらの化合物を少なくとも２種以上含む化合物を用いることもできる。また、ゲート絶縁層１０２に、塩素、フッ素などのハロゲン元素を含ませてもよい。ゲート絶縁層１０２中のハロゲン元素の濃度は、濃度ピークにおいて１×１０^１５ａｔｏｍｓ／ｃｍ^３以上１×１０^２０ａｔｏｍｓ／ｃｍ^３以下とすればよい。

ゲート絶縁層に含まれる水素が酸化物半導体層の酸素と反応するとＨ_２ＯやＯＨを作りやすく、キャリアキラーとしての阻害要因となり、信頼性の劣化を招く恐れがある。即ち、プラズマＣＶＤ法で水素を含む絶縁膜をゲート絶縁層として用いる場合、ゲート絶縁層の水素が、酸素過剰酸化物半導体層の酸素と反応してしまう恐れがあるため、好ましくない。従って、ゲート絶縁層の水素濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得られる濃度ピークが２×１０^１９ｃｍ^−３以下とすることが好ましい。

ゲート絶縁層１０２中の水素をより少なくするため、ゲート絶縁層１０２を単結晶シリコンのターゲットを用いてアルゴンガスと酸素ガスを用い、スパッタリング法で成膜する。この成膜法によれば、ゲート絶縁層１０２に含まれる水素を少なくすることが出来、ゲート絶縁層１０２中の水素が拡散し、半導体膜１１１中の過剰な酸素と反応して欠陥を生成することを防ぐことができる。

そのため、スパッタリング装置のチャンバー内をクライオポンプなどで真空排気し、到達最低圧力を１×１０^−７〜１×１０^−１０Ｔｏｒｒ（約１×１０^−５Ｐａ以上１×１０^−８Ｐａ）の超高真空領域、所謂、ＵＨＶ領域中でスパッタを行うことが好ましい。また、ゲート絶縁層１０２と半導体膜１１１の界面を大気に触れさせないように連続的に積層する際、ゲート絶縁層１０２の表面に酸素ラジカル処理を行い、表面を酸素過剰領域とすることは、その後の工程での信頼性向上のための熱処理において、酸素の半導体膜１１１界面の改質のための供給源を作る上で有効である。

連続成膜をして、ゲート絶縁層１０２と半導体膜１１１の界面に水分を付着させないことも重要である。そのために、ゲート絶縁層１０２及び酸化物半導体膜１１１はマルチチャンバ構成のスパッタリング装置を用いることで、大気に曝さずに連続的に形成することができる。連続して成膜すると、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができる。

アクティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御することが困難である。しきい値電圧値が高く、しきい値電圧の絶対値が大きい薄膜トランジスタの場合には、駆動電圧が低い状態では薄膜トランジスタとしてのスイッチング機能を果たすことができず、負荷となる恐れがある。また、しきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。

ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きである。よって、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いる薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが望ましい。

薄膜トランジスタのしきい値電圧は、酸化物半導体層の界面、即ち、酸化物半導体層とゲート絶縁層の界面に大きく影響すると考えられる。そこで、これらの界面を清浄な状態で形成することによって、薄膜トランジスタの電気特性を向上させるとともに、製造工程の複雑化を防ぐことができ、量産性と高性能の両方を備えた薄膜トランジスタを実現する。

特に酸化物半導体膜１１１とゲート絶縁層１０２との界面に大気中の水分が存在すると、薄膜トランジスタの電気的特性の劣化、しきい値電圧のばらつき、ノーマリーオンになりやすいといった問題を招く。酸化物半導体層とゲート絶縁層とを連続成膜することで、このような水素化合物を排除することができる。

酸化物半導体膜１１１としては、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を形成する。例えば、酸化物半導体膜１１１として、スパッタリング法を用いて、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜１１１を膜厚５０ｎｍで形成する。具体的な条件例としては、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットを用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜することができる。また、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。

Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットを用いて、希ガス雰囲気下、または酸素雰囲気下で成膜する。ここでは酸素を限りなく多く酸化物半導体膜１１１に含ませるために、ターゲットとしてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体を用い、酸素のみの雰囲気下、または酸素が９０％以上、且つ、Ａｒが１０％以下の雰囲気下でパルスＤＣスパッタ法のスパッタリングを行い、酸素過剰の酸化物半導体膜１１１を形成する。

大気に触れることなくゲート絶縁層１０２と酸素過剰の酸化物半導体膜１１１とを連続成膜することにより、酸素過剰の膜同士のため界面状態を安定させ、薄膜トランジスタの信頼性を向上させることができる。酸化物半導体膜１１１の成膜前に基板が大気に触れた場合、水分などが付着し、界面状態に悪影響を与え、しきい値のバラツキや、電気特性の劣化、ノーマリーオンの薄膜トランジスタになってしまう恐れがある。水分は水素化合物であり、大気に触れることなく、連続成膜することによって、水素化合物が界面に存在することを排除することができる。従って、連続成膜することにより、しきい値のバラツキの低減や、電気特性の劣化の防止や、薄膜トランジスタがノーマリーオン側にシフトすることを低減、望ましくはシフトをなくすことができる。

次に半導体膜１１１をマスク１１３を用いてエッチングにより加工し、酸化物半導体層１１２を形成する（図３（Ｂ）参照。）。酸化物半導体層１１２は、フォトリソグラフィ技術または液滴吐出法によりマスク１１３を形成し、当該マスク１１３を用いて半導体膜１１１をエッチングすることで、形成することができる。酸化物半導体層１１２の端部をテーパーを有する形状にエッチングすることで、段差形状による配線の段切れを防ぐことができる。

次に、ゲート絶縁層１０２、酸化物半導体層１１２上にＩｎ、Ｇａ、及びＺｎを含む酸素欠乏型の酸化物半導体膜である酸化物半導体膜１１４を形成する（図３（Ｃ）参照。）。酸化物半導体膜１１４上にマスク１１６を形成する。マスク１１６は、フォトリソグラフィ技術またはインクジェット法により形成する。酸化物半導体膜１１４をマスク１１６を用いてエッチングにより加工し、酸化物半導体膜１１５を形成する（図３（Ｄ）参照。）。酸化物半導体膜１１５は膜厚２〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とすればよい。酸化物半導体膜１１４は希ガス（好ましくはアルゴン）雰囲気下で成膜する。

また、酸化物半導体層１１２及び酸化物半導体膜１１４は成膜後に加熱処理を行うことが好ましい。加熱処理は成膜後であればどの段階で行っても良い。また、他の加熱処理と兼ねて行ってもよい。また加熱温度は２００℃以上６００℃以下、好ましくは３００℃以上５００℃以下とすればよい。図２のように酸化物半導体層１０３及びソース領域１０４ａ及びドレイン領域１０４ｂを連続成膜する場合、積層した後に加熱処理を行ってもよい。加熱処理は酸化物半導体層１０３とソース領域１０４ａ及びドレイン領域１０４ｂと別工程で複数回行ってもよい。

酸化物半導体膜１１１や酸化物半導体膜１１５などのエッチングには、クエン酸やシュウ酸などの有機酸をエッチング液として用いることができる。例えば、５０ｎｍの酸化物半導体膜１１１はＩＴＯ０７Ｎ（関東化学社製）を使い１５０秒でエッチング加工できる。

酸化物半導体膜１１５上に導電膜１１７を形成する（図３（Ｅ）参照。）。導電膜１１７は、アルミニウム、若しくは銅、シリコン、チタン、ネオジム、スカンジウム、モリブデンなどの耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金の単層または積層で形成することが好ましい。また、ｎ型の導電型を有する半導体膜と接する側の膜を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。導電膜１１７として、チタン膜、アルミニウム膜、チタン膜の積層を用いると低抵抗であり、かつアルミニウム膜にヒロックが発生しにくい。導電膜１１７は、スパッタ法や真空蒸着法で形成する。また、導電膜１７は、銀、金、銅などの導電性ナノペーストを用いてスクリーン印刷法、インクジェット法等を用いて吐出し焼成して形成しても良い。

次に、導電膜１１７上にマスク１１８を形成する。マスク１１８を用いて導電膜１１７をエッチングし分離して、ソース電極層１０５ａ及びドレイン電極層１０５ｂを形成する（図３（Ｆ）参照。）。導電膜１１７をウエットエッチングすると、導電膜１１７は等方的にエッチングされるため、マスク１１８の端部と、ソース電極層１０５ａ及びドレイン電極層１０５ｂの端部はより一致せずより後退する。

次に、マスク１１８を用いてｎ型の導電型を有する酸化物半導体膜１１５をエッチングして、ソース領域１０４ａ及びドレイン領域１０４ｂを形成する（図３（Ｇ）参照。）。

なお、エッチング条件にもよるが酸化物半導体膜１１５のエッチング工程において、酸化物半導体層１１２の露出領域も一部エッチングされ、酸化物半導体層１０３となる。よってソース領域１０４ａ及びドレイン領域１０４ｂの間の酸化物半導体層１０３のチャネル領域は図３（Ｇ）に示すように膜厚の薄い領域となる。酸化物導体層１０３において、薄い膜厚の領域が、２ｎｍ以上２００ｎｍ以下、好ましくは２０ｎｍ以上１５０ｎｍ以下とする。

ソース電極層１０５ａ及びドレイン電極層１０５ｂの端部と、ソース領域１０４ａ及びドレイン領域１０４ｂの端部は一致せずずれており、ソース電極層１０５ａ及びドレイン電極層１０５ｂの端部の外側に、ソース領域１０４ａ及びドレイン領域１０４ｂの端部が形成される。

その後、酸化物半導体層１０３に酸素プラズマ処理を行う（図４（Ａ）参照）。露出している酸化物導体層１０３に酸素プラズマ処理を行うことによって、半導体層表面を酸素過剰領域とする高抵抗層１０６が形成される（図４（Ｂ）参照）。

半導体層表面を酸素過剰領域とすることによって、水素の半導体層への混入を防ぐ、またバックチャネルが酸素欠乏領域となりソースドレイン間の導通が起きることを防ぎオフ電流を下げることができる。このようにバックチャネル部の半導体層も酸素過剰領域とすることができるため、ゲート絶縁層への酸素ラジカル処理と同様に、バックチャネル部の半導体層の酸素ラジカル処理を行うことは有効である。

酸化物半導体層１０３に高抵抗層１０６を形成した後、保護膜として用いる絶縁層１０８を形成する（図４（Ｃ）参照）。絶縁層１０８は、スパッタリング法により、酸化シリコン又は酸化アルミニウムで形成することが好ましい。また、酸化シリコン又は酸化アルミニウム上に窒化シリコン、窒化アルミニウム、酸化窒化シリコン又は酸化窒化アルミニウムを積層することで、保護膜としてより機能を高めることができる。いずれにしても、酸化物半導体層１０３の高抵抗領域１０６と接する領域は酸化物による絶縁層１０８と接するようにすることが好ましい。高抵抗領域１０６の酸素欠乏を防ぐためである。高抵抗領域１０６が窒化物による絶縁層と直接的に接しない構成とすることで、窒化物中の水素が拡散して高抵抗領域１０６、すなわち酸化物半導体層１０３に水酸基などに起因する欠陥を生成するのを防ぐことができる。

また、絶縁層１０８を形成する前にスパッタ装置の処理室内で、真空ベークを行っても良い。真空ベークにより、酸化物半導体層１０３に付着した水分を除去することができる。

以上の工程により、図１（Ａ１）及び（Ａ２）で示す薄膜トランジスタ１７０ａを形成することができる。

次に図１（Ｂ１）及び（Ｂ２）に示す薄膜トランジスタ１７０ｂの作製工程を図５に示す。

図５（Ａ）は図３（Ｂ）の工程においてマスク１１３を除去した状態である。酸化物半導体層１１２上に酸化物半導体膜１１４と導電膜１２１とを順に積層する（図５（Ｂ）参照）。この場合、酸化物半導体膜１１４と導電膜１２１とを大気に曝さないでスパッタ法で連続的に成膜することができる。

酸化物半導体膜１１４と導電膜１２１上にマスク１２２を形成し、マスク１２２を用いて導電膜１２１をウエットエッチング加工してソース電極層１０５ａ及びドレイン電極層１０５ｂを形成する（図５（Ｃ）参照）。

次に、酸化物半導体膜１１４をドライエッチング加工してソース領域１１４ａ及びドレイン領域１０４ｂを形成する（図５（Ｄ）参照）。同工程で酸化物半導体層１１２の一部もエッチングされ、酸化物半導体層１０３となる。

その後、図４（Ａ）乃至（Ｃ）と同様に酸素プラズマ処理を行うことで、酸化物半導体層１０３に高抵抗領域１０６が形成され、絶縁層１０８が形成される（図５（Ｅ）参照）。

なお、絶縁層１０８はゲート絶縁層と同様に形成することができる。なお、絶縁層１０８は大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。例えば、絶縁層１０８として酸化膜（酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜）と窒化膜（窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜）との積層を形成すればよい。酸化シリコン膜はシリコンターゲットを用いて窒素及びアルゴン雰囲気下でＤＣスパッタ法によって形成すればよく、窒化アルミニウム膜、酸化窒化アルミニウム膜は窒化アルミニウムのターゲットを用いてＲＦスパッタ法によって形成すればよく、酸化アルミニウム膜は酸化アルミニウムのターゲットを用いてＲＦスパッタ法によって形成すればよい。また、保護膜を形成する前に真空ベークを行ってもよい。

図５で示す工程のように、ソース領域１０４ａ及びドレイン領域１０４ｂとソース電極層１０５ａ及びドレイン電極層１０５ｂとを形成するエッチングに同じマスクを用いると、マスク数を減らすことができるため、工程簡略化、低コスト化が計れる。

図５（Ａ）乃至（Ｂ）で示す工程によれば、ソース電極層１０５ａ及びドレイン電極層１０５ｂの端部と、ソース領域１０４ａ及びドレイン領域１０４ｂの端部は一致せずずれた形状となることで、ソース電極層１０５ａ及びドレイン電極層１０５ｂの端部の距離が離れるため、ソース電極層１０５ａ及びドレイン電極層１０５ｂ間のリーク電流やショートを防止することができる。このため、信頼性が高く、且つ耐圧の高い薄膜トランジスタを作製することができる。

また、図２（Ａ１）及び（Ａ２）の薄膜トランジスタ１７０ｃのようにソース領域１０４ａ及びドレイン領域１０４ｂの端部とソース電極層１０５ａ及びドレイン電極層１０５ｂの端部を一致する形状としてもよい。このような形状であっても、酸化物半導体層１０３のチャネルエッチ部に形成される高抵抗領域１０６の酸素プラズマ処理時に、ソース領域１０４ａ及びドレイン領域１０４ｂの端部も酸素プラズマの効果が及び、高抵抗領域１０７が形成される。ソース電極層１０５ａ及びドレイン電極層１０５ｂを形成するためのエッチング及びソース領域１０４ａ及びドレイン領域１０４ｂを形成するためのエッチングをドライエッチングで行うと図２（Ａ１）（Ａ２）の薄膜トランジスタ１７０ｃのような形状にすることができる。また、ｎ型の導電型を有する酸化物半導体膜をソース電極層１０５ａ及びドレイン電極層１０５ｂをマスクとしてエッチングし、ソース領域１０４ａ及びドレイン領域１０４ｂを形成しても図２（Ａ１）及び（Ａ２）の薄膜トランジスタ１７０ｃのような形状にすることができる。

本形態では、ゲート電極層、ゲート絶縁層、半導体層（Ｉｎ、Ｇａ、及びＺｎを含む酸素過剰酸化物半導体層）、ソース領域又はドレイン領域（Ｉｎ、Ｇａ、及びＺｎを含む酸素欠乏酸化物半導体層）、ソース電極層及びドレイン電極層という積層構造を有する薄膜トランジスタとし、ゲート絶縁層表面を酸素ラジカル処理で改質することによって、半導体層の膜厚を薄膜にしたままで、かつ寄生容量を抑制できる。なお、薄膜であっても、ゲート絶縁層に対する割合が十分であるため寄生容量は十分に抑制される。

本形態によって、オフ電流が小さく、オンオフ比の高い薄膜トランジスタを得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。

（実施の形態２）
本形態は、少なくともゲート絶縁層と酸素過剰酸化物半導体層の積層を大気に触れることなく、連続成膜を行う逆スタガ型の薄膜トランジスタの作製例を以下に示す。ここでは、連続成膜を行う工程までの工程を示し、その後の工程は、実施の形態１に従って薄膜トランジスタを作製すればよい。

本明細書中で連続成膜とは、スパッタ法で行う第１の成膜工程からスパッタ法で行う第２の成膜工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中または不活性ガス雰囲気（窒素雰囲気または希ガス雰囲気）で制御されていることを言う。連続成膜を行うことにより、清浄化された被処理基板の水分等の再付着を回避して成膜を行うことができる。

同一チャンバー内で第１の成膜工程から第２の成膜工程までの一連のプロセスを行うことは本明細書における連続成膜の範囲にあるとする。

また、異なるチャンバーで第１の成膜工程から第２の成膜工程までの一連のプロセスを行う場合、第１の成膜工程を終えた後、大気にふれることなくチャンバー間を基板搬送して第２の成膜を施すことも本明細書における連続成膜の範囲にあるとする。

なお、第１の成膜工程と第２の成膜工程の間に、基板搬送工程、アライメント工程、徐冷工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有しても、本明細書における連続成膜の範囲にあるとする。
ただし、洗浄工程、ウエットエッチング、レジスト形成といった液体を用いる工程が第１の成膜工程と第２の成膜工程の間にある場合、本明細書でいう連続成膜の範囲には当てはまらないとする。

大気に触れることなく連続成膜を行う場合、図６に示すようなマルチチャンバー型の製造装置を用いることが好ましい。

製造装置の中央部には、基板を搬送する搬送機構（代表的には搬送ロボット８１）を備えた搬送室８０が設けられ、搬送室８０には、搬送室内へ搬入および搬出する基板を複数枚収納するカセットケースをセットするカセット室８２が連結されている。また、搬送室には、それぞれゲートバルブ８３を介して複数の処理室が連結される。ここでは、上面形状が六角形の搬送室８０に５つの処理室を連結する例を示す。

５つの処理室のうち、少なくとも１つの処理室はスパッタリングを行うスパッタチャンバーとする。スパッタチャンバーは、少なくともチャンバー内部に、スパッタターゲット、ターゲットをスパッタするための電力印加機構やガス導入手段、所定位置に基板を保持する基板ホルダー等が設けられている。また、スパッタチャンバー内を減圧状態とするため、チャンバー内の圧力を制御する圧力制御手段がスパッタチャンバーに設けられている。

スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。

材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。

成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。

５つの処理室のうち、他の処理室の一つはスパッタリングの前に基板の予備加熱などを行う加熱チャンバー、スパッタリング後に基板を冷却する冷却チャンバー、或いはプラズマ処理を行うチャンバーとする。

次に製造装置の動作の一例について説明する。被成膜面を下向きとした基板９４を収納した基板カセットをカセット室８２にセットして、カセット室８２に設けられた真空排気手段によりカセット室を減圧状態とする。なお、予め、各処理室および搬送室８０内部をそれぞれに設けられた真空排気手段により減圧しておく。こうしておくことで、各処理室間を基板が搬送されている間、大気に触れることなく清浄な状態を維持することができる。

被成膜面を下向きとした基板９４は、少なくともゲート電極が予め設けられている。そして、ゲートバルブ８３を開いて搬送ロボット８１により１枚目の基板９４をカセットから抜き取り、ゲートバルブ８４を開いて第１の処理室８９内に搬送し、ゲートバルブ８４を閉める。第１の処理室８９では、加熱ヒータやランプ加熱で基板を加熱して基板９４に付着している水分などを除去する。特に、ゲート絶縁層に水分が含まれると薄膜トランジスタの電気特性が変化する恐れがあるため、スパッタ成膜前の加熱は有効である。なお、カセット室８２に基板をセットした段階で十分に水分が除去されている場合には、この加熱処理は不要である。

次いで、ゲートバルブ８４を開いて搬送ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８５を開いて第２の処理室９０内に搬送し、ゲートバルブ８５を閉める。ここでは、第２の処理室９０は、ＲＦマグネトロンスパッタ法を用いたスパッタチャンバーとする。

第２の処理室９０では、１層目のゲート絶縁層として窒化シリコン膜の成膜を行う。窒化シリコン膜の成膜後、大気に触れることなく、ゲートバルブ８５を開いて搬送ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８６を開いて第３の処理室９１内に搬送し、ゲートバルブ８６を閉める。第３の処理室９１は、ＲＦマグネトロンスパッタ法を用いたスパッタチャンバーとする。

第３の処理室９１では、２層目のゲート絶縁層として酸化シリコン膜の成膜を行う。ゲート絶縁層として、酸化シリコン膜の他に、酸化アルミニウム膜（Ａｌ_２Ｏ_３膜）、酸化マグネシウム膜（ＭｇＯｘ膜）、窒化アルミニウム膜（ＡｌＮｘ膜）、酸化イットリウム膜（ＹＯｘ膜）などを用いることができる。

ゲート絶縁層中の水素をより少なくするため、ゲート絶縁層を単結晶シリコンのターゲットを用いてアルゴンガスと酸素ガスを用い、スパッタ成膜する。このゲート絶縁層中の水素が拡散し、酸化物半導体膜中の過剰な酸素と反応してＨ_２Ｏ成分になることはチャネルのＩ型化を防ぐ上では極めて重要である。連続成膜をして、ゲート絶縁層と酸化物半導体膜の界面に水分を付着させないことも重要である。従って、チャンバー内をクライオポンプなどで真空排気し、到達最低圧力を１×１０^−７〜１×１０^−１０Ｔｏｒｒ（約１×１０^−５Ｐａ以上１×１０^−８Ｐａ）の超高真空領域、所謂、ＵＨＶ領域中でスパッタを行うことが好ましい。また、ゲート絶縁層と酸化物半導体膜の界面を大気に触れさせないように連続的に積層する際、ゲート絶縁層の表面に酸素プラズマ処理を行い、表面を酸素過剰領域とすることは、その後の工程での信頼性向上のための熱処理において、酸素の酸化物半導体膜界面の改質のための供給源を作る上で有効である。

また、ゲート絶縁層に酸素ラジカル処理を行って酸素過剰領域を設けることによって、ゲート絶縁層の内部の酸素濃度と比較して酸化物半導体膜側の表面の酸素濃度が高濃度となる。また、酸素ラジカル処理を行わない場合と比べて、酸素ラジカル処理を行った場合は、ゲート絶縁層と酸化物半導体膜の界面における酸素濃度が高くなる。

ゲート絶縁層に酸素ラジカル処理を行って酸化物半導体膜を積層し、熱処理を行えば、酸化物半導体膜のゲート絶縁層側の酸素濃度も高濃度となる。

また、ゲート絶縁層にハロゲン元素、例えばフッ素、塩素などを膜中に少量添加し、ナトリウム等の可動イオンの固定化をさせてもよい。その方法としては、チャンバー内にハロゲン元素を含むガスを導入してスパッタリングを行う。ただし、ハロゲン元素を含むガスを導入する場合にはチャンバーの排気手段に除害設備を設ける必要がある。ゲート絶縁層に含ませるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得られる濃度ピークが１×１０^１５ｃｍ^−３以上１×１０^２０ｃｍ^−３以下の範囲内とすることが好ましい。

酸化シリコンの成膜後、大気に触れることなく、ゲートバルブ８６を開いて搬送ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８７を開いて第４の処理室９２内に搬送し、ゲートバルブ８７を閉める。

第４の処理室９２は、ＤＣマグネトロンスパッタ法を用いたスパッタチャンバーとする。第４の処理室９２では、ゲート絶縁層表面への酸素ラジカル処理と、半導体層として酸素過剰型の酸化金属層、並びにソース領域及びドレイン領域として酸素欠乏型の酸化物半導体層の成膜を行う。

ゲート絶縁層表面の酸素ラジカル処理としては、プラズマ処理や逆スパッタを行えばよい。逆スパッタとは、ターゲット側に電圧を印加せずに、酸素、又は酸素及びアルゴン雰囲気下で基板側に電圧を印加して基板にプラズマを形成して表面を改質する方法である。また、ゲート絶縁層に窒化処理を行ってもよく、窒素雰囲気下でプラズマ処理、又は逆スパッタを行えばよい。

Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットを用いて、希ガス雰囲気下、または酸素雰囲気下で成膜することができる。ここでは酸素を限りなく多く酸化物半導体膜中に含ませるために、ターゲットとしてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体を用い、酸素のみの雰囲気下、または酸素が９０％以上、且つ、Ａｒが１０％以下の雰囲気下でパルスＤＣスパッタ法のスパッタリングを行い、酸素過剰型の酸化物半導体膜を形成する。

このように、大気に触れることなく、酸素過剰の酸化シリコン膜と酸素過剰の酸化物半導体膜とを連続成膜することにより、酸素過剰の膜同士のため界面状態を安定させ、薄膜トランジスタの信頼性を向上させることができる。酸化物半導体膜の成膜前に基板が大気に触れた場合、水分などが付着し、界面状態に悪影響を与え、しきい値のバラツキや、電気特性の劣化、ノーマリーオンの薄膜トランジスタなってしまう症状などを引き起こす恐れがある。水分は水素化合物であり、大気に触れることなく、連続成膜することによって、水素化合物が界面に存在することを排除することができる。従って、連続成膜することにより、しきい値のバラツキの低減や、電気特性の劣化の防止や、薄膜トランジスタがノーマリーオン側にシフトすることを低減、望ましくはシフトをなくすことができる。

また、第３の処理室９１のスパッタチャンバーに人工石英のターゲットと、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットとの両方を設置し、シャッターを用いて順次積層して連続成膜することによって同一チャンバー内で積層を行うこともできる。シャッターは、ターゲットと基板の間に設け、成膜を行うターゲットはシャッターを開け、成膜を行わないターゲットはシャッターにより閉じる。同一チャンバー内で積層する利点としては、使用するチャンバーの数を減らせる点と、異なるチャンバー間を基板搬送する間にパーティクル等が基板に付着することを防止できる点である。

グレートーンマスクを用いる工程でなければ、この段階で製造装置からカセット室を介して基板を搬出し、フォトリソグラフィ技術を用いて酸素過剰の酸化物半導体膜のパターニングを行うが、グレートーンマスクを用いる工程であれば引き続き、以下に示す連続成膜を行う。

引き続き、第４の処理室９２にて、希ガスのみの雰囲気下でパルスＤＣスパッタ法のスパッタリングを行い、酸素過剰型の酸化物半導体膜上に接して酸素欠乏型の酸化物半導体膜を形成する。この酸素欠乏型の酸化物半導体膜は酸素過剰型の酸化物半導体膜よりも膜中の酸素濃度が低い。この酸素欠乏型の酸化物半導体膜はソース領域またはドレイン領域として機能する。

次いで、大気に触れることなく、ゲートバルブ８７を開いて第４の処理室９２内に搬送し、ゲートバルブ８７を閉める。そして、大気に触れることなく、ゲートバルブ８７を開いて搬送ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８８を開いて第５の処理室９３内に搬送し、ゲートバルブ８８を閉める。

ここでは、第５の処理室９３は、ＤＣマグネトロンスパッタ法を用いたスパッタチャンバーとする。第５の処理室９３では、ソース電極層またはドレイン電極層となる金属多層膜（導電膜）の成膜を行う。第５の処理室９３のスパッタチャンバーにチタンのターゲットと、アルミニウムのターゲットとの両方を設置し、シャッターを用いて順次積層して連続成膜することによって同一チャンバー内で積層を行う。ここでは、チタン膜上にアルミニウム膜を積層し、さらにアルミニウム膜上にチタン膜を積層する。

このように、グレートーンマスクを用いる場合、大気に触れることなく、酸素過剰型の酸化シリコン膜と酸素過剰型の酸化物半導体膜と酸素欠乏型の酸化物半導体膜と金属多層膜とを連続成膜することができる。特に、酸素過剰型の酸化物半導体膜の界面状態がより安定し、薄膜トランジスタの信頼性を向上させることができる。酸化物半導体膜の成膜前後に基板が大気に触れた場合、水分などが付着し、界面状態に悪影響を与え、しきい値のバラツキや、電気特性の劣化、ノーマリーオンの薄膜トランジスタになってしまう症状などを引き起こす恐れがある。水分は水素化合物であり、大気に触れることなく、連続成膜することによって、水素化合物が酸化物半導体膜の界面に存在することを排除することができる。従って、４層を連続成膜することにより、しきい値のバラツキの低減や、電気特性の劣化の防止や、薄膜トランジスタがノーマリーオン側にシフトすることを低減、望ましくはシフトをなくすことができる。

また、大気に触れることなく、酸素欠乏型の酸化物半導体膜とソース電極層及びドレイン電極層となる金属多層膜の成膜とを連続成膜することにより、酸素欠乏の酸化物半導体膜と金属多層膜との間で良好な界面状態を実現でき、接触抵抗を低減できる。

また、第３の処理室９１のスパッタチャンバーに人工石英のターゲットと、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットとの両方を設置し、シャッターを用いて順次導入するガスを切り替えて３層を連続成膜することによって同一チャンバー内で積層を行うこともできる。同一チャンバー内で積層する利点としては、使用するチャンバーの数を減らせる点と、異なるチャンバー間を基板搬送する間にパーティクル等が基板に付着することを防止できる点である。

以上の工程を繰り返してカセットケース内の基板に成膜処理を行って複数の基板の処理を終えた後、カセット室の真空を大気に開放して、基板およびカセットを取り出す。

また、第１の処理室８９で、酸素過剰型の酸化物半導体膜及び酸素欠乏型の酸化物半導体膜の成膜後の加熱処理、具体的には２００℃〜６００℃の加熱処理、好ましくは３００℃〜５００℃の加熱処理を行うことができる。この加熱処理を行うことにより逆スタガ型の薄膜トランジスタの電気特性を向上させることができる。この加熱処理は、酸素過剰型の酸化物半導体膜及び酸素欠乏型の酸化物半導体膜の成膜後であれば特に限定されず、例えば、酸素過剰型の酸化物半導体膜及び酸素欠乏型の酸化物半導体膜の成膜直後や、金属多層膜成膜直後に行うことができる。

次いで、グレートーンマスクを用いて各積層膜をエッチング加工する。ドライエッチングやウェットエッチングを用いて形成してもよいし、複数回のエッチングに分けてそれぞれ選択的にエッチングしてもよい。

半導体層、ソース領域、ドレイン領域、ソース電極層及びドレイン電極層をエッチング加工により形成した後、保護膜を形成する前に真空ベークを行ってもよい。

また、半導体層、ソース領域、ドレイン領域、ソース電極層及びドレイン電極層をエッチング加工により形成した後、保護膜を形成する前に酸素ラジカル処理を行ってもよい。露出している半導体層のチャネル形成領域に酸素ラジカル処理を行うことによって、半導体層表面を酸素過剰領域とすることができる。

以降の工程は、上述した実施の形態１乃至実施の形態４のいずれか一に従えば、逆スタガ型の薄膜トランジスタが作製できる。

ここではマルチチャンバー方式の製造装置を例に説明を行ったが、スパッタチャンバーを直列に連結するインライン方式の製造装置を用いて大気に触れることなく連続成膜を行ってもよい。

また、図６に示す装置は被成膜面を下向きに基板をセットする、所謂フェイスダウン方式の処理室としたが、基板を垂直に立て、縦置き方式の処理室としてもよい。縦置き方式の処理室は、フェイスダウン方式の処理室よりもフットプリントが小さいメリットがあり、さらに基板の自重により撓む恐れのある大面積の基板を用いる場合に有効である。

実施の形態１に係る薄膜トランジスタの構成を示す図。実施の形態１に係る薄膜トランジスタの構成を示す図。実施の形態１に係る薄膜トランジスタの作製方法を説明する図。実施の形態１に係る薄膜トランジスタの作製方法を説明する図。実施の形態１に係る薄膜トランジスタの作製方法を説明する図。実施の形態２に係るマルチチャンバ型スパッタリング装置の構成を説明する図。酸化物半導体膜のＸＲＤ測定の結果を示す図。酸素過多条件とした試料１の断面ＴＥＭ写真（５０万倍）。酸素欠乏条件とした試料２の断面ＴＥＭ写真（５０万倍）。酸素過多条件とし、さらに熱処理を行った試料３の断面ＴＥＭ写真（５０万倍）。酸素欠乏条件とし、さらに熱処理を行った試料４の断面ＴＥＭ写真（５０万倍）。スパッタリング法でＩｎＧａＯ_３（ＺｎＯ）_５ターゲットを用いアルゴンと酸素の混合ガスの素分圧を変化させて得られた酸化物半導体膜の導電率を示す図。

符号の説明

１００基板
１０１ゲート電極層
１０２ゲート絶縁層
１０３酸化物半導体層
１０４ａソース領域
１０４ｂドレイン領域
１０５ａソース電極層
１０５ｂドレイン電極層
１０６高抵抗領域
１０７高抵抗領域
１０８絶縁膜
１１１酸化物半導体膜
１１２酸化物半導体層
１１３マスク
１１４酸化物半導体膜
１１５酸化物半導体膜
１１６マスク
１１７導電膜
１１８マスク
１２１導電膜
１２２マスク
１７０ａ薄膜トランジスタ
１７０ｂ薄膜トランジスタ
１７０ｃ薄膜トランジスタ
８０搬送室
８１搬送ロボット
８２カセット室
８３ゲートバルブ
８４ゲートバルブ
８５ゲートバルブ
８６ゲートバルブ
８７ゲートバルブ
８８ゲートバルブ
８９第１の処理室
９０第２の処理室
９１第３の処理室
９２第４の処理室
９３第５の処理室
９４基板

Claims

ゲート電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上に第１の酸化物半導体層と第２の酸化物半導体層とを順次形成し、
前記第２の酸化物半導体層に接する、一対のソース電極層及びドレイン電極層を形成し、
前記ソース電極層及びドレイン電極層をマスクとして、前記第２の酸化物半導体層及び前記第１の酸化物半導体層の一部をエッチングし、
前記エッチングにより露出した前記第２の酸化物半導体層及び前記第１の酸化物半導体層の表面に酸素プラズマ処理を行い、前記第１の酸化物半導体層のうち前記酸素プラズマ処理を行った領域を、前記第１の酸化物半導体層のうち前記酸素プラズマ処理を行っていない領域に比べて高抵抗化することを特徴とする半導体装置の作製方法。
請求項１において、
前記酸素プラズマ処理は、酸素ガス又は酸素ガスと希ガスの混合ガスによるグロー放電プ
ラズマで行うことを特徴とする半導体装置の作製方法。
請求項１において、
前記ゲート絶縁層、前記第１の酸化物半導体層、前記第２の酸化物半導体層、前記ソース電極層及び前記ドレイン電極層をスパッタリング法で形成することを特徴とする半導体装置の作製方法。
請求項１において、
前記ゲート絶縁層、前記第１の酸化物半導体層、前記第２の酸化物半導体層、前記ソース電極層及び前記ドレイン電極層の各層をスパッタリング法で大気に触れさせることなく連続して形成することを特徴とする半導体装置の作製方法。