[go: up one dir, main page]

JP5534067B1 - 電子部品、および電子部品冷却方法 - Google Patents

電子部品、および電子部品冷却方法 Download PDF

Info

Publication number
JP5534067B1
JP5534067B1 JP2013044255A JP2013044255A JP5534067B1 JP 5534067 B1 JP5534067 B1 JP 5534067B1 JP 2013044255 A JP2013044255 A JP 2013044255A JP 2013044255 A JP2013044255 A JP 2013044255A JP 5534067 B1 JP5534067 B1 JP 5534067B1
Authority
JP
Japan
Prior art keywords
electronic component
heat
cooling channel
cooling
cooling medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013044255A
Other languages
English (en)
Other versions
JP2014175351A (ja
Inventor
勉 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2013044255A priority Critical patent/JP5534067B1/ja
Priority to US14/182,426 priority patent/US9263365B2/en
Application granted granted Critical
Publication of JP5534067B1 publication Critical patent/JP5534067B1/ja
Publication of JP2014175351A publication Critical patent/JP2014175351A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Thermal Sciences (AREA)

Abstract

【課題】電子部品が内部で発生する熱を効果的に放熱して、冷却効果を引き出すことができる電子部品を提供する。
【解決手段】基体と、基体に形成され、冷却媒体を第１の方向から第２の方向に通過させる冷却チャネルと、基体よりも熱伝導率が高い材料を用いて冷却チャネルの表面に形成され、または冷却チャネルに突出するように形成され、冷却媒体に接触する放熱体とを備える。
【選択図】 図６

Description

本発明は、電子部品が内部で発生する熱を効果的に放熱して、冷却効果を引き出すことができる電子部品、および電子部品冷却方法に関する。
半導体デバイスの微細化（スケーリング）は、集積密度が１８〜２４ケ月ごとに倍となるというムーアの法則に示される傾向で進展してきた。これまで、ムーアの法則にしたがって、微細化による高集積化、高性能化、高機能化とコストダウンが実現されてきた。しかし、現在、技術的にも経済的にもムーアの法則にしたがうことには限界がきている。
近年、このムーアの法則を超える動きが始まっている。この動きは、ＭｔＭ（More Than Moore）とも呼ばれ、半導体デバイスの微細化だけでなく、電子部品として高集積化、高密度実装化を図るものである。その有効技術は、ＴＳＶ（シリコン貫通ビア、Through Silicon Via）を用いた３次元積層技術とＳｉＰ（System in Package）技術である。
この動きによって、半導体デバイスを含む電子部品の小型化、高集積化、高密度実装化が促進されている。一方、この動きによって、電子部品の熱密度は増加している。そのため、これまで以上に効率の良い電子部品の冷却が必要となっている。
特許文献１には、２つの半導体基板の間に連続キャビティを含む誘電体層を備えた半導体構造体が開示されている。特許文献１の技術は、誘電体層に設けた連続キャビティを冷却チャネルとして冷却媒体を流動させて冷却する技術である。
特許文献２には、半導体デバイスまたは電子部品（以降、半導体デバイスと電子部品を区別せず、単に「電子部品」という。）を実装したインターポーザ（変換基板、Interposer）に、冷却媒体の入出口を設けたカバーをかぶせる実装構造が開示されている。特許文献２の技術は、インターポーザとカバーでできた内部空間に冷却媒体を流動させてインターポーザに実装された電子部品の表面を冷却する技術である。
特開２０１０−１５３７９９号公報 特開２０１２−１３８４７３号公報
特許文献１の技術の連続キャビティは、熱伝導体としてシリコンが主体となる冷却チャネルであるため、銅などの金属と比較して熱伝導率が低く、冷却媒体への熱放散が十分に期待できない。
特許文献２の技術は、インターポーザとカバーの間に生じた内部空間に冷却媒体を流動させて電子部品の表面を冷却する技術であるため、電子部品の内部で発生する熱を十分に放熱することは期待できない。
したがって、特許文献１および２の技術では、電子部品の小型化、高集積化、高密度実装化に起因する熱密度の増加に伴う、内部の発熱を冷却する効果を十分に期待できないという問題がある。すなわち、特許文献１、２の技術では、電子部品が内部で発生する熱を、冷却媒体に十分に伝達できないという課題がある。
本発明の目的は、上記の課題に鑑みてなされたもので、電子部品が内部で発生する熱を効果的に放熱して、冷却効果を引き出すことができる電子部品および電子部品冷却方法を提供することにある。
本発明にかかる電子部品は、基体と、基体に形成され、冷却媒体を第１の方向から第２の方向に通過させる冷却チャネルと、基体よりも熱伝導率が高い材料を用いて冷却チャネルの表面に形成され、または冷却チャネルに突出するように形成され、冷却媒体に接触する放熱体とを備えることを特徴とする。
本発明の電子部品冷却方法は、電子部品の基体に形成された冷却チャネルに、基体よりも熱伝導率が高い材料を用いて形成された放熱体、または冷却チャネルに突出するように形成された放熱体に冷却媒体が接触するように、冷却媒体を冷却チャネルの第１の方向から第２の方向に通過させることを特徴とする。
本発明によれば、電子部品が内部で発生する熱を効果的に放熱して、冷却効果を引き出すことができる。
本発明の第１の実施形態の電子部品の断面図である。 本発明の第１の実施形態の電子部品の積層電子部品の断面図である。 本発明の第１の実施形態の電子部品モジュールの断面図である。 本発明の第１の実施形態の電子部品モジュールの断面図である。 本発明の第１の実施形態の電子部品モジュールの冷却システム図である。 本発明の第２の実施形態の電子部品の断面図である。 本発明の第３の実施形態の電子部品の断面図である。 本発明の第３の実施形態の電子部品の積層電子部品の断面図である。 本発明の第４の実施形態の電子部品の断面図である。 本発明の第５の実施形態の電子部品の断面図である。 本発明の第６の実施形態の電子部品の断面図である。 本発明の第７の実施形態の電子部品の断面図である。 本発明の第８の実施形態の電子部品の断面図である。 本発明の第９の実施形態の電子部品の断面図である。 本発明の第１０の実施形態の電子部品の断面図である。
以下に、本発明の実施形態について図面を参照して詳細に説明する。
（第１の実施形態）
本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態の電子部品１の断面図である。
図１を参照して、電子部品１の構成について説明する。電子部品１は、半導体基板１０と半導体基板２０を備える。半導体基板１０は、トランジスタなどの素子が形成された素子層１１と配線層１２と接続バンプ１３を備える。半導体基板２０は、配線層２１を備える。
さらに、半導体基板１０は、エッチング等で形成された凹形状の空間である溝と、凹形状の底部に形成され、銅メッキ等のメッキが施された突出部を備える。本実施形態では、凹形状の底部に形成された突出部を「放熱体」と呼び、放熱体を備えた凹形状の空間を「冷却チャネル」と呼ぶ。
半導体基板２０も、半導体基板１０と同様に、エッチング等で形成された凹形状の空間（冷却チャンネル）と、凹形状の底部に形成され、メッキが施された突出部（放熱体）を備える。
電子部品１は、半導体基板１０と半導体基板２０にそれぞれ形成された凹形状の空間を向い合せにして、接合部３０で直接、接合された構造をもつ。この接合によって、電子部品１の接合部３０には、放熱体２を備えた冷却チャネル３が形成される。
電子部品１では、ＴＳＶ（シリコン貫通ビア：Through Silicon Via、図示せず）技術によって半導体基板１０と半導体基板２０とが電気的に接続されている。
電子部品１は、半導体基板１０の素子層１１と配線層１２と、半導体基板２０の配線層２１と接合部３０を主な熱源として発熱する。電子部品１の内部の熱源で発生する熱は、放熱体２および冷却チャネル３の内壁に熱伝導で伝えられる。
電子部品１の冷却チャネル３は、冷却媒体を通過させることができる。例えば、冷却チャネル３は、紙面に垂直方向で、表面から裏面へ通過させることができる構造を備える。電子部品１は、冷却チャネル３に冷却媒体を流動させることで、電子部品１の内部で発生する熱を、放熱体２と、放熱体２を備える冷却チャネル３の内壁から冷却チャネル３を流動する冷却媒体に伝えて効率よく放熱することができる。
したがって、本実施形態では、電子部品の内部で発生する熱を効果的に放熱して、冷却効果を引き出すことができる。
なお、本実施形態では、冷却チャネルに備えられた放熱体は銅メッキされたものであると説明したが、放熱体のメッキ材料は銅に限定されない。例えば、放熱体のメッキ材料は、アルミニウムでもよい。また、放熱体はメッキ材料で形成されてもよい。すなわち、放熱体に用いられるメッキ材料は、銅やアルミニウムなど、半導体素材、例えばシリコンやゲルマニウムなどより熱伝導率が高く、冷却チャネルの底部に突出して形成できるものであれば適用できる。
また、本実施形態では、冷却チャネルが備える放熱体の形状を突出部として説明したが、放熱体の形状は、プレート状であってもよいし、フィン形状や剣山状であってもよい。すなわち、本発明の放熱体は、冷却チャネルに設けられ、冷却チャネルを通過する冷却媒体を遮らず、放熱体として冷却媒体に接触して放熱できるものであればよく、放熱体の形状は限定されない。
また、本実施形態では、冷却チャネルが備える放熱体を４つとして図示して説明したが、放熱体の個数は限定されない。例えば、放熱体の個数は、４つ以下であってもよいし、５つ以上でもよい。また、冷却チャネルの上下に備えられる放熱体の個数は異なってもよい。すなわち、放熱体は、冷却チャネルの上側又は下側に設けられて、放熱体として冷却媒体に放熱できるものであればよく、冷却チャネルの上に備えられる放熱体の個数及び下に備えられる放熱体の個数は限定されない。
本実施形態では、冷却チャネルとして形成された凹形状の空間として説明したが、冷却チャネルの断面形状は限定されない。例えば、冷却チャネルの断面は、長方形で例示されているが、半円形状であってもよい。すなわち、冷却チャネルは、放熱体を備えて、冷却媒体を流動することができる流入口と流出口を備えていれば、冷却チャネルの断面形状は限定されない。
本実施形態では、冷却チャネルを２つ図示して説明したが、２つには限定されない。例えば、１つでもよいし、３つ以上でもよい。また、冷却チャネルの構造は、２つの冷却チャネルの流入口と、１つの流出口を備える構造でもよい。すなわち、冷却チャネルは、冷却チャネルを冷却媒体が流動できればよく、冷却チャネルの個数や流入口、流出口の個数は限定されない。
本実施形態では、電子部品１を、半導体基板１０と半導体基板２０を接合部３０で直接接合され、ＴＳＶを介して電気的に接続された電子部品として説明したが、半導体基板１０と半導体基板２０は電気的に接続されていなくてもよい。例えば、半導体基板１０の配線層１２と半導体基板２０の配線層２１は電気的に接続されていなくてもよい。また、半導体基板２０は、配線層２１が形成されていなくてもよい。
半導体基板１０は、接続バンプ１３を備えると説明したが、リード端子やリードレス端子を備えていてもよい。あるいは、電子部品１は、外部と、光や電波を含む電磁的手段で接続されるものでもよい。
電子部品１の主な熱源として半導体基板１０の素子層１１が想定されるが、素子層１１、配線層１２を備えず、電子部品１の内部の他の部分が熱源であってもよい。
すなわち、電子部品１は、熱源の発生する熱を受けて熱伝導し、放熱体と放熱体を備えた冷却チャネルに伝え、冷却チャネルを流動する冷却媒体に放熱できればよく、電子部品の電気的接続構造や電気的素子構造は限定されない。
本実施形態では、電子部品１を、半導体基板１０と半導体基板２０を接合部３０で直接接合して冷却チャネルを形成すると説明したが、冷却チャネルの構造は半導体基板を２枚接合することには限定されない。例えば、冷却チャネルは、半導体基板１枚でも形成される。図６に、本発明の最小構成の実施形態を例示し、第２の実施形態として後述する。
図２は、第１の実施形態の積層電子部品の断面図である。図２を参照して、積層電子部品４０の構成について説明する。
積層電子部品４０は、図１で説明した電子部品１が積層された電子部品である。具体的には、積層電子部品４０には、接続バンプ５１と配線層（図示せず）を備えたインターポーザ５０と、インターポーザ５０に電気的に接続された電子部品１ａ、１ｂと１ｃが積層されている。
すなわち、インターポーザ５０と電子部品１ａ、電子部品１ａと電子部品１ｂ、電子部品１ｂと電子部品１ｃとは、それぞれが備える接続端子（図示せず）と接続バンプ１２とＴＳＶ（図示せず）によって電気的に接続される。インターポーザ５０と各電子部品の間の隙間は、アンダーフィル５２が充填されている。
積層電子部品４０は、放熱体２を備えた冷却チャネル３を備えた電子部品１を積層した構造を備える。積層電子部品４０は、積層された電子部品１の冷却チャネル３に冷却媒体を流動させることで、積層電子部品４０の内部で発生する熱を、放熱体２を備えた冷却チャネル３を流動する冷却媒体に伝え、効率よく放熱することができる。
したがって、積層電子部品は、積層された電子部品の内部で発生する熱を効果的に放熱して、冷却効果を引き出すことができる。
なお、本実施形態では、積層電子部品を、図１に示した冷却チャネルを備えた電子部品を３段重ねて、ＴＳＶを介して電気的に接続された部品として図示して説明したが、電子部品の構成は限定されない。例えば、積層される電子部品は冷却チャネルを備えない電子部品が混載されてもよいし、積層の段数は、２段以下でもよいし４段以上でもよい。また、積層電子部品は、ワイヤーボンディングで、インターポーザや他の電子部品と接続される電子部品を含んでもよいし、インターポーザに直接実装されて積層されない電子部品を含んでもよい。また、インターポーザは、接続バンプを備えると説明したが、リード端子やリードレス端子を備えていてもよい。あるいは、積層電子部品は、外部と、光や電波を含む電磁的手段で接続されるものでもよい。
すなわち、積層電子部品は、放熱体を備えた冷却チャネルを備える電子部品を含んでいれば、積層の段数や、電気的接続構造は限定されない。
図３は、第１の実施形態の電子部品モジュールの断面図である。図３を参照して、本実施形態の積層電子部品４０を内蔵した電子部品モジュール７０について説明する。
図３は、積層電子部品４０の備える冷却チャネル３を、冷却媒体が通過する方向に垂直な方向で切断したときの断面図である。電子部品モジュール７０は、図２で説明した積層電子部品４０を覆うようにインターポーザ５０に取り付けられたリッド６０を備える。
図４は、第１の実施形態の電子部品モジュール７０の断面図である。図４を参照して、電子部品モジュール７０について説明する。図４は、図３で説明した電子部品モジュール７０を、図３の線Ａ−Ａ’を含み、紙面に垂直な面に沿って切った断面を示す断面図である。リッド６０は、冷却媒体の流入口６１および流出口６２を備える。
積層電子部品４０を冷却するために、冷却媒体の流入口６１から冷却媒体をリッド６０内に流入させる。流入した冷却媒体は、積層電子部品４０の備える冷却チャネル３およびリッド６０と積層電子部品４０の間隙を流動して、冷却媒体の流出口６２から流出する。図４の矢印は、冷却媒体の流れを示す。
したがって、電子部品モジュール７０は、放熱体２を備えた冷却チャネル３を備える積層電子部品４０を覆うリッド６０を備える。電子部品モジュール７０がリッド６０で覆われているため、積層電子部品４０の内部で発生した熱を放熱するための冷却媒体は、リッド６０の内部を流動する。電子部品モジュール７０は、積層電子部品４０として積層された電子部品１の備える冷却チャネル３に冷却媒体を流動させることができる。すなわち、電子部品モジュール７０は、積層電子部品４０の内部で発生する熱を、放熱体２を備えた冷却チャネル３を流動する冷却媒体に効率よく伝えリッド６０の外に放熱することができる。
したがって、電子部品モジュールは、リッド内に実装する電子部品の内部で発生する熱を効果的に放熱して、冷却効果を引き出すことができる。
なお、本実施形態では、リッドが金属性であれば、リッドはインターポーザの表面に設けた金属部分と半田付け、またはロウ付けされる。また、リッドが樹脂製であるとき、またはインターポーザの表面にリッドを取り付けるための金属部分がないとき、リッドはインターポーザの表面に接着剤によって接着されてもよい。また、本実施形態では、リッドはインターポーザの表面に固定されると図示して説明したが、リッドはインターポーザの表面に固定されることには限定されない。例えば、リッドが中空の直方体の形状を備え、インターポーザに実装された積層電子部品、またはインターポーザに実装されていない電子部品が、リッド内の面に固定されていてもよい。すなわち、リッドは、冷却媒体の流入口および流出口を備え、冷却媒体を内部で流動できるものであればよく、リッドの素材、および積層電子部品を含む電子部品とリッドとの固定方法は限定されない。
また、本実施形態では、リッドの備える冷却媒体の流入口および流出口を、それぞれ１つとして図示して説明したが、流入口および流出口の個数は限定されない。すなわち、リッドは、冷却媒体の流入口と流出口を備え、冷却媒体を内部で流動できるものであればよく、リッドの備える流入口および流出口の個数は限定されない。
図５は、第１の実施形態の電子部品モジュールの冷却システム図である。図５を参照して、冷却システム１００について説明する。冷却システム１００は、電子部品モジュール７０と、ポンプ８０と、パイプ８１と、ラジエーター８２とファン８３を備える。
パイプ８１は、電子部品モジュール７０の冷却媒体の流入口６１とポンプ８０、流出口６２とラジエーター８２、ポンプ８０とラジエーター８２を、それぞれ接続する。ポンプ８０は、冷却媒体を矢印にて示す通り循環させる。ラジエーター８２は、積層電子部品４０の内部で発生した熱によって加熱された冷却媒体を冷却する。ファン８３は、ラジエーター８２に空気流をあててラジエーター８２の内部の冷却媒体の冷却を促進する。
以上のように、冷却システム１００は、積層電子部品４０を内蔵する電子部品モジュール７０に冷却媒体を流動させて、積層電子部品４０の内部で発生する熱を取り出す。また、積層電子部品４０の内部で発生した熱によって加熱された冷却媒体は、ラジエーター８２とファン８３によって冷却されて、ポンプ８０によって再度電子部品モジュール７０に流入させられる。すなわち、冷却システム１００は、電子部品モジュール７０とラジエーター８２とを、ポンプ８０が冷却媒体を循環させて、電子部品モジュール７０の内部を冷却することができる。
冷却システム１００は、電子部品モジュール７０に内蔵する積層電子部品４０として積層された電子部品１の備える冷却チャネル３に冷却媒体を流動させる。すなわち、冷却システム１００は、積層電子部品４０の内部で発生する熱を、放熱体２を備えた冷却チャネル３を流動する冷却媒体に効率よく伝え、ラジエーター８２で効率よく冷却媒体から放熱することができる。
したがって、冷却システムは、電子部品モジュールに内蔵する電子部品の内部で発生する熱を効果的に放熱して、冷却効果を引き出すことができる。
なお、本実施形態では、冷却システムがファンを備えるものとして説明したが、ファンの有無には限定されない。例えば、冷却システムは、冷却システムが備えるラジエーターが十分に冷却媒体の熱を放熱できれば、ファンはなくてもよい。また、本実施形態では、冷却システムがラジエーターを備えるものとして説明したが、ラジエーターの有無には限定されない。例えば、冷却システムは、冷却システムが備えるパイプが外気に十分に冷却媒体の熱を放熱できれば、ラジエーターはなくてもよい。
すなわち、冷却システムは、ラジエーター、またはファンを必ずしも備える必要はなく、冷却媒体の熱を十分に放熱できればよい。
また、本実施形態のパイプは、金属製でも、樹脂製でもよい。すなわち、冷却システムのパイプは、冷却媒体をポンプと電子部品モジュールの間で流動できるものであればよく、パイプの素材は限定されない。
以上、本発明の第１の実施形態である電子部品、積層電子部品、電子部品モジュールおよび冷却システムは、放熱体を備えた冷却チャネルを流動する冷却媒体に、電子部品の内部で発生した熱を効率よく伝え冷却することができる。すなわち、本実施形態は、電子部品の内部で発生する熱を効果的に放熱して、冷却効果を引き出すことができる。
（第２の実施形態）
本発明の第２の実施形態について説明する。図６（ａ）は、本発明の第２の実施形態の電子部品１ｄの断面図であり、本発明の最小構成を例示した図である。図６（ｂ）は、本発明の第２の実施形態の電子部品１ｄの他の構成例の断面図である。
図６（ａ）を参照して、本実施形態の電子部品１ｄについて説明する。電子部品１ｄの基体４には、放熱体２を備えた冷却チャネル３が形成されている。放熱体２と冷却チャネル３は、図１にて説明したものであり、説明を省略する。
電子部品１ｄでは、熱源は基体４の上面に接触する。そして、熱源が発生する熱が基体４に熱伝導される。熱伝導された熱は、電子部品１ｄの基体４の内部を伝わって放熱体２と放熱体２を備える冷却チャネル３の内壁に伝えられる。
冷却チャネル３は、冷却媒体を通過させることができる。例えば冷却チャンネル３は、紙面に垂直方向で、表面から裏面へ通過させることができる構造を備える。電子部品１ｄは、冷却チャネル３に冷却媒体を流動させることで、電子部品１ｄに接触する熱源の発生する熱を、放熱体２および冷却チャネル３の内壁から冷却チャネル３を流動する冷却媒体に伝えて効率よく放熱することができる。
したがって、電子部品は、電子部品が接する熱源の発生する熱を効果的に放熱して、冷却効果を引き出すことができる。
図６（ｂ）を参照して、本実施形態の電子部品１ｅについて説明する。電子部品１ｅの備える放熱体２ａは、図６（ａ）で説明した電子部品１ｄの放熱体２と形状だけが相違している。よって、図６（ａ）と同一の構成要素には同一の参照数字を付記して、その説明を省略する。
電子部品１ｅの備える放熱体２ａは、冷却チャネル３の底部にプレート状に形成されている。電子部品１ｄの備える放熱体２と同様に、放熱体２ａは、冷却チャネル３を流動する冷却媒体に接触する。したがって、電子部品１ｄと同様に、電子部品１ｅは、自身に接触する熱源の発生する熱を、放熱体２ａと冷却チャネル３の内壁から冷却チャネル３を流動する冷却媒体に伝えて効率よく放熱することができる。 なお、本実施形態では、熱源が電子部品の上面で接触するものとして説明したが、熱源と電子部品との接触位置は限定されない。例えば、熱源は、電子部品の下面で接触していてもよいし、電子部品の内部に埋め込まれて電子部品と内部で接触していてもよい。また、熱源からの熱が、放射熱として電子部品に伝熱されてもよい。
すなわち、電子部品は、熱源の発生する熱を受熱し、放熱体を備えて基体に形成された冷却チャネルに熱伝導できるものであればよく、電子部品と熱源との接触部位および熱源からの伝熱方法は限定されない。
本実施形態における電子部品では、トランジスタなどの素子層や、素子の間を配線する配線層や、基体の表面と裏面を接続するＴＳＶや、他の電子部品と接続する接続バンプ、リード端子、リードレス端子などを含む電気的接続構成および電気的素子構成は限定されない。電子部品は、これら電気的接続構成および電気的素子構成を備えていてもよいし、まったく備えていなくてもよい。また、電子部品の基体の素材は、半導体素材、例えばシリコンやゲルマニウムなどであってもよいし、金属系素材や樹脂系素材であってもよい。
すなわち、電子部品は、熱源の発生する熱を受熱し、放熱体を備えて基体に形成された冷却チャネルに熱伝導できるものであればよく、電子部品の電気的接続構成、電気的素子構成および基体の素材は限定されない。
（第３の実施形態）
本発明の第３の実施形態について説明する。図７は、本発明の第３の実施形態の電子部品１ｆの断面図である。図７を参照して、本実施形態の電子部品１ｆについて説明する。
電子部品１ｆでは、放熱体２を備えた冷却チャネル３が半導体基板１０に形成されている。放熱体２と冷却チャネル３は、図１にて説明したものであり、説明を省略する。
電子部品１ｆは、半導体基板１０にトランジスタなどの素子が形成された素子層１１と、配線層１４と、接続バンプ１６を含む配線層１５を備える。配線層１４と配線層１５は、ＴＳＶによって電気的に接続されている。電子部品１ｆは、素子層１１、配線層１４と配線層１５を主な熱源として発熱する。電子部品１ｆの内部の熱源で発生する熱は、放熱体２および冷却チャネル３の内壁に熱伝導で伝えられる。 冷却チャネル３は、冷却媒体を通過させることができる。例えば、冷却チャンネル３は、紙面に垂直方向で、表面から裏面へ通過させることができる構造を備える。電子部品１ｆは、冷却チャネル３に冷却媒体を流動させることで、電子部品１ｆの内部で発生する熱を、放熱体２および冷却チャネル３の内壁から冷却チャネル３を流動する冷却媒体に伝えて効率よく放熱することができる。
したがって、電子部品は、電子部品の内部で発生する熱を効果的に放熱して、冷却効果を引き出すことができる。
図８は、第３の実施形態の積層電子部品の断面図である。図８を参照して、積層電子部品４１について説明する。
積層電子部品４１は、図７で説明した電子部品１ｆが積層された電子部品である。具体的には、積層電子部品４１には、接続バンプ５１と配線層（図示せず）を備えたインターポーザ５０と、インターポーザ５０に電気的に接続された電子部品１ｆが２段積層されている。
すなわち、インターポーザ５０と電子部品１ｆ（下段）、電子部品１ｆ（下段）と電子部品１ｆ（上段）とは、それぞれが備える接続端子（図示せず）と接続バンプ１６とＴＳＶ（図示せず）によって電気的に接続される。インターポーザ５０と各電子部品の間の隙間は、アンダーフィル５２が充填されている。
積層電子部品４１は、放熱体２を備えた冷却チャネル３を備えた電子部品１ｆを積層した構造を備える。積層電子部品４１は、積層された電子部品１ｆの冷却チャネル３に冷却媒体を流動させることで、積層電子部品４１の内部で発生する熱を、放熱体２を備えた冷却チャネル３を流動する冷却媒体に伝え、効率よく放熱することができる。
したがって、本実施形態の積層電子部品は、積層された電子部品の内部で発生する熱を効果的に放熱して、冷却効果を引き出すことができる。
なお、本実施形態では、積層電子部品を、図７に示した冷却チャネルを備えた電子部品を２段重ねて、ＴＳＶを介して電気的に接続された部品として図示して説明したが、電子部品の構成は限定されない。例えば、積層される電子部品は冷却チャネルを備えない電子部品が混載されてもよいし、積層の段数は、１段でもよいし３段以上でもよい。また、ワイヤーボンディングで、インターポーザや他の電子部品と接続される電子部品を含んでもよい。また、インターポーザは、接続バンプを備えると説明したが、リード端子やリードレス端子を備えていてもよい。あるいは、積層電子部品は、外部と、光や電波を含む電磁的手段で接続されるものでもよい。
すなわち、積層電子部品は、放熱体を備えた冷却チャネルを備える電子部品を含んでいれば、積層の段数や電気的接続構成は限定されない。
（第４の実施形態）
本発明の第４の実施形態について説明する。図９は、本発明の第４の実施形態の電子部品１ｇの断面図である。図９を参照して、本実施形態の電子部品１ｇについて説明する。
本実施形態は、冷却チャネル３ａが、半導体基板１０側にのみ設けられていることが、第１の実施形態と相違する。よって、第１の実施形態と同一の構成要素には同一の参照番号を付記して、その説明を省略する。
本実施形態では、冷却チャネル３ａが半導体基板１０側にのみ形成されるため、第１の実施形態と比較して、冷却チャネルの断面積としては小さくなる。したがって、本実施形態は、第１の実施形態と比較して、放熱体を備える冷却チャネルと冷却媒体の接触面積が小さくなり、また冷却媒体の流入量が少なくなるため、冷却効率が低下する。しかし、電子部品１ｆの製造工程が削減される。
したがって、本実施形態は、製造工程の削減によるコストダウンの効果が得られる。
なお、本実施形態では、冷却チャネルは、半導体基板１０側にのみ設けると説明したが、冷却チャネルは、半導体基板２０側にのみ設けてもよい。
（第５の実施形態）
本発明の第５の実施形態について説明する。図１０は、本発明の第５の実施形態の電子部品１ｈの断面図である。図１０を参照して、本実施形態の電子部品１ｈについて説明する。
本実施形態は、半導体基板１０と半導体基板２０に設けられている冷却チャネル３ａ、３ｂが向い合せにされていないことが、第１の実施形態と相違する。よって、第１の実施形態と同一の構成要素には同一の参照番号を付記して、その説明を省略する。
本実施形態では、半導体基板１０側に設けた冷却チャネル３ａと、半導体基板２０側に設けた冷却チャネル３ｂは向かい合わせにされていない。そのため、第１の実施形態と比較して、半導体基板１０および半導体基板２０の設計の自由度の向上を図ることができる。さらに、本実施形態は、半導体基板１０側の冷却チャネル３ａと半導体基板２０側の冷却チャネル３ｂを合わせて１つの冷却チャネルとする必要がないため、接合の精度を緩和することができる。
したがって、本実施形態は、冷却チャネルの断面積を第１の実施形態と同程度とすることができるので、第１の実施形態と同様の冷却効果が得られる。さらに、本実施形態では、電子部品１ｈの設計の自由度の向上による設計期間の短縮と、製造工程の精度緩和による製造工程の期間の短縮が図れる。すなわち、本実施形態は、これらの期間短縮によるコストダウンの効果が得られる。
なお、本実施形態では、半導体基板１０側に形成される冷却チャネル３ａを２つ、半導体基板２０側に形成される冷却チャネル３ｂを１つとして図示して説明したが、上下にある半導体基板のそれぞれに形成される冷却チャネルの個数は限定されない。例えば、上側の半導体基板に冷却チャネルを３個形成し、下側の半導体基板に２個形成してもよい。また、冷却チャネルの構造は、２つの冷却チャネルの流入口と、１つの流出口を備える構造でもよい。すなわち、冷却チャネルは、冷却チャネルの内部を冷却媒体が流動できればよく、冷却チャネルの個数や流入口、流出口の個数は限定されない。
（第６の実施形態）
本発明の第６の実施形態について説明する。図１１は、本発明の第６の実施形態の電子部品１ｉの断面図である。図１１を参照して、本実施形態の電子部品１ｉについて説明する。
本実施形態は、冷却チャネル３ｃが備える放熱体２ｂには銅メッキを施さないことが、第１の実施形態と相違する。よって、第１の実施形態と同一の構成要素には同一の参照番号を付記して、その説明を省略する。
本実施形態では、放熱体２ｂに銅メッキを施さないため、第１の実施形態と比較して、冷却チャネル３ｃの放熱効率は、銅メッキが施された放熱体２より低い。しかし、本実施形態は、放熱体２ｂに銅メッキが施されていないので、電子部品１ｉの製造工程が削減される。
したがって、本実施形態では、製造工程の削減によるコストダウンの効果が得られる。
なお、本実施形態では、冷却チャネル３ｃを形成する片側の半導体基板に形成された放熱体２のみ銅メッキが施されていてもよい。
（第７の実施形態）
本発明の第７の実施形態について説明する。図１２は、本発明の第７の実施形態の電子部品１ｊの断面図である。図１２を参照して、本実施形態の電子部品１ｊについて説明する。
本実施形態は、半導体基板１０と半導体基板２０が直接接合によらず、各基板に設けた接続端子（図示せず）と接続バンプ２２とＴＳＶ（図示せず）によって接合部３０にて電気的に接続されることが、第１の実施形態と相違する。接合部３０の冷却チャネル３ｄを除く間隙は、アンダーフィル５２が充填されている。第１の実施形態と同一の構成要素には同一の参照番号を付記して、その説明を省略する。
本実施形態は、半導体基板１０と半導体基板２０が各基板に設けられた接続端子と接続バンプ２２とＴＳＶによって電気的に接続される。そのため、半導体基板１０と半導体基板２０の間隙が形成されるので、冷却チャネル３ｄの断面積は、第１の実施形態と比較して、大きい。
したがって、本実施形態は、冷却チャネル３ｄの断面積を第１の実施形態より大きいので、第１の実施形態と比較して、冷却効率を向上することができる効果が得られる。また、第１の実施形態と比較して冷却チャネル３ｄの断面積が大きいので、電子部品モジュールとしたときの冷却チャネル３ｄによる圧力損失、すなわち、図５で示したポンプ８０が冷却媒体を流動させる圧力を軽減することができる。ポンプ８０の駆動能力を軽減できるので、ポンプ８０の駆動に関わる電力を削減する効果が得られる。
なお、冷却チャネルの断面積が第１の実施形態と比較して大きくできれば、他の実施形態でも同様の効果が得られる。
（第８の実施形態）
本発明の第８の実施形態について説明する。図１３は、本発明の第８の実施形態の電子部品１ｋの断面図である。図１３を参照して、本実施形態の電子部品１ｋについて説明する。
本実施形態は、冷却チャネル３ｅの壁が銅メッキされた金属壁５を備えることが、第１の実施形態と相違する。よって、第１の実施形態と同一の構成要素には同一の参照番号を付記して、その説明を省略する。
本実施形態では、冷却チャネル３ｅの壁が銅メッキを施された金属壁５を備えるため、第１の実施形態と比較して、冷却チャネルの断面積としては小さくなるが、電子部品１ｋの発生する熱を冷媒に放熱する熱伝導の効率を向上することができる効果が得られる。
したがって、本実施形態は、電子部品の内部で発生する熱を効果的に放熱して、冷却効果を引き出すことができる。
なお、本実施形態では、冷却チャネル３ｅの壁部分に銅メッキされた金属壁を備えると説明したが、金属壁のメッキ材料は銅に限定されない。例えば、冷却チャネル３ｅの備える金属壁のメッキ材料は、アルミニウムでもよい。すなわち、金属壁のメッキに用いられる材料は、銅やアルミニウムなど、半導体素材、例えばシリコンやゲルマニウムなどより熱伝導率が高く、冷却チャネルの壁をメッキできるものであれば適用できる。
（第９の実施形態）
本発明の第９の実施形態について説明する。図１４は、本発明の第９の実施形態の電子部品１ｌの断面図である。図１４を参照して、本実施形態の電子部品１ｌについて説明する。
本実施形態は、冷却チャネル３ｆの金属壁５に接続された集熱板６が形成されていることが、第８の実施形態と相違する。よって、第８の実施形態と同一の構成要素には同一の参照番号を付記して、その説明を省略する。
本実施形態では、冷却チャネル３ｆの金属壁５に接続された、金属壁５と同じ金属で集熱板６が形成される。例えば、半導体基板１０の冷却チャネル３ｆの銅メッキの金属壁５を形成する際に、エッチングによって金属壁５と接続される第１の凹部を設ける。その後冷却チャネルの壁と壁に接続する第１の凹部を銅メッキすることで、第１の凹部には金属壁５と接続された銅メッキ材料による集熱板６が形成される。集熱板６は、半導体材料、例えばシリコンやゲルマニウムより熱伝導率の高い銅で形成されているので、電子部品１ｌが発生する熱を、集熱板６が半導体基板の内部から冷却チャネル３ｆの金属壁５に熱伝導する。
すなわち、本実施形態は、第８の実施形態と比較して、電子部品１ｌの発生する熱を集熱板６が効率的に熱伝導して冷却チャネルに伝えるので、冷却効率を向上することができる効果が得られる。
したがって、本実施形態は、電子部品の内部で発生する熱を効果的に放熱して、冷却効果を引き出すことができる。
なお、本実施形態では、冷却チャネル３ｆに備える集熱板を銅メッキ材料で形成すると説明したが、集熱板のメッキ材料は銅に限定されない。例えば、冷却チャネル３ｆに備える集熱板のメッキ材料は、アルミニウムでもよい。すなわち、集熱板のメッキに用いられる材料は、銅やアルミニウムなど、半導体素材、例えばシリコンやゲルマニウムなどより熱伝導率が高く、図１０で説明した冷却チャネルの金属壁と同様にメッキできるものであれば適用できる。
また、本実施形態では、冷却チャネル３ｆに備える集熱板はメッキにて形成すると説明したが、集熱板の形成方法はメッキには限定されない。例えば、集熱板は、蒸着やＣＶＤ（Chemical Vapor Deposition）などによって形成されるものでもよい。また、本実施形態では、冷却チャネル３ｆに備える集熱板の形状は限定されない。例えば、集熱板の形状は、プレート状であってもよいし、格子状であってもよい。
すなわち、本集熱板は、電子部品の電気的接続を回避し、冷却チャネルの金属壁に接続されて形成され、電子部品が内部で発生する熱を熱伝導して冷却チャネルに伝え、冷却媒体に放熱できるものであれば、集熱板の形成方法および形状は限定されない。
また、本実施形態では、冷却チャネル３ｆに備える集熱板は、冷却チャネルを形成する半導体基板の片側に形成されてもよいし、両側に形成されてもよい。
（第１０の実施形態）
本発明の第１０の実施形態について説明する。図１５は、本発明の第１０の実施形態の電子部品１ｍの断面図である。図１５を参照して、本実施形態の電子部品１ｍについて説明する。
本実施形態は、冷却チャネル３ｇの金属壁５に接続された集熱板６に、さらに集熱体７を設けられていることが、第９の実施形態と相違する。よって、第９の実施形態と同一の構成要素には同一の参照番号を付記して、その説明を省略する。
本実施形態では、冷却チャネル３ｇの金属壁５に接続された集熱板６に集熱体７が形成されている。すなわち、半導体基板１０の冷却チャネル３ｇの金属壁５を形成する際に、エッチングによって金属壁５と接続する第１の凹部を設ける。第１の凹部の一部に、第１の凹部より深い第２の凹部を設ける。その後冷却チャネルの壁と、壁に接続する第１の凹部と、第１の凹部に設けた第２の凹部を銅メッキすることで、第１の凹部には金属壁５と接続された集熱板６が形成される。さらに、集熱板６の形成に用いた第１の凹部の一部に設けた第１の凹部より深い第２凹部には、銅メッキ材料による集熱体７が形成される。集熱体７は、銅メッキ材料によって、集熱板７と冷却チャネル３ｇの金属壁５に接続されている。集熱板６と同様に、集熱体７は、半導体材料、例えばシリコンやゲルマニウムより熱伝導率の高い銅で形成されている。
したがって、集熱体７は、電子部品１ｍが発生する熱を、半導体基板の内部から熱伝導により集熱板６を経由して冷却チャネル３ｇの金属壁５に熱伝導する。本実施形態は、集熱板６に、集熱体７をさらに形成しているので、電子部品１ｍが発生する熱を、第９の実施形態と比較して、さらに広い面積で熱伝導することができる。
すなわち、本実施形態は、第９の実施形態と比較して、電子部品１ｍの発生する熱を集熱体７がさらに効率的に熱伝導して冷却チャネルに伝えるので、冷却効率をさらに向上することができる効果が得られる。
したがって、本実施形態は、電子部品の内部で発生する熱を効果的に放熱して、冷却効果を引き出すことができる。
なお、本実施形態では、冷却チャネル３ｇに備える集熱体を銅メッキ材料で形成すると説明したが、集熱体のメッキ材料は銅に限定されない。例えば、冷却チャネル３ｇに備える集熱体のメッキ材料は、アルミニウムでもよい。すなわち、集熱体に用いられる材料は、銅やアルミニウムなど、半導体素材、例えばシリコンやゲルマニウムなどより熱伝導率が高く、図１４で説明した集熱板６および冷却チャネルの金属壁５と同様にメッキできるものであれば適用できる。
また、本実施形態では、冷却チャネル３ｇに備える集熱体はメッキにて形成すると説明したが、集熱体の形成方法はメッキには限定されない。例えば、図１４で説明した集熱板と同様に、集熱体は、蒸着やＣＶＤなどによって形成されるものでもよい。また、本実施形態では、冷却チャネル３ｇに備える集熱体の形状は限定されない。例えば、集熱体の形状は、プレート状であってもよいし、格子状であってもよいし、円柱状でもよい。
すなわち、本集熱体は、電子部品の電気的接続を回避し、冷却チャネルの金属壁と集熱板に接続されて形成され、電子部品の内部で発生する熱を熱伝導して冷却チャネルに伝え、冷却媒体に放熱できるものであれば、集熱体の形成方法および形状は限定されない。
また、本実施形態では、冷却チャネル３ｇに備える集熱体は、冷却チャネルを形成する半導体基板の片側に形成されてもよいし、両側に形成されてもよい。
なお、本願発明は、上述の各実施形態に限定されるものではなく、本願発明の要旨を逸脱しない範囲で種々変更、変形して実施することができる。
例えば、本発明の各実施形態では、冷却媒体として、液体の使用が想定されている。しかし、冷却媒体は、電子部品の冷却チャネルを流動して電子部品の内部で発生した熱を運ぶことができる媒体であればよく、流体には限定されない。したがって、冷却媒体として、本発明が適用される電子部品、積層電子部品、電子部品モジュールおよび冷却システムに応じて、特定の元素の気体や、水、その他の液体など、適宜、適切な流体を使用することができる。
また、本発明は、第１の実施形態にて説明した電子部品は、第２から第１０の実施形態で説明した電子部品に適宜置き換えて、または混在させることができる。あるいは、第１の実施形態にて説明した電子部品は、発熱する他の電子部品を含んでもよい。
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ、１ｈ、１ｉ、１ｊ、１ｋ、１ｌ、１ｍ 電子部品
２、２ａ、２ｂ 放熱体
３、３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆ、３ｇ 冷却チャネル
４ 基体
５ 金属壁
６ 集熱板
７ 集熱体
１０、２０ 半導体基板
１１ 素子層
１２、１４、１５、２１ 配線層
１３、１６、２２、５１ 接続バンプ
３０ 接合部
４０、４１ 積層電子部品
５０ インターポーザ
５２ アンダーフィル
６０ リッド
６１ 流入口
６２ 流出口
７０ 電子部品モジュール
８０ ポンプ
８１ パイプ
８２ ラジエーター
８３ ファン
１００ 冷却システム

Claims (10)

  1. 基体と、
    前記基体に形成され、冷却媒体を第１の方向から第２の方向に通過させる冷却チャネルと、
    前記基体よりも熱伝導率が高い材料を用いて前記冷却チャネルの表面に形成され、または前記冷却チャネルに突出するように形成され、前記冷却媒体に接触する放熱体と、
    を備えることを特徴とする電子部品。
  2. 前記放熱体の、前記冷却媒体と接触する面の、一部または全部が金属面を備える
    ことを特徴とする請求項１に記載の電子部品。
  3. 前記冷却チャネルの、前記冷却媒体と接触する面の、一部または全部が金属面を備える
    ことを特徴とする請求項１または２に記載の電子部品。
  4. 前記基体及び前記金属面に接触するように前記基体の内部に形成され、前記基体内部で発生した熱を前記金属面に伝熱する集熱板を備える
    ことを特徴とする請求項３に記載の電子部品。
  5. 前記集熱板の一部に接続するように前記基体の内部に形成され、前記集熱板に伝熱する集熱体を備える
    ことを特徴とする請求項４に記載の電子部品。
  6. 前記基体は、第１の半導体基板、および前記第１の半導体基板に積層された第２の半導体基板とを含み、
    前記冷却チャネルは、前記第１の半導体基板と前記第２の半導体基板との接合部に形成される
    ことを特徴とする請求項１から５のいずれか１項に記載の電子部品。
  7. 請求項１から６のいずれか１項に記載の電子部品と、
    前記電子部品を含む電子部品を積層するインターポーザと、
    を備えることを特徴とする積層電子部品。
  8. 請求項１から６のいずれか１項に記載の電子部品、または請求項７に記載の積層電子部品が備える前記冷却チャネルを通過する前記冷却媒体を前記第１の方向から前記冷却チャネル中に流入させる流入口、および前記冷却媒体を前記第２の方向から前記冷却チャネルの外部に流出させる流出口を含み、前記電子部品、または前記積層電子部品を覆うリッド
    を備えることを特徴とする電子部品モジュール。
  9. 請求項８に記載の電子部品モジュールと、
    前記冷却媒体の熱を放熱させる放熱手段と、
    前記冷却媒体を流動させる流動手段と、
    前記流入口、前記流出口、前記放熱手段、および前記流動手段を接続して、前記冷却媒体を循環させる接続手段と、
    を備えることを特徴とする冷却システム。
  10. 電子部品の基体に形成された冷却チャネルに、前記基体よりも熱伝導率が高い材料を用いて形成された放熱体、または前記冷却チャネルに突出するように形成された放熱体に冷却媒体が接触するように、前記冷却媒体を前記冷却チャネルの第１の方向から第２の方向に通過させる
    ことを特徴とする電子部品冷却方法。
JP2013044255A 2013-03-06 2013-03-06 電子部品、および電子部品冷却方法 Expired - Fee Related JP5534067B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013044255A JP5534067B1 (ja) 2013-03-06 2013-03-06 電子部品、および電子部品冷却方法
US14/182,426 US9263365B2 (en) 2013-03-06 2014-02-18 Electronic component and electronic component cooling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013044255A JP5534067B1 (ja) 2013-03-06 2013-03-06 電子部品、および電子部品冷却方法

Publications (2)

Publication Number Publication Date
JP5534067B1 true JP5534067B1 (ja) 2014-06-25
JP2014175351A JP2014175351A (ja) 2014-09-22

Family

ID=51175885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013044255A Expired - Fee Related JP5534067B1 (ja) 2013-03-06 2013-03-06 電子部品、および電子部品冷却方法

Country Status (2)

Country Link
US (1) US9263365B2 (ja)
JP (1) JP5534067B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150068707A1 (en) * 2013-09-09 2015-03-12 Nec Corporation Electronic component cooling apparatus
US9439330B1 (en) * 2015-03-29 2016-09-06 Banqiu Wu 3D IC computer system
US10607919B2 (en) * 2017-04-28 2020-03-31 Semiconductor Components Industries, Llc Semiconductor package having junction cooling pipes embedded in substrates
US11482472B2 (en) 2018-06-13 2022-10-25 Intel Corporation Thermal management solutions for stacked integrated circuit devices
US11688665B2 (en) 2018-06-13 2023-06-27 Intel Corporation Thermal management solutions for stacked integrated circuit devices
US20190385931A1 (en) * 2018-06-13 2019-12-19 Intel Corporation Thermal management solutions for stacked integrated circuit devices
US11177192B2 (en) * 2018-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including heat dissipation structure and fabricating method of the same
US11355418B2 (en) * 2019-09-29 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11227821B2 (en) 2020-04-21 2022-01-18 Toyota Motor Engineering & Manufacturing North America, Inc. Chip-on-chip power card with embedded thermal conductor
KR102553024B1 (ko) * 2021-07-26 2023-07-11 한국과학기술원 반도체 패키지
TW202514965A (zh) * 2023-05-17 2025-04-01 美商艾德亞半導體接合科技有限公司 用於先進裝置封裝的整合式冷卻組件及其製造方法
US12191234B2 (en) 2023-05-17 2025-01-07 Adeia Semiconductor Bonding Technologies Inc. Integrated cooling assemblies for advanced device packaging and methods of manufacturing the same
US12283490B1 (en) 2023-12-21 2025-04-22 Adeia Semiconductor Bonding Technologies Inc. Integrated cooling assemblies for advanced device packaging and methods of manufacturing the same
JP7704272B1 (ja) * 2024-09-05 2025-07-08 Ｔｏｐｐａｎホールディングス株式会社 パッケージ構造、電子デバイスシステムおよび光電融合デバイス
US12412808B1 (en) 2024-12-20 2025-09-09 Adeia Semiconductor Bonding Technologies Inc. Cold plate and manifold integration for high reliability

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019730A (ja) * 2004-07-01 2006-01-19 Internatl Business Mach Corp <Ibm> 半導体集積回路パッケージの一体型マイクロチャネル冷却装置および機器（マイクロチャネルにより冷却する機器および方法）
JP2011023451A (ja) * 2009-07-14 2011-02-03 Sumitomo Electric Ind Ltd ＳｉＣ構造体、半導体装置およびＳｉＣ構造体の製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4573067A (en) * 1981-03-02 1986-02-25 The Board Of Trustees Of The Leland Stanford Junior University Method and means for improved heat removal in compact semiconductor integrated circuits
JPH03257953A (ja) * 1990-03-08 1991-11-18 Nobuo Mikoshiba 半導体素子
US5070040A (en) * 1990-03-09 1991-12-03 University Of Colorado Foundation, Inc. Method and apparatus for semiconductor circuit chip cooling
US5057908A (en) * 1990-07-10 1991-10-15 Iowa State University Research Foundation, Inc. High power semiconductor device with integral heat sink
US5313361A (en) * 1993-03-29 1994-05-17 The Charles Stark Draper Laboratory, Inc. Ceramic substrate
JP4048579B2 (ja) * 1997-08-28 2008-02-20 住友電気工業株式会社 冷媒流路を含む熱消散体とその製造方法
US6437981B1 (en) * 2000-11-30 2002-08-20 Harris Corporation Thermally enhanced microcircuit package and method of forming same
US6521516B2 (en) * 2001-06-29 2003-02-18 Intel Corporation Process for local on-chip cooling of semiconductor devices using buried microchannels
JPWO2003050466A1 (ja) * 2001-12-13 2005-04-21 ソニー株式会社 冷却装置、電子機器装置及び冷却装置の製造方法
US7032392B2 (en) * 2001-12-19 2006-04-25 Intel Corporation Method and apparatus for cooling an integrated circuit package using a cooling fluid
JP2004037039A (ja) * 2002-07-05 2004-02-05 Sony Corp 冷却装置、電子機器装置、表示装置及び冷却装置の製造方法
JP2004190976A (ja) * 2002-12-12 2004-07-08 Sony Corp 熱輸送装置及び電子デバイス
US6785134B2 (en) * 2003-01-06 2004-08-31 Intel Corporation Embedded liquid pump and microchannel cooling system
US7126822B2 (en) * 2003-03-31 2006-10-24 Intel Corporation Electronic packages, assemblies, and systems with fluid cooling
US7355277B2 (en) * 2003-12-31 2008-04-08 Intel Corporation Apparatus and method integrating an electro-osmotic pump and microchannel assembly into a die package
US6919231B1 (en) * 2004-03-24 2005-07-19 Intel Corporation Methods of forming channels on an integrated circuit die and die cooling systems including such channels
US7538425B2 (en) * 2004-07-28 2009-05-26 Delphi Technologies, Inc. Power semiconductor package having integral fluid cooling
US7215547B2 (en) * 2004-08-16 2007-05-08 Delphi Technologies, Inc. Integrated cooling system for electronic devices
US7204298B2 (en) * 2004-11-24 2007-04-17 Lucent Technologies Inc. Techniques for microchannel cooling
US20060145356A1 (en) * 2005-01-06 2006-07-06 International Business Machines Corporation On-chip cooling
US7305016B2 (en) * 2005-03-10 2007-12-04 Northrop Grumman Corporation Laser diode package with an internal fluid cooling channel
US7652372B2 (en) * 2005-04-11 2010-01-26 Intel Corporation Microfluidic cooling of integrated circuits
US7427566B2 (en) * 2005-12-09 2008-09-23 General Electric Company Method of making an electronic device cooling system
TW200735308A (en) * 2005-12-23 2007-09-16 Koninkl Philips Electronics Nv On-chip interconnect-stack cooling using sacrificial interconnect segments
US7550841B2 (en) * 2006-03-23 2009-06-23 Intel Corporation Methods of forming a diamond micro-channel structure and resulting devices
US7928425B2 (en) * 2007-01-25 2011-04-19 Mears Technologies, Inc. Semiconductor device including a metal-to-semiconductor superlattice interface layer and related methods
US8110415B2 (en) * 2008-04-03 2012-02-07 International Business Machines Corporation Silicon based microchannel cooling and electrical package
US8616266B2 (en) * 2008-09-12 2013-12-31 Rockwell Collins, Inc. Mechanically compliant thermal spreader with an embedded cooling loop for containing and circulating electrically-conductive liquid
US7943428B2 (en) 2008-12-24 2011-05-17 International Business Machines Corporation Bonded semiconductor substrate including a cooling mechanism
US8159065B2 (en) * 2009-03-06 2012-04-17 Hynix Semiconductor Inc. Semiconductor package having an internal cooling system
US7990711B1 (en) * 2010-02-24 2011-08-02 International Business Machines Corporation Double-face heat removal of vertically integrated chip-stacks utilizing combined symmetric silicon carrier fluid cavity and micro-channel cold plate
FR2961017B1 (fr) * 2010-06-02 2013-10-11 Commissariat Energie Atomique Puce electronique, composants electroniques et bras de commutation incorporant cette puce electronique
JP2012138473A (ja) 2010-12-27 2012-07-19 Zycube:Kk 半導体デバイス・電子部品の実装構造
US8563365B2 (en) * 2011-03-09 2013-10-22 Georgia Tech Research Corporation Air-gap C4 fluidic I/O interconnects and methods of fabricating same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019730A (ja) * 2004-07-01 2006-01-19 Internatl Business Mach Corp <Ibm> 半導体集積回路パッケージの一体型マイクロチャネル冷却装置および機器（マイクロチャネルにより冷却する機器および方法）
JP2011023451A (ja) * 2009-07-14 2011-02-03 Sumitomo Electric Ind Ltd ＳｉＣ構造体、半導体装置およびＳｉＣ構造体の製造方法

Also Published As

Publication number Publication date
US9263365B2 (en) 2016-02-16
US20140254099A1 (en) 2014-09-11
JP2014175351A (ja) 2014-09-22

Similar Documents

Publication Publication Date Title
JP5534067B1 (ja) 電子部品、および電子部品冷却方法
CN208608187U (zh) 固态电子组件
JP5801996B2 (ja) 両面冷却式電力用被覆層付き電力モジュール
CN105308742B (zh) 半导体组件用冷却器的制造方法、半导体组件用冷却器、半导体组件和电驱动车辆
CN103137573B (zh) 功率模块封装
US20140138075A1 (en) Heat exchanger and semiconductor module
JP6409690B2 (ja) 冷却モジュール
JP2002270743A (ja) 半導体素子の実装構造
CN112335040A (zh) 用于电结构元件的冷却组件、具有冷却组件的整流器以及具有整流器的空中行驶工具
CN107004660A (zh) 功率半导体模块及冷却器
WO2011064841A1 (ja) 半導体装置の冷却構造
JP2010161184A (ja) 半導体装置
CN205069616U (zh) 功率模块和具有其的车辆
JP2011091088A (ja) 発熱体の放熱構造、および該放熱構造を用いた半導体装置
CN107004645B (zh) 电子设备
CN104078433A (zh) 功率半导体器件的集成冷却模块
JPWO2020105075A1 (ja) 半導体装置
CN205069618U (zh) 功率模块和具有其的车辆
CA3063005A1 (en) Cooling structure of power conversion device
JP2010251427A (ja) 半導体モジュール
JP2015018993A (ja) 電子装置
JP2018182317A (ja) ３次元熱流構造を包含するエレクトロニクスアセンブリ
JP2017204503A (ja) 伝熱構造体、絶縁積層材、絶縁回路基板およびパワーモジュール用ベース
JP5100165B2 (ja) 冷却基板
JP4968150B2 (ja) 半導体素子冷却装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5534067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

LAPS Cancellation because of no payment of annual fees