[go: up one dir, main page]

JP5587107B2 - Soi基板の作製方法 - Google Patents

Soi基板の作製方法 Download PDF

Info

Publication number
JP5587107B2
JP5587107B2 JP2010205291A JP2010205291A JP5587107B2 JP 5587107 B2 JP5587107 B2 JP 5587107B2 JP 2010205291 A JP2010205291 A JP 2010205291A JP 2010205291 A JP2010205291 A JP 2010205291A JP 5587107 B2 JP5587107 B2 JP 5587107B2
Authority
JP
Japan
Prior art keywords
substrate
region
single crystal
opening
crystal semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010205291A
Other languages
English (en)
Other versions
JP2011086922A5 (ja
JP2011086922A (ja
Inventor
英人 大沼
直樹 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010205291A priority Critical patent/JP5587107B2/ja
Publication of JP2011086922A publication Critical patent/JP2011086922A/ja
Publication of JP2011086922A5 publication Critical patent/JP2011086922A5/ja
Application granted granted Critical
Publication of JP5587107B2 publication Critical patent/JP5587107B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

SOI(Silicon on Insulator)基板の作製方法、SOI基板、該基板を用いた半導体装置の作製方法、及び半導体装置に関する。
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層を備えたSOI(Silicon on Insulator)基板を用いることが検討されている。SOI基板を用いることで、トランジスタのドレインと基板により形成される寄生容量を小さくすることができるため、SOI基板は半導体集積回路の性能を向上させるものとして大いに注目されている。
SOI基板を製造する方法の1つとして、スマートカット(登録商標)法が知られている(例えば、特許文献1参照)。スマートカット法によるSOI基板の作製方法の概要を以下に説明する。まず、シリコンウエハにイオン注入法を用いて水素イオンを注入し、表面から所定の深さに微小気泡層を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合させる。その後、熱処理を行うことにより、水素イオンが注入されたシリコンウエハの一部が微小気泡層を境に薄膜状に分離し、接合させた別のシリコンウエハ上に単結晶シリコン膜が形成される。
さらに、スマートカット法を用いて単結晶シリコン層をガラスからなるベース基板上に形成する方法が提案されている(例えば、特許文献2参照)。ガラス基板はシリコンウエハよりも大面積化が容易であり、且つ、安価であるため、主に、液晶表示装置等の製造の際に用いられる。ガラス基板をベース基板として用いることにより、大面積で安価なSOI基板を作製することが可能となるのである。
特開平05−211128号公報 特開2005−252244号公報
上記スマートカット法などを用いて、ガラス基板上に単結晶シリコン層を形成する場合には、シリコンウエハ同士を貼り合わせてSOI基板を作製する場合と比較して、シリコン層の表面の荒れが大きくなる傾向にある。このような表面の荒れは、後の工程において様々な不良を誘発し、結果として半導体素子や半導体装置の歩留まり低下の要因となる。
上記問題に鑑み、開示する発明の一態様では、ベース基板(例えばガラス基板)とボンド基板(例えば単結晶シリコン基板)とを貼り合わせてSOI基板を作製する際の半導体層(例えば単結晶シリコン層)の表面の荒れを抑制することを目的の一とする。または、開示する発明の一態様では、上記荒れを抑えて歩留まりの高い半導体装置を提供することを目的の一とする。
また、スマートカット法などを用いて、ガラス基板上に単結晶シリコン層を形成する場合、ガラス基板とシリコンウエハから切り出した4角形状を有するシリコン基板との接合は、例えば、ガラス基板とシリコン基板とを重ね合わせた後、シリコン基板の周辺部の一部又はシリコン基板中央部に外力または自重を加えることにより接着させ、該接着させた領域から基板全面に貼り合わせを進行させることにより行われる。かかる場合、シリコン基板の貼り合わせの終端領域において微小空気が閉じこめられることによりガラス基板とシリコン基板とが貼り合わない領域(空隙)が形成されることが実験的に確認されている。
このような貼り合わせが適当に行われない領域は、ガラス基板上に水素を添加した領域からシリコン基板の一部を分離して単結晶シリコン層を転載する際に、十分に転載が行われず単結晶シリコン層として有効に活用しえない無駄な領域(デッドスペース)となってしまう。
上記問題に鑑み、開示する発明の一態様では、ベース基板(例えばガラス基板)とボンド基板(例えば単結晶シリコン基板)とを貼り合わせてSOI基板を作製する際に貼り合わせが適当になされない領域を有効に利用して半導体層の表面の荒れを抑制することを目的の一とする。または、開示する発明の一態様では、上記荒れを抑えて歩留まりの高い半導体装置を提供することを目的の一とする。
開示する発明の一態様では、貼り合わせによるSOI基板の作製に際し、ボンド基板又はベース基板の少なくとも一方の表面に開口部(「凹部」と呼ぶこともできる。)を形成する。そして、ボンド基板とベース基板とを貼り合わせる際に、ボンド基板の端部から貼り合わせを進行させ、貼り合わせを開始した端部に対向する他端の領域に開口部を配置することによって、ボンド基板とベース基板とが貼り合わない領域であって、かつ、ベース基板とボンド基板とによって外周が閉じられた領域を形成する。
ボンド基板として少なくとも四角を有する基板を用いる場合、四隅のうちのいずれか一の角部から貼り合わせを進行させ、対向する角部に開口部によって形成される貼り合わない領域であって閉じられた領域を形成することが望ましい。
開示する発明の一態様は、ボンド基板にイオンを照射して該ボンド基板に脆化領域を形成し、ボンド基板またはベース基板の表面に開口部を形成し、絶縁層を間に挟んでボンド基板とベース基板とを貼り合わせる際に、ボンド基板の周縁部の一部の領域から貼り合わせを進行させ、貼り合わせが終了する領域近傍に開口部を配置することによってベース基板とボンド基板とが貼り合わない領域であって、かつ、ベース基板とボンド基板とによって外周が閉じられた領域を形成し、熱処理を施すことにより、脆化領域においてボンド基板を分離して、ベース基板上に半導体層を形成するSOI基板の作製方法である。
なお、上記方法は、次のように言い換えることもできる。すなわち、ボンド基板にイオンを照射して該ボンド基板に脆化領域を形成し、ボンド基板またはベース基板の表面に開口部を形成し、絶縁層を間に挟んでボンド基板とベース基板とを貼り合わせる際に、略四角形状を有するボンド基板のひとつの隅から貼り合わせを進行させ、貼り合わせを開始させた隅に対向する他の隅に開口部を配置することによって、ベース基板とボンド基板とによって外周が閉じられた領域を形成し、熱処理を施すことにより、脆化領域においてボンド基板を分離して、ベース基板上に半導体層を形成するSOI基板の作製方法である。なお、四角形状には、切り欠き等により、四つ角以上の角を有するもの、あるいは隅が曲率を帯びているものも含まれるものとする。
また、上記方法は、次のように言い換えることもできる。すなわち、ボンド基板にイオンを照射して該ボンド基板に脆化領域を形成し、絶縁層を間に挟んでボンド基板とベース基板とを貼り合わせる際に、ボンド基板の周縁部の一部の領域から貼り合わせを進行させ、貼り合わせが終了する領域近傍に意図的に形成した開口部を配置することによってベース基板とボンド基板に挟まれた空隙部を形成し、熱処理を施すことにより、空隙部が形成された領域を起点として脆化領域に亀裂を生じさせ、ボンド基板を分離して、ベース基板上に半導体層を形成するSOI基板の作製方法である。
上記において、熱処理を施すことにより、開口部によってボンド基板とベース基板とが貼り合わない領域であって閉じられた領域近傍に応力を発生させて、ボンド基板の分離を促進させることが望ましい。
また、上記の作製方法においてボンド基板表面に開口部を形成する場合、ボンド基板に開口部を形成してもよいし、ボンド基板上に形成された熱酸化膜、酸化珪素、窒化珪素、酸化窒化珪素、若しくは窒化酸化珪素又はこれらから選択された積層膜等でなる絶縁層を形成し、該絶縁層にのみ開口部を形成してもよい。または、絶縁層を貫通してボンド基板及び絶縁層に開口部を形成するようにしてもよい。または、ボンド基板に開口部を形成し、ボンド基板上に開口部の形状を反映させた絶縁層を形成するようにしてもよい。
または、開口部は、ベース基板表面に設けても良い。例えば、ベース基板に開口部を形成してもよいし、ベース基板上に酸化珪素、窒化珪素、酸化窒化珪素、若しくは窒化酸化珪素又はこれらから選択された積層膜等でなる絶縁層を形成し、該絶縁層にのみ開口部を形成してもよいし、該絶縁層を貫通してベース基板及び絶縁層に開口部を形成するようにしてもよい。又は、ベース基板に開口部を形成し、その上に開口部の形状を反映させた絶縁層を形成させるようにしてもよい。
また、開示する発明の一態様は、複数のボンド基板上に絶縁層を形成し、複数のボンド基板にイオンを照射して複数のボンド基板に脆化領域をそれぞれ形成し、ベース基板上に窒素含有層を形成し、窒素含有層が形成されたベース基板の表面に複数の開口部を形成し、絶縁層及び窒素含有層を間に挟んで複数のボンド基板と前記ベース基板とを貼り合わせる際に、複数のボンド基板のそれぞれの一つの角部から貼り合わせを進行させ、角部に対向する他の角部に複数の開口部のうちの一をそれぞれ配置することによってベース基板と複数のボンド基板とが貼り合わない領域であって、かつベース基板と複数のボンド基板とによって外周が閉じられた領域をそれぞれ形成し、熱処理を施すことにより、脆化領域において複数のボンド基板を分離して、ベース基板上に複数の半導体層を形成するSOI基板の作製方法である。
上記方法において、ベース基板の表面に複数の開口部を形成し、複数の開口部が形成されたベース基板上に窒素含有層を形成するようにしてもよい。
ベース基板として大型のガラス基板を用い、ガラス基板に複数のボンド基板を貼り合わせる場合、あらかじめ画定した複数のボンド基板の貼り合わせ終端領域であるガラス基板に開口部を形成することで、各ボンド基板毎に開口部を形成する必要がないため工程数を省略することができる。
または、ボンド基板とガラス基板の双方に開口部を形成してもよい。双方に形成された開口部の位置をアライメントマーカーとして用いることができる。例えば開口部同士が重なるように貼り合わせを行うことでマーカーとしての役割を持たせることができる。
なお、本明細書等において「ボンド基板」には、上面に絶縁層が形成された基板が含まれることがあるものとし、「ベース基板」には、上面に絶縁層が形成された基板が含まれることがあるものとする。
また、ボンド基板とベース基板とを貼り合わせる際、貼り合わせの終端領域で形成されてしまう空隙と重なる領域又は空隙の近傍領域に開口部を配置することが望ましい。また、開口部を空隙の形成が予想される位置よりもボイド基板中央側に形成することが望ましい。開口部を開口部の形成なく発生する空隙の近傍に設けることにより、開口部内に空隙を誘導し、空隙の消滅を誘発することができるためである。空隙の形成が予想される領域と重なるように開口部を配置する場合には、空隙部に生じる空気を開口部内に閉じこめ、開口部における内部応力を高めることができる。その結果、熱処理により、脆化領域から半導体層を分離する際に、開口部内に閉じこめられた圧縮された空気の圧力により分離を生じやすくすることができる。
貼り合わせの終端領域に形成されてしまう空隙の大きさ、配置を考慮すると、開口部の直径はφ50μm以上φ2mm以下、好ましくはφ200μm以上φ1mm以下であることが望ましい。また、開口部の面積は、0.001mm以上4mm以下、好ましくは0.03mm以上0.8mm以下が望ましい。
一方で、表面荒れの抑制を考慮すると、開口部の面積は、1mm以上とすることが望ましい。より望ましくは25mm以上である。これにより、形成される半導体層の表面の荒れを効果的に抑制することができる。
また、半導体層には、レーザー光の照射処理を行うことが望ましい。また、熱処理の温度を500℃以下とすることが望ましい。また、熱処理の温度を500℃以下として脆化領域においてボンド基板を分離し、続けて500℃以上800℃以下の熱処理を行い、半導体層中に残存する水素の濃度を低減させる処理を行ってもよい。
上記の作製方法を用いることで、半導体層の欠損(特に、直径が1μm以上の欠損をいう)の数密度が5個/cm以下(たとえば、1個/cm以下)のSOI基板を提供できる。また、上述のSOI基板を用いて半導体装置を作製し、提供することができる。
一般に、「SOI基板」は絶縁表面上にシリコン半導体層が設けられた構成の半導体基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の半導体基板をも含む概念として用いる。つまり、「SOI基板」が有する半導体層は、シリコン半導体層に限定されない。また、本明細書等において、半導体基板は、半導体材料のみからなる基板を指すに留まらず、半導体材料を含む基板全般を示すものとする。つまり、本明細書等においては「SOI基板」も広く半導体基板に含まれる。
なお、本明細書等において単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同様の方向を向いているものをいう。つまり、結晶欠陥やダングリングボンドなどを含んでいても、上記のように結晶軸の方向が揃っているものは単結晶として扱う。
また、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば、表示装置や、集積回路は半導体装置に含まれる。また、本明細書等において表示装置とは、発光表示装置や液晶表示装置、電気泳動素子を用いた表示装置を含む。発光表示装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)、有機EL等がある。
開示する発明の一態様では、貼り合わせに係る表面の一部(周縁部)に開口部を形成して気体が閉じ込められた領域を形成している。これにより、半導体層の表面の荒れを抑制したSOI基板を提供することができる。または、これを用いた半導体装置の歩留まりを向上させることができる。
また、開示する発明の一態様では、貼り合わせに係る表面の一部(周縁部)に開口部を形成し、ボンド基板とベース基板とを貼り合わせる際に、ボンド基板の端部から貼り合わせを進行させ、貼り合わせを開始した端部に対向する他端の領域に開口部を配置している。これにより、貼り合わせの終端領域において微小空気が閉じこめられ形成された空隙等によって生じるデッドスペースを有効に利用して半導体層の表面の荒れを抑制したSOI基板を提供することができる。したがって、別途、表面荒れを防止するための開口部をデッドスペース以外のボンド基板の周縁部に設けることを要しないで済む。
また、開示する発明の一態様では、開口部の形成位置により、貼り合わせが終了する領域に開口部を形成することなく形成されてしまう微小空気が閉じこめられた空隙の発生を抑制あるいは消滅させることができる。
SOI基板の作製方法の一例を示す断面図である。 SOI基板の作製方法の一例を示す断面図である。 SOI基板の作製方法の一例を示す平面図である。 SOI基板の作製方法の一例を示す断面図である。 SOI基板の作製方法の一例を示す断面図である。 SOI基板の作製方法の一例を示す平面図である。 SOI基板の作製方法の一例を示す断面図である。 SOI基板の作製方法の一例を示す断面図である。 SOI基板の作製方法の一例を示す平面図である。 SOI基板の作製方法の一例を示す断面図である。 SOI基板の作製方法の一例を示す断面図である。 SOI基板の作製方法の一例を示す平面図である。 SOI基板の作製方法の一例を示す断面図である。 SOI基板の作製方法の一例を示す断面図である。 SOI基板の作製方法の一例を示す断面図である。 SOI基板の作製方法の一例を示す断面図である。 SOI基板の作製方法の一例を示す断面図である。 SOI基板の作製方法の一例を示す平面図である。 開口部の例を示す断面図である。 開口部の形状の例を示す平面図である。 半導体層の分離の様子を示す図である。 開口部の形状の例を示す平面図である。 応力の様子を示す図である。 半導体装置(トランジスタ)の作製方法の一例を示す断面図である。 半導体装置(トランジスタ)の作製方法の一例を示す断面図である。 半導体装置(トランジスタ)の平面図および断面図である。 シリコン層の表面の様子を示す図である。 シリコン層の表面の様子を示す図である。 シリコン層の表面の様子を示す図である。 閉じられた領域の直径と、欠損の数との関係を示す図である。 表面のラフネスの比較結果を示す図である。 表面のラフネスの比較結果を示す図である。 閉じられた領域の有無による欠損の数の相違を示す図である。
以下、実施の形態について、図面を用いて詳細に説明する。但し、発明は以下に示す実施の形態の記載内容に限定されず、本明細書等において開示する発明の趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することが可能である。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、SOI基板の作製方法の一例に関して図面を参照して説明する。具体的には、ベース基板上に単結晶半導体層が設けられたSOI基板を作製する場合について説明する。
まず、ベース基板100とボンド基板とを準備する。ここでは、ボンド基板として単結晶半導体基板110を用いる場合について説明する(図1(A)、図1(B)参照)。
ベース基板100としては、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。上記セラミックス基板においては、例えば、窒化シリコン(Si)とAlを主成分とした熱膨張係数がシリコンと近いセラミックス基板を用いることができる。なお、上記ガラス基板においては、酸化ホウ素(B)と比較して酸化バリウム(BaO)を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、ガラス基板に耐熱性を求める場合には、BよりBaOを多く含むガラス基板を用いると良い。なお、本実施の形態では、ベース基板100としてガラス基板を用いる場合について説明する。ベース基板100として大面積化が可能で安価なガラス基板を用いることにより、低コスト化を図ることができる。また、ベース基板100としては、熱膨張係数がボンド基板と10%以上異なる基板を用いることが望ましい。
また、ベース基板100として単結晶シリコン基板、単結晶ゲルマニウム基板などの半導体基板を用いても良い。ベース基板100として半導体基板を用いる場合には、ガラス基板などを用いる場合と比較して熱処理の温度条件が緩和するため、良質なSOI基板を得ることが容易になる。ここで、半導体基板としては、太陽電池級シリコン(SOG−Si:Solar Grade Silicon)基板などを用いても良い。また、多結晶半導体基板を用いても良い。太陽電池級シリコンや、多結晶半導体基板などを用いる場合には、単結晶シリコン基板などを用いる場合と比較して、製造コストを抑制することができる。
なお、開示する発明の一態様は、貼り合わせに係る基板の材質等の相違に起因して生じる半導体層の表面荒れを抑制するものであるから、貼り合わせに係る基板の材質等が異なる場合に効果的であるが、同じ材質等を用いた基板を貼り合わせる場合であっても、表面荒れを抑制するという点においては十分な効果を得ることができる。
上記ベース基板100に関しては、その表面をあらかじめ洗浄しておくことが好ましい。具体的には、ベース基板100に対して、塩酸過水(HPM)、硫酸過水(SPM)、アンモニア過水(APM)、フッ酸過水(FPM)、希フッ酸(DHF)等を用いて洗浄する。また、上記洗浄中に超音波を併用してもよい。また、炭酸水、オゾン水、または水素添加水を用いた超音波洗浄と併用してもよい。このような洗浄処理を行うことによって、ベース基板100表面の平坦性向上や、ベース基板100表面に残存する研磨粒子の除去などが実現される。
単結晶半導体基板110としては、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第14族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板を用いることもできる。市販のシリコン基板としては、直径5インチ(125mm)、直径6インチ(150mm)、直径8インチ(200mm)、直径12インチ(300mm)、直径16インチ(400mm)サイズの円形のものが代表的である。なお、単結晶半導体基板110の形状は円形に限られず、例えば、矩形等に加工して用いることも可能である。また、単結晶半導体基板110は、CZ法やFZ(フローティングゾーン)法を用いて作製することができる。
汚染物除去の観点からは、硫酸過水(SPM)、アンモニア過水(APM)、塩酸過水(HPM)、フッ酸過水(FPM)、希フッ酸(DHF)などを用いて単結晶半導体基板110の表面を洗浄しておくことが好ましい。また、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。
なお、本実施の形態においては、ボンド基板として単結晶半導体基板を用いる場合について説明しているが、開示する発明の一態様はこれに限定して解釈されない。例えば、ボンド基板として多結晶半導体基板などを用いても良い。
次に、単結晶半導体基板110の表面から所定の深さに脆化領域112を形成し、その後、絶縁層114を介してベース基板100と単結晶半導体基板110とを貼り合わせる(図1(C)、図1(D)参照)。
本実施の形態においては、絶縁層114表面の単結晶半導体基板110の周縁部に対応する領域に、開口部140(「凹部」、または「溝」ともよぶことができる。)を形成する(図1(C))。
次いで、ベース基板100と単結晶半導体基板110を重ね合わせ、白抜き矢印で示す領域に応力を加え単結晶半導体基板110の外周部の一部から貼り合わせが進行するようにベース基板100と単結晶半導体基板110の一部を接着して接合させる(図1(D))。
このとき、開口部140が形成された領域を、貼り合わせを進行させる初期領域から最も離れるように配置することが望ましい。言いかえると、ベース基板100と単結晶半導体基板110との貼り合わせを進行させ、貼り合わせが終了する領域近傍に開口部が形成された領域が配置されるようにすることが望ましい。
貼り合わせが終了する領域では、一部、微小空気が閉じこめられることにより、ベース基板100と単結晶半導体基板110とが貼り合わない領域(空隙)が形成されることが実験的に確認されている。かかる空隙が形成される領域は、貼り合わせに寄与しない、あるいは、貼り合わせ強度が低下する領域であり、デッドスペースとなってしまう。
したがって、空隙が形成されることが予想される領域と重ねて、あるいは空隙が形成されることが予想される領域の近傍に、意図的に形成した開口部を配置することにより開口部によって閉じられた領域を形成することが望ましい。
また、このように、貼り合わせに係る表面の一部に意図的に開口部を配置することにより形成された貼り合わない領域であって閉じられた領域(以下、「開口部の配置により形成された閉じられた領域」と呼ぶ。)を形成することにより、分離のきっかけを効果的に与えることができるため、形成される単結晶半導体層の表面荒れを抑制できる。
さらには、従来、貼り合わせに寄与しない、あるいは、貼り合わせ強度が低下する領域を有効に利用できるため、SOI層として利用できる領域に別途半導体層の表面荒れを抑制するための開口部を形成せずに済む。
従来、貼り合わせの終端部に形成される空隙は、本発明の一態様における開口部を形成することによって形成される閉じられた領域と一見すると同様のようにも思われるが、ボンド基板またはベース基板に開口部を設けないで形成される空隙部が存在しても熱処理によって、ボンド基板の一部を分離しても半導体層の表面荒れを有効に抑制できないことが判明している。したがって、開口部の配置により形成された閉じられた領域を形成することが本実施の形態の一態様においては有効な構成である。
ここで、「開口部の配置により形成された閉じられた領域」とは、貼り合わない領域と貼り合った領域の境界部分が形成する「貼り合わない領域の外周」が、閉じられていることを意味する。また、「開口部の配置により形成された閉じられた領域」とは、二次元的に閉じられている状態を示し、三次元的に閉じられていることを要しない。このような「開口部の配置により形成された閉じられた領域」を形成することで、分離後の半導体表面の荒れを抑制することができる。
なお、本実施の形態においては、絶縁層114に開口部140を形成する構成としているが、開示する発明の一態様はこれに限定して解釈されない。開示する発明の一態様では、基板に意図的に形成された開口部によって閉じられた領域(例えば、気体が閉じ込められるような領域)を形成することで半導体層の表面荒れを抑制することが可能になるから、当該技術思想が実現できれば、その具体的な構成、態様については特に限定して解釈する必要はない。
開口部の作製方法としては、絶縁層114を形成した後のパターニングや、レーザー光の照射などによるマーキング、ガラスペンを用いたマーキングなどがある。なお、基板(または半導体装置)に識別符号を付与する際などにはレーザーマーカーを用いて印字を行う場合があるが、これを利用して上記閉じられた領域を形成することで、製造コストの増加なく表面荒れが抑制された半導体層を得ることができるため、好適である。
貼り合わせの終端領域に形成されてしまう空隙の大きさ、配置を考慮すると、デッドスペースを有効に利用するためには、開口部の直径はφ50μm以上φ2mm以下、好ましくはφ200μm以上φ1mm以下であることが望ましい。また、開口部の面積は、0.001mm以上4mm以下、好ましくは0.03mm以上0.8mm以下が望ましい。
一方で、表面荒れの抑制を考慮すると、開口部の面積は、1mm以上とすることが望ましい。より望ましくは25mm以上である。これにより、形成される半導体層の表面の荒れを効果的に抑制することができる。
なお、本実施の形態では、開口部を単結晶半導体基板の周縁部に対応する領域である単結晶半導体基板の角部に設ける。そして、ベース基板と単結晶半導体基板110とを重ね合わせ、その一端を接着させることにより、ベース基板100と単結晶半導体基板110との貼り合わせを進行させ、貼り合わせを行う。貼り合わせの際、貼り合わせが終了する領域近傍に開口部を配置する。これにより、半導体層の表面荒れを効果的に抑制できる。さらに、貼り合わせの終端部に開口部を配置することにより、従来空隙ができてしまう領域以外に別途、表面荒れ抑制のための開口部を形成せずにすむため、デッドスペースを有効に利用することができる。
単結晶半導体基板110の表面から所定の深さに形成される脆化領域112は、運動エネルギーを有する水素等のイオンを単結晶半導体基板110に照射することにより形成することができる。
脆化領域112が形成される領域の深さは、イオンの運動エネルギー、質量と電荷、イオンの入射角などによって調節することができる。また、脆化領域112は、イオンの平均侵入深さとほぼ同じ深さの領域に形成される。このため、イオンを添加する深さで、単結晶半導体基板110から分離される単結晶半導体層の厚さを調節することができる。例えば、単結晶半導体層の厚さが、10nm以上1000nm以下、好ましくは50nm以上200nm以下程度となるように平均侵入深さを調節すれば良い。
上記イオンの照射処理は、イオンドーピング装置やイオン注入装置を用いて行うことができる。イオンドーピング装置の代表例としては、プロセスガスをプラズマ励起して生成された全てのイオン種を被処理体に照射する非質量分離型の装置がある。当該装置では、プラズマ中のイオン種を質量分離しないで被処理体に照射することになる。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置では、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する。
本実施の形態では、イオンドーピング装置を用いて、水素を単結晶半導体基板110に添加する例について説明する。ソースガスとしては水素を含むガスを用いる。照射するイオンについては、H の比率が高まるようにすると良い。具体的には、H、H 、H の総量に対してH の割合が50%以上(より好ましくは80%以上)となるようにする。H の割合を高めることで、イオン照射の効率を向上させることができる。なお、イオン注入装置でH を注入してもよい。
なお、添加するイオンは水素に限定されない。ヘリウムなどのイオンを添加しても良い。また、添加するイオンは一種類に限定されず、複数種類のイオンを添加しても良い。例えば、イオンドーピング装置を用いて水素とヘリウムとを同時に照射する場合には、別々の工程で照射する場合と比較して工程数を低減することができると共に、後の単結晶半導体層の表面荒れをより一層おさえることが可能である。
また、絶縁層114は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁層を単層で、または積層させて形成することができる。これらの膜は、熱酸化法、CVD法、スパッタリング法等を用いて形成することができる。絶縁層の膜厚は、10nm以上200nm以下程度とすることが望ましい。
なお、本明細書等において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量(原子数)が多いものを示し、例えば、酸化窒化シリコンとは、酸素が50原子%以上70原子%以下、窒素が0.5原子%以上15原子%以下、シリコンが25原子%以上35原子%以下、水素が0.1原子%以上10原子%以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量(原子数)が多いものを示し、例えば、窒化酸化シリコンとは、酸素が5原子%以上30原子%以下、窒素が20原子%以上55原子%以下、シリコンが25原子%以上35原子%以下、水素が10原子%以上30原子%以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)や、水素前方散乱法(HFS:Hydrogen Forward Scattering)を用いて測定した場合のものである。また、構成元素の含有比率の合計は、100原子%を超えない。
貼り合わせは、ベース基板100と単結晶半導体基板110とを、絶縁層114を介して接着させた後、ベース基板100または単結晶半導体基板110の白抜き矢印で示す箇所に0.001N/cm以上100N/cm以下の圧力を加えることにより行われる(図1(D)参照)。
図3(A)には貼り合わせ開始領域150と開口部140との位置関係を示している。貼り合わせ開始領域150と対向する角部に開口部140が配置されるように貼り合わせを行う。圧力を加えると、その部分においてベース基板100と絶縁層114の接合が生じ、当該部分を始点として自発的な接合が全面におよぶ。この接合には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。当該貼り合わせ処理によって、開口部の配置による閉じられた領域が形成されることになる。
なお、貼り合わせは、絶縁層114に形成された開口部140が貼り合わせの終端領域又はその近傍に配置されるようにして進行させることが望ましい。
なお、単結晶半導体基板110とベース基板100とを貼り合わせる前に、貼り合わせに係る表面につき表面処理を行うことが好ましい。表面処理を行うことで、単結晶半導体基板110とベース基板100の接合界面での接合強度を向上させることができる。
表面処理としては、ウェット処理、ドライ処理、またはウェット処理およびドライ処理の組み合わせが挙げられる。異なるウェット処理、または異なるドライ処理を組み合わせて行っても良い。
ウェット処理としては、オゾン水を用いたオゾン処理(オゾン水洗浄)、メガソニック洗浄、または2流体洗浄(純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法)などが挙げられる。ドライ処理としては、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理、またはラジカル処理などが挙げられる。被処理体(単結晶半導体基板、単結晶半導体基板上に形成された絶縁層、支持基板または支持基板上に形成された絶縁層)に対し、上記のような表面処理を行うことで、被処理体表面の親水性および清浄性を高める効果を奏する。その結果、基板同士の接合強度を向上させることができる。
ウェット処理は、被処理体表面に付着するマクロなゴミなどの除去に効果的である。ドライ処理は、被処理体表面に付着する有機物などミクロなゴミの除去または分解に効果的である。ここで、被処理体に対して、紫外線処理などのドライ処理を行った後、洗浄などのウェット処理を行う場合には、被処理体表面を清浄化および親水化し、さらに被処理体表面のウォーターマークの発生を抑制できるため好ましい。
また、ドライ処理として、オゾンまたは一重項酸素などの活性状態にある酸素を用いた表面処理を行うことが好ましい。オゾンまたは一重項酸素などの活性状態にある酸素により、被処理体表面に付着する有機物を効果的に除去または分解することができる。また、オゾンまたは一重項酸素などの活性状態にある酸素に、紫外線のうち200nm未満の波長を含む光による処理を組み合わせることで、被処理体表面に付着する有機物をさらに効果的に除去することができる。以下、具体的に説明する。
例えば、酸素を含む雰囲気下で紫外線を照射することにより、被処理体の表面処理を行う。酸素を含む雰囲気下において、紫外線のうち200nm未満の波長を含む光と200nm以上の波長を含む光を照射することにより、オゾンを生成させるとともに一重項酸素を生成させることができる。また、紫外線のうち180nm未満の波長を含む光を照射することにより、オゾンを生成させるとともに一重項酸素を生成させることもできる。
酸素を含む雰囲気下で、200nm未満の波長を含む光および200nm以上の波長を含む光を照射することにより起きる反応例を示す。
+hν(λnm)→O(P)+O(P) ・・・ (1)
O(P)+O→O ・・・ (2)
+hν(λnm)→O(D)+O ・・・ (3)
上記反応式(1)において、酸素(O)を含む雰囲気下で200nm未満の波長(λnm)を含む光(hν)を照射することにより基底状態の酸素原子(O(P))が生成する。次に、反応式(2)において、基底状態の酸素原子(O(P))と酸素(O)とが反応してオゾン(O)が生成する。そして、反応式(3)において、生成されたオゾン(O)を含む雰囲気下で200nm以上の波長(λnm)を含む光が照射されることにより、励起状態の一重項酸素O(D)が生成される。酸素を含む雰囲気下において、紫外線のうち200nm未満の波長を含む光を照射することによりオゾンを生成させるとともに、200nm以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のような表面処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射(λ=185nm、λ=254nm)により行うことができる。
また、酸素を含む雰囲気下で、180nm未満の波長を含む光を照射して起きる反応例を示す。
+hν(λnm)→O(D)+O(P) ・・・ (4)
O(P)+O→O ・・・ (5)
+hν(λnm)→O(D)+O ・・・ (6)
上記反応式(4)において、酸素(O)を含む雰囲気下で180nm未満の波長(λnm)を含む光を照射することにより、励起状態の一重項酸素O(D)と基底状態の酸素原子(O(P))が生成する。次に、反応式(5)において、基底状態の酸素原子(O(P))と酸素(O)とが反応してオゾン(O)が生成する。反応式(6)において、生成されたオゾン(O)を含む雰囲気下で180nm未満の波長(λnm)を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち180nm未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のような表面処理は、例えば、酸素を含む雰囲気下でのXeエキシマUVランプの照射により行うことができる。
200nm未満の波長を含む光により被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたは一重項酸素により被処理体表面に付着する有機物や化学結合を切断した有機物などを酸化分解して除去することができる。上記のような表面処理を行うことで、被処理体表面の親水性および清浄性をより高めることができ、接合を良好に行うことができる。
なお、貼り合わせの後には、接合強度を増加させるための熱処理を行っても良い。この熱処理の温度は、脆化領域112における分離が生じない温度(例えば、室温以上400℃未満)とする。また、この温度範囲で加熱しながら、ベース基板100と絶縁層114とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA(瞬間熱アニール、Rapid Thermal Anneal)装置、マイクロ波加熱装置などを用いることができる。なお、上記温度条件はあくまで一例に過ぎず、開示する発明の一態様がこれに限定して解釈されるものではない。
次に、例えば、400℃以上の温度で熱処理を行って単結晶半導体基板110を脆化領域112にて分離することにより、ベース基板100上に、絶縁層114を介して単結晶半導体層116を設ける(図1(E)、図1(F)参照)。
熱処理を行うことで、脆化領域112に形成されている微小な孔には添加された元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域112には亀裂が生じるため、脆化領域112に沿って単結晶半導体基板110が分離する。絶縁層114はベース基板100に接合しているため、ベース基板100上には単結晶半導体基板110から分離された単結晶半導体層116が残存する。なお、開口部140においては貼り合わせが行われていないため、ベース基板100の開口部140に対応する領域には単結晶半導体層116は形成されない。当該領域が分離の際のきっかけとなり、単結晶半導体層116の表面荒れを抑制できる。
なお、上記分離の際の熱処理温度は、できる限り低いものであることが望ましい。分離の際の温度が低いほど、単結晶半導体層116の表面荒れを抑制できるためである。
具体的には、例えば、上記分離の際の熱処理温度は、300℃以上600℃以下、好ましくは400℃以上500℃以下とすると効果的である。
なお、上記開口部によって形成された閉じられた領域を形成する場合には、分離の際の熱処理温度を低く抑えることができることが確認されている。一例として、閉じられた領域を形成しない場合には、分離に際して500℃以上の温度条件が必要となる場合であっても、閉じられた領域を形成することにより、500℃以下の温度条件で分離が可能である。これは、閉じられた領域が分離の際のきっかけとなることにより、当該領域が存在しない場合と比較して低い温度での分離が実現されることに起因するものと考察される。なお、上記温度条件はあくまで一例に過ぎず、開示する発明の一態様がこれに限定して解釈されるものではない。
なお、分離後に500℃以上800℃以下の熱処理を行い、残存する水素の濃度を低減させる処理を行ってもよい。分離させる工程と水素濃度を低減させる工程とを一回の熱処理工程で行うことにより、工程数を増加させることなく、単結晶半導体層の表面荒れを抑制することができる。
また、開口部によって形成された閉じられた領域を形成することによって、分離のタイミング(分離温度)を均一化することができるというメリットもある。分離のタイミングを均一化することによって、表面荒れに起因する基板の特性変動を抑制することが可能である。なお、この点については、貼り合わない領域を形成した複数の試料(4サンプル)において、分離時の温度が概ね±1℃の範囲内に収まることを確認している。なお、当該分離のタイミングも一例に過ぎないから、開示する発明の一態様がこれに限定して解釈されるものではない。
次に、単結晶半導体層116の表面にレーザー光132を照射することによって、表面の平坦性を向上させ、かつ欠陥を低減させた単結晶半導体層118を形成する(図2(A)、図2(B)、図3(A)参照)。なお、図2(B)は、図3(A)のA−Bにおける断面に対応している。
なお、レーザー光132の照射による単結晶半導体層116の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下するためである。一方、部分溶融では、溶融されていない固相部分に基づいて結晶成長を行わせることができるため、単結晶半導体層116を完全に溶融させる場合と比較して結晶品位を向上させることができる。また、絶縁層114からの酸素や窒素等の取り込みを抑制することができる。なお、上記において部分溶融とは、レーザー光の照射により単結晶半導体層116が溶融される深さを、絶縁層114側界面の深さより浅くする(つまり、単結晶半導体層116の厚さより浅くする)ことを言う。すなわち、単結晶半導体層116の上層は溶融して液相となるが、下層は溶融せずに固相のままである状態をいう。また、完全溶融とは、単結晶半導体層116が絶縁層114との界面まで溶融され、液体状態になることをいう。
上記レーザー光の照射には、パルス発振レーザーを用いることが好ましい。これは、高エネルギーを得ることができ、部分溶融状態を作り出すことが容易となるためである。発振周波数は、1Hz以上10MHz以下程度とすることが好ましいがこれに限定して解釈されない。上述のパルス発振レーザーの発振器としては、Arレーザー、Krレーザー、エキシマ(ArF、KrF、XeCl)レーザー、COレーザー、YAGレーザー、YVOレーザー、YLFレーザー、YAlOレーザー、GdVOレーザー、Yレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、銅蒸気レーザー、金蒸気レーザー等がある。なお、部分溶融させることが可能であれば、連続発振レーザーを使用しても良い。連続発振レーザーの発振器としては、Arレーザー、Krレーザー、COレーザー、YAGレーザー、YVOレーザー、YLFレーザー、YAlOレーザー、GdVOレーザー、Yレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザー、ヘリウムカドミウムレーザー等がある。
レーザー光132の波長としては、単結晶半導体層116に吸収される波長を選択する必要がある。その波長は、レーザー光の表皮深さ(skin depth)などを考慮して決定すればよい。例えば、250nm以上700nm以下の範囲とすることができる。また、レーザー光132のエネルギー密度は、レーザー光132の波長、レーザー光の表皮深さ、単結晶半導体層116の膜厚などを考慮して決定することができる。レーザー光132のエネルギー密度は、例えば、300mJ/cm以上800mJ/cm以下の範囲とすればよい。なお、当該エネルギー密度の範囲は、パルス発振レーザーとしてXeClエキシマレーザー(波長:308nm)を用いた場合の一例である。
レーザー光132の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気やアルゴン雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中でレーザー光132を照射するには、気密性のあるチャンバー内でレーザー光132を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザー光132の被照射面に窒素ガスなどの不活性ガスを吹き付けることで、不活性雰囲気を形成することもできる。
なお、窒素などの不活性雰囲気で行うほうが、大気雰囲気よりも単結晶半導体層118の平坦性を向上させる効果は高い。また、大気雰囲気よりも不活性雰囲気のほうがクラックやリッジの発生を抑える効果が高く、レーザー光132の使用可能なエネルギー密度の範囲が広くなる。なお、レーザー光132の照射は、減圧雰囲気で行ってもよい。減圧雰囲気でレーザー光132を照射する場合には、不活性雰囲気における照射と同等の効果を得ることができる。
なお、本実施の形態においては、単結晶半導体層116の分離に係る熱処理の直後に、レーザー光132の照射処理を行っているが、開示する発明の一態様はこれに限定して解釈されない。単結晶半導体層116の分離に係る熱処理後にエッチング処理を施して、単結晶半導体層116表面の欠陥が多い領域を除去してからレーザー光132の照射処理を行っても良いし、開口部144が形成された領域近傍の単結晶半導体層116をエッチングにより除去した後にレーザー光132の照射処理を行っても良いし、単結晶半導体層116表面の平坦性を向上させてからレーザー光132の照射処理を行っても良い。なお、開口部144が形成された領域近傍の単結晶半導体層116をエッチング除去する際に、単結晶半導体層116の外周近傍を同時にエッチングにより除去してもよい。なお、上記エッチング処理としては、ウエットエッチング、ドライエッチングのいずれを用いても良い。
また、本実施の形態においては示していないが、上述のようにレーザー光132を照射した後には、単結晶半導体層118の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層118の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いればよい。
以上の工程により、表面の荒れが低減された良好な半導体層を有するSOI基板を得ることができる(図2(B)、図3(A)参照)。
本実施の形態においては、単結晶半導体層116の表面にレーザー光132を照射することによって、表面の平坦性を向上させ、かつ欠陥を低減させた単結晶半導体層118を得ている。ここで、レーザー光132照射前の単結晶半導体層116の表面が荒れている場合には、レーザー光132を照射することで単結晶半導体層118の膜質が悪化する傾向にある。例えば、単結晶半導体層116にごく微小な欠損(部分的な膜の欠けなど)が存在する場合であっても、レーザー光132の照射によって、この欠損が大型化してしまう傾向にある。これは、レーザー光132の照射によって、上記の微細な欠損の周辺領域(単結晶半導体層116が薄くなっている領域)の半導体が溶融し、当該領域の半導体が表面張力などによって移動してしまうことに起因するものと考察される。
このように、単結晶半導体層116の表面が荒れている場合には、それに起因する不良が生じる傾向にあるから、単結晶半導体層116の表面荒れを抑制することは重要である。特に、レーザー光132の照射を用いる場合には、本実施の形態において示した開口部の配置による閉じられた領域を形成する方法は極めて有効な解決手段となる。
なお、上記工程の後には、SOI基板の単結晶半導体層118をエッチングして島状の半導体層120を形成しても良い。当該エッチングの際には、上記の周縁部に対応する領域(開口部140が形成された領域の近傍)の単結晶半導体層118を除去することが望ましい(図2(C)、図3(B)参照)。なお、図2(C)は、図3(B)のA−Bにおける断面に対応している。ここで、単結晶半導体層118の周縁部に対応する領域を除去するのは、貼り合わせ強度の不足により半導体層のピーリングが発生する可能性が高まるためである。なお、上記貼り合わせ強度の不足は、単結晶半導体基板表面の端部がその表面研磨処理に起因して曲率を有する表面形状(エッジロールオフと呼ぶ)となっていることにより生じ、あるいは基板表面の凹凸により生じるものである。
なお、本実施の形態では、単結晶半導体層の角部の一カ所に開口部を配置する構成を示したが(図3(A)等参照)、開示する発明の一態様はこれに限定されない。開口部によって形成される閉じられた領域の配置、数、大きさなどは適宜設定すればよい。例えば、貼り合わせの終端領域に形成されてしまう微小空気が閉じこめられてしまう領域の近傍に開口部を形成してもよい。また、例えば、貼り合わせの終端領域に形成される微小空気が閉じこめられてしまう領域の近傍に複数の開口部を形成してもよい。これにより、開口部内への微小空気の移動を誘発することができ、微小空気が閉じこめられる領域の発生を抑制し、あるいは消滅させることができる。
また、例えば、予定される微小空気がとじこめられてしまう領域と重なる領域に開口部を形成してもよい。微小空気が閉じこめられることにより生じる空隙の空気を開口部内に押し入れることにより開口部内の圧縮応力を高めることができる。これにより、微小空気が閉じこめられる領域の発生を抑制し、あるいは消滅させることができる。微小空気が閉じこめられてしまう領域近傍は貼り合わせ強度が不足し、半導体装置として使用されない領域(デッドスペース)である。そのため、後に除去される予定の領域に開口部を形成することにより残りの単結晶半導体層の領域を広く確保することができる(図3(B)参照)。
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、SOI基板の作製方法の別の一例に関して図面を参照して説明する。
まず、ベース基板100と、ボンド基板としての単結晶半導体基板110を準備する(図4(A)、図4(C)参照)。ベース基板100および単結晶半導体基板110の詳細に関しては、先の実施の形態を参酌することができるため、ここでは省略する。
ベース基板100表面の単結晶半導体基板110の周縁部に対応する領域には、開口部142を形成する(図4(B)参照)。開口部の形成方法については、先の実施の形態を参酌できる。
単結晶半導体基板110には、その表面から所定の深さに脆化領域112を形成し、絶縁層114を介してベース基板100と単結晶半導体基板110とを貼り合わせる(図4(E)参照)。
脆化領域112は、運動エネルギーを有する水素等のイオンを単結晶半導体基板110に照射することにより形成することができる。詳細については先の実施の形態を参酌すればよい。
貼り合わせは、ベース基板100と単結晶半導体基板110とを、絶縁層114を介して接着させた後、ベース基板100または単結晶半導体基板110の一箇所に0.001N/cm以上100N/cm以下の圧力を加えることにより行われる。圧力を加える箇所は、図4(E)の白抜き矢印で示すように、開口部142が配置される領域から最も離れた単結晶半導体基板110の端部とする。図6(A)には貼り合わせ開始領域150と開口部142との位置関係を示している。貼り合わせ開始領域150と対向する角部に開口部142が配置されるように貼り合わせを行う。圧力を加えると、その部分からベース基板100と絶縁層114の接合が生じ、当該部分を始点として自発的な接合が全面におよぶ。この接合には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。当該貼り合わせ処理によって、開口部142が配置されることによって閉じられた領域が形成されることになる。
なお、単結晶半導体基板110とベース基板100とを貼り合わせる前に、貼り合わせに係る表面につき表面処理を行うことが好ましい。表面処理を行うことで、単結晶半導体基板110とベース基板100の接合界面での接合強度を向上させることができる。表面処理の詳細については先の実施の形態を参酌できる。
なお、貼り合わせの後には、接合強度を増加させるための熱処理を行っても良い。この熱処理の温度は、脆化領域112における分離が生じない温度(例えば、室温以上400℃未満)とする。また、この温度範囲で加熱しながら、ベース基板100と絶縁層114とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA(瞬間熱アニール、Rapid Thermal Anneal)装置、マイクロ波加熱装置などを用いることができる。
次に、熱処理を行って単結晶半導体基板110を脆化領域112にて分離することにより、ベース基板100上に、絶縁層114を介して単結晶半導体層116を設ける(図4(F)、図4(G)参照)。
熱処理を行うことで、脆化領域112に形成されている微小な孔には添加された元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域112には亀裂が生じるため、脆化領域112に沿って単結晶半導体基板110が分離する。絶縁層114はベース基板100に接合しているため、ベース基板100上には単結晶半導体基板110から分離された単結晶半導体層116が残存する。なお、開口部142においては貼り合わせが行われていないため、ベース基板100の開口部142に対応する領域には単結晶半導体層116は形成されない。このような領域が分離の際のきっかけとなり、単結晶半導体層116の表面荒れを抑制できる。
次に、単結晶半導体層116の表面にレーザー光132を照射することによって、表面の平坦性を向上させ、かつ欠陥を低減させた単結晶半導体層118を形成する(図5(A)、図5(B)、図6(A)参照)。なお、図5(B)は、図6(A)のA−Bにおける断面に対応している。レーザー光132の照射の詳細については先の実施の形態を参酌できる。
なお、本実施の形態においては、単結晶半導体層116の分離に係る熱処理の直後に、レーザー光132の照射処理を行っているが、開示する発明の一態様はこれに限定して解釈されない。単結晶半導体層116の分離に係る熱処理後にエッチング処理を施して、単結晶半導体層116表面の欠陥が多い領域を除去してからレーザー光132の照射処理を行っても良いし、開口部142が形成された領域近傍の単結晶半導体層116をエッチングにより除去した後にレーザー光132の照射処理を行っても良いし、単結晶半導体層116表面の平坦性を向上させてからレーザー光132の照射処理を行っても良い。なお、開口部144が形成された領域近傍の単結晶半導体層116をエッチング除去する際に、単結晶半導体層116の外周近傍を同時にエッチングにより除去してもよい。なお、上記エッチング処理としては、ウエットエッチング、ドライエッチングのいずれを用いても良い。
また、本実施の形態においては示していないが、上述のようにレーザー光132を照射した後には、単結晶半導体層118の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層118の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いればよい。
以上の工程により、単結晶半導体基板110の貼り合わせ終端部近傍に生じるデッドスペースを有効に利用しつつ、表面の荒れが低減された良好な半導体層を有するSOI基板を得ることができる(図5(B)、図6(A)参照)。
なお、上記工程の後には、SOI基板の単結晶半導体層118をパターニングして島状の半導体層120を形成しても良い。当該パターニングの際には、上記の開口部142が形成された領域の近傍の単結晶半導体層118を除去することが望ましい(図5(C)、図6(B)参照)。なお、図5(C)は、図6(B)のA−Bにおける断面に対応している。ここで、単結晶半導体層118の開口部142が形成された領域近傍に対応する領域を除去するのは、閉じられた領域の形成により半導体装置として使用できない領域が存在し、また、貼り合わせ強度の不足により半導体層のピーリングが発生する可能性が高まるためである。また、単結晶半導体層の周縁部をエッチングするのも同様の理由による。
なお、本実施の形態では、単結晶半導体層の角部の一カ所に開口部を配置する構成を示したが(図6(A)等参照)、開示する発明の一態様はこれに限定されない。開口部によって形成される閉じられた領域の配置、数、大きさなどは適宜設定すればよい。例えば、貼り合わせの終端領域に形成されてしまう微小空気が閉じこめられてしまう領域の近傍に開口部を形成してもよい。また、例えば、貼り合わせの終端領域に形成される微小空気が閉じこめられてしまう領域の近傍に複数の開口部を形成してもよい。これにより、開口部内への微小空気の移動を誘発することができ、微小空気が閉じこめられる領域の発生を抑制し、あるいは消滅させることができる。
また、例えば、予定される微小空気がとじこめられてしまう領域と重なる領域に開口部を形成してもよい。微小空気が閉じこめられることにより生じる空隙の空気を開口部内に押し入れることにより開口部内の圧縮応力を高めることができる。これにより、微小空気が閉じこめられる領域の発生を抑制し、あるいは消滅させることができる。微小空気が閉じこめられてしまう領域近傍は貼り合わせ強度が不足し、半導体装置として使用されない領域(デッドスペース)である。そのため、後に除去される予定の領域に開口部を形成することにより残りの単結晶半導体層の領域を広く確保することができる(図6(B)参照)。
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態では、SOI基板の作製方法の別の一例に関して図面を参照して説明する。
まず、ベース基板100と、ボンド基板としての単結晶半導体基板110を準備する(図7(A)、図7(C)参照)。ベース基板100および単結晶半導体基板110の詳細に関しては、先の実施の形態を参酌することができるため、ここでは省略する。
ベース基板100の表面には窒素含有層102(例えば、窒化シリコン膜(SiN)や窒化酸化シリコン膜(SiN)(x>y)等の窒素を含有する絶縁膜を含む層)を形成する(図7(B)参照)。
本実施の形態において形成される窒素含有層102は、後に単結晶半導体層を貼り合わせるための層(接合層)となる。また、窒素含有層102は、ベース基板に含まれるナトリウム(Na)等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層としても機能する。
上述のように、本実施の形態においては窒素含有層102を接合層として用いるため、その表面が所定の平坦性を有するように窒素含有層102を形成することが好ましい。具体的には、表面の平均面粗さ(Ra)が0.5nm以下、自乗平均粗さ(Rms)が0.60nm以下、より好ましくは、平均面粗さが0.35nm以下、自乗平均粗さが0.45nm以下となるように窒素含有層102を形成する。膜厚は、10nm以上200nm以下、好ましくは50nm以上100nm以下の範囲とする。このように、表面の平坦性を高めておくことで、単結晶半導体層の接合不良を防止することができる。
単結晶半導体基板110の表面には酸化膜115を形成する(図7(D)参照)。なお、汚染物除去の観点から、酸化膜115の形成前に、硫酸過水(SPM)、アンモニア過水(APM)、塩酸過水(HPM)、フッ酸過水(FPM)、希フッ酸(DHF)などを用いて単結晶半導体基板110の表面を洗浄しておくことが好ましい。希フッ酸とオゾン水を交互に吐出して洗浄してもよい。
酸化膜115は、例えば、酸化シリコン膜、酸化窒化シリコン膜等を単層で、または積層させて形成することができる。上記酸化膜115の作製方法としては、熱酸化法、CVD法、スパッタリング法などがある。また、CVD法を用いて酸化膜115を形成する場合、良好な貼り合わせを実現するためには、テトラエトキシシラン(略称;TEOS:化学式Si(OC)等の有機シランを用いて酸化シリコン膜を形成することが好ましい。
本実施の形態では、単結晶半導体基板110に熱酸化処理を行うことにより酸化膜115(ここでは、SiO膜)を形成する。熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。
例えば、塩素(Cl)が添加された酸化性雰囲気中で単結晶半導体基板110に熱酸化処理を行うことにより、塩素酸化された酸化膜115を形成することができる。この場合、酸化膜115は、塩素原子を含有する膜となる。
酸化膜115中に含有された塩素原子は、酸化膜115に歪みを形成する。その結果、酸化膜115の水に対する吸収割合が向上し、水の拡散速度が増大する。つまり、酸化膜115表面に水が存在する場合に、当該表面に存在する水を酸化膜115中に素早く吸収させ、拡散させることができるため、水の存在による貼り合わせ不良を低減することができる。
また、酸化時に外因性の不純物である重金属(例えば、Fe、Cr、Ni、Mo等)の塩化物を形成して単結晶半導体基板110の外方に除去できるため、単結晶半導体基板110の汚染を低減させることができる。また、ベース基板と貼り合わせた後に、ベース基板からのNa等の不純物を固定して、単結晶半導体基板110が汚染されることを防止できる。
なお、酸化膜115に含有させるハロゲン原子は塩素原子に限られない。酸化膜115にはフッ素原子を含有させてもよい。単結晶半導体基板110表面をフッ素酸化する方法としては、HF溶液に浸漬させた後に酸化性雰囲気中で熱酸化処理を行う方法や、NFを酸化性雰囲気に添加して熱酸化処理を行う方法などがある。
次に、電界で加速されたイオンを単結晶半導体基板110に照射することで、単結晶半導体基板110の所定の深さに結晶構造が損傷した脆化領域112を形成する(図7(D)参照)。詳細については先の実施の形態を参酌すればよい。なお、イオンドーピング装置を用いて脆化領域112を形成する場合には、重金属も同時に添加されるおそれがあるが、ハロゲン原子を含有する酸化膜115を介してイオンの照射を行うことによって、これら重金属による単結晶半導体基板110の汚染を防ぐことができる。
次に、酸化膜115表面の単結晶半導体基板110の周縁部に対応する領域に、開口部140を形成し、ベース基板100と単結晶半導体基板110によって後に閉じられた領域となる領域を形成する(図7(E)参照)。このような領域が分離の際のきっかけとなり、単結晶半導体層の表面荒れを抑制できる。
なお、本実施の形態においては、酸化膜115に開口部140を形成することで閉じられた領域を形成しているが、開示する発明の一態様はこれに限定して解釈されない。閉じられた領域の形成方法については、先の実施の形態を参酌できる。
次に、ベース基板100の表面と単結晶半導体基板110の表面とを対向させ、窒素含有層102の表面と酸化膜115の表面とを接合させる(図7(F)参照)。
ここでは、ベース基板100と単結晶半導体基板110を窒素含有層102と酸化膜115とを介して接着させた後、ベース基板100または単結晶半導体基板110の一箇所に0.001N/cm以上100N/cm以下の圧力を加える。圧力を加える箇所は、図7(F)の白抜き矢印で示すように、開口部140が配置される領域から最も離れた単結晶半導体基板110の端部とする。図9(A)には貼り合わせ開始領域150と開口部140との位置関係を示している。貼り合わせ開始領域150と対向する角部に開口部140が配置されるように貼り合わせを行う。すると、圧力を加えた部分から窒素含有層102と酸化膜115の接合が生じ、当該部分を始点として自発的な接合が全面におよぶ。この接合には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。当該貼り合わせ処理によって、開口部140が配置されることによって閉じられた領域が形成されることになる。
なお、ベース基板100と単結晶半導体基板110との貼り合わせを行う前に、単結晶半導体基板110上に形成された酸化膜115と、ベース基板100上に形成された窒素含有層102の表面処理を行うことが好ましい。表面処理の詳細についても先の実施の形態を参酌できる。ここでは、接合前に窒素含有層102または酸化膜115の少なくとも一方に対してバイアス印加プラズマ処理を行い、表面近傍を活性化する。O、N、Arのいずれか一あるいはこれらを組み合わせてプラズマ処理を行うことにより、表面近傍のOH基を添加させたり、HOを吸収し易くすることにより、接合に適した状態にすることができる。
また、窒素含有層102と酸化膜115とを接合させた後には、接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域112における分離が生じない温度(例えば、室温以上400℃未満)とする。また、この温度範囲で加熱しながら、窒素含有層102と酸化膜115とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA装置、マイクロ波加熱装置などを用いることができる。
次に、熱処理を行って単結晶半導体基板110を脆化領域112にて分離することにより、ベース基板100上に、窒素含有層102および酸化膜115を介して単結晶半導体層116を形成する(図7(G)、図8(A)参照)。熱処理の詳細については、先の実施の形態を参酌することができる。ここで、開口部140においては貼り合わせが行われていないため、ベース基板100の開口部140に対応する領域には単結晶半導体層116は形成されない。このような領域が分離の際のきっかけとなり、単結晶半導体層116の表面荒れを抑制できる。
次に、単結晶半導体層116の表面にレーザー光132を照射することによって、表面の平坦性を向上させ、かつ欠陥を低減させた単結晶半導体層118を形成する(図8(B)、図8(C)、図9(A)参照)。なお、図8(C)は、図9(A)のA−Bにおける断面に対応している。詳細については先の実施の形態を参酌できる。
なお、本実施の形態においては、単結晶半導体層116の分離に係る熱処理の直後に、レーザー光132の照射処理を行っているが、開示する発明の一態様はこれに限定して解釈されない。単結晶半導体層116の分離に係る熱処理後にエッチング処理を施して、単結晶半導体層116表面の欠陥が多い領域を除去してからレーザー光132の照射処理を行っても良いし、開口部142が形成された領域近傍の単結晶半導体層116をエッチングにより除去した後にレーザー光132の照射処理を行っても良いし、単結晶半導体層116表面の平坦性を向上させてからレーザー光132の照射処理を行っても良い。なお、開口部142が形成された領域近傍の単結晶半導体層116をエッチング除去する際に、単結晶半導体層116の外周近傍を同時にエッチングにより除去してもよい。なお、上記エッチング処理としては、ウエットエッチング、ドライエッチングのいずれを用いても良い。
本実施の形態においては示していないが、上述のようにレーザー光132を照射した後には、単結晶半導体層118の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層118の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いればよい。
以上の工程により、単結晶半導体基板110の貼り合わせ終端部近傍に生じるデッドスペースを有効に利用しつつ、表面の荒れが低減された良好な半導体層を有するSOI基板を得ることができる(図8(C)、図9(A)参照)。
なお、上記工程の後には、SOI基板の単結晶半導体層118をパターニングして島状の半導体層120を形成しても良い。当該パターニングの際には、上記の開口部140が形成された領域の近傍の単結晶半導体層118を除去することが望ましい(図8(D)、図9(B)参照)。なお、図8(D)は、図9(B)のA−Bにおける断面に対応している。ここで、単結晶半導体層118の開口部140が形成された領域近傍に対応する領域を除去するのは、閉じられた領域の形成により半導体装置として使用できない領域が存在し、また、貼り合わせ強度の不足により半導体層のピーリングが発生する可能性が高まるためである。また、単結晶半導体層の周縁部をエッチングするのも同様の理由による。
なお、本実施の形態では、単結晶半導体層の角部の一カ所に開口部を配置する構成を示したが(図9(A)等参照)、開示する発明の一態様はこれに限定されない。開口部によって形成される閉じられた領域の配置、数、大きさなどは適宜設定すればよい。例えば、貼り合わせの終端領域に形成されてしまう微小空気が閉じこめられてしまう領域の近傍に開口部を形成してもよい。また、例えば、貼り合わせの終端領域に形成される微小空気が閉じこめられてしまう領域の近傍に複数の開口部を形成してもよい。これにより、開口部内への微小空気の移動を誘発することができ、微小空気が閉じこめられる領域の発生を抑制し、あるいは消滅させることができる。
また、例えば、予定される微小空気がとじこめられてしまう領域と重なる領域に開口部を形成してもよい。微小空気が閉じこめられることにより生じる空隙の空気を開口部内に押し入れることにより開口部内の圧縮応力を高めることができる。これにより、微小空気が閉じこめられる領域の発生を抑制し、あるいは消滅させることができる。微小空気が閉じこめられてしまう領域近傍は貼り合わせ強度が不足し、半導体装置として使用されない領域(デッドスペース)である。そのため、後に除去される予定の領域に開口部を形成することにより残りの単結晶半導体層の領域を広く確保することができる(図9(B)参照)。
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
(実施の形態4)
本実施の形態では、SOI基板の作製方法の別の一例に関して図面を参照して説明する。
まず、ベース基板100と、ボンド基板としての単結晶半導体基板110を準備する(図10(A)、図10(D)参照)。ベース基板100および単結晶半導体基板110の詳細に関しては、先の実施の形態を参酌することができる。
ベース基板100表面の単結晶半導体基板110の周縁部に対応する領域には、開口部142を形成する(図10(B)参照)。開口部の形成方法については、先の実施の形態を参酌できる。
その後、ベース基板100の表面には窒素含有層102(例えば、窒化シリコン膜(SiN)や窒化酸化シリコン膜(SiN)(x>y)等の窒素を含有する絶縁膜を含む層)を形成する(図10(C)参照)。ベース基板100には開口部142が形成されているため、窒素含有層102には開口部144が形成されることになる。開口部144が分離の際のきっかけとなり、単結晶半導体層116の表面荒れを抑制できる。
なお、本実施の形態において形成される窒素含有層102は、後に単結晶半導体層を貼り合わせるための層(接合層)となる。また、窒素含有層102は、ベース基板に含まれるナトリウム(Na)等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層としても機能する。窒素含有層102の詳細については、先の実施の形態を参酌すればよい。
単結晶半導体基板110の表面には、酸化膜115を形成する(図10(E)参照)。酸化膜115の詳細についても、先の実施の形態を参酌できる。
次に、電界で加速されたイオンを単結晶半導体基板110に照射することで、単結晶半導体基板110の所定の深さに結晶構造が損傷した脆化領域112を形成する(図10(F)参照)。詳細については先の実施の形態を参酌すればよい。なお、イオンドーピング装置を用いて脆化領域112を形成する場合には、重金属も同時に添加されるおそれがあるが、ハロゲン原子を含有する酸化膜115を介してイオンの照射を行うことによって、これら重金属による単結晶半導体基板110の汚染を防ぐことができる。
次に、ベース基板100の表面と単結晶半導体基板110の表面とを対向させ、窒素含有層102の表面と酸化膜115の表面とを接合させる(図10(G)参照)。
ここでは、ベース基板100と単結晶半導体基板110を窒素含有層102と酸化膜115とを介して接着させた後、ベース基板100または単結晶半導体基板110の一箇所に0.001N/cm以上100N/cm以下の圧力を加える。圧力を加える箇所は、図10(G)の白抜き矢印で示すように、開口部144が配置される領域から最も離れた単結晶半導体基板110の端部とする。図12(A)には貼り合わせ開始領域150と開口部144との位置関係を示している。貼り合わせ開始領域150と対向する角部に開口部144が配置されるように貼り合わせを行う。すると、圧力を加えた部分から窒素含有層102と酸化膜115の接合が生じ、当該部分を始点として自発的な接合が全面におよぶ。この接合には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。当該貼り合わせ処理によって、開口部144が配置されることによって閉じられた領域が形成されることになる。
なお、ベース基板100と単結晶半導体基板110との貼り合わせを行う前に、単結晶半導体基板110上に形成された酸化膜115と、ベース基板100上に形成された窒素含有層102の表面処理を行うことが好ましい。表面処理の詳細についても先の実施の形態を参酌できる。
また、窒素含有層102と酸化膜115とを接合させた後には、接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域112における分離が生じない温度(例えば、室温以上400℃未満)とする。また、この温度範囲で加熱しながら、窒素含有層102と酸化膜115とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA装置、マイクロ波加熱装置などを用いることができる。
次に、熱処理を行って単結晶半導体基板110を脆化領域112にて分離することにより、ベース基板100上に、窒素含有層102および酸化膜115を介して単結晶半導体層116を形成する(図10(H)、図11(A)参照)。熱処理の詳細については、先の実施の形態を参酌することができる。ここで、開口部144においては貼り合わせが行われないため、ベース基板100の開口部144に対応する領域には単結晶半導体層116は形成されない。このような領域が分離の際のきっかけとなり、単結晶半導体層116の表面荒れを抑制できる。
次に、単結晶半導体層116の表面にレーザー光132を照射することによって、表面の平坦性を向上させ、かつ欠陥を低減させた単結晶半導体層118を形成する(図11(B)、図11(C)、図12(A)参照)。なお、図11(C)は、図12(A)のA−Bにおける断面に対応している。詳細については先の実施の形態を参酌できる。
なお、本実施の形態においては、単結晶半導体層116の分離に係る熱処理の直後に、レーザー光132の照射処理を行っているが、開示する発明の一態様はこれに限定して解釈されない。単結晶半導体層116の分離に係る熱処理後にエッチング処理を施して、単結晶半導体層116表面の欠陥が多い領域を除去してからレーザー光132の照射処理を行っても良いし、開口部144が形成された領域近傍の単結晶半導体層116をエッチングにより除去した後にレーザー光132の照射処理を行っても良いし、単結晶半導体層116表面の平坦性を向上させてからレーザー光132の照射処理を行っても良い。なお、開口部144が形成された領域近傍の単結晶半導体層116をエッチング除去する際に、単結晶半導体層116の外周近傍を同時にエッチングにより除去してもよい。なお、上記エッチング処理としては、ウエットエッチング、ドライエッチングのいずれを用いても良い。
本実施の形態においては示していないが、上述のようにレーザー光132を照射した後には、単結晶半導体層118の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層118の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いればよい。
以上の工程により、単結晶半導体基板110の貼り合わせ終端部近傍に生じるデッドスペースを有効に利用しつつ、表面の荒れが低減された良好な半導体層を有するSOI基板を得ることができる(図11(C)、図12(A)参照)。
なお、上記工程の後には、SOI基板の単結晶半導体層118をパターニングして島状の半導体層120を形成しても良い。当該パターニングの際には、上記の開口部144が形成された領域の近傍の単結晶半導体層118を除去することが望ましい(図11(D)、図12(B)参照)。なお、図11(D)は、図12(B)のA−Bにおける断面に対応している。ここで、単結晶半導体層118の開口部144が形成された領域近傍に対応する領域を除去するのは、閉じられた領域の形成により半導体装置として使用できない領域が存在し、また、貼り合わせ強度の不足により半導体層のピーリングが発生する可能性が高まるためである。また、単結晶半導体層の周縁部をエッチングするのも同様の理由による。
なお、本実施の形態では、単結晶半導体層の角部の一カ所に開口部を配置する構成を示したが(図12(A)等参照)、開示する発明の一態様はこれに限定されない。開口部によって形成される閉じられた領域の配置、数などは適宜設定すればよい。例えば、貼り合わせの終端領域に形成されてしまう微小空気が閉じこめられてしまう領域の近傍に開口部を形成してもよい。また、例えば、貼り合わせの終端領域に形成される微小空気が閉じこめられてしまう領域の近傍に複数の開口部を形成してもよい。これにより、開口部内への微小空気の移動を誘発することができ、微小空気が閉じこめられる領域の発生を抑制し、あるいは消滅させることができる。
また、例えば、予定される微小空気がとじこめられてしまう領域と重なる領域に開口部を形成してもよい。微小空気が閉じこめられることにより生じる空隙の空気を開口部内に押し入れることにより開口部内の圧縮応力を高めることができる。これにより、微小空気が閉じこめられる領域の発生を抑制し、あるいは消滅させることができる。微小空気が閉じこめられてしまう領域近傍は貼り合わせ強度が不足し、半導体装置として使用されない領域(デッドスペース)である。そのため、後に除去される予定の領域に開口部を形成することにより残りの単結晶半導体層の領域を広く確保することができる(図12(B)参照)。
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
(実施の形態5)
本実施の形態では、SOI基板の作製方法の別の一例に関して図面を参照して説明する。
まず、ベース基板100と、ボンド基板としての単結晶半導体基板110を準備する(図13(A)、図13(B)参照)。ベース基板100および単結晶半導体基板110の詳細に関しては、先の実施の形態を参酌することができるため、ここでは省略する。
上記ベース基板100に関しては、その表面をあらかじめ洗浄しておくことが好ましい。洗浄方法については先の実施の形態を参酌することができるため、ここでは省略する。なお、ベース基板100の表面には窒素含有層(例えば、窒化シリコン膜(SiN)や窒化酸化シリコン膜(SiN)(x>y)等の窒素を含有する絶縁膜を含む層)を形成してもよい。
単結晶半導体基板110の表面から所定の深さに脆化領域112を形成し、絶縁層114を介してベース基板100と単結晶半導体基板110とを貼り合わせる(図13(C)、図13(D)参照)。絶縁層114は脆化領域112の形成前に形成してもよく、また、脆化領域112の形成後に形成してもよい。
脆化領域112は、運動エネルギーを有する水素等のイオンを単結晶半導体基板110に照射することにより形成することができる。詳細については先の実施の形態を参酌すればよい。
次に、単結晶半導体基板110の周縁部に対応する領域に、絶縁層114を貫通する開口部140を形成し、ベース基板100と単結晶半導体基板110によって後に閉じられた領域となる領域を形成する(図13(C)、図13(D)参照)。このような領域が分離の際のきっかけとなり、単結晶半導体層の表面荒れを抑制できる。
なお、本実施の形態においては、開口部140は絶縁層114を形成した後に単結晶半導体層116となる膜厚よりも浅い深さの開口部140を形成しているが、開示する発明の一態様はこれに限定して解釈されない。例えば、脆化領域112よりも深い開口を形成してもよい。また、単結晶半導体基板110に開口を形成した後に、絶縁層114を形成して開口部を形成しても良い。
次に、ベース基板100の表面と単結晶半導体基板110の表面とを対向させ、ベース基板100の表面と絶縁層114の表面とを接合させる(図13(D)参照)。
ここでは、ベース基板100と単結晶半導体基板110を少なくとも絶縁層114を介して接着させた後、ベース基板100または単結晶半導体基板110の一箇所に0.001N/cm以上100N/cm以下の圧力を加える。圧力を加える箇所は、図13(D)の白抜き矢印で示すように、開口部140が配置される領域から最も離れた単結晶半導体基板110の端部とする。図3(A)には貼り合わせ開始領域150と開口部140との位置関係を示している。貼り合わせ開始領域150と対向する角部に開口部140が配置されるように貼り合わせを行う。すると、圧力を加えた部分からベース基板100と絶縁層114の接合が生じ、当該部分を始点として自発的な接合が全面におよぶ。この接合には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。当該貼り合わせ処理によって、開口部140が配置されることによって閉じられた領域が形成されることになる。
なお、ベース基板100と単結晶半導体基板110との貼り合わせを行う前に、単結晶半導体基板110上に形成された絶縁層114と、ベース基板100の表面処理を行うことが好ましい。表面処理の詳細についても先の実施の形態を参酌できる。
また、ベース基板100と絶縁層114とを接合させた後には、接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域112における分離が生じない温度(例えば、室温以上400℃未満)とする。また、この温度範囲で加熱しながら、ベース基板100と絶縁層114とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA(瞬間熱アニール、Rapid Thermal Anneal)装置、マイクロ波加熱装置などを用いることができる。
次に、熱処理を行って単結晶半導体基板110を脆化領域112にて分離することにより、ベース基板100上に、少なくとも絶縁層114を介して単結晶半導体層116を形成する(図13(E)、図13(F)参照)。熱処理の詳細については、先の実施の形態を参酌することができる。ここで、開口部140においては貼り合わせが行われていないため、ベース基板100の開口部140に対応する領域には単結晶半導体層116は形成されない。このような領域が分離の際のきっかけとなり、単結晶半導体層116の表面荒れを抑制できる。
次に、単結晶半導体層116の表面にレーザー光を照射することによって、表面の平坦性を向上させ、かつ欠陥を低減させた単結晶半導体層を形成する。レーザー光の照射工程及びその後の工程については、先の実施の形態を参酌できる。特に実施の形態1を参酌するとよい。
本実施の形態において、単結晶半導体層116を分離した後の単結晶半導体基板180の表面には、単結晶半導体基板110に形成される開口部140に対応する位置に凸部が形成されるが、実施の形態1と比較して凸部の高さを低いものとすることができる(図13(E)参照)。その結果、単結晶半導体基板180の表面を平坦化する工程が実施の形態1と比較して容易となるため、単結晶半導体基板180の再利用の工程を容易なものとすることができる。
図14に、図13とは別のSOI基板の作製方法の一例について図面を参照して説明する。
図13と異なる点は、絶縁層114を形成した単結晶半導体基板110に脆化領域112を形成した後、開口部140を形成すると同時に単結晶半導体基板110の周縁部146もエッチング処理を行う点である(図14(C)参照)。この際、エッチング処理は、脆化領域112よりも深い開口が形成されるように行うことが望ましい。
開口部140とともに周縁部146を除去する工程以外の工程の詳細については、図13及び他の実施の形態を参照することができる。
図15は、単結晶半導体基板110の周縁部の除去の有無による違いを説明する図である。図15(A)、(B)は、単結晶半導体基板110の周縁部をエッチングにより除去していない場合、図15(C)、(D)は周縁部をエッチングにより除去する場合において、ベース基板と単結晶半導体基板とを貼り合わせ、その後、分離する工程を説明する図であり、図14(D)、(E)にそれぞれ対応する。なお、図15では、周縁部の形状を図14等よりも強調して表している。
図15(A)に示すように、単結晶半導体基板110の周縁部126は、エッジロールオフとエッジロールオフのさらに外周に設けられる面取り部が形成されているため、熱処理を行って単結晶半導体基板110を脆化領域112にて分離することにより、ベース基板100上に、単結晶半導体層116を設けると、その端部において、貼り合わせが十分に行われない領域128が生じうる(図15(B)参照)。このような領域128は、貼り合わせ強度が不足しているため、該単結晶半導体基板110からの単結晶半導体層116の分離工程、または、その後のトランジスタの作製工程において、単結晶半導体層116の端部の膜剥がれやパーティクルが発生するおそれがある。また、エッジロールオフが形成される領域あるいは端部の脆化領域及び脆化領域上の単結晶膜が熱処理時に剥がれてパーティクルとなり、ベース基板表面や、ベース基板上の窒素含有層102表面或いは単結晶半導体層116表面に付着するおそれがある。
一方、図15(C)に示すように、単結晶半導体基板110表面のエッジロールオフが形成される領域あるいは端部に生じる凹凸領域を含む周縁部126を除去した場合、単結晶半導体基板110から単結晶半導体層116を分離しても、単結晶半導体層116の周縁部の領域129においてもベース基板100側との貼り合わせが十分に行われているため、単結晶半導体層116の端部の膜剥がれやパーティクルの発生を抑制することができる。
本実施の形態におけるSOI基板の作製工程により、単結晶半導体基板110の貼り合わせ終端部近傍に生じるデッドスペースを有効に利用しつつ、表面の荒れが低減された良好な半導体層を有するSOI基板を得ることができる。
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
(実施の形態6)
本実施の形態では、SOI基板の作製方法の別の一例に関して図面を参照して説明する。本実施の形態では、ベース基板に対して複数のボンド基板を貼り合わせる例について説明する。
まず、ベース基板100と、ボンド基板としての単結晶半導体基板110を準備する(図16(A)、図16(D)参照)。ベース基板100および単結晶半導体基板110の詳細に関しては、先の実施の形態を参酌することができるため、ここでは省略する。なお、図16(D)では、単結晶半導体基板110は、一つのみを示しているが、本実施の形態では単結晶半導体基板110を複数準備する。
ベース基板100表面の単結晶半導体基板110の周縁部に対応する領域には、複数の開口部142を形成する(図16(B)参照)。開口部の形成方法については、先の実施の形態を参酌できる。
その後、ベース基板100の表面には窒素含有層102(例えば、窒化シリコン膜(SiN)や窒化酸化シリコン膜(SiN)(x>y)等の窒素を含有する絶縁膜を含む層)を形成する(図16(C)参照)。ベース基板100には開口部142が形成されているため、窒素含有層102には開口部144が形成されることになる。開口部144が分離の際のきっかけとなり、単結晶半導体層116の表面荒れを抑制できる。なお、先の実施の形態、例えば、実施の形態2で示すように窒素含有層102を形成しせずに、ベース基板100と単結晶半導体基板110の貼り合わせを行ってもよい。また、ここではベース基板上に複数の開口部を形成した後に、窒素含有層102を形成しているが、ベース基板100上に窒素含有層102を形成した後に、ベース基板100表面に複数の開口部を形成してもよい。あるいは、複数の単結晶半導体基板110のそれぞれに開口部を形成してもよい。
なお、本実施の形態において形成される窒素含有層102は、後に単結晶半導体層を貼り合わせるための層(接合層)となる。また、窒素含有層102は、ベース基板に含まれるナトリウム(Na)等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層としても機能する。窒素含有層102の詳細については、先の実施の形態を参酌すればよい。
単結晶半導体基板110の表面には、酸化膜115を形成する(図16(E)参照)。酸化膜115の詳細についても、先の実施の形態を参酌できる。
次に、電界で加速されたイオンを単結晶半導体基板110に照射することで、単結晶半導体基板110の所定の深さに結晶構造が損傷した脆化領域112を形成する(図16(F)参照)。詳細については先の実施の形態を参酌すればよい。なお、イオンドーピング装置を用いて脆化領域112を形成する場合には、重金属も同時に添加されるおそれがあるが、ハロゲン原子を含有する酸化膜115を介してイオンの照射を行うことによって、これら重金属による単結晶半導体基板110の汚染を防ぐことができる。
次に、ベース基板100の表面と単結晶半導体基板110の表面とを対向させ、窒素含有層102の表面と酸化膜115の表面とを接合させる(図16(G)参照)。なお、図16(G)以降の工程を説明する図において、ベース基板100、窒素含有層102、開口部144は、(図16(C)に対応するものとする。もちろん、図面は模式図であって、ベース基板100全体に対する単結晶半導体基板110の大きさ等、実際のスケールとは相違することがあることはいうまでもない。
ここでは、ベース基板100と単結晶半導体基板110を窒素含有層102と酸化膜115とを介して接着させた後、ベース基板100または単結晶半導体基板110の一箇所に0.001N/cm以上100N/cm以下の圧力を加える。圧力を加える箇所は、図16(G)の白抜き矢印で示すように、開口部144が配置される領域から最も離れた単結晶半導体基板110の端部とする。図18(A)には貼り合わせ開始領域150と開口部144との位置関係を表す平面図を示している。貼り合わせ開始領域150と対向する角部に開口部144が配置されるように貼り合わせを行う。すると、圧力を加えた部分から窒素含有層102と酸化膜115の接合が生じ、当該部分を始点として自発的な接合が全面におよぶ。この接合には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。当該貼り合わせ処理によって、開口部144が配置されることによって閉じられた領域が形成されることになる。
なお、ベース基板100と単結晶半導体基板110との貼り合わせを行う前に、単結晶半導体基板110上に形成された酸化膜115と、ベース基板100上に形成された窒素含有層102の表面処理を行うことが好ましい。表面処理の詳細についても先の実施の形態を参酌できる。
また、窒素含有層102と酸化膜115とを接合させた後には、接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域112における分離が生じない温度(例えば、室温以上400℃未満)とする。また、この温度範囲で加熱しながら、窒素含有層102と酸化膜115とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA装置、マイクロ波加熱装置などを用いることができる。
次に、熱処理を行って単結晶半導体基板110を脆化領域112にて分離することにより、ベース基板100上に、窒素含有層102および酸化膜115を介して単結晶半導体層116を形成する(図16(H)、図17(A)参照)。熱処理の詳細については、先の実施の形態を参酌することができる。ここで、開口部144においては貼り合わせが行われないため、ベース基板100の開口部144に対応する領域には単結晶半導体層116は形成されない。このような領域が分離の際のきっかけとなり、単結晶半導体層116の表面荒れを抑制できる。
次に、単結晶半導体層116の表面にレーザー光132を照射することによって、表面の平坦性を向上させ、かつ欠陥を低減させた単結晶半導体層118を形成する(図17(B)、図17(C)、図18(A)参照)。なお、図17(C)は、図18(A)のA−Bにおける断面に対応している。詳細については先の実施の形態を参酌できる。
なお、本実施の形態においては、複数の単結晶半導体層116の分離に係る熱処理の直後に、レーザー光132の照射処理を行っているが、開示する発明の一態様はこれに限定して解釈されない。複数の単結晶半導体層116の分離に係る熱処理後にエッチング処理を施して、複数の単結晶半導体層116表面の欠陥が多い領域を除去してからレーザー光132の照射処理を行っても良いし、開口部144が形成された領域近傍の単結晶半導体層116をエッチングにより除去した後にレーザー光132の照射処理を行っても良いし、複数の単結晶半導体層116表面の平坦性を向上させてからレーザー光132の照射処理を行っても良い。なお、開口部144が形成された領域近傍の単結晶半導体層116をエッチング除去する際に、単結晶半導体層116の外周近傍を同時にエッチングにより除去してもよい。なお、上記エッチング処理としては、ウエットエッチング、ドライエッチングのいずれを用いても良い。
本実施の形態においては示していないが、上述のようにレーザー光132を照射した後には、、複数の単結晶半導体層118の膜厚を小さくする薄膜化工程を行っても良い。、複数の単結晶半導体層118の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いればよい。
以上の工程により、複数の単結晶半導体基板110のそれぞれの貼り合わせ終端部近傍に生じるデッドスペースを有効に利用しつつ、表面の荒れが低減された良好な半導体層を有するSOI基板を得ることができる(図17(C)、図18(A)参照)。
なお、上記工程の後には、SOI基板の単結晶半導体層118をパターニングして島状の半導体層120を形成しても良い。当該パターニングの際には、上記の開口部144が形成された領域の近傍の単結晶半導体層118を除去することが望ましい(図17(D)、図18(B)参照)。なお、図17(D)は、図18(B)のA−Bにおける断面に対応している。ここで、複数の単結晶半導体層118のそれぞれに開口部144が形成された領域近傍に対応する領域を除去するのは、閉じられた領域の形成により半導体装置として使用できない領域が存在し、また、貼り合わせ強度の不足により半導体層のピーリングが発生する可能性が高まるためである。また、単結晶半導体層の周縁部をエッチングするのも同様の理由による。
なお、本実施の形態では、複数の単結晶半導体層の角部の一カ所にそれぞれ設けられる開口部がベース基板100の角部にそれぞれ配置される構成(図18(A)、(B)参照)を示したが、開示する発明の一態様はこれに限定されない。開口部によって形成される閉じられた領域の配置、数、大きさなどは適宜設定すればよい。例えば、隣り合う単結晶半導体基板110の向かい合う角部に開口部をそれぞれ形成してもよい。また、ベース基板に等間隔に開口部を形成し、複数の単結晶半導体基板の端部、例えば、(図18(C)、(D)に示すように各単結晶半導体基板に対し相対的に同じ位置になるように開口部を配置し(ここでは右上の角部)、開口部に対向する単結晶半導体基板の端部から貼り合わせが進行するように貼り合わせを行っても良い。単結晶半導体基板の端部における開口部の配置位置は、例えば、貼り合わせの終端領域に形成されてしまう微小空気が閉じこめられてしまう領域の近傍に開口部を形成するようにしてもよい。これにより、開口部内への微小空気の移動を誘発することができ、微小空気が閉じこめられる領域の発生を抑制し、あるいは消滅させることができる。
また、例えば、予定される微小空気がとじこめられてしまう領域と重なる領域に開口部を形成してもよい。微小空気が閉じこめられることにより生じる空隙の空気を開口部内に押し入れることにより開口部内の圧縮応力を高めることができる。これにより、微小空気が閉じこめられる領域の発生を抑制し、あるいは消滅させることができる。微小空気が閉じこめられてしまう領域近傍は貼り合わせ強度が不足し、半導体装置として使用されない領域(デッドスペース)である。そのため、後に除去される予定の領域に開口部を形成することにより、残りの単結晶半導体層の領域を広く確保することができる(図18(B)、(D)参照)。
ベース基板に複数の単結晶半導体基板を貼り合わせる場合、ベース基板に一度に開口部を形成することができるため、開口部を形成する工程を簡略化することができる。
また、本実施の形態において、ベース基板に形成された複数の開口部をアライメントマーカーとして用いることができる。例えば、単結晶半導体基板とベース基板の双方に開口部を形成し、開口部同士が重なるように貼り合わせを行うことでアライメントマーカーとしての役割を持たせることができる。
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
(実施の形態7)
本実施の形態では、図19乃至図22を参照して、閉じられた領域の詳細な例、および、単結晶半導体基板の分離のメカニズムについて説明する。
図19には、閉じられた領域を形成するための開口部(凹部)を形成する場合における基板の断面の例について示す。なお、本実施の形態では、ベース基板1300側に開口部を形成する場合について示しているが開示する発明の一態様はこれに限定されない。ボンド基板側にも同様に、開口部を形成することができる。また、本実施の形態では、基板に直接開口部を形成する場合について示しているが、開示する発明の一態様はこれに限定されない。例えば、基板表面の絶縁層を加工して開口部を形成しても良い。また、絶縁層を貫通して基板表面にも一部開口部を形成しても良い。
開口部1302の形成方法としては、エッチング処理やレーザー光の照射処理、力学的な手段(鋭利な刃物など)による傷の形成処理などがある。もちろん、他の方法を用いて開口部1302を形成することができるのは言うまでもない。なお、開口部1302の大きさ(深さ等)は、要求される「閉じられた領域」の大きさに合わせて適宜設定することができる。
本実施の形態で開示する発明の一態様は、開口部の配置により形成された閉じられた領域」の形成を本質とするものであるから、これが実現できるのであれば、どのような方法を用いても構わない。図19(A)には、端部に曲率を有する開口部を形成する例を示す。図19(B)には、ベース基板1300の表面側が飛び出しているいわゆるオーバーハング形状の開口部を形成する例を示す。図19(C)には、テーパー形状を有する開口部を形成する例を示す。
図20には、閉じられた領域を形成するための開口部を形成した基板の平面図の例を示す。なお、本実施の形態では、ベース基板1400側に開口部を形成する場合について示しているが開示する発明の一態様はこれに限定されない。ボンド基板側にも同様に、開口部を形成することができる。また、本実施の形態では、基板に直接開口部を形成する場合について示しているが、開示する発明の一態様はこれに限定されない。例えば、基板表面の絶縁層を加工して開口部を形成しても良い。
図20(A)は、ベース基板1400に、円状の開口部1402を形成した場合の平面図を示している。開口部1402の形成方法については、上記を参照すればよい。また、開口部1402の大きさ(平面図における面積等)は、要求される「閉じられた領域」の大きさに合わせて適宜設定することができる。
図20(B)は、三角形状に開口部1404を形成した場合の平面図を示している。開口部1404の形成方法については、上記を参照すればよい。また、開口部1404の大きさ(平面図における面積等)は、要求される「閉じられた領域」の大きさに合わせて適宜設定することができる。なお、ここでは三角形状の開口部1404を形成する例について示しているが、角の数について特に限定はない。
図20(C)は、矩形状の開口部1406を形成した場合の平面図を示している。当該開口部1406の形成方法については、上記を参照すればよい。また、凹部等の大きさ(平面図における面積等)は、要求される「閉じられた領域」の大きさに合わせて適宜設定することができる。なお、ここでは矩形状の開口部1406を形成する例について示しているが、開口部の形状はこれに限定されない。
本実施の形態では、上記3種類の平面形状について説明したが、開示する発明の一態様はこれに限定されない。例えば、星形、十字型、L字型、等、「閉じられた領域」を実現できるものであればどのような平面形状でとしても構わない。
図21には、閉じられた領域を形成した場合の半導体層の分離の様子を示す。
図21では、ベース基板1500に図19(A)において示したような開口部を形成することで、閉じられた領域1502を形成する場合について説明する。なお、ここでは、ボンド基板側の構造として、単結晶半導体基板1510中に脆化領域1512を有し、表面には絶縁層1514が形成されたものを採用する。つまり、図21において説明する構成は、図4乃至図6に示す構成と類似である。もちろん、開示する発明の一態様を、図4乃至図6または図21に係る構成に限定して解釈する必要はない。
図21(A)は、ベース基板1500と単結晶半導体基板1510の貼り合わせ直後の様子を示す図である。この状態では、基板や膜には大きな応力はかかっていない。
図21(B)は、ベース基板1500と単結晶半導体基板1510を貼り合わせた後に熱処理を施すことで生じる応力の様子を示している。図21(B)から分かるように、ベース基板1500と単結晶半導体基板1510の熱膨張係数の違いによって、閉じられた領域1502の境界付近では、単結晶半導体基板側に大きな応力が生じる。ここで重要な点は、開口を形成することにより閉じられた領域を形成することである。開口部の端部に大きな応力が生じることにより、単結晶半導体基板1510に比較的垂直な方向に亀裂が生じやすくなり分離が進行しやすい。また、閉じられた領域1502中の気体が膨張することによっても、微量ながら単結晶半導体基板側には応力が生じるものと解される。
このような応力の発生により、当該閉じられた領域をきっかけとして単結晶半導体層1516の分離が進行する。図21(C)は、上記閉じられた領域1502から単結晶半導体層1516の分離が進行する様子について示している。
図22に、開口部の配置により形成される閉じられた領域と、開口部を形成せずに貼り合わせを行った際に貼り合わせ終端領域に形成される空隙との配置の関係の平面図を示す。図22はベース基板100上にボンド基板として単結晶半導体基板110を貼り合わせる際に、単結晶半導体基板110の一の角部から貼り合わせを進行させ、その貼り合わせが終了する領域を拡大した図を示す。
図22(A)には空隙160の近傍領域に開口部142を形成する例を示す。開口部142が空隙160の近傍に形成されることにより、開口部142内に空隙160を誘導し、空隙の発生を抑制することができる。開口部は、貼り合わせ強度が低下する領域170(デッドスペース)に設けることが望ましい。
図22(B)には空隙160と重なる領域に開口部142を形成する例を示す。重なる領域に開口部142を形成することにより、空隙160の空気を開口部142内に閉じこめることができ、開口部142内の内部応力を高めることができる。これにより、より低温で表面荒れを抑制した剥離を生じさせやすくすることができる。なお、ベース基板と半導体基板との貼り合わせを減圧下で行うことでよりいっそうの効果が得られる。
なお、開口部の形成により貼りあわない領域であって閉じられていない領域を形成する場合には、熱処理等によって生じる応力が緩和されてしまうため、閉じられた領域を形成する場合と比較して、その効果が低下する傾向にある。効果を最大限に生かして良好な半導体層を形成するためには、開口部の形成により貼り合わない領域であって閉じられた領域を形成することが好適である。
次に、基板に生じる応力の様子を、計算機シミュレーションを用いて確認した結果について示す(図23参照)。ここでは、計算で考慮する要素全体の温度が一様に27℃である状態を、無ひずみ、無応力状態と仮定して、計算で考慮する要素全体の温度が一様に500℃である状態について、応力や変形の様子を計算した。計算には、有限要素法解析ソフトであるANSYSを用いた。
計算モデルとしては、深さ2μmの凹部を有するベース基板と、ボンド基板(ここでは単結晶半導体基板)を貼り合わせたものを用いた。比較例として、上記凹部を有さないベース基板(平坦なベース基板)と、ボンド基板とを貼り合わせたものについて、同様の計算を行った。なお、ここでは、ベース基板としてガラス基板のパラメータを用い、ボンド基板(単結晶半導体基板)としてシリコン基板のパラメータを用いた。以下、応力は全て主応力を意味するものとする。
図23(A)には、上記凹部を形成しないことにより、閉じられた領域が形成されない場合における熱処理後の応力の様子を、図23(B)には、上記凹部を形成することにより、閉じられた領域が形成される場合における熱処理後の応力の様子を、それぞれ示す。なお、閉じられた領域を形成する場合には、当該領域内の圧力を3気圧として計算を行った。また、図中の矢印の方向および大きさは、その点に係る応力の方向および大きさを示している。
図23(A)より、閉じられた領域が形成されない場合には、界面に沿って応力が発生していることがわかる。また、図23(B)より、閉じられた領域が形成される場合には、閉じられた領域の境界付近に大きな応力が生じていることがわかる。より詳細には、閉じられた領域が形成される場合には、シリコン基板とガラス基板とが接する点付近において、界面に対して斜め方向の強い引っ張り応力の発生が観察された。
閉じられた領域が形成されない場合には、界面に沿ってのみ応力が働くため、分離の際の応力の影響は小さい。一方で、凹部の形成により閉じられた領域が形成される場合には、界面に対して斜め方向に応力が働くため、その応力が分離に大きな影響を与えているものと考察される。
以上、計算機シミュレーションの結果により、閉じられた領域を形成する場合には、半導体層の分離の際に、応力が大きく影響していることが認められた。このような応力を、分離のメカニズムに応用することは、好適な半導体層の製造には有効である。
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
(実施の形態8)
本実施の形態では、図24乃至図26を参照して、上記実施の形態における半導体装置の作製方法の詳細について説明する。ここでは、半導体装置の一例として複数のトランジスタからなる半導体装置の作製方法について説明する。以下において示すトランジスタを組み合わせて用いることで、様々な半導体装置を形成することができる。
図24(A)は、実施の形態1などに示す方法で作製した半導体基板の一部を示す断面図である(例えば、図2(B)等参照)。なお、本実施の形態においては、実施の形態1において作製した半導体基板を用いて半導体装置を作製する場合について説明するが、他の実施の形態において作製した半導体基板を用いても良いことは言うまでもない。
半導体層700(図2(B)における単結晶半導体層118に対応)には、TFTのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのp型不純物や、リン、砒素などのn型不純物を添加しても良い。不純物を添加する領域、および添加する不純物の種類は、適宜変更することができる。例えば、nチャネル型TFTの形成領域にp型不純物を添加し、pチャネル型TFTの形成領域にn型不純物を添加する。上述の不純物を添加する際には、ドーズ量が1×1015/cm以上1×1017/cm以下程度となるように行えばよい。
その後、半導体層700を島状に分離して、半導体層702、および半導体層704を形成する(図24(B)参照)。なお、この際に、周縁部に対応する領域(貼り合わない領域の近傍)の単結晶半導体層118は除去されることが望ましい(例えば、図2(C)等参照)。
次に、半導体層702と半導体層704を覆うように、ゲート絶縁膜706を形成する(図24(C)参照)。ここでは、プラズマCVD法を用いて、酸化シリコン膜を単層で形成することとする。酸化シリコン以外にも、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を、単層構造または積層構造で形成することによりゲート絶縁膜706としても良い。
プラズマCVD法以外の作製方法としては、スパッタリング法や、高密度プラズマ処理による酸化または窒化による方法が挙げられる。高密度プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などガスの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジカル(NHラジカルを含む場合もある)によって、半導体層の表面を酸化または窒化することにより、1nm以上20nm以下、望ましくは2nm以上10nm以下の絶縁膜を半導体層に接するように形成する。
上述した高密度プラズマ処理による半導体層の酸化または窒化は固相反応であるため、ゲート絶縁膜706と半導体層702、半導体層704との界面準位密度をきわめて低くすることができる。また、高密度プラズマ処理により半導体層を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また、半導体層が単結晶であるため、高密度プラズマ処理を用いて半導体層の表面を固相反応で酸化させる場合であっても、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。このように、高密度プラズマ処理により形成された絶縁膜をトランジスタのゲート絶縁膜の一部または全部に用いることで、特性のばらつきを抑制することができる。
または、半導体層702と半導体層704を熱酸化させることで、ゲート絶縁膜706を形成するようにしても良い。このように、熱酸化を用いる場合には、ある程度の耐熱性を有するガラス基板を用いることが必要である。
なお、水素を含むゲート絶縁膜706を形成し、その後、350℃以上450℃以下の温度による加熱処理を行うことで、ゲート絶縁膜706中に含まれる水素を半導体層702および半導体層704中に拡散させるようにしても良い。この場合、ゲート絶縁膜706として、プラズマCVD法を用いた窒化シリコンまたは窒化酸化シリコンを用いることができる。なお、プロセス温度は350℃以下とすると良い。このように、半導体層702および半導体層704に水素を供給することで、半導体層702中、半導体層704中、ゲート絶縁膜706と半導体層702の界面、およびゲート絶縁膜706と半導体層704の界面における欠陥を効果的に低減することができる。
次に、ゲート絶縁膜706上に導電膜を形成した後、該導電膜を所定の形状に加工(パターニング)することで、半導体層702の上方に電極708を、半導体層704の上方に電極710を形成する(図24(D)参照)。導電膜の形成にはCVD法、スパッタリング法等を用いることができる。導電膜は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体に導電性を付与する不純物元素をドーピングした多結晶シリコンなど、半導体材料を用いて形成しても良い。
本実施の形態では電極708および電極710を単層の導電膜で形成しているが、開示する発明の一態様に係る半導体装置は該構成に限定されない。電極708および電極710は積層された複数の導電膜で形成されていても良い。2層構造とする場合には、例えば、モリブデン膜、チタン膜、窒化チタン膜等を下層に用い、上層にはアルミニウム膜などを用いればよい。3層構造の場合には、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造や、チタン膜とアルミニウム膜とチタン膜の積層構造などを採用するとよい。
なお、電極708および電極710を形成する際に用いるマスクは、酸化シリコンや窒化酸化シリコン等の材料を用いて形成してもよい。この場合、酸化シリコン膜や窒化酸化シリコン膜等をパターニングしてマスクを形成する工程が加わるが、これらの材料を用いたマスクでは、レジスト材料を用いたマスクと比較してエッチング時における膜減りが少ないため、より正確な形状の電極708および電極710を形成することができる。また、マスクを用いずに、液滴吐出法を用いて選択的に電極708および電極710を形成しても良い。ここで、液滴吐出法とは、所定の組成物を含む液滴を吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
また、ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節し、所望のテーパー形状を有するように電極708および電極710を形成することもできる。また、テーパー形状は、マスクの形状によって制御することもできる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素、四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄、弗化窒素などのフッ素系ガス、または酸素などを適宜用いることができる。
次に、電極708および電極710をマスクとして、一導電型を付与する不純物元素を半導体層702、半導体層704に添加する(図25(A)参照)。本実施の形態では、半導体層702にn型を付与する不純物元素(例えばリンまたはヒ素)を、半導体層704にp型を付与する不純物元素(例えばボロン)を添加する。なお、n型を付与する不純物元素を半導体層702に添加する際には、p型の不純物が添加される半導体層704はマスク等で覆い、n型を付与する不純物元素の添加が選択的に行われるようにする。また、p型を付与する不純物元素を半導体層704に添加する際には、n型の不純物が添加される半導体層702はマスク等で覆い、p型を付与する不純物元素の添加が選択的に行われるようにする。または、半導体層702および半導体層704に、p型を付与する不純物元素またはn型を付与する不純物元素の一方を添加した後、一方の半導体層のみに、より高い濃度でp型を付与する不純物元素またはn型を付与する不純物元素の他方を添加するようにしても良い。上記不純物の添加により、半導体層702に不純物領域712、半導体層704に不純物領域714が形成される。
次に、電極708の側面にサイドウォール716を、電極710の側面にサイドウォール718を形成する(図25(B)参照)。サイドウォール716およびサイドウォール718は、例えば、ゲート絶縁膜706、電極708および電極710を覆うように新たに絶縁膜を形成し、異方性エッチングにより該絶縁膜を部分的にエッチングすることで形成することができる。なお、上記の異方性エッチングにより、ゲート絶縁膜706を部分的にエッチングしても良い。サイドウォール716およびサイドウォール718を形成するための絶縁膜としては、プラズマCVD法やスパッタリング法等を用いて、シリコン、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、有機材料などを含む膜を、単層構造または積層構造で形成すれば良い。本実施の形態では、膜厚100nmの酸化シリコン膜をプラズマCVD法によって形成する。また、エッチングガスとしては、CHFとヘリウムの混合ガスを用いることができる。なお、サイドウォール716およびサイドウォール718を形成する工程は、これらに限定されるものではない。
次に、ゲート絶縁膜706、電極708および電極710、サイドウォール716およびサイドウォール718をマスクとして、半導体層702、半導体層704に一導電型を付与する不純物元素を添加する(図25(C)参照)。なお、半導体層702、半導体層704には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。ここで、n型を付与する不純物元素を半導体層702に添加する際には、p型の不純物が添加される半導体層704はマスク等で覆い、n型を付与する不純物元素の添加が選択的に行われるようにする。また、p型を付与する不純物元素を半導体層704に添加する際には、n型の不純物が添加される半導体層702はマスク等で覆い、p型を付与する不純物元素の添加が選択的に行われるようにする。
上記不純物元素の添加により、半導体層702に、一対の高濃度不純物領域720と、一対の低濃度不純物領域722と、チャネル形成領域724とが形成される。また、上記不純物元素の添加により、半導体層704に、一対の高濃度不純物領域726と、一対の低濃度不純物領域728と、チャネル形成領域730とが形成される。高濃度不純物領域720、高濃度不純物領域726はソースまたはドレインとして機能し、低濃度不純物領域722、低濃度不純物領域728はLDD(Lightly Doped Drain)領域として機能する。
なお、半導体層702上に形成されたサイドウォール716と、半導体層704上に形成されたサイドウォール718は、キャリアが移動する方向(いわゆるチャネル長に平行な方向)の長さが同じになるように形成しても良いが、異なるように形成しても良い。例えば、pチャネル型トランジスタとなる半導体層704上のサイドウォール718は、nチャネル型トランジスタとなる半導体層702上のサイドウォール716よりも、キャリアが移動する方向の長さが長くなるように形成すると良い。pチャネル型トランジスタにおいて、サイドウォール718の長さをより長くすることで、ボロンの拡散による短チャネル効果を抑制することができるため、ソースおよびドレインに高濃度のボロンを添加することが可能となる。これにより、ソースおよびドレインを十分に低抵抗化することができる。
ソースおよびドレインをさらに低抵抗化するために、半導体層702および半導体層704の一部をシリサイド化したシリサイド領域を形成しても良い。シリサイド化は、半導体層に金属を接触させ、加熱処理(例えば、GRTA法、LRTA法等)により、半導体層中の珪素と金属とを反応させて行う。シリサイド領域としては、コバルトシリサイドまたはニッケルシリサイドを形成すれば良い。半導体層702や半導体層704が薄い場合には、半導体層702、半導体層704の底部までシリサイド反応を進めても良い。シリサイド化に用いることができる金属材料としては、チタン(Ti)、ニッケル(Ni)、タングステン(W)、モリブデン(Mo)、コバルト(Co)、ジルコニウム(Zr)、ハフニウム(Hf)、タンタル(Ta)、バナジウム(V)、ネオジム(Nd)、クロム(Cr)、白金(Pt)、パラジウム(Pd)等が挙げられる。また、レーザー光の照射などによってもシリサイド領域を形成することができる。
上述の工程により、nチャネル型トランジスタ732およびpチャネル型トランジスタ734が形成される。なお、図25(C)に示す段階では、ソース電極またはドレイン電極として機能する導電膜は形成されていないが、これらのソース電極またはドレイン電極として機能する導電膜を含めてトランジスタと呼ぶこともある。
次に、nチャネル型トランジスタ732、pチャネル型トランジスタ734を覆うように絶縁膜736を形成する(図25(D)参照)。絶縁膜736は必ずしも設ける必要はないが、絶縁膜736を形成することで、アルカリ金属やアルカリ土類金属などの不純物がnチャネル型トランジスタ732、pチャネル型トランジスタ734に侵入することを防止できる。具体的には、絶縁膜736を、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成するのが望ましい。本実施の形態では、膜厚600nm程度の窒化酸化シリコン膜を、絶縁膜736として用いる。この場合、上述の水素化の工程は、該窒化酸化シリコン膜形成後に行っても良い。なお、本実施の形態においては、絶縁膜736を単層構造としているが、積層構造としても良いことはいうまでもない。例えば、2層構造とする場合には、酸化窒化シリコン膜と窒化酸化シリコン膜との積層構造とすることができる。
次に、nチャネル型トランジスタ732、pチャネル型トランジスタ734を覆うように、絶縁膜736上に絶縁膜738を形成する。絶縁膜738は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いて形成するとよい。また、上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、PSG(リンガラス)、BPSG(リンボロンガラス)、アルミナ等を用いることもできる。ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi−O−Si結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、芳香族炭化水素から選ばれる一を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜738を形成しても良い。
絶縁膜738の形成には、その材料に応じて、CVD法、スパッタ法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
次に、半導体層702と半導体層704の一部が露出するように絶縁膜736および絶縁膜738にコンタクトホールを形成する。そして、該コンタクトホールを介して半導体層702に接する導電膜740および導電膜742と、半導体層704に接する導電膜744および導電膜746を形成する(図26(A)参照)。導電膜740、導電膜742、導電膜744、導電膜746は、トランジスタのソース電極またはドレイン電極として機能する。なお、本実施の形態においては、コンタクトホール開口時のエッチングに用いるガスとしてCHFとHeの混合ガスを用いたが、これに限定されるものではない。
導電膜740、導電膜742、導電膜744、導電膜746は、CVD法やスパッタリング法等により形成することができる。材料としては、アルミニウム(Al)、タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジム(Nd)、炭素(C)、珪素(Si)等を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。また、導電膜740、導電膜742、導電膜744、導電膜746は、単層構造としても良いし、積層構造としても良い。
アルミニウムを主成分とする合金の例としては、アルミニウムを主成分として、ニッケルを含むものを挙げることができる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン(Al−Si)は抵抗値が低く、安価であるため、導電膜740、導電膜742、導電膜744、導電膜746を形成する材料として適している。特に、アルミニウムシリコンは、パターニングの際のレジストベークによるヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに0.5%程度のCuを混入させた材料を用いても良い。
導電膜740、導電膜742、導電膜744、導電膜746を積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むように導電膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより一層防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体層702と半導体層704上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが該酸化膜を還元し、導電膜740および導電膜742と半導体層702とのコンタクト、導電膜744および導電膜746と半導体層704とのコンタクトを良好なものとすることができる。また、バリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜740乃至導電膜746を、下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンのように、5層構造またはそれ以上の積層構造とすることもできる。
また、導電膜740、導電膜742、導電膜744、導電膜746として、WFガスとSiHガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、WFを水素還元して形成したタングステンを、導電膜740、導電膜742、導電膜744、導電膜746として用いても良い。
なお、導電膜740および導電膜742はnチャネル型トランジスタ732の高濃度不純物領域720に接続されている。導電膜744および導電膜746はpチャネル型トランジスタ734の高濃度不純物領域726に接続されている。
図26(B)に、図26(A)に示したnチャネル型トランジスタ732およびpチャネル型トランジスタ734の平面図を示す。ここで、図26(B)のA−Bにおける断面が図26(A)に対応している。ただし、図26(B)においては、簡単のため、絶縁膜736、絶縁膜738、導電膜740、導電膜742、導電膜744、導電膜746等を省略している。
なお、本実施の形態においては、nチャネル型トランジスタ732とpチャネル型トランジスタ734が、それぞれゲート電極として機能する電極を1つずつ有する場合(電極708、電極710を有する場合)を例示しているが、開示する発明の一態様は該構成に限定されない。トランジスタは、ゲート電極として機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。
本実施の形態では、貼り合わせが終端する領域又はその近傍領域に形成されるデッドスペースを有効に利用して、表面の荒れを抑制した良好な半導体層を有するSOI基板を用いているため、半導体装置の歩留まりを向上させることができる。また、SOI基板として用いることができる領域が減じるのを抑制することができる。なお、本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
本実施例では、開口部の形成の有無によるSOI層の表面状態について観察した実験結果を示す。以下、図面を参照してその結果について説明する。
試料としては、ガラス基板上に単結晶シリコン基板から分離したシリコン層を設けたもの(レーザー光照射前)を用意した。具体的には、開口部を形成せずに貼り合わせを行った試料(試料A)、ガラスペンによってガラス基板に傷(開口部)を付けて閉じられた領域を形成した試料(試料B)、レーザー照射によってガラス基板に傷(開口部)を付けて閉じられた領域を形成した試料(試料C)の3種類を用意した。試料の作製方法の詳細は、実施の形態2等と同様である。なお、ここでは、シリコン層の分離後にシリコン層表面にエッチング処理を行い、その後、レーザー光を照射している。試料Aは、開口部を形成しないことで作製することができる。
図27、図28、図29には、5インチの単結晶シリコン基板を分離してガラス基板上にシリコン層を形成した直後のシリコン層の表面の様子を示す。図27は試料Aの様子を、図28は試料Bの様子を、図29は試料Cの様子をそれぞれ示している。なお、図27(B)、図28(B)、図29(B)はそれぞれ、図27(A)、図28(A)、図29(A)の部分拡大写真(顕微鏡写真)である。
試料B、試料Cにおいては、図中右下部分(角部:図中、破線の円で囲まれた部位)に、開口部により形成される閉じられた領域を形成した(図28(A)、図29(A)参照)。また、図27(A)、図28(A)、図29(A)のいずれも図面の右下の角部の領域においてガラス基板と単結晶シリコン基板とを一部接着させ、左上の方向に貼り合わせを進行させ貼り合わせを完了させた。試料A、試料B、試料Cのいずれにおいても図面の左上の貼り合わせ終端領域に黒いドットで示すように微小空気が閉じこめられた領域が形成されていることが確認された。
図27(B)、図28(B)、図29(B)から、開口部を形成することにより閉じられた領域を形成した試料(試料B、試料C)では、開口部を形成しない試料(試料A)と比較してシリコン層の表面荒れが抑制されていることが分かる。
次に、開口部の配置により形成された閉じられた領域の直径と、シリコン層中の欠損の数(検出数)との関係を図30(A)および図30(B)に示す。ここで、検出数は、パターン検査機によって検出した直径が1μm以上の大きさの欠損の数をいう。なお、上記パターン検査機は光学顕微鏡と画像解析を応用した装置である。
図30から、開口部を形成することにより設けられた閉じられた領域の直径が大きくなるほど、欠損の検出数が低減されていることが分かる。また、開口部を形成しない場合(開口部の形成による貼り合わない領域の直径が0mmの場合)と比較すると、開口部の形成による閉じられた領域が小さい場合(例えば、閉じられた領域の直径が1mmの場合)であっても、検出数は著しく低減している。このことから開口部を形成することによって閉じられた領域を形成することは、シリコン層の欠損を抑制するために極めて有効であることが分かる。
図31および図32に、開口部の形成による閉じられた領域を形成しない試料の表面のラフネスと、開口部の形成による閉じられた領域を形成した試料の表面のラフネスと、を比較した結果を示す。図31(A)は、算術平均粗さ(Ra)を示し、図31(B)は、最大高低差(P−V)を示し、図32は、二乗平均平方根粗さ(RMS)を示す。
図31(A)より、開口部の形成による閉じられた領域を形成しない試料ではRaが7.0nmより大きいものが存在するのに対して、開口部の形成による閉じられた領域を形成した試料ではRaが6.0nm以下になっていることが分かる。また、図31(B)より、開口部の形成による閉じられた領域を形成しない試料ではP−Vが150nmより大きいものが存在するのに対して、開口部の形成による閉じられた領域を形成した試料ではP−Vが150nm以下になっていることが分かる。また、図32より、開口部の形成による閉じられた領域を形成しない試料ではRMSが10nmより大きいものが存在するのに対して、開口部の形成による閉じられた領域を形成した試料ではRMSが10nm以下になっていることが分かる。
以上、本実施例により、開示する発明の一態様の有効性が確認された。具体的には、本実施例では、半導体層の欠損の数密度、5個/cm以下が達成された。なお、開示する発明の一態様では、半導体層の欠損数を十分に抑制することができるため、後にレーザー光を照射する場合であっても、欠損数の増加や、欠損の大型化を抑制することが可能である。このように、開示する発明の一態様は、レーザー光の照射と組み合わせて用いる場合には非常に効果的である。なお、本実施例では、貼り合わせの開始位置に開口部の形成による閉じられた領域を形成した例について説明した。該閉じられた領域を貼り合わせが終了する領域(開口部の形成なしに形成される微小空気が閉じこめられた領域、または該領域の近傍)に形成することにより、従来デッドスペースとなっていた領域を有効に利用しつつ、表面荒れを抑制することが可能となる。
本実施例では、変形例の効果について確認した。以下、図面を参照してその結果について説明する。
試料として、開口部の形成による閉じられた領域を形成しないもの(1サンプル)と、レーザー照射によってガラス基板に傷(凹部)を付けて閉じられた領域を形成したもの(2サンプル)を用意した。試料の作製方法の詳細は、実施の形態2等と同様である。なお、当該試料では、シリコン層の分離後にシリコン層表面にエッチング処理を行うことなく、レーザー光を照射している。
上記試料に関して、シリコン層中の欠損の数を図33に示す。ここで、検出数は、パターン検査機によって検出した直径が1μm以上の大きさの欠損の数をいう。なお、上記パターン検査機は光学顕微鏡と画像解析を応用した装置である。
図33から、開口部の形成による閉じられた領域を形成した試料では、欠損の検出数が著しく低減されていることが分かる。このことから開口部の形成による閉じられた領域を形成することは、シリコン層の欠損を抑制するために極めて有効であることが分かる。
なお、本実施例では、シリコン層表面にエッチング処理を行うことなくレーザー光を照射しているため、シリコン層表面にエッチング処理を施した後にレーザー光を照射する場合と比較して、シリコン層が厚い状態でレーザー光を照射することになる。このため、欠損数をいっそう低減することが可能となっている。具体的には、本実施例では、半導体層の欠損の数密度、1個/cm以下が達成された。このように、開示する発明の一態様は、レーザー光の照射と組み合わせて用いる場合には非常に効果的である。
100 ベース基板
102 窒素含有層
110 単結晶半導体基板
112 脆化領域
114 絶縁層
115 酸化膜
116 単結晶半導体層
118 単結晶半導体層
120 半導体層
126 周縁部
128 領域
129 領域
132 レーザー光
140 開口部
142 開口部
144 開口部
146 周縁部
150 貼り合わせ開始領域
160 空隙
170 領域
180 単結晶半導体基板
700 半導体層
702 半導体層
704 半導体層
706 ゲート絶縁膜
708 電極
710 電極
712 不純物領域
714 不純物領域
716 サイドウォール
718 サイドウォール
720 高濃度不純物領域
722 低濃度不純物領域
724 チャネル形成領域
726 高濃度不純物領域
728 低濃度不純物領域
730 チャネル形成領域
732 nチャネル型トランジスタ
734 pチャネル型トランジスタ
736 絶縁膜
738 絶縁膜
740 導電膜
742 導電膜
744 導電膜
746 導電膜
1300 ベース基板
1302 開口部
1400 ベース基板
1402 開口部
1404 開口部
1406 開口部
1500 ベース基板
1502 領域
1510 単結晶半導体基板
1512 脆化領域
1514 絶縁層
1516 単結晶半導体層
1600 ベース基板
1602 領域
1610 単結晶半導体基板
1612 脆化領域
1614 絶縁層
1616 単結晶半導体層

Claims (10)

  1. ンド基板にイオンを照射して前記ボンド基板に脆化領域を形成し、
    前記ボンド基板又はベース基板の表面に開口部を形成し、
    絶縁層を間に挟んで前記ボンド基板と前記ベース基板とを貼り合わせる際に、前記ボンド基板の一つの角部から貼り合わせを進行させ、前記角部に対向する他の角部に前記開口部を配置することによって前記ベース基板と前記ボンド基板とが貼り合わない領域であって、かつ前記ベース基板と前記ボンド基板とによって外周が閉じられた領域を形成し、
    熱処理を施すことにより、前記脆化領域において前記ボンド基板を分離して、前記ベース基板上に半導体層を形成することを特徴とするSOI基板の作製方法。
  2. ボンド基板上に絶縁層を形成し、
    前記ボンド基板にイオンを照射して前記ボンド基板に脆化領域を形成し、
    ベース基板上に窒素含有層を形成し、
    前記窒素含有層が形成された前記ベース基板の表面に開口部を形成し、
    前記絶縁層及び前記窒素含有層を間に挟んで前記ボンド基板と前記ベース基板とを貼り合わせる際に、前記ボンド基板の一つの角部から貼り合わせを進行させ、前記角部に対向する他の角部に前記開口部を配置することによって前記ベース基板と前記ボンド基板とが貼り合わない領域であって、かつ前記ベース基板と前記ボンド基板とによって外周が閉じられた領域を形成し、
    熱処理を施すことにより、前記脆化領域において前記ボンド基板を分離して、前記ベース基板上に半導体層を形成することを特徴とするSOI基板の作製方法。
  3. ボンド基板上に絶縁層を形成し、
    前記ボンド基板にイオンを照射して前記ボンド基板に脆化領域を形成し、
    ベース基板の表面に開口部を形成し、
    前記開口部が形成された前記ベース基板上に窒素含有層を形成し、
    前記絶縁層及び前記窒素含有層を間に挟んで前記ボンド基板と前記ベース基板とを貼り合わせる際に、前記ボンド基板の一つの角部から貼り合わせを進行させ、前記角部に対向する他の角部に前記開口部を配置することによって前記ベース基板と前記ボンド基板とが貼り合わない領域であって、かつ前記ベース基板と前記ボンド基板とによって外周が閉じられた領域を形成し、
    熱処理を施すことにより、前記脆化領域において前記ボンド基板を分離して、前記ベース基板上に半導体層を形成することを特徴とするSOI基板の作製方法。
  4. 請求項1乃至のいずれか一において、
    前記熱処理を施すことにより、前記ボンド基板中の前記貼り合わない領域であって閉じられた領域近傍に応力を発生させて、前記ボンド基板の分離を促進させるSOI基板の作製方法。
  5. 請求項1乃至のいずれか一において、
    前記貼り合わない領域であって閉じられた領域の面積を、1.0mm以上とするSOI基板の作製方法。
  6. 請求項1乃至のいずれか一において、
    前記半導体層にレーザー光の照射処理を行うSOI基板の作製方法。
  7. 請求項1乃至のいずれか一において、
    前記熱処理の温度を500℃以下とするSOI基板の作製方法。
  8. 請求項1乃至のいずれか一において、
    前記熱処理の温度を500℃以下で行い、前記脆化領域において前記ボンド基板を分離し、続けて500℃以上800℃以下の熱処理を行うことを特徴とするSOI基板の作製方法。
  9. 請求項1乃至のいずれか一において、
    前記ベース基板は、ガラス基板であることを特徴とするSOI基板の作製方法。
  10. 請求項1乃至のいずれか一において、
    前記ベース基板は、熱膨張係数が前記ボンド基板と10%以上異なることを特徴とするSOI基板の作製方法。
JP2010205291A 2009-09-18 2010-09-14 Soi基板の作製方法 Expired - Fee Related JP5587107B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010205291A JP5587107B2 (ja) 2009-09-18 2010-09-14 Soi基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009216929 2009-09-18
JP2009216929 2009-09-18
JP2010205291A JP5587107B2 (ja) 2009-09-18 2010-09-14 Soi基板の作製方法

Publications (3)

Publication Number Publication Date
JP2011086922A JP2011086922A (ja) 2011-04-28
JP2011086922A5 JP2011086922A5 (ja) 2013-10-10
JP5587107B2 true JP5587107B2 (ja) 2014-09-10

Family

ID=44079614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010205291A Expired - Fee Related JP5587107B2 (ja) 2009-09-18 2010-09-14 Soi基板の作製方法

Country Status (1)

Country Link
JP (1) JP5587107B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5926887B2 (ja) 2010-02-03 2016-05-25 株式会社半導体エネルギー研究所 Soi基板の作製方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120850A (ja) * 1987-11-05 1989-05-12 Fujitsu Ltd 半導体基板の製造方法
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
JP5110772B2 (ja) * 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
JP4839818B2 (ja) * 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
JP2007194345A (ja) * 2006-01-18 2007-08-02 Canon Inc はり合わせ基板の製造方法、及びはり合わせ基板の製造装置
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate

Also Published As

Publication number Publication date
JP2011086922A (ja) 2011-04-28

Similar Documents

Publication Publication Date Title
JP5666827B2 (ja) Soi基板及びその作製方法
US8349704B2 (en) Method for manufacturing SOI substrate and SOI substrate
JP5865786B2 (ja) 半導体基板の再生方法、及びsoi基板の作製方法
JP5554014B2 (ja) 半導体基板の作製方法
JP5941285B2 (ja) Soi基板の作製方法
JP5586906B2 (ja) 半導体装置の作製方法
JP5846727B2 (ja) 半導体基板の作製方法
JP5866088B2 (ja) Soi基板の作製方法
JP5977947B2 (ja) Soi基板の作製方法
JP5587107B2 (ja) Soi基板の作製方法
JP5926887B2 (ja) Soi基板の作製方法
JP2012156495A (ja) Soi基板の作製方法
US20120045883A1 (en) Method for manufacturing soi substrate
JP5851113B2 (ja) Soi基板の作製方法
JP5669439B2 (ja) 半導体基板の作製方法
JP2010103505A (ja) Soi基板の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140723

R150 Certificate of patent or registration of utility model

Ref document number: 5587107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees