JP5411437B2

JP5411437B2 - 光電変換装置

Info

Publication number: JP5411437B2
Application number: JP2008067748A
Authority: JP
Inventors: 真柳澤; 篤志広瀬
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2007-03-26
Filing date: 2008-03-17
Publication date: 2014-02-12
Anticipated expiration: 2028-03-17
Also published as: US20120145887A1; US8124924B2; US8754457B2; JP2014059313A; WO2008123119A1; TWI444600B; US7737478B2; JP2008270765A; US20080237669A1; TW200905174A; JP5667273B2; US20100237229A1

Description

本発明は、光電変換装置に関し、特に薄膜半導体素子で構成された光電変換装置に関する。また、光電変換装置を用いた電子機器に関する。

一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整や、オンまたはオフの制御などが必要な機器類に数多く用いられている。

表示装置では、表示装置の周囲の明るさを検出し、その表示輝度を調整することが行なわれているものもある。光センサにより、周囲の明るさを検出して適度な表示輝度を得ることによって、表示装置の無駄な電力を減らすことができるからである。例えば、輝度調整用の光センサを具備する表示装置としては、携帯電話、コンピュータが挙げられる。

また表示部周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝度を調節することも行われている。

光センサは、光のセンシング部分にフォトダイオードなどの光電変換素子を用い、光電変換素子の出力電流を増幅回路にて増幅することが行われている。光センサの増幅回路としては、例えばカレントミラー回路が用いられている（例えば特許文献１参照）。
特許第３４４４０９３号公報

特許文献１に示した光センサは、光電流を増幅する回路を設けることにより微弱光の検出は行うことができる。しかしながら、微弱光から強光までを検出しようとすると、出力電流の範囲が広くなり、外部の負荷抵抗などで出力電流を電圧に変換する場合に、照度に対して線形に出力電圧も増加する。そのため、広い照度に対して出力電圧を得ようとすると、照度あたりの出力電圧は、微弱光では数ｍＶ、強光では数Ｖとなり、ダイナミックレンジを広くとれない課題があった。

上述の課題を解決するため、本発明者らは、光電流を増幅する回路を設けることにより微弱光の検出を行う構成とは、全く異なる構成を着想するに至った。本発明の光電変換装置は、光電変換素子の出力端子を、ダイオード接続した電界効果トランジスタのドレイン端子、及びゲート端子に接続し、光電変換素子に発生した電流Ｉｐに応じて、当該電界効果トランジスタのゲート端子に発生する電圧Ｖｏｕｔを検出する構成とする。当該電界効果トランジスタのゲート端子に発生する電圧Ｖｏｕｔを直接検出する構成とすることができるため、負荷抵抗を接続して出力電圧を電流に変換する方法などと比べ、出力電圧の範囲を大きくすることができる。

本発明の一は、光電変換素子と、電界効果トランジスタと、を含む光電変換回路と、高電位側端子及び低電位側端子を有する直流電源と、電圧検出回路と、を有し、前記光電変換素子の陰極は、前記高電位側端子に接続され、前記光電変換素子の陽極は、前記電界効果トランジスタのドレイン端子及びゲート端子に接続され、前記電界効果トランジスタのソース端子は、前記低電位側端子に接続され、前記光電変換素子の陽極、前記電界効果トランジスタのドレイン端子、前記電界効果トランジスタのゲート端子は、前記電圧検出回路に接続されている光電変換装置である。

また本発明の一は、光電変換素子と、電界効果トランジスタと、を含む光電変換回路と、高電位側端子及び低電位側端子を有する直流電源と、電圧検出回路と、増幅回路を有し、前記光電変換素子の陰極は、前記高電位側端子に接続され、前記光電変換素子の陽極は、前記増幅回路を介して、前記電界効果トランジスタのドレイン端子及びゲート端子に接続され、前記電界効果トランジスタのソース端子は、前記低電位側端子に接続され、前記電界効果トランジスタのドレイン端子、前記電界効果トランジスタのゲート端子は、前記電圧検出回路に接続されている光電変換装置である。

本発明の光電変換装置により、光電流を増幅する回路を設ける構成に比べ簡単な構成により、光電変換素子に発生する光電流を電圧に変換することができる。そのため、照度に対して線形に出力電圧が増加する構成と比較して、光センサのダイナミックレンジを広げることができる。

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）

本実施の形態について、図１を用いて説明する。図１に示す光電変換装置は、光電変換回路１０１と、電圧検出回路１０２と、直流電源１０３を有する。光電変換回路１０１は光電変換素子１０４とｎチャネル型トランジスタ１０５を有する。光電変換素子１０４のカソードである第１の端子（または入力端子、陰極とも言う）は直流電源１０３の高電位側端子（または第１の端子ともいう）と接続される。また、光電変換素子１０４のアノードである第２の端子（または出力端子、陽極ともいう）はｎチャネル型トランジスタ１０５のドレイン端子とゲート端子とに接続される。なお、光電変換素子１０４の第２の端子は、光電変換回路１０１の出力端子１０６として電圧検出回路１０２と接続される。なお、光電変換素子１０４には、直流電源１０３により、逆バイアスの電圧が印加される。またｎチャネル型トランジスタ１０５のソース端子は直流電源１０３の低電位側端子（または第２の端子ともいう）に接続される。

なお本明細書において、接続とは、電気的な接続をするものであるとして説明するものとする。

図１に示す光電変換回路１０１の動作について説明する。光電変換回路１０１では、光電変換素子１０４に入射される光の強度に応じて、光電流Ｉｐが発生する。そして、光電変換素子１０４で発生した光電流Ｉｐがｎチャネル型トランジスタ１０５のドレイン端子及びソース端子間を流れることにより、ｎチャネル型トランジスタ１０５には、光電流Ｉｐに対応して、ゲート端子とソース端子の間に印加される電圧（以下、ゲート電圧Ｖｇｓと略記する）が生じる。ｎチャネル型トランジスタ１０５のソース端子は直流電源１０３の低電位側端子に接続されており、ｎチャネル型トランジスタ１０５のゲート端子の電位を出力電圧Ｖｏｕｔとして取り出すことができる。そのため、光電変換回路１０１は、光電流Ｉｐと出力電圧Ｖｏｕｔとの電流−電圧変換を行うことができる。

なお、光電変換素子１０４からの光電流Ｉｐがｎチャネル型トランジスタ１０５を流れることによって生成される出力電圧Ｖｏｕｔは、ｎチャネル型トランジスタ１０５の動作の状態に依存している。ｎチャネル型トランジスタ１０５の動作の状態は、電界効果トランジスタ（ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）の動作の状態で説明することができる。電界効果トランジスタとしては、金属酸化膜半導体電界効果トランジスタ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：以下ＭＯＳトランジスタという）、絶縁ゲート型ＦＥＴ、薄膜トランジスタ等が挙げられる。本明細書では電界効果トランジスタとして、ＭＯＳトランジスタの動作について以下詳述していく。ＭＯＳトランジスタが飽和領域で動作している場合には、ドレイン電流Ｉｄとゲート電圧Ｖｇｓの関係が（数１）、（数２）の数式で表される。

（数１）において、ＶｔｈはＭＯＳトランジスタの閾値電圧、βはＭＯＳトランジスタのサイズとプロセス条件によってきまる定数である。また（数２）において、ＷはＭＯＳトランジスタのゲート幅、ＬはＭＯＳトランジスタのゲート長、μは半導体層中の電子移動度、Ｃｏｘは半導体層とゲート電極が絶縁膜を介して積層される際に生じるゲート容量である。

本実施の形態で示す図１の回路における出力電圧Ｖｏｕｔは、（数１）内のゲート電圧Ｖｇｓとして扱うことができる。図１の回路における光電流Ｉｐは、（数１）内のドレイン電流Ｉｄとして扱うことができる。その結果、（数１）を変形して光電流Ｉｐと出力電圧Ｖｏｕｔの関係を見ると（数３）で表すことが出来る。

なお図１に示すドレイン端子とゲート端子を電気的に接続（ダイオード接続）したｎチャネル型トランジスタ１０５の場合、ドレイン端子とソース端子の間に印加される電圧（以下、ドレイン電圧Ｖｄｓと略記する）は、ゲート電圧Ｖｇｓと等しくなる。そのためドレイン電流Ｉｄが増加する際、本実施の形態で示す光電変換回路の出力電圧Ｖｏｕｔは、光電変換素子１０４に流れる光電流Ｉｐに対して平方根がかかった形で得られる。そして、本発明の光電変換装置は、光電変換素子に生じる光電流Ｉｐを負荷抵抗に流し電圧出力を得る場合に比べて検出可能な入力照度のダイナミックレンジが広げることができる。また本発明の光電変換装置は、片側の極性のみのＭＯＳトランジスタで作製可能であるため、演算増幅器等による光電変換回路を用いる構成に比べ、マスク枚数を少なくし、製造工程の期間を短くすることができ、コスト削減に役立つ。また、光電変換回路を構成する電界効果トランジスタであるＭＯＳトランジスタ数を削減し、実装面積を小さくすることが可能なため、装置を小型化することができる。光電変換回路を具備する光センサのような部品の小型化は、携帯用電子機器に利用する場合に特に有用である。

また、光電変換素子１０４に照射される光が低照度の場合、ｎチャネル型トランジスタ１０５が飽和領域で動作するのに十分な光電流Ｉｐが、光電変換素子１０４からｎチャネル型トランジスタ１０５へ供給されなくなる場合がある。ｎチャネル型トランジスタ１０５が飽和領域で動作するのに十分な光電流Ｉｐが供給されない場合、ｎチャネル型トランジスタ１０５は、サブスレッショルド（弱反転）領域で動作する。サブスレッショルド領域での動作時に、ＭＯＳトランジスタのドレイン電流Ｉｄとゲート電圧Ｖｇｓの関係は、（数４）、（数５）、（数６）の数式で表される。

（数４）、（数５）、（数６）において、ｋはボルツマン定数、Ｔは半導体層の温度、ｑは半導体層の素電荷量、Ｃｄは半導体層の空乏層容量である。

本実施の形態で示す図１の回路における出力電圧Ｖｏｕｔは、（数４）内のゲート電圧Ｖｇｓとして扱うことができる。図１の回路における光電流Ｉｐは、（数４）内のドレイン電流Ｉｄとして扱うことができる。その結果、（数４）を変形して光電流Ｉｐと出力電圧Ｖｏｕｔの関係を（数７）で表すことができる。

（数７）に示すように、本実施の形態で示す光電変換回路の出力電圧Ｖｏｕｔは、光電流Ｉｐに対して対数をとった形で得られる。そして、本発明の光電変換装置は、光電変換素子に生じる光電流Ｉｐを負荷抵抗に流し電圧出力を得る場合に比べて検出可能な入力照度のダイナミックレンジが広げることができる。

なお、図１に示した光電変換装置のｎチャネル型トランジスタ１０５を用いた出力電圧Ｖｏｕｔの検出は、飽和領域での動作を利用した出力電圧Ｖｏｕｔの検出またはサブスレッショルド領域での動作を利用した出力電圧Ｖｏｕｔの検出のどちらでもよく、限定するものではない。

なお、図１に示した光電変換装置において、ｎチャネル型トランジスタ１０５のかわりにｐチャネル型トランジスタを設ける構成とすることもできる。図２に、図１に示した光電変換装置のｎチャネル型トランジスタ１０５をｐチャネル型トランジスタに置き換えた際の等価回路を示す。図２に示す光電変換装置は、光電変換回路１０１と、電圧検出回路１０２と、直流電源１０３を有する。図２に示す光電変換回路１０１は、光電変換素子１０４、ｐチャネル型トランジスタ２０１を有する。ｐチャネル型トランジスタ２０１のソース端子は、直流電源１０３の高電位側端子に接続される。ｐチャネル型トランジスタ２０１のドレイン端子および、ゲート端子は光電変換素子１０４のカソードである第１の端子と接続に接続される。光電変換素子１０４の第１の端子は、出力端子１０６として、電圧検出回路１０２と接続される。光電変換素子１０４のアノードである第２の端子は直流電源１０３の低電位側端子に接続される。なお、光電変換素子１０４には、直流電源１０３により、逆バイアスの電圧が印加される。

なお、上記述べた電圧検出回路１０２については、Ａ／Ｄコンバータ回路などを外部回路として別途設け、出力電圧Ｖｏｕｔを検出する構成としてもよい。なおＡ／Ｄコンバータと光電変換回路１０１とを薄膜トランジスタで作製し、同一基板上に作製する事もできる。

本実施の形態１の図１で示した回路と図５に示す負荷抵抗４０１によって光電流を出力電圧Ｖｏｕｔに変換する従来回路についてシミュレーションを行い照度と出力電圧の関係を比較したグラフを図３（ｂ）に示す。なお、光電流も増加する特性を持った光電変換素子は、入射する照度が増加すると直線的に増加するような図３（ａ）の関係を有する。図３（ｂ）に示すグラフにおいて、出力電圧０．０１Ｖと２Ｖを破線で示したが、これは電圧検出回路１０２として直流電源の電圧が３Ｖで動作し、アナログ信号を８ｂｉｔのデジタル信号に変換するＡＤコンバータＩＣを用いた場合のアナログ入力電圧範囲の一例である。図３（ｂ）に示すグラフの特性Ａ（丸印でプロット）で示した本実施形態の図１で示した光電変換回路の出力電圧は、１ｌｘ〜１００ｋｌｘの入力照度範囲に対して、０．０１Ｖ〜２Ｖの破線で示した範囲内に収まっている。これに対し、図３（ｂ）に示すグラフの特性Ｂ（×印でプロット）で示した、図５で示した負荷抵抗による光電変換回路の出力電圧は、１０ｌｘ〜１ｋｌｘまでの３桁程度の範囲しか破線の出力電圧範囲に入っていない。すなわち、本実施の形態の図１で示した本発明の光電変換回路によって、光電変換素子への入力照度のダイナミックレンジが広げることができる。

なお、図３（ｂ）に示した照度と出力電圧の関係を比較したグラフでは、ｎチャネル型トランジスタ１０５の動作が、サブスレッショルド領域での動作と飽和領域での動作の両方を含んで、出力電圧Ｖｏｕｔを出力している。具体的に説明すると、図３（ｂ）のグラフでは、照度１０ｌｘ以上でｎチャネル型トランジスタ１０５は飽和領域で動作しており、照度１０ｌｘ以下ではサブスレッショルド領域で動作している。そのため図１に示す光電変換装置の電圧検出回路１０２に、予めｎチャネル型トランジスタ１０５が飽和領域での動作またはサブスレッショルド領域での動作かを判別するコンパレータ回路を設け、必要に応じて出力電圧Ｖｏｕｔが、飽和領域での動作またはサブスレッショルド領域での動作かを切り替える構成とすることもできる。電圧検出回路１０２に予め、ｎチャネル型トランジスタ１０５が飽和領域での動作またはサブスレッショルド領域での動作かを判別するコンパレータ回路を設けることで、いずれの領域での出力電圧かを電圧検出回路１０２が判別できるため、誤動作の少ない光電変換装置とすることができる。

図４（ａ）は本実施形態の図１で示した光電変換回路についてシミュレーションを行い、ｎチャネル型トランジスタ１０５の動作領域がサブスレッショルド領域である場合の照度と出力電圧の関係を示した特性図である。また、図４（ｂ）は本実施形態の図１で示した光電変換回路についてシミュレーションを行い、ｎチャネル型トランジスタ１０５の動作領域が飽和領域である場合の照度と出力電圧の関係を示した特性図である。なお、図４（ａ）、図４（ｂ）で示したように、サブスレッショルド領域の動作または飽和領域の動作の一方のみでｎチャネル型トランジスタ１０５を動作させる場合には、前述のように電圧検出回路１０２にコンパレータ回路でｎチャネル型トランジスタ１０５が飽和領域の動作かサブスレッショルド領域か判別する回路を特に設ける必要がない。そのため、コンパレータ回路を設ける必要がなく、光電変換回路の小型化を図ることができる。

なお、本実施の形態で説明したｎチャネル型トランジスタ及びｐチャネル型トランジスタとして、様々な形態の電界効果トランジスタを用いることが出来る。よって、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることが出来る。ＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多くの個数の光電変換装置を製造できるため、低コストで製造できる。さらに、製造温度が低いため、耐熱性の弱い基板を用いることができる。そのため、透光性基板上にトランジスタを製造できる。そして、透明な基板上のトランジスタを用いて光電変換素子での光の透過を制御することが出来る。

なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その結果、高速で動作させることが必要となる回路を基板上に一体に形成することが出来る。なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザーを照射せずに、熱処理を加えるだけで、結晶性を向上させることができる。結晶化のためにレーザーを用いない場合は、シリコンの結晶性のムラを抑えることができる。そのため、トランジスタ間の特性のばらつきを低減することができる。なお、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造することは可能である。

または、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することが出来る。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。

または、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、ＩＺＯ、ＩＴＯ、ＳｎＯなどの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形成することが出来る。

または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。また、マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。

また、電界効果トランジスタは、様々なタイプを用いることができ、様々な基板上に形成させることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同一の基板に形成されていてもよい。例えば、所定の機能を実現させるために必要な回路の全てが、ガラス基板、プラスチック基板、単結晶基板、またはＳＯＩ基板上に形成されていてもよく、さまざまな基板上に形成されていてもよい。なお本実施形態の光電変換装置は、薄膜トランジスタを用いて電界効果トランジスタを構成することにより、ガラス基板等の透光性基板上に形成することが出来る。そのため、光電変換素子１０４を基板上面に形成する場合に基板上面の片側からの光のみの受光に限らずに、基板の裏面から基板を透過した光を光電変換素子１０４で受光することが可能になるため、光の受光効率を高めること事ができるという効果がある。

なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態２）

上記実施の形態で説明した光電変換装置とは異なる構成である本発明の第２の実施形態について、図６を用いて説明する。本実施形態で説明する光電変換装置は光電変換回路１０１と、電圧検出回路１０２と、直流電源１０３を有する。上記実施の形態１の図１で説明した光電変換回路との違いは、光電変換回路１０１が光電変換素子１０４とｎチャネル型トランジスタ１０５との間に、電流増幅器５０１を有する点にある。光電変換素子１０４のカソードである第１の端子は直流電源１０３の高電位側端子と接続される。光電変換素子１０４のアノードである第２の端子は電流増幅器５０１の入力端子に接続される。電流増幅器５０１の出力端子はｎチャネル型トランジスタ１０５のドレイン端子及びゲート端子に接続される。ｎチャネル型トランジスタ１０５のドレイン端子及びゲート端子は、光電変換回路１０１の出力端子１０６として電圧検出回路１０２と接続される。上記光電変換素子１０４には、直流電源１０３により、逆バイアスの電圧が印加される。またｎチャネル型トランジスタ１０５のソース端子は直流電源１０３の低電位側端子に接続される。

図６に示す構成では、電流増幅器５０１を加えることによって、光電変換素子１０４に発生する光電流Ｉｐを予め増幅することができるため、光電流Ｉｐが極めて微弱な場合でも、ｎチャネル型トランジスタ１０５で十分な出力電圧Ｖｏｕｔが得られるような電流値まで光電流Ｉｐを増幅することができる。そのため、光電流Ｉｐを増加させるために光電変換素子１０４の受光面積を増加させることなく、同一の受光面積で得る事が可能な光電流Ｉｐを電流増幅器５０１を加えることによって増やす事ができるという効果がある。

なお電流増幅器５０１は、出力電圧Ｖｏｕｔを得るための電界効果トランジスタと同じ導電型の電界効果トランジスタで作製可能なカレントミラー回路を用いる簡易な構成とすることで、回路ばらつきの影響を受けないようにすることができる。

図７は図６で示した電流増幅器５０１をカレントミラー回路で構成した場合の例である。光電変換回路１０１は第１のｎチャネル型トランジスタ６５１と第２のｎチャネル型トランジスタ６５２を有している。第１のｎチャネル型トランジスタ６５１は、第１のｎチャネル型トランジスタ６５１のドレイン端子及びゲート端子が第２のｎチャネル型トランジスタ６５２のゲート端子に接続され、且つ光電変換素子１０４のアノードである第２の端子に接続されている。また、第１のｎチャネル型トランジスタ６５１のソース端子及び第２のｎチャネル型トランジスタ６５２のソース端子は、前記ｎチャネル型トランジスタ１０５のドレイン端子及びゲート端子に接続される。第１のｎチャネル型トランジスタ６５１のソース端子及び第２のｎチャネル型トランジスタ６５２のソース端子は、光電変換回路１０１の出力端子１０６として電圧検出回路１０２と接続される。また、第２のｎチャネル型トランジスタ６５２のドレイン端子は、光電変換素子１０４のカソードである第１の端子と直流電源１０３の高電位側端子と接続される。ｎチャネル型トランジスタ１０５のソース端子は直流電源１０３の低電位側端子に接続されている。

図７では２個のｎチャネル型トランジスタを用いてカレントミラー回路を示し、光電変換素子１０４から電流増幅器５０１に入力された光電流Ｉｐは２倍に増幅されて出力される構成について説明した。図８では電流増幅器５０１を構成するカレントミラー回路において、複数のｎチャネル型トランジスタ６５２を並列に接続し、電流の増幅率を高めた構成について示す。図８において電流増幅器５０１を構成する複数のｎチャネル型トランジスタ６５２の数は、一例として、光電流Ｉｐの出力値を１００倍とする場合には第１のｎチャネル型トランジスタ６５１を１個及び第２のｎチャネル型トランジスタ６５２を１００個にすればよい。図８において、ｎチャネル型トランジスタ６５２は１００個のｎチャネル型トランジスタ６５２（１）、６５２（２）、６５２（３）、乃至６５２（１００）から構成されている。これにより光電変換素子１０４で発生した光電流Ｉｐが１００倍に増幅されて出力される。

なお、図６乃至図８において、光電変換装置を構成する電界効果トランジスタとしてｎチャネル型トランジスタを例に挙げて説明したが、本発明はｐチャネル型トランジスタを用いて光電変換装置を構成することも出来る。

なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態３）

本発明の第３の実施形態について、図９を用いて説明する。図１に示した実施形態１の光電変換装置と異なる点は、図１の光電変換回路ではｎチャネル型トランジスタ１０５は１個であったのに対して、本実施形態で示す光電変換回路はｎチャネル型トランジスタ１０５（１）、１０５（２）、１０５（３）、乃至１０５（Ｎ）（Ｎは自然数）と複数個にした場合について説明する。

光電変換回路１０１においてｎチャネル型トランジスタ１０５は光電流Ｉｐを出力電圧Ｖｏｕｔに変換する回路であるが、製造工程における様々な要因によってｎチャネル型トランジスタ１０５の特性がばらつく場合がある。この特性ばらつきのため同一の光電流Ｉｐが入力されたときの出力電圧Ｖｏｕｔが変化してしまい、歩留まりのよい光電変換装置の製造ができないということが課題ともなりえる。そこで、本実施形態で示すように光電変換回路を構成するｎチャネル型トランジスタ１０５をｎチャネル型トランジスタ１０５（１）、１０５（２）、１０５（３）、乃至１０５（Ｎ）と複数個にすることによって、ｎチャネル型トランジスタの１つあたりの特性ばらつきが出力電圧Ｖｏｕｔに影響する割合が小さくすることができる。そのため、光電変換装置の製造時の歩留まりを向上する事ができる。

図１０は、一例として、光電変換回路を構成するｎチャネル型トランジスタ１０５が１個の場合、５個並列に設けた場合、１０個並列に設けた場合のそれぞれについて、ｎチャネル型トランジスタ１０５の閾値電圧が最大±０．１Ｖばらついた場合をシミュレーションし、照度１００ｌｘの時に出力電圧Ｖｏｕｔが最大でどれだけ変化するかを出力電圧Ｖｏｕｔの中央値からの偏差を元に比較した特性図である。図１０に示すように、ｎチャネル型トランジスタ１０５が１個のみの場合では出力電圧Ｖｏｕｔが中央値から最大４０％程度ばらつくが、５個並列にした場合では約３２％、１０個並列に設けた場合では約２５％と徐々にばらつきが小さくすることができる。そのため、ｎチャネル型トランジスタ１０５を複数個並列に設けることによって、製造時に起こる特性ばらつきによる出力電圧Ｖｏｕｔのばらつきを抑えることができる。

なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態４）

本実施の形態では、上記実施の形態で述べた光電変換回路の作製方法について、一例として、断面図を用いて述べる。図１１（Ａ）〜図１１（Ｄ）、及び図１２（Ａ）〜図１２（Ｃ）を用いて説明する。

まず、基板（第１の基板３１０）上に光電変換素子及び電界効果トランジスタを形成する。ここでは基板３１０として、ガラス基板の一つであるＡＮ１００を用いる。基板上に形成する電界効果トランジスタとしては、薄膜トランジスタを用いることにより、基板上に、光電変換素子と薄膜トランジスタを同一工程で作製することができるため、光電変換装置の量産化がし易いといった利点がある。

次いで、プラズマＣＶＤ法で下地絶縁膜３１２となる窒素を含む酸化珪素膜（膜厚１００ｎｍ）を形成し、さらに大気にふれることなく、半導体膜例えば水素を含む非晶質珪素膜（膜厚５４ｎｍ）を積層形成する。また、下地絶縁膜３１２は酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜を用いて積層してもよい。例えば、下地絶縁膜３１２として、酸素を含む窒化珪素膜を５０ｎｍ、さらに窒素を含む酸化珪素膜を１００ｎｍ積層した膜を形成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。

次いで、上記非晶質珪素膜を公知の技術（固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法など）により結晶化させて、結晶構造を有する半導体膜（結晶性半導体膜）、例えば多結晶珪素膜を形成する。ここでは、触媒元素を用いた結晶化方法を用いて多結晶珪素膜を得る。重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル溶液をスピナーで添加する。なお、溶液を添加する方法に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜（ここでは多結晶珪素膜）を形成する。ここでは熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って多結晶珪素膜を得る。

次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。

レーザ光には波長４００ｎｍ以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波又は第３高調波を用いる。ここでは、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜５００ｍＪ／ｃｍ^２に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施例では、繰り返し周波数３０Ｈｚ、エネルギー密度４７０ｍＪ／ｃｍ^２でレーザ光の照射を大気中で行なう。

なお、大気中、または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施例ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ_４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。

連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ_４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ_４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。

次いで、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。

次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ_４：Ａｒ）を１：９９とし、成膜圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ^２とし、成膜温度を３５０℃とする。

その後、６５０℃に加熱された炉に入れて３分の熱処理を行い触媒元素を除去（ゲッタリング）する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。

次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。

なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。

次いで、得られた結晶構造を有する半導体膜（例えば結晶性珪素膜）の表面にオゾン水で薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体膜（本明細書では「島状半導体領域３３１」という）を形成する（図１１（Ａ）参照）。島状半導体領域を形成した後、レジストからなるマスクを除去する。

次いで、必要があればＴＦＴのしきい値を制御するために微量な不純物元素（ホウ素またはリン）のドーピングを行う。ここでは、ジボラン（Ｂ_２Ｈ_６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。

次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体領域３３１の表面を洗浄した後、ゲート絶縁膜３１３となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成する。

次いで、ゲート絶縁膜３１３上に金属膜を形成した後、第２のフォトマスクを用いて、ゲート電極３３４、配線３１４及び３１５、端子電極３５０を形成する（図１１（Ｂ）参照）。この金属膜として、例えば窒化タンタル及びタングステンをそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。

また、ゲート電極３３４、配線３１４及び３１５、端子電極３５０として、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。

次いで、島状半導体領域３３１への一導電型を付与する不純物の導入を行って、ＴＦＴ１１３のソース領域またはドレイン領域３３７の形成を行う（図１１（Ｃ）参照）。本実施の形態ではｎチャネル型ＴＦＴを形成するので、ｎ型の不純物、例えばリン（Ｐ）、砒素（Ａｓ）を島状半導体領域３３１に導入する。

次いで、ＣＶＤ法により酸化珪素膜を含む第１の層間絶縁膜（図示しない）を５０ｎｍ形成した後、それぞれの島状半導体領域に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。

次いで、水素及び酸素を含む窒化珪素膜を含む第２の層間絶縁膜３１６を、例えば１０ｎｍの膜厚で形成する。

次いで、第２の層間絶縁膜３１６上に絶縁物材料から成る第３の層間絶縁膜３１７を形成する（図１１（Ｄ）参照）。第３の層間絶縁膜３１７はＣＶＤ法で得られる絶縁膜を用いることができる。本実施の形態においては密着性を向上させるため、第３の層間絶縁膜３１７として、９００ｎｍの膜厚で形成した窒素を含む酸化珪素膜を形成する。

次に、熱処理（３００〜５５０℃で１〜１２時間の熱処理、例えば窒素雰囲気中４１０℃で１時間）を行い、島状半導体膜を水素化する。この工程は第２の層間絶縁膜３１６に含まれる水素により島状半導体膜のダングリングボンドを終端させるために行うものである。ゲート絶縁膜３１３の存在に関係なく島状半導体膜を水素化することができる。

また第３の層間絶縁膜３１７として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることも可能である。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成される。置換基として、少なくとも水素を含む化合物（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フッ素を用いてもよい。または置換基として、少なくとも水素を含む化合物と、フッ素とを用いてもよい。

第３の層間絶縁膜３１７としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用いた場合は、第２の層間絶縁膜３１６を形成後、島状半導体膜を水素化するための熱処理を行い、次に第３の層間絶縁膜３１７を形成することもできる。

次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、第１の層間絶縁膜、第２の層間絶縁膜３１６及び第３の層間絶縁膜３１７またはゲート絶縁膜３１３を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。

なお、第３の層間絶縁膜３１７は必要に応じて形成すればよく、第３の層間絶縁膜３１７を形成しない場合は、第２の層間絶縁膜３１６を形成後に第１の層間絶縁膜、第２の層間絶縁膜３１６及びゲート絶縁膜３１３を選択的にエッチングしてコンタクトホールを形成する。

次いで、スパッタ法で金属積層膜を成膜した後、第４のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属膜をエッチングして、配線３１９、接続電極３２０、端子電極３５１、ＴＦＴ１１３のソース電極またはドレイン電極３４１を形成する。そして、レジストからなるマスクを除去する。なお、本実施の形態の金属膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層したものとする。

また配線３１９、接続電極３２０、端子電極３５１、及びＴＦＴ１１３のソース電極又はドレイン電極３４１を単層の導電膜により形成する場合は、耐熱性及び導電率等の点からチタン膜（Ｔｉ膜）が好ましい。またチタン膜に変えて、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。配線３１９、接続電極３２０、端子電極３５１、及びＴＦＴ１１３のソース電極又はドレイン電極３４１を単層膜にすることにより、作製工程において成膜回数を減少させることが可能となる。

以上の工程で、多結晶珪素膜を用いたトップゲート型ＴＦＴ１１３を作製することができる。

次いで、後に形成される光電変換層（代表的にはアモルファスシリコン）と反応して合金になりにくい導電性の金属膜（チタン（Ｔｉ）またはモリブデン（Ｍｏ）など）を成膜した後、第５のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性の金属膜をエッチングして配線３１９を覆う保護電極３１８、保護電極３４５、保護電極３４６、及び保護電極３４８を形成する（図１２（Ａ））。ここではスパッタ法で得られる膜厚２００ｎｍのＴｉ膜を用いる。なお、同様に接続電極３２０、端子電極３５１、ＴＦＴ１１３のソース電極またはドレイン電極３４１も導電性の金属膜で覆われる。従って、導電性の金属膜は、これらの電極における２層目のＡｌ膜が露呈されている側面も覆い、導電性の金属膜は光電変換層へのアルミニウム原子の拡散も防止できる。

ただし、配線３１９、接続電極３２０、端子電極３５１、及びＴＦＴ１１３のソース電極またはドレイン電極３４１を、単層の導電膜で形成する場合、保護電極３１８、保護電極３４５、保護電極３４６、及び保護電極３４８は形成しなくてもよい。

次に第３の層間絶縁膜３１７上に、ｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及びｎ型半導体層１１１ｎを含む光電変換層１１１を形成する。

ｐ型半導体層１１１ｐは、周期表第１３属の不純物元素、例えばホウ素（Ｂ）を含んだセミアモルファスシリコン膜をプラズマＣＶＤ法にて成膜して形成すればよい。

また配線３１９及び保護電極３１８は光電変換層１１１の最下層、本実施の形態ではｐ型半導体層１１１ｐと接している。

ｐ型半導体層１１１ｐを形成したら、さらにｉ型半導体層１１１ｉ及びｎ型半導体層１１１ｎを順に形成する。これによりｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及びｎ型半導体層１１１ｎを有する光電変換層１１１が形成される。

ｉ型半導体層１１１ｉとしては、例えばプラズマＣＶＤ法でセミアモルファスシリコン膜を形成すればよい。またｎ型半導体層１１１ｎとしては、周期表第１５属の不純物元素、例えばリン（Ｐ）を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファスシリコン膜を形成後、周期表第１５属の不純物元素を導入してもよい。

またｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ、ｎ型半導体層１１１ｎとして、セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。

次いで、全面に絶縁物材料（例えば珪素を含む無機絶縁膜）からなる封止層３２４を厚さ１μｍ〜３０μｍで形成して図１２（Ｂ）の状態を得る。ここでは絶縁物材料膜としてＣＶＤ法により、膜厚１μｍの窒素を含む酸化珪素膜を形成する。ＣＶＤ法による絶縁膜を用いることによって密着性の向上を図っている。

次いで、封止層３２４をエッチングして開口部を設けた後、スパッタ法により端子電極１２１及び１２２を形成する。端子電極１２１及び１２２は、チタン膜（Ｔｉ膜）（１００ｎｍ）と、ニッケル膜（Ｎｉ膜）（３００ｎｍ）と、金膜（Ａｕ膜）（５０ｎｍ）との積層膜とする。こうして得られる端子電極１２１及び端子電極１２２の固着強度は５Ｎを超え、端子電極として十分な固着強度を有している。

以上の工程で、半田接続が可能な端子電極１２１及び端子電極１２２が形成され、図１２（Ｃ）に示す構造が得られる。

なお上記光電変換回路が複数形成された基板を個々に切断して、複数の光電変換回路を得ることができる。例えば、１枚の大面積基板（例えば６００ｃｍ×７２０ｃｍ）からは大量の光電変換回路（例えば２ｍｍ×１．５ｍｍ）を製造することができ、上記工程で得られる光電変換回路の大量生産が可能となる。

なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態５）

本実施の形態では、上記実施の形態で述べた光電変換回路の作製方法について、実施の形態４とは異なる例として、断面図を用いて述べる。本実施の形態では電界効果トランジスタをボトムゲート型ＴＦＴで形成した構成について、図１３（Ａ）〜図１３（Ｄ）、図１４（Ａ）〜図１４（Ｃ）及び図１５を用いて説明する。

まず基板３１０上に、下地絶縁膜３１２及び金属膜５１１を形成する（図１３（Ａ）参照）。この金属膜５１１として、本実施の形態では例えば窒化タンタル及びタングステンをそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。

また、金属膜５１１として、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。

なお、下地絶縁膜３１２を基板３１０上に形成せず、金属膜５１１を直接基板３１０に形成してもよい。

次に金属膜５１１を用いて、ゲート電極５１２、配線３１４及び３１５、端子電極３５０を形成する（図１３（Ｂ）参照）。

次いで、ゲート電極５１２、配線３１４及び３１５、端子電極３５０を覆うゲート絶縁膜５１４を形成する。本実施の形態では、珪素を主成分とする絶縁膜、例えばプラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を用いてゲート絶縁膜５１４を形成する。

次にゲート絶縁膜５１４上に島状半導体領域５１５を形成する。島状半導体領域５１５は、実施の形態４で述べた島状半導体領域３３１と同様の材料及び作製工程により形成すればよい（図１３（Ｃ）参照）。

島状半導体領域５１５を形成したら、後にＴＦＴ５０３のソース領域又はドレイン領域５２１となる領域以外を覆ってマスク５１８を形成し、一導電型を付与する不純物の導入を行う（図１３（Ｄ）参照）。一導電型の不純物としては、ｎチャネル型ＴＦＴを形成する場合には、ｎ型不純物としてリン（Ｐ）、砒素（Ａｓ）を用い、ｐチャネル型ＴＦＴを形成する場合には、ｐ型不純物としてホウ素（Ｂ）を用いればよい。本実施の形態ではｎ型不純物であるリン（Ｐ）を島状半導体領域５１５に導入し、ＴＦＴ５０３のソース領域又はドレイン領域５２１及びソース領域又はドレイン領域５２１の間にチャネル形成領域を形成する。

次いでマスク５１８を除去し、図示しない第１の層間絶縁膜、第２の層間絶縁膜３１６、及び第３の層間絶縁膜３１７を形成する（図１３（Ｅ）参照）。第１の層間絶縁膜、第２の層間絶縁膜３１６及び第３の層間絶縁膜３１７の材料及び作製工程は実施の形態４の記載に基づけばよい。

次に第１の層間絶縁膜、第２の層間絶縁膜３１６及び第３の層間絶縁膜３１７にコンタクトホールを形成し、金属膜を成膜、さらに選択的に金属膜をエッチングして、配線３１９、接続電極３２０、端子電極３５１、ＴＦＴ５０３のソース電極またはドレイン電極５３１を形成する。そして、レジストからなるマスクを除去する。なお、本実施の形態の金属膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層したものとする。

また配線３１９及びその保護電極３１８、接続電極３２０及びその保護電極５３３、端子電極３５１及びその保護電極５３８、ＴＦＴ５０３のソース電極またはドレイン電極５３１及びその保護電極５３６は、単層の導電膜を用いてそれぞれの配線や電極を形成してもよい。

以上の工程で、ボトムゲート型ＴＦＴ５０３を作製することができる（図１４（Ａ）参照）。

次に第３の層間絶縁膜３１７上に、ｐ型半導体層１１１ｐ、ｉ型半導体層１１１ｉ及びｎ型半導体層１１１ｎを含む光電変換層１１１を形成する（図１４（Ｂ））。光電変換層１１１の材料及び作製工程等は、実施の形態４を参照すればよい。

次いで封止層３２４、端子電極１２１及び１２２を形成する（図１４（Ｃ））。端子電極１２１はｎ型半導体層１１１ｎに接続されており、端子電極１２２は端子電極１２１と同一工程で形成される。

さらに電極３６１及び３６２を有する基板３６０を、半田３６４及び３６３で実装する。なお基板３６０上の電極３６１は、半田３６４で端子電極１２１に実装されている。また基板３６０の電極３６２は、半田３６３端子電極１２２に実装されている（図１５参照）。

図１５に示す光電変換回路において、光電変換層１１１に入射する光は、透光性を有する基板３１０及び基板３６０を用いることにより、基板３１０側及び基板３６０側の両方から入ることができる。

なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態６）

本実施の形態では、本発明の光電変換装置に筐体を形成して光の入射する方向を制御した例を、図１６（Ａ）〜図１６（Ｂ）及び図１７（Ａ）〜図１７（Ｂ）を用いて説明する。

図１６（Ａ）は、図１２（Ｃ）の光電変換装置に、基板３６０の電極３６１に半田３６４で端子電極１２１に実装した後に、筐体６０１を形成して、光電変換層１１１に入射する光を、基板３１０側からではなく、基板３６０側から入るようにしたものである。筐体６０１には、基板３６０側の光電変換層１１１が形成される領域に開口部が設けられている。

図１６（Ａ）においては、端子電極１２１、電極３６１及び半田３６４が存在しているが、基板３６０側から入射した光は、封止層３２４を通して光電変換層１１１に斜めに入射するので光電流を発生させ、光を検知することが可能である。

また筐体６０１、及び以下に述べる筐体６０２〜６０４は、光を遮断する機能を有する材料なら何を用いてもよく、例えば金属材料や黒色顔料を有する樹脂材料等を用いて形成すればよい。

図１６（Ｂ）は、図１５で示した光電変換回路に筐体６０２を形成して、光電変換層１１１に入射する光を、基板３１０側からではなく、基板３６０側から入るようにしたものである。筐体６０２には、基板３６０側の光電変換層１１１が形成される領域に開口部が設けられている。

図１６（Ｂ）においても、図１６（Ａ）同様、基板３６０側から入射した光は、封止層３２４を通して光電変換層１１１に斜めに入射するので光電流を発生させ、光を検知することが可能である。

図１７（Ａ）では、図１２（Ｃ）の光電変換装置に、基板３６０の電極３６１に半田３６４で端子電極１２１を実装した後に、筐体６０３を形成して、光電変換層１１１に入射する光を、基板３６０側からではなく、基板３１０側から入るようにしたものである。筐体６０３には、基板３１０側の光電変換層１１１が形成される領域に開口部が設けられている。

図１７（Ａ）において、基板３１０側から入射した光は、光電変換層１１１に入射するので光電流を発生させ、光を検知することが可能である。

図１７（Ｂ）は、図１５で示した光電変換回路に筐体６０４を形成し、光電変換層１１１に入射する光を基板３６０側からではなく、基板３１０側から入るようにしたものである。筐体６０４には、基板３１０側の光電変換層１１１が形成される領域に開口部が設けられている。

図１７（Ｂ）においては、基板３１０側から入射した光は、光電変換層１１１に入射するので光電流を発生させ、光を検知することが可能である。

なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態７）

本実施の形態では、本発明により得られた光電変換装置を様々な電子機器に組み込んだ例について説明する。本発明が適用される電子機器として、コンピュータ、ディスプレイ、携帯電話、テレビなどが挙げられる。それらの電子機器の具体例を図１８、図１９（Ａ）〜図１９（Ｂ）、図２０（Ａ）〜図２０（Ｂ）、図２１、及び図２２に示す。

図１８は携帯電話であり、本体（Ａ）７０１、本体（Ｂ）７０２、筐体７０３、操作キー７０４、音声出力部７０５、音声入力部７０６、回路基板７０７、表示パネル（Ａ）７０８、表示パネル（Ｂ）７０９、蝶番７１０、透光性材料部７１１、光電変換装置７１２を有している。本発明は光電変換装置７１２に適用することができる。

光電変換装置７１２は透光性材料部７１１を透過した光を検知し、検知した外部光の照度に合わせて表示パネル（Ａ）７０８及び表示パネル（Ｂ）７０９の輝度コントロールを行なったり、光電変換装置７１２で得られる照度に合わせて操作キー７０４の照明制御を行う。これにより携帯電話の消費電流を抑えることができる。

図１９（Ａ）及び図１９（Ｂ）に携帯電話の別の例を示す。図１９（Ａ）及び図１９（Ｂ）において、本体７２１、筐体７２２、表示パネル７２３、操作キー７２４、音声出力部７２５、音声入力部７２６、光電変換装置７２７、光電変換装置７２８を示している。

図１９（Ａ）に示す携帯電話では、本体７２１に設けられた光電変換装置７２７により外部の光を検知することにより表示パネル７２３及び操作キー７２４の輝度を制御することが可能である。

また図１９（Ｂ）に示す携帯電話では、図１９（Ａ）の構成に加えて、本体７２１の内部に光電変換装置７２８を設けている。光電変換装置７２８により、表示パネル７２３に設けられているバックライトの輝度を検出することも可能となる。

図２０（Ａ）はコンピュータであり、本体７３１、筐体７３２、表示部７３３、キーボード７３４、外部接続ポート７３５、ポインティングマウス７３６等を含む。

また図２０（Ｂ）は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐体７４１、支持台７４２、表示部７４３などによって構成されている。

図２０（Ａ）のコンピュータに設けられる表示部７３３、及び図２０（Ｂ）に示す表示装置の表示部７４３として、液晶パネルを用いた場合の詳しい構成を図２１に示す。

図２１に示す液晶パネル７６２は、筐体７６１に内蔵されており、基板７５１ａ及び基板７５１ｂ、基板７５１ａ及び基板７５１ｂに挟まれた液晶層７５２、偏光フィルタ７５２ａ及び偏光フィルタ７５２ｂ、及びバックライト７５３等を有している。また筐体７６１には光電変換装置７５４が形成されている。

本発明を用いて作製された光電変換装置７５４はバックライト７５３からの光量を感知し、その情報がフィードバックされて液晶パネル７６２の輝度が調節される。

図２２（Ａ）及び図２２（Ｂ）は、本発明の光電変換装置をカメラ、例えばデジタルカメラに組み込んだ例を示す図である。図２２（Ａ）は、デジタルカメラの前面方向から見た斜視図、図２２（Ｂ）は、後面方向から見た斜視図である。図２２（Ａ）において、デジタルカメラには、リリースボタン８０１、メインスイッチ８０２、ファインダ窓８０３、フラッシュ８０４、レンズ８０５、鏡胴８０６、筺体８０７が備えられている。

また、図２２（Ｂ）において、ファインダ接眼窓８１１、モニタ８１２、操作ボタン８１３が備えられている。

リリースボタン８０１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。

メインスイッチ８０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。

ファインダ窓８０３は、デジタルカメラの前面のレンズ８０５の上部に配置されており、図２２（Ｂ）に示すファインダ接眼窓８１１から撮影する範囲やピントの位置を確認するための装置である。

フラッシュ８０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。

レンズ８０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ）等の撮像素子が設けられている。

鏡胴８０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ８０５を手前に移動させる。また、携帯時は、レンズ８０５を沈銅させてコンパクトにする。なお、本実施の形態においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体８０７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。

ファインダ接眼窓８１１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。

操作ボタン８１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。

本発明の光電変換装置を図２２（Ａ）及び図２２（Ｂ）に示すカメラに組み込むと、光電変換装置が光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うことができる。本発明の光電変換装置は、光電変換回路を構成する電界効果トランジスタ数を削減し、実装面積を小さくすることが可能なため、装置を小型化することができる。光電変換回路を具備する光センサのような部品の小型化は、携帯用電子機器に利用する場合に特に有用である。

また本発明の光電変換装置はその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。

なお本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。

本発明の第１の実施形態を示す図。本発明の第１の実施形態を示す図。本発明の第１の実施形態と従来回路の出力特性を比較した特性図。本発明の第１の実施形態の出力特性を示した特性図。従来の光電変換装置を示す図。本発明の第２の実施形態を示す図。本発明の第２の実施形態の詳細について示す図。本発明の第２の実施形態の変形例を示す図。本発明の第３の実施形態を示す図。本発明の第３の実施形態の特性図。本発明の光電変換回路の作製工程を示す図。本発明の光電変換回路の作製工程を示す図。本発明の光電変換回路の作製工程を示す図。本発明の光電変換回路の作製工程を示す図。本発明の光電変換回路の断面図。本発明の光電変換回路の断面図。本発明の光電変換回路の断面図。本発明の光電変換装置を実装した装置を示す図。本発明の光電変換装置を実装した装置を示す図。本発明の光電変換装置を実装した装置を示す図。本発明の光電変換装置を実装した装置を示す図。本発明の光電変換装置を実装した装置を示す図。

符号の説明

１０１光電変換回路
１０２電圧検出回路
１０３直流電源
１０４光電変換素子
１０５ｎチャネル型トランジスタ
１０６出力端子
１１１光電変換層
１１３ＴＦＴ
１２１端子電極
１２２端子電極
２０１ｐチャネル型トランジスタ
３１０基板
３１２下地絶縁膜
３１３ゲート絶縁膜
３１４配線
３１６層間絶縁膜
３１７層間絶縁膜
３１８保護電極
３１９配線
３２０接続電極
３２４封止層
３３１島状半導体領域
３３４ゲート電極
３３７ドレイン領域
３４１ドレイン電極
３４５保護電極
３４６保護電極
３４８保護電極
３５０端子電極
３５１端子電極
３６０基板
３６１電極
３６２電極
３６３半田
３６４半田
４０１負荷抵抗
５０１電流増幅器
５０３ＴＦＴ
５１１金属膜
５１２ゲート電極
５１４ゲート絶縁膜
５１５島状半導体領域
５１８マスク
５２１ドレイン領域
５３１ドレイン電極
５３３保護電極
５３６保護電極
５３８保護電極
６０１筐体
６０２筐体
６０３筐体
６０４筐体
７０１本体（Ａ）
７０２本体（Ｂ）
７０３筐体
７０４操作キー
７０５音声出力部
７０６音声入力部
７０７回路基板
７０８表示パネル（Ａ）
７０９表示パネル（Ｂ）
７１０蝶番
７１１透光性材料部
７１２光電変換装置
７２１本体
７２２筐体
７２３表示パネル
７２４操作キー
７２５音声出力部
７２６音声入力部
７２７光電変換装置
７２８光電変換装置
７３１本体
７３２筐体
７３３表示部
７３４キーボード
７３５外部接続ポート
７３６ポインティングマウス
７４１筐体
７４２支持台
７４３表示部
７５２液晶層
７５３バックライト
７５４光電変換装置
７６１筐体
７６２液晶パネル
８０１リリースボタン
８０２メインスイッチ
８０３ファインダ窓
８０４フラッシュ
８０５レンズ
８０６鏡胴
８０７筺体
８１１ファインダ接眼窓
８１２モニタ
８１３操作ボタン
１０５ａｎチャネル型トランジスタ
１１１ｉｉ型半導体層
１１１ｎｎ型半導体層
１１１ｐｐ型半導体層
６５１ｎチャネル型トランジスタ
６５２ｎチャネル型トランジスタ
６５２ａｎチャネル型トランジスタ
６５２ｂｎチャネル型トランジスタ
６５２ｃｎチャネル型トランジスタ
６５２ｄｎチャネル型トランジスタ
７５１ａ基板
７５１ｂ基板
７５２ａ偏光フィルタ
７５２ｂ偏光フィルタ

Claims

光電変換素子と、トランジスタと、第１の配線と、第２の配線と、第１の回路と、第２の回路と、を有し、
前記光電変換素子の一方の電極は、前記第１の配線と電気的に接続され、
前記光電変換素子の他方の電極は、前記第１の回路と電気的に接続され、
前記第１の回路は、前記トランジスタのゲート、前記トランジスタのソース又ドレインの一方、及び前記第２の回路と電気的に接続され、
前記トランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、
前記第１の配線は、第１の電位を伝えることができる機能を有し、
前記第２の配線は、前記第１の電位よりも低い第２の電位を伝えることができる機能を有し、
前記第１の回路は、電流を増幅することができる機能を有し、
前記第２の回路は、電圧を検出することができる機能を有し、
前記第２の回路は、前記トランジスタが飽和領域で動作しているかサブスレッショルド領域で動作しているかを判別することができる機能を有することを特徴とする光電変換装置。
光電変換素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の配線と、第２の配線と、電圧を検出することができる機能を有する回路と、を有し、
前記光電変換素子の一方の電極は、前記第１の配線、及び前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記光電変換素子の他方の電極は、前記第１のトランジスタのゲート、前記第２のトランジスタのゲート、及び前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの他方、前記第３のトランジスタのゲート、前記第３のトランジスタのソース又ドレインの一方、及び前記回路と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され
前記第１の配線は、第１の電位を伝えることができる機能を有し、
前記第２の配線は、前記第１の電位よりも低い第２の電位を伝えることができる機能を有し、
前記回路は、前記第３のトランジスタが飽和領域で動作しているかサブスレッショルド領域で動作しているかを判別することができる機能を有することを特徴とする光電変換装置。