JP5360528B2 - ギャップで分断された薄膜の製造方法、およびこれを用いたデバイスの製造方法 - Google Patents

Description

本発明は、半導体デバイスその他のデバイスで必要とされるギャップで分断された薄膜の製造方法に関し、特にサブミクロンサイズのギャップ（以下、「ナノギャップ」という；本明細書では１μｍ未満の幅を有するギャップを「ナノギャップ」と称する）で分断された薄膜の製造方法に関する。また、本発明は、このような薄膜を有するデバイスの製造方法に関する。

半導体デバイスにおける回路の集積化の進展に伴い、半導体デバイスの作製にはナノギャップで分断された部材（例えば電極）の形成が必要とされている。より具体的には、半導体デバイスの製造プロセスでは、薄膜をナノギャップで分断して電極などの部材を作製しなければならない。ナノギャップで分断された薄膜は、半導体デバイス以外のデバイス、例えば光導波路に代表される光デバイスにおいても必要とされることがある。

ナノギャップのような微小ギャップを形成するために現在用いられている主要な方法は、フォトリソグラフィーおよびエッチングである。しかし、フォトリソグラフィーおよびエッチングによる微小ギャップの形成には、レジストのコーティング、プリベーク、露光、現像およびリンス、ポストベーク、エッチングによるパターン形成、という多くのステップを必要とする。また、この一連のステップでは、加工すべき面積と比較して多くのレジストが消費されるため、材料の利用効率が低い。

微小ギャップはイオンビームを用いて形成することもできる。しかし、イオンビームによる材料の削除は、高真空を保持した空間内において、形成すべきギャップに沿ってイオンビームを走査していく作業を要し、効率的とは言い難い。

特開２００７−２０１２１１号公報（特許文献１）には、集束イオンビーム（ＦＩＢ）を用いてナノギャップを有する電極を製造する方法が開示されている。
特開２００７−２０１２１１号公報

本発明は、ナノギャップで分断された薄膜の新たな製造方法を提供すること、さらにはこの方法を用いた新たなデバイスの製造方法を提供すること、を目的とする。

本発明は、基材上に配置した径が１μｍ未満であるファイバーの上およびこのファイバーに隣接する基材の表面上に薄膜材料を堆積させ、基材の表面上に堆積した薄膜材料がファイバーを配置した領域に形成されたギャップにより分断された薄膜を形成するように、ファイバーをこのファイバー上に堆積した薄膜材料とともに除去する、幅が１μｍ未満であるギャップ（ナノギャップ）で分断された薄膜の製造方法を提供する。なお、本明細書では、以降、径が１μｍ未満であるファイバーをナノファイバーと称する。

また、本発明は、基材と、この基材の表面上に形成された、ナノギャップで分断された薄膜と、を有するデバイスの製造方法であって、薄膜を上記の製造方法により形成する、デバイスの製造方法を提供する。

本発明の薄膜の製造方法およびデバイスの製造方法では、ナノファイバーを用いたリフトオフによりナノギャップを形成することとした。これらの方法によれば、材料利用効率に優れ、多くのステップを必要とせず、かつパターン形成のために長時間高真空を保つ必要のない方法を用いてナノギャップで分断された薄膜を得ることができる。

以下、図１を参照しながら本発明による薄膜の製造方法の一形態を説明する。

まず、図１（ａ）に示すように、基材１の表面上に１本のナノファイバー２を配置する。次いで、図１（ｂ）に示すように、基材１のナノファイバー２が配置された表面に薄膜を構成する材料（薄膜材料）３を堆積させる。薄膜材料３は、ナノファイバー２上とともに、基材１の表面においてナノファイバー２の径方向に隣り合う領域、換言すればナノファイバー２により分断された基材１の表面上の２つの領域にも堆積させる。

引き続き、図１（ｃ）に示すように、ナノファイバー２を、ナノファイバー２上に堆積した薄膜材料３とともに除去する。こうして、基材１の表面のナノファイバー２が存在した部分には、ナノファイバー２の径を反映した幅を有するナノギャップ５が形成される。ナノギャップ５の幅は、ナノファイバー２の径に相当するか、あるいはやや大きくなる。基材１の表面上に残存した薄膜材料３は、ナノギャップ５で分断された薄膜６を構成する。

上記の方法によれば、最小限のステップでナノギャップを形成できる。また、上記のプロセスでは、除去される材料がナノファイバーおよびその上に堆積した薄膜材料のみであり、材料利用効率が極めて高い。しかも、ナノファイバーを除去するだけでパターンを形成できるため、パターン形成のステップにおいて高真空を長時間保持する必要はない。

ナノファイバーの作製に適当な方法にはエレクトロスピニング法がある。エレクトロスピニング法は樹脂材料からなるナノファイバーを簡便かつ効率的に作製する方法として注目されている。本発明の好ましい一形態では、薄膜材料を堆積させる前に、ナノファイバーをエレクトロスピニング法により作製し、当該ナノファイバーを基材上に配置する。

エレクトロスピニング法では、ファイバーの原料溶液に高電圧をかけながら原料溶液がコレクタへと吐出される。吐出された原料溶液は、電気的な反発力によって微細に分割され、その溶媒を失いながらコレクタへ向かい、その結果、原料溶液に溶解していたファイバー原料が微細なファイバーとなってコレクタ上に現れる。ただし、通常のエレクトロスピニング法では、ファイバーがコレクタ上にマット状に堆積する。このマットからギャップの形成に必要な１本のファイバーを取り出すことは容易でない。このため、基材上に配置するファイバーをエレクトロスピニング法により作製する場合は、ファイバーを配向した状態でコレクタ上に形成することが望ましい。

エレクトロスピニング法により得られるファイバーの配向性を制御する方法の一つは、ファイバーを集めるためのコレクタとして、離間して配置した２つのコレクタ（第１コレクタおよび第２コレクタ）を準備し、これら２つのコレクタに向けて溶液吐出装置からファイバーの原料溶液を吐出することにより２つのコレクタの間を掛け渡すようにファイバーを形成する方法である。この方法は、原料溶液が第１コレクタへと向かうように、原料溶液に供給する電圧の電位（以下、「溶液印加電位」とも称する）、第１コレクタの電位および第２コレクタの電位を調整した第１状態で原料溶液を吐出させ、原料溶液の吐出を継続しながら、第１状態から、原料溶液が第２コレクタへと向かうように、溶液印加電位、第１コレクタの電位および第２コレクタの電位を調整した第２状態へと移行する、ことにより実施できる。

この方法において、原料溶液は、第１状態では第１コレクタへと向かって第１コレクタ上でファイバーとして堆積し、第２状態では第２コレクタへと向かって第２コレクタ上でファイバーとして堆積する。そして、第１状態から第２状態への移行の際にも原料溶液を吐出し続けることにより、第１コレクタと第２コレクタとの間に、１本のファイバーが形成される。このファイバーは、コレクタが離間した方向に沿って伸び、かつ他のファイバーから分離した状態で得られるため、パターン形成の用途に適している。

第１状態において溶液印加電位が正であれば、第１コレクタは溶液印加電位および第２コレクタの電位よりも負に偏った電位に保持すべきであり（即ち、｛（溶液印加電位）−（第１コレクタ電位）｝＞｛（溶液印加電位）−（第２コレクタ電位）｝）、好ましくは、第１コレクタを負の電位に保持しつつ第２コレクタをアースするか正の電位に保持すべきである。第１状態において溶液印加電位が負であれば、上記における正負および上記式における不等号の向きを逆にして電位を考えればよい。また、第２状態で印加すべき電位は、第１状態における第１コレクタと第２コレクタとを入れ替えて考えればよい。

図２に、エレクトロスピニング法により配向性を制御した微小径のファイバーを得るための装置の一例の構成を示す。この装置１００は、ファイバーの原料溶液をコレクタ２１，２２へと放出するシリンジ１２と、シリンジ１２から放出された原料溶液をファイバーとして収集するコレクタ２１，２２と、シリンジ１２およびコレクタ２１，２２に所定の電圧を印加するための電源および回路部材１３，１５，１６，１７，１８と、を備えている。電源および回路部材は、具体的には、高圧電源（高圧直流電源）１３，１６、抵抗素子１７，１８、およびスイッチング素子１５である。

コレクタは、通常のエレクトロスピニング法の実施には１つで足りる。これに対し、装置１００は、互いに離間して配置された２つのコレクタ２１，２２を備え、コレクタ２１，２２の一方には高圧電源１６からの電圧が供給され、他方はアースされる。電圧が供給されるコレクタは、スイッチング素子１５により択一的に選択される。

以下、装置１００を用いたナノファイバーの作製方法を説明する。まず、スイッチング素子１５により第１コレクタ２１を選択し、第１コレクタ２１に高圧電源１６から負の直流電圧を印加する。選択されていない第２コレクタ２２はアースされた状態となる。この状態で、シリンジポンプ１１を用いてシリンジ１２からナノファイバーの原料溶液を吐出させる。シリンジの溶液吐出口には高圧電源１３から正の直流電圧を印加し、原料溶液を帯電させる。正に帯電した原料溶液は、微小径のファイバーとなって、スイッチング素子１５により選択され、負に帯電した第１コレクタ２１上に堆積する。

次いで、原料溶液を吐出させながらスイッチング素子１５を切り換えて第２コレクタ２２を選択し、第１コレクタ２１をアースするとともに第２コレクタ２２に負の直流電圧を供給する（図２参照）。この操作によって、吐出された原料溶液は、第１コレクタ２１ではなく第２コレクタ２２へと向かい、微小径のファイバーとなって第２コレクタ２２上に堆積する。スイッチング素子による切り換えの間も原料溶液を吐出することにより、第１コレクタ２１と第２コレクタ２２との間には微小径の１本のファイバー３０が形成される。このように、スイッチを切り換えるだけの簡単な操作によって、配向した１本のナノファイバーを得ることができる。

なお、コレクタ２１，２２のファイバー堆積面には、ファイバー３０を保持するために粘着面２３，２４を準備しておくとよい。粘着面２３，２４は、コレクタ２１，２２のファイバー堆積面に、粘着剤を塗布したり、両面テープを貼り付けたりして形成しておくとよい。なお粘着剤や両面テープは導電性を有することが好ましい。

上記の方法では、スイッチング操作の回数に応じた本数のファイバーを得ることができる。例えば、図２に示した状態から再度スイッチング素子１５を切り換え、第２コレクタ２２をアースするとともに第１コレクタ２１に負の直流電圧を印加すれば、原料溶液は、再び第１コレクタ２１へと向かう。この切り換えにより、第１コレクタ２１と第２コレクタ２２との間にはもう１本のファイバーが形成され、その結果、２本のファイバーを得ることができる。薄膜中のギャップの形成には１本のファイバーがあれば足りるが、必要に応じ、２以上の任意の本数のファイバーを作製してもよい。

エレクトロスピニング法によれば多種の樹脂材料からなるファイバーの作製が可能である。以下、エレクトロスピニング法によるファイバーの作製例の報告がある樹脂材料を例示する。なお、カッコ内はその樹脂材料を溶かして原料溶液を調製するために適した溶媒の例である。

ポリスチレン（テトラヒドロフラン、ジメチルホルムアミド、トルエン）、ポリカーボネート（ジクロロメタン、クロロホルム）、ポリメチルメタクリレート（テトラヒドロフラン、アセトン、クロロホルム）、ナイロン６，６（ギ酸）、ポリアミド（ジメチルアセトアミド）、ポリウレタン（ジメチルホルムアミド）、ポリビニルアルコール（蒸留水）、ポリカプロラクトン（クロロホルム、トルエン）、ポリエチレングリコール（クロロホルム）、ポリエチレンオキシド（蒸留水、クロロホルム、アセトン）。

形成すべきギャップの幅に相当する径を有するファイバーを作製できれば、そのまま、言い換えればファイバーをさらに加工することなく、基材上に配置すればよい。しかし、作製が可能な（あるいは容易な）ファイバーの径と所望の径とが一致しない場合もある。このような場合には、予め所望の径よりも大きい径を有するファイバー（原ファイバー）を作製し、この原ファイバーの径が減少するように原ファイバーを延伸するとよい。すなわち、本発明の好ましい一形態では、予め作製した原ファイバーをこの原ファイバーの径が減少するように延伸してファイバーを作製し、このファイバーを基材上に配置する。原ファイバーの径は１μｍ以上であってもよいし、１μｍ未満であってもよい。なお、本明細書では、延伸する前のファイバーを、延伸した後のファイバーと区別するために、原ファイバーと呼ぶことがある。

細径化するためのファイバーの延伸は、離間して配置された２つの保持部材に原ファイバーを掛け渡して保持しながらこれら２つの保持部材の間の距離を広げることにより行うとよい。この場合、２つの保持部材の間の距離を５倍以上に広げ、ファイバーの延伸倍率を５倍以上とすると、ファイバーの径が均一になる効果も得られる。

図２を参照すれば明らかなように、２つのコレクタの間に１本のファイバーが形成されるように行うエレクトロスピニング法では、２つのコレクタをそのままファイバーの延伸のための部材として用いることができる。すなわち、本発明の好ましい一形態では、エレクトロスピニング法により、離間して配置された２つのコレクタの間を掛け渡すように原ファイバーを作製し、原ファイバーを２つのコレクタにより保持しながら２つのコレクタの距離を広げることにより原ファイバーを延伸してファイバーを作製する。これにより、ファイバー作製装置とは別に延伸装置を準備することなく、ファイバーを延伸し、細径化することができる。

具体的には、図２を参照しながら上記で説明した方法により、コレクタ２１，２２の間にファイバー３０を形成し（図３（ａ））、コレクタ２１，２２の間の距離が広がるようにコレクタ２１，２２の一方または両方を移動させ、細径化されたナノファイバー３２を得る（図３（ｂ））。粘着部２３，２４によりコレクタ２１，２２上にその端部が保持されたファイバー３０は、延伸の程度に応じてその径が減少する。延伸の程度を適切に選択すれば、ファイバーの径を制御することが可能になる。ファイバーの延伸は、常温で行えば足りるがファイバーを加熱しながら行ってもよい。

上記で例示した方法により得たナノファイバーを基材上に配置し、この上から薄膜を構成する材料（薄膜材料）を堆積させる。ここで、基材は、特に制限されず、従来から各種デバイスの基板として用いられている半導体基板、誘電体基板などを適宜用いればよい。また、基板上に予め膜を形成した膜付き基板を基材として用いても構わない。

ナノファイバーを基材上の所望の位置に配置する方法も特に制限されない。ナノファイバーを精密に位置決めすべき場合は、電子顕微鏡に取り付けたマイクロマニピュレータを用いてナノファイバーを配置してもよい。

上述したとおり、薄膜材料は、少なくとも、ナノファイバーの上と、ナノファイバーを挟んで向かい合うナノファイバーに隣接する基材の表面上とに堆積させる。言い換えれば、薄膜材料は、ナノファイバーを跨ぐように広がる領域上に堆積させる。

薄膜材料の堆積は、液相成膜法により行うこともできるが、真空成膜法によることが好ましい。液相成膜法では、成膜に用いる溶液がファイバーを溶かしたり、溶液の流れがファイバーを押し流したりするおそれがある。真空成膜法は、減圧した雰囲気を用いた膜の成膜法であって、スパッタリング法、真空蒸着法に代表される物理蒸着（ＰＶＤ）法と化学反応を利用する化学蒸着（ＣＶＤ）法とに大別されるが、いずれの方法を用いてもよい。

薄膜材料は、形成する薄膜が果たすべき役割等に応じ、適宜選択すればよい。薄膜材料は、各種金属、各種金属化合物（酸化物、窒化物、炭化物を含む）、各種有機材料であってよい。本発明を半導体デバイスに適用する場合に重要となる形態では、薄膜材料は導電性材料である。ただし、これに限らず、半導体材料、絶縁材料を薄膜材料として用いてもよい。

堆積させる薄膜材料が厚すぎると、その後に行うナノファイバーの除去が困難となる。ナノファイバーの除去を支障なく行うためには、堆積させる薄膜材料の厚さを、基材上に配置したナノファイバーの径未満、好ましくはナノファイバーの径の１／２未満、より好ましくはナノファイバーの径の１／４未満、とすることが好ましい。

最後に、ナノファイバーをその上に堆積した薄膜材料とともに基材上から除去する。ナノファイバーの除去は、例えばナノファイバーを構成する材料を溶解する溶剤を用いた洗浄により行えばよい。溶剤としては、エレクトロスピニング法の適用が可能な樹脂材料とともに上記で例示した溶媒を用いることができる。ただし、ナノファイバーの洗浄には、薄膜材料を溶解しない液体を用いるべきである。以上のようにして、ナノファイバーが存在した位置にナノギャップを有する薄膜が形成される。

（実施例）
以下、ナノファイバーのリフトオフによるナノギャップの製造例を記述する。この製造例では、図２に示した装置を使用して作製したＰＥＯ（ポリエチレンオキシド）ナノファイバーを用いた。

ナノファイバーの原料溶液は、ＰＥＯ（粘度平均分子量：約４０万）の２重量％クロロホルム溶液とした。原料溶液は、テフロン（登録商標）製のメンブレンフィルター（孔径０．４５μｍ）で予め濾過しておいた。

図２に示した装置において、原料溶液に印加する直流電圧は３ｋＶ、スイッチング素子により選択したコレクタに印加する直流電圧は−５００Ｖ、シリンジのニードル先端の溶液吐出口とコレクタとの距離は１７ｃｍ、コレクタ間の距離は５ｍｍ、溶液吐出速度は０．５ｍｌ／ｈとした。なお、コレクタには両面テープを貼り付けてファイバーを保持する粘着面を形成した。１回のスイッチングによりコレクタ間に形成された１本のＰＥＯファイバー（原ファイバー）を、コレクタを徐々に互いに引き離してその間の距離を２００ｍｍとすることにより、ナノファイバーを延伸した（延伸倍率：４０倍）。

上記のようにして得た１本のＰＥＯナノファイバー（径：約０．６μｍ）をＳｉＯ₂膜付きシリコン基板上に配置し、ＰＥＯナノファイバーを配置した領域とその周辺部に、真空蒸着法により、膜厚２ｎｍの酸化モリブデンと膜厚２８ｎｍの金とをこの順に成膜した。この薄膜は、遮蔽部材を用いたマスキングにより、ナノファイバーを跨ぐ幅２ｍｍの領域２カ所に形成した。

引き続き、クロロホルムを用いてシリコン基板上を洗浄し、ＰＥＯナノファイバーをこの上に堆積した酸化モリブデンおよび金とともに除去した。

以上により、図４に示すように、基材３１上に、ナノギャップ３５により分断された導電膜３６が形成された電極膜付き半導体基板を得た。

上記のように、本発明では、ファイバーの長さ方向（図４：左右方向）に沿って互いに離間し、かつそれぞれがファイバーを跨ぐように設定された２以上の領域上に、薄膜材料を堆積させ、ファイバーの除去により、２以上の領域のそれぞれにギャップで形成された薄膜を形成することとしてもよい。これによれば、ギャップで分断された薄膜を複数箇所に同時に形成できる。

上記で形成したナノギャップ３５を走査型電子顕微鏡で観察した結果を図５に示す。図５より、ナノギャップの幅が１μｍ未満（約０．８μｍ）であることが確認できる。

上記に例示した方法により得ることができるナノギャップを有する薄膜は、半導体デバイスに代表される各種デバイスにおいて利用できる。この半導体デバイスは、例えば、除去したナノファイバーに由来するナノギャップを有する電極を備えている。このナノギャップは、半導体デバイス以外のデバイス、例えば光導波路に代表される光デバイスにおいて利用することもできる。これらデバイスでは、薄膜に形成されたデバイスが別の薄膜によって埋められる場合もある。典型的には、図６に示すように、薄膜（第１の薄膜）６を分断するナノギャップ５が薄膜６上に形成される第２の薄膜７により埋められていてもよい。薄膜６が電極である場合、第２の薄膜７は、通常、絶縁性材料で構成される。
（参考例）
次に、延伸を伴うナノファイバーの製造例を記述する。この製造例においても、図２に示した装置を使用し、実施例と同様にして作製したＰＥＯ（ポリエチレンオキシド）ナノファイバーを用いた。ただし、ＰＥＯナノファイバーは複数本作製し、各ナノファイバーを延伸するために広げた後のコレクタ間の距離Ｗは、５ｍｍ（延伸倍率：１）から２０５ｍｍ（延伸倍率：４１）までの間から適宜選択した。

こうして得た各ファイバーの２ｍｍの区間で径を１００点測定し、ファイバー径の平均値と標準偏差とを得た。ファイバーの径の測定は、走査型電子顕微鏡（ＳＥＭ）観察により行った。結果を図７および図８に示す。ここで、図７および図８の横軸「ファイバー長さ」は、延伸後のコレクタ間距離Ｗに相当する。

また、上記とは別に、実施例と同様にして１００回のスイッチング操作を行い、２つのコレクタ間に１００本のＰＥＯファイバーを作製した。そして、同じく実施例と同様にして１００本のＰＥＯファイバーを同時に延伸した。このときも、コレクタ間の距離Ｗは、５ｍｍ（延伸倍率：１）から５５ｍｍ（延伸倍率：１１）までの間から適宜選択した。

こうして得た１００本のファイバーの各１点についてＳＥＭ観察により径の測定を行い、ファイバー径の平均値と標準偏差とを得た。結果を図７の挿入図および図８の挿入図に示す。なお、これらの挿入図の横軸「ファイバー長さ」も、延伸操作の後のコレクタ間距離に相当する。さらに、このとき、撮影したＳＥＭ像を図９に示す。

図７および図８の本図および挿入図によると、コレクタ間距離Ｗが１０ｍｍ〜１８ｍｍ程度までは、ファイバー径の標準偏差が大きくなっていることがわかる。これは、ファイバーが、全体に太い形状（図９（ａ）：Ｗ＝５ｍｍ、未延伸状態）から部分的に細径化された形状（図９（ｂ）：Ｗ＝１０ｍｍ）へと変化したことを反映している。図９（ｂ）のように、部分的に細径化されたファイバーには、細径化されたくびれ部分と、くびれ部分の間の太いまゆ状部分とが交互に現れ、これがファイバー径のバラツキを大きくしている。この形状は、ファイバー内で径が細い部分に応力が集中し、この部分から選択的に延伸が開始されて発現したと考えられる。

他方、コレクタ間距離Ｗが２５ｍｍとなるようにファイバーを延伸すると、まゆ状部分も延伸されて細くなり（図９（ｃ）：Ｗ＝２５ｍｍ）、これに伴ってファイバー径の標準偏差が大幅に低下する。コレクタ間距離Ｗが５０ｍｍとなるようにファイバーを延伸すると（図９（ｄ）：Ｗ＝５０ｍｍ）、ファイバー全体が細径化され、局部的に太いまゆ状部分は消失し、これに伴ってファイバー径の標準偏差はさらに低下する。

上記の結果によると、ファイバーを径の不均一化を避けつつ細径化するためには、コレクタ間距離Ｗを２５ｍｍ以上、即ち当初の距離の５倍以上にまで広げるべきである。コレクタ間距離Ｗを５０ｍｍ以上、即ち当初の距離の１０倍以上にまで広げると、ファイバーの径はさらに均一化する。コレクタ間距離Ｗの上限は特に限定されないが、図７および図８に示した結果から判断すると、ファイバーの径の均一化のみを目的とする場合には、当初の距離の４０倍（Ｗ＝２００ｍｍ）以下としておけば、効果は十分に得られる。

上記に例示した方法により得ることができる径が均一化されたナノファイバーは、ナノギャップの形成に有用であるが、これに限らず、必要に応じて紡糸して、その他の用途に供することとしてもよい。

なお、図９では、スイッチング操作を多数回（１００回）繰り返したため、スイッチング操作の回数と形成されたファイバーの本数との対応関係が明確ではないが、図１０に示すように、スイッチング操作の回数に一致する本数のファイバーが得られることは確認されている。図２と同様の装置を用い、１回のスイッチング操作を行えば１本のファイバーが得られ（図１０（ａ））、２回、３回とスイッチング操作を増やすごとに形成されるファイバーの本数が１本ずつ増えていく（図１０（ｂ），（ｃ））。

本発明は、ナノギャップを要する各種デバイスの新たな製造方法を提供するものとして、多大な利用価値を有する。

本発明の製造方法の一形態を一連の断面図により示す工程図である。 本発明の製造方法に用いる装置の構成の一例を示す図である。 作製した原ファイバーを延伸する工程の一例を示す工程図である。 実施例で作製したナノギャップを有する薄膜の平面図である。 実施例で作製したナノギャップを有する薄膜をＳＥＭ観察した結果を示す図である。 本発明の製造方法による薄膜の一形態を示す断面図である。 参考例の結果を示す図であり、延伸後のファイバー長さ（延伸後のコレクタ間距離；横軸）とファイバーの平均径（縦軸）およびその分布との関係を示す。 参考例の結果を示す図であり、延伸後のファイバー長さ（延伸後のコレクタ間距離；横軸）とファイバー径の標準偏差（縦軸）との関係を示す。 参考例で作製したファイバーを走査型電子顕微鏡により観察した状態を示す図である。 図２と同様の装置を用いて作製したファイバーをレーザー走査顕微鏡により観察した状態を示す図であり、スイッチング操作の回数に応じてファイバーの本数が増えていくことを示す図である。

符号の説明

１，３１ 基材
２，３２ ナノファイバー
３ 薄膜材料
５，３５ ナノギャップ
６ 薄膜
７ 第２の薄膜
１１ シリンジポンプ
１２ シリンジ
１３，１６ 高圧直流電源
１５ スイッチング素子
１７，１８ 抵抗
２１，２２ コレクタ
２３，２４ 粘着面
３０ ファイバー（原ファイバー）
３６ 導電膜

Claims (11)

1. 径が１μｍ未満であるファイバーをエレクトロスピニング法により作製し、
   前記ファイバーを基材上に配置し、
   前記基材上に配置した前記ファイバーの上および前記ファイバーに隣接する前記基材の表面上に薄膜材料を堆積させ、
   前記基材の表面上に堆積した前記薄膜材料が前記ファイバーを配置した領域に形成されたギャップにより分断された薄膜を形成するように、前記ファイバーを当該ファイバー上に堆積した前記薄膜材料とともに除去する、幅が１μｍ未満であるギャップで分断された薄膜の製造方法。
2. 予め作製した原ファイバーを当該原ファイバーの径が減少するように延伸して径が１μｍ未満であるファイバーを作製し、
   前記ファイバーを基材上に配置し、
   前記基材上に配置した前記ファイバーの上および前記ファイバーに隣接する前記基材の表面上に薄膜材料を堆積させ、
   前記基材の表面上に堆積した前記薄膜材料が前記ファイバーを配置した領域に形成されたギャップにより分断された薄膜を形成するように、前記ファイバーを当該ファイバー上に堆積した前記薄膜材料とともに除去する、幅が１μｍ未満であるギャップで分断された薄膜の製造方法。
3. 離間して配置された２つの保持部材に前記原ファイバーを掛け渡して保持しながら前記２つの保持部材の間の距離を５倍以上に広げることにより、前記原ファイバーを延伸して前記ファイバーを作製する請求項２に記載の薄膜の製造方法。
4. エレクトロスピニング法により、離間して配置された２つのコレクタの間を掛け渡すように前記原ファイバーを作製し、
   前記原ファイバーを前記２つのコレクタにより保持しながら前記２つのコレクタの間の距離を広げることにより前記原ファイバーを延伸して前記ファイバーを作製する、請求項２に記載の薄膜の製造方法。
5. 前記ファイバーが樹脂からなるファイバーである、請求項１〜４のいずれか１項に記載の薄膜の製造方法。
6. 前記樹脂を溶かす溶剤を用いて前記ファイバーを除去する、請求項５に記載の薄膜の製造方法。
7. 前記ファイバーの長さ方向に沿って互いに離間し、かつそれぞれが前記ファイバーを跨ぐように設定された２以上の領域上に、前記薄膜材料を堆積させ、
   前記ファイバーの除去により、前記２以上の領域のそれぞれにギャップで形成された薄膜を形成する、請求項１〜６のいずれか１項に記載の薄膜の製造方法。
8. 真空成膜法により前記薄膜材料を堆積させる請求項１〜７のいずれか１項に記載の製造方法。
9. 前記薄膜材料が導電性材料である請求項１〜８のいずれかに記載の薄膜の製造方法。
10. 基材と、前記基材の表面上に形成され、幅が１μｍ未満であるギャップで分断された薄膜と、を有するデバイスの製造方法であって、
    前記薄膜を請求項１〜９のいずれか１項に記載の製造方法により形成する、デバイスの製造方法。
11. 前記薄膜を形成した後に、前記薄膜上に前記ギャップを埋めるように第２の薄膜を形成
    する、請求項１０に記載のデバイスの製造方法。