JP5237993B2 - 不揮発性記憶素子の製造方法 - Google Patents

Description

本発明は、不揮発性記憶素子の製造方法に関し、特に、印加される電気的信号に応じて抵抗値が変化する抵抗変化型の不揮発性記憶素子の製造方法に関する。

近年、デジタル技術の進展に伴い、携帯型情報機器および情報家電などの電子機器が、より一層高機能化している。そのため、不揮発性記憶素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、および長寿命化の要求が高まっている。

こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化には限界があると言われている。そこで、最近、抵抗変化層を記憶部の材料として用いる新たな抵抗変化型の不揮発性記憶素子に注目が集まっている。

この抵抗変化型の不揮発性記憶素子は、抵抗変化層を下部電極と上部電極とでサンドイッチしたような非常に単純な構造で構成される。そして、この上下の電極間にある閾値以上の大きさの電圧を有する所定の電気的パルスを与えるだけで、抵抗が高抵抗状態もしくは低抵抗状態に変化する。そして、これらの異なる抵抗状態と数値とを対応させて情報の記録を行うのである。抵抗変化型の不揮発性記憶素子はこのような構造上及び動作上の単純さから、さらなる微細化や低コスト化が可能であると期待されている。さらに、高抵抗と低抵抗との状態変化が１００ｎｓ以下のオーダーで起こる場合もある事から、高速動作という観点からも注目を集めており、種々の提案が成されている。

例えば、特許文献１に開示されているのは、上部電極と下部電極との間に電圧を印加する事で抵抗変化層３３０２内に金属イオンを出し入れして高抵抗状態と低抵抗状態とを作り出し、情報を記録するタイプの抵抗変化型の不揮発性記憶素子である。また、特許文献２に開示されているような、抵抗変化層の結晶状態を電気パルスで変化させて抵抗状態を変化させるようなタイプの抵抗変化型メモリも知られている。

さらに、上記に加えて、抵抗変化層３３０２に金属酸化物を使った抵抗変化型の不揮発性記憶素子に関する提案も多くなされている。このような金属酸化物を使った抵抗変化型の不揮発性記憶素子は、抵抗変化層に用いる材料によって大きく２種類に分類される。一つは、特許文献３等に開示されているペロブスカイト材料（Ｐｒ_{（1−ｘ）}ＣａＸＭｎＯ_３（ＰＣＭＯ）、ＬａＳｒＭｎＯ_３（ＬＳＭＯ）、ＧｄＢａＣｏ_ｘＯ_ｙ（ＧＢＣＯ）等）を抵抗変化層として用いた抵抗変化型の不揮発性記憶素子である。

もう一つは、２元系の遷移金属酸化物を用いた抵抗変化型の不揮発性記憶素子である。２元系の遷移金属酸化物は、上述のペロブスカイト材料と比較しても非常に単純な組成であるため、製造時の組成制御および成膜が比較的容易である。その上、半導体製造プロセスとの整合性も比較的良好であるという利点もあり、最近、特に精力的に研究がなされている。

例えば、特許文献４では、抵抗変化材料としてＮｉＯ、Ｖ_２Ｏ_５、ＺｎＯ、Ｎｂ_２Ｏ_５、ＴｉＯ_２、ＷＯ_３、ＣｏＯが開示されている。また、特許文献５や非特許文献1〜３では、Ｎｉ、Ｎｂ、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｏ、Ｆｅ、Ｃｕ、Ｃｒ等の遷移金属の酸化物で、特に、酸素が化学量論的組成から不足した酸化物（以下、酸素不足型の酸化物と呼ぶ）を抵抗変化材料として使った抵抗変化素子が開示されている。

ここで酸素不足型の酸化物をもう少し詳しく説明する。例えば、Ｎｉの場合、化学量論的組成を有する酸化物として、ＮｉＯが知られている。このＮｉＯでは、Ｏ原子とＮｉ原子が同数含まれており、酸素含有率で表現すると５０ａｔ％である。この酸素含有率５０ａｔ％よりも酸素含有率が低くなった状態の酸化物を酸素不足型の酸化物と呼ぶ。なお、この例の場合、Ｎｉの酸化物であるので、酸素不足型のＮｉ酸化物と表現できる。

さらに、特許文献６や非特許文献２には、チッ化チタンの表面を酸化してナノメートルオーダーのチタン酸化物（ＴｉＯ_２）結晶膜を形成したような構造を抵抗変化層に使う例も開示されている。

また、抵抗変化の様式という点から見ると、上記の金属酸化物を使った不揮発性記憶素子は２種類に分類される。一つは、同一の極性の大きさの異なる電圧を有する電気パルスで抵抗変化をさせるユニポーラ型である（例えば＋１Ｖと＋２Ｖの電圧をそれぞれ印加して抵抗値を増減させる）。特許文献４や５に開示されている不揮発性素子がこれにあたる。もう一つは、極性の異なる電圧を有する電気パルスで抵抗変化を制御するバイポーラ型である（例えば＋１Ｖと−１Ｖの電圧を印加して抵抗値を増減させる）。このような様式の不揮発性記憶素子は、特許文献３や６に開示されている。

さらに、抵抗変化層を挟んでいる上下の電極材料についても、例えば、特許文献５には、イリジウム（Ｉｒ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）、Ｉｒ及びＲｕの酸化物、チタン（Ｔｉ）の窒化物、ポリシリコン等が開示されている。さらに、特許文献６には、Ｐｔ、Ｉｒ、オスミウム（Ｏｓ）、Ｒｕ、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、Ｔｉ、コバルト（Ｃｏ）、Ｗ等を電極材料に使用した不揮発性記憶素子が開示されている。また、特許文献７には、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、Ｐｔが開示され、特許文献８には、Ｐｔ、Ｉｒ、Ｒｕ、Ｉｒ酸化物、Ｒｕ酸化物が開示されている。

特開２００６−４０９４６号公報 特開２００４−３４９６８９号公報 米国特許第６４７３３３２号公報 特開２００４−３６３６０４号公報 特開２００５−３１７９７６号公報 特開２００７−１８０２０２号公報 特開２００７−８８３４９号公報 特開２００６−３２４４４７号公報

I.G.Beak et al., Tech. Digest IEDM 2004, 587頁 M,Fujimoto et al., Japanese Journal of Applied Physics Vol.45 2006, L310-L312頁 A.Chen et al., Tech. Digest IEDM 2005, 746頁

本発明者等は、製造時の組成制御および成膜が比較的容易なことから酸素不足型の酸化物を抵抗変化材料として使った抵抗変化素子に着目した。しかしながら、この種の抵抗変化素子は、その抵抗変化現象のメカニズムが解明されておらず、抵抗変化が不安定であった。

本発明は、このような課題を解決するためになされたものであり、その目的は、可逆的に安定した書き換え特性を有する抵抗変化現象を利用した不揮発性記憶素子の製造方法を提供する事にある。

本発明者等は上記課題を解決すべく鋭意研究した。この研究においては、抵抗変化現象のメカニズムが不明であるため、試行錯誤を繰り返したが、その結果、以下に述べる種々の知見を得、これらの知見に基づいて本発明を想到した。

まず、本発明者等は、上下の電極に用いる好適な材料の組み合わせを考慮せずに、不揮発性記憶素子を作製し、その電気的特性を調べた。作製したのは図４０のような基本構造を有する素子であり、抵抗変化層３３０２に酸素不足型のＴａ酸化物を用い、これをＰｔからなる下部電極３３０１と、同じくＰｔからなる上部電極３３０３でサンドイッチしたような上下対称な構造とした。ここで、抵抗変化層３３０２の酸素不足型のＴａ酸化物は新規な抵抗変化材料であり、この酸素不足型のＴａ酸化物の酸素含有率は５８ａｔ％とした（ＴａＯ_ｘと表現した時、ｘは１.３８）。以下、この不揮発性素子を素子Ａと呼ぶ。

図１は素子Ａに電気的パルスを加えた時の抵抗変化を示す。ここで、図１（ａ）及び（ｂ）の横軸は下部電極３３０１と上部電極３３０３との間に加えた電気的なパルスの数であり、縦軸は抵抗値である。

まず、図１（ａ）は、下部電極３３０１と上部電極３３０３の間には、パルス幅が１００ｎｓｅｃで、下部電極３３０１を基準として上部電極３３０３にそれぞれ＋３．０Ｖと−１．５Ｖの電圧を有する電気的パルスを交互に印加した時の抵抗の測定結果である。この場合、＋３.０Ｖの電圧の電気パルスを印加する事で抵抗値は８００〜１０００Ω程度となり、−１.５Ｖの電圧の電気パルスを印加した場合は、１５０Ω程度と変化していた。すなわち、上部電極３３０３に下部電極３３０１よりも高い電圧の電気パルスを加えた時に高抵抗化する変化を示した。

次に、印加する電圧のバランスを変化させ、負の電圧を大きくした場合の結果が図１（ｂ）である。この場合、下部電極３３０１に対して上部電極３３０３にそれぞれ−３.０Ｖと＋１.５Ｖの電圧の電気的パルスを印加した。すると、−３.０Ｖの電気パルスを印加した時に、高抵抗化し、抵抗値は６００〜８００Ω程度となり、＋１.５Ｖの電気パルスを印加した時に低抵抗化して、抵抗値は１５０Ω程度となっている。すなわち、上部電極３３０３に下部電極３３０１よりも高い電圧の電気パルスを加えた時に低抵抗化しており、図１（ａ）のを測定した時と、正反対の動作を示した。

上記の結果は、素子Ａのような素子は、バイポーラ型の不揮発性記憶素子の動作としては非常に不適当である事を示している。バイポーラ型の不揮発性記憶素子は、印加する電気的パルスの電圧の大きさで抵抗変化を制御しているわけではなく、極性の異なる電圧を有する電気パルスで抵抗を制御する点に特徴がある。つまり、素子に印加する電圧の大きさが多少ばらついた場合や、製造時のばらつき等の要因によって抵抗変化を起こす閾値の電圧が多少ばらついても、抵抗変化の方向性（高抵抗から低抵抗、もしくは低抵抗から高抵抗への変化の方向性）は、ばらつかない点にバイポーラ型の素子の特徴がある。しかしながら上記の素子Ａの場合は、上部電極に正の電圧を加えた時に抵抗値が増加する場合と、減少する場合とが存在しており、電極に印加する電圧の極性によって抵抗値が一意に決まらないという課題があった。これが第１の知見であった。

上記のような、不揮発性記憶素子が印加電圧の極性に対して、２つのモードで抵抗変化する原因を調べるため、不揮発性記憶素子のどの部分が抵抗変化を起こしているかを調べた。この目的のために作製した素子が素子Ｂである。図２は素子Ｂの断面の模式図である。この図のように、１００ｎｍの酸素不足型のＴａ酸化物層２００５の上下にＰｔで２つずつ、合計４つの電極２０１〜電極２０４を形成した。そして、電極２００２を基準にして電極２００１に１００ｎｓｅｃのパルス幅で＋２．０Ｖと−１．５Ｖの電圧を印加した。すると、＋２．０Ｖの電圧の電気パルスを印加した時に高抵抗化し、−１．５Ｖの電圧の電気パルスを印加した時に低抵抗化した。このように電極２００１と電極２００２の抵抗を変化させた状態で４つの電極間の抵抗値を測定した。具体的には、電極２００１と電極２００２に＋２．０Ｖを印加して電極２００１と電極２００２との間の抵抗を高抵抗化した状態で、電極２００１と電極２００３、電極２００１と電極２００４、電極２００２と電極２００３、電極２００２と電極２００４、電極２００３と電極２００４との間の抵抗値をそれぞれ測定した。次に、電極２００１と電極２００２とに−１．５Ｖを印加して電極２００１と電極２００２との間の抵抗を低抵抗化した状態で、上述と同様に各電極間の抵抗値を測定した。

以上のような測定を１０回ずつ繰り返し、各電極間の抵抗値をまとめると、表１に示すような結果が得られた。

すなわち、電極２００１に関連した部分だけに抵抗値の変化が見られ、電極２００１が関与していない場所では、抵抗値がほとんど変化していないという結果が得られた。この事から、電極２００１と電極２００２との間に電圧を印加した時に抵抗の変化が起こっていたのは、電極２００１の近傍だけであった事が分かる。

以上の事より、酸素不足型のＴａ酸化物を抵抗変化層に用いた抵抗変化素子で抵抗変化が生じているのは酸素不足型のＴａ酸化物層の中でも電極に近い部分だけであるといえる。また、高抵抗化を起こす時に、高い電位となっている側の電極の近傍が抵抗変化を起こしていると考えられる（この場合、高抵抗化する時、電極２００２に対して電極２００１には高電位の電圧がかかっている）。これが第２の知見であった。

以上の結果を考慮すると、素子Ａでは、上部電極３３０３と酸素不足型のＴａ酸化物層３３０２の界面近傍で抵抗変化を起こすモード（上部電極モード）と、下部電極３３０１と酸素不足型のＴａ酸化物層３３０２の界面近傍で抵抗変化を起こすモード（下部電極モード）との２つのモードで抵抗変化が起こっていたと考えられる。印加した電気パルスの極性と抵抗変化の方向性を考慮すると、図１（ａ）は、上部電極モードで動作している場合であり、図１（ｂ）は下部電極モードで動作している時の抵抗変化特性であった事も分かる。

以上の結果から、抵抗変化膜を金属電極で挟んだような構造を有し、電極に印加する電圧の極性によって抵抗値が一意に決まる、理想的なバイポーラ型不揮発性記憶素子を形成するためには、上下両方の電極近傍で抵抗変化が起こるような構造を取るべきではないと考えられる。

上記のような課題の他に、素子に繰り返し抵抗変化をさせた場合に、上部電極モードと下部電極モードの混ざりあいのような現象が、頻度は少ないが発生するという課題がある。図３は、素子Aと同様の図４０に示すような構造を有する別の素子の抵抗変化特性である。すなわち、下部電極３３０１と上部電極３３０３をＰｔによって形成し、抵抗変化層３３０２として、酸素含有率５８ａｔ％の酸素不足型のＴａ酸化物（ＴａＯ_ｘと表現した時、ｘは１.３８）を用いた不揮発性記憶素子である。また、測定時に加えた電気的パルスは、下部電極３３０１を基準として上部電極３３０３をそれぞれ＋２．０Ｖと−１．５Ｖの電圧とするパルスであり、パルスの幅は１００ｎｓｅｃとした。この図を見ると、抵抗変化の幅が、パルス印加回数が２０回を越えた付近で変化しているのが分かる。つまり、当初は、＋２．０Ｖを印加した時に抵抗値は約４０００Ωになり、−１．５Ｖの電圧の電気パルスを印加した時に約１５００Ωになるような変化を示していた。しかしながら、パルス印加回数が２０回を超えると、抵抗変化幅が広がって、２０００〜３０００Ωと３００〜４００Ωとの間で抵抗変化が起った。

この現象は、上記のように、上部電極モードと下部電極モードとの混ざり合いによって発生したと考えられる。つまり、印加した電気パルス数が２０程度までは、下電極側の抵抗が高抵抗の状態で、上電極側が高抵抗と低抵抗に変化を繰り返していたのが、電気パルスが２０を超えた付近から、何らかの原因で下電極側が低抵抗へと変化して、上電極側が高抵抗と低抵抗に変化を繰り返していたと考えられる。言い換えれば、下部電極と酸素不足型のＴａ酸化物の界面の抵抗が意図せず変化を起こしたため、図３のような抵抗変化幅のふらつきが発生したと考えられる。これが第３の知見であった。

以上のような抵抗変化幅のふらつきは、抵抗の大小によって情報を記憶する素子の特性としては、ふさわしくない。

上記のような課題の他に、ＮｉＯなどの遷移金属酸化物を用いた従来の抵抗変化型の不揮発性記憶素子では、非特許文献１に開示されているように、抵抗変化材料を上下の電極で挟んだ構造を形成した直後は、抵抗状態の変化が起こりにくいという課題がある。すなわち、抵抗状態の変化を発現させるには、特殊な電気的刺激を上下電極間に加える、”慣らし”の工程（以下ではフォーミング工程と呼ぶ）が必要であるとされている。抵抗変化型メモリの量産時を考えると、このようなフォーミング工程の存在は決して望ましいとは言えない。なぜなら、フォーミング工程は、製造工程の１つととらえる事もでき、コストの増大や製造プロセスの複雑化につながるからである。

なお、本明細書の範囲では、定常的な抵抗状態の変化を得る事のできる電気的パルスの大きさ（電圧値）や幅（時間）とは異なる電気的パルスを加えて、製造直後の抵抗変化型の不揮発性記憶素子の状態を変化させる工程の事をフォーミング工程と定義する。例えば、２Ｖの大きさで１００ｎｓの幅を持つ電気的パルスで抵抗状態が変化する潜在的能力を有する不揮発性記憶素子を動作させるために、製造直後に、例えば、３Ｖで１μｓの電気的パルスを１０回加える必要がある場合、フォーミング工程（３Ｖで１μｓの電気的パルスを１０回加える工程）が必要であると表現する。

本発明者等は、以上の知見から電極の材料が抵抗変化現象に関与しているものと推察し、以下の本発明を想到した。なお、念のため付言すると、上下の電極材料の組み合わせに依存した抵抗変化現象の制御性等に関するデータについては、従来、開示されていない。つまり、抵抗変化型の不揮発性記憶素子において、実際に抵抗変化が発現した電極材料もしくは抵抗変化が発現すると推察される電極材料の候補については、上述のように、特許文献５乃至８に開示されている。しかしながら、抵抗変化型の不揮発性記憶素子を組み込んだメモリ装置を製造した場合に、制御性良く抵抗変化を発生させるための好適な上下電極の材料の組み合わせについては何ら開示されていない。

本発明の一の態様による不揮発性記憶素子の製造方法は、基板上に下部電極層を形成する工程と、前記下部電極層上に第１の酸素不足型のタンタル酸化物層をタンタルターゲットを用いた反応性スパッタリング法により形成し、前記第１の酸素不足型のタンタル酸化物層を酸化処理することにより前記第１の酸素不足型のタンタル酸化物層の上層に前記第１の酸素不足型のタンタル酸化物層よりも酸素含有率の高い第２のタンタル酸化物層を形成することにより、前記第１の酸素不足型のタンタル酸化物層と前記第２のタンタル酸化物層とを含む抵抗変化層を形成する工程と、前記第２のタンタル酸化物層上に上部電極層を形成する工程と、を含み、前記下部電極と前記上部電極とが互いに異なる元素から成る材料によって構成されており、前記下部電極層の標準電極電位Ｖ _１ と、タンタルの標準電極電位Ｖ _Ｔａ と、前記上部電極層の標準電極電位Ｖ _２ とが、Ｖ _１ ＜Ｖ _２ かつＶ _Ｔａ ＜Ｖ _２ なる関係を満足し、前記第１の酸素不足型のタンタル酸化物層をＴａＯ _ｘ と表した時、０．８≦ｘ≦１．９を満足するものである。

また、本発明の他の態様による不揮発性記憶素子の製造方法は、基板上に下部電極層を形成する工程と、前記下部電極層上に第１の酸素不足型のタンタル酸化物層をタンタルターゲットを用いた反応性スパッタリング法により形成し、さらに前記タンタルターゲットと前記基板との間にシャッターを挿入した状態で前記反応性スパッタリング法を用いて前記第１の酸素不足型のタンタル酸化物層上に前記第１の酸素不足型のタンタル酸化物層よりも酸素含有率の高い第２のタンタル酸化物層を形成することにより、前記第１の酸素不足型のタンタル酸化物層と前記第２のタンタル酸化物層とを含む抵抗変化層を形成する工程と、前記第２のタンタル酸化物層上に上部電極層を形成する工程と、を含み、前記下部電極と前記上部電極とが互いに異なる元素から成る材料によって構成されており、前記下部電極層の標準電極電位Ｖ _１ と、タンタルの標準電極電位Ｖ _Ｔａ と、前記上部電極層の標準電極電位Ｖ _２ とが、Ｖ _１ ＜Ｖ _２ かつＶ _Ｔａ ＜Ｖ _２ なる関係を満足し、前記第１の酸素不足型のタンタル酸化物層をＴａＯ _ｘ と表した時、０．８≦ｘ≦１．９を満足するものである。

これにより得られる不揮発性記憶素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し、前記第１電極と前記第２電極と接するように設けられており、前記第１電極と前記第２電極間に与えられる極性の異なる電気的信号に基づいて可逆的に変化する抵抗変化層と、を備え、前記抵抗変化層は酸素不足型のタンタル酸化物層から成り、前記第１電極と前記第２電極とが互いに異なる元素から成る材料によって構成されている。本発明者等は後述するように、電極材料には抵抗変化が発現しやすい材料と抵抗変化が発現しにくい材料とが存在することを見出した。そこで、このような構成とすると、第１電極及び第２電極のうち、一方を抵抗変化が発現しやすい材料で構成し、他方を抵抗変化が発現しにくい材料で構成することにより、可逆的に安定した書き換え特性を有する不揮発性記憶素子を実現することができる。

前記第１電極の標準電極電位Ｖ_１とタンタルの標準電極電位Ｖ_Ｔａとの差であるＶ_１−Ｖ_Ｔａと、前記第２電極の標準電極電位Ｖ_２とタンタルの標準電極電位Ｖ_Ｔａとの差であるＶ_２−Ｖ_Ｔａとが、０＜Ｖ_１−Ｖ_Ｔａ＜Ｖ_２−Ｖ_Ｔａなる関係を満足することが好ましい。

前記第１電極の標準電極電位Ｖ_１とタンタルの標準電極電位Ｖ_Ｔａとの差であるＶ_１−Ｖ_Ｔａと、前記第２電極の標準電極電位Ｖ_２とタンタルの標準電極電位Ｖ_Ｔａとの差であるＶ_２−Ｖ_Ｔａとが、Ｖ_１−Ｖ_Ｔａ≦０＜Ｖ_２−Ｖ_Ｔａなる関係を満足することが好ましい。
前記第１電極は、Ｗ、Ｎｉ、Ｔａ、Ｔｉ、Ａｌ、チッ化Ｔａからなる群から選択される材料で構成されており、前記第２電極はＰｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕからなる群から選択される材料で構成されていることが好ましい。

前記第１電極は、Ｔａ、Ｔｉ、Ａｌからなる群から選択される材料で構成されており、前記第２電極はＰｔ、Ｉｒ、Ｐｄ、Ａｇ、Ｃｕ、Ｗ、Ｎｉ、チッ化Ｔａからなる群から選択される材料で構成されていることが好ましい。

前記第１電極を基準にして前記第２電極に正の電圧を印加した時の抵抗値をＲ１と表現し、前記第１電極を基準にして前記第２電極に負の電圧を印加した時の抵抗値をＲ２と表現した時に、Ｒ１とＲ２とがＲ１＞Ｒ２を満足するように可逆的に抵抗値が変化する第１の状態と、前記第１電極を基準にして前記第２電極に負の電圧を印加した時の抵抗値をＲ３と表現し、前記第１電極を基準にして前記第２電極に正の電圧を印加した時の抵抗値をＲ４と表現した時に、Ｒ３とＲ４とがＲ３≧Ｒ４を満足するように可逆的に抵抗値が変化する第２の状態とが存在し、Ｒ１のＲ２に対する比率であるＲ１／Ｒ２と、Ｒ３のＲ４に対する比率であるＲ３／Ｒ４とが、Ｒ１／Ｒ２＞Ｒ３／Ｒ４であってもよい。

前記酸素不足型のタンタル酸化物層をＴａＯ_ｘと表した時、０．８≦ｘ≦１.９を満足する好ましい。

前記酸素不足型のタンタル酸化物層は、その厚み方向において、第１の酸素不足型のタンタル酸化物を含む第１の領域と、前記第１の酸素不足型のタンタル酸化物よりも酸素含有率の高い第２の酸素不足型のタンタル酸化物含む第２の領域と、を有していてもよい。

前記第２電極は、タンタルの標準電極電位及び前記第１電極を構成する材料の標準電極電位より高い標準電極電位を有する材料で構成されており、前記第２の領域は、前記第１の領域と前記第２電極との間に位置していることが好ましい。

前記酸素不足型のタンタル酸化物層は、少なくとも、前記第１の領域としての第１の酸素不足型のタンタル酸化物層と、前記第２の領域としての第２の酸素不足型のタンタル酸化物層とが積層されて構成されていてもよい。

前記第１の酸素不足型のタンタル酸化物をＴａＯ_ｘと表した時、０．８≦ｘ≦１.９を満足することが好ましい。

前記第２の酸素不足型のタンタル酸化物をＴａＯ_ｙと表とした時、２.１≦ｙ＜２.５を満足することが好ましい。

前記第２の酸素不足型のタンタル酸化物層の膜厚が１ｎｍ以上８ｎｍ以下であることが好ましい。

また、本発明の不揮発性半導体素子の製造方法により得られる不揮発性半導体装置は、半導体基板と、前記半導体基板の上に互いに平行に形成された複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記半導体基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線と、前記複数の第１の電極配線と前記複数の第２の電極配線との立体交差点に対応して設けられた不揮発性記憶素子とを具備するメモリアレイを備え、前記第１の電極配線を第１電極とし、前記第２の電極配線を第２電極とした場合、前記不揮発性記憶素子のそれぞれは、前記第１電極と前記第２電極との間に介在し、両電極間の電圧に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、前記抵抗変化層は酸素不足型のタンタル酸化物層から成り、前記第１電極と前記第２電極とが互いに異なる元素から成る材料によって構成されている。

また、本発明の不揮発性半導体素子の製造方法により得られる不揮発性半導体装置は、半導体基板と、前記半導体基板の上に互いに平行に形成された複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記半導体基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線と、前記複数の第１の電極配線と前記複数の第２の電極配線との立体交差点に対応して設けられた不揮発性記憶素子とを具備するメモリアレイを備え、前記不揮発性記憶素子のそれぞれは、前記第１の電極配線と接続される第１電極と、前記第２の電極配線と接続される第２電極と、前記第１電極と前記第２電極との間に介在し、両電極間の電圧に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、前記抵抗変化層は酸素不足型のタンタル酸化物層から成り、前記第１電極と前記第２電極とが互いに異なる元素から成る材料によって構成されている。

前記不揮発性記憶素子のそれぞれは、前記第１電極と前記第２電極との間に電流抑制素子を具備しており、当該電流抑制素子は、前記抵抗変化層と電気的に接続されていてもよい。

前記メモリアレイが複数積層されてなる多層化メモリアレイを備えていてもよい。

また、本発明の不揮発性半導体装置は、半導体基板と、前記半導体基板上に形成された、互いに交差するように配列された複数のワード線および複数のビット線、前記複数のワード線および複数のビット線の交点に対応してそれぞれ設けられた複数のトランジスタ、並びに前記複数のトランジスタに対応して設けられた複数の不揮発性記憶素子とを備え、前記不揮発性記憶素子のそれぞれは、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、対応して設けられている前記トランジスタを介して前記第１電極および前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層を備え、前記抵抗変化層は酸素不足型のタンタル酸化物層から成り、前記第１電極と前記第２電極とが互いに異なる元素から成る材料によって構成されている。

また、本発明の不揮発性半導体装置は、半導体基板と、前記半導体基板上に形成された、所定の演算を実行する論理回路およびプログラム機能を有する不揮発性記憶素子とを備え、前記不揮発性記憶素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、両電極間の電圧に基づいて可逆的に抵抗値が変化する抵抗変化層とを備え、前記抵抗変化層は酸素不足型のタンタル酸化物層から成り、前記第１電極と前記第２電極とが互いに異なる元素から成る材料によって構成されている。

また、上記不揮発性半導体装置が、他の特定の上記不揮発性半導体装置を更に備えてもよい。

本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。

本発明によれば、可逆的に安定した書き換え特性を有する不揮発性記憶素子並びにその不揮発性記憶素子を用いた不揮発性半導体装置が得られる。さらに、フォーミング工程無しに安定動作する不揮発性記憶素子並びにその不揮発性記憶素子を用いた不揮発性半導体装置が得られる。

図１は図４０に示す不揮発性記憶素子に電気的パルスを加えた時の抵抗変化を示す図である。 図２は不揮発性記憶素子のどの部分が抵抗変化を起こしているかを調べる目的のために作製した不揮発性記憶素子の断面の模式図である。 図３は上部電極モードと下部電極モードとの混ざりあいのような抵抗変化特性を示す図である。 図４はスパッタリング時の酸素流量比とＴａ酸化物層の酸素含有率との関係を示す図である。 図５は本発明の第１及び第２の実施の形態に係る不揮発性記憶素子の構成を示す断面図である。 図６は本発明の第１の実施の形態に係る不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。 図７は本発明の第１の実施の形態に係る不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。 図８は本発明の第１の実施の形態に係る不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。 図９は本発明の第１の実施の形態に係る不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。 図１０は本発明の第１の実施の形態に係る不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。 図１１は本発明の第１の実施の形態に係る不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。 図１２は本発明の第２の実施の形態に係る不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。 図１３は本発明の第２の実施の形態に係る不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。 図１４は本発明の第２の実施の形態に係る不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。 図１５は本発明の第２の実施の形態に係る不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。 図１６は本発明の第２の実施の形態に係る不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。 図１７は本発明の第２の実施の形態に係る不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。 図１８は本発明の第２の実施の形態に係る不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。 図１９は本発明の第２の実施の形態に係る不揮発性記憶素子の抵抗値と電気パルス印加回数との関係を示す図である。 図２０は本発明の第１及び第２の実施の形態に係る不揮発性記憶素子の電極材料種と標準電極電位の関係を示す図である。 図２１は本発明の第２の実施の形態に係る不揮発性記憶素子の動作を説明するための断面模式図である。 本発明の第２の実施の形態に係る不揮発性記憶素子の動作を説明するための断面模式図である。 図２３は本発明の第３の実施の形態に係る不揮発性記憶素子の構成を示す断面図である。 図２４は、本発明の実施の形態３に係る不揮発性記憶素子が備える抵抗変化層の抵抗値と印加した電気的パルスとの関係を示す図である。 図２５は本発明の第３の実施の形態に係るタンタル酸化物からなる抵抗変化層のＸ線反射率のスペクトルを示す図である。 図２６は本発明の第３の実施の形態に係る不揮発性記憶素子の構成を示す断面図である。 図２７は本発明の第４の実施の形態に係る不揮発性記憶素子が備える抵抗変化層の抵抗値と電気パルス印加回数との関係を示す図である。 図２８は本発明の第５の実施の形態に係る不揮発性半導体装置の構成を示すブロック図である。 図２９は図２８におけるＡ部の構成（４ビット分の構成）を示す斜視図である。 図３０は本発明の第５の実施の形態に係る不揮発性半導体装置が備える不揮発性記憶素子の構成を示す断面図である。 図３１本発明の第５の実施の形態に係る不揮発性半導体装置が備える不揮発性記憶素子の変形例の構成を示す断面図である。 図３２は本発明の多層化構造の不揮発性半導体装置が備えるメモリアレイの構成を示す斜視図である。 図３３は本発明の第５の実施の形態に係る不揮発性半導体装置の動作例を示すタイミングチャートである。 図３４は本発明の第６の実施の形態に係る不揮発性半導体装置の構成を示すブロック図である。 図３５は図３３におけるＣ部の構成（２ビット分の構成）を示す断面図である。 図３６は本発明の第６の実施の形態に係る不揮発性半導体装置の動作例を示すタイミングチャートである。 図３７は本発明の第７の実施の形態に係る不揮発性半導体装置の構成を示すブロック図である。 図３８は本発明の第７の実施の形態に係る不揮発性半導体装置が備える救済アドレス格納レジスタの構成を示すブロック図である。 図３９は本発明の第７の実施の形態に係る不揮発性半導体装置が備える救済アドレス格納レジスタの構成を示す断面図である。 図４０は抵抗変化の不安定性確認用に作製した記憶素子の構成を示す断面図である。

以下、本発明の好ましい実施の形態を、図面を参照して詳しく説明する。なお、全ての図を通じて同一または相当部分には同一の符号を付しその説明は省略する場合がある。

（第１の実施の形態）
上述のように、酸素不足型のＴａ酸化物を使ったバイポーラ動作する抵抗変化型の不揮発性記憶素子では、上下のどちらかの電極近傍でのみ抵抗変化が起こりやすいような動作が望ましい。もし、抵抗変化現象が電極材料によって変化するならば、抵抗が変化しやすい電極材料と抵抗が変化しにくい電極材料とで酸素不足型のＴａ酸化物を挟んだような構造を作れば良い。本実施の形態では、この点を検証した結果について説明する。

なお、この検証結果を説明する前に、酸素不足型のＴａ酸化物層の形成方法や、酸素含有率の好適な範囲を説明する。その後、抵抗変化の起こりやすさが電極材料に依存するかどうかの確認を行うため、Ｗ、Ｔａ、チッ化Ｔａ（以下、ＴａＮ）からなる電極でＴａＯｘ層を挟んだ構造を形成し、電気パルスによる抵抗変化現象の様子を調べた結果について述べる。そして最後に、動作しやすい電極材料と動作しにくい電極材料で酸素不足型のＴａ酸化物を挟み込んだ構造の抵抗変化素子の抵抗変化の測定結果について述べる。

［スパッタリング時の酸素流量比とＴａ酸化物層の酸素含有率との関係］
まず、本実施の形態における酸素不足型のＴａ酸化物層の作製条件及び酸素含有率の解析結果について述べる。酸素不足型のＴａ酸化物層は、Ｔａターゲットを（アルゴン）ＡｒとＯ_２ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングで作製した。本実施の形態での具体的な酸素不足型のＴａ酸化物の作製方法は次の通りである。

まずスパッタリング装置内に基板を設置し、スパッタリング装置内を７×１０^−４Ｐａ程度まで真空引きする。Ｔａをターゲットとして、パワーを２５０Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力を３．３Ｐａ、基板の設定温度を３０℃にし、スパッタリングを行った。ここでは、Ａｒガスに対するＯ_２ガスの流量比を０．８％から６．７％まで変化させた。まずは、組成を調べる事が目的であるため、基板としては、Ｓｉ層上にＳｉＯ_２を２００ｎｍ堆積したものを用い、Ｔａ酸化物層の膜厚は約１００ｎｍになるようにスパッタリング時間を調整した。このようにして作製したＴａ酸化物層の組成をラザフォード後方散乱法（ＲＢＳ法）、及びオージェ電子分光法（ＡＥＳ法）によって解析した結果を図４に示す。この図から、酸素分圧比を０．８％から６．７％に変化させた場合、Ｔａ酸化物層中の酸素含有率は約３５ａｔ％（ＴａＯ_０．６６）から約７０ａｔ％（ＴａＯ_２．３）へと変化していることが分かる。以上の結果より、Ｔａ酸化物層中の酸素含有率を酸素流量比によって制御可能である事と、Ｔａの化学量論的な酸化物であるＴａ_２Ｏ_５（ＴａＯ_２.５）の酸素含有率７１.４ａｔ％よりも酸素が不足している、酸素不足型のＴａ酸化物が形成されている事が明らかとなった。

なお、本実施の形態では、Ｔａ酸化物層の解析にラザフォード後方散乱法（ＲＢＳ）及びオージェ電子分光法（ＡＥＳ）を利用したが、蛍光Ｘ線分析法（ＸＰＳ）や電子線マイクロアナリシス法（ＥＰＭＡ）等の機器分析手法も利用可能である。

［酸素不足型のＴａ酸化物層の組成と抵抗変化特性］
以上のように作製した酸素不足型のＴａ酸化物のうち、どの程度の酸素含有率を有する酸素不足型のＴａ酸化物が抵抗変化を示すのかを調べた。ここで酸素不足型のＴａ酸化物層を挟む電極の材料として用いたのは、上下の電極ともにＰｔである。上下にＰｔを用いた場合は、上述のように、バイポーラ型の抵抗変化型の不揮発性素子としては不適当である。しかしながら、Ｐｔは後述するように、抵抗変化を非常に示しやすい電極材料であり、ある酸素含有率を有する酸素不足型のＴａ酸化物が抵抗変化を示すか否かの判定を行うには最も好適な材料である。

以上のような理由から、図５のような不揮発性記憶素子を形成した。すなわち、単結晶シリコン基板５０１上に、厚さ２００ｎｍの酸化物層５０２を熱酸化法により形成し、下部電極層５０３としての厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により酸化物層５０２上に形成した。その後、Ｔａをターゲットとして、反応性スパッタリングによって酸素不足型のＴａ酸化物層５０４を形成した。本実施の形態で検討した範囲では、上記の分析試料と同様に、酸素ガスの流量比を、０．８％から６．７％まで変化させて不揮発性記憶素子を作製した。酸素不足型のＴａ酸化物層５０４の膜厚は３０ｎｍとした。

その後、酸素不足型のＴａ酸化物層５０４の上に、上部電極層５０５としての厚さ１５０ｎｍのＰｔ薄膜をスパッタ法により堆積した。

最後にフォトリソグラフィー工程とドライエッチング工程とによって、素子領域５０６を形成した。なお、素子領域５０６は、直径が３μｍの円形の島状である。

以上のように作製した不揮発性記憶素子の抵抗変化現象を測定した。その結果、図４のα点（酸素流量比約１．７％、酸素含有率約４５ａｔ％）からβ点（酸素流量比約５％、酸素含有率約６５ａｔ％）のＴａ酸化膜を使った不揮発性記憶素子では、高抵抗値が低抵抗値の５倍以上と良好であった。

図６（ａ）と図６（ｂ）とは、それぞれ、α点およびβ点の酸素含有率を有するＴａ酸化物層を使った不揮発性記憶素子についてのパルス印加回数に対する抵抗変化特性を測定した結果である。図６（ａ）および図６（ｂ）によれば、α点及びβ点のα点およびβ点の酸素含有率を有するＴａ酸化物層を使った素子では、共に、高抵抗値が低抵抗値の５倍以上と良好であることが判る。従って、酸素含有率が４５〜６５ａｔ％の組成範囲、即ち抵抗変化層をＴａＯ_ｘと表記した場合におけるｘの範囲が０．８≦ｘ≦１．９の範囲がより適切な抵抗変化層の範囲であると言える（酸素含有率＝４５ａｔ％がｘ＝０．８に、酸素含有率＝６５ａｔ％がｘ＝１．９にそれぞれ対応）。なお、ＲＢＳ法による組成分析では、酸素含有量の分析値は±５ａｔ％程度の精度である。従って、前記ｘの組成範囲もこの精度に起因する測定誤差を含んでおり、実際には、酸素含有率が４０〜７０ａｔ％の組成範囲までこの適切な組成範囲である可能性がある。この組成範囲以外でも抵抗変化現象は確認され又は推認されるが、この組成範囲内に比べると抵抗率が小さくなり又は大きくなることから高抵抗値が低抵抗値の５倍未満になると考えられ、記憶素子として動作の安定性にやや欠けると考えられる。

[Ｗ、Ｔａ、ＴａＮを上下の電極材料に用いた抵抗変化素子の抵抗変化]
次に、抵抗変化の起こりやすさが、電極材料に依存するかどうかの確認を行うため、Ｐt以外の材料として、W、Ｔａ、ＴａＮから成る下部電極５０３と上部電極５０５で酸素不足型のＴａ酸化物層５０４を挟んだ構造の素子を作製し、電気パルスによる抵抗変化の様子を調べた結果について説明する。なおここでも抵抗変化の起こりやすさだけを評価する目的で実験を行ったので、上下の電極材料は同一とした。また、使用した酸素不足型のＴａ酸化物の酸素含有率は、好適な酸素含有率の範囲のほぼ中間の５８ａｔ％（ＴａＯ_１.３８）とした。素子の形成方法は上記とほぼ同じであり、Ｗ、Ｔａ、ＴａＮのいずれもスパッタリング法によって堆積した。

ここで、素子の名称と電極材料の関係を、先の抵抗変化現象の検討に使用した素子と以下に述べる素子とを全てまとめて表２に示した。

まず、下部電極５０３と上部電極５０５のいずれもＷからなる薄膜により形成した不揮発性記憶素子（以下、素子Ｃと表す）の抵抗変化特性について述べる。

図７は、このようにして作製した素子Ｃの電気パルスによる抵抗変化の測定結果である。図７（ａ）は、上部電極５０５の近傍での抵抗を起こさせる（上電極モード）事を目的に、下部電極５０３を基準にして上部電極５０５にそれぞれ＋７Ｖと、−５Ｖとの電気パルスを交互に印加した時の抵抗値の変化を示す。この図から分かるように、パルス数が３０回程度まででは、弱いながらも、抵抗変化が観測されており、＋７Ｖの電気パルスを印加した時に高抵抗化し、−５Ｖの電気パルスを印加した時に低抵抗化している。しかしながら、パルス数が３０回を超えると、抵抗変化がほとんど観測されなくなっている。逆に下部電極５０３の近傍での抵抗を起こさせる（下電極モード）事を目的に、上部電極５０５にそれぞれ＋５Ｖと、−７Ｖとの電気パルスを交互に印加した時の抵抗値の変化を図７（ｂ）示す。この図から分かるように、この場合はほとんど抵抗値の変化は観測されておらず、抵抗値は３０Ω程度で一定の値になっている。

ここで図１の上下の電極をＰｔで形成した素子Ａの結果と図７の結果を比較すると、Ｗを電極に使用した時、明らかに抵抗変化が起こりにくくなっているのが分かる。素子Ａの測定結果である図１（ａ）では、低抵抗状態の抵抗値は１５０Ω、高抵抗状態の抵抗値は約１０００Ωと、比率にして７倍程度の変化をしているのに対し、Ｗを電極材料に使用した素子Ｃの測定結果である図７（ａ）では、大きく抵抗変化している範囲でも、高々、５０Ωと１００Ωとの間で抵抗変化が起こっているだけであり、比率としては、２倍程度の変化をしているだけである。印加している電圧も、図１（ａ）の測定時は、＋２.０Ｖと−１.５Ｖであるのに対し、図７（ａ）では、＋７Ｖと−５Ｖと非常に高い電圧を印加しているのも関わらず、ほとんど抵抗変化が見られていない。

以上のように、Ｗを電極に使用した場合、電極にＰｔを使用した場合に比べて、明らかに抵抗変化が起こりにくい事がわかる。

以上の結果は、酸素不足型のＴａ酸化物を抵抗変化層に用いた抵抗変化素子の動作は、使用する電極の材料に非常に強く依存する事を意味している。すなわち、少なくとも、Ｐｔを電極に用いた場合は抵抗変化が起こりやすく、Ｗを電極に用いた場合、抵抗変化は起こりにくいのは明らかである。

また、詳しくは説明しないが、ＴａやＴａＮを上下の電極に用いた抵抗変化素子も作製し、抵抗変化特性の測定を行った。図８は下部電極５０３と上部電極５０５のいずれにも、Ｔａを用いた素子Ｄの抵抗変化特性である。図８（ａ）は、上部電極５０５にそれぞれ＋７Ｖと−５Ｖとの電気パルスを加えた場合で、図８（ｂ）は上部電極５０５に＋５Ｖと−７Ｖの電気パルスを加えた場合の測定結果である。いずれの場合も、ほとんど抵抗変化は起こっていない。また、図９は下部電極５０３と上部電極５０５のいずれにも、ＴａＮを用いた素子Ｅの抵抗変化特性である。図９（ａ）は、上部電極５０５に＋７Ｖと−５Ｖの電気パルスを加えた場合で、図９（ｂ）は上部電極５０５に＋５Ｖと−７Ｖの電気パルスを加えた場合の測定結果である。この場合も、ほとんど変化していないと言って良い程度の抵抗変化しか起こっていない。

以上のように、Ｗ以外にも抵抗変化が起こりにくい材料は存在する。

[ＷとＰｔを電極に用いた抵抗変化素子の抵抗変化]
次に抵抗変化を起こしやすい材料であるＰｔと、抵抗変化を起こしにくい材料でかつ、プロセス安定性の高い材料であるＷで酸素不足型のＴａ酸化物を挟み込んだ形の抵抗変化素子である素子Ｆの抵抗変化特性について述べる。

用意した素子は、下部電極５０３としてＷ薄膜を用い、上部電極５０５としてＰｔ薄膜を用いて作製した。Ｗ薄膜とＰｔ薄膜は、それぞれ、ＷターゲットとＰｔターゲットをＡｒガス中でスパッタリングする事で堆積した。

以上のようにして作製した素子Ｆの電気パルスによる抵抗変化の様子を図１０に示す。図１０（ａ）は、上部電極５０５の近傍での抵抗を起こさせる（上部電極モード）事を目的に、下部電極５０３を基準にして上部電極５０５にそれぞれ＋２．５Ｖと、−１．５Ｖとの電気パルスを交互に印加した時の抵抗値の変化である。この場合、抵抗値は、＋２．５Vの電気パルスを印加した時には約６００Ωとなり、−１.５Vの電気パルスを印加した時に６０Ωとなって安定して変化している。

一方で、下部電極５０３の近傍での抵抗を起こさせる（下部電極モード）事を目的に、下部電極５０３を基準にして上部電極５０５にそれぞれ＋１．５Ｖと、−２．５Ｖとの電気パルスを交互に印加した時の抵抗値の変化を図１０（ｂ）に示す。この場合は、抵抗変化は、６０Ωと１００Ωの間で抵抗変化が起こっているだけであり、上部電極モードに比較して、無視できる程度の抵抗変化しか起こっていない。

以上の図１０（ａ）（ｂ）の結果から、素子Ｆは、片側の電極近傍だけで抵抗変化を起こすバイポーラ動作する抵抗変化型の不揮発性記憶素子の理想的な動作を示している。

また、図３で見られたような上部電極モードと下部電極モードの混ざりあいのような現象もみられなかった。例えば、図１１は、図１０を測定した素子Ｆとは別の素子（同一基板上の異なる素子）に１０００回程度電気パルスを加えた結果を示しているが、抵抗変化現象が非常に安定して発生しているのが見て取れる。

以上の事から、抵抗変化現象を起こしやすい電極と、抵抗変化現象を起こしにくい電極で抵抗変化膜を挟んだ構造を形成する事で、意図した片側の電極側で抵抗変化させることができるため安定動作し、望ましいバイポーラ動作を示す抵抗変化型の不揮発性記憶素子が作製可能である事が分かった。また、印加電圧と抵抗値の関係は、抵抗変化を起こしやすい電極に正の電圧の電気パルスを印加した時に、抵抗値が高くなり、負の電圧の電気パルスを印加した時に抵抗値が低くなるような動作を示す。

（第２の実施の形態）
本実施の形態では、電極材料を様々に変化させた時の抵抗変化の起こりやすさを評価した。本実施の形態では、下部電極５０３をＷに固定し、上部電極５０５をＰｔ以外の材料に変化させた場合の抵抗変化の様子について述べる。ここで下部電極５０３をＷに固定したのは、Ｗが比較的酸化されにくく、安定した材料であり、加工も比較的容易である事による。

なお、試料の作製方法は、第１の実施の形態で説明した方法と同様であり、下部電極５０３、上部電極５０５は全てスパッタリング法によって形成した。また、抵抗変化材料である酸素不足型のＴａ酸化物もＴａ金属をＯ_２とＡｒ中でスパッタリングして作製した。電極を変化させた時の抵抗変化の特性を調べるため、酸素不足型のＴａ酸化物の組成は全て同じに設定した。すなわち、酸素含有率を約５８ａｔ％の酸素不足型のＴａ酸化物（ＴａＯ_ｘと表現した時、ｘは１.３８）に固定した。

また、本実施の形態では、下部電極５０３を動作しにくいＷとしたので、下部電極モード（上部電極に対し、下部電極に高い電圧を加えた時に高抵抗化するようなモード）の結果は省略し、上部電極モード（下部電極に対し、上部電極に高い電圧を加えた時に高抵抗化するようなモード）の結果のみを示す。上部電極モードで抵抗変化させた時の電気パルスの電圧は、試料によって若干の違いはあるが、下部電極を電圧の基準として、高抵抗化させる時の電圧は＋１．８〜＋２．０Ｖとし、低抵抗化させる時の電圧は−１．３〜−１．６Ｖとした。

図１２乃至図１９に測定結果をまとめる。まず、図１２の上部電極にＩｒを用いた素子Ｇ、図１３の上部電極にＡｇを用いた素子Ｈ、図１４の上部電極にＣｕを用いた素子Ｉの結果を見ると、比較的安定して、大きな幅で抵抗変化が生じているのが分かる。次に、図１５の上部電極にＮｉを用いた素子Ｊでは、若干の抵抗変化が見られたがその変化幅が小さい。

次に、図１６の上部電極にＴａを用いた素子Ｋ、図１７の上部電極にＴｉを用いた素子Ｌ、図１８の上部電極にＡｌを用いた素子Ｍでは、全く抵抗変化現象は観測されなかった。また、図１９の上部電極にＴａＮを用いた素子Ｎでは、ごく微弱な抵抗変化現象しか観測されなかった。これらの材料は、本質的に抵抗変化が生じにくい性質を持っていると考えられる。

以上の結果から分かる事は、酸素不足型のＴａ酸化物を用いた不揮発性記憶素子では、抵抗変化現象が生じやすい（動作しやすい）材料と、生じにくい（動作しにくい）材料が存在すると言う事である。本実施の形態の範囲で言えば、動作しやすい電極はＰｔ、Ｉｒ、Ａｇ、Ｃｕであり、動作しにくい電極材料はＷ、Ｎｉ、Ｔａ、Ｔｉ、Ａｌ、ＴａＮである。これらの材料の組み合わせで酸素不足型のＴａ酸化物を挟んだ構造の抵抗変化素子を形成すれば、モードの混ざり合いのない安定した抵抗変化が得られる。但し、図７（ａ）、図１０（ｂ）、図１５、図１９を参照すると、Ｗ、Ｎｉ、ＴａＮ電極では、微弱ながらも抵抗変化は観測されている。それ故にこれらの材料を一つの電極に用い、例えば、本実施の形態に係る実験で全く抵抗変化が観測されなかった電極材料であるＴａ、Ｔｉ、Ａｌをもう一つの電極に用いた場合、微弱ながらも安定した抵抗変化が期待できる。

次に、抵抗変化自体の起こるメカニズムと、抵抗変化の起こりやすさの材料依存性について若干の考察を行う。図２０は、第１の実施の形態と第２の実施の形態との結果をまとめたものである。横軸に電極材料、縦軸に標準電極電位を取ってプロットしてある。図中の○は抵抗変化が起こりやすかった事を意味し、△は変化の割合が小さいものの抵抗変化が起こった事を意味し、×は抵抗変化が起こらなかった事を意味する。この図を見ると、抵抗変化膜の構成元素であるＴａよりも標準電極電位が高い材料では抵抗変化が起こっており、低い材料では抵抗変化が起こらない事が分かる。そして、標準電極電位の差が大きいほど抵抗変化が起こりやすく、差が小さくなるにつれて、抵抗変化が起こりにくくなっているのが分かる。一般に標準電極電位は、酸化のされ易さの一つの指標であり、この値が大きければ酸化されにくく、小さければ酸化されやすい事を意味する。この事から酸化のされやすさが抵抗変化現象のメカニズムに大きな役割を果たしているのではないかと推測される。

以上の結果をもとに、抵抗変化のメカニズムを考える。まず。抵抗変化が起こり易い材料（標準電極電位が大きく酸化されにくい材料）によって上部電極が構成されている場合について、図２１を使って説明する。図２１（ａ）のように、下部電極１４０１と、酸素不足型のＴａ酸化物層１４０２と、Ｔａよりも酸化されにくい材料によって構成されている上部電極１４０３からなる抵抗変化素子に、下部電極１４０１に対して高い電圧を上部電極１４０３に印加した場合、酸素不足型のＴａ酸化物中の酸素原子がイオンとなって、電界によって移動し、上部電極１４０３の界面近傍に集まる。しかし、上部電極１４０３を構成する金属はＴａに比べて酸化されにくいので、酸素イオン１４０４は酸素不足型のＴａ酸化物１４０２と上部電極１４０３の界面に滞留した状態になり、界面付近でＴａと結合し、酸素濃度の高い酸素不足型のＴａ酸化物を形成する。この事によって素子は高抵抗化する。次に、図２１（ｂ）のように、下部電極１４０１に高い電圧を印加した場合、酸素原子は再び酸素イオン１４０１となって、酸素不足型のＴａ酸化物１４０２の内部に戻ってゆく。これにより、低抵抗化が起っていると考えられる。

次に、Ｔａよりも酸化されやすい材料によって上部電極が構成されている場合について説明したのが図２２である。図２２（ａ）のように下部電極１５０１と、酸素不足型のＴａ酸化物層１５０２と、Ｔａよりも酸化され易い材料によって構成されている上部電極１５０３からなる抵抗変化素子に、下部電極１５０１に対して高い電圧を上部電極１５０３に印加した場合、酸素不足型のＴａ酸化物中の酸素原子がイオン１５０４となって電界によって移動し、上部電極１５０３の界面近傍に集まる。この場合、上部電極１５０３はＴａよりも酸化されやすいので、酸素イオン１５０４は上部電極１５０３の内部に吸いとられて、上部電極１５０３を構成している材料と結合を起こす。この場合、図２１とは異なり、酸素不足型のＴａ酸化物１５０２と上部電極１５０３の界面に高抵抗層が形成されず、さらに上部電極１５０３を構成する元素の数に対して酸素イオン１５０４の数は少ないために、抵抗値はほとんど上昇しない。逆に、図２２（ｂ）のように、下部電極１５０１に高い電圧を印加した場合、上部電極１５０３に吸い取られた酸素１５０５は、上部電極１５０３を構成する材料との結合がより安定であるため、酸素不足型のＴａ酸化物１５０２の中には戻りにくく、抵抗値は大きくは変化しないと考えられる。

もし、図２１及び２２において、上部電極を構成する材料の酸化のされやすさがＴａと同程度の場合、上記の２つの例の中間的な変化が生じ、微弱な抵抗変化が生じると考えられる。

以上の結果から分かるように、酸素不足型のＴａ酸化物を抵抗変化膜に使用した不揮発性記憶素子では、上部電極と下部電極とを互いに異なる標準電極電位を有する材料で構成すれば良い。これにより、片側の電極近傍で優勢に抵抗変化が起こって、理想的なバイポーラ型の抵抗変化を実現できる。さらに、抵抗変化モードの混ざり合いも起こらず、安定した抵抗変化動作が可能となる。より好適には、一方の電極材料には、Ｔａの標準電極電位よりも大きく、かつ差の大きな材料を用い、他方の電極材料には、Ｔａの標準電極電位よりも大きく差の小さな材料を用いれば良い。さらにより好適には、一方の電極材料には、Ｔａの標準電極電位よりも大きな材料を用い、他方の電極材料には、Ｔａの標準電極電位よりも小さな材料を用いればよい。また、上記のメカニズムからも明らかなように、抵抗変化を起こしやすい電極に正の電圧の電気パルスを印加した時に、抵抗値が高くなり、負の電圧の電気パルスを印加した時に抵抗値が低くなるように動作する。

さらに、上部電極及び下部電極の双方をまたは下部電極のみを構成する材料の酸化のされやすさがＴａと同程度であって微弱な抵抗変化が生じる場合には、上部電極モードによる抵抗変化の大きさが下部電極モードによる抵抗変化の大きさより大きくなるよう不揮発性記憶素子を構成すればよい。すなわち、このような場合には、第１電極を基準にして第２電極に正の電圧を印加した時の抵抗値をＲ１と表現し、第１電極を基準にして第２電極に負の電圧を印加した時の抵抗値をＲ２と表現した時に、Ｒ１とＲ２とがＲ１＞Ｒ２を満足するように可逆的に抵抗値が変化する上部電極モード（第１の状態）と、第１電極を基準にして第２電極に負の電圧を印加した時の抵抗値をＲ３と表現し、第１電極を基準にして第２電極に正の電圧を印加した時の抵抗値をＲ４と表現した時に、Ｒ３とＲ４とがＲ３≧Ｒ４を満足するように可逆的に抵抗値が変化する下部電極モード（第２の状態）とが存在することになる。そこで、Ｒ１のＲ２に対する比率であるＲ１／Ｒ２と、Ｒ３のＲ４に対する比率であるＲ３／Ｒ４とが、Ｒ１／Ｒ２＞Ｒ３／Ｒ４となるように、上部電極及び下部電極の材料を選択すればよい。

（第３の実施の形態）
本実施の形態では、フォーミング工程が不要でバイポーラ動作する、理想的な抵抗変化型の不揮発性記憶素子の実現という観点から、酸素不足型のＴａ酸化物層の最適な構造について述べる。

［不揮発性記憶素子の製造方法］
ここでは、フォーミング工程が必要なく動作する不揮発性記憶素子の実現を図るため、図２３のような構造の不揮発性記憶素子を制御して作製した。以下、図２３を参照しながら不揮発性素子の製造工程について説明する。

まず、図２３に示したように、単結晶シリコンである基板１７０１上に、厚さ２００ｎｍの酸化物層１７０２を熱酸化法により形成する。そして、下部電極層１７０３として、厚さ１００ｎｍのＴａＮ薄膜を、スパッタリング法により酸化物層１７０２上に形成する。その後、下部電極層１７０３上に、第１の酸素不足型のＴａ酸化物層１７０４を、Ｔａターゲットを用いた反応性スパッタリング法で形成する。

本実施の形態で作製した素子の酸素不足型のＴａ酸化物層は第１及び第２の実施の形態で使用したものとは異なるスパッタリング装置で作製したため、スパッタリングの条件が異なっている。すなわち、スパッタリング装置内に基板を設置した後、スパッタリング装置内を８×１０^−６Ｐａ程度まで真空引きする。そして、Ｔａをターゲットとして、パワーを１．６ｋＷ、アルゴンガスを３４ｓｃｃｍ、酸素ガスを２１ｓｃｃｍ流して、スパッタリング装置内の圧力を０．１７Ｐａに保ち、２０秒間スパッタリングを行う。これにより、酸素含有率が約６１ａｔ％（ＴａＯ_１．６）の酸素不足型のＴａ酸化物層が３０ｎｍ堆積される。

次に、基板を酸素プラズマ発生装置へと導入し、基板を２５０℃に昇温した状態で酸素プラズマに曝して酸化処理を行った。この処理により、酸素不足型のＴａ酸化物層１７０４よりも酸素含有率の高いＴａ酸化物層１７０５が形成される。ここで、酸素不足型のＴａ酸化物層１７０４とＴａ酸化物層１７０５を区別するために、酸素不足型のＴａ酸化物層１７０４を第１の酸素不足型の酸化物層と呼ぶ。また、Ｔａ酸化物層１７０５は、便宜上、しばらく、第２のＴａ酸化物層と表現する（第２のＴａ酸化物層の分析結果は後述）。また、下記では、第１の酸素不足型のＴａ酸化物層と第２のＴａ酸化物層とをまとめて、抵抗変化層１７０６と表す。

その後、第２のＴａ酸化物層１７０５上に、上部電極層１７０７としての厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法により形成する。

最後に、フォトレジスト工程とドライエッチング工程とによって素子領域１７０８を形成する。ここで素子領域の１７０８は、一辺が０．５μｍの四角の形状とした。

以上の工程によって、第1の酸素不足型Ｔａ酸化物層１７０４と第２のＴａ酸化物層１７０５を、ＴａＮから成る下部電極１７０３とＰｔから成る上部電極１７０７で挟んだ構造の不揮発性記憶素子を形成した。以下、この素子を素子Ｏと呼ぶ。

また、比較のために、第１の酸素不足型のＴａ酸化物層の表面を酸素プラズマによって酸化していない図５のような構造の素子も作製した。つまり、第１の酸素不足型Ｔａ酸化物層５０４を、チッ化Ｔａから成る下部電極５０３とＰｔから成る上部電極５０５で挟んだ構造の不揮発性記憶素子を形成した。以下、この素子を素子Ｐと呼ぶ。
なお、表３に、素子Ｏ及びＰの酸素プラズマ処理時間と、下記に説明する素子の初期抵抗をまとめた。

[素子Ｏ及びＰの抵抗変化特性]
次に、本実施の形態において実際に作製した素子Ｏ及びＰに対して電気的パルスを印加して、抵抗変化を起こさせた時の特性について説明する。

図２４は、本実施の形態に係る不揮発性記憶素子が備える抵抗変化層の抵抗値と印加した電気的パルスとの関係を示す図であり、（ａ）及び（ｂ）はそれぞれ素子Ｏ及びＰの測定結果を示している。

まず、素子Ｏ及びＰの初期抵抗を測定した結果について検討する。ここでは、各素子における下部電極層と上部電極層との間に、閾値電圧（抵抗変化が起こらない程度の小さな電圧で、典型的には１Ｖ程度）よりも低い５０ｍＶの微弱な電圧を印加し、流れる電流を測定して各素子の初期抵抗を求めた。すると、素子Ｏは１０６０Ωで、素子Ｐは１９２Ωとなっており、第１の酸素不足型のＴａ酸化物層を酸化処理した素子Ｏの方が高くなっていた（表３及び図１８参照）。この抵抗が高くなった原因は、酸素濃度が高く、抵抗が高い第２のＴａ酸化物層が存在している事を示唆している。

次に素子ＯとＰの抵抗変化特性について述べる。なお、本実施の形態では、第２のＴａ酸化物層を形成した上部電極側で動作させる事を試みた場合について述べる。つまり、上部電極に正の電圧を有する電気パルスを印加した時に抵抗が高くなるようなモードで動作させた場合の結果について述べる。

まず、酸素プラズマによって酸化処理を行って第２のＴａ酸化物層を形成した素子Ｏの結果について述べる。図２４（ａ）の結果を見れば分かるように、製造直後の不揮発性記憶素子に負電圧−１．５Ｖを加えると、初期が約１０６０Ωであった抵抗値が、一旦、約５００Ωに低下し、正電圧１.８Ｖを加えると抵抗値は１００００Ω程度に増加している。それ以後は、それぞれ負電圧−１．５Ｖと正電圧１.８Ｖとの電気的パルスを交互に加える事で抵抗値は約１００Ωと約１００００Ωの間を往復し、良好に抵抗変化が起こっている。すなわち、フォーミング工程なしに 、上部電極側で抵抗変化が起こっている。

しかしながら、図２４（ｂ）に示した、第１の酸素不足型のＴａ酸化物層を酸化していない素子Ｐは上記とはかなり異なる結果が得られている。すなわち、素子Ｐは、作製した直後の状態では、負電圧−１．５Ｖと正電圧１.８Ｖを印加しても全く抵抗変化を示さなかった。そこで、印加電圧を正電圧２．７Ｖに固定して電気パルスを加えつづけると、抵抗値は、徐々に増加し、図中でパルス数１１回目の点では、抵抗値は１０００００Ωまで増加した。その後、−１.５Ｖの電圧のパルスを加えると抵抗値は、２００Ω程度に低下し、以後、＋１.８Ｖと−１.５Ｖの電圧の電気パルスを加える事で抵抗変化が増加と現象を繰り返した。つまり、素子Ｐでは、作製した直後の状態では動作せず、抵抗変化を起こさせるにはフォーミング工程（印加電圧を＋２.７Ｖのパルスを加えつづけた最初の工程）が必要であると言える。

以上の結果から、フォーミング工程なしに不揮発性記憶素子を動作させるには、第２のＴａ酸化物層が必要であるという事が示唆される。

第２のＴａ酸化物層の果している役割についてであるが、抵抗変化現象のメカニズム自体が明らかになっていない現状では、明確には分からない。但し、本実施の形態の抵抗変化型の不揮発性素子の抵抗変化が、第２の実施の形態で説明したように電極とＴａ酸化物層の界面の酸素原子の移動によって起こっているとすれば、次のような可能性が考えられる。すなわち、第２のＴａ酸化物層は界面近傍に電圧を有効に印加する役割を果しているという可能性である。つまり、抵抗変化現象は、上部電極１７０７と抵抗変化層１７０６の界面付近に電界によって酸素原子が集まったり、拡散したりして発現していると考える。具体的には、上部電極１７０７に正の電圧を印加すれば負に帯電している酸素原子が上部電極１７０７側に集まり、高抵抗層を形成して、高抵抗化する。逆に負の電圧を印加すれば、酸素原子がＴａ酸化物層内に拡散して抵抗が下がる。ここでもし、界面に高抵抗層である第２のＴａ酸化物層１７０５が存在すれば、この部分に大きな電圧がかかって、酸素が高抵抗層１７０５に注入され、ますます酸素含有率が高くなって、絶縁物として知られている化学量論的組成を有するＴａ_２Ｏ_５に近づく。その結果、素子自体の抵抗が上昇し、高抵抗化状態となる。つまり、第２のＴａ酸化物層は、抵抗変化が起こる際のトリガーの役割を果していると考えられる。

しかし、界面に高抵抗層である第２のＴａ酸化物層１７０５が存在しなければ、電圧は、抵抗変化層１７０６に均等にかかり、界面近傍に絶縁物に近い高抵抗層は形成されにくい。その結果、抵抗変化現象は起こりにくくなる。しかし、第２のＴａ酸化物層１７０５が存在しない場合でも、定常的に動作させる電圧よりも高い電圧を加えたり、数多くの電気的パルスを加える、いわゆる、フォーミング工程によって、第２のＴａ酸化物層１７０５に類似した層を一旦作ってやれば、その後は安定した抵抗変化が起こると考えられる。

本実施の形態で得られた結果と、上記の実施の形態１及び２を総合して考えると、第２のＴａ酸化物層と、最適な電極材料を組み合わせて、不揮発性記憶素子を構成すれば、フォーミング工程無しにバイポーラ動作し、かつ、変化モードの混ざり合いのない安定した動作をする不揮発性記憶素子が実現できる。すなわち、図２３で、下部電極１７０３に動作しにくい電極材料（例えば、Ｔａ、Ｔｉ、Ａｌ等）を用い、上部電極１７０７に動作しやすい電極材料（例えば、Ｐｔ、Ｉｒ、Ａｇ、Ｃｕ等）を用いたような構造を作製すれば良い。すると、フォーミング工程なしに、上部電極に正の電圧を有する電気的パルスを印加した場合に、抵抗値が高くなるような動作を安定して示す不揮発性記憶素子が実現できる。

逆に、図１７のような素子において、下部電極１７０３に動作しやすい電極材料を用い、上部電極１７０７に動作しにくい電極材料を用いたような構造を作っても、フォーミング工程になしに抵抗変化させる事はできない。つまり、フォーミング工程なしに不揮発性記憶素子を動作させるには、第２のＴａ酸化物層を形成した側に動作しやすい電極材料を設置する必要がある。

［Ｔａ酸化物層の分析］
本実施の形態で作製した抵抗変化層１７０６の分析を行うため、下記のような、分析用の試料を別途用意した。つまり、単結晶シリコン基板上に厚さ２００ｎｍの酸化物層が形成された素子パターンのない基板上に、素子Ｏの第１の酸素不足型のＴａ酸化物層と同様の酸素含有率が約６１ａｔ％（ＴａＯ_１．６）のＴａ酸化物層を３０ｎｍ堆積し、その後、基板温度を２５０℃にした状態で酸素プラズマ酸化した試料を用意した。この試料は、素子Ｏの抵抗変化層１７０６に相当するので、以下、試料Ｏ’と呼ぶ。なお、試料Ｏ’は、素子Ｏとは異なり、分析の障害となる上部電極層は形成していない。

このようにして作成した試料Ｏ’を、極薄膜の分析に適したＸ線反射率法（メーカ名：Ｒｉｇａｋｕ、ソフトウエア名：Ｘ線反射率データ処理ソフトウエア）と呼ばれる方法で分析した。この方法は、Ｘ線を試料の表面に対して浅い角度で入射させ、反射されたＸ線の強度を測定する方法である。そして、このスペクトルに対して適切な構造モデルを仮定してフィッティングを行い、分析用試料における抵抗変化層の膜厚および屈折率を評価する。このとき、フィッティングのパラメータとしては、酸素不足型のＴａ酸化物の積層構造、各層の膜厚及びδ（＝１−屈折率）である。

図２５にその測定結果を示す。この図における横軸はＸ線の入射角度を、縦軸はＸ線の反射率をそれぞれ示している。図２５は、実際に分析用試料のＸ線反射率を測定した際に得られたパターン（破線）と、基板上に２層の酸素不足型のＴａ酸化物層が存在していることを仮定してフィッティングを行った結果（実線）とを示している。この図を見ると、実測の反射率パターンとフィッティングによって得られた反射率パターンとは、非常に良い一致を示している。なお、ここには図示していないが、基板上に単層の酸素不足型のＴａ酸化物層が存在していることを仮定してフィッティングを行った場合、測定データを良好に再現する事は出来なかった。

この２層の積層構造を仮定してフィッティングしたときの解析結果を表４に示す。

この表から、基板側に存在する第１の酸素不足型のＴａ酸化物層の膜厚は２６.６ｎｍで、δは２８.５×１０^−６であり、表面側に存在する第２のＴａ酸化物層の膜厚は８.１ｎｍで、δは２２.２×１０−６であるという値が得られた。これらのδの値から正確な組成を導出するのは難しいが、金属Ｔａのδは３９×１０^−６、Ｔａ_２Ｏ_５のδは２２×１０^−６である事等から、およその推測はできる。すなわち、第１の酸素不足型のＴａ酸化物層をＴａＯ_ｘと表した時、ｘは１.５４と計算でき、当初の設定通り、非化学量論的な組成を有するＴａの酸化物になっていると考えられる。また、第２のＴａ酸化物層をＴａＯ_ｙと表した時、ｙは２.４７と計算できた。この値は、化学量論的組成を有するＴａの酸化物であるＴａ_２Ｏ_５（ＴａＯ_２.５）に非常に近い値となっているが、若干の酸素が欠損した状態になっている。

以上の結果は、最初に説明したように、分析用に用意した試料の測定結果であるが、実際に作製した素子Ｏでも、ほぼ同様の構造が出来ていると考えられる。すなわち、第１の酸素不足型のＴａ酸化物層１７０４と第２のＴａ酸化物層１７０５との２層構造が電極で挟まれた構造になっていると考えられる。

ここで、第２のＴａ酸化物層について若干の考察を行う。上述のように、第２の酸素不足型のＴａ酸化物層は化学両論量論的組成を有するＴａ_２Ｏ_５に近い組成を有していた。しかしながら、以下に述べる簡単な考察から、この第２のＴａ酸化物層は絶縁体とはかなりかけ離れた電気的特性を有している。

一般に、化学量論的組成を有するＴａ_２Ｏ_５は絶縁体と考えられている。絶縁体の一般的な定義に従うと、抵抗率が１０^８Ωｃｍ以上の材料とされている（出展：「集積回路のための半導体工学」 工業調査会（１９９２年） 宇佐美晶、兼房慎ニ、前川隆雄、友景肇、井上森男）。もし、本実施の形態の第２のＴａ酸化物層が絶縁体であって抵抗率が１０^８Ωｃｍと仮定した場合、０.５μｍ×０.５μｍ（本実施の形態での素子領域１７０８の面積）の円形で８ｎｍの膜厚（第２のＴａ酸化物層のおよその膜厚）を有しているとすれば、抵抗値は４×１０^９Ω程度となるはずである（「抵抗値＝抵抗率×膜厚／面積」で計算）。さらに、もし、第２のＴａ酸化物層の膜厚が１ｎｍとしても、抵抗値は５×１０^８Ωとなる。一方で、素子Ｏの初期抵抗は、表３を参照して、１０００Ω程度であり、絶縁体を仮定した場合に比べて、少なくとも６〜７桁程度は低くなっている。この計算の結果からも本実施の形態で形成した第２のＴａ酸化物層は、絶縁体ではなく、導電性の酸化物層である事が分かる。組成が絶縁体のＴａ_２Ｏ_５に近いにも関わらず、抵抗が低いのは、おそらく、酸素が欠損して欠陥が膜中に形成され、この欠陥を介して電流が流れているためであると考えられる。

以上の事より、第２のＴａ酸化物層は、以下では、導電性の第２の酸素不足型のＴａ酸化物層、もしくは、単に、第２の酸素不足型のＴａ酸化物層と呼ぶ。

なお、本実施の形態では、下部電極にＴａＮを用い、上部電極にＰｔを用いた結果について説明したが、これに限定されるものではない。すなわち、実施の形態２で述べた動作しやすい電極と動作しにくい電極の組み合わせで不揮発性記憶素子を構成すれば良い。具体的には、図２３で、下部電極１７０３に動作しにくい電極材料（例えば、Ｔａ、Ｔｉ、Ａｌ等）を用い、上部電極１７０７に動作しやすい電極材料（例えば、Ｐｔ、Ｉｒ、Ａｇ、Ｃｕ、Ａｕ等）を用いたような構造を作製すれば良い。すると、フォーミング工程なしに、上部電極１７０７に正の電圧を有する電気的パルスを印加した場合に、抵抗値が高くなるような動作を安定して示す不揮発性記憶素子が実現できるのである。

また、不揮発性記憶素子の構造は、図２３のような構造に限定されない。つまり、酸素濃度が高く抵抗の高い第２の酸素不足型のＴａ酸化物層と接するように動作しやすい電極材料が接するように設置すれば良い。従って、図２６（ａ）に示すように、第２の酸素不足型のＴａ酸化物層１７０５Ａは、下部電極１７０３Ａの上に堆積されていても良い。この場合、下部電極１７０３Ａに動作し易い電極を用い、上部電極１７０７Ａに動作しにくい電極を用いれば、フォーミング工程なしで、下部電極に正の電圧を印加した時に高抵抗化するような抵抗変化を安定して示す不揮発性記憶素子が実現できる。

なお、図２６（ａ）の場合、第２の酸素不足型のＴａ酸化物層１７０５Ａを酸化によって形成することは困難であり、スパッタリングまたは化学気相堆積法を使って堆積して形成する必要がある。例えばスパッタリング法の場合、まず、堆積時の酸素ガス流量比が高い条件でスパッタリングを行って高酸素含有率で高抵抗な第２のＴａ酸化物層１７０５Ａを形成するその後、酸素ガス流量比を低くして第一のＴａ酸化物層１７０４Ａを堆積すれば良い。

さらに、図２６（ｂ）に示すように第１の酸素不足型のＴａ酸化物層１７０４Ｂが単層ではなく、２層以上の組成の異なるＴａ酸化物層によって形成されていても良い。また、組成が連続的に変化しているようなＴａ酸化物層によって形成されていても良い。但しこの場合、第２の酸素不足型のＴａ酸化物層１７０５Ｂの酸素含有率が第１の酸素不足型のＴａ酸化物層１７０４Ｂを構成する各層の酸素含有率よりも高くなっている必要がある。図２６（ｂ）は便宜上、第２の酸素不足型のＴａ酸化物層１７０５Ｂと上部電極を接しているように表現したが、図２６（ａ）のように下部電極側に設けても良い。

（第４の実施の形態）
第３の実施の形態では、第２の酸素不足型のＴａ酸化物層を８ｎｍ程度形成した不揮発性記憶素子の抵抗変化及び構造について説明した。本実施の形態では、さらに薄い第２の酸素不足型のＴａ酸化物層を形成した場合の結果について述べる。

なお、本実施の形態で説明する内容は、第２の酸素不足型のＴａ酸化物層が不揮発性記憶素子の抵抗変化動作に与える影響のみを調べるために行った実験の結果であり、作製した素子の電極は上下ともにＰｔで構成されている。また、本実施の形態の不揮発性記憶素子は、第２の実施の形態の不揮発性記憶素子とは、素子を構成する材料は異なるものの素子を構成する要素は同じであるので、図２３を利用して、以下の製造方法を説明する。

［不揮発性記憶素子の製造方法］
本実施の形態で作製した不揮発性記憶素子の第２の酸素不足型のＴａ酸化物層は、第１の酸素不足型のＴａ酸化物層を堆積したスパッタリング装置内で形成した。以下、具体的な手順について説明する。

素子の作製の手順は第１から第３の実施の形態と類似しており、まず、基板１７０１、酸化物層１７０２及び、Ｐｔからなる下部電極層１７０３の積層構造を形成した。その後、下部電極層１７０３上に、第１の酸素不足型のＴａ酸化物層１７０４を、Ｔａターゲットをアルゴンガスと酸素ガス中でスパッタリングするいわゆる反応性スパッタリングで形成した。このときの成膜条件は、第１及び第２の実施の形態と同じく、スパッタ時のパワーは２５０Ｗ、ＡｒガスとＯ_２ガスとをあわせた全ガス圧力は３．３Ｐａ、酸素ガスの流量比は３．４％、基板の設定温度は３０℃、成膜時間は７分とした。これにより、酸素含有率が約５８ａｔ％、すなわち、ＴａＯ_１．４と表すことができる第１の酸素不足型のＴａ酸化物層１７０４が３０ｎｍ堆積された。

その後、ガス圧力の条件およびパワー等のスパッタリングの条件はそのままにして、Ｔａターゲットとそれに対向して設置されている基板１７０１との間にシャッターを挿入し、その状態を所定時間保持した。これにより、第１の酸素不足型のＴａ酸化物層１７０４の最表面が酸素プラズマによって酸化された。その結果、第１の酸素不足型のＴａ酸化物層１７０４の表面に、当該第１の酸素不足型のＴａ酸化物層１７０４よりも酸素含有率の高い第２の酸素不足型のＴａ酸化物層１７０５が形成された（第２の酸素不足型のＴａ酸化物層１７０５の分析結果については後述する）。

その後、第２のＴａ酸化物層１７０５上に、Ｐｔから成る上部電極層１７０７を形成しフォトレジスト工程とドライエッチング工程によって、素子領域１７０８を形成した。なお、素子領域１７０は、本実施の形態では、直径が３μｍの円形の島状である。

本実施の形態においては、上記の酸素プラズマによる酸化処理時間（酸素プラズマ暴露時間）を変化させることにより、素子Ｑ及びＲを作製した。また、比較例として、酸素プラズマに曝していない素子Ｓも作製した。つまり、素子Ｒは、第１の酸素不足型のＴａ酸化物を堆積した直後、上部電極を堆積して作製した。作製した素子と酸素プラズマ暴露時間との関係を表５にまとめて示す。

以下では、このようにして作製された素子Ｑ、Ｒ、Ｓの特性等について説明する。

[素子Ｑ，Ｒ，Ｓの抵抗変化特性]
まず、素子Ｑ乃至Ｓの初期抵抗を測定し、その結果を表５に示した。なお、ここでも、素子の下部電極層と上部電極層との間に、閾値電圧よりも低い５０ｍＶの微弱な電圧を印加し、流れる電流を測定して初期の抵抗を求めた。

表５を参照すると、素子Ｑ（酸素プラズマ暴露時間０.５分）では６５０Ω、素子Ｒ（同１分）では１８９０Ωとなっていた。一方で、素子Ｓ（同０分）は１１Ωで非常に低い値であった。この結果は、第１の酸素不足型のＴａ酸化物層を酸素プラズマに曝す事で第２の酸素不足型のＴａ酸化物層が形成され、これにより初期抵抗が増加したと解釈できる。

次に、素子Ｑ及びＲに対して電気的パルスを印加して、抵抗変化を起こさせたときの特性について説明する。

図２７は、本実施の形態に係る不揮発性記憶素子が備える抵抗変化層の抵抗値と印加した電気的パルスとの関係を示す図であり、図２７（ａ）乃至（ｃ）はそれぞれ素子Ｑ乃至Ｓおける測定結果を示している。なお、ここで、抵抗変化を起こさせるために、下部電極層１７０３と上部電極層１７０７との間に、パルス幅が１００ｎｓｅｃで、それぞれ負電圧−２．０Ｖ及び正電圧３．０Ｖの２種類の電気的パルスを交互に繰り返し印加した。

まず、酸素プラズマを０．５分照射して得られた素子Ｑの抵抗変化特性を示す図２７（ａ）を見ると、測定直後の初期状態の試料に負電圧−２．０Ｖの電気的パルスを加えると、抵抗値が６５０Ωから約５０Ωに低下しているのが分かる。その後、正電圧３．０Ｖの電気的パルスで抵抗値が５０００Ωに増加しており、その後、５０Ωと５０００Ωの間で、非常に安定した可逆的抵抗変化が起こっていることを確認することができる。つまり、フォーミング工程なしで、いきなり安定した抵抗変化が観測されている。

また、図２７（ｂ）から分かるように、酸素プラズマを１分間照射して得られた素子Ｒでも測定した範囲内で安定的に可逆的抵抗変化が起こっており、初期抵抗が１８９０Ωであった素子に、−２Ｖの電気的パルスを加えると抵抗値が約２００Ωに減少し、次に＋３Ｖの電気的パルスを加えると抵抗値が２０００Ωに増加している。この場合も、フォーミング工程が必要なく安定に抵抗変化が起こっている。

しかしながら、素子Ｓの抵抗変化特性を示す図２７（ｃ）を見ると、−２．０Ｖ及び３．０Ｖの２種類の電気的パルスを加えても、抵抗変化が起こっていない事が分かる。素子Ｒは、酸素プラズマ暴露時間が０分、すなわち、第１の酸素不足型のＴａ酸化物層１７０４を堆積直後に第２電極１７０７を堆積して作製しており、第２の酸素不足型のＴａ酸化物層１７０５が存在しないか、したとしても非常に薄い状態であると考えられる。これらの結果から、フォーミング工程なしに、抵抗変化を生じさせるには、第２の酸素不足型のＴａ酸化物層１７０５の存在が必要であると考えられる。

このように、第２の酸素不足型のＴａ酸化物層１７０５が存在している素子Ｑ及びＲにおいては、可逆的な抵抗変化を確認することができる。以下では、素子Ｑ及びＲに相当するＴａ酸化物層を分析した結果について述べる。

［Ｔａ酸化物層の分析］
素子Ｑ及びＲにおける抵抗変化層１７０６の構造を解析するため、上記の第３の実施の形態と同じく、分析用の試料を作製し分析を行った。

すなわち、単結晶シリコン基板上に厚さ２００ｎｍの酸化物層が形成された基板上に、素子Ｑ及びＲと全く同じ条件で、第１の酸素不足型の酸化物を堆積して、それに続く酸素プラズマの照射処理まで行った試料をそれぞれ用意した。これらの試料を、それぞれ試料Ｑ’及び試料Ｒ’と表記する。それぞれ試料の酸素プラズマ暴露時間と、後述の分析結果をまとめた結果を表６に示す。なお、試料Ｑ’及びＲ’の上には、上部電極層１７０７に相当するＰｔは堆積されていないため、抵抗変化層が露出された状態となっている。

表６を参照すると、試料Ｑ’の第１の酸素不足型のＴａ酸化物の膜厚は、２８.６ｎｍであり、ＴａＯ_ｘと表した時にｘは１.４３であった。第２の酸素不足型のＴａ酸化物層の膜厚は非常に薄く１.１ｎｍ程度で、ＴａＯ_ｙと表した時にｙは２.４５であった。また、試料Ｒ’の第１の酸素不足型のＴａ酸化物の膜厚は、２８.７ｎｍでＴａＯ_ｘと表した時にｘは１.４３であり、第２の酸素不足型のＴａ酸化物層の膜厚は試料Ｑ’とほぼ同等の１.２ｎｍ程度で、ＴａＯ_ｙと表した時にｙは２.０７であった。

上記のいずれの場合も、第１の酸素不足型のＴａ酸化物層は、ほぼ当初の狙いどおりの組成（ｘ＝１.４）である。第２の酸素不足型のＴａ酸化物層は、化学量論的組成（Ｔａ２Ｏ５）よりも酸素が不足した値となっており、膜厚は、非常に薄く１ｎｍ程度であった。

素子Ｑ及びＲと試料Ｑ’及びＲ’とでは、全く同一の条件でスパッタリングし、酸素プラズマ照射処理を行っているので、素子Ｑ及びＲにおいても、試料Ｑ’及びＲ’と同様に、第１の酸素不足型のＴａ酸化物層１７０４と上部電極１７０７との間には第２の酸素不足型のＴａ酸化物層１７０５が存在していると考えられる。したがって、素子Ｑでは、試料Ｑ’と同様の膜厚が１．１ｎｍの第２の酸素不足型の酸化物層１７０５が形成されており、素子Ｑでは、試料Ｑ’と同様の膜厚が１．２ｎｍの第２の酸素不足型の酸化物層１７０５が形成されていると考えられる。

上述したように、素子Ｑ及びＲでは、フォーミング工程なしで安定した抵抗変化現象が認められる。しかしながら、酸素含有率が高い第２の酸素不足型のＴａ酸化物層が存在しない素子Ｓでは、少なくともフォーミング工程なしでは抵抗変化現象が観測されない。すなわち、フォーミング工程なしに抵抗変化を発現させるには、第２の酸素不足型のＴａ酸化物の存在が不可欠であると考えられる。そして、この第２の酸素不足型のＴａ酸化物は、本実施の形態範囲では、ＴａＯ_ｙと表現した時に、ｙが２．１程度であれば良く、膜厚も１ｎｍ程度であれば良い事になる。

従って、上記の実施の形態３の結果と合わせて考えると、第２の酸素不足型のＴａ酸化物層は、少なくとも１ｎｍ以上８ｎｍ以下の膜厚であれば、フォーミングレスで動作可能である。また、酸素含有率は、本実施の形態から、ｙが２.１以上であれば良い。但し、ｙが２.５になれば、化学量論的組成Ｔａの酸化物、すなわち、絶縁体のＴａ_２Ｏ_５になってしまい、好ましくない。従って、ｙは、２.５を超えない値をとる必要がある。

なお、上記の第３及び第４の実施の形態では、第２の酸素不足型のＴａ酸化物層１７０５の形成に酸素プラズマによる酸化法を用いたが、これに限定されない。すなわち、酸素不足型のＴａ酸化物が形成できれば、これ以外の酸素ガスによる酸化や、スパッタリングや化学気相堆積法を用いて形成しても良い。

また、上記の第３及び第４の実施の形態では、Ｔａ酸化物層の解析にＸ線反射率法を用いたが、これに限定されるものではない。これ以外の方法として、ラザフォード後方散乱法（ＲＢＳ）、オージェ電子分光法（ＡＥＳ）、蛍光Ｘ線分析法（ＸＰＳ）や電子線マイクロアナリシス法（ＥＰＭＡ）等の機器分析手法も利用可能である。

なお、上記の第１乃至第４の実施の形態では、不揮発性記憶素子の下部電極層５０３もしくは１７０３の膜厚を１００ｎｍ、酸素不足型のＴａ酸化物層の膜厚５０４もしくは抵抗変化層１７０６の膜厚を約３０ｎｍ、上部電極層５０５もしくは１７０７を１５０ｎｍとしたが、これは、本実施の形態で用いた素子加工プロセスの容易さから決定した値であり、これらの各膜厚に限定されるものではない。

また、上記の第１乃至第４の実施の形態では、下部電極層５０３もしくは１７０３、酸素不足型のＴａ酸化物層の膜厚５０４もしくは抵抗変化層１７０６、上部電極層５０５もしくは１７０７のいずれもスパッタリング法により形成したが、これに限定されるものではなく、化学気相堆積等の方法を用いて形成しても良い。

（第５の実施の形態）
上述した第１から第４の実施の形態に係る不揮発性記憶素子は、種々の形態の不揮発性半導体装置へ適用することが可能である。第５の実施の形態に係る半導体装置は、第１から第４の実施の形態に係る不揮発性記憶素子を備える不揮発性半導体装置であって、ワード線とビット線との交点（立体交差点）にアクティブ層を介在させた、いわゆるクロスポイント型のものである。

［第５の実施の形態に係る半導体装置の構成］
図２８は、本発明の第５の実施の形態に係る不揮発性半導体装置の構成を示すブロック図である。また、図２９は、図２８におけるＡ部の構成（４ビット分の構成）を示す斜視図である。

図２８に示すように、本実施の形態に係る不揮発性半導体装置２００は、半導体基板上に、メモリ本体部２０１を備えており、このメモリ本体部２０１は、メモリアレイ２０２と、行選択回路／ドライバ２０３と、列選択回路／ドライバ２０４と、情報の書き込みを行うための書き込み回路２０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定するセンスアンプ２０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路２０７とを具備している。また、不揮発性半導体装置２００は、外部から入力されるアドレス信号を受け取るアドレス入力回路２０８と、外部から入力されるコントロール信号に基づいて、メモリ本体部２０１の動作を制御する制御回路２０９とをさらに備えている。

メモリアレイ２０２は、図２８および図２９に示すように、半導体基板の上に互いに平行に形成された複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…と、これらの複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…の上方にその半導体基板の主面に平行な面内において互いに平行に、しかも複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…に立体交差するように形成された複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…とを備えている。

また、これらの複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…と複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…との立体交差点に対応してマトリクス状に設けられた複数のメモリセルＭ１１１，Ｍ１１２，Ｍ１１３，Ｍ１２１，Ｍ１２２，Ｍ１２３，Ｍ１３１，Ｍ１３２，Ｍ１３３，…（以下、「メモリセルＭ１１１，Ｍ１１２，…」と表す）が設けられている。

ここで、メモリセルＭ１１１，Ｍ１１２，…は、第１の実施の形態に係る不揮発性記憶素子に相当し、例えば、酸素不足型のＴａ酸化物を含む抵抗変化層を有している。ただし、本実施の形態において、これらのメモリセルＭ１１１，Ｍ１１２，…は、後述するように、電流抑制素子を備えている。

なお、図２８におけるメモリセルＭ１１１，Ｍ１１２，…は、図２９において符号２１０で示されている。

アドレス入力回路２０８は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ２０３へ出力するとともに、列アドレス信号を列選択回路／ドライバ２０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ１１１，Ｍ１１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。

制御回路２０９は、情報の書き込みサイクルにおいては、データ入出力回路２０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路２０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路２０９は、読み出し用電圧の印加を指示する読み出し信号を列選択回路／ドライバ２０４へ出力する。

行選択回路／ドライバ２０３は、アドレス入力回路２０８から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。

また、列選択回路／ドライバ２０４は、アドレス入力回路２０８から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。

書き込み回路２０５は、制御回路２０９から出力された書き込み信号を受け取った場合、行選択回路／ドライバ２０３に対して選択されたワード線に対する電圧の印加を指示する信号を出力するとともに、列選択回路／ドライバ２０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。

また、センスアンプ２０６は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定する。その結果得られた出力データＤＯは、データ入出力回路２０７を介して、外部回路へ出力される。

［第５の実施の形態に係る不揮発性半導体装置が備える不揮発性記憶素子の構成］
図３０は、本発明の第５の実施の形態に係る不揮発性半導体装置が備える不揮発性記憶素子の構成を示す断面図である。なお、図３０では、図２９のＢ部における構成が示されている。

図３０に示すように、本実施の形態に係る不揮発性半導体装置が備える不揮発性記憶素子２１０は、銅配線である下部配線２１２（図２９におけるワード線ＷＬ１に相当する）と同じく上部配線２１１（図２９におけるビット線ＢＬ１に相当する）との間に介在しており、下部電極２１７と、電流抑制素子２１６と、内部電極２１５と、抵抗変化層２１４と、上部電極２１３とがこの順に積層されて構成されている。

ここで、内部電極２１５、抵抗変化層２１４、および上部電極２１３は、図５に示した実施の形態１に係る不揮発性記憶素子５００における下部電極層５０３、抵抗変化層５０４、および上部電極層５０５、もしくは、図２３に示した実施の形態２乃至４に係る不揮発性記憶素子１７００における下部電極層１７０３、抵抗変化層１７０６、および上部電極層１７０７にそれぞれ相当する。したがって、抵抗変化層２１４は、第１から第４の実施の形態と同様にして形成される。

ここで、抵抗変化層２１４に接するように形成された上部電極２１３と内部電極２１５を異なる材料によって構成される事で、安定的に動作する不揮発性記憶素子を構成できる。例えば、上部電極２１３をＰｔで、内部電極２１５をＷで形成すれば、上部電極２１３の近傍でのみ動作する不揮発性記憶素子となる。

電流抑制素子２１６は、内部電極２１５を介して、抵抗変化層２１４と直列接続されている。この電流抑制素子２１６は、ＭＩＭ（Metal-Insulator-Metal；金属−絶縁体−金属の意味）ダイオード又はＭＳＭ（Metal-Semiconductor-Metal；金属−半導体−金属の意味）ダイオードに代表される素子であり、電圧に対して非線形な電流特性を示すものである。また、この電流抑制素子２１６は、電圧に対して双方向性の電流特性を有しており、所定の閾値電圧Ｖｆ（一方の電極を基準にして例えば＋１Ｖ以上または−１Ｖ以下）で導通するように構成されている。

［第５の実施の形態に係る不揮発性半導体装置が備える不揮発性記憶素子の変形例の構成］
本実施の形態に係る不揮発性半導体装置が備える不揮発性記憶素子の構成は、図３０に示したものに限られるわけではなく、以下に示すような構成であってもよい。

図３１（ａ）から（ｇ）は、本発明の第５の実施の形態に係る不揮発性半導体装置が備える不揮発性記憶素子の変形例の構成を示す断面図である。

図３１（ａ）には、図３０に示す構成と異なり、内部電極を備えず、抵抗変化層２１４が電流抑制素子２１６の上に形成されている構成が示されている。ここで、電流抑制素子２１６の抵抗変化層２１４と接する部分が、上部電極２１３と異なる材料によって形成されていれば良い。

図３１（ｂ）は、図３０に示す構成と異なり、下部電極、内部電極、および上部電極を備えず、抵抗変化層２１４が電流抑制素子２１６の上に形成されている構成が示されている。ここでも、電流抑制素子２１６の抵抗変化層２１４と接する部分が、上部配線２１３と異なる材料によって形成されていれば良い。

また、図３１（ｃ）には、図３０に示す構成と異なり、下部電極を備えていない構成が示されている。他方、図示はしないが、上部電極を備えていない構成も考えられる。

図３１（ｄ）には、図３０に示す構成と異なり、内部電極および電流抑制素子を備えていない構成が示されている。ここでも、下部電極２１７と上部電極２１３が異なる材料によって形成されていれば良い。

図３１（ｅ）には、さらに上部電極および下部電極を備えていない構成が示されている。この場合は、下部配線２１２と上部配線２１１が異なる材料により形成されていれば良い。

また、図３１（ｆ）には、図３０に示す構成と異なり、内部電極を備えず、その代わりにオーミック抵抗層２１８を備える構成が示されており、図３１（ｇ）には、内部電極の代わりに第２の抵抗変化層２１９を備える構成が示されている。こらの場合も、抵抗層２１８や抵抗変化層２１９を下部電極ととらえれば、これらと上部電極２１３が異なる材料により構成されていれば良い。

なお、以上に示した変形例において、上部電極を備えていない場合は上部配線２１１が不揮発性記憶素子の上部電極として機能し、また、下部電極を備えていない場合は下部配線２１２が不揮発性記憶素子の下部電極として機能することになる。

また、メモリセルの数が比較的少ない場合、選択されないメモリセルへの回り込み電流が少なくなる。このような場合、上述したような電流抑制素子を備えない構成とすることが考えられる。

以上のように、本実施の形態に係る不揮発性半導体装置が備える不揮発性記憶素子については、種々の構成が考えられる。

［多層化構造の不揮発性半導体装置の構成例］
図２８および図３０に示した本実施の形態に係る不揮発性半導体装置におけるメモリアレイを、３次元に積み重ねることによって、多層化構造の不揮発性半導体装置を実現することができる。

図３２は、本発明の多層化構造の不揮発性半導体装置が備えるメモリアレイの構成を示す斜視図である。図３２に示すように、この不揮発性半導体装置は、図示しない半導体基板の上に互いに平行に形成された複数の下部配線２１２と、これらの複数の下部配線２１２の上方にその半導体基板の主面に平行な面内において互いに平行に、しかも複数の下部配線２１２に立体交差するように形成された複数の上部配線２１１と、これらの複数の下部配線２１２と複数の上部配線２１１との立体交差点に対応してマトリクス状に設けられた複数のメモリセル２１０とを備えるメモリアレイが、複数積層されてなる多層化メモリアレイを備えている。

なお、図３２に示す例では、配線層が５層であり、その立体交差点に配される不揮発性記憶素子が４層の構成となっているが、必要に応じてこれらの層数を増減してもよいことは勿論である。

このように構成された多層化メモリアレイを設けることによって、超大容量不揮発性メモリを実現することが可能となる。

［不揮発性半導体装置の動作例］
次に、情報を書き込む場合の書き込みサイクルおよび情報を読み出す場合の読み出しサイクルにおける第５の実施の形態に係る不揮発性半導体装置の動作例について、図３３に示すタイミングチャートを参照しながら説明する。

図３３は、本発明の第５の実施の形態に係る不揮発性半導体装置の動作例を示すタイミングチャートである。なお、ここでは、抵抗変化層が高抵抗状態の場合を情報「１」に、低抵抗状態の場合を情報「０」にそれぞれ割り当てたときの動作例を示す。また、説明の便宜上、メモリセルＭ１１１およびＭ１２２について情報の書き込みおよび読み出しをする場合のみについて示す。

図３３におけるＶＰは、抵抗変化素子と電流抑制素子とで構成されたメモリセルの抵抗変化に必要なパルス電圧を示している。ここでは、ＶＰ／２＜閾値電圧Ｖｆの関係が成り立つことが望ましい。なぜなら、非選択のメモリセルに回り込んで流れる漏れ電流を抑えることができるからである。その結果、情報を書き込む必要のないメモリセルへ供給される余分な電流を抑制することができ、低消費電流化をより一層図ることができる。また、非選択のメモリセルへの意図しない浅い書き込み（一般にディスターブと称される）が抑制されるなどの利点もある。

また、図３３において、１回の書き込みサイクルに要する時間である書き込みサイクル時間をｔＷで、１回の読み出しサイクルに要する時間である読み出しサイクル時間をｔＲでそれぞれ示している。

メモリセルＭ１１１に対する書き込みサイクルにおいて、ワード線ＷＬ０にはパルス幅ｔＰのパルス電圧ＶＰが印加され、そのタイミングに応じて、ビット線ＢＬ０には同じく０Ｖの電圧が印加される。これにより、メモリセルＭ１１１に情報「１」を書き込む場合の書き込み用電圧が印加され、その結果、メモリセルＭ１１１の抵抗変化層が高抵抗化する。すなわち、メモリセルＭ１１１に情報「１」が書き込まれたことになる。

次に、メモリセルＭ１２２に対する書き込みサイクルにおいて、ワード線ＷＬ１にはパルス幅ｔＰの０Ｖの電圧が印加され、そのタイミングに応じて、ビット線ＢＬ１には同じくパルス電圧ＶＰが印加される。これにより、Ｍ１２２に情報「０」を書き込む場合の書き込み用電圧が印加され、その結果、メモリセルＭ１２２の抵抗変化層が低抵抗化する。すなわち、メモリセルＭ１２２に情報「０」が書き込まれたことになる。

メモリセルＭ１１１に対する読み出しサイクルにおいては、書き込み時のパルスよりも振幅が小さいパルス電圧であって、０Ｖよりも大きくＶＰ／２よりも小さい値の電圧が、ワード線ＷＬ０に印加される。また、このタイミングに応じて、書き込み時のパルスよりも振幅が小さいパルス電圧であって、ＶＰ／２よりも大きくＶＰよりも小さい値の電圧が、ビット線ＢＬ０に印加される。これにより、高抵抗化されたメモリセルＭ１１１の抵抗変化層２１４の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、情報「１」が読み出される。

次に、メモリセルＭ１２２に対する読み出しサイクルにおいて、先のメモリセルＭ１１１に対する読み出しサイクルと同様の電圧がワード線ＷＬ１およびビット線ＢＬ１に印加される。これにより、低抵抗化されたメモリセルＭ１２２の抵抗変化層２１４の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、情報「０」が読み出される。

（第６の実施の形態）
第６の実施の形態に係る不揮発性半導体装置は、第１から第４の実施の形態に係る不揮発性記憶素子を備える不揮発性半導体装置であって、１トランジスタ／１不揮発性記憶部のものである。

［第６の実施の形態に係る不揮発性半導体装置の構成］
図３４は、本発明の第６の実施の形態に係る不揮発性半導体装置の構成を示すブロック図である。また、図３５は、図３４におけるＣ部の構成（２ビット分の構成）を示す断面図である。

図３４に示すように、本実施の形態に係る不揮発性半導体装置３００は、半導体基板上に、メモリ本体部３０１を備えており、このメモリ本体部３０１は、メモリアレイ３０２と、行選択回路／ドライバ３０３と、列選択回路３０４と、情報の書き込みを行うための書き込み回路３０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定するセンスアンプ３０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路３０７とを具備している。また、不揮発性半導体装置３００は、セルプレート電源（ＶＣＰ電源）３０８と、外部から入力されるアドレス信号を受け取るアドレス入力回路３０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部３０１の動作を制御する制御回路３１０とをさらに備えている。

メモリアレイ３０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…と、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…およびビット線ＢＬ０，ＢＬ１，ＢＬ２，…の交点に対応してそれぞれ設けられた複数のトランジスタＴ１１，Ｔ１２，Ｔ１３，Ｔ２１，Ｔ２２，Ｔ２３，Ｔ３１，Ｔ３２，Ｔ３３，…（以下、「トランジスタＴ１１，Ｔ１２，…」と表す）と、トランジスタＴ１１，Ｔ１２，…と１対１に設けられた複数のメモリセルＭ２１１，Ｍ２１２，Ｍ２１３，Ｍ２２１，Ｍ２２２，Ｍ２２３，Ｍ２３１，Ｍ２３２，Ｍ２３３（以下、「メモリセルＭ２１１，Ｍ２１２，…」と表す）とを備えている。

また、メモリアレイ３０２は、ワード線ＷＬ０，ＷＬ１，ＷＬ２，…に平行して配列されている複数のプレート線ＰＬ０，ＰＬ１，ＰＬ２，…を備えている。

図３４に示すように、ワード線ＷＬ０，ＷＬ１の上方にビット線ＢＬ０が配され、そのワード線ＷＬ０，ＷＬ１とビット線ＢＬ０との間に、プレート線ＰＬ０，ＰＬ１が配されている。

ここで、メモリセルＭ２１１，Ｍ２１２，…は、第１から第４の実施の形態に係る不揮発性記憶素子に相当し、抵抗変化層を有している。より具体的には、図３５における不揮発性記憶素子３１３が、図３４におけるメモリセルＭ２１１，Ｍ２１２，…に相当し、この不揮発性記憶素子３１３は、上部電極３１４、抵抗変化層３１５、および下部電極３１６から構成されている。ここで、上部電極３１４を構成する材料と下部電極３１６を構成する材料が異なっていれば、上記の第１から第４の実施の形態で説明したように安定した抵抗変化が得られる。

なお、図３５における３１７はプラグ層を、３１８は金属配線層を、３１９はソース／ドレイン領域をそれぞれ示している。

図３４に示すように、トランジスタＴ１１，Ｔ１２，Ｔ１３，…のドレインはビット線ＢＬ０に、トランジスタＴ２１，Ｔ２２，Ｔ２３，…のドレインはビット線ＢＬ１に、トランジスタＴ３１，Ｔ３２，Ｔ３３，…のドレインはビット線ＢＬ２に、それぞれ接続されている。

また、トランジスタＴ１１，Ｔ２１，Ｔ３１，…のゲートはワード線ＷＬ０に、トランジスタＴ１２，Ｔ２２，Ｔ３２，…のゲートはワード線ＷＬ１に、トランジスタＴ１３，Ｔ２３，Ｔ３３，…のゲートはワード線ＷＬ２に、それぞれ接続されている。

さらに、トランジスタＴ１１，Ｔ１２，…のソースはそれぞれ、メモリセルＭ２１１，Ｍ２１２，…と接続されている。

また、メモリセルＭ２１１，Ｍ２２１，Ｍ２３１，…はプレート線ＰＬ０に、メモリセルＭ２１２，Ｍ２２２，Ｍ２３２，…はプレート線ＰＬ１に、メモリセルＭ２１３，Ｍ２２３，Ｍ２３３，…はプレート線ＰＬ２に、それぞれ接続されている。

アドレス入力回路３０９は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ３０３へ出力するとともに、列アドレス信号を列選択回路３０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ２１１，Ｍ２１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。

制御回路３１０は、情報の書き込みサイクルにおいては、データ入出力回路３０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路３０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路３１０は、読み出し用電圧の印加を指示する読み出し信号を列選択回路３０４へ出力する。

行選択回路／ドライバ３０３は、アドレス入力回路３０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。

また、列選択回路３０４は、アドレス入力回路３０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。

書き込み回路３０５は、制御回路３１０から出力された書き込み信号を受け取った場合、列選択回路３０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。

また、センスアンプ３０６は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定する。その結果得られた出力データＤＯは、データ入出力回路３０７を介して、外部回路へ出力される。

なお、１トランジスタ／１不揮発性記憶部の構成である第６の実施の形態の場合、第５の実施の形態のクロスポイント型の構成と比べて記憶容量は小さくなる。しかしながら、ＭＩＭダイオード等のような電流抑制素子が不要であるため、ＣＭＯＳプロセスに容易に組み合わせることができ、また、動作の制御も容易であるという利点がある。

［不揮発性半導体装置の動作例］
次に、情報を書き込む場合の書き込みサイクルおよび情報を読み出す場合の読み出しサイクルにおける第６の実施の形態に係る不揮発性半導体装置の動作例について、図３６に示すタイミングチャートを参照しながら説明する。

図３６は、本発明の第６の実施の形態に係る不揮発性半導体装置の動作例を示すタイミングチャートである。なお、ここでは、抵抗変化層が高抵抗状態の場合を情報「１」に、低抵抗状態の場合を情報「０」にそれぞれ割り当てたときの動作例を示す。また、説明の便宜上、メモリセルＭ２１１およびＭ２２２について情報の書き込みおよび読み出しをする場合のみについて示す。

図３６において、ＶＰは、抵抗変化素子の抵抗変化に必要なパルス電圧を示しており、ＶＴはトランジスタの閾値電圧を示している。また、プレート線には、常時電圧VPが印加され、ビット線も、非選択の場合は電圧VPにプリチャージされている。

メモリセルＭ２１１に対する書き込みサイクルにおいて、ワード線ＷＬ０にはパルス幅ｔＰのパルス電圧２ＶＰ＋トランジスタの閾値電圧ＶＴよりも大きい電圧が印加され、トランジスタＴ１１がＯＮ状態となる。そして、そのタイミングに応じて、ビット線ＢＬ０にはパルス電圧２ＶＰが印加される。これにより、メモリセルＭ２１１に情報「１」を書き込む場合の書き込み用電圧が印加され、その結果、メモリセルＭ２１１の抵抗変化層が高抵抗化する。すなわち、メモリセルＭ２１１に情報「１」が書き込まれたことになる。

次に、メモリセルＭ２２２に対する書き込みサイクルにおいて、ワード線ＷＬ１にはパルス幅ｔＰのパルス電圧２ＶＰ＋トランジスタの閾値電圧ＶＴよりも大きい電圧が印加され、トランジスタＴ２２がＯＮ状態となる。そのタイミングに応じて、ビット線ＢＬ１には０Ｖの電圧が印加される。これにより、メモリセルＭ２２２に情報「０」を書き込む場合の書き込み用電圧が印加され、その結果、メモリセルＭ２２２の抵抗変化層が低抵抗化する。すなわち、メモリセルＭ２２２に情報「０」が書き込まれたことになる。

メモリセルＭ２１１に対する読み出しサイクルにおいては、トランジスタＴ１１をＯＮ状態にするために所定の電圧がワード線ＷＬ０に印加され、そのタイミングに応じて、書き込みの際のパルス幅よりも振幅が小さいパルス電圧が、ビット線ＢＬ０に印加される。これにより、高抵抗化されたメモリセルＭ２１１の抵抗変化層の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、情報「１」が読み出される。

次に、メモリセルＭ２２２に対する読み出しサイクルにおいて、先のメモリセルＭ２１１に対する読み出しサイクルと同様の電圧がワード線ＷＬ１およびビット線ＢＬ１に印加される。これにより、低抵抗化されたメモリセルＭ２２２の抵抗変化層の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、情報「０」が読み出される。

（第７の実施の形態）
第７の実施の形態に係る不揮発性半導体装置は、プログラム機能を有する第１から第４の実施の形態に係る不揮発性記憶素子を備える不揮発性半導体装置であって、所定の演算を実行する論理回路を備えるものである。

［不揮発性半導体装置の構成］
図３７は、本発明の第７の実施の形態に係る不揮発性半導体装置の構成を示すブロック図である。

図３７に示すように、本実施の形態に係る不揮発性半導体装置４００は、半導体基板４０１上に、ＣＰＵ４０２と、外部回路との間でデータの入出力処理を行う入出力回路４０３と、所定の演算を実行する論理回路４０４と、アナログ信号を処理するアナログ回路４０５と、自己診断を行うためのＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）回路４０６と、ＳＲＡＭ４０７と、これらＢＩＳＴ回路４０６およびＳＲＡＭ４０７と接続され、特定のアドレス情報を格納するための救済アドレス格納レジスタ４０８とを備えている。

図３８は、本発明の第７の実施の形態に係る不揮発性半導体装置が備える救済アドレス格納レジスタの構成を示すブロック図である。また、図３９は、同じく救済アドレス格納レジスタの構成を示す断面図である。

図３８および図３９に示すように、救済アドレス格納レジスタ４０８は、第１から第４の実施の形態に係る不揮発性記憶素子に相当する不揮発性記憶素子４０９と、その不揮発性記憶素子４０９に対して特定のアドレス情報を書き込むための書き込み回路４１０と、不揮発性記憶素子４０９に書き込まれているアドレス情報を読み出すための読み出し回路４１１と、ラッチ回路４１２とを備えている。

不揮発性記憶素子４０９は、書込み回路側４１０への切替え部と読出し回路４１１側への切替え部に接続されており、抵抗変化層４２１を、上部電極４２２と下部電極４２３とで挟むようにして構成されている。ここで、この不揮発性記憶素子４０９は、第１から第４の実施の形態に係る不揮発性記憶素子に相当する。

なお、図３９において、４２４はプラグ層を、４２５は金属配線層を、４２６はソース／ドレイン層をそれぞれ示している。

本実施の形態では、２層配線で、第１配線と第２配線との間に不揮発性記憶素子を設ける構成を示しているが、例えば、３層以上の多層配線とした上で、任意の配線間へ不揮発性記憶素子を配置したり、または、必要に応じて複数の配線間に配置したりするようにしてもよい。

［不揮発性半導体装置の動作例］
次に、上述したように構成される本実施の形態に係る不揮発性半導体装置の動作例について説明する。

以下、救済アドレス格納レジスタ４０８に対してアドレス情報の書き込みを行う場合について説明する。ＢＩＳＴ回路４０６は、診断指示信号ＴＳＴを受け取った場合、ＳＲＡＭ４０７のメモリブロックの検査を実行する。

なお、このメモリブロックの検査は、ＬＳＩの製造過程における検査の際、およびＬＳＩが実際のシステムに搭載された場合における各種の診断実行の際などに行われる。

メモリブロックの検査の結果、不良ビットが検出された場合、ＢＩＳＴ回路４０６は、書き込みデータ指示信号ＷＤを救済アドレス格納レジスタ４０８へ出力する。この書き込みデータ指示信号ＷＤを受け取った救済アドレス格納レジスタ４０８は、対応する不良ビットのアドレス情報を救済アドレス格納レジスタに格納する。

このアドレス情報の格納は、そのアドレス情報に応じて、該当するレジスタが備える抵抗変化層の抵抗状態を高抵抗化または低抵抗化することによって行われる。抵抗変化層の高抵抗化または低抵抗化は、第１の実施の形態の場合と同様にして実現される。

このようにして、救済アドレス格納レジスタ４０８に対するアドレス情報の書き込みが行われる。そして、ＳＲＡＭ４０７がアクセスされる場合、それと同時に救済アドレス格納レジスタ４０８に書き込まれているアドレス情報が読み出される。このアドレス情報の読み出しは、第１の実施の形態の場合と同様、抵抗変化層の抵抗状態に応じた出力電流値を検出することにより行われる。

このようにして救済アドレス格納レジスタ４０８から読み出されたアドレス情報と、アクセス先のアドレス情報とが一致する場合、ＳＲＡＭ４０７内に設けられている予備の冗長メモリセルにアクセスし、情報の読み取りまたは書き込みが行われる。

以上のようにして自己診断を行うことによって、製造工程の検査において外部の高価なＬＳＩテスタを用いる必要がなくなる。また、at Speedテストが可能になるという利点もある。さらには、検査をする際のみではなく、経時変化した場合にも不良ビットの救済が可能となるため、長期間に亘って高品質を保つことできるという利点もある。

本実施の形態に係る不揮発性半導体装置は、製造工程における１回のみの情報の書き込む場合と、製品出荷後に繰り返し情報を書き換える場合との何れにも対応することができる。

上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。

本発明の不揮発性記憶素子および不揮発性半導体装置は、高速動作が可能で、しかも安定した書き換え特性を有しており、デジタル家電、メモリカード、携帯型電話機、およびパーソナルコンピュータなどの種々の電子機器に用いられる不揮発性記憶素子等として有用である。

２００ 不揮発性半導体装置
２０１ メモリ本体部
２０２ メモリアレイ
２０３ 行選択回路／ドライバ
２０４ 列選択回路／ドライバ
２０５ 書き込み回路
２０６ センスアンプ
２０７ データ入出力回路
２０８ アドレス入力回路
２０９ 制御回路
２１０ 不揮発性記憶素子
２１１ 上部配線
２１２ 下部配線
２１３ 上部電極
２１４ 抵抗変化層
２１５ 内部電極
２１６ 電流抑制素子
２１７ 下部電極
２１８ オーミック抵抗層
２１９ 第２の抵抗変化層
３００ 不揮発性半導体装置
３０１ メモリ本体部
３０２ メモリアレイ
３０３ 行選択回路／ドライバ
３０４ 列選択回路
３０５ 書き込み回路
３０６ センスアンプ
３０７ データ入出力回路
３０８ セルプレート電源
３０９ アドレス入力回路
３１０ 制御回路
３１３ 不揮発性記憶素子
３１４ 上部電極
３１５ 抵抗変化層
３１６ 下部電極
４００ 不揮発性半導体装置
４０１ 半導体基板
４０２ ＣＰＵ
４０３ 入出力回路
４０４ 論理回路
４０５ アナログ回路
４０６ ＢＩＳＴ回路
４０７ ＳＲＡＭ
４０８ 救済アドレス格納レジスタ
４０９ 不揮発性記憶素子
４１０ 書き込み回路
４１１ 読み出し回路
４１２ ラッチ回路
５００ 不揮発性記憶素子
５０１ 基板
５０２ 酸化物層
５０３ 第１（下部）電極層
５０４ 抵抗変化層（酸素不足型タンタル酸化物層）
５０５ 第２（上部）電極層
１４０１ 第１（下部）電極層
１４０２ 酸素不足型タンタル酸化物層
１４０３ 第２（上部）電極層
１４０４ 酸素原子
１５０１ 第１（下部）電極層
１５０２ 酸素不足型タンタル酸化物層
１５０３ 第２（上部）電極層
１５０４ 酸素原子
１５０５ 酸素
１７００ 不揮発性記憶素子
１７０１ 基板
１７０２ 酸化物層
１７０３ 第１（下部）電極層
１７０４ 第１の酸素不足型タンタル酸化物層
１７０５ 第２の酸素不足型タンタル酸化物層
１７０６ 抵抗変化層（酸素不足型タンタル酸化物層）
１７０７ 第２（上部）電極層
１７０８ 素子領域
２０００ ４端子を有する不揮発性記憶素子
２００１ 第１電極
２００２ 第２電極
２００３ 第３電極
２００４ 第４電極
２００５ 酸素不足型タンタル酸化物層
ＢＬ０，ＢＬ１，… ビット線
Ｍ１１，Ｍ１２，… メモリセル
Ｔ１１，Ｔ１２，… トランジスタ
ＷＬ０，ＷＬ１，… ワード線

Claims (2)

1. 基板上に下部電極層を形成する工程と、
   前記下部電極層上に第１の酸素不足型のタンタル酸化物層をタンタルターゲットを用いた反応性スパッタリング法により形成し、前記第１の酸素不足型のタンタル酸化物層を酸化処理することにより前記第１の酸素不足型のタンタル酸化物層の上層に前記第１の酸素不足型のタンタル酸化物層よりも酸素含有率の高い第２のタンタル酸化物層を形成することにより、前記第１の酸素不足型のタンタル酸化物層と前記第２のタンタル酸化物層とを含む抵抗変化層を形成する工程と、
   前記第２のタンタル酸化物層上に上部電極層を形成する工程と、を含み、
   前記下部電極と前記上部電極とが互いに異なる元素から成る材料によって構成されており、
   前記下部電極層の標準電極電位Ｖ_１と、タンタルの標準電極電位Ｖ_Ｔａと、前記上部電極層の標準電極電位Ｖ_２とが、Ｖ_１＜Ｖ_２かつＶ_Ｔａ＜Ｖ_２なる関係を満足し、前記第１の酸素不足型のタンタル酸化物層をＴａＯ_ｘと表した時、０．８≦ｘ≦１．９を満足する、不揮発性記憶素子の製造方法。
2. 基板上に下部電極層を形成する工程と、
   前記下部電極層上に第１の酸素不足型のタンタル酸化物層をタンタルターゲットを用いた反応性スパッタリング法により形成し、さらに前記タンタルターゲットと前記基板との間にシャッターを挿入した状態で、前記第１の酸素不足型のタンタル酸化物層の最表面をプラズマによって酸化して、前記第１の酸素不足型のタンタル酸化物層よりも酸素含有率の高い第２のタンタル酸化物層を形成することにより、前記第１の酸素不足型のタンタル酸化物層と前記第２のタンタル酸化物層とを含む抵抗変化層を形成する工程と、
   前記第２のタンタル酸化物層上に上部電極層を形成する工程と、を含み、
   前記下部電極と前記上部電極とが互いに異なる元素から成る材料によって構成されており、
   前記下部電極層の標準電極電位Ｖ_１と、タンタルの標準電極電位Ｖ_Ｔａと、前記上部電極層の標準電極電位Ｖ_２とが、Ｖ_１＜Ｖ_２かつＶ_Ｔａ＜Ｖ_２なる関係を満足し、前記第１の酸素不足型のタンタル酸化物層をＴａＯ_ｘと表した時、０．８≦ｘ≦１．９を満足する、不揮発性記憶素子の製造方法。