JP5219856B2 - Waveguide type rat race circuit - Google Patents
Waveguide type rat race circuit Download PDFInfo
- Publication number
- JP5219856B2 JP5219856B2 JP2009016518A JP2009016518A JP5219856B2 JP 5219856 B2 JP5219856 B2 JP 5219856B2 JP 2009016518 A JP2009016518 A JP 2009016518A JP 2009016518 A JP2009016518 A JP 2009016518A JP 5219856 B2 JP5219856 B2 JP 5219856B2
- Authority
- JP
- Japan
- Prior art keywords
- waveguide
- conductor layer
- main conductor
- rat race
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Waveguides (AREA)
Description
本発明は、高周波回路で多く用いられるラットレース回路に関するものであり、特に導波管型の伝送線路を用いた導波管型ラットレース回路に関するものである。 The present invention relates to a rat race circuit often used in a high-frequency circuit, and more particularly to a waveguide rat race circuit using a waveguide type transmission line.
高周波回路において移相回路や方向性結合回路として用いられるものとしてラットレース回路が知られている。ラットレース回路は、特定の長さを有する環状伝送線路の特定の位置に4つの入出力ポートを設けることによって移相回路や方向性結合回路としての機能を実現するものであり、環状伝送線路としてストリップラインやマイクロストリップラインを用いて構成したものが知られている(例えば、特許文献1を参照。)。 A rat race circuit is known as one used as a phase shift circuit or a directional coupling circuit in a high-frequency circuit. The rat race circuit realizes functions as a phase shift circuit and a directional coupling circuit by providing four input / output ports at specific positions of a circular transmission line having a specific length. A configuration using a stripline or a microstripline is known (see, for example, Patent Document 1).
しかしながら、特許文献1にて提案されたような従来のラットレース回路は、ストリップラインやマイクロストリップラインを用いて環状伝送線路を形成していたため、高周波化に伴って環状伝送線路における伝送損失が増大し、これによってラットレース回路における損失が増大するという問題があった。 However, the conventional rat race circuit as proposed in Patent Document 1 forms an annular transmission line using a strip line or a microstrip line, so that transmission loss in the annular transmission line increases as the frequency increases. However, this increases the loss in the rat race circuit.
本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、ミリ波帯以上の高周波領域でも好適に使用可能であるとともに、小型化が可能で量産性に優れた導波管型ラットレース回路を提供することにある。 The present invention has been devised in view of such problems in the prior art, and its purpose is to be suitably used in a high-frequency region of the millimeter wave band or higher, and can be downsized and mass-produced. An object of the present invention is to provide a waveguide type rat race circuit excellent in the above.
本発明の導波管型ラットレース回路は環状導波管部の管壁に4つのポートがそれぞれ所定の位置に設けられた導波管型ラットレース回路であって、前記環状導波管部は、誘電体層の上面に配置されて前記環状導波管部の上側の管壁を構成する上側主導体層と、前記誘電体層の下面に配置されて前記環状導波管部の下側の管壁を構成する下側主導体層と、前記環状導波管部を伝播する高周波信号の波長の1/2未満の繰り返し間隔で前記上側主導体層および前記下側主導体層の間を電気的に接続するように配置された、前記環状導波管部の内周の管壁を構成する内周管壁用貫通導体群および前記環状導波管部の外周の管壁を構成する外周管壁用貫通導体群とを具備し、前記上側主導体層,前記下側主導体層,前記
内周管壁用貫通導体群および前記外周管壁用貫通導体群で囲まれた領域である第1領域によって高周波信号を伝送する誘電体導波管線路で環状に構成されており、前記高周波信号が伝送される前記第1領域の外に位置するとともに前記第1領域に囲まれた領域であり、前記上側主導体層,前記下側主導体層および前記内周管壁用貫通導体で囲まれた閉じられた領域である第2領域内の前記誘電体層に少なくとも1つの貫通孔が設けられていることを特徴とするものである。
The waveguide-type rat race circuit according to the present invention is a waveguide-type rat race circuit in which four ports are provided at predetermined positions on the tube wall of the annular waveguide portion, respectively. An upper main conductor layer that is disposed on the upper surface of the dielectric layer and forms an upper tube wall of the annular waveguide portion; and a lower surface of the annular waveguide portion that is disposed on the lower surface of the dielectric layer. An electrical connection is established between the lower main conductor layer constituting the tube wall and the upper main conductor layer and the lower main conductor layer at a repetition interval of less than half the wavelength of the high-frequency signal propagating through the annular waveguide portion. The inner peripheral tube wall through conductor group constituting the inner peripheral tube wall of the annular waveguide portion and the outer peripheral tube constituting the outer peripheral tube wall of the annular waveguide portion, which are arranged so as to be connected to each other A wall through conductor group, the upper main conductor layer, the lower main conductor layer, the inner pipe wall through conductor group and the front Is configured annularly dielectric waveguide line for transmitting a high frequency signal by the first region is a region surrounded by the outer peripheral tube wall through conductor group, out of the first area in which the high-frequency signal is transmitted wherein while positioned in a region surrounded by the first region, the upper main conductor layer, a second region wherein a region closed surrounded by the lower main conductor layer and said inner circumferential tube wall through conductors The dielectric layer is provided with at least one through hole.
また、本発明の導波管型ラットレース回路は、前記貫通孔に導体が充填されていることを特徴とするものである。 The waveguide-type rat race circuit of the present invention is characterized in that the through hole is filled with a conductor.
なお、本発明において、誘電体層とは、複数の誘電体が層状に積層された積層体でもよく、また、積層体中の誘電体からなる1つの層でもかまわない。 In the present invention, the dielectric layer may be a laminate in which a plurality of dielectrics are laminated in layers, or may be a single layer made of a dielectric in the laminate.
本発明の導波管型ラットレース回路によれば、ラットレース回路を構成する環状伝送線路として、導波管型の伝送線路で構成された環状導波管部を備えることから、高周波領域においても環状導波管部での伝送損失が少ないので、高周波領域における電気特性が優れた導波管型ラットレース回路を得ることができる。 According to the waveguide-type rat race circuit of the present invention, the annular transmission line constituting the rat-lace circuit includes the annular waveguide portion constituted by the waveguide-type transmission line. Since the transmission loss in the annular waveguide portion is small, a waveguide type rat race circuit having excellent electrical characteristics in the high frequency region can be obtained.
また、本発明の導波管型ラットレース回路によれば、環状導波管部は、誘電体層の上下面および内部に配置された、上側主導体層,下側主導体層,内周管壁用貫通導体群および外周管壁用貫通導体群を具備する誘電体導波管線路で構成されていることから、環状導波管部を小型化することができるとともに誘電体中に容易に形成することができるので、小型化が可能で量産性に優れた導波管型ラットレース回路を得ることができる。 Further, according to the waveguide-type rat race circuit of the present invention, the annular waveguide portion includes the upper main conductor layer, the lower main conductor layer, and the inner peripheral pipe disposed on the upper and lower surfaces and inside of the dielectric layer. Since it is composed of dielectric waveguide lines with wall through conductor groups and outer tube wall through conductor groups, the annular waveguide section can be reduced in size and easily formed in the dielectric. Therefore, it is possible to obtain a waveguide type rat race circuit that can be miniaturized and is excellent in mass productivity.
さらに、本発明の導波管型ラットレース回路によれば、上側主導体層,下側主導体層および内周管壁用貫通導体群で囲まれた領域内の誘電体層に少なくとも1つの貫通孔が設けられていることから、上側主導体層,下側主導体層および内周管壁用貫通導体群で囲まれた空間に漏洩した電磁波による共振現象が生じてしまうときに、その共振周波数を高周波側へシフトさせることができる。よって、使用する周波数帯域内にその共振周波数が位置する場合に、使用する周波数帯域外へその共振周波数をシフトさせることが可能となるので、導波管型ラットレース回路の電気特性の悪化を防止することができる。 Furthermore, according to the waveguide type rat race circuit of the present invention, at least one penetration is made in the dielectric layer in the region surrounded by the upper main conductor layer, the lower main conductor layer, and the inner pipe wall through conductor group. Since a hole is provided, when a resonance phenomenon due to leaked electromagnetic waves occurs in the space surrounded by the upper main conductor layer, the lower main conductor layer, and the inner pipe wall through conductor group, the resonance frequency Can be shifted to the high frequency side. Therefore, when the resonance frequency is located within the frequency band to be used, the resonance frequency can be shifted outside the frequency band to be used, thereby preventing deterioration of the electrical characteristics of the waveguide type rat race circuit. can do.
またさらに、本発明の導波管型ラットレース回路によれば、貫通孔に導体が充填されていることから、上側主導体層,下側主導体層および内周管壁用貫通導体群で囲まれた空間に漏洩した電磁波の共振を妨げることができるので、導波管型ラットレース回路の電気特性の悪化を防止することができる。 Furthermore, according to the waveguide-type rat race circuit of the present invention, since the through hole is filled with the conductor, it is surrounded by the upper main conductor layer, the lower main conductor layer, and the inner conductor wall through conductor group. Since the resonance of the electromagnetic wave leaking into the space can be prevented, deterioration of the electrical characteristics of the waveguide type rat race circuit can be prevented.
以下、本発明の導波管型ラットレース回路を添付の図面を参照しつつ詳細に説明する。 Hereinafter, a waveguide type rat race circuit of the present invention will be described in detail with reference to the accompanying drawings.
図1(a)は本発明の導波管型ラットレース回路の実施の形態の例を模式的に示す斜視図であり、図1(b)は図1(a)に示す導波管型ラットレース回路を模式的に示す平面図である。なお、導波管型ラットレース回路の内部構造をわかり易くするために、図1(a)および図1(b)においては導波管型ラットレース回路を構成する誘電体層の図示を省略しており、さらに、図1(a)においては部分的に上側主導体層51aを取り除いた状態を示しており、図1(b)においては上側主導体層51aを全て取り除いた状態を示している。 FIG. 1 (a) is a perspective view schematically showing an example of an embodiment of a waveguide type rat race circuit of the present invention, and FIG. 1 (b) is a waveguide type rat shown in FIG. 1 (a). It is a top view which shows a race circuit typically. In order to make the internal structure of the waveguide type rat race circuit easy to understand, the dielectric layers constituting the waveguide type rat race circuit are not shown in FIGS. 1 (a) and 1 (b). Further, FIG. 1A shows a state where the upper main conductor layer 51a is partially removed, and FIG. 1B shows a state where the upper main conductor layer 51a is completely removed.
本例の導波管型ラットレース回路は、図1(a)および図1(b)に示すように、環状導波管部30の管壁に第1のポート11,第2のポート12,第3のポート13および第4のポート14がそれぞれ間隔を開けて設けられている。そして、環状導波管部30は、第1のポート11と第2のポート12との間を接続する第1の導波部21、第2のポート12と第3のポート13との間を接続する第2の導波部22、第3のポート13と第4のポート14との間を接続する第3の導波部23および、第4のポート14と第1のポート11との間を接続する第4の導波部24に区分され、本例の導波管型ラットレース回路が使用する周波数において、第1の導波部21,第2の導波部22および第3の導波部23の移相量はそれぞれ3π/2に設定されており、第4の導波部24の移相量は9π/2に設定されている。よって、第1の導波部21,第2の導波部22および第3の導波部23の移相量の和と第4の導波部24の移相量との差は0となっている。このような移相量を実現するために、ラットレース回路が使用する周波数における環状導波管部30内部の高周波信号の管内波長をλとすると、第1の導波部21,第2の導波部22および第3の導波部23の長さは、実質的にそれぞれ3λ/4に設定されており、第4の導波部24の長さは実質的に9λ/4に設定されている。
As shown in FIGS. 1A and 1B, the waveguide type rat race circuit of the present example has a
また、本例の導波管型ラットレース回路においては、環状導波管部30は、誘電体層(図示せず)の上面に配置されて環状導波管部30の上側の管壁となる上側主導体層51aと、誘電体層の下面に配置されて環状導波管部30の下側の管壁となる下側主導体層51bと、環状導波管部30を伝播する高周波信号の波長の1/2未満の繰り返し間隔で上側主導体層51aおよび下側主導体層51bの間を電気的に接続するように配置された、環状導波管部30の内周側の管壁となる内周管壁用貫通導体群52aおよび環状導波管部30の外周側の管壁となる外周管壁用貫通導体群52bとを具備し、上側主導体層51a,下側主導体層51b,内周管壁用貫通導体群52aおよび外周管壁用貫通導体群52bで囲まれた領域によって高周波信号を伝送する誘電体導波管線路で構成されている。また、内周管壁用貫通導体群52aおよび外周管壁用貫通導体群52bからの高周波信号の漏洩を防止するために、内周管壁用貫通導体群52aを構成する各々の貫通導体および外周管壁用貫通導体群52bを構成する各々の貫通導体をそれぞれ接続する副導体層51cが上側主導体層51aと下側主導体層51bとの間に設けられている。
Further, in the waveguide type rat race circuit of the present example, the
また、本例の導波管型ラットレース回路においては、環状導波管部30は環状である上側および下側の管壁がH面とされている。そして、第1〜第4のポート11〜14は、環状導波管部30の外周側の管壁に形成された開口によって構成されており、それぞれのポートに対して高周波信号を入力または出力するための第1〜第4の入出力用伝送線路71〜74が接続されている。第1〜第4の入出力用伝送線路71〜74は、誘電体層(図示せず)の上面に配置されて上側の管壁となる上側主導体層51aと、誘電体層の下面に配置されて下側の管壁となる下側主導体層51bと、伝送線路を伝播する高周波信号の波長の1/2未満の繰り返し間隔で上側主導体層51aおよび下側主導体層51bの間を電気的に接続するように配置された、伝送線路の側壁(両側面の管壁)となる2列の側壁用貫通導体群52とを具備し、上側主導体層51a,下側主導体層51b,および2列の側壁用貫通導体群52で囲まれた領域によって高周波信号を伝送する誘電体導波管線路で構成されている。なお、第1〜第4の入出力用伝送線路71〜74を構成する誘電体導波管線路においても、2列の側壁用貫通導体群52を構成する各々の貫通導体をそれぞれ接続する副導体層51cが設けられている。そして、環状導波管部30および第1〜第4の入出力用伝送線路71〜74は一体的に形成されている。すなわち、環状導波管部30および第1〜第4の入出力用伝送線路71〜74においては、それぞれの上側主導体層51a,下側主導体層51bおよび副導体層51cが一体的に形成されている。
Further, in the waveguide type rat race circuit of the present example, the
さらに、本例の導波管型ラットレース回路においては、環状導波管部30の第1〜第4のポート11〜14が形成された位置の内周側に、上側の管壁および下側の管壁を接続する柱状導体からなる整合ピン81が配置されており、これによって、第1〜第4の入出力用伝送線路71〜74と環状導波管部30との第1〜第4のポート11〜14におけるインピーダンス整合を良好にしている。
Furthermore, in the waveguide type rat race circuit of this example, the upper tube wall and the lower side are arranged on the inner peripheral side of the position where the first to
このような構成を備える本例の導波管型ラットレース回路においては、例えば、第1の入出力用伝送線路71を介して第1のポート11に入力された高周波信号は、環状導波管部30を互いに逆向きに第1の導波部21へ向けて伝送する高周波信号と第4の導波部24へ向けて伝送する信号との2つの高周波信号に分離される。そしてこの2つの高周波信号は、第2のポート12および第4のポート14では互いに同相になるが、第3のポート13では互いに逆相になる。よって、第2の入出力用伝送線路72および第4の入出力用伝送線路74からは高周波信号が出力されるが、第3の入出力用伝送線路73からは高周波信号は出力されない。このようにして、本例の導波管型ラットレース回路は、ラットレース回路として機能する。
In the waveguide-type rat race circuit of this example having such a configuration, for example, a high-frequency signal input to the
本例の導波管型ラットレース回路によれば、環状導波管部30および第1〜第4の入出力用伝送線路71〜74が、高周波領域における伝送損失が少ない誘電体導波管線路で構成されているので、高周波領域における電気特性が優れた導波管型ラットレース回路を得ることができる。
According to the waveguide type rat race circuit of the present example, the
また、本例の導波管型ラットレース回路によれば、環状導波管部30内部における高周波信号の管内波長をλとすると、第1の導波部21,第2の導波部22および第3の導波部23の長さは、実質的にそれぞれ3λ/4に設定されており、第4の導波部24の長さは実質的に9λ/4に設定されている。これにより、従来知られている4つのポートの間に配置された3本のλ/4線路と1本の3λ/4線路で構成されたラットレース回路と比較して、第1のポート11と第2のポート12との間隔および第2のポート12と第3のポート13との間隔および第3のポート13と第4のポート14との間隔を大きくすることができる。よって、誘電体導波管線路を用いて環状導波管部30を無理なく形成することができるとともに、λ/2程度の幅を有する誘電体導波管線路で構成された第1〜第4の入出力用伝送線路71〜74を環状導波管部30の外周に形成された第1〜第4のポート11〜14に容易に接続することができる。
Further, according to the waveguide type rat race circuit of this example, when the guide wavelength of the high frequency signal in the
さらに、本例の導波管型ラットレース回路によれば、環状導波管部30および第1〜第4の入出力用伝送線路71〜74が誘電体導波管線路で構成されていることから、中空の方形導波管を用いて構成する場合と比較して、小型化することができるとともに誘電体中に容易に形成することができるので、小型化が可能で量産性に優れた導波管型ラットレース回路を得ることができる。
Furthermore, according to the waveguide type rat race circuit of the present example, the
またさらに、本例の導波管型ラットレース回路によれば、上側主導体層51a,下側主導体層51bおよび内周管壁用貫通導体群52aで囲まれた領域内の誘電体層に、複数の共振抑制用貫通導体45が設けられていることから、上側主導体層51a,下側主導体層51bおよび内周管壁用貫通導体群52aで囲まれた空間に漏洩した電磁波による共振を妨げることができるので、導波管型ラットレース回路の電気特性の悪化を防止することができる。この現象について以下に詳細に説明する。
Furthermore, according to the waveguide type rat race circuit of this example, the dielectric layer in the region surrounded by the upper main conductor layer 51a, the lower
誘電体層の上下面および内部に配置された上側主導体層,下側主導体層および2列の側壁用貫通導体群で構成された誘電体導波管線路においては、側壁用貫通導体群を構成する貫通導体の配列ピッチを、誘電体導波管線路を伝播する高周波信号の波長の1/2未満に設定することにより、側壁用貫通導体群からの高周波信号の漏洩を防止できると考えられていた。ところが、誘電体層の上下面および内部に配置された上側主導体層51a,下側主導体層51b,内周管壁用貫通導体群52aおよび外周管壁用貫通導体群52bによって構成された環状導波管部30を備える導波管型ラットレース回路において、内周管壁用貫通導体群52aを構成する貫通導体の配列ピッチを、環状導波管部30を伝播する高周波信号の波長の1/2未満に設定した場合においても、上側主導体層51a,下側主導体層51bおよび内周管壁用貫通導体群52aで囲まれた空間に漏洩した電磁波による共振が発生して導波管型ラットレース回路の電気特性が悪化する現象が生じることが、本発明者の検討により明らかになった。これは、内周管壁用貫通導体群52aを構成する貫通導体の配列ピッチを、環状導波管部30を伝播する高周波信号の波長の1/2未満に設定した場合においても、内周管壁用貫通導体群52aよりも内側の近傍の領域に高周波信号の電磁波が僅かに分布することによって生じるのではないかと考えられる。
In a dielectric waveguide line composed of an upper main conductor layer, a lower main conductor layer, and two rows of side wall through conductor groups arranged on the upper and lower surfaces and inside of the dielectric layer, the side wall through conductor groups are It is thought that leakage of high frequency signals from the through conductor group for the side wall can be prevented by setting the arrangement pitch of the through conductors to be set to less than ½ of the wavelength of the high frequency signal propagating through the dielectric waveguide line. It was. However, the upper main conductor layer 51a, the lower
この現象による導波管型ラットレース回路の電気特性の悪化を防止するため、本発明者が鋭意検討した結果、上側主導体層51a,下側主導体層51bおよび内周管壁用貫通導体群52aで囲まれた領域内の誘電体層に貫通孔を設けることにより、上側主導体層,下側主導体層および内周管壁用貫通導体群で囲まれた空間に漏洩した電磁波による共振の共振周波数を高周波側へシフトさせることができることがわかった。これは、貫通孔を形成することにより、上側主導体層51a,下側主導体層51bおよび内周管壁用貫通導体群52aで囲まれた領域内の実質的な誘電率を小さくすることができるためではないかと考えられる。これにより、使用する周波数帯域内に共振周波数が位置する場合に、使用する周波数帯域外へ共振周波数をシフトさせることが可能となるので、導波管型ラットレース回路の電気特性の悪化を防止することができる。なお、形成する貫通孔の形状および数については、使用する周波数帯域,貫通孔を形成する前の共振周波数および誘電体層の誘電率等に応じて適宜設定することができる。
In order to prevent the electrical characteristics of the waveguide-type rat race circuit from deteriorating due to this phenomenon, as a result of extensive studies by the present inventors, the upper main conductor layer 51a, the lower
また、本発明者の更なる検討により、上側主導体層51a,下側主導体層51bおよび内周管壁用貫通導体群52aで囲まれた領域内の誘電体層に形成した貫通孔に導体を充填して共振抑制用貫通導体45とすることにより、上側主導体層,下側主導体層および内周管壁用貫通導体群で囲まれた空間に漏洩した電磁波による共振を妨げることが可能であることがわかった。なお、共振抑制用貫通導体45の形状,形成位置および数等については、上側主導体層51a,下側主導体層51bおよび内周管壁用貫通導体群52aで囲まれた領域の形状および大きさ、ならびに上側主導体層,下側主導体層および内周管壁用貫通導体群で囲まれた空間に漏洩した電磁波による共振ピークをどの程度小さくしたいか等によって適宜設定することができる。
Further, as a result of further studies by the inventor, conductors are formed in through holes formed in a dielectric layer in a region surrounded by the upper main conductor layer 51a, the lower
本発明の導波管型ラットレース回路において、誘電体層の比誘電率は、例えば2〜20程度とされる。誘電体層の材質としては、高周波信号の伝送を妨げない特性を有するものであれば特に限定するものではなく、ガラスエポキシ等の樹脂を使用することも可能であるが、誘電体導波管線路を形成する際の精度および製造の容易性の点からは誘電体セラミックスを使用することが望ましい。上側主導体層51a,下側主導体層51bおよび副導体層11cは、良導電性の金属からなり、その厚みは、例えば、3μm〜50μm程度とされる。内周管壁用貫通導体群52a,外周管壁用貫通導体群52bおよび側壁用貫通導体群52は誘電体導波管線路の両側面の管壁として機能する。それぞれの繰り返し間隔は、高周波信号の漏洩を防止する観点から、誘電体導波管線路を伝送する高周波信号の波長の1/2未満であることが必要であり、1/4未満であることが好ましい。このような内周管壁用貫通導体群52a,外周管壁用貫通導体群52b,側壁用貫通導体群52および共振抑制用貫通導体45としてはビアホールやスルーホールを用いることができ、その直径は、例えば0.05mm〜0.5mm程度とされる。平面視した際の内周管壁用貫通導体群52aの内側の誘電体層に形成する貫通孔の直径も、例えば0.05mm〜0.5mm程度とされる。
In the waveguide type rat race circuit of the present invention, the dielectric constant of the dielectric layer is, for example, about 2 to 20. The material of the dielectric layer is not particularly limited as long as it has a characteristic that does not hinder the transmission of high-frequency signals, and a resin such as glass epoxy can be used. It is desirable to use dielectric ceramics from the viewpoints of accuracy in forming and ease of manufacturing. The upper main conductor layer 51a, the lower
本発明の導波管型ラットレース回路は、例えば、次のようにして作製することができる。まず、ガラス,アルミナ,窒化アルミニウム等を主成分とするセラミック原料粉末に適当な有機溶剤と溶媒とを添加混合して得た泥漿を用いて、ドクターブレード法やカレンダーロール法等によってセラミックグリーンシートを作製する。次に、得られたセラミックグリーンシートにパンチングマシーン等を用いて内周管壁用貫通導体群52a,外周管壁用貫通導体群52b,側壁用貫通導体群52および共振抑制用貫通導体45を形成するための貫通孔を形成し、金属粉末に適当なアルミナ・シリカ・マグネシア等の酸化物や有機溶剤等を添加混合してペースト状にしたものを、厚膜印刷法により貫通孔に充填するとともにセラミックグリーンシートの表面に塗布して導体ペースト付きセラミックグリーンシートを作製する。次に、得られた導体ペースト付きセラミックグリーンシートを積層し、ホットプレス装置を用いて圧着して積層体を形成する。そして、得られた積層体を、誘電体層がガラスセラミックスの場合は850℃〜1000℃程度、アルミナ質セラミックスの場合は1500℃〜1700℃程度、窒化アルミニウム質セラミックスの場合は1600℃〜1900℃程度のピーク温度で焼成することによって作製される。なお、金属粉末としては、誘電体層がガラスセラミックスの場合は銅,金または銀が、誘電体層がアルミナ質セラミックスまたは窒化アルミニウム質セラミックスの場合にはタングステンまたはモリブデンが好適である。
The waveguide type rat race circuit of the present invention can be manufactured as follows, for example. First, using a slurry obtained by adding and mixing a suitable organic solvent and solvent to a ceramic raw material powder mainly composed of glass, alumina, aluminum nitride, etc., a ceramic green sheet is formed by a doctor blade method or a calender roll method. Make it. Next, the inner peripheral tube wall through conductor group 52a, the outer peripheral tube wall through
(変形例)
本発明は前述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更,改良が可能である。
(Modification)
The present invention is not limited to the embodiments described above, and various modifications and improvements can be made without departing from the spirit of the present invention.
例えば、前述した実施の形態の例においては、第1〜第4のポート11〜14が環状導波管部30の外周側の管壁に形成された例を示したが、環状導波管部30の上側の管壁にポートが形成されるようにしてもよく、下側の管壁にポートが形成されるようにしても構わない。環状導波管部30の上側の管壁または下側の管壁にポートが形成されるようにした場合には、環状導波管部30の管壁に形成された貫通孔およびその貫通孔を通過する管壁と絶縁された信号伝送用導体によってポートが構成されるようにしてもよく、また、導波管の管壁に形成されたスロットによってポートが構成されるようにしても構わない。
For example, in the example of the embodiment described above, the example in which the first to
また、前述した実施の形態の例においては、副導体層51cを備えた例を示したが、副導体層51cを備えない構成としても構わない。 In the example of the embodiment described above, an example in which the sub conductor layer 51c is provided is shown, but a configuration in which the sub conductor layer 51c is not provided may be employed.
さらに、前述した実施の形態の例においては、平面視した際の内周管壁用貫通導体群52aの内側の誘電体層に形成した貫通孔の全体に導体を充填したビアホールからなる共振抑制用貫通導体45とした例を示したが、誘電体層に形成した貫通孔の壁面のみに導体が付着するように貫通孔に導体を充填したスルーホールからなる共振抑制用貫通導体45としてもよい。
Furthermore, in the example of the embodiment described above, for resonance suppression comprising via holes filled with conductors in the entire through holes formed in the dielectric layer inside the inner pipe wall through conductor group 52a in plan view. Although the example of the through
次に、本発明の導波管型ラットレース回路の具体例について説明する。 Next, a specific example of the waveguide type rat race circuit of the present invention will be described.
図1に示した実施の形態の例の導波管型ラットレース回路における電気特性を電磁場解析によるシミュレーションによって算出した。算出条件としては、誘電体層の比誘電率および厚みをそれぞれ9.4および0.45mmとした。上側主導体層51a,下側主導体層51bおよび副導体層51cの厚みはそれぞれ0.01mmとし、誘電体層の中央に副導体層51cが位置するようにした。環状導波管部30は内周の半径が0.55mmで外周の半径が1.68mmの環状とした。内周管壁用貫通導体群52a,外周管壁用貫通導体群52bおよび側壁用貫通導体群52は、それぞれ直径0.1mmの円柱状の導体が約0.3mmのピッチで配列される構成にした。第1〜第4の入出力用伝送線路71〜74における一対の側壁用貫通導体群52,52同士の間隔は1.15mmとした。平面視した際の内周管壁用貫通導体群52aの内側の領域は半径0.55mmの円形状とし、その中央に1つと半径0.27mmの円周上に4つの合計5つの共振抑制用貫通導体45を配置した。共振抑制用貫通導体45は全て直径0.1mmの円柱状とした。
The electrical characteristics in the waveguide type rat race circuit of the example of the embodiment shown in FIG. 1 were calculated by simulation by electromagnetic field analysis. As calculation conditions, the dielectric constant and thickness of the dielectric layer were set to 9.4 and 0.45 mm, respectively. The upper main conductor layer 51a, the lower
そして、ポート1における反射特性(S11)および、ポート1,2間の伝送特性(S21),ポート1,3間の伝送特性(S31),ポート1,4間の伝送特性(S41)を算出した。図2はその結果を示すグラフであり、図3は図1に示した構造から共振抑制用貫通導体45を除いた比較例の導波管型ラットレース回路の電気特性のシミュレーション結果を示すグラフである。それぞれのグラフにおいて、横軸は周波数を表し、縦軸は減衰量を表している。
Then, the reflection characteristic at port 1 (S11), the transmission characteristic between ports 1 and 2 (S21), the transmission characteristic between ports 1 and 3 (S31), and the transmission characteristic between ports 1 and 4 (S41) were calculated. . FIG. 2 is a graph showing the results, and FIG. 3 is a graph showing the simulation results of the electrical characteristics of the waveguide type rat race circuit of the comparative example in which the resonance suppressing through
比較例の導波管型ラットレース回路の電気特性を示す図3のグラフによれば、76.5GHz付近において、上側主導体層51a,下側主導体層51bおよび内周管壁用貫通導体群52aで囲まれた空間に漏洩した電磁波の共振によるピークが発生しているが、本発明の導波管型ラットレース回路の電気特性を示す図2のグラフにおいては、不要な共振によるピークは全く見られず、良好な電気特性が得られていることがわかる。これにより本発明の有効性が確認できた。
According to the graph of FIG. 3 showing the electrical characteristics of the waveguide type rat race circuit of the comparative example, the upper main conductor layer 51a, the lower
30:環状導波管部
51a:上側主導体層
51b:下側主導体層
52a:内周管壁用貫通導体群
52b:外周管壁用貫通導体群
30: Annular waveguide section
51a: Upper main conductor layer
51b: Lower main conductor layer
52a: Through conductor group for inner peripheral pipe wall
52b: Outer pipe wall through conductor group
Claims (2)
前記環状導波管部は、誘電体層の上面に配置されて前記環状導波管部の上側の管壁を構成する上側主導体層と、前記誘電体層の下面に配置されて前記環状導波管部の下側の管壁を構成する下側主導体層と、前記環状導波管部を伝播する高周波信号の波長の1/2未満の繰り返し間隔で前記上側主導体層および前記下側主導体層の間を電気的に接続するように配置された、前記環状導波管部の内周の管壁を構成する内周管壁用貫通導体群および前記環状導波管部の外周の管壁を構成する外周管壁用貫通導体群とを具備し、前記上側主導体層,前記下側主導体層,前記内周管壁用貫通導体群および前記外周管壁用貫通導体群で囲まれた領域である第1領域によって高周波信号を伝送する誘電体導波管線路で環状に構成されており、前記高周波信号が伝送される前記第1領域の外に位置するとともに前記第1領域に囲まれた領域であり、前記上側主導体層,前記下側主導体層および前記内周管壁用貫通導体で囲まれた閉じられた領域である第2領域内の前記誘電体層に少なくとも1つの貫通孔が設けられていることを特徴とする導波管型ラットレース回路。 A waveguide-type rat race circuit in which four ports are provided at predetermined positions on the tube wall of the annular waveguide section,
The annular waveguide portion is disposed on the upper surface of the dielectric layer and constitutes an upper main conductor layer that constitutes an upper tube wall of the annular waveguide portion, and is disposed on the lower surface of the dielectric layer and is disposed on the annular conductor. A lower main conductor layer constituting a lower tube wall of the wave tube portion, and the upper main conductor layer and the lower side at a repetition interval of less than half of the wavelength of the high-frequency signal propagating through the annular waveguide portion A through conductor group for an inner peripheral tube wall constituting an inner peripheral tube wall of the annular waveguide portion and an outer periphery of the annular waveguide portion, which are arranged so as to electrically connect the main conductor layers. A peripheral conductor wall through conductor group constituting a pipe wall, and surrounded by the upper main conductor layer, the lower main conductor layer, the inner peripheral pipe wall through conductor group, and the outer peripheral pipe wall through conductor group the the first region is a region which is configured annularly dielectric waveguide line for transmitting a high frequency signal, the high frequency signal A region surrounded by the first region with located outside of the first region to be transmitted, the upper main conductor layer, said enclosed by the lower main conductor layer and said inner circumferential tube wall through conductors A waveguide-type rat race circuit, wherein at least one through hole is provided in the dielectric layer in the second region which is a closed region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009016518A JP5219856B2 (en) | 2009-01-28 | 2009-01-28 | Waveguide type rat race circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009016518A JP5219856B2 (en) | 2009-01-28 | 2009-01-28 | Waveguide type rat race circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010177865A JP2010177865A (en) | 2010-08-12 |
| JP5219856B2 true JP5219856B2 (en) | 2013-06-26 |
Family
ID=42708407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009016518A Expired - Fee Related JP5219856B2 (en) | 2009-01-28 | 2009-01-28 | Waveguide type rat race circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5219856B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5183546B2 (en) * | 2009-03-26 | 2013-04-17 | 京セラ株式会社 | Waveguide type rat race circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2639325A (en) * | 1950-03-24 | 1953-05-19 | Bell Telephone Labor Inc | Hybrid ring |
| JPH11191707A (en) * | 1997-12-25 | 1999-07-13 | Kyocera Corp | Planar array antenna |
| JPH11274818A (en) * | 1998-03-20 | 1999-10-08 | Fujitsu Ltd | High frequency circuit device |
| JP4242983B2 (en) * | 1999-09-29 | 2009-03-25 | 京セラ株式会社 | Stacked aperture array antenna |
| JP2004153367A (en) * | 2002-10-29 | 2004-05-27 | Tdk Corp | High frequency module, and mode converting structure and method |
| JP2007274236A (en) * | 2006-03-30 | 2007-10-18 | Kyocera Corp | Branch structure of waveguide structure and antenna substrate |
-
2009
- 2009-01-28 JP JP2009016518A patent/JP5219856B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010177865A (en) | 2010-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4854622B2 (en) | Connection structure of rectangular waveguide section and differential line section | |
| CN110212273B (en) | Dual-band duplexer based on substrate integrated waveguide | |
| JPH11284409A (en) | Waveguide type bandpass filter | |
| WO2018016632A1 (en) | Diplexer and transmitting and receiving system | |
| JP6353762B2 (en) | Circuit board | |
| JP5343134B2 (en) | Mode polarization converter | |
| JP5289196B2 (en) | Magic T | |
| JP3517143B2 (en) | Connection structure between dielectric waveguide line and high-frequency line conductor | |
| JP5404373B2 (en) | Waveguide type high frequency line | |
| JP5460030B2 (en) | Waveguide type rat race circuit and mixer using the same | |
| JP5219856B2 (en) | Waveguide type rat race circuit | |
| JP2011249989A (en) | Directional coupler | |
| JP5219857B2 (en) | Waveguide type rat race circuit | |
| JP2000252712A (en) | Connection structure between dielectric waveguide line and high-frequency line conductor | |
| JP2007329908A (en) | Dielectric substrate, waveguide tube, and transmission line transition device | |
| JP5183546B2 (en) | Waveguide type rat race circuit | |
| JPH11308025A (en) | Directional coupler | |
| JP6523124B2 (en) | Microstrip line-stripline converter and planar antenna device | |
| CN110492213B (en) | A millimeter wave microstrip power distribution or combination device | |
| JP4954151B2 (en) | Connection structure between high-frequency circuit and waveguide section | |
| CN111162357B (en) | Multi-layer dual-passband miniature filter based on double-layer substrate integrated waveguide | |
| JP5451339B2 (en) | Connection structure between high-frequency circuit and rectangular waveguide type high-frequency line | |
| JP5004893B2 (en) | Multilayer waveguide line | |
| JP6239477B2 (en) | Planar transmission line / waveguide converter | |
| JP6343222B2 (en) | Circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110818 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |