[go: up one dir, main page]

JP5209791B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5209791B2
JP5209791B2 JP2011524662A JP2011524662A JP5209791B2 JP 5209791 B2 JP5209791 B2 JP 5209791B2 JP 2011524662 A JP2011524662 A JP 2011524662A JP 2011524662 A JP2011524662 A JP 2011524662A JP 5209791 B2 JP5209791 B2 JP 5209791B2
Authority
JP
Japan
Prior art keywords
film
insulating film
metal
gate insulating
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011524662A
Other languages
English (en)
Other versions
JPWO2011013374A1 (ja
Inventor
隆史 中川
尚武 北野
和昭 松尾
求 小須田
徹 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2011524662A priority Critical patent/JP5209791B2/ja
Publication of JPWO2011013374A1 publication Critical patent/JPWO2011013374A1/ja
Application granted granted Critical
Publication of JP5209791B2 publication Critical patent/JP5209791B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0042—Controlling partial pressure or flow rate of reactive or inert gases with feedback of measurements
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0068—Reactive sputtering characterised by means for confinement of gases or sputtered material, e.g. screens, baffles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C23C14/505—Substrate holders for rotation of the substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Composite Materials (AREA)
  • Fluid Mechanics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は高誘電率絶縁膜と金属ゲート電極を有する半導体装置ならびにその製造方法及び製造プログラムに関するものであり、特にＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｔｒａｎｓｉｓｔｏｒ）の高性能化に関する技術である。
トランジスタの微細化が進む先端ＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）（「相補型ＭＯＳ」ともいう）デバイス開発ではポリシリコン（ｐｏｌｙ−Ｓｉ）電極の空乏化による駆動電流の劣化とゲート絶縁膜の薄膜化によるゲート電流の増加が問題となっている。そこで、メタルゲートの適用により電極の空乏化を回避すると同時に、ゲート絶縁膜に高誘電体材料を用いて物理膜厚を厚くすることでゲートリーク電流を低減する複合技術が検討されている。メタルゲート電極に用いる材料として、純金属や金属窒化物あるいはシリサイド材料等が検討されているが、いずれの場合においても、Ｎ型ＭＯＳＦＥＴ（ＭＯＳ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、Ｐ型ＭＯＳＦＥＴのしきい値電圧（Ｖｔｈ）を適切な値に設定可能でなければならない。従来の多結晶シリコン膜を介したゲート電極を用いる場合、トランジスタのしきい値電圧はチャネル領域の不純物濃度と多結晶シリコン膜中の不純物濃度で決定される。一方、メタルゲート電極を用いる場合には、トランジスタのしきい値電圧は、チャネル領域の不純物濃度とゲート電極の仕事関数で決定される。ＣＭＯＳトランジスタで±０．５Ｖ以下のしきい値電圧（Ｖｔｈ）（ＣＭＯＳトランジスタのドレイン電流が流れなくなるゲート電圧）を実現するためには、Ｎ型ＭＯＳＦＥＴでは仕事関数がＳｉのミッドギャップ（４．６ｅＶ）以下、望ましくは４．４ｅＶ以下の材料を、Ｐ型ＭＯＳＦＥＴでは仕事関数がＳｉのミッドギャップ（４．６ｅＶ）以上、望ましくは４．８ｅＶ以上の材料をゲート電極に用いる必要がある。
これらを実現する手段の一つとして窒化チタン（ＴｉＮ）をメタルゲート電極材料として使用する研究が進められている。
例えば、特許文献１では、ＴｉＮの仕事関数を変化させる方法として、ＴｉＮとタングステンなどの高融点金属の積層構造からなるゲート電極を用い、窒化チタンの含有窒素濃度によって仕事関数を変化させる技術が開示されている。この特許文献１の方法によれば、ＴｉＮ膜中への窒素のイオン注入や反応性スパッタリングによるＴｉＮの形成時における窒素ガスの流量比を高くし、ＴｉＮ膜中の窒素含有率を上昇させることで仕事関数を低下できると開示されている。また、反応性スパッタリング時の窒素含有率を１００％にすることで、ＴｉＮ膜の結晶方位（配向）が概ね（２００）に変化し、Ｎ型チャネル用ＭＯＳＦＥＴのゲート電極に適した仕事関数の低いＴｉＮが得られると開示されている。
また、特許文献２では、ゲート絶縁膜と接する部分の金属ゲート電極の面方位をそろえることにより、ゲート電極の仕事関数のばらつきを抑制することができ、トランジスタのしきい値のばらつきを低減することが可能な半導体製造装置が開示されている。この特許文献２によると、ＴｉＮの仕事関数はＴｉＮの面方位（表面部分が有する結晶方位）によって変化し、（１００）配向（結晶方位）で４．３ｅＶ、（１１１）配向（結晶方位）で４．６ｅＶとなると記載されている。
また、特許文献３では、多結晶シリコンとＰＶＤ−ＴｉＮ（第２金属層）とＣＶＤ−ＴｉＮ（第１金属層）の積層構造からなるゲート電極を用いる方法が開示されている。この特許文献３の方法によれば、第１金属層であるＴｉＮをＴｉＣｌ 4 とＮＨ 3 を用いた熱ＣＶＤ法において、４５０℃以下の低温で形成することで、ゲート絶縁膜へのダメージを抑制してゲートリーク電流を低減させ、且つ、Ｐ型ＭＯＳＦＥＴのメタルゲートに適した４．８ｅＶの仕事関数を有するＴｉＮが実現できると記載されている。また、第２金属層であるＴｉＮをＰＶＤ法において、５００℃（第１金属層であるＴｉＮを形成する温度より高い温度）で形成することで、（１００）面に配向したＴｉＮが形成され、更に、ＰＶＤ−ＴｉＮ（第２金属層）に起因して多結晶シリコンからのシリコンの拡散が抑制されたゲート電極が得られると記載されている。
また、特許文献４では、ＴｉＮとタングステンの積層構造からなるゲート電極と高誘電率ゲート絶縁膜（窒化ハフニウムシリケート膜）からなる半導体装置において、ＴｉＮの膜密度を５．０ｇ／ｃｍ3以上にし、かつ結晶構造を（１００）配向にし、かつ膜組成Ｔｉ／Ｎを１．０〜１．２の範囲に設定することによって、ＴｉＮと高誘電率ゲート絶縁膜の相互反応が抑制でき素子特性が改善すると述べられている。
特開２００１−２０３２７６号公報（図１，図５） 特許第３５４０６１３号公報（図１，図４） 特開２００８−１６５３８号公報（図１，図１４，図１５） 特開２００９−５９８８２号公報
しかしながら、上述の技術にはそれぞれ以下のような課題が存在する。
特許文献１に記載の方法では、窒化チタンの含有窒素濃度により仕事関数を制御できる効果的な技術ではあるが、ゲート絶縁膜として窒化シリコン膜もしくは窒化酸化シリコン膜を用いているため、高誘電率ゲート絶縁膜に最適なＴｉＮ膜の膜組成や結晶方位（配向）に関して述べられていないという課題がある。
また、特許文献２に記載のＴｉＮ膜の面方位（表面部分が有する結晶方位）を制御する方法では、最適な仕事関数を得るための膜組成について何も述べられていないという課題がある。
また、特許文献３に記載のＣＶＤ法とＰＶＤ法により形成した積層型のＴｉＮ膜は、高い仕事関数を有するＴｉＮを得るのに効果的な技術であるが、仕事関数を決定するゲート絶縁膜と接する領域のＴｉＮ膜（第２金属層）に関する膜密度、結晶方位（配向）、膜組成について何も述べられていないという課題がある。
また、特許文献４に記載のＴｉＮ膜の膜密度、結晶構造（配向）、膜組成を最適化する方法では、ＴｉＮとゲート絶縁膜との反応を抑制する点で効果的であるが、最適な仕事関数を得るための膜密度、結晶構造（配向）、膜組成について何も述べられていないという課題がある。
本発明は、上記従来の課題に対してなされたものであり、その目的とするところは上述した課題を改善し、ゲート絶縁膜として高誘電率絶縁膜を有し、ゲート電極としてＴｉとＮを含有する金属窒化物層を含む半導体装置において、ＴｉＮの膜組成、膜密度、結晶配向性を最適化し素子特性の向上を実現できる半導体装置およびその製造方法を提供することである。
上記の目的を達成すべく成された本発明の構成は以下の通りである。
即ち、シリコン基板上に、ゲート絶縁膜と該ゲート絶縁膜上に設けられたゲート電極とを有する電界効果トランジスタを備えた半導体装置において、
前記ゲート絶縁膜が、金属酸化物、金属シリケート、又は窒素が導入された金属酸化物もしくは金属シリケートのいずれかからなる高誘電率絶縁膜を有し、
前記ゲート電極が、少なくともＴｉとＮを含有する金属窒化物層を含むゲート電極であって、
前記金属窒化物層の少なくとも前記ゲート絶縁膜と接する部分の、ＴｉとＮのモル比率（Ｎ／Ｔｉ比）が１．１５以上であり、かつ膜密度が４．７ｇ／ｃｃ以上であることを特徴とする半導体装置である。
また、シリコン基板上に、金属酸化物、金属シリケート、又は窒素が導入された金属酸化物もしくは金属シリケートのいずれかからなる高誘電率絶縁膜を有するゲート絶縁膜と、前記ゲート絶縁膜上に設けられたＴｉとＮを含有する金属窒化物層を有するゲート電極とを有する電界効果トランジスタを備えた半導体装置の製造方法であって、
少なくともゲート絶縁膜と接する部分の、ＴｉとＮのモル比率（Ｎ／Ｔｉ比）が１．１５以上であり、かつ膜密度が４．７ｇ／ｃｃ以上である金属窒化物層を形成する工程を備えたことを特徴とする半導体装置の製造方法である。
本発明によれば、ＴｉＮの膜組成、膜密度、好ましくは更に結晶配向性を制御することで素子の電気特性の劣化を招くことなく、特にＰ型ＭＯＳＦＥＴに適した仕事関数を実現することができる。
本発明の実施形態に関わる素子構造の断面を示す図である。 本発明の実施形態に関わる窒化チタン膜の形成工程に用いられる処理装置の概略を示す図である。 本発明の実施形態に関わる窒化チタン膜の膜組成と膜密度および実効仕事関数の関係を示す図である。 本発明の実施形態に関わる窒化チタン膜のＸＲＤ回折スペクトルを示す図である。 本発明の実施形態に関わる窒化チタン膜のＸＲＤ回折スペクトルにおけるピーク強度比と膜組成の関係を示す図である。 本発明の実施形態に関わる素子のＥＯＴとリーク電流の関係を示す図である。 本発明の実施形態に関わる窒化チタン膜の膜組成と膜密度の関係を示す図である。 本発明の実施形態に関わる窒化チタン膜の膜密度と比抵抗の関係を示す図である。 本発明の実施形態に関わる素子構造の断面を示す図である。 本発明の実施例１の半導体装置の断面構造を示す図である。 本発明の実施例１に関わる半導体装置の実効仕事関数とＨｆ膜厚の関係を示した図である。 本発明の実施例２の半導体装置の製造方法の工程を示す図である。 図２の処理装置を制御する制御装置の模式図である。 図１３の制御装置の内部構成を示した図である。
以下、本発明の実施形態を図面に基づき詳細に説明する。
本発明者らは、高誘電率ゲート絶縁膜と、ＴｉとＮを含有する金属窒化物層からなるゲート電極を有する電界効果トランジスタ素子において、高い仕事関数を有する窒化チタン膜構造を鋭意検討した結果、金属窒化物層の少なくともゲート絶縁膜と接する部分に、ＴｉとＮのモル比率（Ｎ／Ｔｉ比）が１．１５以上であり、かつ膜密度が４．７ｇ／ｃｃ以上であり、かつ好ましくは結晶配向性Ｘが１．１＜Ｘ＜１．８の範囲に設定された窒化チタン膜を適用することにより、素子の性能を劣化することなく高い仕事関数を実現できるゲート電極を新たに発見した。
ここで、本発明において、「結晶配向性」とは、ＴｉとＮを含有する金属窒化物層のＸ線回折スペクトルにおける（２００）ピーク強度と（１１１）ピーク強度の比（Ｃ（２００）／Ｃ（１１１））をいう。
また、ゲート電極に含まれる一層の金属窒化物層のＴｉとＮのモル比率（Ｎ／Ｔｉ比）及び膜密度、好ましくは更に結晶配向性Ｘは、少なくともゲート絶縁膜と接する部分において、上記範囲を満たしていれば、金属窒化物層内で均一であっても均一でなくてもよい。
本発明における高い仕事関数を実現するための窒化チタン膜の形態について、図１のＭＩＳ（ＭｅｔａｌＩｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタ素子を例に取り説明する。図１に示すように、表面にシリコン酸化膜と高誘電率膜としてＨｆＳｉＯ膜を用いたゲート絶縁膜２を有するｐ型シリコン基板１上に、窒化チタン膜３およびシリコン膜４が形成されている。
ゲート絶縁膜２に用いられる高誘電率材料は、ＳｉＯ2の比誘電率（３．９）より大きな比誘電率をもつ材料であり、金属酸化物、金属シリケート、窒素が導入された金属酸化物、窒素が導入された金属シリケートが挙げられる。結晶化が抑えられ、素子の信頼性が向上する点から、窒素が導入された高誘電率膜が好ましい。高誘電率材料中の金属としては、膜の耐熱性および膜中の固定電荷抑制の観点から、ＨｆもしくはＺｒが好ましい。また、高誘電率材料としては、Ｈｆ又はＺｒとＳｉとを含む金属酸化物、この金属酸化物にさらに窒素を含む金属酸窒化物が好ましく、ＨｆＳｉＯ、ＨｆＳｉＯＮがより好ましい。また、ここではゲート絶縁膜２としてシリコン酸化膜とその上に積層された高誘電率膜を用いているが、これに限定されるものではなく、高誘電率絶縁膜単独あるいはシリコン酸窒化膜とその上に積層された高誘電率膜を用いることができる。
図２に、本発明における窒化チタン膜３の形成工程に用いられる処理装置の概略を示す。
成膜処理室１００はヒータ１０１によって所定の温度に加熱できるようになっている。被処理基板１０２は、基板支持台１０３に組み込まれた、サセプタ１０４を介して、ヒータ１０５によって所定の温度に加熱できるようになっている。基板支持台１０３は、膜厚の均一性の観点から所定の回転数で回転できることが好ましい。成膜処理室内には、ターゲット１０６が被処理基板１０２を望む位置に設置されている。ターゲット１０６は、Ｃｕ等の金属から出来ているバックプレート１０７を介してターゲットホルダー１０８に設置されている。なお、ターゲット１０６とバックプレート１０７を組み合わせたターゲット組立体の外形を一つの部品としてターゲット材料で作成し、これをターゲットとして取り付けても構わない。つまり、ターゲットがターゲットホルダーに設置された構成でも構わない。Ｃｕ等の金属製のターゲットホルダー１０８には、スパッタ放電用電力を印加する直流電源（直流電力供給手段）１１０が接続されており、絶縁体１０９により接地電位の成膜処理室１００の壁から絶縁されている。スパッタ面から見たターゲット１０６の背後には、マグネトロンスパッタリングを実現するためのマグネット１１１が配設されている。尚、各マグネット１１１の配列は、磁束線（磁気フラックス）を生成するものであれば、どのような配列で設けてもよい。マグネット１１１は、マグネットホルダー１１２に保持され、図示しないマグネットホルダー回転機構により回転可能となっている。ターゲットのエロージョンを均一にするため、放電中には、このマグネット１１１は回転している。ターゲット１０６は、基板１０２に対して斜め上方のオフセット位置に設置されている。すなわち、ターゲット１０６のスパッタ面の中心点は、基板１０２の中心点の法線に対して所定の寸法ずれた位置にある。ターゲット１０６と処理基板１０２の間には、遮蔽板１１６が配置され、電力が供給されたターゲット１０６から放出されるスパッタ粒子による処理基板１０２上への成膜を制御している。
ターゲットは、Ｔｉの金属ターゲット１０６を用いた。窒化チタン膜の堆積は、金属ターゲット１０６に、それぞれ直流電源１１０より、ターゲットホルダー１０８およびバックプレート１０７を介して電力を供給することにより実施される。この際、不活性ガスが、不活性ガス源（不活性ガス導入手段）２０１から、バルブ２０２、マスフローコントローラ２０３、バルブ２０４を介してターゲット付近から成膜処理室１００に導入される。また、窒素からなる反応性ガスは、窒素ガス源（反応性ガス導入手段）２０５から、バルブ２０６、マスフローコントローラ２０７、バルブ２０８を介して成膜処理室１００内の基板付近に導入される。導入された不活性ガスおよび反応性ガスは、コンダクタンスバルブ１１７を介して、排気ポンプ１１８によって排気される。
本発明における窒化チタン３の堆積は、スパッタリングガスとしてアルゴン、反応性ガスとして窒素を用いた。基板温度は、２７℃〜６００℃、ターゲットパワーは５０Ｗ〜１０００Ｗ、スパッタガス圧は０．２Ｐａ〜１．０Ｐａ、Ａｒ流量は０ｓｃｃｍ〜１００ｓｃｃｍ（０Ｐａ・ｍ3／ｓｅｃ〜１．６９×１０-1Ｐａ・ｍ3／ｓｅｃ）、窒素ガス流量は０ｓｃｃｍ〜１００ｓｃｃｍ（０Ｐａ・ｍ3／ｓｅｃ〜１．６９×１０-1Ｐａ・ｍ3／ｓｅｃ）、の範囲で適宜決定することができる。ここでは、基板温度３０℃、Ｔｉのターゲットパワー７５０Ｗ、スパッタガス圧０．２Ｐａとしアルゴンガス流量を０ｓｃｃｍ〜２０ｓｃｃｍ（０Ｐａ・ｍ3／ｓｅｃ〜３．３８×１０-2Ｐａ・ｍ3／ｓｅｃ）、窒素ガス流量を２ｓｃｃｍ〜５０ｓｃｃｍ（３．３８×１０-3Ｐａ・ｍ3／ｓｅｃ〜８．４５×１０-2Ｐａ・ｍ3／ｓｅｃ）の範囲で変化させて堆積した。窒化チタン膜中のＴｉ元素とＮ元素のモル比率および結晶配向性は、図１３、図１４に示す制御装置４００を用いて、スパッタリング時に導入するアルゴンと窒素の混合比率により調整した。尚、本明細書中における「モル比率」とは、物質量の基本単位であるモル数の比率をいう。Ｔｉ元素とＮ元素のモル比率は、例えば、Ｘ線光電子分光法により物質内にある固有の電子の結合エネルギー、電子のエネルギー準位と量から測定することができる。
次に、堆積した窒化チタン膜３上に、スパッタリング法によりシリコン膜４を２０ｎｍ堆積した。
次に、リソグラフィー技術とＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎ Ｅｔｃｈｉｎｇ））技術を用いてＴｉＮ膜を所望の大きさに加工し素子を形成した。
堆積した窒化チタン膜の組成は、Ｘ線光電子分光（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法により分析した。また、窒化チタン膜の結晶配向性はＸ線回折（ＸＲＤ：Ｘ−ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ））法により分析した。また、膜密度はＸ線反射率（Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔ ｍｅｔｅｒ）法により分析した。また、実効仕事関数、ＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ、ＳｉＯ2換算膜厚のこと）、リーク電流特性などの電気特性をＣ−Ｖ、Ｉ−Ｖ測定により評価した。また、本明細書において、「実効仕事関数」とは、一般にゲート絶縁膜とゲート電極とのＣＶ測定によるフラットバンドより求められるものであり、ゲート電極本来の仕事関数の他に、絶縁膜中の固定電荷、界面に形成される双極子、フェルミレベルピンニング等の影響を受ける。ゲート電極を構成する材料本来の「仕事関数」（１個の電子をフェルミ準位から真空準位に取り出すのに必要なエネルギー）とは区別される。特許文献１から特許文献４には、絶縁膜上の仕事関数と記載されているため実効仕事関数値の意味で用いているものと考えられる。尚、本明細書において、後述する実効仕事関数を、ゲート絶縁膜とゲート電極とのＣＶ測定によるフラットバンドより求めた。
次に、ＥＯＴ（酸化膜換算膜厚）について説明する。絶縁膜の種類によらず、絶縁膜材料がシリコン酸化膜であると仮定して、容量から逆算して得られる絶縁膜の電気的な膜厚を酸化膜換算膜厚という。即ち、絶縁膜の比誘電率をεｈ、シリコン酸化膜の比誘電率をεｏとし、絶縁膜の厚さをｄｈとしたとき、酸化膜換算膜厚ｄｅは、下記式（１）で表される。
ｄｅ＝ｄｈ×（εｏ／εｈ）・・・（１）
上記式（１）は、絶縁膜に、シリコン酸化膜の比誘電率εｏに比べて大きな比誘電率εｈをもった材料を用いた場合には、酸化膜換算膜厚ｄｅは、この絶縁膜の膜厚ｄｈよりも薄いシリコン酸化膜と同等になることを示している。なお、シリコン酸化膜の比誘電率εｏは３．９程度である。そのため、例えば、εｈ＝３９の高誘電率材料からなる膜は、その物理膜厚ｄｈを１５ｎｍとしても、酸化膜換算膜厚（電気膜厚）ｄｅが１．５ｎｍになり、絶縁膜の容量値を膜厚が１．５ｎｍのシリコン酸化膜と同等に保ちつつ、リーク電流を著しく低減することができる。
図３に本発明における窒化チタン膜の膜組成（モル比率）（Ｎ／Ｔｉ比）と窒化チタン膜膜密度の関係を示す。図中のａで示される領域は、Ｐ型ＭＯＳＦＥＴに適した仕事関数を実現するＮ／Ｔｉ比領域を表す。また、図中には、主なサンプルの窒化チタン形成条件（アルゴンガスおよび窒素ガスの流量条件）とＣ−Ｖ測定から導出した実効仕事関数の値を表している。図に示されるように、アルゴンガス流量１０ｓｃｃｍ（１．６９×１０-2Ｐａ・ｍ3／ｓｅｃ）、窒素ガス流量１０ｓｃｃｍ（１．６９×１０-2Ｐａ・ｍ3／ｓｅｃ）の条件で作製した窒化チタンの膜組成（モル比率）はＮ／Ｔｉ＝１．２４、膜密度は５．０６ｇ／ｃｃであり、実効仕事関数はｅＷｆ＝４．９６ｅＶと高い値を有している（以下「条件Ａ」という）。また、アルゴンガス流量０ｓｃｃｍ（０Ｐａ・ｍ3／ｓｅｃ）、窒素ガス流量５０ｓｃｃｍ（８．４５×１０-2Ｐａ・ｍ3／ｓｅｃ）の条件で作製した窒化チタンの膜組成（モル比率）はＮ／Ｔｉ＝１．２３、膜密度は４．８ｇ／ｃｃであり、実効仕事関数はｅＷＦ＝４．９ｅＶと高い値を有している（以下、「条件Ｂ」という）。また、アルゴンガス流量２５ｓｃｃｍ（４．２３×１０-2Ｐａ・ｍ3／ｓｅｃ）、窒素ガス流量１０ｓｃｃｍ（１．６９×１０-2Ｐａ・ｍ3／ｓｅｃ）の条件で作製した窒化チタンの膜組成（モル比率）は、Ｎ／Ｔｉ＝１．１６、膜密度は４．７７ｇ／ｃｃであり、実効仕事関数はｅＷＦ＝４．８ｅＶと高い値を有している（以下、「条件Ｃ」という）。また、アルゴンガス流量１３．５ｓｃｃｍ（２．２８×１０-2Ｐａ・ｍ3／ｓｅｃ）、窒素ガス流量６ｓｃｃｍ（１．０１×１０-2Ｐａ・ｍ3／ｓｅｃ）の条件で作製した窒化チタンの膜組成（モル比率）はＮ／Ｔｉ＝１．１５、膜密度は５．０５ｇ／ｃｃであり、実効仕事関数はｅＷＦ＝４．６ｅＶと上述の条件と比較して低い値を有している（以下、「条件Ｄ」という）。このように、本発明における窒化チタン膜は、スパッタリング形成時におけるアルゴンガス流量と窒素ガス流量を調節することにより、膜組成（モル比率）（Ｎ／Ｔｉ比）、膜密度、仕事関数を制御できる。金属の仕事関数は、電気陰性度と密接な関係があることから、窒化チタン中に電気陰性度の高い窒素の含有量が多くなることで仕事関数が増加していると考えられる。
従って、Ｐ型ＭＯＳＦＥＴに適した４．６ｅＶ以上の仕事関数を得るには、Ｎ／Ｔｉ比は１．１５以上が好ましく、４．９ｅＶ以上の仕事関数を得るには、Ｎ／Ｔｉ比は１．２以上が好ましいことが明らかになった。このように本発明における窒化チタン膜は、膜組成（モル比率）（Ｎ／Ｔｉ比）の増加に従い、実効仕事関数値が増加することから、上述した特許文献１に記載の窒化チタン（膜組成（モル比率）（Ｎ／Ｔｉ比））の増大に伴い、実効仕事関数が減少する）とその現象が大きく異なっている。
図４に、上記条件Ａ、条件Ｂ、条件Ｄで作製した窒化チタン膜のＸＲＤ回折スペクトルを比較した結果を示す。なお、図４の横軸は、回折角度を示しており、図４の縦軸は、回折強度を示している。図中のＣ（１１１）、Ｃ（２００）およびＣ（２２０）はそれぞれ窒化チタン膜の結晶面、（１１１）面、（２００）面、（２２０）面を表している。図に示されるように、膜組成（モル比率）（Ｎ／Ｔｉ比）と実効仕事関数が高い条件Ａおよび条件Ｂの窒化チタン膜は、膜組成（モル比率）（Ｎ／Ｔｉ比）と実効仕事関数が低い条件Ｄと比較して、（２００）面の結晶配向性が高い結晶構造を有している。
図５に、窒化チタン膜の膜組成（モル比率）（Ｎ／Ｔｉ比）とＸＲＤスペクトルにおける（１１１）面と（２００）面のピーク強度比Ｃ（２００）／Ｃ（１１１）を比較した結果（結晶配向性の指標となる結果）を示す。図５において、横軸は、窒化チタン膜の膜組成（モル比率）（Ｎ／Ｔｉ比）を示し、縦軸は、ピーク強度比を示す。また、ｂで示される領域は、電気特性の劣化を伴うことなくＰＭＯＳＦＥＴに適した仕事関数を実現する領域を表す。図に示されるように、条件Ａと条件Ｂの膜組成（モル比率）（Ｎ／Ｔｉ比）が１．２以上の窒化チタン膜のピーク強度比は１．７以上の高い値を有している。また、条件Ｂの窒化チタン膜のピーク強度比は１．８以上と条件Ａと比較して更に高い値を有している。従って、実効仕事関数の値が４．９ｅＶ以上の窒化チタン膜は、膜組成（モル比率）（Ｎ／Ｔｉ比）が１．２以上であり、結晶配向性の指標となるピーク強度比Ｃ（２００）／Ｃ（１１１）が１．７以上であることが示される。このように本発明における窒化チタン膜は、（２００）面の結晶配向性を有する場合においても実効仕事関数値は４．９ｅＶと高い値を示すことから、上述した特許文献２で開示されている窒化チタン膜の実効仕事関数の値は（１００）配向で４．３ｅＶ、（１１１）配向で４．６ｅＶを有する場合と異なることが示される。
図６に、条件Ａ、条件Ｂおよび条件Ｄで作製した窒化チタン膜を有する素子のＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ、ＳｉＯ2換算膜厚のこと）とリーク電流（Ｊｇ）の関係を示す。図より、条件Ａおよび条件Ｄの窒化チタン膜を有する素子と比較して、条件Ｂの窒化チタン膜を有する素子は、ＥＯＴが０．２ｎｍ増加し、かつリーク電流（Ｊｇ）が約一桁増加する。このことは、条件Ｂの窒化チタン膜は、高い実効仕事関数を有しているものの素子特性の劣化を招くことを示している。条件Ｂの窒化チタン膜と条件Ａおよび条件Ｄの窒化チタン膜の相違は、膜密度が低いこと、結晶配向性の指標となるピーク強度比Ｃ（２００）／Ｃ（１１１）が１．８以上と高いことである。ここで、条件Ｄと同等の実効仕事関数値およびピーク強度比Ｃ（２００）／Ｃ（１１１）を有し、膜密度が条件Ｂと同等の窒化チタン膜を有する素子の電気特性を評価した結果、ＥＯＴおよびリーク電流値（Ｊｇ）の劣化はないことを確認した。従って、条件Ｂの窒化チタン膜を有する素子におけるＥＯＴとリーク電流の増加は、結晶配向性に起因していると考えられる。このように本発明における窒化チタン膜は、Ｃ（２００）の結晶配向性が支配的である場合、素子特性の劣化を招くことから、特許文献４で開示されている窒化チタン膜（Ｃ（１００）配向で、素子特性が改善）と異なることが示される。尚、窒化チタン膜におけるＣ（２００）面は、Ｃ（１００）面と等価な面としてとらえることができる。
図７に、膜組成（モル比率）Ｏ／Ｔｉ比と窒化チタン膜を構成する膜密度の関係を示す。図中のｃで示される領域は、窒化チタン膜の酸化を抑制するための膜密度の領域を表す。ここで、作製したサンプルを大気暴露により酸化している。図より、膜組成（モル比率）Ｏ／Ｔｉ比は窒化チタンの膜密度の増加に伴い、低下する。また、図８の窒化チタンの膜密度と比抵抗の関係に示す。図中のｄで示される領域は、窒化チタン膜の酸化を抑制し、比抵抗の増加を防止するための膜密度の領域を表す。図より、膜密度の減少に伴い、比抵抗が増加することが確認できる。ゲート電極の比抵抗の増加は、素子の動作速度の低下を招く。従って、窒化チタン膜の膜密度は４．７ｇ／ｃｃ以上が好ましく、４．８ｇ／ｃｃ以上がより好ましい。また、窒化チタン膜の酸化は、窒化チタン膜上に、ＴａＮ、Ｗ、ＷＮ、Ｓｉ、Ａｌの金属含有膜を堆積することで抑制することができる。
以上の結果より、本発明における金属窒化物層のＴｉとＮのモル比率は、Ｐ型ＭＯＳＦＥＴに適した実効仕事関数を実現するため、１．１５以上が好ましく、１．２以上がより好ましい。更に、金属窒化物層の結晶配向性を表すＸＲＤスペクトルにおけるＣ［２００］／Ｃ［１１１］のピーク強度比Ｘは、Ｐ型ＭＯＳＦＥＴに適した実効仕事関数を実現し、かつ素子の電気特性の劣化させないため、１．１＜Ｘ＜１．８の範囲が好ましい。更に、膜密度は、酸化による素子特性の劣化を防止するため、４．７ｇ／ｃｃ以上が好ましく、４．８ｇ／ｃｃ以上がより好ましい。
また、本発明における金属窒化物層の膜厚は、ゲート電極のエッチング加工におけるサイドエッチングに伴うゲート形状の変化を抑制するため、２０ｎｍ以下１ｎｍ以上が好ましく、１０ｎｍ以下１ｎｍ以上がより好ましい。
また、本発明における金属窒化物層においては、大気暴露による酸化を抑制するため、ＴｉとＮからなる金属窒化物層上、好ましくは全面にＴａＮ、Ｗ、ＷＮ、Ｓｉ、Ａｌの少なくとも一つから選択される金属含有膜を堆積することが好ましい。
また、本発明における窒化チタン膜の堆積は、ゲート絶縁膜へのプラズマダメージによる素子特性の悪化を抑制し、かつ組成および結晶配向性を制御するため、図２に示されるような、ターゲットが基板に対して斜め上方のオフセット位置に設置された成膜処理室内において、窒素からなる反応性ガスと不活性ガスの混合雰囲気下においてＴｉターゲットをマグネトロンスパッタする工程であり、金属窒化物層のＴｉとＮのモル比率が１．１以上であり、かつ膜密度が４．７ｇ／ｃｃ以上であり、好ましくは更に結晶配向性Ｘが１．１＜Ｘ＜１．８の範囲を満たすように窒素ガスと不活性ガスの混合比率を設定することが好ましい。
また、スループットの向上とおよび大気暴露に伴う窒化チタン膜の酸化を抑制するため、金属窒化物層を形成する工程と金属窒化物層上にＴａＮ、Ｗ、ＷＮ、Ｓｉ、Ａｌの少なくとも一つから選択される金属含有膜を堆積する工程を真空雰囲気中で連続して実施することが好ましい。
また、上記説明では、シリコン酸化膜と高誘電率膜としてＨｆＳｉＯ膜を用いたゲート絶縁膜を有する素子について述べたが、これに限定されるものではなく、ゲート絶縁膜に用いられる高誘電率材料は、ＳｉＯ2の比誘電率（３．９）より大きな比誘電率をもつ材料であり、金属酸化物、金属シリケート、窒素が導入された金属酸化物、窒素が導入された金属シリケートが挙げられる。結晶化が抑えられ、素子の信頼性が向上する点から、窒素が導入された高誘電率膜が好ましい。高誘電率材料中の金属としては、膜の耐熱性および膜中の固定電化抑制の観点から、ＨｆもしくはＺｒが好ましい。また、高誘電率材料としては、Ｈｆ又はＺｒとＳｉとを含む金属酸化物、この金属酸化物にさらに窒素を含む金属酸窒化物が好ましく、ＨｆＳｉＯ、ＨｆＳｉＯＮがより好ましい。また、ここではゲート絶縁膜としてシリコン酸化膜とその上に積層された高誘電率膜を用いているが、これに限定されるものではなく、高誘電率絶縁膜単独あるいはシリコン酸窒化膜とその上に積層された高誘電率膜を用いることができる。
また、上記の説明では、表面にシリコン酸化膜と高誘電率膜としてＨｆＳｉＯ膜を用いたゲート絶縁膜を有するｐ型シリコン基板上に、窒化チタン膜が形成された素子について述べたが、これに限定されるものではなく、図９に示されるゲート電極を有するＭＯＳＦＥＴ素子においても、本発明の条件を満たす窒化チタン膜が含まれていれば、十分にその効果を得ることができる。
次に、本実施形態の窒化チタン膜の形成工程に用いられる図２の処理装置の制御装置について説明する。図１３は、図２の処理装置を制御する制御装置の模式図である。バルブ２０２、２０４、２０６、２０８はそれぞれ制御用入出力ポート５００、５０１、５０２、５０３を介して制御装置４００によって開閉制御ができる。また、マスフローコントローラ２０３、２０７はそれぞれ制御用入出力ポート５０４、５０５を介して制御装置４００によって流量の調節ができる。また、コンダクタンスバルブ１１７は、制御用入出力ポート５０６を介して制御装置４００によって開度の調節ができる。また、ヒータ１０５は、入出力ポート５０７を介して制御装置４００によって温度の調節ができる。また、基板支持台１０３の回転状態は、入出力ポート５０８を介して制御装置４００によって回転数の調節ができる。また、直流電源１１０は、入出力ポート５０９を介して制御装置４００によって周波数ならびに供給電力が調節できる。
本発明においては、制御装置４００により、金属窒化物層の少なくともゲート絶縁膜と接する部分の、ＴｉとＮのモル比率（Ｎ／Ｔｉ比）が１．１５以上であり、かつ膜密度が４．７ｇ／ｃｃ以上であり、好ましくは更に結晶配向性Ｘが１．１＜Ｘ＜１．８の範囲になるように、スパッタリング成膜時に導入するアルゴンガス等の不活性ガスと窒素ガスからなる反応性ガスの混合比率を制御している。
図１４は、図１３の制御装置４００の内部構成を示した図である。制御装置４００は、入力部４０１、プログラム及びデータを有する記憶部４０２、プロセッサ４０３及び出力部４０４からなり、基本的にはコンピューター構成であり、図２の処理装置４０５を制御している。
本発明の製造プログラムは、コンピューター（ＰＣ）により読み取り可能な記録媒体に記録されて、制御装置４００の記憶部４０２にインストールされる。記録媒体としては、フロッピー（登録商標）ディスク、ＺＩＰ（登録商標）等の磁気記録媒体、ＭＯ等の光磁気記録媒体、ＣＤ−Ｒ、ＤＶＤ−Ｒ、ＤＶＤ＋Ｒ，ＤＶＤ−ＲＡＭ、ＤＶＤ＋ＲＷ（登録商標）、ＰＤ等の光ディスク等が挙げられる。また、コンパクトフラッシュ（登録商標）、スマートメディア（登録商標）、メモリースティック（登録商標）、ＳＤカード等のフラッシュメモリ系、マイクロドライブ（登録商標）、Ｊａｚ（登録商標）等のリムーバブルディスクが挙げられる。
なお、記憶部４０２内にインストールされる本発明の製造プログラムは、シリコン基板上に、金属酸化物、金属シリケート、又は窒素が導入された金属酸化物もしくは金属シリケートのいずれかからなる高誘電率絶縁膜を有するゲート絶縁膜と、前記ゲート絶縁膜上に設けられたＴｉとＮを含有する金属窒化物層を有するゲート電極とを有する電界効果トランジスタを備えた半導体装置の製造プログラムである。
そして、少なくともゲート絶縁膜と接する部分の、ＴｉとＮのモル比率（Ｎ／Ｔｉ比）が１．１５以上であり、かつ膜密度が４．７ｇ／ｃｃ以上である金属窒化物層を形成する手順をコンピューターに実行させる。
より具体的には、金属窒化物層を形成する手順が、窒素からなる反応性ガスと不活性ガスの混合雰囲気下においてＴｉターゲットをマグネトロンスパッタする手順であり、金属窒化物層の少なくともゲート絶縁膜と接する部分を形成する際に、ＴｉとＮのモル比率（Ｎ／Ｔｉ比）が１．１５以上であり、かつ膜密度が４．７ｇ／ｃｃ以上となるように反応性ガスと不活性ガスの混合比を調整する。
また、本発明の製造プログラムは、更に、ゲート絶縁膜を形成する手順として、被処理基板を加熱し、ターゲットを用いた物理蒸着により被処理基板に金属膜を堆積する手順と、該金属膜を酸化する元素を含有するガスを供給し、熱酸化反応によって前記金属膜を酸化して高誘電率絶縁膜を形成する手順を有していてもよい。
＜実施例１＞
本発明の第１の実施例を、図面を参照しながら詳細に説明する。
図１０は、実施例１に関わる素子構造の断面の概略である。表面に膜厚１．８ｎｍのシリコン酸化膜を有するシリコン基板５に、スパッタリング法により膜厚０．３〜１．５ｎｍのＨｆを堆積した。その後、酸素分圧０．１Ｐａの雰囲気で、９００℃、１ｍｉｎのアニール処理を施し、シリコン酸化膜中にＨｆを拡散させることで、シリコン酸化膜とＨｆＳｉＯ膜の積層構造からなるゲート絶縁膜６を形成した。ＨｆＳｉＯ膜の膜中Ｈｆ濃度は、Ｈｆの堆積膜厚により変化させている。その後、ゲート絶縁膜上に図２に示す処理装置において、Ｔｉ金属ターゲットを用いてアルゴンガス流量と窒素ガス流量の混合比を調節することによりＴｉとＮのモル比率が１．１５以上であり、かつ結晶配向性Ｘが１．１＜Ｘ＜１．８の範囲を有する窒化チタン膜７を２ｎｍ〜２０ｎｍ堆積した。その後、シリコン膜８を２０ｎｍ堆積した。
次に、リソグラフィー技術とＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）技術を用いてＴｉＮ膜を所望の大きさに加工した。
堆積した窒化チタン膜の組成は、Ｘ線光電子分光（ＸＰＳ：Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法により分析した。また、窒化チタン膜の結晶配向性はＸ線回折（ＸＲＤ：Ｘ−ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）法により分析した。また、膜密度はＸ線反射率（Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔ ｍｅｔｅｒ）法により分析した。また、実効仕事関数、ＥＯＴ、リーク電流特性などの電気特性をＣ−Ｖ、Ｉ−Ｖ測定により評価した。
図１１に、実効仕事関数のＨｆ膜厚依存性を示す。図に示されるように、本実施例におけるゲート絶縁膜上に配置された金属窒化物層としてＴｉとＮのモル比率が１．１５以上であり、かつ結晶配向性Ｘが１．１＜Ｘ＜１．８の範囲を有する窒化チタン膜を有する素子において、Ｈｆの膜厚（Ｈｆ濃度）に依存することなく、Ｐ型ＭＯＳＦＥＴに適した実効仕事関数（４．６ｅＶ）が得られることを確認した。また、金属窒化物層の膜密度は４．７ｇ／ｃｃ以上であり、酸化による比抵抗の増大に伴う、電気特性の低下はみられなかった。
また、ここではゲート電極としてＴｉとＮを含有する金属窒化物層とＳｉ膜の積層構造を有するゲート電極の結果を示したが、ゲート電極としてＴｉとＮを含有する金属窒化物層単層および金属窒化物膜とＴａＮ、Ｗ、ＷＮ、Ａｌの少なくとも一つから選択される金属含有膜の積層膜を用いた場合においても、同様の効果を得ることを確認した。
また、ゲート絶縁膜としてＣＶＤ法により堆積したＨｆＳｉＯ膜においても同様の効果を得ることを確認した。
また、ＨｆＳｉＯを堆積した後、ラジカルＮ化処理により形成したＨｆＳｉＯＮ膜をゲート絶縁膜として用いた場合においても同様の効果を得ることを確認した。
また、ゲート絶縁膜としてＺｒを含む、ＺｒＳｉＯ、ＺｒＳｉＯＮ、ＨｆＺｒＳｉＯ、ＨｆＺｒＳｉＯＮからなる群から選択される一つの材料を用いても、同様の効果が得られることを確認した。
＜実施例２＞
本発明の第２の実施例を、図面を参照しながら詳細に説明する。
図１２（ａ）〜（ｃ）は、本発明の第２の実施例である図９に示す半導体装置の製造方法の工程を示した図である。まず図１２（ａ）に示すようにシリコン基板３０１の表面に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）技術により形成された素子分離領域３０２が設けられている。続いて、素子分離されたシリコン基板表面に熱酸化法により膜厚１．０ｎｍのシリコン熱酸化膜を形成する。その後、実施例１と同じ方法によりＨｆＳｉＯＮ膜を堆積しゲート絶縁膜３０３を形成する。
次に、ゲート絶縁膜３０３上に実施例１と同じ方法により、Ｔｉ金属ターゲットを用いてアルゴンガス流量と窒素ガス流量の混合比を調節することによりＴｉとＮのモル比率が１．１５以上であり、膜密度が４．７ｇ／ｃｃ以上であり、かつ結晶配向性Ｘが１．１＜Ｘ＜１．８の範囲を有する窒化チタン膜３０４を２ｎｍ〜１０ｎｍ堆積した。
次に、膜厚２０ｎｍのシリコン層３０５を形成した後、図１２（ｂ）に示すようにリソグラフィー技術およびＲＩＥ技術を用いてゲート電極に加工し、引き続いてイオン注入を行い、エクステンション拡散領域３０６をゲート電極をマスクとして自己整合的に形成した。
さらに、図１２（ｃ）に示すように、シリコン窒化膜とシリコン酸化膜を順次堆積し、その後、エッチバックすることによってゲート側壁３０７を形成した。この状態で再度イオン注入を行い、活性化アニールを経てソース・ドレイン拡散層３０８を形成した。
作製した素子の電気特性を評価した結果、ＥＯＴやリーク電流の悪化を伴うことなく、Ｐ型ＭＯＳＦＥＴに適した実効仕事関数（４．６ｅＶ以上）が得られることを確認した。 また、シリコン膜３０５の代わりにＴａＮ、Ｗ、ＷＮ、Ａｌの少なくとも一つから選択される金属含有膜を用いても同様の効果を得ることを確認した。
また、ゲート絶縁膜としてＣＶＤ法により堆積したＨｆＳｉＯ膜においても同様の効果を得ることを確認した。
また、ＨｆＳｉＯを堆積した後、ラジカルＮ化処理により形成したＨｆＳｉＯＮ膜をゲート絶縁膜として用いた場合においても同様の効果を得ることを確認した。
また、ゲート絶縁膜としてＺｒを含む、ＺｒＳｉＯ、ＺｒＳｉＯＮ、ＨｆＺｒＳｉＯ、ＨｆＺｒＳｉＯＮからなる群から選択される一つの材料を用いても、同様の効果が得られることを確認した。
このように、本実施の形態におけるＭＯＳＦＥＴ素子においても本発明の効果を得られることを確認した。
１ シリコン基板
２ ゲート絶縁膜
３ ゲート電極
４ シリコン
５ シリコン基板
６ ゲート絶縁膜
７ 窒化チタン膜
８ シリコン膜
１００ 成膜処理室
１０１ ヒータ
１０２ 被処理基板
１０３ 基板支持台
１０４ サセプタ
１０５ ヒータ
１０６ 金属ターゲット
１０７ バックプレート
１０８ ターゲットホルダー
１０９ 絶縁体
１１０ 直流電源
１１１ マグネット
１１２ マグネットホルダー
１１６ 遮蔽板
１１７ コンダクタンスバルブ
１１８ 排気ポンプ
２０１ 不活性ガス源
２０２ バルブ
２０３ マスフローコントローラ
２０４ バルブ
２０５ 反応性ガス源
２０６ バルブ
２０７ マスフローコントローラ
２０８ バルブ
３０１ シリコン基板
３０２ 素子分離領域
３０３ ゲート絶縁膜
３０４ 金属窒化物層
３０５ シリコン層
３０６ エクステンション領域
３０７ ゲート側壁
３０８ ソース・ドレイン領域

Claims (16)

  1. シリコン基板上に、ゲート絶縁膜と該ゲート絶縁膜上に設けられたゲート電極とを有する電界効果トランジスタを備えた半導体装置において、
    前記ゲート絶縁膜が、金属酸化物、金属シリケート、又は窒素が導入された金属酸化物もしくは金属シリケートのいずれかからなる高誘電率絶縁膜を有し、
    前記ゲート電極が、少なくともＴｉとＮを含有する金属窒化物層を含むゲート電極であって、
    前記金属窒化物層の少なくとも前記ゲート絶縁膜と接する部分の、ＴｉとＮのモル比率（Ｎ／Ｔｉ比）が１．１５以上であり、かつ膜密度が４．７ｇ／ｃｃ以上であることを特徴とする半導体装置。
  2. 前記金属窒化物層の少なくとも前記ゲート絶縁膜と接する部分の、ＴｉとＮのモル比率（Ｎ／Ｔｉ比）が１．２以上であり、かつ膜密度が４．８ｇ／ｃｃ以上であることを特徴とする請求項１に記載の半導体装置。
  3. 前記金属窒化物層の少なくとも前記ゲート絶縁膜と接する部分の結晶配向性Ｘが１．１＜Ｘ＜１．８の範囲を有していることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記ゲート電極が、前記金属窒化物層と、Ａｌ、Ｗ、ＷＮ、Ｓｉから選択される少なくとも一つを含む金属含有膜との積層構造を有することを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記金属窒化物層の膜厚が２０ｎｍ以下１ｎｍ以上であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記高誘電率絶縁膜が、ＨｆもしくはＺｒを含む絶縁膜であることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記ゲート絶縁膜が、シリコン酸化膜もしくはシリコン窒化膜と、ＨｆもしくはＺｒを含む絶縁膜との積層構造であることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
  8. シリコン基板上に、金属酸化物、金属シリケート、又は窒素が導入された金属酸化物もしくは金属シリケートのいずれかからなる高誘電率絶縁膜を有するゲート絶縁膜と、前記ゲート絶縁膜上に設けられたＴｉとＮを含有する金属窒化物層を有するゲート電極とを有する電界効果トランジスタを備えた半導体装置の製造方法であって、
    少なくともゲート絶縁膜と接する部分の、ＴｉとＮのモル比率（Ｎ／Ｔｉ比）が１．１５以上であり、かつ膜密度が４．７ｇ／ｃｃ以上である金属窒化物層を形成する工程を備えたことを特徴とする半導体装置の製造方法。
  9. 前記金属窒化物層を形成する工程が、少なくともゲート絶縁膜と接する部分の結晶配向性Ｘが１．１＜Ｘ＜１．８の範囲である金属窒化物層を形成する工程であることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記金属窒化物層を、大気に暴露することなく、その全面にＡｌ、Ｗ、ＷＮ、Ｓｉから選択される少なくとも一つを含む金属含有膜を形成する工程を備えたことを特徴とする請求項８又は９に記載の半導体装置の製造方法。
  11. 前記金属窒化物層を形成する工程が、窒素からなる反応性ガスと不活性ガスの混合雰囲気下においてＴｉターゲットをマグネトロンスパッタする工程であり、
    前記金属窒化物層の少なくとも前記ゲート絶縁膜と接する部分を形成する際に、ＴｉとＮのモル比率（Ｎ／Ｔｉ比）が１．１５以上であり、かつ膜密度が４．７ｇ／ｃｃ以上となるように反応性ガスと不活性ガスの混合比を設定することを特徴とする請求項８〜１０のいずれか１項に記載の半導体装置の製造方法。
  12. 前記金属窒化物層の少なくとも前記ゲート絶縁膜と接する部分を形成する際に、結晶配向性Ｘが１．１＜Ｘ＜１．８の範囲を満たすように反応性ガスと不活性ガスの混合比を設定することを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. シリコン基板上に、金属酸化物、金属シリケート、又は窒素が導入された金属酸化物もしくは金属シリケートのいずれかからなる高誘電率絶縁膜を有するゲート絶縁膜と、前記ゲート絶縁膜上に設けられたＴｉとＮを含有する金属窒化物層を有するゲート電極とを有する電界効果トランジスタを備えた半導体装置の製造装置であって、
    成膜処理室と、被処理基板を支持する基板支持台と、前記基板支持台の温度を調節する加熱装置と、前記成膜処理室中に不活性ガスを導入する不活性ガス導入手段と、前記成膜処理室中に窒素からなる反応性ガスを導入する反応性ガス導入手段と、ターゲットに直流電力を供給する直流電力供給手段と、を有し、
    前記金属窒化物層の少なくとも前記ゲート絶縁膜と接する部分の、ＴｉとＮのモル比率（Ｎ／Ｔｉ比）が１．１５以上であり、かつ膜密度が４．７ｇ／ｃｃ以上となるように、前記成膜処理室中に導入する不活性ガスと反応性ガスの混合比率を調整する制御装置を設けたことを特徴とする半導体装置の製造装置。
  14. シリコン基板上に、金属酸化物、金属シリケート、又は窒素が導入された金属酸化物もしくは金属シリケートのいずれかからなる高誘電率絶縁膜を有するゲート絶縁膜と、前記ゲート絶縁膜上に設けられたＴｉとＮを含有する金属窒化物層を有するゲート電極とを有する電界効果トランジスタを備えた半導体装置の製造プログラムであって、
    少なくともゲート絶縁膜と接する部分の、ＴｉとＮのモル比率（Ｎ／Ｔｉ比）が１．１５以上であり、かつ膜密度が４．７ｇ／ｃｃ以上である金属窒化物層を形成する手順をコンピューターに実行させることを特徴とする半導体装置の製造プログラム。
  15. 前記金属窒化物層を形成する手順が、窒素からなる反応性ガスと不活性ガスの混合雰囲気下においてＴｉターゲットをマグネトロンスパッタする手順であり、
    前記金属窒化物層の少なくとも前記ゲート絶縁膜と接する部分を形成する際に、ＴｉとＮのモル比率（Ｎ／Ｔｉ比）が１．１５以上であり、かつ膜密度が４．７ｇ／ｃｃ以上となるように反応性ガスと不活性ガスの混合比を調整することを特徴とする請求項１４に記載の半導体装置の製造プログラム。
  16. 請求項１４または１５に記載の製造プログラムを記録したことを特徴とするコンピューターにより読み取り可能な記録媒体。
JP2011524662A 2009-07-29 2010-07-29 半導体装置およびその製造方法 Active JP5209791B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011524662A JP5209791B2 (ja) 2009-07-29 2010-07-29 半導体装置およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009176177 2009-07-29
JP2009176177 2009-07-29
PCT/JP2010/004803 WO2011013374A1 (ja) 2009-07-29 2010-07-29 半導体装置およびその製造方法
JP2011524662A JP5209791B2 (ja) 2009-07-29 2010-07-29 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2011013374A1 JPWO2011013374A1 (ja) 2013-01-07
JP5209791B2 true JP5209791B2 (ja) 2013-06-12

Family

ID=43529044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011524662A Active JP5209791B2 (ja) 2009-07-29 2010-07-29 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20120199919A1 (ja)
EP (1) EP2461354A4 (ja)
JP (1) JP5209791B2 (ja)
KR (1) KR101178826B1 (ja)
WO (1) WO2011013374A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012231123A (ja) 2011-04-15 2012-11-22 Hitachi Kokusai Electric Inc 半導体装置、半導体装置の製造方法、基板処理システムおよびプログラム
JP5960491B2 (ja) * 2012-04-27 2016-08-02 キヤノンアネルバ株式会社 半導体装置およびその製造方法
KR101977286B1 (ko) 2012-12-27 2019-05-30 에스케이하이닉스 주식회사 듀얼 일함수 게이트스택, 그를 구비한 반도체장치 및 제조 방법
KR101986144B1 (ko) 2012-12-28 2019-06-05 에스케이하이닉스 주식회사 고유전층과 금속게이트를 갖는 반도체장치 및 그 제조 방법
KR102263765B1 (ko) 2015-04-08 2021-06-09 에스케이하이닉스 주식회사 반도체 소자, 그의 제조 방법, 및 이를 구비하는 반도체 장치
JP6957310B2 (ja) * 2017-10-24 2021-11-02 東京エレクトロン株式会社 半導体装置およびｃｍｏｓトランジスタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203276A (ja) * 2000-01-21 2001-07-27 Nec Corp 半導体装置およびその製造方法
JP2009059882A (ja) * 2007-08-31 2009-03-19 Nec Electronics Corp 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747361A (en) * 1991-05-01 1998-05-05 Mitel Corporation Stabilization of the interface between aluminum and titanium nitride
JP3383113B2 (ja) * 1995-03-09 2003-03-04 富士通株式会社 半導体装置及びその製造方法
JPH0941133A (ja) * 1995-08-01 1997-02-10 Sony Corp 金属化合物膜の成膜方法およびそれに用いる成膜装置
JPH10125627A (ja) * 1996-10-24 1998-05-15 Fujitsu Ltd 半導体装置の製造方法および高融点金属ナイトライド膜の形成方法
JP3700322B2 (ja) * 1997-04-10 2005-09-28 株式会社デンソー 半導体装置及びその製造方法
JP3523093B2 (ja) * 1997-11-28 2004-04-26 株式会社東芝 半導体装置およびその製造方法
JP3540613B2 (ja) 1998-07-24 2004-07-07 株式会社東芝 半導体装置
US6800173B2 (en) * 2000-12-15 2004-10-05 Novellus Systems, Inc. Variable gas conductance control for a process chamber
US6858524B2 (en) * 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates
KR100594276B1 (ko) * 2004-05-25 2006-06-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
JP2008016538A (ja) 2006-07-04 2008-01-24 Renesas Technology Corp Ｍｏｓ構造を有する半導体装置及びその製造方法
JP2008108860A (ja) * 2006-10-25 2008-05-08 Elpida Memory Inc 半導体装置の製造方法
US7727864B2 (en) * 2006-11-01 2010-06-01 Asm America, Inc. Controlled composition using plasma-enhanced atomic layer deposition
JP2009071232A (ja) * 2007-09-18 2009-04-02 Elpida Memory Inc 半導体装置及びその製造方法
JP4647682B2 (ja) * 2008-11-12 2011-03-09 パナソニック株式会社 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203276A (ja) * 2000-01-21 2001-07-27 Nec Corp 半導体装置およびその製造方法
JP2009059882A (ja) * 2007-08-31 2009-03-19 Nec Electronics Corp 半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6010063185; Ｙｏｎｇｘｕｎ　Ｌｉｕ　ｅｔ　ａｌ．: 'Ｉｎｖｅｓｔｉｇａｔｉｏｎ　ｏｆ　ｔｈｅ　ＴｉＮ　Ｇａｔｅ　Ｅｌｅｃｔｒｏｄｅ　Ｗｉｔｈ　Ｔｕｎａｂｌｅ　Ｗｏｒｋ　Ｆｕｎｃｔｉｏｎ　ａｎｄ　Ｉｔｓ　Ａｐｐｌｉｃａｔｉｏｎｓ　ｆｏｒ　ＦｉｎＦＥＴ　Ｆ' ＩＥＥＥ　ＴＲＡＮＳＡＣＴＩＯＮＳ　ＯＮ　ＮＡＮＯＴＥＣＨＮＯＬＯＧＹ ＶＯＬ．５，ＮＯ．６, 2006, ＰＰ．７２３-７３０ *
JPN6010063186; Ｊｏｒｇｅｎ　Ｗｅｓｔｌｉｎｄｅｒ　ｅｔ　ａｌ．: 'Ｖａｒｉａｂｌｅ　ｗｏｒｋ　ｆｕｎｃｔｉｏｎ　ｉｎ　ＭＯＳ　ｃａｐａｃｉｔｏｒｓ　ｕｔｉｌｉｚｉｎｇ　ｎｉｔｒｏｇｅｎ-ｃｏｎｔｒｏｌｌｅｄ　ＴｉＮｘ　ｇａｔｅ　ｅｌｅｃｔｒｏｄｅｓ' Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ　Ｅｎｇｉｎｅｅｒｉｎｇ Ｖｏｌ．７５, 2004, ｐｐ．３８９-３９６ *

Also Published As

Publication number Publication date
KR20110089872A (ko) 2011-08-09
WO2011013374A1 (ja) 2011-02-03
JPWO2011013374A1 (ja) 2013-01-07
KR101178826B1 (ko) 2012-09-03
EP2461354A4 (en) 2015-11-11
US20120199919A1 (en) 2012-08-09
EP2461354A1 (en) 2012-06-06

Similar Documents

Publication Publication Date Title
JP4871433B2 (ja) 半導体装置およびその製造方法
JP4792132B2 (ja) 誘電体ならびに半導体装置の製造方法、プログラム、および、記録媒体
JP5937297B2 (ja) 金属窒化膜、該金属窒化膜を用いた半導体装置、および半導体装置の製造方法
JP4494525B1 (ja) 誘電体膜の製造方法、半導体装置の製造方法、誘電体膜、およびコンピュータ読み取り可能な記録媒体
US20040262642A1 (en) Semiconductor device and manufacturing method thereof
JP5247619B2 (ja) 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
JP5209791B2 (ja) 半導体装置およびその製造方法
JP4584356B2 (ja) 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体
JP5458177B2 (ja) 半導体装置の製造方法および装置
WO2007142010A1 (ja) 半導体装置およびその製造方法
US20060194396A1 (en) Method for depositing a metal gate on a high-k dielectric film and improving high-k dielectric film and metal gate interface, and a substrate treating system
US8669624B2 (en) Semiconductor device and manufacturing method thereof
JP5463423B2 (ja) チャージトラップ型記憶装置及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5209791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250