[go: up one dir, main page]

JP5267251B2 - Thin film capacitor and method of manufacturing thin film capacitor - Google Patents

Thin film capacitor and method of manufacturing thin film capacitor Download PDF

Info

Publication number
JP5267251B2
JP5267251B2 JP2009066202A JP2009066202A JP5267251B2 JP 5267251 B2 JP5267251 B2 JP 5267251B2 JP 2009066202 A JP2009066202 A JP 2009066202A JP 2009066202 A JP2009066202 A JP 2009066202A JP 5267251 B2 JP5267251 B2 JP 5267251B2
Authority
JP
Japan
Prior art keywords
dielectric
layer
internal electrode
thin film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009066202A
Other languages
Japanese (ja)
Other versions
JP2009267376A (en
Inventor
義彦 矢野
泰伸 及川
賢治 堀野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009066202A priority Critical patent/JP5267251B2/en
Publication of JP2009267376A publication Critical patent/JP2009267376A/en
Application granted granted Critical
Publication of JP5267251B2 publication Critical patent/JP5267251B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、薄膜コンデンサ、及び薄膜コンデンサの製造方法に関する。   The present invention relates to a thin film capacitor and a method for manufacturing the thin film capacitor.

従来、集積回路(LSI:Large Scale Integration)の電源電圧のゆらぎに伴って発生する電磁妨害(EMI:Electro Magnetic Interference)を抑制するために、ディスクリートなキャパシタが電源と集積回路の電源端子とを接続する配線に配置される。このような用途のキャパシタには、近年の電子機器の小型化に伴い、薄型化や、配置の工夫が求められており、例えば、下記特許文献1又は非特許文献1に示すような薄膜キャパシタを薄膜状のシート内にアレイ状に形成し、そのシートをインターポーザやプリント基板の表面に直付けしけたり、薄膜キャパシタをインターポーザやプリント基板の内部に埋め込んだりすることが一般に行われている。また、EMIを抑制する用途に限らず、他の用途の薄膜キャパシタを、インターポーザやプリント基板の表面に直付けしたり、インターポーザやプリント基板の内部に埋め込んだりする場合もある。   Conventionally, a discrete capacitor connects the power supply and the power supply terminal of the integrated circuit to suppress electromagnetic interference (EMI) caused by fluctuations in the power supply voltage of the integrated circuit (LSI: Large Scale Integration). Placed on the wiring to be. The capacitor for such use is required to be thinned and devised in arrangement with recent miniaturization of electronic devices. For example, a thin film capacitor as shown in Patent Document 1 or Non-Patent Document 1 below is required. It is generally performed that an array is formed in a thin film sheet, and the sheet is directly attached to the surface of the interposer or the printed board, or a thin film capacitor is embedded in the interposer or the printed board. In addition to the use for suppressing EMI, a thin film capacitor for other uses may be directly attached to the surface of the interposer or the printed board, or may be embedded in the interposer or the printed board.

特開2001−217142号公報JP 2001-217142 A

CARTS Europe 2006 proceedings pp273-280CARTS Europe 2006 proceedings pp273-280

上述の薄膜キャパシタでは、誘電体層を薄くすることと共に、大きな静電容量が要求されるため、従来、比誘電率の高い誘電体材料を誘電体層に用いて、誘電体層の静電容量密度を高くする。現在、例えば誘電率が200〜1000である誘電体材料が誘電体層に用いられている。このような誘電体材料から誘電体層を形成する際は、層状に成形された誘電体材料を、800℃以上の高温でアニール(焼成)して、誘電体を結晶化させることが必要である。そのため、上記非特許文献1に示されているように、薄膜コンデンサの基板として耐熱性の高いSiが用いられ、下地電極、内部電極及び上部電極として反応性が低いPtが用いられる。このような薄膜コンデンサを更に大容量化するためには、内部電極を介して誘電体層を複数積層することが有効である。例えば、1005サイズの薄膜コンデンサの最大容量は、誘電体層数が1層である場合、15.5nF、誘電体層数が2層である場合、28nF、誘電体層数が3層である場合、40nFである。   The above thin film capacitor requires a large capacitance as well as a thin dielectric layer. Conventionally, a dielectric material having a high relative dielectric constant is used for the dielectric layer, and the capacitance of the dielectric layer is conventionally Increase the density. Currently, for example, a dielectric material having a dielectric constant of 200 to 1000 is used for the dielectric layer. When forming a dielectric layer from such a dielectric material, it is necessary to anneal (fire) the layered dielectric material at a high temperature of 800 ° C. or higher to crystallize the dielectric. . Therefore, as shown in Non-Patent Document 1, Si having high heat resistance is used as the substrate of the thin film capacitor, and Pt having low reactivity is used as the base electrode, the internal electrode, and the upper electrode. In order to further increase the capacity of such a thin film capacitor, it is effective to stack a plurality of dielectric layers via internal electrodes. For example, the maximum capacity of a 1005 size thin film capacitor is 15.5 nF when the number of dielectric layers is one, 28 nF when the number of dielectric layers is two, and the number of dielectric layers is three. 40 nF.

しかしながら、Siからなる基板と、Ptからなる下地電極、内部電極及び上部電極とを備える従来の薄膜コンデンサでは、必ずしも十分な静電容量を得られなかった。例えば、3層の誘電体層を備える1005サイズの薄膜コンデンサでは、40nF又は50nFを超える容量が得られていなかった。そのため、薄膜コンデンサの静電容量を増加させることが求められていた。   However, a conventional thin film capacitor including a substrate made of Si, a base electrode made of Pt, an internal electrode, and an upper electrode cannot always obtain a sufficient capacitance. For example, in a 1005 size thin film capacitor having three dielectric layers, a capacitance exceeding 40 nF or 50 nF has not been obtained. Therefore, it has been required to increase the capacitance of the thin film capacitor.

また、Siからなる基板と、Ptからなる下地電極、内部電極及び上部電極とを備える従来の薄膜コンデンサでは、薄型化に伴ってリーク電流が大きくなる傾向があった。そのため、薄膜コンデンサのリーク電流を抑制することも求められていた。   Further, in a conventional thin film capacitor including a substrate made of Si, a base electrode made of Pt, an internal electrode, and an upper electrode, the leakage current tends to increase as the thickness is reduced. Therefore, it has also been demanded to suppress the leakage current of the thin film capacitor.

さらに、従来の薄膜コンデンサは、Si、Ptなどの高価な材料を用いて製造される。また、下地電極、内部電極及び上部電極がPtからなるため、多数積層された内部電極や上部電極のパターニングをドライエッチングで行う必要があり、ドライプロセス用の特殊な製造設備が必要となる。さらに、内部電極のドライエッチングには時間がかかってしまう。これらの理由から、従来の薄膜コンデンサの原材料費及び製造コストが高いことが問題であった。そのため、薄膜コンデンサの原材料費及び製造コストを低減することが求められていた。   Furthermore, conventional thin film capacitors are manufactured using expensive materials such as Si and Pt. In addition, since the base electrode, the internal electrode, and the upper electrode are made of Pt, it is necessary to pattern a large number of stacked internal electrodes and upper electrodes by dry etching, which requires special manufacturing equipment for a dry process. Furthermore, it takes time to dry-etch the internal electrodes. For these reasons, the raw material costs and manufacturing costs of conventional thin film capacitors are high. Therefore, there has been a demand for reducing raw material costs and manufacturing costs of thin film capacitors.

そこで、本発明は、上記課題に鑑みてなされたものであり、静電容量を増加させることができ、リーク電流を減少させることができるとともに、安価な薄膜コンデンサ、及び薄膜コンデンサの製造方法を提供することを目的とする。   Accordingly, the present invention has been made in view of the above problems, and provides an inexpensive thin film capacitor and a thin film capacitor manufacturing method that can increase capacitance, reduce leakage current, and the like. The purpose is to do.

本発明者は、鋭意研究の結果、薄膜コンデンサが備える下地電極、内部電極及び上部電極に含まれる各電極材料の組成の組合せによる相乗効果によって、静電容量を増加することができ、且つリーク電流を抑制できるとともに、薄膜コンデンサのコストを削減できることを見出し、下記本発明に至った。   As a result of diligent research, the inventor has been able to increase electrostatic capacity and increase leakage current by the synergistic effect of the composition of each electrode material included in the base electrode, internal electrode, and upper electrode included in the thin film capacitor. It was found that the cost of the thin film capacitor can be reduced and the present invention described below has been achieved.

上記目的を達成するため、本発明の薄膜コンデンサは、Niを主成分とする下地電極と、下地電極上に積層された二つ以上の誘電体層と、誘電体層の間に積層された、主成分としてNiを含有し、更にPt、Pd、Ir、Rh、Ru、Os、Re、W、Cr、Ta及びAgからなる群より選ばれる少なくとも一種を含有する内部電極と、誘電体層及び内部電極を挟んで下地電極の反対側に積層された、Cu又はCu合金からなる上部電極と、を備えることを特徴とする。   In order to achieve the above object, a thin film capacitor of the present invention includes a base electrode composed mainly of Ni, two or more dielectric layers stacked on the base electrode, and a stack between the dielectric layers. An internal electrode containing Ni as a main component and further containing at least one selected from the group consisting of Pt, Pd, Ir, Rh, Ru, Os, Re, W, Cr, Ta, and Ag, a dielectric layer, and an internal And an upper electrode made of Cu or a Cu alloy, which is laminated on the opposite side of the base electrode with the electrode interposed therebetween.

上記本発明の薄膜コンデンサによれば、Siからなる基板と、Ptからなる下地電極、内部電極及び上部電極とを備える従来の薄膜コンデンサに比べて、静電容量を増加させることができると共に、リーク電流を減少させることができる。また、上記本発明の薄膜コンデンサは、Ptより安価なNi系金属からなる内部電極と、Ptより安価なCu又はCu合金からなる上部電極とを備えるため、従来の薄膜コンデンサに比べて安価である。また、本発明の薄膜コンデンサではNiからなる下地電極が基板を兼ねる構成とすることもできる。この場合、基板と下地電極とを個別に設ける構成と比較して、より安価となる。   According to the thin film capacitor of the present invention, the capacitance can be increased as compared with a conventional thin film capacitor having a substrate made of Si, a base electrode made of Pt, an internal electrode and an upper electrode, and leakage The current can be reduced. The thin film capacitor of the present invention includes an internal electrode made of a Ni-based metal that is cheaper than Pt and an upper electrode made of Cu or Cu alloy that is cheaper than Pt, and is therefore less expensive than a conventional thin film capacitor. . In the thin film capacitor of the present invention, the base electrode made of Ni can also serve as the substrate. In this case, it is cheaper than a configuration in which the substrate and the base electrode are provided separately.

第一の発明の薄膜コンデンサの製造方法は、上記本発明の薄膜コンデンサを製造するための製造方法であって、下地電極と、下地電極上に積層された二つ以上の誘電体膜と、誘電体膜の間に積層された、主成分としてNiを含有し、更にPt、Pd、Ir、Rh、Ru、Os、Re、W、Cr、Ta及びAgからなる群より選ばれる少なくとも一種を含有する内部電極層と、を形成した後、下地電極、二つ以上の誘電体膜及び内部電極層を同時に焼成することにより、積層体を形成する工程と、積層体における下地電極の反対側に位置する表面に、Cu又はCu合金からなる上部電極層を形成する工程と、誘電体膜、内部電極層及び上部電極層をそれぞれパターニングすることによって、誘電体層、内部電極及び上部電極をそれぞれ形成する工程と、を備える。   A thin film capacitor manufacturing method according to a first aspect of the present invention is a manufacturing method for manufacturing the above thin film capacitor of the present invention, comprising a base electrode, two or more dielectric films laminated on the base electrode, and a dielectric Ni is contained as a main component laminated between body films, and further contains at least one selected from the group consisting of Pt, Pd, Ir, Rh, Ru, Os, Re, W, Cr, Ta, and Ag. After forming the internal electrode layer, the base electrode, the two or more dielectric films, and the internal electrode layer are fired at the same time to form a stacked body, and located on the opposite side of the base electrode in the stacked body Forming the upper electrode layer made of Cu or Cu alloy on the surface and patterning the dielectric film, the internal electrode layer and the upper electrode layer, respectively, thereby forming the dielectric layer, the internal electrode and the upper electrode, respectively. Includes a degree, the.

第二の発明の薄膜コンデンサの製造方法は、上記本発明の薄膜コンデンサを製造するための製造方法であって、下地電極と、下地電極上に積層された二つ以上の誘電体膜と、誘電体膜の間に積層された、主成分としてNiを含有し、更にPt、Pd、Ir、Rh、Ru、Os、Re、W、Cr、Ta及びAgからなる群より選ばれる少なくとも一種を含有する内部電極層と、誘電体膜及び内部電極層を挟んで下地電極の反対側に積層され、Cu又はCu合金からなる上部電極層と、を備える積層体を形成する工程と、積層体の形成後、誘電体膜、内部電極層及び上部電極層をそれぞれウェットエッチングすることによって、誘電体層、内部電極及び上部電極をそれぞれ形成する工程と、を備える。   A method for manufacturing a thin film capacitor according to a second invention is a method for manufacturing the thin film capacitor according to the present invention, wherein a base electrode, two or more dielectric films laminated on the base electrode, and a dielectric Ni is contained as a main component laminated between body films, and further contains at least one selected from the group consisting of Pt, Pd, Ir, Rh, Ru, Os, Re, W, Cr, Ta, and Ag. Forming a laminate comprising an internal electrode layer and an upper electrode layer made of Cu or Cu alloy, which is laminated on the opposite side of the base electrode across the dielectric film and the internal electrode layer, and after the formation of the laminate Forming the dielectric layer, the internal electrode, and the upper electrode by wet-etching the dielectric film, the internal electrode layer, and the upper electrode layer, respectively.

上記第一の発明及び第二の発明によれば、上記本発明の薄膜コンデンサを容易に、且つ低コストで製造することができる。   According to the first and second inventions, the thin film capacitor of the present invention can be manufactured easily and at low cost.

さらに、本発明に係る薄膜コンデンサの製造方法は、下地電極と、下地電極上に積層された二つ以上の誘電体膜と、誘電体膜の間に積層された、主成分としてNiを含有し、更にPt、Pd、Ir、Rh、Ru、Os、Re、W、Cr、Ta及びAgからなる群より選ばれる少なくとも一種を含有する内部電極層と、誘電体膜及び内部電極層を挟んで下地電極の反対側に積層された上部電極層と、を備える積層体を形成する工程と、積層体の形成後、誘電体膜、内部電極層及び上部電極層をそれぞれウェットエッチングすることによって、誘電体層、内部電極及び上部電極をそれぞれ形成する工程と、を備える。   Furthermore, the method for manufacturing a thin film capacitor according to the present invention includes a base electrode, two or more dielectric films stacked on the base electrode, and Ni as a main component stacked between the dielectric films. Furthermore, an internal electrode layer containing at least one selected from the group consisting of Pt, Pd, Ir, Rh, Ru, Os, Re, W, Cr, Ta, and Ag, and a base layer with the dielectric film and the internal electrode layer interposed therebetween A step of forming a laminate comprising an upper electrode layer laminated on the opposite side of the electrode, and after forming the laminate, the dielectric film, the internal electrode layer, and the upper electrode layer are each wet-etched to form a dielectric Forming a layer, an internal electrode, and an upper electrode, respectively.

上記の製造方法によれば、積層体を形成した後に誘電体膜、内部電極層、及び上部電極層をウェットエッチングすることにより、誘電体層、内部電極、及び上部電極のそれぞれを形成することができるため、各層ごとにパターニングしながら形成する場合と比べてプロセスを簡略化することができ、薄膜コンデンサをより安価に作製することができる。   According to the manufacturing method described above, each of the dielectric layer, the internal electrode, and the upper electrode can be formed by wet etching the dielectric film, the internal electrode layer, and the upper electrode layer after forming the stacked body. Therefore, the process can be simplified as compared with the case of forming each layer while patterning, and a thin film capacitor can be manufactured at a lower cost.

ここで、積層体を形成する工程において、二つ以上の誘電体膜を同時に焼成する工程を含む態様とすることが好ましい。   Here, it is preferable that the step of forming the laminate includes a step of simultaneously firing two or more dielectric films.

上記の製造方法によれば、二つ以上の誘電体膜が同時に焼成されるため、各層毎に焼成する場合と比較して、焼成回数を減らすことができるため、積層体の各層に対する焼成による熱ダメージが低減され、より高い特性を有する薄膜コンデンサを得ることができる。また、焼成回数を減少することができるために薄膜コンデンサをより安価に作製することができる。   According to the above manufacturing method, since two or more dielectric films are fired at the same time, the number of firings can be reduced as compared with the case of firing each layer. Damage can be reduced and a thin film capacitor having higher characteristics can be obtained. In addition, since the number of firings can be reduced, a thin film capacitor can be manufactured at a lower cost.

本発明によれば、静電容量を増加させることができ、リーク電流を減少させることができるとともに、安価な薄膜コンデンサ、及び薄膜コンデンサの製造方法を提供することが可能となる。   ADVANTAGE OF THE INVENTION According to this invention, while being able to increase an electrostatic capacitance and reducing a leakage current, it becomes possible to provide an inexpensive thin film capacitor and a thin film capacitor manufacturing method.

本発明の一実施形態に係る薄膜コンデンサの概略断面図である。It is a schematic sectional drawing of the thin film capacitor which concerns on one Embodiment of this invention. 図2(a)、図2(b)、図2(c)は、図1に示す薄膜コンデンサ100の製造方法において、ウェットエッチングにより上部電極10を形成する工程を示す概略断面図である。2A, 2B, and 2C are schematic cross-sectional views showing a process of forming the upper electrode 10 by wet etching in the method of manufacturing the thin film capacitor 100 shown in FIG. 図3(a)、図3(b)は、図1に示す薄膜コンデンサ100の製造方法において、ウェットエッチングにより誘電体層6を形成する工程を示す概略断面図である。FIGS. 3A and 3B are schematic cross-sectional views showing a process of forming the dielectric layer 6 by wet etching in the method for manufacturing the thin film capacitor 100 shown in FIG. 図4(a)、図4(b)は、図1に示す薄膜コンデンサ100の製造方法において、ウェットエッチングにより内部電極8を形成する工程を示す概略断面図である。4A and 4B are schematic cross-sectional views showing a process of forming the internal electrode 8 by wet etching in the method of manufacturing the thin film capacitor 100 shown in FIG. 図5(a)、図5(b)は、図1に示す薄膜コンデンサ100の製造方法において、ウェットエッチングにより誘電体層4を形成する工程を示す概略断面図である。FIG. 5A and FIG. 5B are schematic cross-sectional views showing a process of forming the dielectric layer 4 by wet etching in the method for manufacturing the thin film capacitor 100 shown in FIG. 本発明の他の実施形態に係る薄膜コンデンサの概略断面図である。It is a schematic sectional drawing of the thin film capacitor which concerns on other embodiment of this invention.

以下、本発明の好適な一実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。また、本発明は下記実施形態のみに限定されるものではなく、あくまでも一実施形態である。   Hereinafter, a preferred embodiment of the present invention will be described in detail. However, the present invention is not limited to the following embodiments. In addition, the same code | symbol is attached | subjected about the same or equivalent element, and the description is abbreviate | omitted when description overlaps. In addition, the present invention is not limited to the following embodiment, and is merely an embodiment.

(薄膜コンデンサ)
本実施形態の薄膜コンデンサ100は、図1に示すように、基板を兼ねた下地電極2と、下地電極2上に積層された誘電体層4と、誘電体層4上に積層された内部電極8と、内部電極8上に積層された誘電体層6と、誘電体層6上に積層された上部電極10と、を備える。すなわち、薄膜コンデンサ100は、下地電極2と、下地電極2上に積層された二つの誘電体層4、6と、誘電体層4と誘電体層6との間に積層された内部電極8と、誘電体層4、6及び内部電極8を挟んで下地電極2の反対側に積層された上部電極10と、を備える。誘電体層4は、図1に示す薄膜コンデンサ100の断面において途切れているが、積層方向に垂直な面内において連続している。同様に、誘電体層6、内部電極8及び上部電極10も、それぞれ積層方向に垂直な面内において連続している。なお、以下では、下地電極2、誘電体層4、内部電極8、誘電体層6及び上部電極10が順次重なる方向を「積層方向」と記す。
(Thin film capacitor)
As shown in FIG. 1, the thin film capacitor 100 of this embodiment includes a base electrode 2 that also serves as a substrate, a dielectric layer 4 stacked on the base electrode 2, and an internal electrode stacked on the dielectric layer 4. 8, a dielectric layer 6 laminated on the internal electrode 8, and an upper electrode 10 laminated on the dielectric layer 6. That is, the thin film capacitor 100 includes a base electrode 2, two dielectric layers 4 and 6 stacked on the base electrode 2, and an internal electrode 8 stacked between the dielectric layer 4 and the dielectric layer 6. And an upper electrode 10 stacked on the opposite side of the base electrode 2 with the dielectric layers 4 and 6 and the internal electrode 8 interposed therebetween. The dielectric layer 4 is interrupted in the cross section of the thin film capacitor 100 shown in FIG. 1, but is continuous in a plane perpendicular to the stacking direction. Similarly, the dielectric layer 6, the internal electrode 8, and the upper electrode 10 are also continuous in a plane perpendicular to the stacking direction. Hereinafter, the direction in which the base electrode 2, the dielectric layer 4, the internal electrode 8, the dielectric layer 6, and the upper electrode 10 are sequentially overlapped is referred to as “stacking direction”.

薄膜コンデンサ100は、誘電体層4、内部電極8、誘電体層6及び上部電極10を挟んで下地電極2の反対側に、一対の端子電極12a、12bを備える。一対の端子電極12a、12bのうち一方の端子電極12aは、下地電極2及び上部電極10と電気的に接続されている。また、他方の端子電極12bは、内部電極8と電気的に接続されている。また、一対の端子電極12a、12bは互いに電気的に絶縁されている。   The thin film capacitor 100 includes a pair of terminal electrodes 12 a and 12 b on the opposite side of the base electrode 2 across the dielectric layer 4, the internal electrode 8, the dielectric layer 6 and the upper electrode 10. One terminal electrode 12 a of the pair of terminal electrodes 12 a and 12 b is electrically connected to the base electrode 2 and the upper electrode 10. The other terminal electrode 12 b is electrically connected to the internal electrode 8. Further, the pair of terminal electrodes 12a and 12b are electrically insulated from each other.

また、薄膜コンデンサ100は、下地電極2、誘電体層4、内部電極8、誘電体層6及び上部電極10から構成される積層体と、一対の端子電極12a、12bとの間を満たす絶縁性のカバー層14を備える。   In addition, the thin film capacitor 100 is an insulating material that fills a gap between the base electrode 2, the dielectric layer 4, the internal electrode 8, the dielectric layer 6 and the upper electrode 10 and the pair of terminal electrodes 12a and 12b. The cover layer 14 is provided.

内部電極8は、主成分としてNiを含有する。内部電極8に含まれるNiの含有量は、内部電極8全体に対して、50mol%以上であることが好ましい。また、内部電極8は、Pt、Pd、Ir、Rh、Ru、Os、Re、W、Cr、Ta及びAgからなる群より選ばれる少なくとも一種(以下、「添加元素」と記す。)、好ましくは、Pd、Irより選ばれる少なくとも一種を更に含有する。内部電極8が添加元素を含有することによって、内部電極8の途切れが防止されると共に、内部電極8の誘電体層4、6との界面における酸化が抑制される。その結果、本発明の効果が得られると共に、内部電極8の多層化がし易くなる。仮に、内部電極8がNiのみから構成される場合、内部電極8が途切れ易く、内部電極8の多層化がし難くなる。なお、内部電極8は複数種の添加元素を含有してもよい。また、内部電極8に含まれる添加元素の含有量は、内部電極8全体に対して0mol%より大きく30mol%以下であることが好ましく、5〜20mol%であることがより好ましく、10〜15mol%であることが更に好ましい。これにより、本発明の効果を得易くなる。ここで、添加元素としてPd、Irを用いた場合には上記効果が最も高くなるため、これらの元素が添加元素として好適に用いられる。   The internal electrode 8 contains Ni as a main component. The content of Ni contained in the internal electrode 8 is preferably 50 mol% or more with respect to the entire internal electrode 8. The internal electrode 8 is at least one selected from the group consisting of Pt, Pd, Ir, Rh, Ru, Os, Re, W, Cr, Ta, and Ag (hereinafter referred to as “additive element”), preferably. , Pd and Ir are further contained. When the internal electrode 8 contains an additive element, the internal electrode 8 is prevented from being interrupted, and oxidation at the interface between the internal electrode 8 and the dielectric layers 4 and 6 is suppressed. As a result, the effects of the present invention can be obtained and the internal electrode 8 can be easily multilayered. If the internal electrode 8 is composed only of Ni, the internal electrode 8 is easily interrupted, and it is difficult to make the internal electrode 8 multilayer. The internal electrode 8 may contain a plurality of types of additive elements. The content of the additive element contained in the internal electrode 8 is preferably greater than 0 mol% and 30 mol% or less, more preferably 5 to 20 mol%, and more preferably 10 to 15 mol% with respect to the entire internal electrode 8. More preferably. This makes it easier to obtain the effects of the present invention. Here, when Pd and Ir are used as additive elements, the above-described effect becomes the highest, so these elements are preferably used as additive elements.

内部電極8の厚さは、例えば、10〜1000nm程度である。また、内部電極8の面積は、例えば、0.9×0.4mm程度である。 The thickness of the internal electrode 8 is, for example, about 10 to 1000 nm. Further, the area of the internal electrode 8 is, for example, about 0.9 × 0.4 mm 2 .

下地電極2は、主成分としてNiを含有する。下地電極2を構成するNiの純度は高いほど好ましく、99.99重量%以上であることが好ましい。なお、本発明の効果を損なわない程度であれば、下地電極2に微量の不純物が含まれていても良い。下地電極2に含まれ得る不純物としては、例えば、鉄(Fe)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、マンガン(Mn)、ケイ素(Si)またはクロム(Cr)、バナジウム(V)、亜鉛(Zn)、ニオブ(Nb)、タンタル(Ta)、イットリウム(Y)、ランタン(La)、セシウム(Ce)等の遷移金属元素あるいは希土類元素等、塩素(Cl)、硫黄(S)、リン(P)等が挙げられる。これらの不純物が、後述する薄膜コンデンサの製造方法における焼成工程において、下地電極2から誘電体膜へ拡散すると、得られる誘電体層4、6の組成にずれを生じさせたり、誘電体膜の結晶化および結晶粒成長を阻害して微細構造を変化させたりして、得られる誘電体層4、6の絶縁抵抗を低下させる傾向がある。誘電体層4、6の組成のずれ又は微細構造の変化は、薄膜コンデンサ100の静電容量を増加させる本発明の効果を弱めたり、及びリーク電流を減少させる本発明の効果を弱めたりする傾向がある。   The base electrode 2 contains Ni as a main component. The purity of Ni constituting the base electrode 2 is preferably as high as possible, and is preferably 99.99% by weight or more. Note that the base electrode 2 may contain a small amount of impurities as long as the effects of the present invention are not impaired. Examples of impurities that can be contained in the base electrode 2 include iron (Fe), titanium (Ti), copper (Cu), aluminum (Al), magnesium (Mg), manganese (Mn), silicon (Si), or chromium ( Cr), vanadium (V), zinc (Zn), niobium (Nb), tantalum (Ta), yttrium (Y), lanthanum (La), cesium (Ce) and other transition metal elements or rare earth elements, chlorine (Cl ), Sulfur (S), phosphorus (P) and the like. When these impurities diffuse from the base electrode 2 to the dielectric film in the firing step of the thin film capacitor manufacturing method to be described later, the composition of the dielectric layers 4 and 6 to be obtained may be shifted, or the crystal of the dielectric film There is a tendency to reduce the insulation resistance of the obtained dielectric layers 4 and 6 by inhibiting the formation and crystal grain growth and changing the fine structure. Deviations in the composition of the dielectric layers 4 and 6 or changes in the microstructure tend to weaken the effect of the present invention that increases the capacitance of the thin film capacitor 100 and weaken the effect of the present invention that reduces leakage current. There is.

下地電極2の厚さは、5〜100μmであることが好ましく、20〜70μmであることがより好ましく、50μm程度であることが更に好ましい。下地電極2の厚さが薄過ぎる場合、薄膜コンデンサ100の製造時に下地電極2をハンドリンクし難くなる傾向があり、下地電極2の厚さが厚過ぎる場合、リーク電流を抑制する効果が小さくなる傾向がある。なお、下地電極2の面積は、例えば、1×0.5mm程度である。 The thickness of the base electrode 2 is preferably 5 to 100 μm, more preferably 20 to 70 μm, and still more preferably about 50 μm. If the thickness of the base electrode 2 is too thin, it tends to be difficult to hand-link the base electrode 2 when the thin film capacitor 100 is manufactured. If the thickness of the base electrode 2 is too thick, the effect of suppressing the leakage current becomes small. Tend. The area of the base electrode 2 is, for example, about 1 × 0.5 mm 2 .

誘電体層4、6は、BaTiO(チタン酸バリウム)、(Ba1−xCa)TiO、(Ba1−XSr)TiO(チタン酸バリウムストロンチウム)、PbTiO、Pb(ZrTi1−X等のペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)O等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、BiTi12、SrBiTa等に代表されるビスマス層状化合物、(Sr1−XBa)Nb、PbNb等に代表されるタングステンブロンズ型強誘電体材料等から構成される。ここで、これらのペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、AサイトとBサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしても良い。なお、誘電体層4、6の特性制御のため、誘電体層4、6に適宜、副成分として添加物質が含有されていてもよい。 The dielectric layers 4 and 6 are made of BaTiO 3 (barium titanate), (Ba 1-x Ca X ) TiO 3 , (Ba 1-X Sr X ) TiO 3 (barium strontium titanate), PbTiO 3 , Pb (Zr). X Ti 1-X ) 3 or the like (ferroelectric) dielectric material having a perovskite structure, a composite perovskite relaxor type ferroelectric material typified by Pb (Mg 1/3 Nb 2/3 ) O 3 , Bismuth layered compounds typified by Bi 4 Ti 3 O 12 , SrBi 2 Ta 2 O 9, etc., tungsten bronze ferroelectrics typified by (Sr 1-X Ba X ) Nb 2 O 6 , PbNb 2 O 6, etc. Consists of materials etc. Here, in these perovskite structures, perovskite relaxor type ferroelectric materials, bismuth layered compounds and tungsten bronze type ferroelectric materials, the ratio of A site to B site is usually an integer ratio. Alternatively, the integer ratio may be shifted. In order to control the characteristics of the dielectric layers 4 and 6, the dielectric layers 4 and 6 may appropriately contain additive substances as subcomponents.

誘電体層4、6の各厚さは、例えば、10〜1000nmである。また、誘電体層4、6の各面積は、例えば、0.9×0.5mm程度である。 Each thickness of the dielectric layers 4 and 6 is, for example, 10 to 1000 nm. Each area of the dielectric layers 4 and 6 is, for example, about 0.9 × 0.5 mm 2 .

上部電極10はCuまたはCu合金からなる。すなわち、上部電極10は、高純度のCuまたはCu合金から構成される。Cu合金としては、たとえばNiやSiを添加したコルソン系Cu合金、CrやSnを添加したCu合金、Ni−Fe系を添加したCu合金などが挙げられる。なお、本発明の効果を損なわない程度であれば、上部電極10に微量の不純物が含まれていても良い。上部電極10に含まれ得る不純物としては、例えば、鉄(Fe)、チタン(Ti)、アルミニウム(Al)、マグネシウム(Mg)、マンガン(Mn)、ケイ素(Si)、またはクロム(Cr)、バナジウム(V)、亜鉛(Zn)、ニオブ(Nb)、タンタル(Ta)、イットリウム(Y)、ランタン(La)、セシウム(Ce)等の遷移金属元素あるいは希土類元素等、塩素(Cl)、硫黄(S)、リン(P)等が挙げられる。   The upper electrode 10 is made of Cu or a Cu alloy. That is, the upper electrode 10 is made of high-purity Cu or Cu alloy. Examples of the Cu alloy include a Corson-based Cu alloy to which Ni or Si is added, a Cu alloy to which Cr or Sn is added, a Cu alloy to which a Ni-Fe system is added, or the like. The upper electrode 10 may contain a small amount of impurities as long as the effect of the present invention is not impaired. Examples of impurities that can be contained in the upper electrode 10 include iron (Fe), titanium (Ti), aluminum (Al), magnesium (Mg), manganese (Mn), silicon (Si), chromium (Cr), and vanadium. (V), transition metal elements such as zinc (Zn), niobium (Nb), tantalum (Ta), yttrium (Y), lanthanum (La), cesium (Ce), or rare earth elements, chlorine (Cl), sulfur ( S), phosphorus (P) and the like.

端子電極12a、12bは、例えばCu等の導電性材料から構成される。また、カバー層14は、例えばポリイミド等の絶縁材料から構成される。   The terminal electrodes 12a and 12b are made of a conductive material such as Cu, for example. The cover layer 14 is made of an insulating material such as polyimide.

本実施形態では、上述のように、下地電極2がNiを含有し、且つ内部電極8が主成分のNiと添加元素とを含み、且つ上部電極10がCu又はCu合金からなる。この場合、内部電極8の主成分であり、且つ下地電極2を構成するNiに対して、上部電極10を構成するCuの仕事関数の差や、電極と誘電体層4、6の界面との酸化還元に伴う酸素の振舞いについて電極を構成する材料に由来する差等、それぞれ組成の異なる電極の組合せによる相乗効果によって、誘電体層4、6内の応力が小さくなり、また各電極と誘電体層4、6との界面の酸化還元状態が安定化するため、従来の薄膜コンデンサに比べて、薄膜コンデンサ100の静電容量が増加し、リーク電流が減少する。   In the present embodiment, as described above, the base electrode 2 contains Ni, the internal electrode 8 contains Ni as a main component and an additive element, and the upper electrode 10 is made of Cu or a Cu alloy. In this case, the difference between the work function of Cu constituting the upper electrode 10 and the interface between the electrode and the dielectric layers 4 and 6 with respect to Ni constituting the base electrode 2 and the main component of the internal electrode 8. The stress in the dielectric layers 4 and 6 is reduced by the synergistic effect of the combination of electrodes having different compositions, such as the difference in the oxygen behavior associated with the oxidation-reduction due to the materials constituting the electrodes. Since the redox state at the interface with the layers 4 and 6 is stabilized, the capacitance of the thin film capacitor 100 is increased and the leakage current is decreased as compared with the conventional thin film capacitor.

すなわち、後述するように、薄膜コンデンサ100の製造では、Niを主成分とする下地電極2と、誘電体膜4a、6aと、主成分であるNiと上記添加元素とを含有する内部電極層8aとを、積層した状態で二層の誘電体膜4a、6aを一括して焼成することが好ましい。これにより、後述する本発明の効果をより効果的に得ることができる。もちろん、積層した状態で一括して焼成するのではなく、従来のように、各誘電体膜の成膜後逐次に焼成を行っても良いが、この場合、コスト高となる。一方、本実施形態では、内部電極層8aと誘電体膜4a、6aとを同時に焼成することにより、内部電極層8aおよび誘電体膜4a、6aにおける酸化、焼きしまり、及び粒成長を最適に実現することができる。その結果、完成後の薄膜コンデンサ100において、下地電極2、内部電極8及び誘電体層4、6の応力バランスにより、誘電体層4、6における応力が低い状態となり、大きな誘電率が実現され、静電容量が大きくなる。   That is, as will be described later, in the manufacture of the thin film capacitor 100, the base electrode 2 containing Ni as a main component, the dielectric films 4a and 6a, the main component Ni, and the internal electrode layer 8a containing the additive element. It is preferable that the two dielectric films 4a and 6a are baked together in a laminated state. Thereby, the effect of this invention mentioned later can be acquired more effectively. Of course, instead of firing in a laminated state all together, firing may be performed sequentially after the formation of each dielectric film as in the prior art, but in this case, the cost increases. On the other hand, in the present embodiment, the internal electrode layer 8a and the dielectric films 4a and 6a are simultaneously fired, so that the internal electrode layer 8a and the dielectric films 4a and 6a are optimally oxidized, burned, and grain-grown. can do. As a result, in the completed thin film capacitor 100, due to the stress balance of the base electrode 2, the internal electrode 8, and the dielectric layers 4 and 6, the stress in the dielectric layers 4 and 6 becomes low, and a large dielectric constant is realized. The capacitance increases.

また、誘電体層4、6における応力が低いため、応力によって誘電体層4、6が損傷し難い。また、下地電極2がNiを主成分として含有し、且つ内部電極8が主成分のNiと添加元素とを含み、且つ上部電極10がCu又はCu合金からなるため、下地電極2と誘電体層4との界面、内部電極8と誘電体層4、6との界面、及び上部電極10と誘電体層6との界面の酸化還元状態を安定化することができる。このように、誘電体層4、6が破損し難く、上記界面における酸化状態が安定する結果、薄膜コンデンサ100におけるリーク電流を減少させることができる。   Moreover, since the stress in the dielectric layers 4 and 6 is low, the dielectric layers 4 and 6 are hardly damaged by the stress. Further, since the base electrode 2 contains Ni as a main component, the internal electrode 8 contains Ni as a main component and an additive element, and the upper electrode 10 is made of Cu or a Cu alloy, the base electrode 2 and the dielectric layer 4, the interface between the internal electrode 8 and the dielectric layers 4 and 6, and the interface between the upper electrode 10 and the dielectric layer 6 can be stabilized. As described above, the dielectric layers 4 and 6 are hardly damaged and the oxidation state at the interface is stabilized. As a result, the leakage current in the thin film capacitor 100 can be reduced.

本実施形態の薄膜コンデンサ100は、LSIの電源電圧の揺らぎにしたがって発生するEMIを抑制する用途のキャパシタ、またはプリント基板への埋め込み、貼付けによってプリント基板への搭載が可能なキャパシタとして好適に用いられる。   The thin film capacitor 100 of this embodiment is suitably used as a capacitor for suppressing EMI generated in accordance with fluctuations in the power supply voltage of an LSI or a capacitor that can be mounted on a printed board by embedding and pasting in the printed board. .

(薄膜コンデンサ100の製造方法)
次に、本実施形態の薄膜コンデンサ100の製造方法の一例について説明する。
(Manufacturing method of thin film capacitor 100)
Next, an example of a method for manufacturing the thin film capacitor 100 of the present embodiment will be described.

本実施形態の薄膜コンデンサ100の製造方法は、Niを主成分として含有する下地電極と、下地電極上に積層された二つ以上の誘電体膜と、誘電体膜の間に積層され、主成分としてNiを含有し、更にPt、Pd、Ir、Rh、Ru、Os、Re、W、Cr、Ta及びAgからなる群より選ばれる少なくとも一種を含有する内部電極層と、を備える積層体(以下、「第1積層体」と記す。)を形成した後に、第1積層体を焼成する工程(下地電極と、下地電極上に積層された二つ以上の誘電体膜と、誘電体膜の間に積層された内部電極層と、を形成した後、下地電極、二つ以上の誘電体膜及び内部電極層を同時に焼成することにより、積層体を形成する工程)と、焼成後の第1積層体における下地電極の反対側に位置する表面に、Cu又はCu合金からなる上部電極層を形成して、下地電極、誘電体膜、内部電極層及び上部電極層を備える積層体(以下、「第2積層体」と記す。)を形成する工程と、第2積層体の形成後、誘電体膜、内部電極層及び上部電極層をそれぞれウェットエッチングすることによって、誘電体層、内部電極及び上部電極をそれぞれ形成する工程と、を備える。以下、各工程について詳細に説明する。   The manufacturing method of the thin film capacitor 100 of the present embodiment includes a base electrode containing Ni as a main component, two or more dielectric films stacked on the base electrode, and a laminate between the dielectric films. And an internal electrode layer containing at least one selected from the group consisting of Pt, Pd, Ir, Rh, Ru, Os, Re, W, Cr, Ta, and Ag. , Referred to as a “first laminated body”), a step of firing the first laminated body (between the base electrode, two or more dielectric films stacked on the base electrode, and the dielectric film) And forming the laminated body by simultaneously firing the base electrode, the two or more dielectric films and the internal electrode layer, and the first laminated layer after firing. On the surface of the body opposite to the base electrode, Cu or forming an upper electrode layer made of a u alloy to form a laminated body (hereinafter referred to as a “second laminated body”) including a base electrode, a dielectric film, an internal electrode layer, and an upper electrode layer; Forming the dielectric layer, the internal electrode, and the upper electrode by wet etching the dielectric film, the internal electrode layer, and the upper electrode layer, respectively, after forming the two-layered body. Hereinafter, each step will be described in detail.

まず、図2(a)に示すように、下地電極2の表面全体に誘電体膜4aを形成する。誘電体膜4aの組成は、完成後の薄膜コンデンサ100が備える誘電体層4と同様とすればよい。また、誘電体膜4aの形成方法としては、ゾルゲル法やMOD法(有機金属化合物堆積法)等の溶液塗布焼成法、スパッタリング法等のPVD法又はCVD法等の成膜技術が挙げられる。これらの成膜技術のうち、特にスパッタリング法が好適に用いられる。上記の方法により形成された誘電体膜4aは、一般的に誘電体がアモルファスの状態にある。   First, as shown in FIG. 2A, a dielectric film 4a is formed on the entire surface of the base electrode 2. The composition of the dielectric film 4a may be the same as that of the dielectric layer 4 included in the completed thin film capacitor 100. Examples of the method for forming the dielectric film 4a include solution coating and baking methods such as a sol-gel method and a MOD method (organometallic compound deposition method), and film forming techniques such as a PVD method such as a sputtering method or a CVD method. Of these film forming techniques, the sputtering method is particularly preferably used. The dielectric film 4a formed by the above method is generally in an amorphous state.

次に、誘電体膜4aの表面全体に内部電極層8aを形成する。内部電極層8aの組成は、完成後の薄膜コンデンサ100が備える内部電極8と同様とすればよい。また、内部電極層8aの形成方法としては、DCスパッタリング等が挙げられる。   Next, the internal electrode layer 8a is formed on the entire surface of the dielectric film 4a. The composition of the internal electrode layer 8a may be the same as that of the internal electrode 8 included in the completed thin film capacitor 100. Moreover, DC sputtering etc. are mentioned as a formation method of the internal electrode layer 8a.

さらに、内部電極層8aの表面全体に誘電体膜6aを形成する。これにより、下地電極2、誘電体膜4a、内部電極層8a及び誘電体膜6aを順次積層してなる第1積層体を得る。誘電体膜6aの組成は、完成後の薄膜コンデンサ100が備える誘電体層6と同様とすればよい。また、誘電体膜6aの形成方法は、誘電体膜4aと同様である。   Further, the dielectric film 6a is formed on the entire surface of the internal electrode layer 8a. As a result, a first stacked body is obtained in which the base electrode 2, the dielectric film 4a, the internal electrode layer 8a, and the dielectric film 6a are sequentially stacked. The composition of the dielectric film 6a may be the same as that of the dielectric layer 6 included in the completed thin film capacitor 100. The formation method of the dielectric film 6a is the same as that of the dielectric film 4a.

次に、第1積層体を焼成する。第1積層体の焼成のタイミングであるが、順次積層ごとに焼成するか、好ましくは2層以上の誘電体膜4a、6aを同時に焼成する。さらに好ましくは、全て、一括で第1積層体を焼成する。すなわち、本実施形態では、下地電極2、誘電体膜4a、内部電極層8a及び誘電体膜6aを備える第1積層体を焼成することなく形成した後に、第1積層体を焼成する。焼成時の温度は、誘電体膜4a、6aが焼結(結晶化)する温度とすることが好ましく、具体的には500〜1000℃であることが好ましい。また、焼成時間は5分〜2時間程度とすればよい。また、焼成時の雰囲気は、特に限定されず、酸化性雰囲気、還元性雰囲気、中性雰囲気の何れでも良いが、少なくとも、下地電極2、内部電極層8aが酸化しない程度の酸素分圧下で焼成することが好ましい。さらに好ましくは、上記の焼成工程の少なくとも一部において、電離真空計で測定される圧力が1×10−9〜1×10Paである減圧雰囲気下で第1積層体を550〜1000℃に加熱することが好ましい。 Next, the first laminate is fired. Although it is the timing of firing the first stacked body, the stacks are sequentially fired, or preferably two or more dielectric films 4a and 6a are fired simultaneously. More preferably, the first laminate is fired all at once. That is, in this embodiment, after forming the first stacked body including the base electrode 2, the dielectric film 4a, the internal electrode layer 8a, and the dielectric film 6a without firing, the first stacked body is fired. The firing temperature is preferably set to a temperature at which the dielectric films 4a and 6a are sintered (crystallized), specifically 500 to 1000 ° C. The firing time may be about 5 minutes to 2 hours. The atmosphere during firing is not particularly limited, and may be any of an oxidizing atmosphere, a reducing atmosphere, and a neutral atmosphere. At least, firing is performed under an oxygen partial pressure that does not oxidize the base electrode 2 and the internal electrode layer 8a. It is preferable to do. More preferably, in at least a part of the firing step, the first laminate is heated to 550 to 1000 ° C. in a reduced pressure atmosphere whose pressure measured by an ionization vacuum gauge is 1 × 10 −9 to 1 × 10 3 Pa. It is preferable to heat.

ここで、第1積層体を焼成する工程において、第1積層体を1×10−9〜1×10Paの減圧雰囲気下で熱処理することにより、高い誘電率を有する誘電体膜が得られる。このような特定範囲の圧力下で熱処理を行うことにより、Ni箔等からなる内部電極層8aの酸化が抑制されるとともに、得られる誘電体膜の酸素空位濃度が低く抑えられる。そのため、焼成後に誘電体膜を再酸素化することなく、高い誘電率を発現可能な誘電体膜が得られる。なお、焼成時8aの圧力が1×10Paを超えると金属からなる内部電極層の酸化が進行する等の不具合が発生する場合がある。内部電極層8aが酸化されると、誘電体膜の高い誘電率が発現し難くなる傾向がある。また、1×10−9Pa未満の圧力下では内部電極層8aの蒸発が生じやすくなる傾向がある。内部電極層8aが蒸発すると、リーク電流が増大する傾向がある。なお、焼成時の熱処理は、上記圧力範囲外の圧力下で加熱する過程を部分的に含んでいてもよいが、上記圧力範囲内で少なくとも1〜60分間加熱する過程を含んでいることが好ましい。 Here, in the step of firing the first stacked body, the first stacked body is heat-treated in a reduced pressure atmosphere of 1 × 10 −9 to 1 × 10 3 Pa to obtain a dielectric film having a high dielectric constant. . By performing the heat treatment under such a specific range of pressure, the oxidation of the internal electrode layer 8a made of Ni foil or the like is suppressed, and the oxygen vacancy concentration of the obtained dielectric film is suppressed low. Therefore, a dielectric film capable of expressing a high dielectric constant can be obtained without re-oxygenation of the dielectric film after firing. In addition, when the pressure of 8a at the time of baking exceeds 1 * 10 < 3 > Pa, malfunctions, such as the oxidation of the internal electrode layer consisting of a metal, may generate | occur | produce. When the internal electrode layer 8a is oxidized, a high dielectric constant of the dielectric film tends to be difficult to express. Also, the internal electrode layer 8a tends to evaporate under a pressure of less than 1 × 10 −9 Pa. When the internal electrode layer 8a evaporates, the leakage current tends to increase. The heat treatment during firing may partially include a process of heating under a pressure outside the above pressure range, but preferably includes a process of heating for at least 1 to 60 minutes within the above pressure range. .

上記の焼成時における上記圧力は、一般的には、1×10−5〜1×10Paであることが好ましく、1×10−3〜10Paであることがより好ましい。特に、内部電極層8aがCuからなる場合には上記圧力が4×10−1〜8×10−1Paであることが好ましいが、本実施形態に係る積層体のように内部電極層8aの主成分がNiである場合には上記圧力が2×10−3〜8×10−1Paであることが好ましい。また、第1積層体の焼成時は、第1積層体を400〜1000℃に加熱することが好ましく、550〜1000℃に加熱することがより好ましく、600〜900℃に加熱することがさらに好ましい。焼成時の加熱温度が550℃未満であると、理論密度に対して72%を超える密度を有する誘電体膜を得ることが困難になる傾向にある。また、この加熱温度が高くなると、リーク電流が増大する傾向にある。 Generally, the pressure during the firing is preferably 1 × 10 −5 to 1 × 10 2 Pa, and more preferably 1 × 10 −3 to 10 Pa. In particular, when the internal electrode layer 8a is made of Cu, the pressure is preferably 4 × 10 −1 to 8 × 10 −1 Pa. However, the internal electrode layer 8a has the same structure as the laminated body according to the present embodiment. When the main component is Ni, the pressure is preferably 2 × 10 −3 to 8 × 10 −1 Pa. Moreover, when firing the first laminate, the first laminate is preferably heated to 400 to 1000 ° C, more preferably 550 to 1000 ° C, and even more preferably 600 to 900 ° C. . If the heating temperature during firing is less than 550 ° C., it tends to be difficult to obtain a dielectric film having a density exceeding 72% of the theoretical density. Moreover, when this heating temperature becomes high, the leakage current tends to increase.

第1積層体を焼成した後、図2(a)に示すように、誘電体膜6aの表面全体に、Cu又はCu合金からなる上部電極層10aを形成する。これにより、下地電極2、誘電体膜4a、内部電極層8a、誘電体膜6a及び上部電極層10aを順次積層してなる第2積層体200を得る。なお、上部電極層8aの形成方法としては、DCスパッタリング等が挙げられる。   After firing the first laminate, as shown in FIG. 2A, the upper electrode layer 10a made of Cu or Cu alloy is formed on the entire surface of the dielectric film 6a. As a result, a second stacked body 200 is obtained in which the base electrode 2, the dielectric film 4a, the internal electrode layer 8a, the dielectric film 6a, and the upper electrode layer 10a are sequentially stacked. In addition, as a formation method of the upper electrode layer 8a, DC sputtering etc. are mentioned.

次に、第2積層体200に対して熱処理を施す。熱処理は、150℃以上の減圧雰囲気下で行えばよい。ここで、減圧雰囲気とは、1気圧(=101325Pa)より低い圧力を有する雰囲気を意味する。熱処理を行うことにより、電気特性を安定化することができる。   Next, heat treatment is performed on the second stacked body 200. The heat treatment may be performed in a reduced pressure atmosphere of 150 ° C. or higher. Here, the reduced pressure atmosphere means an atmosphere having a pressure lower than 1 atm (= 101325 Pa). By performing the heat treatment, the electrical characteristics can be stabilized.

次に、以下に示すように、上部電極層10a、誘電体膜6a、内部電極層8a及び誘電体膜4aを順次ウェットエッチングでパターニングすることによって、上部電極10、誘電体層6、内部電極8及び誘電体層4をそれぞれ形成する。   Next, as shown below, the upper electrode layer 10a, the dielectric layer 6a, the internal electrode layer 8a, and the dielectric layer 4a are sequentially patterned by wet etching, whereby the upper electrode 10, the dielectric layer 6, and the internal electrode 8 are patterned. And the dielectric layer 4 are formed.

まず、熱処理後、上部電極層10aの表面にフォトレジストを塗布した後、フォトリソグラフィーによって、完成後の薄膜コンデンサ100が備える上部電極10に対応したパターンを有するマスク20aを形成する(図2(b)参照)。マスク20aの形成後、上部電極層10aをエッチング液でエッチングして、上部電極10を形成する(図2(c)参照)。上部電極10を形成した後、上部電極10の表面を被覆するマスク20aを剥離する。なお、上部電極10を形成するためのフォトレジストとしては、例えば、東京応化社製OFPR-800を用いればよい。また、上部電極10を形成するためのエッチング液としては、上部電極層10aを侵食し、且つ上部電極層10aに隣接する誘電体膜6a及びマスク20aを侵食しないものを用いればよく、例えば、過硫酸アンモニウム水溶液を用いればよい。   First, after heat treatment, a photoresist is applied to the surface of the upper electrode layer 10a, and then a mask 20a having a pattern corresponding to the upper electrode 10 included in the completed thin film capacitor 100 is formed by photolithography (FIG. 2B). )reference). After the mask 20a is formed, the upper electrode layer 10a is etched with an etching solution to form the upper electrode 10 (see FIG. 2C). After the upper electrode 10 is formed, the mask 20a that covers the surface of the upper electrode 10 is peeled off. For example, OFPR-800 manufactured by Tokyo Ohka Co., Ltd. may be used as the photoresist for forming the upper electrode 10. Further, as an etching solution for forming the upper electrode 10, an etching solution that erodes the upper electrode layer 10a and does not erode the dielectric film 6a and the mask 20a adjacent to the upper electrode layer 10a may be used. An aqueous ammonium sulfate solution may be used.

次に、図3(a)に示すように、積層体200aが備える上部電極10及び誘電体膜6aの表面にフォトレジストを塗布した後、フォトリソグラフィーによって、完成後の薄膜コンデンサ100が備える誘電体層6に対応したパターンを有するマスク20bを形成する。マスク20bの形成後、誘電体膜6aをエッチング液でエッチングして、誘電体層6を形成する(図3(b)参照)。誘電体層6を形成した後、上部電極10及び誘電体層6の表面を被覆するマスク20bを剥離する。なお、誘電体層6を形成するためのフォトレジストとしては、例えば、東京応化社製OFPR-800を用いればよい。また、誘電体層6を形成するためのエッチング液としては、誘電体膜6aを侵食し、且つ誘電体膜6aに隣接する内部電極層8a及びマスク20bを侵食しないものを用いればよく、例えば、塩酸+フッ化アンモニウム水溶液を用いればよい。   Next, as shown in FIG. 3A, a photoresist is applied to the surfaces of the upper electrode 10 and the dielectric film 6a included in the multilayer body 200a, and then the dielectric included in the completed thin film capacitor 100 by photolithography. A mask 20b having a pattern corresponding to the layer 6 is formed. After the formation of the mask 20b, the dielectric film 6a is etched with an etchant to form the dielectric layer 6 (see FIG. 3B). After the dielectric layer 6 is formed, the upper electrode 10 and the mask 20b that covers the surface of the dielectric layer 6 are peeled off. For example, OFPR-800 manufactured by Tokyo Ohka Co., Ltd. may be used as the photoresist for forming the dielectric layer 6. Further, as an etching solution for forming the dielectric layer 6, an etchant that erodes the dielectric film 6a and does not erode the internal electrode layer 8a and the mask 20b adjacent to the dielectric film 6a may be used. Hydrochloric acid + ammonium fluoride aqueous solution may be used.

次に、図4(a)に示すように、積層体200bが備える上部電極10、誘電体層6及び内部電極層8aの表面にフォトレジストを塗布した後、フォトリソグラフィーによって、完成後の薄膜コンデンサ100が備える内部電極8に対応したパターンを有するマスク20cを形成する。マスク20cの形成後、内部電極層8aをエッチング液でエッチングして、内部電極8を形成する(図4(b)参照)。内部電極8を形成した後、上部電極10、誘電体層6及び内部電極8の表面を被覆するマスク20cを剥離する。なお、内部電極8を形成するためのフォトレジストとしては、例えば、東京応化社製OFPR-800を用いればよい。また、内部電極8を形成するためのエッチング液としては、内部電極層8aを侵食し、且つ内部電極層8aに隣接する誘電体膜4a及びマスク20cを侵食しないものを用いればよく、例えば、塩化鉄(FeCl)水溶液を用いればよい。 Next, as shown in FIG. 4A, after the photoresist is applied to the surfaces of the upper electrode 10, the dielectric layer 6 and the internal electrode layer 8a included in the multilayer body 200b, the completed thin film capacitor is formed by photolithography. A mask 20c having a pattern corresponding to the internal electrode 8 included in 100 is formed. After the formation of the mask 20c, the internal electrode layer 8a is etched with an etching solution to form the internal electrode 8 (see FIG. 4B). After the internal electrode 8 is formed, the upper electrode 10, the dielectric layer 6, and the mask 20c that covers the surface of the internal electrode 8 are peeled off. For example, OFPR-800 manufactured by Tokyo Ohka Co., Ltd. may be used as the photoresist for forming the internal electrode 8. Further, as an etching solution for forming the internal electrode 8, a solution that erodes the internal electrode layer 8a and does not erode the dielectric film 4a and the mask 20c adjacent to the internal electrode layer 8a may be used. An aqueous iron (FeCl 3 ) solution may be used.

次に、図5(a)に示すように、積層体200cが備える上部電極10、誘電体層6、内部電極8及び誘電体膜4aの表面にフォトレジストを塗布した後、フォトリソグラフィーによって、完成後の薄膜コンデンサ100が備える誘電体層4に対応したパターンを有するマスク20dを形成する。マスク20dの形成後、誘電体膜4aをエッチング液でエッチングして、誘電体層4を形成する(図5(b)参照)。誘電体層4を形成した後、上部電極10、誘電体層6、内部電極8及び誘電体層4の表面を被覆するマスク20dを洗浄する。なお、誘電体層4を形成するためのフォトレジストとしては、例えば、東京応化社製OFPR-800を用いればよい。また、誘電体層4を形成するためのエッチング液としては、誘電体膜4aを侵食し、且つ誘電体膜4aに隣接する下地電極2及びマスク20dを侵食しないものを用いればよく、例えば、塩酸+フッ化アンモニウム水溶液を用いればよい。   Next, as shown in FIG. 5A, a photoresist is applied to the surfaces of the upper electrode 10, the dielectric layer 6, the internal electrode 8, and the dielectric film 4a included in the multilayer body 200c, and then completed by photolithography. A mask 20d having a pattern corresponding to the dielectric layer 4 included in the subsequent thin film capacitor 100 is formed. After forming the mask 20d, the dielectric film 4a is etched with an etching solution to form the dielectric layer 4 (see FIG. 5B). After forming the dielectric layer 4, the upper electrode 10, the dielectric layer 6, the internal electrode 8, and the mask 20 d covering the surface of the dielectric layer 4 are cleaned. For example, OFPR-800 manufactured by Tokyo Ohka Co., Ltd. may be used as the photoresist for forming the dielectric layer 4. Further, as the etching solution for forming the dielectric layer 4, an etching solution that erodes the dielectric film 4a and does not erode the base electrode 2 and the mask 20d adjacent to the dielectric film 4a may be used. A + ammonium fluoride aqueous solution may be used.

誘電体4の形成後、積層体200dが備える下地電極2、誘電体層4、内部電極8、誘電体層6及び上部電極10の表面を覆うようにカバー層14を形成すると共に、カバー層14の上面に、一対の端子電極12a、12bを形成する。一方の端子電極12aは、下地電極2及び上部電極10と電気的に接続させ、他方の端子電極12bは、内部電極8と電気的に接続させる。これにより、図1に示す薄膜コンデンサ100が完成する。   After the formation of the dielectric 4, a cover layer 14 is formed so as to cover the surfaces of the base electrode 2, the dielectric layer 4, the internal electrode 8, the dielectric layer 6, and the upper electrode 10 included in the multilayer body 200 d, and the cover layer 14 A pair of terminal electrodes 12a and 12b are formed on the upper surface of the substrate. One terminal electrode 12 a is electrically connected to the base electrode 2 and the upper electrode 10, and the other terminal electrode 12 b is electrically connected to the internal electrode 8. Thereby, the thin film capacitor 100 shown in FIG. 1 is completed.

本実施形態では、内部電極層8aが主成分としてNiを含有し、更に添加元素としてPt、Pd、Ir、Rh、Ru、Os、Re、W、Cr、Ta及びAgからなる群より選ばれる少なくとも一種(添加元素)を含有するため、Ptを主成分とする従来の内部電極を用いた場合に比べて薄膜コンデンサ100の低コスト化が可能となる。また、上記組成を有する内部電極層8aは、誘電体膜4a、6aとの焼成時に、酸化や途切れを起こし難く、また誘電体膜4a、6aと反応し難い。仮に内部電極層8aが卑金属単独からなる場合、誘電体膜4a、6aとの焼成時に、内部電極層8aが酸化や途切れを起こし易く、また誘電体膜4a、6aと反応し易い傾向がある。   In the present embodiment, the internal electrode layer 8a contains Ni as a main component, and at least selected from the group consisting of Pt, Pd, Ir, Rh, Ru, Os, Re, W, Cr, Ta, and Ag as additive elements. Since one kind (additive element) is contained, the cost of the thin film capacitor 100 can be reduced as compared with the case where a conventional internal electrode mainly composed of Pt is used. Further, the internal electrode layer 8a having the above composition hardly undergoes oxidation or breakage during firing with the dielectric films 4a and 6a, and hardly reacts with the dielectric films 4a and 6a. If the internal electrode layer 8a is made of a base metal alone, the internal electrode layer 8a tends to oxidize or break during firing with the dielectric films 4a and 6a, and tends to react with the dielectric films 4a and 6a.

内部電極層8aが含有する上記添加元素の中でも、焼成時における内部電極層8aの途切れを防止する効果を得易い点において、Pt、Pd、Ir、W、Cr、Ta及びAgの少なくともいずれかが好ましい。また、上記添加元素の中でも、焼成時に内部電極層8aの酸化、及び内部電極層8aと誘電体膜4a、6aとの反応を抑制する効果を得易い点において、Pt、Pd、Ir、Rh、Ru、Os及びReの少なくともいずれかが好ましい。また、塩化鉄水溶液をエッチング液として用いた場合にウェットエッチングを行い易い点において、Pd、Re、W、Cr、Ta及びAgの少なくともいずれかが好ましい。なお、仮に内部電極層8aがPtのみからなる場合、ウエットプロセスによる内部電極層8aのエッチングが難く、内部電極層8aをドライプロセスによってエッチングせざるを得ないため、製造コストが増加してしまう。   Among the above-described additive elements contained in the internal electrode layer 8a, at least one of Pt, Pd, Ir, W, Cr, Ta, and Ag is easy in obtaining an effect of preventing the internal electrode layer 8a from being interrupted during firing. preferable. Among the above-described additive elements, Pt, Pd, Ir, Rh, and Pt, Pd, Ir, Rh, and the like are easy to obtain an effect of suppressing the oxidation of the internal electrode layer 8a and the reaction between the internal electrode layer 8a and the dielectric films 4a and 6a during firing. At least one of Ru, Os, and Re is preferable. Moreover, at least one of Pd, Re, W, Cr, Ta, and Ag is preferable in that wet etching is easily performed when an aqueous iron chloride solution is used as an etching solution. If the internal electrode layer 8a is made of only Pt, it is difficult to etch the internal electrode layer 8a by a wet process, and the internal electrode layer 8a must be etched by a dry process, resulting in an increase in manufacturing cost.

内部電極層8aに含まれる添加元素の含有量は、内部電極層8a全体に対して0mol%より大きく30mol%以下であることが好ましく、5〜20mol%であることがより好ましく、10〜15mol%であることが更に好ましい。これにより、焼成時に内部電極層8aの途切れが起こり難くなり、内部電極層8aの多層化が実現できる。仮に、内部電極層8aがNiのみからなる場合、焼成時に内部電極層が途切れを起こし易くなるため、内部電極層の多層化が困難となる。   The content of the additive element contained in the internal electrode layer 8a is preferably greater than 0 mol% and 30 mol% or less, more preferably 5 to 20 mol%, and more preferably 10 to 15 mol% with respect to the entire internal electrode layer 8a. More preferably. Thereby, the internal electrode layer 8a is less likely to be interrupted during firing, and the internal electrode layer 8a can be multilayered. If the internal electrode layer 8a is made of only Ni, the internal electrode layer is likely to break during firing, making it difficult to make the internal electrode layer multi-layered.

本実施形態では、Niを主成分とする下地電極2の熱膨張係数と、誘電体膜4a、6aの熱膨張係数が近い。そのため、下地電極2、誘電体膜4a、内部電極層8a及び誘電体膜6aを順次積層してなる第1積層体を焼成した際に、焼成後の誘電体膜4a、6aに応力が発生し難くなり、誘電体膜4a、6aの誘電率が大きくなり、また誘電体膜4a、6aにクラックが発生し難くなる。また、下地電極2が主成分としてNiを含有するため、内部電極8の剥離も起き難くなる。すなわち、Niを主成分とする下地電極2と、Niを主成分として含む内部電極8との組み合わせによって、内部電極8の剥離が防止される。   In the present embodiment, the thermal expansion coefficient of the base electrode 2 containing Ni as a main component is close to the thermal expansion coefficient of the dielectric films 4a and 6a. For this reason, when the first laminated body formed by sequentially laminating the base electrode 2, the dielectric film 4a, the internal electrode layer 8a, and the dielectric film 6a is fired, stress is generated in the fired dielectric films 4a and 6a. This makes it difficult to increase the dielectric constant of the dielectric films 4a and 6a, and makes it difficult for cracks to occur in the dielectric films 4a and 6a. Further, since the base electrode 2 contains Ni as a main component, the internal electrode 8 is hardly peeled off. That is, peeling of the internal electrode 8 is prevented by a combination of the base electrode 2 containing Ni as a main component and the internal electrode 8 containing Ni as a main component.

なお、仮に下地電極2として従来のSi基板とその上に形成したPtからなる下地電極とを用いると、Si基板の熱膨張係数と誘電体膜4a、6aの熱膨張係数が違いすぎるため、焼成後の誘電体膜4a、6aに応力が発生し易くなる。その結果、誘電体膜4a、6aの誘電率が小さくなり、誘電体膜4a、6aにクラックが発生し易くなる。そして、内部電極8の剥離が起き易くなる。さらに、下地電極2として従来のSi基板とその上に形成したPtからなる下地電極を用いると、コストが高くなってしまう。   If a conventional Si substrate and a base electrode made of Pt formed thereon are used as the base electrode 2, the thermal expansion coefficient of the Si substrate and the thermal expansion coefficients of the dielectric films 4a and 6a are too different. Stress is likely to occur in the subsequent dielectric films 4a and 6a. As a result, the dielectric constants of the dielectric films 4a and 6a are reduced, and cracks are likely to occur in the dielectric films 4a and 6a. And peeling of the internal electrode 8 becomes easy to occur. Furthermore, if a base electrode made of a conventional Si substrate and Pt formed thereon is used as the base electrode 2, the cost increases.

また本実施形態では、Niを主成分として含む内部電極層8aの熱膨張係数と、誘電体膜4a、6aの熱膨張係数が近い。そのため、下地電極2、誘電体膜4a、内部電極層8a及び誘電体膜6aを順次積層してなる第1積層体を焼成した際に、焼成後の誘電体膜4a、6aに応力が発生し難くなり、誘電体膜4a、6aの誘電率が大きくなり、また誘電体膜4a、6aにクラックが発生し難くなる。また、Niを主成分として含む内部電極層8aは、誘電体膜4a、4bが焼結する程度の高温で焼成した際に融解し難いため、焼成後の内部電極層8aの途切れが起き難い。   In this embodiment, the thermal expansion coefficient of the internal electrode layer 8a containing Ni as a main component is close to the thermal expansion coefficient of the dielectric films 4a and 6a. For this reason, when the first laminated body formed by sequentially laminating the base electrode 2, the dielectric film 4a, the internal electrode layer 8a, and the dielectric film 6a is fired, stress is generated in the fired dielectric films 4a and 6a. This makes it difficult to increase the dielectric constant of the dielectric films 4a and 6a, and makes it difficult for cracks to occur in the dielectric films 4a and 6a. In addition, since the internal electrode layer 8a containing Ni as a main component is difficult to melt when fired at a high temperature at which the dielectric films 4a and 4b are sintered, the internal electrode layer 8a after firing is less likely to be interrupted.

また本実施形態では、下地電極2、誘電体膜4a、内部電極層8a及び誘電体膜6aを順次積層してなる第1積層体を焼成した後に、積層体において下地電極2の反対側に位置する表面に、Cu又はCu合金からなる上部電極層10aを形成する。この上部電極層10aを誘電体膜4a、4bの焼成温度より低温で熱処理することによって、リーク電流を減少させることができる薄膜コンデンサ100を得ることができる。   Further, in the present embodiment, after firing the first laminated body in which the base electrode 2, the dielectric film 4a, the internal electrode layer 8a, and the dielectric film 6a are sequentially laminated, the laminated body is positioned on the opposite side of the base electrode 2. An upper electrode layer 10a made of Cu or Cu alloy is formed on the surface to be processed. By heat-treating the upper electrode layer 10a at a temperature lower than the firing temperature of the dielectric films 4a and 4b, the thin film capacitor 100 capable of reducing the leakage current can be obtained.

なお、仮にPt等の白金族からなる上部電極10を用いた場合、Cu又はCu合金からなる上部電極10を用いた場合に比べて、薄膜コンデンサ100が高価なものとなり、またリーク電流が大きくなる傾向がある。また、Pt電極の場合、リーク電流を減少させるためには、誘電体膜4a、6aが焼結する程度の高温の酸化雰囲気で熱処理する必要があるが、Niなど卑金属を用いると、Ptの場合とは異なり、電極が酸化し、電極として機能しなくなるため、高温の熱処理が不可能であった。本発明の積層構造では、第2積層体200の上部電極層10aにCu又はCu合金を用いることにより、低温の熱処理でリーク電流が低下することを本発明者は見出した。   If the upper electrode 10 made of a platinum group such as Pt is used, the thin film capacitor 100 becomes more expensive and the leakage current becomes larger than when the upper electrode 10 made of Cu or Cu alloy is used. Tend. In the case of the Pt electrode, in order to reduce the leakage current, it is necessary to perform a heat treatment in a high-temperature oxidizing atmosphere to the extent that the dielectric films 4a and 6a are sintered. Unlike the case, the electrode is oxidized and does not function as an electrode, so that high-temperature heat treatment is impossible. In the laminated structure of the present invention, the present inventor has found that leakage current is reduced by low-temperature heat treatment by using Cu or a Cu alloy for the upper electrode layer 10a of the second laminated body 200.

また、従来の製造方法では、内部電極のパターニング形成と誘電体層の結晶化が繰り返されるため、高温の熱処理が繰り返して行われる。そのため、パターニング近傍の酸化が激しく、特にパターニングにより内部電極が露出した部分は、そのダメージが大きい。これに対して上記製造方法のように下地電極2、誘電体膜4a、内部電極層8a及び誘電体膜6aを順次積層してなる第1積層体を一括焼成する(すなわち2つ以上の誘電体膜を一度に焼成する)場合、内部電極層8aが保護された状態であり、且つ、一度の高温熱処理により焼成が行われるため、従来の製造方法と比較して、内部電極層8aへのダメージを少なくすることができる。   Further, in the conventional manufacturing method, the patterning formation of the internal electrodes and the crystallization of the dielectric layer are repeated, so that the high-temperature heat treatment is repeatedly performed. For this reason, the oxidation in the vicinity of patterning is intense, and particularly the portion where the internal electrode is exposed by patterning is greatly damaged. On the other hand, as in the manufacturing method described above, the first laminated body formed by sequentially laminating the base electrode 2, the dielectric film 4a, the internal electrode layer 8a, and the dielectric film 6a is fired at once (that is, two or more dielectrics). In the case where the film is fired at once, the internal electrode layer 8a is in a protected state and is fired by a single high-temperature heat treatment, so that the damage to the internal electrode layer 8a is compared with the conventional manufacturing method. Can be reduced.

(薄膜コンデンサの製造方法の他の実施例)
上記の薄膜コンデンサ100の製造方法では、第1積層体を焼成した後に、焼成後の第1積層体における下地電極2の反対側に位置する表面に、Cu又はCu合金からなる上部電極層10aを形成して、下地電極2、誘電体膜4a,6a、内部電極層8a及び上部電極層10aを備える第2積層体200を形成し、第2積層体200の誘電体膜4a,6a、内部電極層8a及び上部電極層を10aそれぞれウェットエッチングすることによって、誘電体層4,6、内部電極8及び上部電極10をそれぞれ形成する方法について説明した。しかしながら、上記の薄膜コンデンサの製造方法は、上部電極10がCu又はCu合金とは異なる材料、すなわち、半導体やディスプレイなどで用いられるAl,Cr,W,Mn,Niなどの配線材料からなる場合にも適用できる。
(Another embodiment of thin film capacitor manufacturing method)
In the manufacturing method of the thin film capacitor 100 described above, after firing the first multilayer body, the upper electrode layer 10a made of Cu or Cu alloy is formed on the surface of the first multilayer body after firing on the opposite side of the base electrode 2. The second laminated body 200 including the base electrode 2, the dielectric films 4a and 6a, the internal electrode layer 8a, and the upper electrode layer 10a is formed, and the dielectric films 4a and 6a of the second laminated body 200 and the internal electrodes are formed. The method of forming the dielectric layers 4 and 6, the internal electrode 8 and the upper electrode 10 by wet etching the layer 8a and the upper electrode layer 10a, respectively, has been described. However, the above-described thin film capacitor manufacturing method is used when the upper electrode 10 is made of a material different from Cu or Cu alloy, that is, a wiring material such as Al, Cr, W, Mn, Ni used in semiconductors and displays. Is also applicable.

すなわち、上部電極10としてCu又はCu合金とは異なる材料を用いて薄膜コンデンサを製造した場合であっても、ウエットプロセスにより内部電極層8aのエッチングを行うことができるため、ドライプロセスによってエッチングをする場合と比較して、コストの低減を実現することができる。これは、内部電極層8aがウェットエッチングに好適な材料からなるためであり、具体的には、主成分としてNiを含有し、更に添加元素としてPt、Pd、Ir、Rh、Ru、Os、Re、W、Cr、Ta及びAgからなる群より選ばれる少なくとも一種を含有するためである。なお、Cu又はCu合金に代わる上部電極10の材料としては、例えばNiが好適に用いられる。また、Niからなる上部電極層10aは、Niをターゲットとするスパッタリングにより焼成後の第1積層体の表面に形成することができる。また、上部電極10としてNiを用いた場合であっても、上部電極層10aを形成する前に行われる誘電体膜4a,6aの焼成を第1積層体の状態で一括して行うことによる内部電極層8aに対するダメージの低減効果は当然ながら同様である。   That is, even when a thin film capacitor is manufactured using a material different from Cu or Cu alloy as the upper electrode 10, the internal electrode layer 8 a can be etched by a wet process. Compared to the case, cost reduction can be realized. This is because the internal electrode layer 8a is made of a material suitable for wet etching. Specifically, it contains Ni as a main component and further contains Pt, Pd, Ir, Rh, Ru, Os, Re as additive elements. This is because it contains at least one selected from the group consisting of W, Cr, Ta and Ag. For example, Ni is preferably used as the material of the upper electrode 10 instead of Cu or Cu alloy. Further, the upper electrode layer 10a made of Ni can be formed on the surface of the first laminated body after firing by sputtering using Ni as a target. Further, even when Ni is used as the upper electrode 10, the dielectric films 4 a and 6 a that are formed before the upper electrode layer 10 a is formed are collectively fired in the state of the first stacked body. Naturally, the effect of reducing damage to the electrode layer 8a is the same.

また、上記の薄膜コンデンサ100の製造方法では、Niを主成分として含有する下地電極2を用いて説明しているが、Niを主成分とする材料とは異なる材料を下地電極2として用いることもできる。Niを主成分とする材料に代わる下地電極2の材料としては、例えばCuを主成分とする材料やSi基板上に下地電極としてPtを形成したものが好適に用いられる。なお、下地電極2に用いられる材料を変更した場合であっても、誘電体膜4a,6aの焼成を第1積層体の状態で一括して行うことによる内部電極層8aに対するダメージの低減効果は同様である。   Further, in the manufacturing method of the thin film capacitor 100 described above, the base electrode 2 containing Ni as a main component is described. However, a material different from the material containing Ni as a main component may be used as the base electrode 2. it can. As the material of the base electrode 2 replacing the material containing Ni as a main component, for example, a material containing Cu as a main component or a material obtained by forming Pt as a base electrode on a Si substrate is preferably used. Even when the material used for the base electrode 2 is changed, the effect of reducing the damage to the internal electrode layer 8a by performing the firing of the dielectric films 4a and 6a in the state of the first stacked body is as follows. It is the same.

以上、本発明に係る薄膜コンデンサ及び薄膜コンデンサの製造方法の好適な実施形態について説明したが、本発明は必ずしも上述した実施形態に限定されるものではない。   The preferred embodiments of the thin film capacitor and the thin film capacitor manufacturing method according to the present invention have been described above, but the present invention is not necessarily limited to the above-described embodiment.

例えば、各誘電体膜4a、6aは、第1積層体の状態で一括して焼成しなくてもよく、例えば、誘電体膜4aを成膜した直後に一度焼成を行い、誘電体膜6aを成膜した直後に再度焼成を行ってもよい。   For example, the dielectric films 4a and 6a do not have to be fired at once in the state of the first stacked body. For example, the dielectric films 6a are fired once immediately after forming the dielectric film 4a, and the dielectric films 6a are formed. Baking may be performed again immediately after film formation.

また、図6に示すように、薄膜コンデンサ100aが、誘電体層60を介して積層された複数(例えば4層)の内部電極8を備えていても良い。これにより、薄膜コンデンサ100aの静電容量をより増加させることができる。また、下地電極2が基板を兼ねる構成について説明したが、下地電極と基板とは異なる材料からなる構成であってもよい。   In addition, as shown in FIG. 6, the thin film capacitor 100 a may include a plurality of (for example, four layers) internal electrodes 8 laminated via a dielectric layer 60. Thereby, the electrostatic capacitance of the thin film capacitor 100a can be further increased. Further, although the configuration in which the base electrode 2 also serves as the substrate has been described, the base electrode and the substrate may be made of different materials.

以下、本発明を実施例により更に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。   EXAMPLES Hereinafter, although an Example demonstrates this invention still in detail, this invention is not limited to these Examples.

(試料2d)
まず、30μm厚のNi箔(図1の下地電極2)の表面を鏡面状に研磨した。次に、BaTiOをターゲットとしたスパッタリングによって、研磨されたNi箔の表面にBaTiO膜(誘電体膜4a)を成膜した。なお、スパッタリングでは、Ni箔の温度を250℃に保持した。BaTiO膜の厚さは200nmとした。
(Sample 2d)
First, the surface of a 30 μm thick Ni foil (base electrode 2 in FIG. 1) was polished into a mirror surface. Then, by sputtering using a BaTiO 3 as a target, thereby forming a BaTiO 3 film (dielectric film 4a) on the surface of the polished Ni foil. In sputtering, the temperature of the Ni foil was maintained at 250 ° C. The thickness of the BaTiO 3 film was 200 nm.

次に、主成分としてNiを含有し、更に添加元素としてPdを15mol%含有するNi系金属をターゲットとしたスパッタリングによって、Ni系金属からなる層(内部電極層8a)をBaTiO膜(誘電体膜4a)の表面に形成した。内部電極層8aの厚さは200nmとした。 Next, a layer made of a Ni-based metal (internal electrode layer 8a) is formed as a BaTiO 3 film (dielectric) by sputtering using a Ni-based metal containing Ni as a main component and further containing 15 mol% of Pd as an additional element. A film 4a) was formed on the surface. The thickness of the internal electrode layer 8a was 200 nm.

次に、BaTiOをターゲットとしたスパッタリングによって、BaTiO膜(誘電体膜6a)を内部電極層8aの表面に成膜し、下地電極2、誘電体膜4a、内部電極層8a及び誘電体膜6aの4層からなる第1積層体を複数形成した。なお、スパッタリングでは、Ni箔の温度を250℃に保持した。BaTiO膜(誘電体膜6a)の厚さは200nmとした。 Next, a BaTiO 3 film (dielectric film 6a) is formed on the surface of the internal electrode layer 8a by sputtering using BaTiO 3 as a target, and the base electrode 2, the dielectric film 4a, the internal electrode layer 8a, and the dielectric film are formed. A plurality of first laminated bodies composed of four layers 6a were formed. In sputtering, the temperature of the Ni foil was maintained at 250 ° C. The thickness of the BaTiO 3 film (dielectric film 6a) was 200 nm.

次に、真空雰囲気中で第1積層体を800℃で焼成し、2つのBaTiO膜(誘電体膜4a、6a)を焼結させた。焼成後に得られた第1積層体の表面を光学顕微鏡で観察して、内部電極層8aの途切れの有無を調べた。誘電体膜4a、6aは透明であるため、内部電極層8aの途切れを観察することができる。結果を表1に示す。この観察により、内部電極層8aの途切れが無かった場合、「無」と評価し、顕微鏡の視野100μmでの領域で数点の途切れ箇所が観察された場合、「小」と評価し、内部電極層8aの穴(途切れ)が露出して、完成後の薄膜コンデンサ100においてショートが発生した場合、および顕微鏡の視野100μmでの領域で20点以上の途切れ箇所が観察された場合は、「大」と評価した。 Next, the first laminated body was fired at 800 ° C. in a vacuum atmosphere to sinter the two BaTiO 3 films (dielectric films 4a and 6a). The surface of the 1st laminated body obtained after baking was observed with the optical microscope, and the presence or absence of the interruption of the internal electrode layer 8a was investigated. Since the dielectric films 4a and 6a are transparent, the discontinuity of the internal electrode layer 8a can be observed. The results are shown in Table 1. By this observation, when the internal electrode layer 8a is not interrupted, it is evaluated as “no”, and when several discontinuous points are observed in the region of the microscope field of view of 100 μm 2, it is evaluated as “small”. When a hole (discontinuity) in the electrode layer 8a is exposed and a short circuit occurs in the thin film capacitor 100 after completion, or when 20 or more discontinuities are observed in the region of the microscope field of view of 100 μm 2 , “ "Large".

第1積層体の焼成後、第1積層体においてNi箔の反対側に位置する表面に、Cuからなる上部電極層10aを形成して、下地電極2、誘電体膜4a、内部電極層8a、誘電体膜6a及び上部電極層10aの5層からなる第2積層体200を形成した(図2(a)参照)。なお、上部電極層10aは、Cuをターゲットとするスパッタリングにより形成した。次に、真空雰囲気中で第2積層体200を310℃で熱処理した。   After firing the first laminate, an upper electrode layer 10a made of Cu is formed on the surface of the first laminate that is opposite to the Ni foil, and the base electrode 2, the dielectric film 4a, the internal electrode layer 8a, A second stacked body 200 including five layers of the dielectric film 6a and the upper electrode layer 10a was formed (see FIG. 2A). The upper electrode layer 10a was formed by sputtering using Cu as a target. Next, the 2nd laminated body 200 was heat-processed at 310 degreeC in the vacuum atmosphere.

熱処理後、第2積層体が備える上部電極層10a、誘電体膜6a、内部電極層8a及び誘電体膜4aを、図2(b)、図2(c)、図3(a)、図3(b)、図4(a)、図4(b)、図5(a)、図5(b)に示す手順でウェットエッチングすることによって、上部電極10、誘電体層6、内部電極8及び誘電体層4を順次形成し、図5(b)に示す積層体200dを得た。なお、上部電極層10aのウェットエッチングでは、フォトレジストとして東京応化社製OFPR-800を用い、エッチング液として過硫酸アンモニウム水溶液を用いた。誘電体膜6aのウェットエッチングでは、フォトレジストとして東京応化社製OFPR-800を用い、エッチング液として塩酸+フッ化アンモニウム水溶液を用いた。内部電極層8aのウェットエッチングでは、フォトレジストとして東京応化社製OFPR-800を用い、エッチング液として塩化鉄(FeCl)水溶液を用いた。誘電体膜4aのウェットエッチングでは、フォトレジストとして東京応化社製OFPR-800を用い、エッチング液として塩酸+フッ化アンモニウム水溶液を用いた。 After the heat treatment, the upper electrode layer 10a, the dielectric film 6a, the internal electrode layer 8a, and the dielectric film 4a included in the second stacked body are illustrated in FIG. 2 (b), FIG. 2 (c), FIG. 3 (a), FIG. (B), FIG. 4 (a), FIG. 4 (b), FIG. 5 (a), and FIG. 5 (b) are subjected to wet etching, whereby the upper electrode 10, the dielectric layer 6, the internal electrode 8 and Dielectric layers 4 were sequentially formed to obtain a stacked body 200d shown in FIG. In wet etching of the upper electrode layer 10a, OFPR-800 manufactured by Tokyo Ohka Co., Ltd. was used as a photoresist, and an aqueous ammonium persulfate solution was used as an etching solution. In the wet etching of the dielectric film 6a, OFPR-800 manufactured by Tokyo Ohka Co., Ltd. was used as a photoresist, and hydrochloric acid + ammonium fluoride aqueous solution was used as an etching solution. In the wet etching of the internal electrode layer 8a, OFPR-800 manufactured by Tokyo Ohka Co., Ltd. was used as a photoresist, and an iron chloride (FeCl 3 ) aqueous solution was used as an etching solution. In the wet etching of the dielectric film 4a, OFPR-800 manufactured by Tokyo Ohka Co., Ltd. was used as a photoresist, and hydrochloric acid + ammonium fluoride aqueous solution was used as an etching solution.

内部電極層8aのウェットエッチング後(誘電体膜4aのウェットエッチングを行う前)に、得られた内部電極8の形状を評価した。結果を表2に示す。表2では、図4のマスク20cに対応した形状を有する所望の内部電極8が形成された場合、「○」と評価し、マスク20cで被覆されていなかった内部電極層8aの一部が、残渣として誘電体膜4aの表面に残存していた場合、「△」と評価し、マスク20cに対応した形状を有する内部電極8を形成できず、薄膜コンデンサ100を完成させることができなかった場合、「×」と評価した。   After wet etching of the internal electrode layer 8a (before performing wet etching of the dielectric film 4a), the shape of the obtained internal electrode 8 was evaluated. The results are shown in Table 2. In Table 2, when a desired internal electrode 8 having a shape corresponding to the mask 20c of FIG. 4 is formed, it is evaluated as “◯”, and a part of the internal electrode layer 8a not covered with the mask 20c is When it remains on the surface of the dielectric film 4a as a residue, it is evaluated as “Δ”, the internal electrode 8 having a shape corresponding to the mask 20c cannot be formed, and the thin film capacitor 100 cannot be completed. And “×”.

次に、積層体200dが備える下地電極2、誘電体層4、内部電極8、誘電体層6及び上部電極10の表面を覆うように、ポリイミドからなるカバー層14を形成した。次に、カバー層14の上面に、上部電極10、内部電極8及び下地電極2にそれぞれ通じる穴をそれぞれ形成した後、スパッタリングによって、Cuからなる一対の端子電極12a、12bを形成して、1005サイズの薄膜コンデンサ100を複数得た(図1参照)。なお、一方の端子電極12aは、カバー層14に形成された穴を通じて、下地電極2及び上部電極10と電気的に接続させ、他方の端子電極12bは、カバー層14に形成された穴を通じて、内部電極8と電気的に接続させた。   Next, a cover layer 14 made of polyimide was formed so as to cover the surfaces of the base electrode 2, the dielectric layer 4, the internal electrode 8, the dielectric layer 6, and the upper electrode 10 included in the multilayer body 200 d. Next, after forming holes respectively communicating with the upper electrode 10, the internal electrode 8, and the base electrode 2 on the upper surface of the cover layer 14, a pair of terminal electrodes 12a and 12b made of Cu are formed by sputtering. A plurality of sized thin film capacitors 100 were obtained (see FIG. 1). One terminal electrode 12a is electrically connected to the base electrode 2 and the upper electrode 10 through a hole formed in the cover layer 14, and the other terminal electrode 12b is connected through a hole formed in the cover layer 14. The internal electrode 8 was electrically connected.

得られた薄膜コンデンサ100の一つを積層方向に垂直な断面で切断し、内部電極8の表面(誘電体層4、6との界面)を光学顕微鏡で観察して、内部電極8の酸化の有無を調べた。結果を表3に示す。表3では、内部電極8の酸化物が見付からなかった場合、「○」と評価し、内部電極8の酸化物が見付かった場合、または、酸化物として判断できなかった場合でも完成後の薄膜コンデンサ100において静電容量を得られなかった場合、および完成後の薄膜コンデンサ100の静電容量が著しく低下して、20nF未満であった場合、およびtanδが20%以上の場合「×」と評価した。   One of the obtained thin film capacitors 100 is cut in a cross section perpendicular to the stacking direction, and the surface of the internal electrode 8 (interface with the dielectric layers 4 and 6) is observed with an optical microscope. The presence or absence was examined. The results are shown in Table 3. In Table 3, when the oxide of the internal electrode 8 was not found, it was evaluated as “◯”, and even when the oxide of the internal electrode 8 was found or could not be determined as an oxide, the thin film capacitor after completion When the electrostatic capacity could not be obtained at 100, and when the electrostatic capacity of the thin film capacitor 100 after completion was significantly reduced to be less than 20 nF, and when tan δ was 20% or more, “x” was evaluated. .

(試料1a〜2c、2e〜13f)
内部電極層8aに含有させる添加元素、及び添加元素の添加量を表1〜3に示す値としたこと以外は、試料2dの場合と同様に、試料1a、1b、1c、1d、1e、1f、2a、2b、2c、2e、2f、3a、3b、3c、3d、3e、3f、4a、4b、4c、4d、4e、4f、5a、5b、5c、5d、5e、5f、6a、6b、6c、6d、6e、6f、7a、7b、7c、7d、7e、7f、8a、8b、8c、8d、8e、8f、9a、9b、9c、9d、9e、9f、10a、10b、10c、10d、10e、10f、11a、11b、11c、11d、11e、11f、12a、12b、12c、12d、12e、12f、13a、13b、13c、13d、13e、13fの薄膜コンデンサ100をそれぞれ作製した。また、試料2dの場合と同様に、これらの試料の内部電極層8aの途切れの有無、ウェットエッチング後に得られた内部電極8の形状、及び薄膜コンデンサ100における内部電極8の酸化の有無をそれぞれ評価した。結果を表1〜3に示す。
(Samples 1a to 2c, 2e to 13f)
Samples 1a, 1b, 1c, 1d, 1e, 1f are the same as in the case of Sample 2d, except that the additive elements contained in the internal electrode layer 8a and the addition amounts of the additive elements are set to the values shown in Tables 1-3. 2a, 2b, 2c, 2e, 2f, 3a, 3b, 3c, 3d, 3e, 3f, 4a, 4b, 4c, 4d, 4e, 4f, 5a, 5b, 5c, 5d, 5e, 5f, 6a, 6b 6c, 6d, 6e, 6f, 7a, 7b, 7c, 7d, 7e, 7f, 8a, 8b, 8c, 8d, 8e, 8f, 9a, 9b, 9c, 9d, 9e, 9f, 10a, 10b, 10c 10d, 10e, 10f, 11a, 11b, 11c, 11d, 11e, 11f, 12a, 12b, 12c, 12d, 12e, 12f, 13a, 13b, 13c, 13d, 13e, and 13f are manufactured. . Similarly to the case of the sample 2d, the presence or absence of the discontinuity of the internal electrode layer 8a of these samples, the shape of the internal electrode 8 obtained after the wet etching, and the presence or absence of oxidation of the internal electrode 8 in the thin film capacitor 100 are evaluated. did. The results are shown in Tables 1-3.

Figure 0005267251
Figure 0005267251

Figure 0005267251
Figure 0005267251

Figure 0005267251
Figure 0005267251

(試料2dd)
上部電極をCu電極からNi電極に変更した以外は、試料2dの場合と同様に試料2ddの薄膜コンデンサ100を作製した。すなわち、具体的には、図2(a)に示す試料2dの作製方法と同様の方法により第1積層体を焼成した後、第1積層体においてNi箔の反対側に位置する表面に、Niからなる上部電極層10aを形成して、下地電極2、誘電体膜4a、内部電極層8a、誘電体膜6a及び上部電極層10aの5層からなる第2積層体200を形成した。ただし、上部電極層10aとしてはCuではなく、Niを用いている。上部電極層10aは、Niをターゲットとするスパッタリングにより形成した。次に、真空雰囲気中で第2積層体200を310℃で熱処理した。
(Sample 2dd)
A thin film capacitor 100 of sample 2dd was produced in the same manner as in sample 2d, except that the upper electrode was changed from a Cu electrode to a Ni electrode. Specifically, after firing the first laminate by a method similar to the method for producing the sample 2d shown in FIG. 2 (a), Ni on the surface of the first laminate located on the opposite side of the Ni foil. The upper electrode layer 10a made of the first electrode layer 10a was formed, and the second stacked body 200 including the base electrode 2, the dielectric film 4a, the internal electrode layer 8a, the dielectric film 6a, and the upper electrode layer 10a was formed. However, Ni is used as the upper electrode layer 10a instead of Cu. The upper electrode layer 10a was formed by sputtering using Ni as a target. Next, the 2nd laminated body 200 was heat-processed at 310 degreeC in the vacuum atmosphere.

熱処理後、第2積層体が備える上部電極層10a、誘電体膜6a、内部電極層8a及び誘電体膜4aを、図2(b)、図2(c)、図3(a)、図3(b)、図4(a)、図4(b)、図5(a)、図5(b)に示す手順でウェットエッチングすることによって、上部電極10、誘電体層6、内部電極8及び誘電体層4を順次形成し、図5(b)に示す積層体200dを得た。なお、Niからなる上部電極層10aのウェットエッチングでは、フォトレジストとして東京応化社製OFPR-800を用い、エッチング液として塩化鉄(FeCl)水溶液を用いた。以降の工程は試料2dと同様の方法により、試料2ddの薄膜コンデンサ100を作製した。 After the heat treatment, the upper electrode layer 10a, the dielectric film 6a, the internal electrode layer 8a, and the dielectric film 4a included in the second stacked body are illustrated in FIG. 2 (b), FIG. 2 (c), FIG. 3 (a), FIG. (B), FIG. 4 (a), FIG. 4 (b), FIG. 5 (a), and FIG. 5 (b) are subjected to wet etching, whereby the upper electrode 10, the dielectric layer 6, the internal electrode 8 and Dielectric layers 4 were sequentially formed to obtain a stacked body 200d shown in FIG. In wet etching of the upper electrode layer 10a made of Ni, OFPR-800 manufactured by Tokyo Ohka Co., Ltd. was used as a photoresist, and an aqueous iron chloride (FeCl 3 ) solution was used as an etching solution. In the subsequent steps, the thin film capacitor 100 of the sample 2dd was manufactured by the same method as that of the sample 2d.

(試料14)
試料14として、図6に示すように、4層の内部電極8を備える1005サイズの薄膜コンデンサ100aを作製した。なお、以下に示すように、誘電体膜の形成方法、焼成のタイミング、及び誘電体層60の厚さ以外は、試料2dの場合と同様に、試料14の薄膜コンデンサ100aを作製した。
(Sample 14)
As a sample 14, as shown in FIG. 6, a 1005-size thin film capacitor 100a having four layers of internal electrodes 8 was produced. As shown below, the thin film capacitor 100a of the sample 14 was produced in the same manner as the sample 2d except for the method of forming the dielectric film, the timing of firing, and the thickness of the dielectric layer 60.

薄膜コンデンサ100aの作製では、各誘電体膜(エッチング前の誘電体層60)をCSD(Chemical Solution Deposition)法で成膜した。また、各誘電体膜を成膜する度に、各誘電体膜を真空中で800℃に加熱して逐次焼成した。すなわち、試料14の薄膜コンデンサ100aを作製する際は、5層の誘電体膜を焼結させるために、5回焼成を行った。また、各誘電体層60の厚さは300nmとした。   In manufacturing the thin film capacitor 100a, each dielectric film (dielectric layer 60 before etching) was formed by a CSD (Chemical Solution Deposition) method. Each time the dielectric films were formed, the dielectric films were sequentially fired by heating to 800 ° C. in a vacuum. That is, when the thin film capacitor 100a of the sample 14 was manufactured, firing was performed five times in order to sinter the five layers of dielectric films. The thickness of each dielectric layer 60 was 300 nm.

(試料15)
シリコン単結晶基板(以下、「基板」と記す。)の表面を熱酸化して、SiO層を形成した。次に、TiOをターゲットとしたスパッタリングにより、密着層としてTiO層をSiO層の表面に形成した。スパッタリング中、基板は室温に保持した。また、スパッタリングは酸素雰囲気中で行った。TiO層の膜厚は20nmとした。
(Sample 15)
The surface of a silicon single crystal substrate (hereinafter referred to as “substrate”) was thermally oxidized to form a SiO 2 layer. Then, by sputtering using a TiO 2 target, a TiO 2 layer was formed on the surface of the SiO 2 layer as an adhesion layer. The substrate was kept at room temperature during sputtering. Sputtering was performed in an oxygen atmosphere. The film thickness of the TiO 2 layer was 20 nm.

次に、スパッタリングにより、Ptからなる下地電極をTiO層の表面に形成した。下部電極の厚さは200nmとした。 Next, a base electrode made of Pt was formed on the surface of the TiO 2 layer by sputtering. The thickness of the lower electrode was 200 nm.

下地電極の形成後、BaTiOをターゲットとしたスパッタリングにより、誘電体膜を下地電極の表面に成膜した。誘電体膜を成膜するためのスパッタリングでは、基板を250℃に保持した。誘電体膜の膜厚は200nmとした。 After the formation of the base electrode, a dielectric film was formed on the surface of the base electrode by sputtering using BaTiO 3 as a target. In sputtering for forming a dielectric film, the substrate was kept at 250 ° C. The film thickness of the dielectric film was 200 nm.

誘電体膜を成膜した後、シリコン単結晶基板、SiO層、TiO層、下地電極及び誘電体膜からなる積層体を焼成した。焼成は、真空中で行い、焼成温度は800℃とした。この焼成で誘電体膜を焼結させた。 After forming the dielectric film, a laminate composed of the silicon single crystal substrate, the SiO 2 layer, the TiO 2 layer, the base electrode, and the dielectric film was fired. Firing was performed in vacuum, and the firing temperature was 800 ° C. The dielectric film was sintered by this firing.

次に、スパッタリングにより、Ptからなる内部電極層を誘電体膜の表面に形成した。内部電極の厚さは200nmとした。   Next, an internal electrode layer made of Pt was formed on the surface of the dielectric film by sputtering. The thickness of the internal electrode was 200 nm.

BaTiOをターゲットとしたスパッタリングにより、誘電体膜を内部電極の表面に成膜し、シリコン単結晶基板、SiO層、TiO層、下地電極、誘電体膜、内部電極層、及び誘電体膜が順次積層されてなる試料15の第1積層体を形成した。なお、内部電極層上に誘電体膜を成膜するスパッタリングでは、基板を250℃に保持した。内部電極層上に成膜した誘電体膜の膜厚は200nmとした。 A dielectric film is formed on the surface of the internal electrode by sputtering using BaTiO 3 as a target, and a silicon single crystal substrate, a SiO 2 layer, a TiO 2 layer, a base electrode, a dielectric film, an internal electrode layer, and a dielectric film The 1st laminated body of the sample 15 by which these are laminated | stacked sequentially was formed. In the sputtering for forming a dielectric film on the internal electrode layer, the substrate was kept at 250 ° C. The thickness of the dielectric film formed on the internal electrode layer was 200 nm.

次に、真空雰囲気中で試料15の第1積層体を800℃で焼成し、内部電極層上に形成した誘電体膜を焼結させた。積層体の焼成後、積層体においてシリコン単結晶基板の反対側に位置する表面に、Ptからなる上部電極層を形成した。なお、上部電極層は、Ptをターゲットとするスパッタリングにより形成した。これにより、シリコン単結晶基板、SiO層、TiO層、下地電極、誘電体膜、内部電極層、誘電体膜及び上部電極層の8層からなる試料15の第2積層体を形成した。次に、真空雰囲気中で試料15の第2積層体を310℃で熱処理した。 Next, the first laminate of Sample 15 was fired at 800 ° C. in a vacuum atmosphere, and the dielectric film formed on the internal electrode layer was sintered. After firing the laminated body, an upper electrode layer made of Pt was formed on the surface of the laminated body located on the opposite side of the silicon single crystal substrate. The upper electrode layer was formed by sputtering using Pt as a target. As a result, a second laminated body of the sample 15 composed of eight layers of the silicon single crystal substrate, the SiO 2 layer, the TiO 2 layer, the base electrode, the dielectric film, the internal electrode layer, the dielectric film, and the upper electrode layer was formed. Next, the second laminated body of the sample 15 was heat-treated at 310 ° C. in a vacuum atmosphere.

熱処理した試料15の第2積層体が備える上部電極層、誘電体膜、内部電極層及び誘電体膜を、フォトリソグラフィーを用いて順次パターニングした。これにより、上部電極層、誘電体膜、内部電極層及び誘電体膜を順次形成した。なお、誘電体層はウェットエッチングによって形成し、Ptからなる内部電極及び上部電極はそれぞれドライエッチングによって形成した。   The upper electrode layer, the dielectric film, the internal electrode layer, and the dielectric film included in the second stacked body of the heat-treated sample 15 were sequentially patterned using photolithography. Thus, an upper electrode layer, a dielectric film, an internal electrode layer, and a dielectric film were sequentially formed. The dielectric layer was formed by wet etching, and the internal electrode and the upper electrode made of Pt were each formed by dry etching.

次に、試料15の第2積層体が備える下地電極、誘電体層、内部電極、誘電体層及び上部電極の表面を覆うように、ポリイミドからなるカバー層を形成した。次に、カバー層の上面に、上部電極、内部電極及び下地電極にそれぞれ通じる穴をそれぞれ形成した後、スパッタリングによって、Cuからなる一対の端子電極を形成して、1005サイズの薄膜コンデンサ100を得た。なお、一方の端子電極は、カバー層に形成された穴を通じて、下地電極及び上部電極と電気的に接続させ、他方の端子電極は、カバー層に形成された穴を通じて、内部電極と電気的に接続させた。   Next, a cover layer made of polyimide was formed so as to cover the surfaces of the base electrode, dielectric layer, internal electrode, dielectric layer, and upper electrode included in the second laminate of sample 15. Next, after forming holes respectively communicating with the upper electrode, the internal electrode, and the base electrode on the upper surface of the cover layer, a pair of terminal electrodes made of Cu are formed by sputtering to obtain a 1005-size thin film capacitor 100. It was. One terminal electrode is electrically connected to the base electrode and the upper electrode through a hole formed in the cover layer, and the other terminal electrode is electrically connected to the internal electrode through a hole formed in the cover layer. Connected.

以上のようにして作製した試料15の薄膜コンデンサは、SiO層を有するSi基板と、SiO層上に積層されたTiO層と、TiO層上に積層されたPtからなる下地電極と、下地電極上に積層された第1の誘電体層と、第1の誘電体層上に積層されたPtからなる内部電極と、内部電極上に積層された第2の誘電体層と、第2の誘電体層上に積層されたPtからなる上部電極と、を備える薄膜コンデンサであり、従来型の薄膜コンデンサである。 Above manner, the thin film capacitor of the sample 15 thus fabricated, a Si substrate having an SiO 2 layer, and a TiO 2 layer which is laminated on the SiO 2 layer, and the underlying electrode made of Pt laminated on TiO 2 layer on the A first dielectric layer laminated on the base electrode, an internal electrode made of Pt laminated on the first dielectric layer, a second dielectric layer laminated on the internal electrode, And an upper electrode made of Pt laminated on two dielectric layers, which is a conventional thin film capacitor.

(静電容量及びリーク電流の測定)
試料2dの薄膜コンデンサ100、試料2ddの薄膜コンデンサ100、試料14の薄膜コンデンサ100a及び試料15の薄膜コンデンサの静電容量及びリーク電流をそれぞれ測定した。なお、リーク電流を測定する際に各コンデンサに印加する電圧は2Vとした。
(Measurement of capacitance and leakage current)
The capacitance and leakage current of the thin film capacitor 100 of sample 2d, the thin film capacitor 100 of sample 2dd, the thin film capacitor 100a of sample 14, and the thin film capacitor of sample 15 were measured. The voltage applied to each capacitor when measuring the leakage current was 2V.

試料2dの薄膜コンデンサ100の静電容量は35.6nFであり、試料15の薄膜コンデンサの静電容量は17.6nFであった。また、試料2dの薄膜コンデンサ100のリーク電流は3.3×10−9Aであり、試料15の薄膜コンデンサのリーク電流は2.8×10−7Aであった。 The capacitance of the thin film capacitor 100 of Sample 2d was 35.6 nF, and the capacitance of the thin film capacitor of Sample 15 was 17.6 nF. In addition, the leakage current of the thin film capacitor 100 of Sample 2d was 3.3 × 10 −9 A, and the leakage current of the thin film capacitor of Sample 15 was 2.8 × 10 −7 A.

以上の結果から、Niからなる下地電極2と、下地電極2上に積層された誘電体層4と、
誘電体層4上に積層され、主成分としてNiを含有し、添加元素としてPdを15mol%含有する内部電極8と、内部電極8上に積層された誘電体層6と、誘電体層8上に積層され、Cuからなる上部電極10と、を備える試料2dの薄膜コンデンサ100では、従来型である試料15の薄膜コンデンサに比べて、静電容量が2倍以上大きく、またリーク電流が略2桁小さいことが確認された。
From the above results, the base electrode 2 made of Ni, the dielectric layer 4 laminated on the base electrode 2,
Laminated on the dielectric layer 4, containing Ni as a main component and containing 15 mol% of Pd as an additive element, the dielectric layer 6 laminated on the internal electrode 8, and the dielectric layer 8 The thin film capacitor 100 of the sample 2d provided with the upper electrode 10 made of Cu and having a capacitance more than twice as large as that of the conventional thin film capacitor of the sample 15 and a leakage current of about 2 It was confirmed that it was an order of magnitude smaller.

また、試料2ddの薄膜コンデンサ100の静電容量は36.0nFであり、リーク電流は2.8×10−8Aであった。このように、上部電極をNiに変更した試料2ddの薄膜コンデンサ100についても、従来型である試料15の薄膜コンデンサに比べて、静電容量が2倍以上大きく、またリーク電流が略1桁小さいことが確認された。 Further, the capacitance of the thin film capacitor 100 of the sample 2dd was 36.0 nF, and the leakage current was 2.8 × 10 −8 A. Thus, the sample 2dd thin film capacitor 100 in which the upper electrode is changed to Ni also has a capacitance more than twice as large as that of the conventional sample 15 thin film capacitor, and the leakage current is almost one digit smaller. It was confirmed.

また、試料14の薄膜コンデンサ100aの静電容量は90.6nFであり、リーク電流は4.3×10−9Aであった。このように、本発明によれば、1005サイズの薄膜コンデンサ100aで、40nF以上の高容量を実現できることが確認された。 The thin film capacitor 100a of Sample 14 had a capacitance of 90.6 nF and a leakage current of 4.3 × 10 −9 A. Thus, according to the present invention, it was confirmed that a high capacity of 40 nF or more can be realized with the 1005 size thin film capacitor 100a.

2・・・下地電極、4、6、60・・・誘電体層、4a、6a・・・誘電体膜、8・・・内部電極、8a・・・内部電極層、10・・・上部電極、10a・・・上部電極層、12a、12b・・・端子電極、14・・・カバー層、100、100a・・・薄膜コンデンサ、20a、20b、20c、20d・・・マスク、200、200a、200b、200c、200d・・・積層体。   2 ... Base electrode, 4, 6, 60 ... Dielectric layer, 4a, 6a ... Dielectric film, 8 ... Internal electrode, 8a ... Internal electrode layer, 10 ... Upper electrode DESCRIPTION OF SYMBOLS 10a ... Upper electrode layer, 12a, 12b ... Terminal electrode, 14 ... Cover layer, 100, 100a ... Thin film capacitor, 20a, 20b, 20c, 20d ... Mask, 200, 200a, 200b, 200c, 200d ... laminated body.

Claims (3)

Niが99.99重量%以上含まれる下地電極と、
前記下地電極上に積層された二つ以上の誘電体層と、
前記誘電体層の間に積層された、主成分としてNiを含有し、更にPt、Pd、Ir、Rh、Ru、Os、Re、W、Cr、Ta及びAgからなる群より選ばれる少なくとも一種を含有する内部電極と、
前記誘電体層及び前記内部電極を挟んで前記下地電極の反対側に積層された、Cu又はCu合金からなる上部電極と、を備える薄膜コンデンサ。
A base electrode containing 99.99% by weight or more of Ni;
Two or more dielectric layers stacked on the base electrode;
At least one selected from the group consisting of Pt, Pd, Ir, Rh, Ru, Os, Re, W, Cr, Ta and Ag, which is laminated between the dielectric layers and contains Ni as a main component. Containing internal electrodes;
A thin film capacitor comprising: an upper electrode made of Cu or a Cu alloy, which is laminated on the opposite side of the base electrode with the dielectric layer and the internal electrode interposed therebetween.
請求項1に記載の薄膜コンデンサの製造方法であって、
前記下地電極と、前記下地電極上に積層された二つ以上の誘電体膜と、前記誘電体膜の間に積層された、主成分としてNiを含有し、更にPt、Pd、Ir、Rh、Ru、Os、Re、W、Cr、Ta及びAgからなる群より選ばれる少なくとも一種を含有する内部電極層と、を形成した後、前記下地電極、前記二つ以上の誘電体膜及び前記内部電極層を同時に焼成することにより、積層体を形成する工程と、
前記積層体における前記下地電極の反対側に位置する表面に、Cu又はCu合金からなる上部電極層を形成する工程と、
前記誘電体膜、前記内部電極層及び前記上部電極層をそれぞれパターニングすることによって、前記誘電体層、前記内部電極及び前記上部電極をそれぞれ形成する工程と、を備える薄膜コンデンサの製造方法。
It is a manufacturing method of the thin film capacitor according to claim 1,
The base electrode, two or more dielectric films stacked on the base electrode, and Ni as a main component stacked between the dielectric films, and further Pt, Pd, Ir, Rh, An internal electrode layer containing at least one selected from the group consisting of Ru, Os, Re, W, Cr, Ta, and Ag, and then forming the base electrode, the two or more dielectric films, and the internal electrode A step of simultaneously firing the layers to form a laminate;
Forming an upper electrode layer made of Cu or Cu alloy on the surface of the laminate that is located on the opposite side of the base electrode;
Forming the dielectric layer, the internal electrode, and the upper electrode by patterning the dielectric film, the internal electrode layer, and the upper electrode layer, respectively.
請求項1に記載の薄膜コンデンサの製造方法であって、
前記下地電極と、前記下地電極上に積層された二つ以上の誘電体膜と、前記誘電体膜の間に積層された、主成分としてNiを含有し、更にPt、Pd、Ir、Rh、Ru、Os、Re、W、Cr、Ta及びAgからなる群より選ばれる少なくとも一種を含有する内部電極層と、前記誘電体膜及び前記内部電極層を挟んで前記下地電極の反対側に積層され、Cu又はCu合金からなる上部電極層と、を備える積層体を形成する工程と、
前記積層体の形成後、前記誘電体膜、前記内部電極層及び前記上部電極層をそれぞれウェットエッチングすることによって、前記誘電体層、前記内部電極及び前記上部電極をそれぞれ形成する工程と、を備える薄膜コンデンサの製造方法。
It is a manufacturing method of the thin film capacitor according to claim 1,
The base electrode, two or more dielectric films stacked on the base electrode, and Ni as a main component stacked between the dielectric films, and further Pt, Pd, Ir, Rh, An internal electrode layer containing at least one selected from the group consisting of Ru, Os, Re, W, Cr, Ta and Ag, and laminated on the opposite side of the base electrode with the dielectric film and the internal electrode layer in between. Forming a laminate comprising: an upper electrode layer made of Cu or Cu alloy;
Forming the dielectric layer, the internal electrode, and the upper electrode by wet-etching the dielectric film, the internal electrode layer, and the upper electrode layer, respectively, after forming the stacked body. Manufacturing method of thin film capacitor.
JP2009066202A 2008-03-31 2009-03-18 Thin film capacitor and method of manufacturing thin film capacitor Active JP5267251B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009066202A JP5267251B2 (en) 2008-03-31 2009-03-18 Thin film capacitor and method of manufacturing thin film capacitor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008092942 2008-03-31
JP2008092942 2008-03-31
JP2009066202A JP5267251B2 (en) 2008-03-31 2009-03-18 Thin film capacitor and method of manufacturing thin film capacitor

Publications (2)

Publication Number Publication Date
JP2009267376A JP2009267376A (en) 2009-11-12
JP5267251B2 true JP5267251B2 (en) 2013-08-21

Family

ID=41392772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009066202A Active JP5267251B2 (en) 2008-03-31 2009-03-18 Thin film capacitor and method of manufacturing thin film capacitor

Country Status (1)

Country Link
JP (1) JP5267251B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5158061B2 (en) * 2009-11-30 2013-03-06 Tdk株式会社 Thin film capacitor
CN104205265A (en) * 2012-03-22 2014-12-10 加州理工学院 Micro-and nano-scale capacitors that incorporate array of conductive elements having elongated bodies
JP6623569B2 (en) * 2014-07-23 2019-12-25 Tdk株式会社 Thin film dielectric and thin film capacitor element
KR101872582B1 (en) * 2016-03-22 2018-06-28 삼성전기주식회사 Multi-layered ceramic capacitor and method of manufacturing the same
JP6784132B2 (en) * 2016-10-11 2020-11-11 Tdk株式会社 How to manufacture thin film capacitors
JP6784131B2 (en) * 2016-10-11 2020-11-11 Tdk株式会社 How to manufacture thin film capacitors
JP6805702B2 (en) * 2016-10-11 2020-12-23 Tdk株式会社 Thin film capacitor
JP7218554B2 (en) * 2018-11-29 2023-02-07 Tdk株式会社 Thin film capacitor and manufacturing method thereof
KR102668436B1 (en) * 2021-11-08 2024-05-24 (주)위드멤스 Trench capacitor and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437106A (en) * 1990-06-01 1992-02-07 Matsushita Electric Ind Co Ltd Thin film capacitor
JPH08241830A (en) * 1995-03-07 1996-09-17 Sumitomo Metal Ind Ltd Thin film capacitors
JP2001023851A (en) * 1999-07-07 2001-01-26 Hitachi Ltd Capacitor integrated ceramic sintered body and method of manufacturing the same
JP4852744B2 (en) * 2005-08-24 2012-01-11 Jsr株式会社 Dielectric film capacitor and manufacturing method thereof
JP4862371B2 (en) * 2005-11-30 2012-01-25 Tdk株式会社 Thin film electronic component and manufacturing method thereof
JP2007194592A (en) * 2005-12-20 2007-08-02 Tdk Corp Dielectric element and manufacturing method thereof

Also Published As

Publication number Publication date
JP2009267376A (en) 2009-11-12

Similar Documents

Publication Publication Date Title
JP5407775B2 (en) Thin film capacitor manufacturing method and thin film capacitor
JP5267251B2 (en) Thin film capacitor and method of manufacturing thin film capacitor
JP5158061B2 (en) Thin film capacitor
US8218287B2 (en) Thin-film device
JP5267268B2 (en) Thin film capacitor and manufacturing method thereof
JP4153206B2 (en) Multilayer capacitor
JP6015159B2 (en) Thin film capacitor
JP6737118B2 (en) Thin film capacitors
JP5434714B2 (en) Thin film capacitor and electronic circuit board
JP4228437B2 (en) Thin film multilayer capacitor and manufacturing method thereof
JP5229113B2 (en) Thin film capacitor manufacturing method
JP2001185443A (en) Thin film capacitors
JP5407792B2 (en) Thin film capacitor and method for manufacturing thin film capacitor
JP6805703B2 (en) Thin film capacitor
JP4604939B2 (en) Dielectric thin film, thin film dielectric element and manufacturing method thereof
JP4862371B2 (en) Thin film electronic component and manufacturing method thereof
JP7225721B2 (en) Thin film capacitor, manufacturing method thereof, and circuit board incorporating thin film capacitor
JP2007329189A (en) Thin-film capacitor, and manufacturing method thereof
JPH11243032A (en) Thin film capacitors
JPH03257857A (en) Thin film capacitor and manufacture thereof
JP7218554B2 (en) Thin film capacitor and manufacturing method thereof
JP2008166470A (en) Electronic component, and manufacturing method thereof
JP4993056B2 (en) Manufacturing method and oxygen supply method of multilayer piezoelectric element
JP2019071336A (en) Thin film capacitor and manufacturing method thereof
JP2024155766A (en) Multilayer Electronic Components

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130422

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5267251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250