JP5028207B2 - 画像表示装置および画像表示装置の駆動方法 - Google Patents

Description

本発明は、有機ＥＬ（electroluminescence）ディスプレイ装置などの画像表示装置および画像表示装置の駆動方法に関するものである。

従来から、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する電流制御型の有機ＥＬ素子を用いた画像表示装置が提案されている。従来のこの種の画像表示装置として、たとえば、アモルファスシリコンや多結晶シリコンなどで形成される３つの薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴともいう）を含む画素回路と、有機発光ダイオード（Organic Light Emitting Diode）などで形成される有機ＥＬ素子とで１つの画素を構成したものが知られている（たとえば、特許文献１参照）。この特許文献１に記載の画像表示装置は、有機ＥＬ素子を駆動する駆動トランジスタと、駆動トランジスタのオン／オフを制御する第１のスイッチングトランジスタと、駆動トランジスタの閾値電圧を補償する第２のスイッチングトランジスタと、発光時に駆動トランジスタのゲート電極にデータ書込み電圧を印加するための２つの容量素子と、を設けている。これによって、各画素に適切な電流値が設定され、各画素の輝度が制御される。

また、構造的には、この画像表示装置は、有機ＥＬ素子のアノードと駆動トランジスタのソースとが接続され、有機ＥＬ素子のカソードが複数の画素で共通となるコモンカソード型の構造となっている。現在の有機ＥＬ素子は、アノードが下部電極となり、カソードが上部電極となる構造が一般的である。つまり、上部電極を共通にすることで上部電極をマスク無しで形成することができるため、コモンアノード型に比べて特許文献１に記載のコモンカソード型の方が、製造が容易になる。

特開２００５−９９７１５号公報

ところで、特許文献１に記載の画像表示装置では、第１のスイッチングトランジスタの一方の電極と駆動トランジスタのゲート電極の間に第１の容量素子が配置され、駆動トランジスタと有機ＥＬ素子のアノードとの間と、駆動トランジスタのゲート電極と第１の容量素子との間とを接続するように第２の容量素子が配置される構造を有している。このような構造を有しているために、特許文献１に記載の画像表示装置には、以下に示す４つの問題点があった。

第１の問題点は、第１の容量素子が閾値電圧の検出時に容量接続されていないために、トランジスタの寄生容量に対して弱い。換言すれば、トランジスタの寄生容量による電位変動が大きく、前フレームの画像信号電圧の影響を受けやすいというものである。また、第２の問題点は、同じく閾値電圧の検出時に閾値電圧が有機ＥＬ素子導通電圧より大きいと閾値電圧Ｖｔｈを検出できないというものである。さらに、第３の問題点は、第１と第２の容量素子が第１のスイッチングトランジスタから見て直列に接続されているので、データ書込み時に、直列に接続された第１と第２の容量素子に電圧を書込むための書込み効率が、第１と第２の容量素子の容量をそれぞれＣｓ，Ｃｓ２とすると、Ｃｓ／（Ｃｓ＋Ｃｓ２）しかないというものである。ここで、書込み効率とは、第１のスイッチングトランジスタの第１の容量素子が接続されない他方の電極に接続されている画像信号線の振り幅をｘ［Ｖ］、最終的に駆動トランジスタのソースに対するゲート電圧Ｖｇｓの振り幅をｙ［Ｖ］としたときの、ｙ／ｘのことをいう。そして、第４の問題点は、書込み時に、高い電圧を書込むと、瞬間的に駆動トランジスタが導通状態となり、電位が変動してしまうというものである。

本発明は、上記課題に鑑みてなされたものであり、前フレームの画像信号電圧の影響を受けにくく、書込み効率が１に近い、コモンカソード型の画像表示装置および画像表示装置の駆動方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明にかかる画像表示装置は、画像表示装置であって、発光素子と、制御端子、第１端子および前記発光素子のアノード電極に接続される第２端子を有し、前記制御端子と前記第２端子との電位差に応じて前記第１端子と前記第２端子との間に流れる電流を制御することによって、前記発光素子の発光を制御するドライバ素子と、前記ドライバ素子の前記制御端子と前記第２端子との間の閾値電圧を検出する閾値電圧検出素子と、第１電極を有するとともに前記ドライバ素子の前記制御端子に電気的に接続され、前記閾値電圧検出素子によって検出された前記ドライバ素子の前記閾値電圧を保持する第１容量素子と、前記発光素子の発光輝度に対応する画像信号電圧が画像信号線を介して印加される第２容量素子と、を備える複数の画素回路からなり、前記第２容量素子は、前記発光素子の発光期間中に前記第１容量素子の前記第１電極に直接的または間接的に接続され、前記発光素子の第２電極は、他の画素回路との共通電極となるように配置されることを特徴とする。

この発明によれば、ドライバ素子の閾値電圧の検出時に、ドライバ素子の制御端子が第１容量素子に接続された構成となるので、寄生容量に対して強くなり、前フレームの画像信号電圧の影響を受け難くなるという効果を有する。また、データ書込み時において、第１容量素子と、ドライバ素子−発光素子の第１電極（アノード）間とドライバ素子の制御端子−第１容量素子間とを接続する第２容量素子と、が直列接続されるので、書込み効率が１に近づくという効果も有する。さらに、発光素子の第２電極（カソード）を共通電極とするコモンカソード型としたので、製造が容易になるという効果も有する。

以下に添付図面を参照して、本発明にかかる画像表示装置の好適な実施の形態を詳細に説明する。なお、この実施の形態により本発明が限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。

（実施の形態）
図１は、本発明の実施の形態にかかる画像表示装置の１画素に対応する画素回路の構成の一例を示す図である。なお、この図１には、有機ＥＬ素子の容量をＣｏｌｅｄとして等価的に表している。

この図１に示される画素回路は、発光素子である有機ＥＬ素子ＯＬＥＤと、有機ＥＬ素子ＯＬＥＤを駆動するためのドライバ素子である駆動トランジスタＴｄと、駆動トランジスタＴｄの閾値電圧を検出する際に主として用いられる閾値電圧検出素子である閾値電圧検出用トランジスタＴｔｈと、第１容量素子として閾値電圧を保持する第１の容量Ｃｓと、第２容量素子として画像信号電圧を保持する第２の容量Ｃｓ２と、画像信号電圧の印加を制御するスイッチング素子としてのスイッチングトランジスタＴｓと、を備える。なお、図１に示す構成は、有機ＥＬ素子などを制御する画素回路の１画素の回路構成を示すものであり、画像表示装置としては、この画素回路をマトリクス状に複数配列した構成を有している。

駆動トランジスタＴｄは、制御端子、第１端子、第２端子を備え、制御端子はゲート電極に、第１端子はドレイン電極に、第２端子はソース電極にそれぞれ対応している。この駆動トランジスタＴｄは、ゲート電極とソース電極との間に与えられる電位差に応じて有機ＥＬ素子ＯＬＥＤに流れる電流量を制御する機能を有する。駆動トランジスタＴｄのドレイン電極には第１の電源線（以下、ＶＤＤ線という）１０が接続されている。

閾値電圧検出用トランジスタＴｔｈは、自身がオン状態となったときに、駆動トランジスタＴｄのゲート電極とドレイン電極とを電気的に接続する機能を有するとともに、駆動トランジスタＴｄのゲート電極とソース電極との間の電位差が駆動トランジスタＴｄの閾値電圧Ｖｔｈとなるまで駆動トランジスタＴｄのゲート電極からドレイン電極に向かって電流を流すことによって、駆動トランジスタＴｄの閾値電圧Ｖｔｈを検出する機能を有している。つまり、駆動トランジスタＴｄが閾値電圧Ｖｔｈとなったときに、駆動トランジスタＴｄには電流が流れなくなるので、このときのゲート電極とソース電極との間の電位差すなわちＶｔｈが、第１の容量Ｃｓに印加される。なお、上記した第１端子と第２端子の機能は相互に交換可能である。すなわち、駆動トランジスタＴｄは、制御端子であるゲート電極と第２端子との間に与えられる電位差に応じて有機ＥＬ素子ＯＬＥＤに流れる電流量を制御することもできる。また、閾値電圧検出用トランジスタＴｔｈのゲート電極には、Ｔｔｈ制御線１２が接続されている。

有機ＥＬ素子ＯＬＥＤは、アノード電極とカソード電極との間に有機ＥＬ素子ＯＬＥＤの導通電圧以上の電位差が生じることによって、アノード電極とカソード電極との間に電流が流れ、発光する特性を有する素子である。具体的には、有機ＥＬ素子ＯＬＥＤは、Ａｌ，Ｃｕ，ＩＴＯ（Indium Tin Oxide）などによって形成されたアノード電極層およびカソード電極層と、これらのアノード電極層とカソード電極層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体などの有機系の材料によって形成された発光層と、を少なくとも備えた構造を有し、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する。ここでは、有機ＥＬ素子ＯＬＥＤのアノード電極は、駆動トランジスタＴｄのソース電極と接続され、カソード電極は、第２の電源線（以下、ＶＳＳ線という）１１と接続される。また、本実施の形態では、有機ＥＬ素子ＯＬＥＤのカソード電極を、画像表示装置を構成する各画素で共通とするコモンカソード型となっている。

スイッチングトランジスタＴｓは、自身がオン状態となるとともに画像信号線１４の画像信号電圧が０Ｖのときに、第１の容量Ｃｓに閾値電圧が印加されるようにしたり、自身がオン状態となるとともに画像信号線１４に画像信号電圧が入力されたときに、第２の容量Ｃｓ２に画像信号電圧を印加したりする機能を有する。このスイッチングトランジスタＴｓのソース電極は、第１の容量Ｃｓの第１電極と接続される。またスイッチングトランジスタＴｓのドレイン電極は、画像信号線１４と接続され、ゲート電極には走査線１３が接続されている。

第１の容量Ｃｓは、閾値電圧の検出時に駆動トランジスタＴｄの閾値電圧Ｖｔｈに対応する電荷量を保持する機能を有し、駆動トランジスタＴｄのゲート電極とスイッチングトランジスタＴｓのソース電極との間に配置される。

第２の容量Ｃｓ２は、書き込み時に駆動トランジスタＴｄに印加する画像信号電圧に対応する電荷量を保持する機能を有し、駆動トランジスタＴｄのソース電極と、スイッチングトランジスタＴｓのソース電極と第１の容量Ｃｓとを結ぶ配線と、の間に配置される。

つまり、第１の容量Ｃｓに閾値電圧Ｖｔｈが印加され、第２の容量Ｃｓ２に画像信号電圧Ｖｄａｔａが印加された状態で、スイッチングトランジスタＴｓがオフ状態にあるときに、駆動トランジスタＴｄのゲートから見るとこれらの第１と第２の容量Ｃｓ，Ｃｓ２は直列接続となる。

駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈおよびスイッチングトランジスタＴｓは、たとえばＴＦＴによって構成される。なお、以下で参照される各図面においては、各ＴＦＴのチャネルについて、特にそのタイプ（ｎ型またはｐ型）を明示していないが、ｎ型またはｐ型のいずれかであり、本実施の形態では、ｎ型のＴＦＴであるものとする。

ＶＤＤ線１０とＶＳＳ線１１は、駆動トランジスタＴｄとスイッチングトランジスタＴｓに所定電圧を供給する。また、本実施の形態では、コモンカソード型であり、画像表示装置上では、有機ＥＬ素子ＯＬＥＤの上部電極であるカソードがＶＳＳ線１１となり、マスク無しで形成される。Ｔｔｈ制御線１２は、閾値電圧検出用トランジスタＴｔｈをオン／オフ制御するための信号を供給する。走査線１３は、スイッチングトランジスタＴｓをオン／オフ制御するための信号を供給する。画像信号線１４は、画像信号電圧を第２の容量Ｃｓ２に供給する。

つぎに、このような構成における画素回路の発光制御の処理動作について図２〜図７を参照して説明する。図２は、本実施の形態にかかる画像表示装置の発光制御の一例を示すシーケンス図である。この図２に示されるように、画素回路は、閾値電圧検出期間、有機ＥＬ素子初期化期間、書き込み期間および発光期間という４つの期間を経て動作する。この制御シーケンスに示されるように、閾値電圧検出、有機ＥＬ素子初期化および発光は全画素一括であるが、書き込みのみは走査線１３ごとの順次走査である。なお、図３〜図６で、電流が流れていない部分は点線で示している。

（閾値電圧検出期間）
図３は、閾値電圧検出期間における画素回路の動作状態を示す図である。この閾値電圧検出期間では、図２に示されるように、ＶＤＤ線１０がゼロ電位（０Ｖ）とされ、ＶＳＳ線１１が電源電位（ＶＤＤ）とされ、Ｔｔｈ制御線１２が高電位（ＶｇＨ）とされ、走査線１３が高電位（ＶｇＨ）とされ、画像信号線１４が０Ｖとされる。この制御によって、図３に示されるように、スイッチングトランジスタＴｓがオン、閾値電圧検出用トランジスタＴｔｈがオン、駆動トランジスタＴｄがオンとされる。その結果、駆動トランジスタＴｄのソース電極に対するゲート電極の電位が閾値電圧Ｖｔｈに達するまで有機ＥＬ素子容量Ｃｏｌｅｄ、第１の容量Ｃｓおよび第２の容量Ｃｓ２に蓄積された電荷が放電され、駆動トランジスタＴｄ→ＶＤＤ線１０という経路で電流が流れる。そして、駆動トランジスタＴｄのゲート電極−ソース電極間の電位差が閾値電圧Ｖｔｈに達すると、駆動トランジスタＴｄがオフとなり、この時点で、第１と第２の容量Ｃｓ，Ｃｓ２の両端には閾値電圧Ｖｔｈの電圧が生じる。

（有機ＥＬ素子初期化期間）
図４は、有機ＥＬ素子初期化期間における画素回路の動作状態を示す図である。この有機ＥＬ素子初期化期間では、図２に示されるように、ＶＤＤ線１０のゼロ電位と、走査線の高電位（ＶｇＨ）が維持される一方で、ＶＳＳ線１１がゼロ電位とされ、Ｔｔｈ制御線１２が低電位（ＶｇＬ）とされる。また、画像信号線１４には、たとえば画像信号電圧の最大電位（Ｖｄｈ）が供給される。この制御によって、図４に示されるように、スイッチングトランジスタＴｓがオン、閾値電圧検出用トランジスタＴｔｈがオフ、駆動トランジスタＴｄがオンとされる。その結果、駆動トランジスタＴｄ→有機ＥＬ素子容量Ｃｏｌｅｄ、および駆動トランジスタＴｄ→第２の容量Ｃｓ２という経路で電流が流れ、有機ＥＬ素子容量Ｃｏｌｅｄおよび第２の容量Ｃｓ２に残存していた電荷と、上記の経路で流れてきた電流による電荷とが中和される。この動作によって、有機ＥＬ素子容量Ｃｏｌｅｄ自身の残存電荷による発光への影響が回避される。また、第２の容量Ｃｓ２に溜まっていた電荷がなくなるので、第２の容量Ｃｓ２の両端にかかっていた閾値電圧Ｖｔｈも０となり、その結果、第１の容量Ｃｓにのみその両端に閾値電圧Ｖｔｈがかかることになる。

（書き込み期間）
図５は、書き込み期間における画素回路の動作状態を示す図である。この書き込み期間では、図２に示されるように、ＶＤＤ線１０とＶＳＳ線１１のゼロ電位と、Ｔｔｈ制御線１２の低電位（ＶｇＬ）が維持される一方で、走査線１３による走査信号と画像信号線１４による画像信号に応じた所定のレベルの信号電位が供給される。本実施の形態にかかる書き込み処理では、全画素一括ではなく、走査線１３ごとの順次走査が行われる。この制御によって、図５に示されるように、画像信号線１４からはその画素に応じた画像信号Ｖｄａｔａ（≦ＶｄＨ）が供給され、スイッチングトランジスタＴｓ→第２の容量Ｃｓ２→駆動トランジスタＴｄ→ＶＤＤ線１０という経路で電流が流れ、第２の容量Ｃｓ２には画像信号Ｖｄａｔａに応じた電圧が保持されることになる。なお、図２中の画像信号線１４における網掛け部は、画像信号に応じた最大ＶｄＨまでの所定の電圧が印加されることを示している。

（発光期間）
図６は、発光期間における画素回路の動作状態を示す図である。この発光期間では、図２に示されるように、ＶＤＤ線１０が電源電位（ＶＤＤ）とされる一方で、ＶＳＳ線１１がゼロ電位に維持され、Ｔｔｈ制御線１２は低レベル（ＶｇＬ）に維持される。また、走査線１３は低レベル（ＶｇＬ）とされ、画像信号線１４はゼロ電位とされる。このとき、駆動トランジスタＴｄの閾値電圧を保持する第１の容量Ｃｓと画像信号に応じた画像信号電圧を保持する第２の容量Ｃｓ２とが直列に接続され、両者の電圧の和Ｖｔｈ＋Ｖｄａｔａが駆動トランジスタＴｄのゲート電極とソース電極との間に印加される。その結果、図６に示されるように、駆動トランジスタＴｄがオンとなり、ＶＤＤ線１０→駆動トランジスタＴｄ→有機ＥＬ素子ＯＬＥＤ→ＶＳＳ線１１という経路で電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。

なお、駆動トランジスタＴｄに流れる電流（Ｉｄｓ）は、駆動トランジスタＴｄの構造および材質から決定される定数β、駆動トランジスタＴｄのソース電極を基準とするゲート電極−ソース電極間の電位差Ｖｇｓ、駆動トランジスタＴｄの閾値電圧Ｖｔｈを用いて次式（１）で表すことができる。
Ｉｄｓ＝（β／２）・（Ｖｇｓ−Ｖｔｈ）² ・・・（１）

一方、この発光期間では、第１の容量Ｃｓに保持された閾値電圧（Ｖｔｈ）と第２の容量Ｃｓ２に保持された画像信号電圧（Ｖｄａｔａ）の両者が加算されて駆動トランジスタＴｄのゲート電極−ソース電極間電位差Ｖｇｓとして印加されるので、上記（１）式における電流Ｉｄｓは、次式（２）で表すことができる。
Ｉｄｓ＝（β／２）・（Ｖｔｈ＋Ｖｄａｔａ−Ｖｔｈ）²
＝（β／２）・（Ｖｄａｔａ）² ・・・（２）

つまり、理論的には、閾値電圧Ｖｔｈに依存しない電流が得られる。また、有機ＥＬ素子ＯＬＥＤの発光光度は自身に流れる電流に比例するので、閾値電圧Ｖｔｈの変動の影響を受けない発光光度が得られる。

以下に、本実施の形態の画素回路の特徴について、従来例と比較しながら説明する。図７は、特許文献１に開示されている有機ＥＬディスプレイの１画素に対応する画素回路の構成を示す図である。この図７に示される画素回路２は、被駆動素子である有機ＥＬ素子ＯＬＥＤと、第１と第２のスイッチングトランジスタＴ１，Ｔ２と、駆動トランジスタＴ３と、データを保持する第１と第２の容量Ｃ１，Ｃ２と、を備える。

発光素子の有機ＥＬ素子ＯＬＥＤのカソードは固定電位に接続されており、アノードは駆動トランジスタＴ３を介して電源線Ｌに接続されている。駆動トランジスタＴ３のゲート電極には、第１の容量Ｃ１の一方の電極が接続され、第１の容量Ｃ１の他方の電極は、第１のスイッチングトランジスタＴ１を介してデータ線Ｘに接続されている。また、駆動トランジスタＴ３の有機ＥＬ素子ＯＬＥＤと接続する側の端子とゲート電極との間には、第２のスイッチングトランジスタＴ２と第２の容量Ｃ２とが並列に設けられている。この第２の容量Ｃ２は、一方の電極が、駆動トランジスタＴ３と第１の容量Ｃ１との間に接続されている。第１と第２のスイッチングトランジスタＴ１，Ｔ２は、それぞれ第１と第２の走査線ＳＥＬ１，ＳＥＬ２で導通制御される。

図８は、特許文献１に開示されている画素回路を制御するシーケンス図である。この図８に示されるように、特許文献１の画素回路は、初期化プロセスと、データ書き込みプロセスと、駆動プロセスの３つの期間と、を経て動作する。

（閾値電圧検出時について）
特許文献１に記載の画素回路の初期化プロセスでは、駆動トランジスタＴ３に対する逆バイアスの印加と閾値電圧補償とが同時に行われる。このとき、第１のスイッチングトランジスタＴ１がオフとなり、第１の容量Ｃ１とデータ線Ｘとが電気的に分離された状態となる。また、第２のスイッチングトランジスタＴ２がオンとされ、電源線Ｌは電源電位（ＶＤＤ）に設定されることで、駆動トランジスタＴ３には駆動電流が流れる方向とは逆方向のバイアスが印加され、ノードＮ１の電圧が、駆動トランジスタＴ３の閾値電圧Ｖｔｈに応じたオフセットレベルになるまで電流が流れる。

このように特許文献１の画素回路では、初期化プロセスで閾値電圧を検出する際に、第１のスイッチングトランジスタＴ１がオフとされるために、第１の容量Ｃ１が接続されていないのと同じ状態となる。その結果、トランジスタの寄生容量よる電位変動が大きく、前フレームの画像信号電圧の影響を画素回路が受けやすいという問題点があった。また、有機ＥＬ素子ＯＬＥＤの導通電圧よりも、駆動トランジスタＴ３の閾値電圧Ｖｔｈが大きい場合には、閾値電圧Ｖｔｈを検出することができないという問題点があった。

これに対して、本実施の形態の画素回路においては、閾値電圧検出期間でスイッチングトランジスタＴｓをオンとしているので、第１の容量Ｃｓが接続された状態となり、トランジスタの寄生容量による電位変動が小さい回路構成とすることができる。その結果、前フレームの画像信号電圧が画素回路に与える影響を抑制することができる。

また、閾値電圧検出期間でスイッチングトランジスタＴｓをオンとしているので、有機ＥＬ素子ＯＬＥＤの導通電圧の大きさに関係なく駆動トランジスタＴｄの閾値電圧Ｖｔｈを検出することができる。

（書き込み効率について）
図７に示される特許文献１の画素回路では、データ書き込みプロセスにおいて、第１の容量Ｃ１と第２の容量Ｃ２とが直列に接続され、双方の容量Ｃ１，Ｃ２の両端に書き込み電圧が印加される一方で、発光期間では、第１の容量Ｃ１と第２の容量Ｃ２の配置が、駆動トランジスタＴ３のゲート電極から見て並列接続となり、第２の容量Ｃ２に書込まれた電圧のみが駆動トランジスタＴ３に印加される。そのため、この画素回路の書き込み効率ηの上限値は、次式（３）で示されるものとなる。
η＝Ｃ１／（Ｃ１＋Ｃ２） ・・・（３）

一方、図１に示す本実施の形態にかかる画素回路では、閾値電圧検出期間では、第１の容量Ｃｓに駆動トランジスタＴｄの閾値電圧Ｖｔｈに相当する電圧が印加されて保持され、画像信号の書き込み期間では、画像信号線１４から供給される画像信号は第２の容量Ｃｓ２のみに印加されて保持される。また、発光期間では、第１の容量Ｃｓに保持された閾値電圧と第２の容量Ｃｓ２に保持された画像信号電圧との加算電圧が駆動トランジスタＴｄに印加されるので、書き込み効率ηは、理論的に“１”となる。なお、図１に示す画素回路では、画像信号線１４と第２の容量Ｃｓ２との間にスイッチングトランジスタＴｓが介在するが、画像信号が印加されている間のスイッチングトランジスタＴｓはオンであり、またこの間、スイッチングトランジスタＴｓの両端の電位差は略ゼロ（略同電位）となるので、当該スイッチングトランジスタＴｓの寄生容量が問題となることはない。

（制御シーケンスについて）
特開２００７−２０６２７３号公報（以下、特許文献２という）には、コモンアノード型の画素回路が開示されている。図９は、特許文献２に記載の画素回路の構成を示す図であり、図１０は、特許文献２に記載の画素回路を動作させるための制御シーケンス図である。

図９に示す画素回路は、発光素子である有機ＥＬ素子ＯＬＥＤ、有機ＥＬ素子ＯＬＥＤを駆動するためのドライバ素子である駆動トランジスタＴｄ、閾値電圧を検出する際に主として用いられる閾値電圧検出用トランジスタＴｔｈ、第１の容量素子として閾値電圧を保持する第１の容量Ｃｓと、第２の容量素子として画像信号電圧を保持する第２の容量Ｃｓ２と、画像信号電圧の印加を制御するスイッチングトランジスタＴｓと、を備える。この図９は、図１と比較して、有機ＥＬ素子ＯＬＥＤを、駆動トランジスタＴｄとＶＤＤ線１０との間に配置している点が異なる。

この図９のような画素回路の構成とした場合には、図１０のように、準備期間、閾値電圧検出期間、有機ＥＬ素子／第２の容量素子初期化期間、書き込み期間、および発光期間の５つの期間が必要となる。本実施の形態の図２に比して、準備期間が付加されている。これは、特許文献２の画素回路では、準備期間で有機ＥＬ素子ＯＬＥＤに逆バイアスをかけて電荷を溜めて、この溜めた電荷をつぎの閾値電圧検出期間の駆動トランジスタＴｄの閾値電圧の検出に用いる構成としているので、有機ＥＬ素子ＯＬＥＤに電荷を溜めるための準備期間が必要となるからである。さらに詳細には、特許文献２の画素回路の構成では、有機ＥＬ素子ＯＬＥＤのカソードと共通電極との間に駆動トランジスタＴｄが配置されている構造によるものである。

これに対して、本実施の形態では、有機ＥＬ素子ＯＬＥＤのカソードを共通電極として配置し、有機ＥＬ素子ＯＬＥＤのアノードとＶＤＤ線１０との間に、駆動トランジスタＴｄを配置した構造としている。つまり、図２に示される閾値電圧検出期間でＶＤＤ線１０と画像信号線１４をゼロ電位とし、ＶＳＳ線１１を電源電位（ＶＤＤ）とすることによって、有機ＥＬ素子容量Ｃｏｌｅｄに溜まった電荷が駆動トランジスタＴｄに流れることによって、閾値電圧の検出が可能になる。その結果、準備期間が不要となる。

なお、特許文献２の場合、有機ＥＬ素子ＯＬＥＤにリークが生じていると、閾値電圧を検出することはできないが、本実施の形態の場合には、有機ＥＬ素子ＯＬＥＤにリークが生じていても、閾値電圧を検出することができる。

図１１は、有機ＥＬ素子に漏れ電流がある場合の閾値電圧検出期間における本実施の形態の画素回路の動作状態を示す図である。上記の図３は、閾値電圧検出期間における有機ＥＬ素子ＯＬＥＤに漏れ電流がない場合の動作状態を示しており、有機ＥＬ素子容量Ｃｏｌｅｄに電荷が溜まるので、有機ＥＬ素子ＯＬＥＤには電流が流れていない。しかし、有機ＥＬ素子ＯＬＥＤがリークしている場合には、図１１に示されるように、ＶＳＳ線１１から有機ＥＬ素子ＯＬＥＤを介して漏れ電流が流れてしまう。ここで、漏れ電流とは、逆バイアス時に非導通となるべき有機ＥＬ素子ＯＬＥＤがわずかに流す電流である。しかし、有機ＥＬ素子ＯＬＥＤで漏れ電流が生じても、第１と第２の電源線１０，１１の電位の関係が、有機ＥＬ素子容量Ｃｏｌｅｄにとって電荷が増える方向にあるので、支障なく閾値電圧を検出することができる。

なお、上述した説明では、ＶＤＤ線１０とＶＳＳ線１１として、両方の電源線に供給する電位を調整する場合を示したが、一方の電源線を固定電位とし、他方の電源線の電位のみを変化させるように構成してもよい。この場合には、固定電位に対する他方の電源線の電位が、第１と第２の電源線１０，１１の電位差となるように、供給する電位を調整すればよい。

また、図１に示す画素回路では、容量Ｃｓ２の他端が、容量Ｃｓを介して駆動トランジスタＴｄのゲート電極（制御端子）に常時接続されるような構成としているが、この容量Ｃｓ２の他端は、少なくとも発光期間において、駆動トランジスタＴｄのゲート電極（制御端子）に電気的に接続されるような構成であってもよい。

また、図１に示す画素回路では、容量Ｃｓの一端が駆動トランジスタＴｄのゲート電極（制御端子）と閾値電圧検出用トランジスタとの接続点に接続され、他端が、容量Ｃｓ２の一端とスイッチングトランジスタＴｓとの接続点に常時接続されるような構成としているが、少なくとも書き込み期間において、容量Ｃｓの一端または他端がフローティング状態（いずれの端とも電気的に接続されずに浮遊している状態）にあり、かつ、発光期間において、その一端または他端のいずれかの端が、駆動トランジスタＴｄのゲート電極（制御端子）またはソース電極（第１電極）もしくはドレイン電極（第２電極）に接続されていればよい。

以上説明したように、本実施の形態によれば、駆動トランジスタＴｄの閾値電圧（Ｖｔｈ）を保持する第１の容量Ｃｓとは異なる第２の容量Ｃｓ２を具備し、この第２の容量Ｃｓ２に画像信号電圧（Ｖｄａｔａ）を保持するようにするとともに、有機ＥＬ素子ＯＬＥＤのカソードを共通電極とするように構成したので、書き込み効率を効果的に改善することができるとともに、画像表示装置の製造を容易にすることができるという効果を有する。

また、駆動トランジスタＴｄの閾値電圧の検出時において、有機ＥＬ素子ＯＬＥＤに漏れ電流が生じている場合でも、閾値電圧の検出を行うことができる。さらに、閾値電圧の検出時に、駆動トランジスタＴｄのゲート電極に第１の容量Ｃｓが接続された構成としたので、寄生容量に強く、前フレームの画像信号電圧の影響を受けにくくすることができるという効果も有する。また、有機ＥＬ素子ＯＬＥＤの導通電圧の大きさに関係なく、駆動トランジスタＴｄの閾値電圧の検出を行うこともできる。

以上のように、この発明にかかる画像表示装置は、画素回路における書き込み効率を改善したコモンカソード型の表示装置に対して有用である。

本発明の実施の形態にかかる画像表示装置の１画素に対応する画素回路の構成の一例を示す図である。 本実施の形態にかかる画像表示装置の発光制御の一例を示すシーケンス図である。 閾値電圧検出期間における画素回路の動作状態を示す図である。 有機ＥＬ素子初期化期間における画素回路の動作状態を示す図である。 書き込み期間における画素回路の動作状態を示す図である。 発光期間における画素回路の動作状態を示す図である。 特許文献１に開示されている有機ＥＬディスプレイの１画素に対応する画素回路の構成を示す図である。 特許文献１に開示されている画素回路を制御するシーケンス図である。 特許文献２に記載の画素回路の構成を示す図である。 特許文献２に記載の画素回路を動作させるための制御シーケンス図である。 有機ＥＬ素子に漏れ電流がある場合の閾値電圧検出期間における本実施の形態の画素回路の動作状態を示す図である。

符号の説明

１０ 第１の電源線
１１ 第２の電源線
１２ Ｔｔｈ制御線
１３ 走査線
１４ 画像信号線
ＯＬＥＤ 有機ＥＬ素子
Ｔｄ 駆動トランジスタ
Ｔｓ スイッチングトランジスタ
Ｔｔｈ 閾値電圧検出用トランジスタ
Ｃｓ 第１の容量
Ｃｓ２ 第２の容量

Claims (5)

1. 画像表示装置であって、
   発光素子と、
   制御端子、第１端子および前記発光素子のアノード電極に接続される第２端子を有し、前記制御端子と前記第２端子との電位差に応じて前記第１端子と前記第２端子との間に流れる電流を制御することによって、前記発光素子の発光を制御するドライバ素子と、
   前記制御端子と前記第２端子の間に接続されたスイッチ素子からなり、前記ドライバ素子の前記制御端子と前記第２端子との間の閾値電圧を検出する閾値電圧検出素子と、
   第１電極及び第２電極を有し、該第２電極が前記ドライバ素子の前記制御端子に電気的に接続され、前記閾値電圧検出素子によって検出された前記ドライバ素子の前記閾値電圧を保持する第１容量素子と、
   第３電極及び第４電極を有し、該第４電極に前記発光素子の発光輝度に対応する画像信号電圧が画像信号線を介して印加される第２容量素子であって、該第３電極が前記第１電極と該画像信号線の間の点に接続され、該第４電極が前記第２端子と前記アノード電極の間の点に接続される第２容量素子と、
   を備える複数の画素回路からなり、
   前記ドライバ素子及び前記閾値電圧検出素子をオンしてから該ドライバ素子がオフされるまで前記第１容量素子から該閾値電圧検出素子を介して該ドライバ素子に電流を流すとともに前記第２容量素子及び前記発光素子の寄生容量から該ドライバ素子に電流を流すことにより検出された閾値電圧が該第１容量素子及び該第２容量素子に保持され、
   前記第２容量素子は、前記発光素子の発光期間中に前記第１容量素子に直列に接続され、
   前記発光素子のカソード電極は、他の画素回路との共通電極となるように電源線に接続されることを特徴とする画像表示装置。
   
2. 前記第１容量素子の第１電極と前記画像信号線との間に接続されるスイッチング素子をさらに備え、
   前記スイッチング素子は、前記ドライバ素子の閾値電圧が検出されている間、オン状態となり、前記第１容量素子が前記ドライバ素子の制御端子と前記画像信号線との間に接続された状態にあることを特徴とする請求項１に記載の画像表示装置。
   
3. 発光素子と、
   制御端子、第１端子および前記発光素子のアノード電極に接続される第２端子を有し、前記制御端子と前記第２端子との電位差に応じて前記第１端子と前記第２端子との間に流れる電流を制御することによって、前記発光素子の発光を制御するドライバ素子と、
   前記制御端子と前記第２端子の間に接続されたスイッチ素子からなり、前記ドライバ素子の前記制御端子と前記第２端子との間の閾値電圧を検出する閾値電圧検出素子と、
   第１電極及び第２電極を有し、該第２電極が前記ドライバ素子の前記制御端子に電気的に接続され、前記閾値電圧検出素子によって検出された前記ドライバ素子の前記閾値電圧を保持する第１容量素子と、
   第３電極及び第４電極を有し、該第４電極に前記発光素子の発光輝度に対応する画像信号電圧が画像信号線を介して印加される第２容量素子であって、該第３電極が前記第１電極と該画像信号線の間の点に接続され、該第４電極が前記第２端子と前記アノード電極の間の点に接続される第２容量素子と、
   前記第１容量素子の第１電極と前記画像信号線との間に接続されるスイッチング素子と、
   を備える画像表示装置の駆動方法であって、
   前記ドライバ素子及び前記閾値電圧検出素子をオンしてから該ドライバ素子がオフされるまで前記第１容量素子から該閾値電圧検出素子を介して該ドライバ素子に電流を流すとともに前記第２容量素子及び前記発光素子の寄生容量から該ドライバ素子に電流を流すことにより検出した閾値電圧を該第１容量素子及び該第２容量素子に保持させる閾値電圧検出工程と、
   前記画像信号電圧を前記画像信号線を介して前記第２容量素子に書き込み、前記第２容量素子に前記画像信号電圧を保持させる書き込み工程と、
   前記第１容量素子と前記第２容量素子とを電気的に直列に接続して、前記第１容量素子に保持された閾値電圧と前記第２容量素子に保持された前記画像信号電圧との電圧を加算し、該加算電圧を前記ドライバ素子の前記制御端子と前記第２端子との間に印加する発光工程と、
   を含むことを特徴とする画像表示装置の駆動方法。
   
4. 前記閾値電圧検出工程の後で前記書き込み工程の前に、前記ドライバ素子から前記発光素子の寄生容量及び前記第２容量素子に電流を流し、該寄生容量に蓄積された電荷と該第２容量素子に蓄積された電荷を中和する発光素子初期化工程をさらに備えることを特徴とする請求項３に記載の画像表示装置の駆動方法。
   
5. 前記閾値電圧検出工程では、前記スイッチング素子はオン状態となり、前記第１容量素子が前記ドライバ素子の制御端子と前記画像信号線との間に接続された状態にあることを特徴とする請求項３または４に記載の画像表示装置の駆動方法。

Images