[go: up one dir, main page]

JP5020425B2 - 微細溝をシリカ質材料で埋封する方法 - Google Patents

微細溝をシリカ質材料で埋封する方法 Download PDF

Info

Publication number
JP5020425B2
JP5020425B2 JP2000128988A JP2000128988A JP5020425B2 JP 5020425 B2 JP5020425 B2 JP 5020425B2 JP 2000128988 A JP2000128988 A JP 2000128988A JP 2000128988 A JP2000128988 A JP 2000128988A JP 5020425 B2 JP5020425 B2 JP 5020425B2
Authority
JP
Japan
Prior art keywords
groove
etching rate
perhydropolysilazane
siliceous
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000128988A
Other languages
English (en)
Other versions
JP2001308090A (ja
Inventor
泰雄 清水
祐治 田代
倫子 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AZ Electronic Materials Japan Co Ltd
Original Assignee
AZ Electronic Materials Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18638331&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5020425(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by AZ Electronic Materials Japan Co Ltd filed Critical AZ Electronic Materials Japan Co Ltd
Priority to JP2000128988A priority Critical patent/JP5020425B2/ja
Priority to PCT/JP2000/004020 priority patent/WO2001082357A1/ja
Priority to EP00937324A priority patent/EP1278238B1/en
Priority to US10/258,285 priority patent/US6767641B1/en
Priority to CNB00819467XA priority patent/CN1193412C/zh
Priority to TW089112097A priority patent/TW594834B/zh
Priority to KR1020027014279A priority patent/KR100724301B1/ko
Publication of JP2001308090A publication Critical patent/JP2001308090A/ja
Publication of JP5020425B2 publication Critical patent/JP5020425B2/ja
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/122—Inorganic polymers, e.g. silanes, polysilazanes, polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1212—Zeolites, glasses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24298—Noncircular aperture [e.g., slit, diamond, rectangular, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Compounds (AREA)
  • Element Separation (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置等の電子デバイスに用いられる微細な溝を有する基材の溝をシリカ質材料で均質に埋封する方法、及び当該方法により得られるシリカ質膜付き基材に関する。
【０００２】
【従来の技術】
半導体装置等の電子デバイスの製作には、ＰＭＤ(Premetal Dielectrics)と呼ばれるトランジスター素子とビット線間、トランジスター素子とキャパシター間、ビット線間とキャパシター間又はキャパシターと金属配線間の絶縁膜やＩＭＤ(Intermetal Dielectrics)と呼ばれる金属配線間の絶縁膜の形成、或いはアイソレーション溝の埋封、といった工程が含まれる。かかる絶縁膜の形成や埋封には一般にシリカ質材料が用いられ、その形成方法として高密度プラズマＣＶＤ法、ゾルゲル法、シロキサン系ポリマー溶液塗布法、等がある。
【０００３】
電子デバイスの高集積度化により、基板上の溝は一層微細化されつつある。このような微細溝の埋封を従来法で行うと、以下のような問題がある。
高密度プラズマＣＶＤ法により、溝幅が０．２μｍ以下でその幅に対する深さの比（以下「アスペクト比」ともいう。）が２以上である微細溝をシリカ質材料で埋封した場合、ＣＶＤ法固有のコンフォーマル性のため、微細溝の内部にボイドが発生しやすいという問題がある。このようなボイドの発生を抑える方法として、プラズマによるエッチング速度を高めて成膜する方法があるが、基材の溝の上肩部も同時にエッチングされるため、溝形状が変形してしまう。
【０００４】
このようなＣＶＤ法固有の問題を解決する方法として、微細溝を有する基材にゾルゲル液やシロキサン系ポリマー溶液を塗布、乾燥することにより微細溝を埋封し、その後加熱によりシリカ質材料へ転化するゾルゲル法やシロキサン系ポリマー溶液塗布法がある。しかし、一般にゾルゲル液やシロキサン系ポリマーは加熱時に脱水、脱アルコール縮合反応を伴うため、シリカ質材料への転化時に大きな体積収縮が発生する。このため、これらの方法により溝幅が０．２μｍ以下でアスペクト比が２以上である微細溝をシリカ質材料で埋封した場合、溝壁面による拘束の影響のため、微細溝内部のシリカ質材料の密度が溝外部の表面付近の密度よりも大幅に低下するという問題がある。すなわち、ゾルゲル法やシロキサン系ポリマー溶液塗布法では、膜表面から微細溝の底部に向かって密度が均一となるように微細溝を埋封することが困難である。
【０００５】
このような縮合反応を伴わないでシリカ質へ転化させることができる方法としてポリシラザン溶液を塗布、乾燥することにより微細溝を埋封し、その後加熱する方法がある。しかし、炭化水素基やアルコキシ基等の有機基を含むポリシラザンは加熱時に有機基が分解するため、シリカ質への転化時に体積収縮が発生する。このため、有機基を含むポリシラザンを用いた方法により溝幅が０．２μｍ以下でアスペクト比が２以上である微細溝をシリカ質材料で埋封した場合、溝壁面による拘束の影響のため、上述のゾルゲル法と同様、微細溝内部のシリカ質材料の密度が溝外部の表面付近の密度よりも低くなるという問題がある。
【０００６】
【発明が解決しようとする課題】
微細溝内部のシリカ質材料の密度が不均一であると、後続のスルーホールめっき工程における貫通孔の形成が困難となり、また絶縁材料としての特性にもばらつきが生じる。このような密度の不均一性は、微細溝の内外間のみならず、溝壁面による拘束の影響が大きいために一般に溝が微細になればなるほど密度も低くなることから、溝幅の異なる複数の微細溝間においても問題となる。今後、電子デバイスの高集積度化により基板の溝が一層微細化されることに鑑み、かかる微細溝を、溝の内外、広狭を問わず、できる限り均質に埋封することができる方法が望まれる。したがって、本発明は、上述の従来法では困難であるシリカ質材料による微細溝の均質埋封を可能とする方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明は、ポリスチレン換算重量平均分子量が３０００〜２００００の範囲にあるペルヒドロポリシラザンの溶液を、最深部の幅が０．２μｍ以下であってその幅に対する深さの比が２以上である溝を少なくとも一つ有する基材に塗布して乾燥することにより当該溝を当該ペルヒドロポリシラザンで埋封し、その後当該ペルヒドロポリシラザンを水蒸気を含む雰囲気において加熱することによりシリカ質材料に転化することを特徴とする、微細溝をシリカ質材料で埋封する方法を提供するものである。
さらに、本発明は、最深部の幅が０．２μｍ以下であってその幅に対する深さの比が２以上である溝を少なくとも一つ有する基材と、当該溝を埋封するように設けられたシリカ質膜とを含んでなるシリカ質膜付き基材であって、当該シリカ質膜は、当該溝の内部において実質的にボイドを含まず且つ、当該溝の最深部におけるエッチングレートが当該シリカ質膜の表面におけるエッチングレートの３倍以下であることを特徴とするシリカ質膜付き基材を提供するものでもある。
【０００８】
【発明の実施の形態】
本発明の方法では、ポリスチレン換算重量平均分子量が３０００〜２００００の範囲にあるペルヒドロポリシラザンの溶液を使用する。ここで、ペルヒドロポリシラザンとは、Ｓｉ−Ｎ結合を除き、Ｓｉ，Ｎに結合する元素がすべてＨであるポリマーをさす。ペルヒドロポリシラザンの最も単純な構造は、下記の繰り返し単位を有する鎖状構造である。
【０００９】
【化１】
Figure 0005020425
【００１０】
本発明では、分子内に鎖状構造と環状構造を有するペルヒドロポリシラザンを使用してもよく、例えば、磯田ら特公昭６３−１６３２５号公報、D. Seyferth らCommunication of Am. Cer. Soc., C-13, January 1983、等に報告されている、分子内に鎖状部分と環状部分を含む下記一般式で表されるペルヒドロポリシラザンが挙げられる。
【００１１】
【化２】
Figure 0005020425
【００１２】
上記一般式で表されるペルヒドロポリシラザンの具体例として、以下のような部分構造を有するものが挙げられる。
【００１３】
【化３】
Figure 0005020425
【００１４】
このようなペルヒドロポリシラザンは、一般に、ジハロシランと塩基とを反応させてジハロシランのアダクトを形成させた後、当該アダクトとアンモニアとを反応させることにより合成される。ペルヒドロポリシラザンの合成方法は公知であり、上記特公昭６３−１６３２５号公報の他、特開平１−１３８１０７号、特開平１−１３８１０８号、特開平３−１７０５３３号、等の各公報に詳しく記載されている。
【００１５】
本発明によるペルヒドロポリシラザンはポリスチレン換算重量平均分子量が３０００〜２００００の範囲にある。ポリスチレン換算重量平均分子量の測定方法は周知であり、一般にゲル浸透クロマトグラフィー（ＧＰＣ）によって測定することができる。ペルヒドロポリシラザンのポリスチレン換算重量平均分子量が３０００未満であると、シリカ質へ転化させるための加熱時に飛散（蒸発）する低分子が増加し、これによる体積収縮、ひいては微細溝内部の低密度化が無視できなくなる。したがって、本発明によるペルヒドロポリシラザンのポリスチレン換算重量平均分子量の下限値は３０００、好ましくは４０００、より好ましくは５０００である。反対に、ペルヒドロポリシラザンのポリスチレン換算重量平均分子量が２００００を超えると、塗布液の粘度が高く且つ塗布時の硬化速度が速いため、微細溝への溶液の浸透性が低くなる。したがって、本発明によるペルヒドロポリシラザンのポリスチレン換算重量平均分子量の上限値は２００００、好ましくは１５０００、より好ましくは１００００である。
【００１６】
本発明によるペルヒドロポリシラザンは溶液として基材に塗布される。この塗布液を調製するために用いられる溶媒としては、ベンゼン、トルエン、キシレン、エチルベンゼン、ジエチルベンゼン、トリメチルベンゼン、トリエチルベンゼン、等の芳香族化合物；シクロヘキサン；シクロヘキセン；デカヒドロナフタレン；ジペンテン；ｎ−ペンタン、ｉ−ペンタン、ｎ−ヘキサン、ｉ−ヘキサン、ｎ−ヘプタン、ｉ−ヘプタン、ｎ−オクタン、ｉ−オクタン、ｎ−ノナン、ｉ−ノナン、ｎ−デカン、等の飽和炭化水素化合物；エチルシクロヘキサン；メチルシクロヘキサン；シクロヘキサン；シクロヘキセン；ｐ−メンタン；ジプロピルエーテル、ジブチルエーテル、アニソール、等のエーテル類；酢酸ｎ−ブチル、酢酸ｉ−ブチル、酢酸ｎ−アミル、酢酸ｉ−アミル、等のエステル類；メチルイソブチルケトン（ＭＩＢＫ）、等のケトン類、が挙げられるが、これらに限定はされない。また、複数種の溶媒を使用することにより、ペルヒドロポリシラザンの溶解度や溶媒の蒸発速度を調節することもできる。
【００１７】
溶媒の使用量（割合）は、採用する塗布方法により作業性がよくなるように、また微細溝内への溶液の浸透性や微細溝外部において必要とされる膜厚を考慮して、用いるペルヒドロポリシラザンの平均分子量、その分布及び構造に応じて適宜選定することができる。本発明によるペルヒドロポリシラザンは、塗布溶液中０．１質量％〜７０質量％、好ましくは１質量％〜３０質量％の範囲で使用することができる。
【００１８】
本発明によると、このようにして調製したペルヒドロポリシラザン溶液を、最深部の幅が０．２μｍ以下でそのアスペクト比が２以上である溝を少なくとも一つ有する基材に塗布する。微細溝の形状に特に限定はなく、図１に示したような長方形溝、順テーパー形状溝、逆テーパー形状溝、曲面形状溝、等いずれの形状についても本発明は適用し得る。また、微細溝の両端部分は開放されていても閉じていてもよい。
【００１９】
従来法では、最深部の幅が０．２μｍ以下でそのアスペクト比が２以上である微細溝をシリカ質材料で埋封しようとしても、シリカ質への転化時の体積収縮が大きいために溝内部が溝外部よりも低密度化し、溝の内外で材質が均質となるように溝を埋封することができなかった。本発明によると、このような微細溝を有する基材を用いた場合に、得られるシリカ質材料の溝外部に対する溝内部の低密度化が抑えられるという効果が顕在化する。このような本発明の効果は、最深部の幅が０．１μｍ以下、さらには０．０８μｍ以下でそのアスペクト比が４以上、さらには５以上であるような非常に微細な溝を有する基材を用いた場合により一層顕著なものとなる。
なお、本明細書では用語「埋封」を、主として図１に示したように溝を埋めると共に溝外部の表面に塗膜を形成させる形態を表すものとして使用するが、このような塗膜を設けずに溝を埋めるだけの形態を表すものとして使用することも意図するものである。
【００２０】
最深部の幅が０．２μｍ以下でそのアスペクト比が２以上である溝を少なくとも一つ有する基材の代表例として、トランジスター素子、ビット線、キャパシター、等を具備した電子デバイス用基板が挙げられる。このような電子デバイスの製作には、ＰＭＤと呼ばれるトランジスター素子とビット線間、トランジスター素子とキャパシター間、ビット線間とキャパシター間又はキャパシターと金属配線間の絶縁膜やＩＭＤと呼ばれる金属配線間の絶縁膜の形成、或いはアイソレーション溝の埋封、といった工程に続き、微細溝の埋封材料を上下に貫通する孔を形成するスルーホールめっき工程が含まれる場合がある。既述のＣＶＤ法やゾルゲル液またはシロキサンポリマー溶液塗布法では、微細溝内部のシリカ質材料の密度が不均一となり、後続のスルーホールめっき工程における貫通孔の形成が困難である。また、ＰＭＤを形成する主な従来法としてＢＰＳＧ膜が挙げられる。これはシリコン基板にトランジスター素子、ビット線を加工した後、Ｂ（ホウ素）及びＰ（リン）を含有したＳｉＯ2 膜をＣＶＤ法で形成し、続いて８００〜９００℃に加熱することにより溶融して凹凸のある素子の平坦化を行うものである。しかし、本発明による方法は、大がかりなＣＶＤ装置を使用する必要がなく、しかも後述するように比較的低温で高純度シリカ質膜が得られる点でＢＰＳＧ法よりもはるかに有利である。
【００２１】
本発明は、最深部の幅が０．２μｍ以下でそのアスペクト比が２以上である溝を少なくとも一つ有する基材に対し、その溝の内外で均質なシリカ質材料による埋封が必要とされる他のいずれの用途にも適している。このような用途として、例えば、液晶ガラスのアンダーコート（Ｎａ等パッシベーション膜）、液晶カラーフィルターのオーバーコート（絶縁平坦化膜）、フィルム液晶のガスバリヤ；基材（金属、ガラス）のハードコーティング、耐熱・耐酸化コーティング、防汚コーティング、撥水コーティング、親水コーティング；ガラス、プラスチックの紫外線カットコーティング、着色コーティング、が挙げられる。
【００２２】
このような基材へのペルヒドロポリシラザン溶液の塗布方法に特に制限はなく、通常の塗布方法、例えば、スピンコート法、浸漬法、スプレー法、転写法、等が挙げられる。
ペルヒドロポリシラザン溶液の塗布後、塗膜の乾燥又は予備硬化の目的で、大気中、不活性ガス中又は酸素ガス中で５０〜４００℃の温度で１０秒〜３０分の処理条件による乾燥工程を行う。乾燥により溶媒は除去され、微細溝は実質的にペルヒドロポリシラザンによって埋封されることになる。
【００２３】
本発明によると、微細溝内外に含まれるペルヒドロポリシラザンを、水蒸気を含む雰囲気において加熱することによりシリカ質材料に転化する。
水蒸気を含む雰囲気とは、水蒸気分圧が０．５〜１０１ kPaの範囲内にある雰囲気をいい、好ましくは１〜９０ kPa、より好ましくは１．５〜８０ kPaの範囲の水蒸気分圧を有する。加熱は４００〜１２００℃の温度範囲で行うことができる。
なお、水蒸気を含む雰囲気において高温で、例えば６００℃を超える温度で、加熱すると、同時に加熱処理に晒される電子デバイス等の他の要素が存在する場合に当該他の要素への悪影響が懸念されることがある。このような場合には、シリカ転化工程を二段階以上に分け、最初に水蒸気を含む雰囲気において比較的低温で、例えば４００〜６００℃の温度範囲で加熱し、次いで水蒸気を含まない雰囲気においてより高温で、例えば５００〜１２００℃の温度範囲で加熱することができる。
【００２４】
水蒸気を含む雰囲気における水蒸気以外の成分（以下、希釈ガスという。）としては任意のガスを使用することができ、具体例として空気、酸素、窒素、ヘリウム、アルゴン、等が挙げられる。希釈ガスは、得られるシリカ質材料の膜質の点では酸素を使用することが好ましい。しかしながら、希釈ガスは、当該加熱処理に晒される電子デバイス等の他の要素への影響をも考慮して適宜選択される。なお、上述の二段階加熱方式における水蒸気を含まない雰囲気としては、上記希釈ガスのいずれかを含む雰囲気の他、１．０ kPa未満の減圧または真空雰囲気を採用することもできる。
【００２５】
これらの事情を勘案して設定される好適な加熱条件の例を挙げる。
（１）本発明によるペルヒドロポリシラザン溶液を所定の基材に塗布、乾燥後、温度が４００〜６００℃の範囲、水蒸気分圧が０．５〜１０１ kPaの範囲の雰囲気中で加熱し、引き続き温度が５００〜１２００℃の範囲で、酸素分圧が０．５〜１０１ kPaの範囲の雰囲気中で加熱すること；
（２）本発明によるペルヒドロポリシラザン溶液を所定の基材に塗布、乾燥後、温度が４００〜６００℃の範囲、水蒸気分圧が０．５〜１０１ kPaの範囲の雰囲気中で加熱し、引き続き温度が５００〜１２００℃の範囲で、窒素、ヘリウム及びアルゴンの中から選ばれる一種又は二種以上の不活性ガス雰囲気中で加熱すること；並びに
（３）本発明によるペルヒドロポリシラザン溶液を所定の基材に塗布、乾燥後、温度が４００〜６００℃の範囲、水蒸気分圧が０．５〜１０１ kPaの範囲の雰囲気中で加熱し、引き続き温度が５００〜１２００℃の範囲で、１．０ kPa未満の減圧または真空雰囲気中で加熱すること。
【００２６】
加熱の際の目標温度までの昇温速度及び降温速度に特に制限はないが、一般に１℃〜１００℃／分の範囲とすることができる。また、目標温度到達後の加熱保持時間にも特に制限はなく、一般に１分〜１０時間の範囲とすることができる。
【００２７】
上記の加熱工程により、ペルヒドロポリシラザンが水蒸気による加水分解反応を経てＳｉ−Ｏ結合を主体とするシリカ質材料へ転化する。この転化反応は、脱水反応のような縮合反応を伴わず、また有機基の分解もないため、反応前後での体積変化が非常に小さい。このため、本発明により溝幅が０．２μｍ以下でアスペクト比が２以上である微細溝をシリカ質材料で埋封した場合には、溝壁面による拘束のためにシリカ質材料の密度が微細溝内部において一層低くなるという影響が極めて小さく、微細溝を、溝の内外、広狭を問わず、より均質に埋封することができる。また、本発明の方法によると、ＣＶＤ法のようなコンフォーマル性がないため、微細溝内部にボイドや空洞部が発生することもない。さらに、本発明の方法によると、シリカ質転化時の体積収縮が小さいため、膜厚が０．５μｍ以上となる場合でもクラックが生じない。
【００２８】
このように微細溝が比較的均質に埋封されたシリカ質膜付き基材は新規に提供されるものである。すなわち、本発明によると、最深部の幅が０．２μｍ以下であってその幅に対する深さの比が２以上である溝を少なくとも一つ有する基材と、当該溝を埋封するように設けられたシリカ質膜とを含んでなるシリカ質膜付き基材であって、当該シリカ質膜は、当該溝の内部において実質的にボイドを含まず且つ、当該溝の最深部におけるエッチングレートが当該シリカ質膜の表面におけるエッチングレートの３倍以下であることを特徴とするシリカ質膜付き基材が提供される。
【００２９】
上述したように、本発明によるシリカ質膜はペルヒドロポリシラザンの加水分解反応により得られるため、Ｓｉ−Ｏ結合を主体とするが、転化の程度によって多少のＳｉ−Ｎ結合をも含有している。すなわち、シリカ質材料にＳｉ−Ｎ結合が含まれているということは、その材料がポリシラザンに由来することを示すものである。具体的には、本発明によるシリカ質膜は、窒素を転化の程度により原子百分率で０．００５〜５％の範囲で含有する。実際、この窒素含有量を０．００５％よりも少なくすることは困難である。窒素の原子百分率は原子吸光分析法で測定することができる。
【００３０】
本発明によるシリカ質膜は微細溝の内部に実質的にボイドを含まない。「ボイド」とは、一般にシリカ質材料中の空隙を意味し、その典型的なものとして直径約０．０１μｍ以上の球形空隙が意図される。もちろん、「ボイド」は特定の形態を意図するものではなく、一般には不規則な形態となる。本明細書では、このようなボイドが溝に沿ってある程度連なって延びている状態を「空洞化」しているともいう。
従来の高密度プラズマＣＶＤ法では、ＣＶＤ法固有のコンフォーマル性のため、溝幅が０．２μｍ以下でアスペクト比が２以上である微細溝を、このようなボイドを発生させずにシリカ質材料で埋封することは本質的に困難であり、ＣＶＤ法で得られたシリカ質材料は微細溝内部が不連続となる。本発明によるシリカ質膜は、流動性の高いペルヒドロポリシラザン溶液を基材に塗布することにより得られるので、コンフォーマル性によるボイドの発生はなく、微細溝内部のシリカ質材料は連続したものとなる。
【００３１】
本発明によるシリカ質膜は、溝の最深部におけるエッチングレートがシリカ質膜の表面におけるエッチングレートの３倍以下である。エッチングレートは、当該技術分野で周知であるように、材料の密度を定量化する測定値である。ある材料のエッチングレートが小さいほど、その材料の密度は高くなる。また、ある材料間においてエッチングレートの差が小さいほど、密度の差も小さいこととなる。溝の最深部におけるエッチングレートがシリカ質膜の表面におけるエッチングレートの３倍以下であるということは、本発明によるシリカ質膜は、溝の最深部とシリカ質膜の表面とで密度に３倍以上の差がないということである。本発明によるシリカ質膜は、溝の最深部におけるエッチングレートがシリカ質膜の表面におけるエッチングレートの好ましくは２倍以下、より好ましくは１．６倍以下である。
【００３２】
従来のゾルゲル法やシロキサン系ポリマー溶液塗布法、或いは有機基を含むポリシラザンを用いた方法では、シリカ質材料への転化時に大きな体積収縮が発生するため、これらの方法により溝幅が０．２μｍ以下でアスペクト比が２以上である微細溝をシリカ質材料で埋封した場合には微細溝内部のシリカ質材料が密度に関して不均質となる。本発明によるシリカ質膜は、シリカ質材料への転化時に体積収縮がほとんどなく、シリカ質材料は溝の内外でより均質となる。
また、溝幅の異なる複数の微細溝間では、シリカ質材料への転化時に体積収縮が発生する場合には、溝が微細になればなるほど溝壁面による拘束の影響が大きくなり、本質的に溝内のシリカ質材料の密度は低くなる。本発明によるシリカ質膜は、シリカ質材料への転化時に体積収縮がほとんどないため、溝幅の異なる複数の微細溝間においても密度が均一化される。
【００３３】
溝外部の表面に形成された塗膜の厚みに特に制限はなく、一般にはシリカ質材料への転化時に膜にクラックが生じない範囲の任意の厚さとすることができる。上述したように、本発明の方法によると膜厚が０．５μｍ以上となる場合でもクラックが生じないので、溝外部の表面には少なくとも０．５μｍの厚さの塗膜を形成させることができる。
【００３４】
【実施例】
以下、本発明を実施例によってさらに詳述する。
エッチングレートの測定方法
シリカ質材料の溝の最深部におけるエッチングレート（溝内部）と膜表面におけるエッチングレート（溝外部）とを以下のように測定した。
評価対象のポリマー４０ｇを分取し、これを１２０ｇのキシレンに溶解させ、濾過精度０．１μｍのＰＴＦＥ製フィルターで濾過した。得られたポリマー溶液２ｍＬを、表面が膜厚０．０５μｍのＳｉ3 Ｎ4 薄膜によって覆われ、深さが０．４μｍで一定であり、幅が０．０８μｍ、０．１μｍ、０．２μｍ、０．４μｍの４種類（アスペクト比はそれぞれ５．０、４．０、２．０、１．０となる）である縦断面が長方形の溝を表面に有する直径１０１．６ｍｍ（４インチ）のシリコンウェハー（基材）上に滴下し、回転数2000 rpm、保持時間２０秒の条件でスピンコートした。次いで、１５０℃のホットプレート上で３分間乾燥させた後、後述の各種方法で加熱してシリカ質膜を形成した。
得られたシリカ質膜付き基材を、溝の長手方向に対して直角の方向で切断し、断面の溝部分を、日立製作所製モデルS-5000の走査型電子顕微鏡（ＳＥＭ）により倍率150000倍で断面に垂直な方向から観察し、図２に示すエッチング前の長さ（ａ）を測定した。
【００３５】
次いで、溝の長手方向に対して直角の方向で切断したシリカ質膜付き基材を、０．５質量％のフッ化水素酸と４０質量％のフッ化アンモニウムを含有する水溶液に２０℃で１分間浸漬し、その後純水でよく洗浄して乾燥させた。そして、断面の溝部分を、同様に上記のＳＥＭにより倍率150000倍で、まず断面に垂直な方向から観察し、図３に示すエッチング後の長さ（ｂ）を測定した。続いて、断面の溝部分を、上記のＳＥＭにより倍率300000倍で、断面に垂直な方向の仰角４０度上方から溝最深部を観察して写真撮影し、写真上の長さから三角法により図４に示すエッチング後の長さ（ｃ）を算出した。
なお、溝最深部のエッチング後の長さ（ｃ）は溝の幅（アスペクト比）によって異なるので、４種類の幅の各溝について測定した。
【００３６】
このようにして得られたａ〜ｃを用いて、溝内部のエッチングレート（Ａ）及び溝外部のエッチングレート（Ｂ）を以下のように求めた。
Ａ＝ｃ
Ｂ＝ａ−ｂ
また、溝内部のエッチング後の界面（図４中の斜線部分）の状態を、上記ＳＥＭ写真によって目視観察し、平滑であるもの、ボイドを有するもの、又は空洞化しているものに分類した。エッチング界面の状態は溝の幅（アスペクト比）によって異なるので、４種類の幅の各溝について評価した。
【００３７】
比較例１
ポリスチレン換算重量平均分子量５０００のメチルシロキサンポリマーを上記方法により上記基材上に塗布して乾燥させた。この塗膜を温度８００℃、水蒸気分圧５ kPaを含む酸素雰囲気（酸素分圧９６ kPa）中で１時間加熱した。上記方法でエッチングレートを測定しようとしたが、溝内部がすべてのアスペクト比において空洞化していたため、測定不能であった。
【００３８】
比較例２
ポリスチレン換算重量平均分子量５０００の水素化シルセスキオキサンポリマーを上記方法により上記基材上に塗布して乾燥させた。この塗膜を温度８００℃、水蒸気分圧５ kPaを含む酸素雰囲気（酸素分圧９６ kPa）中で１時間加熱した。上記方法でエッチングレートを測定しようとしたが、アスペクト比２以上の溝の内部には不均一なボイドが生成していたため、これらについては測定不能であった。アスペクト比１の溝については、溝内部のエッチングレート（Ａ）が溝外部のエッチングレート（Ｂ）の８．５倍であった。なお、アスペクト比１の溝のエッチング界面の状態は平滑であった。
【００３９】
比較例３
内容積２Ｌの四つ口フラスコにガス吹き込み管、メカニカルスターラー、ジュワーコンデンサーを装着した。反応器内部を乾燥窒素で置換した後、四つ口フラスコに乾燥ピリジン１５００ｍＬ入れ、これをオイルバスにおいて４０℃に保温した。次に、メチルヒドロジクロロシラン１００ｇをゆっくりと加えた。反応混合物を氷冷し、攪拌しながらこれにゆっくりとアンモニア７０ｇを吹き込んだ。引き続き乾燥窒素を液層に３０分間吹き込み、過剰のアンモニアを除去した。
得られた生成物をブッフナーロートを用いて乾燥窒素雰囲気下で減圧濾過し、濾液１２００ｍＬを得た。エバポレーターを用いてピリジンを留去したところ、４５ｇのポリメチルヒドロポリシラザンを得た。
【００４０】
得られたポリメチルヒドロポリシラザンの重量平均分子量をＧＰＣ（展開液：ＣＨＣｌ3 ）により測定したところ、ポリスチレン換算で５０００であった。
このポリメチルヒドロポリシラザンを上記方法により上記基材上に塗布して乾燥させた。この塗膜を温度８００℃、水蒸気分圧５ kPaを含む酸素雰囲気（酸素分圧９６ kPa）中で１時間加熱した。上記方法でエッチングレートを測定しようとしたが、すべてのアスペクト比において溝内部に不均一なボイドが生成していたため、測定不能であった。
【００４１】
比較例４
内容積２Ｌの四つ口フラスコにガス吹き込み管、メカニカルスターラー、ジュワーコンデンサーを装着した。反応器内部を乾燥窒素で置換した後、四つ口フラスコに乾燥ピリジン１５００ｍＬ入れ、これを氷冷した。次いでジクロロシラン１００ｇを加えると白色固体状のアダクト（ＳｉＨ2 Ｃｌ2 ・２Ｃ5 Ｈ5 Ｎ）が生成した。反応混合物を氷冷し、攪拌しながらこれにゆっくりとアンモニア７０ｇを吹き込んだ。引き続き乾燥窒素を液層に３０分間吹き込み、過剰のアンモニアを除去した。
得られた生成物をブッフナーロートを用いて乾燥窒素雰囲気下で減圧濾過し、濾液１２００ｍＬを得た。エバポレーターを用いてピリジンを留去したところ、４０ｇのペルヒドロポリシラザンを得た。
【００４２】
得られたペルヒドロポリシラザンの重量平均分子量をＧＰＣ（展開液：ＣＨＣｌ3 ）により測定したところ、ポリスチレン換算で１５００であった。
このペルヒドロポリシラザンを上記方法により上記基材上に塗布して乾燥させた。この塗膜を温度８００℃で、水蒸気分圧５ kPaを含む酸素雰囲気（酸素分圧９６ kPa）中で１時間加熱した。上記方法でエッチングレートを測定したところ、アスペクト比２．０以上の溝内部のエッチングレートは溝外部のエッチングレートの３倍以上となった。溝のエッチング界面の状態はすべてのアスペクト比において平滑であった。
【００４３】
比較例５
内容積２Ｌの四つ口フラスコにガス吹き込み管、メカニカルスターラー、ジュワーコンデンサーを装着した。反応器内部を乾燥窒素で置換した後、四つ口フラスコに乾燥ピリジン１５００ｍＬ入れ、これをオイルバスにおいて６０℃に保温した。次いでジクロロシラン１００ｇを加えると白色固体状のアダクト（ＳｉＨ2 Ｃｌ2 ・２Ｃ5 Ｈ5 Ｎ）が生成した。反応混合物を氷冷し、攪拌しながらこれにゆっくりとアンモニア７０ｇを吹き込んだ。引き続き乾燥窒素を液層に３０分間吹き込み、過剰のアンモニアを除去した。
得られた生成物をブッフナーロートを用いて乾燥窒素雰囲気下で減圧濾過し、濾液１２００ｍＬを得た。エバポレーターを用いてピリジンを留去したところ、４５ｇのペルヒドロポリシラザンを得た。
【００４４】
得られたペルヒドロポリシラザンの重量平均分子量をＧＰＣ（展開液：ＣＨＣｌ3 ）により測定したところ、ポリスチレン換算で３００００であった。
このペルヒドロポリシラザンを上記方法により上記基材上に塗布して乾燥させた。この塗膜を温度８００℃で、水蒸気分圧５ kPaを含む酸素雰囲気（酸素分圧９６ kPa）中で１時間加熱した。上記方法でエッチング前のＳＥＭ観察を行ったところ、アスペクト比２．０以上の溝の内部に直径０．０１〜０．０５μｍの円形の空洞が認められた。
【００４５】
実施例１
内容積２Ｌの四つ口フラスコにガス吹き込み管、メカニカルスターラー、ジュワーコンデンサーを装着した。反応器内部を乾燥窒素で置換した後、四つ口フラスコに乾燥ピリジン１５００ｍＬ入れ、これをオイルバスにおいて２０℃に保温した。次いでジクロロシラン１００ｇを加えると白色固体状のアダクト（ＳｉＨ2 Ｃｌ2 ・２Ｃ5 Ｈ5 Ｎ）が生成した。反応混合物を氷冷し、攪拌しながらこれにゆっくりとアンモニア７０ｇを吹き込んだ。引き続き乾燥窒素を液層に３０分間吹き込み、過剰のアンモニアを除去した。
得られた生成物をブッフナーロートを用いて乾燥窒素雰囲気下で減圧濾過し、濾液１２００ｍＬを得た。エバポレーターを用いてピリジンを留去したところ、４５ｇのペルヒドロポリシラザンを得た。
【００４６】
得られたペルヒドロポリシラザンの重量平均分子量をＧＰＣ（展開液：ＣＨＣｌ3 ）により測定したところ、ポリスチレン換算で４０００であった。
このペルヒドロポリシラザンを上記方法により上記基材上に塗布して乾燥させた。この塗膜を温度８００℃で、水蒸気分圧５ kPaを含む酸素雰囲気（酸素分圧９６ kPa）中で１時間加熱した。上記方法でエッチングレートを測定したところ、すべてのアスペクト比において溝内部のエッチングレートが溝外部のエッチングレートの３倍以下となった。溝のエッチング界面の状態はすべてのアスペクト比において平滑であった。
【００４７】
実施例２
内容積２Ｌの四つ口フラスコにガス吹き込み管、メカニカルスターラー、ジュワーコンデンサーを装着した。反応器内部を乾燥窒素で置換した後、四つ口フラスコに乾燥ピリジン１５００ｍＬ入れ、これをオイルバスにおいて４０℃に保温した。次いでジクロロシラン１００ｇを加えると白色固体状のアダクト（ＳｉＨ2 Ｃｌ2 ・２Ｃ5 Ｈ5 Ｎ）が生成した。反応混合物を氷冷し、攪拌しながらこれにゆっくりとアンモニア７０ｇを吹き込んだ。引き続き乾燥窒素を液層に３０分間吹き込み、過剰のアンモニアを除去した。
得られた生成物をブッフナーロートを用いて乾燥窒素雰囲気下で減圧濾過し、濾液１２００ｍＬを得た。エバポレーターを用いてピリジンを留去したところ、４５ｇのペルヒドロポリシラザンを得た。
【００４８】
得られたペルヒドロポリシラザンの重量平均分子量をＧＰＣ（展開液：ＣＨＣｌ3 ）により測定したところ、ポリスチレン換算で１００００であった。
このペルヒドロポリシラザンを上記方法により上記基材上に塗布して乾燥させた。この塗膜を温度８００℃で、水蒸気分圧５ kPaを含む酸素雰囲気（酸素分圧９６ kPa）中で１時間加熱した。上記方法でエッチングレートを測定したところ、すべてのアスペクト比において溝内部のエッチングレートが溝外部のエッチングレートの３倍以下となった。溝のエッチング界面の状態はすべてのアスペクト比において平滑であった。
【００４９】
実施例３
実施例２で得られたペルヒドロポリシラザンを上記方法により上記基材上に塗布して乾燥させた。この塗膜を温度４００℃で、水蒸気分圧５ kPaを含む酸素雰囲気（酸素分圧９６ kPa）中で１時間加熱した。上記方法でエッチングレートを測定したところ、すべてのアスペクト比において溝内部のエッチングレートが溝外部のエッチングレートの３倍以下となった。溝のエッチング界面の状態はすべてのアスペクト比において平滑であった。
【００５０】
実施例４
実施例２で得られたペルヒドロポリシラザンを上記方法により上記基材上に塗布して乾燥させた。この塗膜を温度６００℃で、水蒸気分圧５ kPaを含む酸素雰囲気（酸素分圧９６ kPa）中で１時間加熱した。上記方法でエッチングレートを測定したところ、すべてのアスペクト比において溝内部のエッチングレートが溝外部のエッチングレートの３倍以下となった。溝のエッチング界面の状態はすべてのアスペクト比において平滑であった。
【００５１】
実施例５
実施例２で得られたペルヒドロポリシラザンを上記方法により上記基材上に塗布して乾燥させた。この塗膜を温度１０００℃で、水蒸気分圧５ kPaを含む酸素雰囲気（酸素分圧９６ kPa）中で１時間加熱した。上記方法でエッチングレートを測定したところ、すべてのアスペクト比において溝内部のエッチングレートが溝外部のエッチングレートの３倍以下となった。溝のエッチング界面の状態はすべてのアスペクト比において平滑であった。
【００５２】
実施例６
実施例２で得られたペルヒドロポリシラザンを上記方法により上記基材上に塗布して乾燥させた。この塗膜を温度１１５０℃で、水蒸気分圧５ kPaを含む酸素雰囲気（酸素分圧９６ kPa）中で１時間加熱した。上記方法でエッチングレートを測定したところ、すべてのアスペクト比において溝内部のエッチングレートが溝外部のエッチングレートの３倍以下となった。溝のエッチング界面の状態はすべてのアスペクト比において平滑であった。
【００５３】
実施例７
実施例２で得られたペルヒドロポリシラザンを上記方法により上記基材上に塗布して乾燥させた。この塗膜を温度７００℃で、水蒸気分圧５０ kPaを含む酸素雰囲気（酸素分圧９６ kPa）中で１時間加熱した。上記方法でエッチングレートを測定したところ、すべてのアスペクト比において溝内部のエッチングレートが溝外部のエッチングレートの３倍以下となった。溝のエッチング界面の状態はすべてのアスペクト比において平滑であった。
【００５４】
実施例８
実施例２で得られたペルヒドロポリシラザンを上記方法により上記基材上に塗布して乾燥させた。この塗膜を温度５００℃、水蒸気分圧５ kPaを含む雰囲気（酸素分圧９６ kPa）中で１時間加熱し、引き続き温度６００℃の酸素雰囲気（酸素分圧１０１ kPa）中で１時間加熱した。上記方法でエッチングレートを測定したところ、すべてのアスペクト比において溝内部のエッチングレートが溝外部のエッチングレートの３倍以下となった。溝のエッチング界面の状態はすべてのアスペクト比において平滑であった。
【００５５】
実施例９
実施例２で得られたペルヒドロポリシラザンを上記方法により上記基材上に塗布して乾燥させた。この塗膜を温度５００℃、水蒸気分圧５ kPaを含む雰囲気中で１時間加熱し、引き続き温度７００℃の窒素雰囲気（窒素分圧１０１ kPa）中で１時間加熱した。上記方法でエッチングレートを測定したところ、すべてのアスペクト比において溝内部のエッチングレートが溝外部のエッチングレートの３倍以下となった。溝のエッチング界面の状態はすべてのアスペクト比において平滑であった。
【００５６】
実施例１０
実施例２で得られたペルヒドロポリシラザンを上記方法により上記基材上に塗布して乾燥させた。この塗膜を温度５００℃、水蒸気分圧５ kPaを含む雰囲気（酸素分圧９６ kPa）中で１時間加熱し、引き続き温度１１５０℃の窒素雰囲気（窒素分圧１０１ kPa）中で１時間加熱した。上記方法でエッチングレートを測定したところ、すべてのアスペクト比において溝内部のエッチングレートが溝外部のエッチングレートの３倍以下となった。溝のエッチング界面の状態はすべてのアスペクト比において平滑であった。
【００５７】
実施例１１
実施例２で得られたペルヒドロポリシラザンを上記方法により上記基材上に塗布して乾燥させた。この塗膜をシリカ質膜へ転化させるため、温度５００℃、水蒸気分圧５ kPaを含む雰囲気（酸素分圧９６ kPa）中で１時間加熱し、引き続き約１．３３Pa（0.01Torr）の真空下、温度７００℃で１時間加熱した。上記方法でエッチングレートを測定したところ、すべてのアスペクト比において溝内部のエッチングレートが溝外部のエッチングレートの３倍以下となった。溝のエッチング界面の状態はすべてのアスペクト比において平滑であった。
比較例（１〜５）及び実施例（１〜１１）の結果を表１にまとめる。
【００５８】
【表１】
Figure 0005020425
【００５９】
上記の結果より、本発明の方法により得られたシリカ質膜（実施例１〜１１）は、アスペクト比１〜５の範囲にわたり溝内部エッチングレート／溝外部エッチングレートの比率が３以下であり、この比率が最大で５．５となった比較例４や、ボイド又は空洞を有する他の比較例よりも、埋封材料の緻密性に関する溝の内外差が小さいことがわかる。
また、溝幅の異なる複数の微細溝間（アスペクト比１と５の溝）については、本発明によるシリカ質膜では緻密性に最大でも約１．６倍の差（実施例４、１１）しかないが、比較例４では緻密性に３倍以上の差が認められた。
さらに、本発明によると、緻密性に関する溝の内外差がシリカ質膜の密度の大小に関わらないことがわかる。例えば、実施例３と実施例６とを比較すると、溝のエッチングレートの内外比率はほとんど同じであるが、溝外部のエッチングレート値から、実施例６のシリカ質膜は実施例３のものよりも約２６倍も緻密であることがわかる。このように本発明によると、低密度のシリカ質膜を形成しても、高密度のシリカ質膜を形成しても、これらの微細溝の内外差にはほとんど影響がない。
【００６０】
【発明の効果】
本発明によると、最深部の幅が０．２μｍ以下であってその幅に対する深さの比が２以上であるような微細溝を、シリカ質材料によって、溝の内外、広狭に関わらず、緻密性に関してより均質に埋封することができる。
【図面の簡単な説明】
【図１】本発明を適用し得る溝の形状の例を示した略縦断面図である。
【図２】本発明によるエッチングレートの測定方法を説明するためのシリカ質膜付き基材の略縦断面図である。
【図３】本発明によるエッチングレートの測定方法を説明するためのシリカ質膜付き基材の略縦断面図である。
【図４】本発明によるエッチングレートの測定方法を説明するためのシリカ質膜付き基材の略斜視図である。

Claims (1)

  1. ポリスチレン換算重量平均分子量が３０００〜２００００の範囲にあるペルヒドロポリシラザンの溶液を、最深部の幅が０．２μｍ以下であってその幅に対する深さの比が２以上である溝を少なくとも一つ有する基材に塗布して乾燥することにより前記溝を前記ペルヒドロポリシラザンで埋封し、その後前記ペルヒドロポリシラザンを水蒸気分圧が５〜５０ｋＰａの範囲にある雰囲気において４００〜６００℃の温度範囲で加熱することによりシリカ質材料に転化することを特徴とする、微細溝をシリカ質材料で埋封する方法。
JP2000128988A 2000-04-25 2000-04-25 微細溝をシリカ質材料で埋封する方法 Expired - Fee Related JP5020425B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000128988A JP5020425B2 (ja) 2000-04-25 2000-04-25 微細溝をシリカ質材料で埋封する方法
CNB00819467XA CN1193412C (zh) 2000-04-25 2000-06-20 用硅质材料封埋微细沟的方法和带硅质膜的衬底材料
EP00937324A EP1278238B1 (en) 2000-04-25 2000-06-20 Method for sealing fine groove with siliceous material
US10/258,285 US6767641B1 (en) 2000-04-25 2000-06-20 Method for sealing fine groove with siliceous material and substrate having siliceous coating formed thereon
PCT/JP2000/004020 WO2001082357A1 (fr) 2000-04-25 2000-06-20 Procede permettant de boucher hermetiquement une rainure fine a l'aide de matiere siliceuse et substrat couvert d'un revetement siliceux
TW089112097A TW594834B (en) 2000-04-25 2000-06-20 Method for filling microgroove with silica material and silica-coated substrate
KR1020027014279A KR100724301B1 (ko) 2000-04-25 2000-06-20 미세한 홈을 실리카질 재료로 매립 밀봉하는 방법 및실리카질 막 부착 기재

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000128988A JP5020425B2 (ja) 2000-04-25 2000-04-25 微細溝をシリカ質材料で埋封する方法

Publications (2)

Publication Number Publication Date
JP2001308090A JP2001308090A (ja) 2001-11-02
JP5020425B2 true JP5020425B2 (ja) 2012-09-05

Family

ID=18638331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000128988A Expired - Fee Related JP5020425B2 (ja) 2000-04-25 2000-04-25 微細溝をシリカ質材料で埋封する方法

Country Status (7)

Country Link
US (1) US6767641B1 (ja)
EP (1) EP1278238B1 (ja)
JP (1) JP5020425B2 (ja)
KR (1) KR100724301B1 (ja)
CN (1) CN1193412C (ja)
TW (1) TW594834B (ja)
WO (1) WO2001082357A1 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053005B2 (en) 2000-05-02 2006-05-30 Samsung Electronics Co., Ltd. Method of forming a silicon oxide layer in a semiconductor manufacturing process
KR100362834B1 (ko) * 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
JP4018596B2 (ja) 2002-10-02 2007-12-05 株式会社東芝 半導体装置の製造方法
KR100508861B1 (ko) * 2003-01-30 2005-08-17 동부아남반도체 주식회사 박막 커패시터 및 그 제조 방법
KR100503527B1 (ko) 2003-02-12 2005-07-26 삼성전자주식회사 퍼하이드로 폴리실라잔을 포함하는 반도체 소자 제조용조성물 및 이를 이용한 반도체 소자의 제조방법
JP2004273519A (ja) * 2003-03-05 2004-09-30 Clariant (Japan) Kk トレンチ・アイソレーション構造の形成方法
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material
TWI326114B (en) * 2003-07-18 2010-06-11 Az Electronic Materials Japan A phosphorous-containing silazane composition, a phosphorous-containing siliceous film, a phosphorous-containing siliceous filing material, a production method of a siliceous film and semiconductor device
JP4342895B2 (ja) * 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP2005166700A (ja) 2003-11-28 2005-06-23 Toshiba Corp 半導体装置及びその製造方法
JP2005347636A (ja) * 2004-06-04 2005-12-15 Az Electronic Materials Kk トレンチ・アイソレーション構造の形成方法
CN101080282B (zh) * 2004-12-17 2010-05-12 国立大学法人德岛大学 基材表面的改性方法、具有改性表面的基材及其制造方法
JP4607613B2 (ja) * 2005-02-09 2011-01-05 株式会社東芝 半導体装置の製造方法
US7682927B2 (en) 2005-03-25 2010-03-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP4331133B2 (ja) * 2005-03-25 2009-09-16 株式会社東芝 半導体装置の製造方法
JP4901221B2 (ja) * 2006-01-17 2012-03-21 株式会社東芝 半導体装置の製造方法
DE102006008308A1 (de) * 2006-02-23 2007-08-30 Clariant International Limited Polysilazane enthaltende Beschichtungen zur Vermeidung von Zunderbildung und Korrosion
KR101412453B1 (ko) 2006-09-08 2014-06-30 에이제토 엘렉토로닉 마티리알즈 아이피 (재팬) 가부시키가이샤 실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법
JP2008101206A (ja) * 2006-09-21 2008-05-01 Jsr Corp シリコーン樹脂、シリコーン樹脂組成物およびトレンチアイソレーションの形成方法
US20100029057A1 (en) * 2006-09-21 2010-02-04 Jsr Corporation Silicone resin composition and method of forming a trench isolation
JP2008266119A (ja) * 2006-11-24 2008-11-06 Jsr Corp シリコーン樹脂、シリコーン樹脂組成物およびトレンチアイソレーションの形成方法
JP5058733B2 (ja) * 2007-09-12 2012-10-24 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ケイ素含有微細パターン形成用組成物を用いた微細パターン形成方法
TWI452419B (zh) * 2008-01-28 2014-09-11 Az Electronic Mat Ip Japan Kk 細微圖案光罩及其製造方法、及使用其之細微圖案形成方法
JP5329825B2 (ja) 2008-02-25 2013-10-30 株式会社東芝 半導体装置の製造方法
JP5306669B2 (ja) * 2008-02-29 2013-10-02 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリカ質膜の形成方法およびそれにより形成されたシリカ質膜
JP5405031B2 (ja) * 2008-03-06 2014-02-05 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法
US7999355B2 (en) 2008-07-11 2011-08-16 Air Products And Chemicals, Inc. Aminosilanes for shallow trench isolation films
JP5700615B2 (ja) * 2009-02-02 2015-04-15 旭化成イーマテリアルズ株式会社 ポリシラザン系トレンチ埋め込み用組成物
US8084186B2 (en) * 2009-02-10 2011-12-27 Az Electronic Materials Usa Corp. Hardmask process for forming a reverse tone image using polysilazane
US8906153B2 (en) 2009-06-24 2014-12-09 Asahi Kasei E-Materials Corporation Product of polysiloxane condensation
JP5692736B2 (ja) 2009-10-05 2015-04-01 株式会社Adeka 絶縁膜形成用塗布液、それを用いた絶縁膜
KR101288574B1 (ko) 2009-12-02 2013-07-22 제일모직주식회사 갭필용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법
JP5172867B2 (ja) * 2010-01-07 2013-03-27 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ポリシラザンを含むコーティング組成物
US8766240B2 (en) * 2010-09-21 2014-07-01 Universal Display Corporation Permeation barrier for encapsulation of devices and substrates
CN102569060B (zh) * 2010-12-22 2015-03-11 第一毛织株式会社 形成硅氧层的组合物及其生产方法、利用其的硅氧层及生产硅氧层的方法
JP5781323B2 (ja) 2011-02-18 2015-09-16 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ 絶縁膜の形成方法
KR101432606B1 (ko) 2011-07-15 2014-08-21 제일모직주식회사 갭필용 충전제, 이의 제조 방법 및 이를 사용한 반도체 캐패시터의 제조 방법
JP2013030614A (ja) * 2011-07-28 2013-02-07 Dainippon Screen Mfg Co Ltd 膜形成方法および膜形成装置
JP6060460B2 (ja) 2012-11-22 2017-01-18 アーゼット・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ シリカ質膜の形成方法及び同方法で形成されたシリカ質膜
KR101556672B1 (ko) 2012-12-27 2015-10-01 제일모직 주식회사 실리카계 절연층 형성용 조성물, 실리카계 절연층 형성용 조성물의 제조방법, 실리카계 절연층 및 실리카계 절연층의 제조방법
CN103910885A (zh) 2012-12-31 2014-07-09 第一毛织株式会社 制备间隙填充剂的方法、用其制备的间隙填充剂和使用间隙填充剂制造半导体电容器的方法
US10227160B2 (en) 2013-09-04 2019-03-12 Owens-Brockway Glass Container Inc. Polysilazane-derived coating for glass containers
KR101825546B1 (ko) 2014-05-26 2018-02-05 제일모직 주식회사 실리카계 막 형성용 조성물, 및 실리카계 막의 제조방법
KR101806328B1 (ko) * 2014-10-07 2017-12-07 삼성에스디아이 주식회사 실리카계 막 형성용　조성물, 실리카계 막, 및 전자 디바이스
US10020185B2 (en) 2014-10-07 2018-07-10 Samsung Sdi Co., Ltd. Composition for forming silica layer, silica layer, and electronic device
KR101833800B1 (ko) 2014-12-19 2018-03-02 삼성에스디아이 주식회사 실리카계 막 형성용 조성물, 실리카계 막의 제조방법 및 상기 실리카계 막을 포함하는 전자 소자
KR101837971B1 (ko) 2014-12-19 2018-03-13 삼성에스디아이 주식회사 실리카계 막 형성용　조성물, 실리카계 막, 및 전자 디바이스
KR20170014946A (ko) 2015-07-31 2017-02-08 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
TWI751127B (zh) * 2015-12-17 2022-01-01 日商信越化學工業股份有限公司 藍寶石複合基材與其製造方法
US10316216B2 (en) 2016-08-31 2019-06-11 Samsung Sdi Co., Ltd. Composition for forming silica layer, and silica layer
US10647578B2 (en) 2016-12-11 2020-05-12 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude N—H free and SI-rich per-hydridopolysilzane compositions, their synthesis, and applications
JP7013832B2 (ja) * 2017-08-18 2022-02-01 コニカミノルタ株式会社 塗布液、当該塗布液を用いたインクジェット用インク、封止膜及び封止膜の形成方法
KR102194975B1 (ko) * 2017-10-13 2020-12-24 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
US11739220B2 (en) 2018-02-21 2023-08-29 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Perhydropolysilazane compositions and methods for forming oxide films using same
KR102395487B1 (ko) 2019-08-21 2022-05-06 삼성에스디아이 주식회사 실리카 막 형성용 조성물 및 실리카 막
KR20210128235A (ko) * 2020-04-16 2021-10-26 삼성에스디아이 주식회사 실리카 막 형성용 조성물, 그로부터 형성된 실리카 막, 및 상기 실리카 막을 포함하는 전자 소자

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01223742A (ja) * 1988-03-02 1989-09-06 Nec Corp トレンチ絶縁分離層の形成方法
JPH05243212A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 半導体装置の製造方法
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法
JPH06204214A (ja) * 1992-12-28 1994-07-22 Tonen Corp スパッタリング用窒化珪素系ターゲット材料
JPH088248A (ja) * 1994-06-16 1996-01-12 Fujitsu Ltd 半導体装置の製造方法
US5747623A (en) 1994-10-14 1998-05-05 Tonen Corporation Method and composition for forming ceramics and article coated with the ceramics
US5907382A (en) * 1994-12-20 1999-05-25 Kabushiki Kaisha Toshiba Transparent conductive substrate and display apparatus
US5922411A (en) 1995-07-13 1999-07-13 Tonen Corporation Composition for forming ceramic material and process for producing ceramic material
JP3696939B2 (ja) * 1995-08-11 2005-09-21 東京応化工業株式会社 シリカ系被膜の形成方法
JPH09239992A (ja) * 1996-03-12 1997-09-16 Canon Inc 液体噴射記録ヘッド、その製造方法、及び該ヘッドを有する液体噴射記録装置
JP2904110B2 (ja) 1996-04-02 1999-06-14 日本電気株式会社 半導体装置の製造方法
JP3718034B2 (ja) * 1997-11-11 2005-11-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3686248B2 (ja) * 1998-01-26 2005-08-24 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP3178412B2 (ja) * 1998-04-27 2001-06-18 日本電気株式会社 トレンチ・アイソレーション構造の形成方法

Also Published As

Publication number Publication date
EP1278238A1 (en) 2003-01-22
EP1278238B1 (en) 2011-11-02
US6767641B1 (en) 2004-07-27
EP1278238A4 (en) 2009-07-15
TW594834B (en) 2004-06-21
CN1452785A (zh) 2003-10-29
KR20020093069A (ko) 2002-12-12
WO2001082357A1 (fr) 2001-11-01
JP2001308090A (ja) 2001-11-02
CN1193412C (zh) 2005-03-16
KR100724301B1 (ko) 2007-06-04

Similar Documents

Publication Publication Date Title
JP5020425B2 (ja) 微細溝をシリカ質材料で埋封する方法
JP6104785B2 (ja) ペルヒドロポリシラザン、およびそれを含む組成物、ならびにそれを用いたシリカ質膜の形成方法
KR101711662B1 (ko) 폴리실라잔을 함유하는 코팅 조성물
EP2071616B1 (en) Composition for forming siliceous film and process for producing siliceous film from the same
CN1261509C (zh) 具有低介电常数的多孔硅质膜和半导体装置及涂料组合物
WO2012060399A1 (ja) アイソレーション構造の形成方法
KR20230078722A (ko) 폴리실라잔, 이를 포함하는 규산질 필름-형성 조성물, 및 이를 사용하여 규산질 필름을 제조하는 방법
JP2001520805A (ja) 等級化された密度を有するナノポーラス誘電体フィルム及びそのようなフィルムの製造方法
JP7714631B2 (ja) ポリシラザン、およびそれを含むシリカ質膜形成組成物、ならびにそれを用いたシリカ質膜の製造方法
CN100400599C (zh) 含磷硅氮烷组合物、含磷硅质膜、含磷硅质填料、用于生产含磷硅质膜的方法和半导体装置
TW202442585A (zh) 矽質膜之製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120613

R150 Certificate of patent or registration of utility model

Ref document number: 5020425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees