[go: up one dir, main page]

JP5011355B2 - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP5011355B2
JP5011355B2 JP2009178219A JP2009178219A JP5011355B2 JP 5011355 B2 JP5011355 B2 JP 5011355B2 JP 2009178219 A JP2009178219 A JP 2009178219A JP 2009178219 A JP2009178219 A JP 2009178219A JP 5011355 B2 JP5011355 B2 JP 5011355B2
Authority
JP
Japan
Prior art keywords
film
substrate
gas
forming method
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009178219A
Other languages
English (en)
Other versions
JP2009246405A (ja
Inventor
博 神力
幹夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009178219A priority Critical patent/JP5011355B2/ja
Publication of JP2009246405A publication Critical patent/JP2009246405A/ja
Application granted granted Critical
Publication of JP5011355B2 publication Critical patent/JP5011355B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は一般に基板処理技術に係り、特に基板表面に高品質の膜を効率よく形成することができる成膜装置および成膜方法に関する。
従来半導体製造技術の分野においては、被処理基板表面にMOCVD法により高品質の金属膜や絶縁膜、あるいは半導体膜を形成することが一般に行われている。
一方最近では、特に超微細化半導体素子のゲート絶縁膜の形成に関連して、被処理基板の表面に高誘電体膜(いわゆるhigh-K誘電体膜)を、一原子層ずつ積層することにより形成する、原子層堆積(ALD)技術が研究されている。
ALD法では被処理基板を含む処理空間に、high-K誘電体膜を構成する金属元素を含む金属化合物分子を、気相原料ガスの形で供給し、被処理基板表面に金属化合物分子を約1分子層化学吸着させる。さらに前記処理空間から気相原料ガスをパージした後、H2Oなどの酸化剤を供給することにより前記被処理基板表面に吸着していた金属化合物分子を分解し、約1分子層の金属酸化物膜を形成する。
さらに前記処理空間から酸化剤をパージした後、上記の工程を繰り返すことにより、所望の厚さの金属酸化膜、すなわちhigh-K誘電体膜を形成する。
ALD法はこのように被処理基板表面への原料化合物分子の化学吸着を利用しており、特にステップカバレッジに優れている特徴を有している。400〜500℃、あるいはそれ以下の温度で良質な膜を形成することができる。このため、ALD法は超高速トランジスタのゲート絶縁膜のみならず、複雑な形状の下地上に誘電体膜を形成することが要求されるDRAMのメモリセルキャパシタの製造においても有効な技術であると考えられる。
特開2002−151489号公報
一方ALD法では、膜の堆積が典型的には1原子層ずつ、先に説明した工程を繰り返すことにより行われるため、膜形成工程のスループットが低下する問題を有しており、厚い膜を形成しようとすると、長時間にわたりALD工程を繰り返す必要がある。
これに対し、従来より同様な膜の形成に使われているMOCVD法では、原料と酸化剤とを同時に処理容器中に供給することにより、極めて短時間に効率的な膜形成を行うことが可能である。
一方、MOCVD法でアスペクト比の大きな複雑な形状の下地を覆うように膜を堆積しようとすると、ステップカバレッジが不良になり、形成される膜の膜厚あるいは膜質が不均一になる場合がある。例えば複雑な形状を特徴とするDRAMのメモリセルキャパシタを形成するような場合に、キャパシタ絶縁膜として金属酸化物などよりなる高誘電体膜をMOCVD法により堆積しようとすると、膜厚や膜質が局所的に変動し、キャパシタリーク電流が増大する問題が生じる。またこのようなメモリセルキャパシタではキャパシタ絶縁膜の下地としてTiNなど導電性窒化物よりなるバリア膜を使うことが多いが、このようなバリア膜は表面が不規則で、このためステップカバレッジの限られたMOCVD法で形成された高誘電体膜中にはボイドや欠陥などが含まれることが多い。
そこで、本発明はALD法の長所とMOCVD法の長所とを組み合わせた、新規で有用な成膜方法および成膜装置を提供することを概括的課題とする。
本発明のより具体的な課題は、同一装置内において、連続してALD法とMOCVD法により被処理基板上に成膜を行うことのできる成膜装置および成膜方法を提供することにある。
本発明は上記の課題を、
請求項1に記載したように、
処理容器中に被処理基板を導入する工程と、
前記処理容器中に少なくとも第1および第2の処理ガスを交互に、間にパージ工程を介在させながら導入し、前記被処理基板表面に第1の膜を形成する工程と、
前記第1の膜を形成する工程の後、前記処理容器中に複数の原料ガスを同時に導入し、前記第1の膜上に第2の膜を形成する工程とよりなり、
前記第1の膜を形成する工程は、前記被処理基板を静止させた状態で実行され、前記第2の膜を形成する工程は、前記被処理基板を回転させながら実行されることを特徴とする成膜方法により、解決する。
本発明によれば、処理容器中に被処理基板を導入し、前記処理容器中に少なくとも第1および第2の処理ガスを、交互に、間にパージ工程を介在させながら導入して前記被処理基板表面に第1の膜を形成し、前記第1の膜の形成の後、前記処理容器中に複数の原料ガスを同時に導入し、前記第1の膜上に第2の膜を形成する際に、前記第2の膜を形成する工程を、前記第1の膜を形成する工程の後、前記被処理基板を大気に曝露することなく、連続して、前記第1の膜を形成する工程の基板温度と実質的に同じ基板温度において実行することにより、非常にステップカバレッジの良い、また欠陥の少ない膜を、大きなアスペクト比を有する構造を含む様々な下地層上に、効率よく形成することが可能になる。
従来のALD堆積装置の構成を示す図である。 本発明の第1実施例による成膜工程の概要を示すフローチャートである。 図2の成膜工程の一部を示すフローチャートである。 (A),(B)は、本発明の第1実施例による成膜工程を示す図である。 図2の成膜工程の一部を示すフローチャートである。 本発明の第1実施例の成膜工程を適用した例を示す図である。 本発明の第2実施例で使われる成膜装置の構成を示す図である。 (A),(B)は、図7の成膜装置を概略的に示す断面図および平面図である。 (A)〜(C)は、図7の成膜装置で使われる高速ロータリバルブを示す図である。 (A)〜(D)は、図7の成膜装置を使って行われるALD工程を示す図(その1)である。 (E)〜(H)は、図7の成膜装置を使って行われるALD工程を示す図(その2)である。 本発明の第2実施例によるALD工程の別の例を示す図である。 本発明の第2実施例によるMOCVD工程を示す図である。
[第1実施例]
図1は、本発明で使われる成膜装置10の構成を示す。
図1を参照するに、前記成膜装置10は被処理基板12を保持する処理容器11を含み、一方前記処理容器11は、Al等よりなる外側容器201と石英ガラスよりなる内側反応容器202とより構成される。前記内側反応容器202は、前記外側容器201中に画成され、前記外側容器201の一部を構成するカバープレート201Aにより覆われる凹部中に収められる。
前記内側反応容器202は、前記凹部内において前記外側容器201の底面を覆う石英底板202Aと、前記凹部内において前記石英底板202Aを覆う石英カバー202Bとよりなり、さらに前記外側容器の底部には、被処理基板Wを保持したディスク状の基板保持台203が収められる円形の開口部201Dが形成されている。前記基板保持台203中には、図示を省略する加熱機構が設けられている。
前記基板保持台203は前記外側処理容器201の下部に設けられた基板搬送部204により回動自在に、また同時に上下動自在に保持されている。前記基板保持台203は最上位のプロセス位置と最下位の基板出入位置との間を上下動可能に保持されており、前記プロセス位置は、前記保持台203上の被処理基板Wの表面が前記石英底板202Aの表面と略一致するように決定されている。
一方、前記基板出入位置は、前記基板搬送部204の側壁面に形成された基板搬入出開口部204Aに対応して設定されており、前記基板保持台203が前記基板出入位置まで下降した場合、前記基板搬入出口204Aから搬送アーム204Bが挿入され、リフタピン(図示せず)により基板保持台203表面から持ち上げられた被処理基板Wを保持して取り出し、次の工程に送る。また、前記搬送アーム204Bは、新たな被処理基板Wを、前記基板搬入出開口部204Aを介して前記基板搬送部204中に導入し、これを前記基板保持台203上に載置する。
前記新たな被処理基板12を保持した基板保持台203は、軸受部205中に磁気シール205Aにより保持された回動軸205Bにより回動自在に、また上下動自在に保持されており、前記回動軸205Bが上下動する空間は、ベローズ206等の隔壁により密閉されている。その際、前記空間は図示を省略した排気口を介して前記内側容器202内部よりも高真空状態に排気され、前記内側容器202内で行われる基板処理プロセスへの汚染が回避される。
前記基板保持台203には被処理基板12を囲むように石英ガラスよりなるガードリング203Aが設けられている。かかるガードリング203Aは、前記基板保持台203と前記外側容器201中に前記基板保持台を収容するように形成された前記開口部201Dの側壁面との間のコンダクタンスを抑制し、これにより前記ベローズ206で画成された空間内を高真空に排気した場合に前記内側反応容器202との間に差圧が確実に形成される。
前記外側容器201の底部に形成された前記開口部201Dは、側壁面が石英ライナー201dにより覆われており、前記石英ライナー201dはさらに下方に延在して前記基板搬送部204の内壁を覆う。
前記外側容器201の底部には、前記開口部201Dの両側にそれぞれ排気装置に接続された排気溝部201aおよび201bが形成されており、前記排気溝部201aは導管207aおよびコンダクタンスバルブ15Aを介して、また前記排気溝部201bは導管207bおよびコンダクタンスバルブ15Bを介して排気される。図1の状態では、前記コンダクタンスバルブ15Aが閉状態に、また前記コンダクタンスバルブ15Bが略開状態に設定されている。前記コンダクタンスバルブ15A,15Bは、信頼性の高い開閉状態を実現するために、閉状態といえども完全に閉鎖するのではなく3%程度の弁開度を残しておく。
前記排気溝部201aおよび201bは石英ガラスよりなるライナー208により覆われており、前記排気溝部201a,201bに対応してスリット状の開口部209A,209Bが前記石英底板202Aに形成される。図1の実施例では、かかるスリット状の開口部209A,209Bに排気口14Aあるいは14Bが形成された整流板209が、前記内側反応容器202内部の排気を促進する目的で形成されている。
さらに前記内側反応容器202内には、石英ガスノズル13Aおよび13Bが、それぞれ前記排気溝部201aおよび201bに、前記ウェハ12を隔てて対向するように設けられている。
前記石英ガスノズル13A,13Bは、それぞれ切替バルブ16A,16Bを介してALD工程で使われる原料ガス供給ライン16aおよび16b、およびパージガスライン100aおよび100bに接続されている。さらに図1の成膜装置10では、前記切替バルブ16A,16BにMOCVD工程で使われる原料ガスのライン100cおよび100dが、それぞれ接続されている。
前記石英ガスノズル13Aから導入された第1の処理ガスは、前記内側反応容器202内を前記被処理基板12の表面に沿って流れ、対向する排気口14Aから前記コンダクタンスバルブ15Aを介して排気される。同様に前記ガスノズル15Bから導入された第2の処理ガスは、前記内側反応容器202内を前記被処理基板12の表面に沿って流れ、対抗する排気口14Bから前記コンダクタンスバルブ15Bを介して排気される。このように第1および第2の処理ガスを交互に前記石英ガスノズル13Aから排気口14Aへと、あるいは前記石英ガスノズル13Bから排気口14Bへと流すことにより、原子層を基本単位とする膜形成が可能になる。
図2は、図1の成膜装置10を使って行われる、本発明の第1実施例による成膜方法の概要を示すフローチャートである。
図2を参照するに、本実施例ではステップ1において前記処理容器11中にTMA(トリメチルアルミニウム)とO3とを交互に、間にパージ工程を介在させながら導入し、前記被処理基板表面にALD法により第1の膜としてAl23膜を形成し、前記Al23膜を形成する工程の後、ステップ2において前記処理容器中にHf(I−OC374と酸素とを同時に導入し、前記第1の膜上にMOCVD法により第2の膜としてHfO2膜を形成する。その際、本実施例では前記被処理基板は全工程にわたり前記処理容器11内に保持され、また前記ステップ1の工程とステップ2の工程とは連続して行われる。このため、前記被処理基板が途中で大気に曝されることはない。また本実施例では前記ステップ1の工程とステップ2の工程とを実質的に同一の基板温度で実行する。
図3は、図2のステップ1に対応したプロセスシーケンスを示すフローチャートである。
図3を参照するに、最初の工程11において前記被処理基板12は300〜400℃、典型的には390℃の基板温度に保持され、前記コンダクタンスバルブ15A,15Bが開放される。さらに前記切替バルブ16Aおよび16Bが、いずれもパージガス供給ライン100a,100b中のパージガスを石英反応容器202に供給するように第1の状態、すなわちパージ状態に制御される。その結果前記石英反応容器202中には前記パージライン100a中のArガスが、また前記パージライン100b中のArガスが、それぞれ石英ガスノズル13Aおよび13Bを介して供給される。このようにして供給されたArパージガスは、それぞれ前記排気口14Aおよび14Bから排出される。
次に工程12において、前記コンダクタンバルブ15Aの開度が増大され、コンダクタンスバルブ15Bの開度が減少される。その結果、前記石英反応容器202中には、前記石英ガスノズル13Aから排気口14Aに流れるガス流が生じる。
次に工程13において前記切替バルブ16Aが前記第1の状態から第2の状態に切り替えられ、前記処理ガス供給ライン16a中のTMAガスが前記石英ガスノズル13Aから前記石英反応容器202中に導入される。このようにして導入されたTMAガスは先に説明したように、層流となって前記被処理基板12の表面を流れ、前記排気口14Aより排出される。かかる工程により、前記被処理基板12の表面にはTMAが1分子層程度、化学吸着される。前記工程13においては、前記第2の切替バルブ16Bは前記第1の状態にあり、ライン100b中のArパージガスが前記石英ガスノズル13Bから前記石英反応容器202中に導入される。その結果、前記石英ガスノズル13Aから導入されたTMAガスが前記石英ガスノズル13Bに侵入し、析出物を生じる問題は生じない。
次に工程14において前記切替バルブ16Aが元の第1の状態に戻され、前記反応容器202中がArガスによりパージされる。
さらに工程15において、前記コンダクタンバルブ15Aの開度が減少され、コンダクタンスバルブ15Bの開度が増大される。その結果、前記石英反応容器202中には、前記石英ガスノズル13Bから排気口14Bに流れるガス流が生じる。
次に工程16において前記切替バルブ16Bが前記第1の状態から第2の状態に切り替えられ、前記処理ガス供給ライン16b中のO3ガスが前記石英ガスノズル13Bから前記石英反応容器202中に導入される。このようにして導入されたO3ガスは先に説明したように、層流となって前記被処理基板12の表面を流れ、前記排気口14Bより排出される。かかる工程により、前記被処理基板12の表面において、先に吸着していたTMAが加水分解され、約1分子層厚さのAl23膜が形成される。
前記工程16においては、前記第1の切替バルブ16Aは前記第1の状態にあり、ライン23a中のArパージガスが前記石英ガスノズル13Aから前記石英反応容器202中に導入される。その結果、前記石英ガスノズル13Bから導入されたO3ガスが前記石英ガスノズル13Aに侵入し、析出物を生じる問題は生じない。
図3の工程の結果、図4(A)に示すように、被処理基板100の表面には、厚さが1〜3nm程度のAl23膜103が、一様な膜厚で形成される。前記Al2O3膜は優れたステップカバレッジを有し、被処理基板12の表面が不規則である場合でも、あるいは大きなアスペクト比を有する構造が形成されていても、前記被処理基板12の表面を一様な膜厚で覆う。なお図4Aの例では、前記被処理基板100としてシリコン基板が使われ、前記シリコン基板100の表面には熱酸化膜101を介してTiN膜102が形成されている。前記Al23膜はかかるTiN膜102上に形成されている。
なお、以上のALD工程において、前記被処理基板12は固定されており、回転は行なう必要がない。これはALD工程の場合、成膜が原料ガス分子の化学吸着とその酸化により原子層単位でなされるため、基板を回転させて成膜の一様性を確保する必要がないためである。
図4(A)の構造が形成された後、成膜プロセスは図2のステップ2に進む。
図5は、かかるステップ2におけるMOCVDプロセスシーケンスを示すフローチャートである。
図5を参照するに、前記被処理基板12を図2のステップ1のALD工程と同一の基板温度、すなわち390℃に保持したまま、回転させる。さらにステップ21において前記コンダクタンスバルブ15A,15Bが全開され、さらに前記切替バルブ16A,16Bを制御することにより、前記処理容器11中には前記パージライン100a,100bから石英ガスノズル13A,13Bを介してArが導入され、前記処理容器11中に残留している原料ガスが除去される。
次に図5のステップ22において前記切替バルブ16A,16Bを制御することにより、前記処理容器11中に原料ガスライン100cおよび100dから、それぞれHf(I−OC374などの有機Hf原料と酸素(O2)とが導入され、先に図4(A)の工程で形成されたAl23膜103上に、図4(B)に示すようにHfO2膜104がMOCVDプロセスにより堆積する。
このようにして形成されたHfO2膜104はステップカバレッジのよいAl23膜103上に形成されるため、直接に形成した場合には欠陥が生じやすいTiN膜102上においても、高品質な膜が得られる。また基板が回転されているため、一度に多数のHfO2分子層が堆積しても膜厚および膜質の一様性が確保される。HfO2膜を30nm/分以上の成膜速度で堆積することが可能である。さらにまた、前記HfO2膜を30nmの膜厚に形成するのに1分程度の時間で十分である。このため、ステップ1のALD工程において約2分程度の処理時間を要するものの、図4(B)に示す構造を極めて効率よく形成することが可能になる。
なお、本実施例においてALD法によりAl23膜103を形成する場合には、(C252AlN3,(C252AlBr,(C252AlCl,(C252AlI,(I−C49)AlH,(CH32AlNH2,(CH32AlCl,(CH32AlH,(CH32AlH:N(CH3225,AlH3:N(CH3225,Al(C25)Cl2,Al(CH3)Cl2,Al(C253,Al(I−C49),Al(I−OC493,AlCl3,Al(CH33,AlH3:N(CH33,Al(AcAc)3,Al(DPM)3,Al(HFA)3,Al(OC253,Al(I−OC373,Al(OCH33,Al(n−OC493,Al(n−OC373,Al(sec−OC43,Al(t−OC493などの有機金属原料を、前記被処理基板表面に吸着される処理ガスとして使うことができる。吸着した処理ガス分子を酸化する処理ガスとしては、O3の他にO2やH2Oを使うことができる。
また前記HfO2膜の有機金属原料としては、Hf(AcAc)4,Hf(DPM)4,Hf(O−iPr)(DPM)3,Hf(HFA)4,Hf[N(C2524,Hf[N(CH324,Hf(t−OC494とHf[N(CH3)(C25)]4などを使うことができる。
また、以上の記載においては、凹凸のある下地金属膜上に高誘電体膜をMOCVD法で形成するに際し、その下地層として緻密で耐熱・耐反応性に優れたAl23膜をALD法で形成した例を示したが、本願思想はこれに限定されない。Si基板上にSiO2,SiON,SiN等を形成し、この上に高誘電体膜をMOCVD法により形成するに際しては、SiO2,SiON,SiN等をALDCVDにて形成することも可能である。この場合、例えばSiO2膜の形成は700℃まで可能であるので、MOCVD膜の成膜プロセス温度もこの範囲の同一温度で行われるのが望ましい。
また、SiO2、SiNあるいはSiONのALD膜を使う場合には、H2Si[N(CH322,(C252SiH2,(CH32SiCl2,(CH32Si(OC252,(CH32Si(OCH32,(CH32SiH2,C25Si(OC253,(CH33SiSi(CH33,HN [Si(CH332,(CH3)(C65)SiCl2,CH3SiH3,CH3SiCl3,CH3Si(OC253,CH3Si(OCH33,C65Si(Cl)(OC252,C65Si(OC253,(C254Si,Si[N(CH324,Si(CH34,Si(C253H,(C253SiN3,(CH33SiCl,(CH33SiOC25,(CH33SiOCH3,(CH33SiH,(CH33SiN3,(CH33(C23)Si,SiH[N(CH323,SiH[N(C2523,Si(CH3COO)4,Si(OCH34,Si(OC254,Si(I−OC374,Si(t−OC494,Si(n−OC494,Si(OC253F,HSi(OC253,Si(I−OC373F,Si(OCH33F,HSi(OCH33,H2SiCl2,Si2Cl6,Si26,SiF4,SiCl4,SiBr4,HSiCl3,SiCl3F,Si38,SiH2Cl2,Si(C252Cl2,SiH4,SiHCl3などの化合物を、前記被処理基板表面に吸着される処理ガスとして使うことができる。またその際に吸着した処理ガス分子を酸化する処理ガスとしては、H2O,O3,酸素ラジカル,窒素ラジカル,NOガス,N2Oガス,NOラジカルなどを使うことができる。
また前記MOCVD膜104はHfO2膜に限定されるものではなく、高誘電体膜としてZrO2膜、Ta25膜、TiO2膜,La23膜,Y23膜,HfSiOx膜、HfAlOx膜、ZrSiOx膜、ZrAlOx膜などを使うことも可能である。
例えばZrO2膜を形成する場合には、Zrを含む有機金属原料として、Zr(I−OC374,Zr(n−OC494,Zr(t−OC494,Zr(AcAc)4,Zr(DPM)4,Zr(O−iPr)(DPM)3,Zr(HFA)4,Zr(BH44,Zr(N(CH324,Zr(N(C2524などの化合物を使うことができる。
またTa25膜を形成する場合には、Taを含む有機金属原料として、Cp(C88)Ta,Cp2Ta[N(CH322,Cp2TaCl2,(C25)Ta(N32,Ta[N(C2525,Ta[N(CH325,Ta(OC255などの化合物を使うことができる。
またTiO2膜を形成する場合には、Tiを含む有機金属原料として、Ti(OCH34,Ti(OC254,Ti(I−OC374,Ti(n−OC374,Ti(n−OC494,Ti(AcAc)4,Ti(AcAc)2Cl2,Ti(DPM)4,Ti(DPM)2Cl2,Ti(O−iPr)(DPM)3,Ti(HFA)2Cl2などの化合物を使うことができる。
またLa23膜を形成する場合には、Laを含む有機金属原料として、La(OCH33,La(OC253,La(I−OC373,Cp3La,MeCp2La,La(DMP)3,La(HFA)3,La(AcAc)3などの化合物を使うことができる。
またY23膜を形成する場合には、Yを含む有機金属原料として、Y(AcAc)3,Y(DPM)3,Y(O−iPr)(DPM)2,Y(HFA)3,Cp3Yなどの化合物を使うことができる。
またHfSiOx膜を形成する場合には、前記Hf原料化合物と前記Si原料化合物とを使うことができる。さらにZrSiOx膜を形成する場合には、前記Zr原料化合物と前記Si原料化合物とを使うことができる。
さらにまた、ALD膜103とMOCVD膜104とが同一組成の膜であってもよく、これも本願思想に含まれるものである。
図6は、本発明の第1実施例による成膜方法により形成され高誘電体キャパシタ絶縁膜をメモリセルキャパシタ中に有するDRAM110の構成を示す。
図6を参照するに、DRAM110はSi基板111上に素子分離構造112により画成された素子領域111A中に形成されており、前記Si基板111上にゲート絶縁膜113を介して形成された、典型的にはポリサイド構造を有しワードラインの一部を構成するゲート電極114と、前記Si基板111中において前記ゲート電極114の両側に形成された一対の拡散領域111a,111bとを有し、前記ゲート電極114は前記Si基板111上に形成された層間絶縁膜115により覆われている。
前記層間絶縁膜115上には前記拡散領域111aに対応してビットライン電極116が形成され、前記ビットライン電極116は、前記層間絶縁膜115中に形成されたコンタクトホール115Aにおいて、前記コンタクトホール115A中に形成されたポリシリコンコンタクトプラグ116Aを介して前記拡散領域111aとコンタクトする。
一方前記層間絶縁膜115上には前記拡散領域111bに対応してMIM構造のメモリセルキャパシタ117が形成されており、前記MIMキャパシタ117は、前記拡散領域111bに、前記層間絶縁膜115中に形成されたコンタクトホール115Bにおいて、前記コンタクトホール115B中に形成されたポリシリコンコンタクトプラグ116Bを介してコンタクトする。
前記メモリセルキャパシタ117は、前記層間絶縁膜115上に形成され前記コンタクトプラグ116Bとコンタクトする下部電極117aと、前記下部電極117a上に形成されたキャパシタ絶縁膜117bと、前記キャパシタ絶縁膜117b上に形成された上部電極117cとよりなるが、本実施例のDRAM110では、前記キャパシタ絶縁膜117bが図2中、ステップ1のALD工程で形成されたAl23膜1171と、図2中、ステップ2のMOCVD工程で形成されたHfO2膜1172とより構成されている。
本実施例のDRAM110では、キャパシタ絶縁膜117bの主要部が高誘電体であるHfO2により構成されるため、メモリセルキャパシタ117に大きな容量を確保することができる。また前記下部電極117aの表面がALD法で形成されたAl23膜1171により一様に、優れたステップカバレッジで覆われるため、前記下部電極117aの表面が不規則であっても、キャパシタ絶縁膜117b中に欠陥等が導入されることがない。また、微細なDRAMメモリセルキャパシタのキャパシタンスを確保するために前記メモリセルキャパシタ117をトレンチ形状等、複雑な形状に形成した場合でも、キャパシタ絶縁膜1171中に欠陥が導入されるのを回避することができる。
[第2実施例]
図7は、本発明の第2実施例で使われる成膜装置200の構成を、また図8A,8Bは前記成膜装置200の概略的構成を示す。ただし図8Aは図7を簡素化した断面図、図8Bは図8Aの平面図を示す。
図7を参照するに、成膜装置200はアルミニウム合金よりなる外側容器201と前記外側容器201を覆うカバープレート201Aを含み、前記外側容器201と前記カバープレート201Aとにより画成される空間には、プロセス空間を画成する石英反応容器202が設けられている。
さらに前記プロセス空間の下端部は、被処理基板12を保持する基板保持台203により画成されており、前記基板保持台203は前記外側容器201から下方に延在し、また基板搬送口204Aを設けられた基板搬送部204内を、上端位置と下端位置との間で上下に昇降可能に設けられている。前記保持台203は、上端位置において前記石英反応容器202と共に、前記プロセス空間を画成する。
図示の状態では、前記保持台203は前記基板搬送部204中に下降しており、被処理基板12が前記基板搬送口204Aに対応する高さに位置しているのがわかる。この状態でリフタピン204Bを駆動することにより、基板12の出し入れが可能になる。
また前記保持台203は磁気シールを含む軸受け部205により回動自在に保持されており、さらに前記保持台203の上下動を可能にするために、前記保持台に結合された回動軸の回りにはベローズ206が設けられている。
前記カバープレート201Aは中央部が肉厚の構成となっており、このため前記外側容器201とカバープレート201Aとにより画成される前記空間は、前記保持台203が上端位置まで上昇した状態において被処理基板12が位置している中央部において高さ、すなわち容積が減少し、また両端部において徐々に高さが増大する構成を有するのがわかる。
図7の基板処理装置200では、これらプロセス空間の両端部に、それぞれ排気管207aおよび207bに連通した高速ロータリバルブ25A,25Bが設けられている。また、前記プロセス空間の両端部には、前記高速ロータリバルブ25Aあるいは25Bへのガス流路を整流するようにバーズビーク(鳥のくちばし)状に整形された処理ガスノズル83A,83Bが、それぞれ前記高速ロータリバルブ25Aおよび25Bに対向するように設けられている。
なお、図7の構成において前記基板保持台203の外周部は石英ガードリング203Aにより覆われている。
図8A,8Bに示すように前記処理ガスノズル83Bには酸素、有機Hf原料(Hf−MO),有機Al原料(TMA)およびArガスが、それぞれのバルブを介して供給され、また前記処理ガスノズル83AにはArガスとO3ガスとが、それぞれのバルブを介して供給される。
図9(A)〜(C)は図7の成膜装置200で使われる高速ロータリバルブ25A,25Bの構成を示す。
図9(A)を参照するに、前記高速ロータリバルブ25A,25B中には、円筒形状の弁体252A,252Bがそれぞれ回動自在に挿入されており、前記弁体252Aおよび252Bには図9(B),(C)に示すように開口部(1)〜(3)が形成されている。図9(A)では、前記高速ロータリバルブ25A,25Bの各々において、前記開口部(1)〜(3)の位置を矢印で示してある。
以下、図7の成膜装置200を使って行うALD工程を、図10(A)〜(D)および図11(E)〜(H)を参照しながら説明する。
図10(A)の工程では前記高速ロータリバルブ25A,25Bは図9(A)の状態に設定され、その結果、前記石英処理容器202内部の処理空間が、バルブ25A,25Bのいずれにおいても開口部(1)および(3)を通る経路により排気管207aあるいは207bへと排気される。また図10(A)の状態ではバルブ25A,25Bのいずれにおいても開口部(2)が処理ガス導入口83Aあるいは83Bに整合し、その結果、処理ガス導入口83A,83Bも開口部(3)および排気管207aあるいは207bを通って排気される。
次に図10(B)の工程では高速ロータリバルブ25Bの状態が図10(A)のまま、前記高速ロータリバルブ25Aの弁体252が、前記開口部(1)が排気管207aに連通するが開口部(2)〜(3)のいずれも前記処理空間あるいは処理ガス導入口83Bに連通しない位置に回転され、さらにバルブ19Bが開かれ、ライン16b中のTMAが前記処理ガス導入口83Bを介して前記処理空間中に導入される。導入されたTMAは前記処理空間中を被処理基板12の表面に沿って流れ、被処理基板12表面に吸着される。
次に図10(C)の工程において、前記高速ロータリバルブ25A,25B中の弁体252の位置をそのままに、処理容器202内部の処理空間が排気管207bへと排気される。また図10(C)の工程ではバルブ24Bが開かれ、ライン23b中のArパージガスが前記処理ガス導入口83Bへと導入され、その結果、処理ガス導入口83Bがパージされる。
さらに図10(D)の工程において前記高速ロータリバルブ25A中の弁体252が、図10(A)の状態に戻され、前記高速ロータリバルブ25Bの状態が、前記開口部(1)が排気管207bに連通するが、開口部(2)〜(3)のいずれも前記処理空間あるいは処理ガス導入口83Aに連通しない位置に回転され、処理容器202内部の処理空間が、高速ロータリバルブ25Aの開口部(1)および(3)を通って排気管207aへと排気される。また図10(D)の工程ではバルブ24Aが開かれ、ライン23a中のArパージガスが前記処理ガス導入口83Aへと導入され、その結果、処理ガス導入口83Aがパージされる。
次に図11(E)の工程において前記高速ロータリバルブ25A,25B中の弁体252がいずれも図10(A)の状態に戻され、前記処理容器202内部の処理空間が排気される。
次に図11(F)の工程において前記高速ロータリバルブ25Aの弁体252は図11(E)の状態のまま、前記高速ロータリバルブ25B中の弁体252が図10(D)と同じ位置に回転され、さらにバルブ19Aが開かれ、ライン16a中のオゾンガスが前記処理ガス導入口83Aを介して前記処理空間中に導入される。導入されたオゾンガスは前記処理空間中を被処理基板12の表面に沿って流れ、被処理基板12表面に吸着されたTMAを酸化し、1分子層の厚さのAl23膜を形成する。
次に図11(G)の工程において、前記高速ロータリバルブ25Aおよび25B中の弁体252の位置をそのままに保持し、前記処理容器202内部の処理空間が排気管207aへと排気される。また図11(G)の工程ではバルブ24Aが開かれ、ライン23a中のArパージガスが前記処理ガス導入口83Aへと導入され、その結果、処理ガス導入口83Aがパージされる。
さらに図11(H)の工程において前記高速ロータリバルブ25A,25B中の弁体252が図10(C)の状態に戻され、その結果、処理容器202内部の処理空間が排気管207bへと排気される。また図11(H)の工程ではバルブ24Bが開かれ、ライン23b中のArパージガスが前記処理ガス導入口83Bへと導入され、その結果、処理ガス導入口83Bがパージされる。
さらに図10(A)〜図11(H)の工程を繰り返すことにより、被処理基板12上にAl23膜の原子層成長が実現される。
本実施例では、先に説明した図2のフローチャートにおけるステップ1のALD工程において前記図10(A)〜11(H)の工程が行われるが、この工程は図12(A)〜(D)に示すように簡素化することもできる。
すなわち図12(A)の工程において前記図10(B)にて説明したように前記処理ガスノズル83BからTMAガスが処理容器202内部に供給され、TMA分子が被処理基板12の表面に化学吸着される。その後で図12(B)の工程において図10(C)において説明したように前記処理ガスノズル83BからArガスが供給され、前記処理容器202がパージされる。
さらに図12(C)の工程で図11(F)において説明したように前記処理ガスノズル83AからO3ガスが処理容器202内部に供給され、先に化学吸着しているTMA分子を酸化する。さらに図12(D)の工程で図11(G)において説明したように前記処理ガスノズル83BからArガスが供給され、前記処理容器202がパージされる。
このような工程を繰り返して、先に図4(A)で説明した構造が形成された後、図13の工程において前記被処理基板12が回転され、さらに前記処理ガスノズル83Bから酸素ガスと有機Hf原料とが供給され、前記ALD−Al23膜上にHfO2膜が形成される。
本実施例においても、ALD工程とMOCVD工程とを同一の基板温度で実行できるようにそれぞれの工程の原料ガスを選ぶことにより、同一の堆積装置内において、連続して、被処理基板を途中で大気に曝すことなく、ステップカバレッジのよい高品質の膜を、効率よく形成することが可能になる。
なお、本実施例においても、先に説明した様々な原料ガスを組み合わせて使うことが可能である。
以上、本発明を好ましい実施例について説明したが、本発明は上記の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
10 成膜装置
11 処理容器
12 被処理基板
13A,13B 処理ガス導入口
14A,14B 排気口
15A,15B コンダクタンスバルブ
16A,16B 切替バルブ
100 シリコン基板
101 酸化膜
102 TiN膜
103 ALD−Al23
104 MOCVD−HfO2
110 DRAM
111 シリコン基板
111A 素子領域
112 素子分離構造
113 ゲート絶縁膜
114 ゲート電極
115 層間絶縁膜
116 ビットライン
117 メモリセルキャパシタ
117a 下部電極
117b キャパシタ絶縁膜
117c 上部電極
1171 ALD膜
1172 MOCVD膜
201 外側容器
201A カバープレート
202 石英反応容器
203 基板保持台
204 基板搬送室
205 軸受け
206 ベローズ

Claims (16)

  1. 処理容器中に被処理基板を導入する工程と、
    前記処理容器中に少なくとも第1および第2の処理ガスを交互に、間にパージ工程を介在させながら導入し、前記被処理基板表面に第1の膜を形成する工程と、
    前記第1の膜を形成する工程の後、前記処理容器中に複数の原料ガスを同時に導入し、前記第1の膜上に第2の膜を形成する工程とよりなり、
    前記第1の膜を形成する工程は、前記被処理基板を静止させた状態で実行され、前記第2の膜を形成する工程は、前記被処理基板を回転させながら実行されることを特徴とする成膜方法。
  2. 前記第1の膜を形成する工程は、前記処理容器中に、前記被処理基板の一方の側から前記処理ガスを導入し、導入された前記処理ガスを前記被処理基板の他方の側から排気する工程を含むことを特徴とする請求項1記載の成膜方法。
  3. 前記第1の膜を形成する工程は、前記処理容器中に、前記被処理基板の第1の側に設けられた前記第1のガス導入口から前記第1の処理ガスを導入し、前記第1の処理ガスを前記被処理基板の第2の側に設けられた第1の排気口から排気する第1のサブステップと、前記被処理基板の第2の側に設けられた前記第2のガス導入口から前記第2の処理ガスを導入し、前記第2の処理ガスを前記被処理基板の前記第1の側に設けられた第2の排気口から排気する第2のサブステップとよりなることを特徴とする請求項1または2記載の成膜方法。
  4. 前記第1の膜は、シリコン酸化膜、シリコン窒化膜およびシリコン酸窒化膜のいずれかであり、前記第2の膜は、Zr,Hf,Al,La,Y,TaおよびTiよりなる群より選ばれる一または複数の金属元素を含む金属酸化物膜よりなることを特徴とする請求項1〜3のうち、いずれか一項記載の成膜方法。
  5. 前記第1の処理ガスは、H2Si[N(CH322と,(C252SiH2と,(CH32SiCl2と,(CH32Si(OC252と,(CH32Si(OCH32と,(CH32SiH2と、C25Si(OC253と,(CH33SiSi(CH33と,HN [Si(CH332と,(CH3)(C65)SiCl2と,CH3SiH3と,CH3SiCl3と,CH3Si(OC253と,CH3Si(OCH33と,C65Si(Cl)(OC252と,C65Si(OC253と,(C254Siと,Si[N(CH324と,Si(CH34と,Si(C253Hと,(C253SiN3と,(CH33SiClと,(CH33SiOC25と,(CH33SiOCH3と,(CH33SiHと、(CH33SiN3と,(CH33(C23)Siと,SiH[N(CH323と,SiH[N(C2523と,Si(CH3COO)4と,Si(OCH34と,Si(OC254と,Si(I−OC374と,Si(t−OC494と,Si(n−OC494と、Si(OC253Fと,HSi(OC253と,Si(I−OC373Fと,Si(OCH33Fと,HSi(OCH33と,H2SiCl2と,Si2Cl6と,Si26と,SiF4と,SiCl4と,SiBr4と、HSiCl3と,SiCl3Fと,Si38と,SiH2Cl2と,Si(C252Cl2と,SiH4と,SiHCl3とよりなる群より選択されることを特徴とする請求項1〜4のうち、いずれか一項記載の成膜方法。
  6. 前記第1の膜はAl23膜であり、前記第2の膜は、Zr,Hf,Al,La,Y,TaおよびTiよりなる群より選ばれる一または複数の金属元素を含む金属酸化物膜よりなることを特徴とする請求項1〜3のうち、いずれか一項記載の成膜方法。
  7. 前記第1の処理ガスは、(C252AlN3と,(C252AlBrと,(C252AlClと,(C252AlIと,(I−C492AlHと,(CH32AlNH2と,(CH32AlClと,(CH32AlHと,(CH32AlH:N(CH3225と,AlH3:N(CH3225と,Al(C25)Cl2と,Al(CH3)Cl2と,Al(C253と,Al(I−C493と,Al(I−OC493と,AlCl3と,Al(CH33と,AlH3:N(CH33と,Al(AcAc)3と,Al(DPM)3と,Al(HFA)3と,Al(OC253と,Al(I−OC373と,Al(OCH33と,Al(n−OC493と,Al(n−OC373と,Al(sec−OC43と,Al(t−OC493とよりなる群から選ばれることを特徴とする請求項1〜3および6のうち、いずれか一項記載の成膜方法。
  8. 前記第2の処理ガスは、H2Oと,O3と,酸素ラジカルと,窒素ラジカルと,NOガスと,N2Oガスと,NOラジカルとよりなる群より選択されることを特徴とする請求項1〜5のうち、いずれか一項記載の成膜方法。
  9. 前記第2の処理ガスは、O2とO3とH2Oとよりなる群より選択されることを特徴とする請求項1〜3,6,7のうち、いずれか一項記載の成膜方法。
  10. 前記第2の膜の原料ガスは、Zr(I−OC374と,Zr(n−OC494と,Zr(t−OC494と,Zr(AcAc)4と,Zr(DPM)4と,Zr(O−iPr)(DPM)3と,Zr(HFA)4と,Zr(BH44と,Zr(N(CH324と,Zr(N(C2524とよりなる群より選ばれることを特徴とする請求項1〜9のうち、いずれか一項記載の成膜方法。
  11. 前記第2の膜の原料ガスは、(C252AlN3と,(C252AlBrと,(C252AlClと,(C252AlIと,(I−C492AlHと,(CH32AlNH2と,(CH32AlClと,(CH32AlHと,(CH32AlH:N(CH3225と,AlH3:N(CH3225と,Al(C25)Cl2と,Al(CH3)Cl2と,Al(C253と,Al(I−C493と,Al(I−OC493と,AlCl3と,Al(CH33と,AlH3:N(CH33と,Al(AcAc)3と,Al(DPM)3と,Al(HFA)3と,Al(OC253と,Al(I−OC373と,Al(OCH33と,Al(n−OC493と,Al(n−OC373と,Al(sec−OC43と,Al(t−OC493と,AlBr3とよりなる群から選ばれることを特徴とする請求項1〜9のうち、いずれか一項記載の成膜方法。
  12. 前記第2の膜の原料ガスは、Y(AcAc)3と,Y(DPM)3と,Y(O−iPr)(DPM)2と,Y(HFA)3と,Cp3Yとよりなる群から選ばれることを特徴とする請求項1〜9のうち、いずれか一項記載の成膜方法。
  13. 前記第2の膜の原料ガスは、Hf(AcAc)4と,Hf(DPM)4と,Hf(O−iPr)(DPM)3と,Hf(HFA)4と,Hf[N(C2524と,Hf[N(CH324と、Hf(t−OC494とHf[N(CH3)(C25)]4よりなる群から選ばれることを特徴とする請求項1〜9のうち、いずれか一項記載の成膜方法。
  14. 前記第2の膜の原料ガスは、Ti(OCH34と,Ti(OC254と,Ti(I−OC374と,Ti(n−OC374と,Ti(n−OC494と,Ti(AcAc)4と,Ti(AcAc)2Cl2と,Ti(DPM)4と,Ti(DPM)2Cl2と,Ti(O−iPr)(DPM)3と,Ti(HFA)2Cl2とよりなる群から選ばれることを特徴とする請求項1〜9のうち、いずれか一項記載の成膜方法。
  15. 前記第2の膜の原料ガスは、La(OCH33と,La(OC253と,La(I−OC373と,Cp3Laと,MeCp2Laと,La(DMP)3と,La(HFA)3と,La(AcAc)3とよりなる群から選ばれることを特徴とする請求項1〜9のうち、いずれか一項記載の成膜方法。
  16. 前記第2の膜の原料ガスは、Cp(C88)Taと,Cp2Ta[N(CH322と,Cp2TaCl2と,(C25)Ta(N32と,Ta[N(C2525と,Ta[N(CH325と,Ta(OC255とよりなる群から選ばれることを特徴とする請求項1〜9のうち、いずれか一項記載の成膜方法。
JP2009178219A 2009-07-30 2009-07-30 成膜方法 Expired - Fee Related JP5011355B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009178219A JP5011355B2 (ja) 2009-07-30 2009-07-30 成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009178219A JP5011355B2 (ja) 2009-07-30 2009-07-30 成膜方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003172438A Division JP4410497B2 (ja) 2003-06-17 2003-06-17 成膜方法

Publications (2)

Publication Number Publication Date
JP2009246405A JP2009246405A (ja) 2009-10-22
JP5011355B2 true JP5011355B2 (ja) 2012-08-29

Family

ID=41307904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009178219A Expired - Fee Related JP5011355B2 (ja) 2009-07-30 2009-07-30 成膜方法

Country Status (1)

Country Link
JP (1) JP5011355B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012126976A (ja) * 2010-12-16 2012-07-05 Ulvac Japan Ltd 真空成膜装置及び成膜方法
JP2012126977A (ja) * 2010-12-16 2012-07-05 Ulvac Japan Ltd 真空成膜装置及び成膜方法
US9460912B2 (en) * 2012-04-12 2016-10-04 Air Products And Chemicals, Inc. High temperature atomic layer deposition of silicon oxide thin films
SG11201703195QA (en) * 2014-10-24 2017-05-30 Versum Materials Us Llc Compositions and methods using same for deposition of silicon-containing film

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120625B2 (ja) * 1984-08-08 1995-12-20 新技術事業団 化合物半導体単結晶薄膜の形成方法
JP2577544B2 (ja) * 1984-08-08 1997-02-05 新技術事業団 半導体装置の製造方法
KR100287180B1 (ko) * 1998-09-17 2001-04-16 윤종용 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
JP2003502878A (ja) * 1999-06-24 2003-01-21 ナーハ ガジル、プラサード 原子層化学気相成長装置
JP4727085B2 (ja) * 2000-08-11 2011-07-20 東京エレクトロン株式会社 基板処理装置および処理方法
WO2002023614A1 (fr) * 2000-09-18 2002-03-21 Tokyo Electron Limited Procede de formation d'un film d'isolant de grille, appareil pour la formation d'un film d'isolant de grille et outil combine
US6660660B2 (en) * 2000-10-10 2003-12-09 Asm International, Nv. Methods for making a dielectric stack in an integrated circuit
JP4617574B2 (ja) * 2001-01-16 2011-01-26 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US6756318B2 (en) * 2001-09-10 2004-06-29 Tegal Corporation Nanolayer thick film processing system and method
JP2004047660A (ja) * 2002-07-11 2004-02-12 Hitachi Ltd 成膜装置及び成膜方法
JP2004176081A (ja) * 2002-11-25 2004-06-24 Matsushita Electric Works Ltd 原子層堆積法による光学多層膜の製造方法
US7713592B2 (en) * 2003-02-04 2010-05-11 Tegal Corporation Nanolayer deposition process

Also Published As

Publication number Publication date
JP2009246405A (ja) 2009-10-22

Similar Documents

Publication Publication Date Title
JP4410497B2 (ja) 成膜方法
US7220461B2 (en) Method and apparatus for forming silicon oxide film
JP5181100B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP5513767B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および半導体装置
KR100861851B1 (ko) 실리콘 산화막 형성 방법 및 장치
JP5721952B2 (ja) 半導体装置、半導体装置の製造方法および基板処理装置
KR101537946B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치
JP2012195513A (ja) プラズマ処理装置
JP5719138B2 (ja) 半導体装置の製造方法および基板処理方法
WO2012073938A1 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
JP6150506B2 (ja) 成膜方法
JP2010212627A (ja) 成膜装置、成膜方法及び記憶媒体
KR102396170B1 (ko) 반도체 장치의 제조 방법 및 성막 장치
JP5447632B2 (ja) 基板処理装置
KR101946124B1 (ko) Dram 커패시터의 하부 전극 및 그 제조 방법
JP2006190787A (ja) 基板処理装置及び半導体デバイスの製造方法
JP5011355B2 (ja) 成膜方法
JP4180948B2 (ja) 基板処理装置および基板処理方法、ガスノズル
CN102703877A (zh) 成膜方法、成膜装置
KR20050016682A (ko) 피처리체의 산화방법
JP5801916B2 (ja) 半導体装置の製造方法、基板処理方法、および基板処理装置
KR20180016304A (ko) 성막 방법 및 성막 시스템, 그리고 표면 처리 방법
WO2006095560A1 (ja) 基板処理方法、記録媒体および基板処理装置
CN101238550A (zh) 形成w类膜、形成栅极电极以及制造半导体装置的方法
JP5944549B2 (ja) 半導体装置の製造方法、基板処理装置および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

R150 Certificate of patent or registration of utility model

Ref document number: 5011355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees