JP5098151B2

JP5098151B2 - 薄膜トランジスタの製造方法

Info

Publication number: JP5098151B2
Application number: JP2005315785A
Authority: JP
Inventors: 真人今; 宏柊元; 守石崎; 学伊藤
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 2005-10-31
Filing date: 2005-10-31
Publication date: 2012-12-12
Anticipated expiration: 2025-10-31
Also published as: JP2007123661A

Description

本発明は、電子回路を構成する素子として用いることができる、ＩｎＧａＳｎＯ_ｘ（４≦ｘ≦５）を主たる構成成分とする非単結晶材料を活性層として用いる薄膜トランジスタに関する。

電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等各種のスイッチング素子として用いられ、特に薄膜化したものは薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）としてよく知られている。

これらトランジスタの活性層には、シリコンまたはシリコン化合物が広く用いられている。高速動作が必要な高周波増幅素子、集積回路用素子等には、シリコン単結晶が用いられ、また、低速動作で充分な表示素子用には、大面積化の要求からアモルファスシリコンが使われている。

紙の代替として期待されるフレキシブルディスプレイには、フレキシブル基板を用いることが要求される。このような基板は一般に耐熱温度が低いため、プロセス温度のさらなる低下が要求される。アモルファスシリコン薄膜の作製にはＣＶＤが広く用いられており、特にプラズマＣＶＤではプラズマが原料ガスであるシランを分解するため、熱ＣＶＤと比較して低い温度で成膜できるが、それでも２００〜３００℃の反応温度が必要である。

近年、室温成膜が可能で電界効果移動度がアモルファスシリコンと同等以上の酸化物半導体ＩｎＧａＺｎＯ_４が発表され、薄膜トランジスタの活性層としての可能性が示された。（例えば、非特許文献１を参照。）

ＩｎＧａＺｎＯ_４は透明導電膜として知られていた材料であるが、成膜時に酸素分圧を制御することでキャリア源となっている酸素空孔を低減し、ｏｆｆ電流を低減させることに成功している。また容易にアモルファス状態が得られるため、フレキシブルディスプレイへの応用に適している。

K.Nomura，H.Ohta，A.Takagi，T.Kamiyama，M.Hirano，H.Hosono，「Ｎａｔｕｒｅ」，２００４年１１月２５日，４３２，ｐ．４８８−４９２

ディスプレイへの応用には、大面積に均一成膜が可能なスパッタ法が適しているが、薄膜トランジスタの活性層にこのＩｎＧａＺｎＯ_４を用いると、表示素子として必要な電界効果移動度１ｃｍ^２／Ｖ・ｓ付近の電界効果移動度が得られる酸素流量の範囲は非常に狭く（図１参照）、製品にばらつきが生じてしまうという問題があった。

本発明は、係る従来技術の状況に鑑みてなされたもので、成膜時のプロセスウィンドウが充分に広い材料を用いることで、個々の製品の性能のばらつきを低く抑えることが可能となる、室温成膜可能な薄膜トランジスタを提供することを目的とする。

上記の課題を達成するために、まず第１の発明は、ＩｎＧａＳｎＯｘ（４≦ｘ≦５）薄膜を活性層に用いた薄膜トランジスタの製造方法であって、前記ＩｎＧａＳｎＯｘ（４≦ｘ≦５）薄膜をスパッタ法で形成し、前記スパッタ法に用いるターゲットとして、ＩｎＧａＳｎＯ _５ターゲットを用い、前記スパッタ法における酸素流量比が２〜４％であることを特徴とする薄膜トランジスタの製造方法である。スパッタ法を用いることで大面積に均一成膜することが可能になる。また、ＩｎＧａＳｎＯ _５ターゲットを用いることでＩｎＧａＳｎＯｘ（４≦ｘ≦５）薄膜の形成が容易になる。また、酸素流量比、すなわち酸素流量／（Ａｒ流量＋酸素流量）を２〜４％とすることでおよそ１ｃｍ ^２／Ｖ・ｓ程度の移動度が安定して得られる。

また、第２の発明は、前記ＩｎＧａＳｎＯｘ（４≦ｘ≦５）が非単結晶薄膜であることを特徴とする請求項１記載の薄膜トランジスタの製造方法である。非単結晶材料にすることで曲げに対する耐性が高まり、フレキシブルディスプレイへの応用が可能となる。

また、第３の発明は、前記薄膜トランジスタの基板がフレキシブル基板であることを特
徴とする請求項１または２に記載の薄膜トランジスタの製造方法である。適当なゲート絶縁膜や電極材料を選定しこれらも含めフレキシブル基板上に形成することで、トランジスタを含めた基板全体を曲げることが可能になる。

以上の構成から、本発明には、以下の効果がある。
薄膜トランジスタの活性層の材料としてＩｎＧａＳｎＯ_ｘ（４≦ｘ≦５）を用いることで、フレキシブル基板上に室温で非単結晶材料ＩｎＧａＳｎＯ_ｘ（４≦ｘ≦５）半導体を、広いプロセスウィンドウで成膜することが可能になり、曲がる薄膜トランジスタを製品間のばらつきを最小限に抑えて作製することが可能になる。

本発明の実施の形態について、図１及び図２を用いて以下詳細に説明する。

本発明の薄膜トランジスタの一例を、図１に示す。本実施の形態ではボトムゲート型であるが、トップゲート型でもよい。図２の例では、活性層４にＩｎＧａＳｎＯ_ｘ（４≦ｘ≦５）を用いている。

次に製造方法について図２を用いて説明する。まず、基板１を用意する（図３（ａ））。基板１の材料としては、軽量、フレキシブルなプラスチック基板を用いることができるが、ガラス基板やシリコン基板なども使用できる。フレキシブルなプラスチック基板としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン等が使用可能である。ただし、密着性向上のためにＵＶやプラズマ等による表面処理を行うとよい。

次に基板１上にゲート電極２を形成する（図３（ｂ））。ゲート電極の材料や作製法、パターニング方法は問わない。金属、合金や透明導電膜のマスク蒸着（スパッタを含む）やスクリーン印刷等が一例として挙げられる。スクリーン印刷の場合、Ｐｔ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ等の金属のペーストや、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体ペーストを使用できる。

次にゲート絶縁膜３を作製する（図３（ｃ））。ゲート絶縁膜３の材料や作製法、パターニング法は問わない。例えば、ＳｉＯ_２、ＳｉＮ、Ａｌ_２Ｏ_３等が使用できるが、ＨｆＯ_２やＹ_２Ｏ_３などの高誘電率（ｈｉｇｈ−ｋ）材料を用いるのが好ましい。

次に活性層４を形成する（図３（ｄ））。材料にはＩｎＧａＳｎＯ_ｘ（４≦ｘ≦５）を用いる。形成方法は大面積均一成膜ができるスパッタ法が好ましく、ＩｎＧａＳｎＯ_５ターゲットを用いると容易に形成できる。パルスレーザーデポジション（ＰＬＤ）など他の方法でも可能である。

次にソース・ドレイン電極５を形成し、薄膜トランジスタが完成する（図３（ｅ））。ソース・ドレイン電極の材料や作製法、パターニング方法は問わない。金属、合金や透明導電膜のマスク蒸着（スパッタを含む）やスクリーン印刷等が一例として挙げられる。スクリーン印刷の場合、Ｐｔ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ等の金属のペーストや、ＰＥＤＯＴ、ＰＡＮＩ等の有機導電体ペーストを使用できる。

ＩｎＧａＳｎＯ_ｘ（４≦ｘ≦５）を活性層として用いると、酸素流量比が２％〜４％の広範囲でおよそ１ｃｍ^２／Ｖ・ｓ程度の移動度が安定して得られる。

基板１としてＰＥＮを用い（図３（ａ））、これに錫ドープインジウム酸化物（ＩＴＯ）をＤＣマグネトロンスパッタ法により５０ｎｍの膜厚で成膜し、パターニングしてゲート電極２を形成した（図３（ｂ））。パターニングには一般的なリソグラフィーを用い、ウェットエッチングによってＩＴＯ層を加工した。次にプラズマＣＶＤを用いて５０℃以下の基板温度でＳｉＯ_２を３００ｎｍ形成し、ゲート絶縁膜３とした（図３（ｃ））。ＩｎＧａＳｎＯ_５ターゲットを用いてＲＦマグネトロンスパッタ法により酸素流量比（酸素流量／（Ａｒ流量＋酸素流量））２％でＩｎＧａＳｎＯ_ｘ（４≦ｘ≦５）薄膜を５０ｎｍ成膜し、一般的なリソグラフィーを用いてパターニングし、活性層４を形成した（図３（ｄ））。最後にＩＴＯをＤＣマグネトロンスパッタ法により５０ｎｍの膜厚で成膜し、パターニングしてソース・ドレイン電極５を形成し（図３（ｅ））、非単結晶薄膜トランジスタが完成した（図２）。チャネル長は５０μｍ、チャネル幅は８００μｍである。

この素子の電界効果移動度を測定した結果、１ｃｍ^２／Ｖ・ｓが得られた。

同様に酸素流量比４％及び６％で素子を作製し、それぞれ１．４及び０．０１ｃｍ^２／Ｖ・ｓが得られた。

このような薄膜トランジスタの活用例としては、フレキシブルディスプレイなどが挙げられる。

本発明の薄膜トランジスタの構成例を示す側面断面図である。本発明の薄膜トランジスタの製造工程の一例を示す側面断面図である。ＩｎＧａＺｎＯ_４と本発明のＩｎＧａＳｎＯ_ｘ（４≦ｘ≦５）の成膜時の酸素流量比と作製したデバイスの電界効果移動度の関係を示す図である。

符号の説明

１・・・基板
２・・・ゲート電極
３・・・ゲート絶縁膜
４・・・活性層
５・・・ソース・ドレイン電極

Claims

ＩｎＧａＳｎＯｘ（４≦ｘ≦５）薄膜を活性層に用いた薄膜トランジスタの製造方法であって、前記ＩｎＧａＳｎＯｘ（４≦ｘ≦５）薄膜をスパッタ法で形成し、前記スパッタ法に用いるターゲットとして、ＩｎＧａＳｎＯ _５ターゲットを用い、前記スパッタ法における酸素流量比が２〜４％であることを特徴とする薄膜トランジスタの製造方法。
前記ＩｎＧａＳｎＯｘ（４≦ｘ≦５）が非単結晶薄膜であることを特徴とする請求項１記載の薄膜トランジスタの製造方法。
前記薄膜トランジスタの基板がフレキシブル基板であることを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。