JP5076831B2 - 光基板及びその製造方法 - Google Patents
光基板及びその製造方法 Download PDFInfo
- Publication number
- JP5076831B2 JP5076831B2 JP2007302606A JP2007302606A JP5076831B2 JP 5076831 B2 JP5076831 B2 JP 5076831B2 JP 2007302606 A JP2007302606 A JP 2007302606A JP 2007302606 A JP2007302606 A JP 2007302606A JP 5076831 B2 JP5076831 B2 JP 5076831B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- pattern
- mirror
- mounting
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Description
このうち光素子は、端面型光素子と面型光素子の2種類に分けられ、それぞれ素子の光軸構造が90°異なるため、それぞれに応じた光結合構造が必要となる。また、面型光素子を用いる場合は、光配線の光路と素子の受発光部が90°異なるため、光路を曲げるためのミラー構造部が必要となる。
また、光ファイバの先に45°ミラー構造を実装し、光素子に光を入出射させるという方法もある(たとえば特許文献2参照)。
また、上記特許文献2に開示される従来技術では、光基板全体は薄くなるが、やはりミラー構造の位置合わせ、光ファイバの位置合わせが難しく、さらに光素子と光配線間の光路長が長くなり、損失が大きくなるという問題がある。
また、通常は絶縁樹脂上に形成される光配線とミラー構造を絶縁樹脂と同一平面上に形成できるので、光基板全体の薄化も実現でき、高密度実装が可能である。
まず、図1に示すように、銅箔11の片面に感光性絶縁樹脂12を塗布したものを用意する。ここで、感光性絶縁樹脂としては、紫外線硬化型アクリル樹脂、紫外線硬化型エポキシ樹脂、あるいは、紫外線硬化型エポキシアクリレートなどを選択することができる。
次に図2において、銅箔層のもう一方の面にドライフィルムレジスト13を塗布し、銅箔面に形成されたドライフィルムレジストに配線パターン、ワイヤーボンディングパッドパターン、光素子実装用パターンを、感光性絶縁樹脂層に少なくともビアホールパターンとミラー構造、光配線の位置合わせを目的とした孔を形成するために、フォトリソグラフィー技術を用いてパターニングする。その後、感光性絶縁樹脂12を硬化させるために、熱風オーブンにて180°C、1時間熱キュアを行う。
次いで、図3において、熱キュアによって発生した反りの軽減、ハンドリング性の向上、ビアホールの酸化防止を目的として、キャリアフィルム14を感光性絶縁樹脂層12側に貼付する。
キャリアフィルム14としては、一般に用いられている様々な高分子材料を選択することができる。具体的には、カーボネート材料、エポキシ材料、アクリル材料、イミド材料、ウレタン材料、シリコン材料、無機フィラー混入有機材料などが選択可能であるが、これらに限定されるものではない。また、キャリアフィルム14上に紫外線剥離型の粘着層を設けるものとしても良い。貼付の方法としては、熱圧着ラミネート、プレス、手張りなどが挙げられる。
なお、金メッキ18はボンディングパット、光素子実装用パットの酸化防止かつワイヤーボンディング性、半田付き性の向上のために形成されるものであり、必ずしも金メッキに限定されるものではない。
次に図7において、コントロールIC21と熱硬化型絶縁樹脂層15とを粘着シートにより固着後、ワイヤーボンディングにより、コントロールIC21のパッドとボンディングパッドパターンとを金線22により結線する。
ダミーフィルムとしては、カーボネート材料、エポキシ材料、アクリル材料、イミド材料、ウレタン材料、シリコン材料、無機フィラー混入有機材料などを選択可能であるが、必ずしもこれらに限定されるものではない。
また、光素子20としては、単チャンネル及び複数チャンネルのいずれの光素子でも良い。より具体的には、端面発光型LD、面発光型LD、面受光型PDなどを使用することができる。
この例では、光基板全体を封止樹脂にて封止しているが、必ずしも封止しなくともよい。またその場合は、光素子を実装する前に、ミラー構造、光配線を実装し、その後、光素子を実装することが望ましい。
ミラー構造24、光配線25は接着剤にて取り付ける。ミラー構造24としては、金属ミラー、ポリマーミラー、シリコンミラー、ガラスミラー、前記ミラーを用いたミラーブロックなどが好ましい。また、光配線25としては、単層、あるいは、複層いずれでも良く、また、マルチモードでもシングルモードでも良い。接着剤としては、アクリル系、エポキシ系、ウレタン系などが選択可能であるが、必ずしもこれらに限定されるものではない。シート状でも液状でも構わない。
図12〜図21は実施例1を示している。
最初に、厚さ12μmの銅箔31(日本電解社製 USLP)の片面に、厚さ25μmの感光性絶縁樹脂32(新日鐵化学製 PDF300G)をキャスティングにより形成した(図12)。銅箔層のもう一方の面にドライフィルムレジスト33(旭化成製AQ1058)を塗布した。次に銅箔面に塗布されたドライフィルムレジスト33に配線パターン、ワイヤーボンディングパッドパターン、光素子実装用パターンを、感光性絶縁樹脂層に少なくともビアホールパターンとミラー、光配線の位置あわせを目的とした孔を形成するために、フォトリソグラフィー技術を用いてパターニングした(図13)。その後、感光性絶縁樹脂32を硬化させるために、熱風オーブンにて180°C、1時間熱キュアを行った。
次にキャリアフィルム34を通じて粘着材層にUV露光を行い、粘着材をある程度硬化させ、ワイヤーボンディング時の結線の安定性、エッチング液への耐性、及び剥離性を向上させた。続いてパターニングされたドライフィルムレジスト33をマスクとして、銅箔層を塩化第2鉄液によりエッチングした後、ドライフィルムレジスト33を剥離した。そして、ボンディングパッドパターン部36、光素子実装用パターン37を除いた銅箔面に熱硬化型絶縁樹脂35(アサヒ化研製 CCR-240GS)をスクリーン印刷により形成した(図15)。
その後、露出したボンディングパッドパターン部36、光素子実装用パターン37に電解めっきにより金めっき38を形成した(図16)。
次にミラー44、光配線を実装した。ミラー44は、アルミを切削しミラー面を形成し、ミラー面をバフ研磨で平滑にすることによって作成した。また、光配線は、光導波路45(エヌ・ティ・ティ・アドバンステクノロジ株式会社製 マルチモードエポキシ系光導波路フィルム)と光ファイバ46(古河電工株式会社製 マルチモード光ファイバ)を使用した(図21)。
以上の工程によって、光基板を作成した。この実施例1では、光学特性評価の結果、各チャンネルで0.7〜1.0dBの損失のみで、安定した光出力を確認することができた。
図22、図23は実施例2を示している。
実施例1と同様の工程にて、ミラー、光配線実装前まで作成した。ミラーブロック51と光ファイバ52(古河電工株式会社製 マルチモード光ファイバ)を実装した(図22)。ミラーブロック51は、アルミを切削しミラー面を形成し、ミラー面をバフ研磨で平滑にすることによってミラー53を形成し、それを直方体の型にいれ、間隙部に透明樹脂54(Epoxy Technology社製 Epo−Tec)を充填することによって作成した(図23)。
以上の工程によって、光基板を作成した。この実施例2では、光学特性評価の結果、各チャンネルで0.5〜0.8dBの損失のみで、安定した光出力を確認することができた。
図24、図25は実施例3を示している。
実施例1と同様な工程にて、コントロールIC実装まで作成した。次に、ミラー61と光配線62を実装した(図24)。その後、光素子63を実装し、ミラー61を介した光配線62と光素子63間の光路の間隙に透明樹脂64(Epoxy Technology社製 Epo-Tec)を充填することによって作成した(図25)。光配線62は、光ファイバ(古河電工株式会社製 マルチモード光ファイバ)を使用した。
以上の工程によって、光基板を作成した。この実施例3では、光学特性評価の結果、各チャンネルで0.5〜0.8dBの損失のみで、安定した光出力を確認することができた。
以上のような方法を用いることにより、光配線とミラー構造の実装において位置合わせを安価で精度よくでき、光損失が少なくなる方法を提供することができる。また、光基板全体の薄化も実現でき、高密度実装も可能となる。
Claims (5)
- 光素子及び光配線と、前記光素子と前記光配線とを光結合する45°ミラーと、前記光素子のコントロールICを有する光基板であって、
配線パターン、ワイヤーボンディングパッドパターン及び光素子実装用パターンとが設けられた金属箔層と、
前記金属箔層の一方の面に形成され、前記配線パターン及び前記ワイヤーボンディングパッドパターンに通じるビアホールパターンと、前記一方の面に沿った方向において前記光素子実装用パターンに近接し前記45°ミラーを厚さ方向に埋没状態に収容するミラー実装用の位置合わせ開口部と、前記一方の面に沿った方向において前記ミラー実装用の位置合わせ開口部に近接し前記光配線を厚さ方向に埋没状態に収容する光配線実装用の位置合わせ開口部とを有する感光性樹脂層と、
前記金属箔層の他方の面に形成され、前記ワイヤーボンディングパッドパターン及び光素子実装用パターンを除く領域を覆う熱硬化型絶縁樹脂層とを備え、
前記光素子は、前記光素子実装用パターンと電気的に接続され前記他方の面に沿った方向において前記光配線実装用の位置合わせ開口部に近接して前記熱硬化型絶縁樹脂層上に実装され、
前記コントロールICは、前記ワイヤーボンディングパッドパターンと電気的に接続されて前記熱硬化型絶縁樹脂層上に実装され、
前記45°ミラーは、該45°ミラーの反射面が前記光素子の受発光面に対向するようにして前記ミラー実装用の位置合わせ開口部に実装され、
前記光配線は、前記45°ミラーの反射面に対向するようにして前記光配線実装用の位置合わせ開口部に実装されている、
ことを特徴とする光基板。 - 前記光配線として光ファイバを用いたことを特徴とする請求項1記載の光基板。
- 前記45°ミラーとして、金属ミラー、シリコンミラー、樹脂ミラー、ミラーブロックの少なくとも1つを用いたことを特徴とする請求項1記載の光基板。
- 光素子及び光配線と、前記光素子と前記光配線とを光結合する45°ミラーと、前記光素子のコントロールICを有する光基板の製造方法であって、
銅箔の一方の面に感光性絶縁樹脂をコーティングし、前記銅箔の他方の面にフォトレジストを塗布する工程と、
前記フォトレジストに配線パターン、ワイヤーボンディングパッドパターン及び光素子実装用パターンをパターニングする工程と、
前記感光性絶縁樹脂に、前記配線パターン及び前記ワイヤーボンディングパッドパターンに通じるビアホールパターンと、前記コーティングされた前記感光性絶縁樹脂の面に沿った方向において前記光素子実装用パターンに近接し前記45°ミラーを厚さ方向に埋没状態に収容するミラー実装用の位置合わせ開口部と、前記コーティングされた前記感光性絶縁樹脂の面に沿った方向において前記ミラー実装用の位置合わせ開口部に近接し前記光配線を厚さ方向に埋没状態に収容する光配線実装用の位置合わせ開口部とを形成する工程と、
前記パターニングされたフォトレジストをマスクとして前記銅箔に前記配線パターンと前記ワイヤーボンディングパッドパターン及び前記光素子実装用パターンを形成する工程と、
前記フォトレジストを剥離した後、前記ワイヤーボンディングパッドパターン及び前記光素子実装用パターンの領域を除く前記銅箔上に熱硬化型絶縁樹脂層を形成する工程と、
前記光配線実装用の位置合わせ開口部に前記光配線を実装し、前記ミラー実装用の位置合わせ開口部に前記45°ミラーを実装し、さらに前記ワイヤーボンディングパッドパターンとワイヤーボンディングされるコントロールIC及び前記光素子実装用パターンと電気的に接続される光素子を実装する工程と、
を有することを特徴とする光基板の製造方法。 - 光素子及び光配線と、前記光素子と前記光配線とを光結合する45°ミラーと、前記光素子のコントロールICを有する光基板の製造方法であって、
銅箔の一方の面に感光性絶縁樹脂をコーティングし、前記銅箔の他方の面にフォトレジストを塗布する工程と、
前記フォトレジストに配線パターン、ワイヤーボンディングパッドパターン及び光素子実装用パターンをパターニングする工程と、
前記感光性絶縁樹脂に、前記配線パターン及び前記ワイヤーボンディングパッドパターンに通じるビアホールパターンと、前記コーティングされた前記感光性絶縁樹脂の面に沿った方向において前記光素子実装用パターンに近接し前記45°ミラーを厚さ方向に埋没状態に収容するミラー実装用の位置合わせ開口部と、前記コーティングされた前記感光性絶縁樹脂の面に沿った方向において前記ミラー実装用の位置合わせ開口部に近接し前記光配線を厚さ方向に埋没状態に収容する光配線実装用の位置合わせ開口部とを形成する工程と、
前記パターニングされたフォトレジストをマスクとして前記銅箔に前記配線パターンと前記ワイヤーボンディングパッドパターン及び光素子実装用パターンを形成する工程と、
前記フォトレジストを剥離した後、前記ワイヤーボンディングパッドパターン及び光素子実装用パターンの領域を除く前記銅箔上に熱硬化型絶縁樹脂層を形成する工程と、
前記ミラー実装用の位置合わせ開口部と前記光配線実装用の位置合わせ開口部をダミーフィルムによって覆う工程と、
前記ワイヤーボンディングパッドパターンとワイヤーボンディングされる前記コントロールIC及び前記光素子実装用パターンと電気的に接続される前記光素子を実装する工程と、
前記コントロールIC及び前記光素子を実装した後、該コントロールIC及び光素子を含む基板全体もしくはその一部をモールド樹脂にて封止し、前記ダミーフィルムを剥離する工程と、
前記ダミーフィルムを剥離した後、前記光配線実装用の位置合わせ開口部に前記光配線を実装し、前記ミラー実装用の位置合わせ開口部に前記45°ミラーを実装する工程とを有する、
ことを特徴とする光基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007302606A JP5076831B2 (ja) | 2007-11-22 | 2007-11-22 | 光基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007302606A JP5076831B2 (ja) | 2007-11-22 | 2007-11-22 | 光基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009128567A JP2009128567A (ja) | 2009-06-11 |
| JP5076831B2 true JP5076831B2 (ja) | 2012-11-21 |
Family
ID=40819564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007302606A Expired - Fee Related JP5076831B2 (ja) | 2007-11-22 | 2007-11-22 | 光基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5076831B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3193500B2 (ja) * | 1993-01-26 | 2001-07-30 | 日本電信電話株式会社 | フレキシブル電気・光配線回路モジュールの製造方法 |
| JP4023285B2 (ja) * | 2002-10-24 | 2007-12-19 | ソニー株式会社 | 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法 |
| JP2004354453A (ja) * | 2003-05-27 | 2004-12-16 | Seiko Epson Corp | 光モジュール |
| JP4069856B2 (ja) * | 2003-12-02 | 2008-04-02 | 株式会社日立製作所 | 光半導体素子実装用基板及びその製造方法 |
| JP2006267501A (ja) * | 2005-03-23 | 2006-10-05 | Fuji Xerox Co Ltd | サブマウントの製造方法、サブマウント、及び光送受信モジュール |
-
2007
- 2007-11-22 JP JP2007302606A patent/JP5076831B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009128567A (ja) | 2009-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5283703B2 (ja) | プリント回路基板エレメント及びその製造方法 | |
| US8041159B2 (en) | Optical/electrical hybrid substrate and method of manufacturing the same | |
| US7590315B2 (en) | Optical waveguide and optical module using the same | |
| JP2005539274A5 (ja) | ||
| JP2009192818A (ja) | 光電気混載基板の製法およびそれによって得られる光電気混載基板 | |
| JP6050235B2 (ja) | 光印刷回路基板及びその製造方法 | |
| US7801399B2 (en) | Method of forming optical waveguide | |
| US7519243B2 (en) | Substrate, substrate adapted for interconnecting optical elements and optical module | |
| JP4704126B2 (ja) | 光モジュール | |
| JP5029343B2 (ja) | 光基板の製造方法 | |
| JP5593390B2 (ja) | 光印刷回路基板及びその製造方法 | |
| KR101189401B1 (ko) | 연성 회로기판 및 그의 제조 방법 | |
| JP5076831B2 (ja) | 光基板及びその製造方法 | |
| US8571361B2 (en) | Combined optical and electrical flexible wiring and production method therefor | |
| JP5349192B2 (ja) | 光配線構造およびそれを具備する光モジュール | |
| JP5278644B2 (ja) | 光電気基板及びその製造方法、光集積回路、光インターコネクタ、光合分波器 | |
| JP5076860B2 (ja) | 光基板の製造方法 | |
| JP5136142B2 (ja) | 光基板の製造方法 | |
| JP4339198B2 (ja) | 光モジュールの製造方法 | |
| CN102736192B (zh) | 光电混载基板及其制造方法 | |
| JP2013228467A (ja) | 光電気混載フレキシブルプリント配線板、及びその製造方法 | |
| JP5076869B2 (ja) | 光基板の製造方法 | |
| JP5104039B2 (ja) | 光基板の製造方法 | |
| JP6137971B2 (ja) | 光導波路付きフレキシブルプリント配線板、およびその製造方法 | |
| JP5109643B2 (ja) | 光基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120427 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120813 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |