[go: up one dir, main page]

JP5071481B2 - 多層配線基板および半導体装置 - Google Patents

多層配線基板および半導体装置 Download PDF

Info

Publication number
JP5071481B2
JP5071481B2 JP2009529958A JP2009529958A JP5071481B2 JP 5071481 B2 JP5071481 B2 JP 5071481B2 JP 2009529958 A JP2009529958 A JP 2009529958A JP 2009529958 A JP2009529958 A JP 2009529958A JP 5071481 B2 JP5071481 B2 JP 5071481B2
Authority
JP
Japan
Prior art keywords
insulating layer
wiring board
multilayer wiring
resin
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009529958A
Other languages
English (en)
Other versions
JPWO2009028110A1 (ja
Inventor
正芳 近藤
正明 加藤
敏秋 中馬
壽郎 小宮谷
隆久 飯田
賢一 兼政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2009529958A priority Critical patent/JP5071481B2/ja
Publication of JPWO2009028110A1 publication Critical patent/JPWO2009028110A1/ja
Application granted granted Critical
Publication of JP5071481B2 publication Critical patent/JP5071481B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、多層配線基板および半導体装置に関するものである。
ＩＣチップやコンデンサー等の半導体素子を実装し、これらの電子部品間を接続して電子回路を構成する配線を形成した多層のプリント配線板（多層配線基板）としては、リジッド基板、フレキシブルプリント基板およびリジッドフレキシブル基板が挙げられる。
リジッド基板は、剛性の高い材料を用いて形成され、熱や衝撃等によって実装された半導体素子が外れにくく長期使用時において故障が少ない、実装信頼性の高いプリント配線板である。しかしながら、リジッド基板は、基板全体に渡って剛性が高いため、電子機器の稼動するような部位に渡って配置することが困難である。
一方で、フレキシブルプリント基板は、可撓性を有する材料を用いて形成されるため、折りたたんだり、曲げたりして電子機器内に収納でき、収納性に優れるものである。このため、電気機器の稼動するような部位に渡って配置できる。また、小型の電子機器に対して、折りたたんで好適に適用できる。しかしながら、フレキシブルプリント基板は、熱や衝撃等の外部要因に対して十分には耐性を有せず、半導体の実装信頼性が十分ではない。
リジッドフレキシブル基板は、剛性の高いリジッド部と可撓性を有するフレキシブル部とを有している。リジッドフレキシブル基板は、剛性の高いリジッド部に電子部品を実装することができ、可撓性を有するフレキシブル部を折り曲げることにより、収納されることができる。このため、リジッドフレキシブル基板は、様々な電子機器に収納されることが容易であり、故障が少ない。すなわち、リジッドフレキシブル基板は、実装信頼性と収納性との両立が可能である。
リジッドフレキシブル基板としては、主に、複数のリジッド基板に可撓性を有するシートを端子等で接続したものと、導体回路を有し可撓性を有したシートの一部分を剛性の高い材料によって挟み込んだものとがある（特開２００４−１７２４７３号公報参照）。前者は、一般に、シートの端子数が一定数に制限され、送信できる信号数に制限がある。また、端子を接続する接続部をリジッド部に設ける必要があるため、導体回路の設計に制限があり、近年の電子機器の高機能化に対応することが困難である。
一方、後者のリジッドフレキシブル基板は、端子数の制限がなく、リジッド部からフレキシブル部により多くの信号を送ることができる。また、リジッド部およびフレキシブル部双方の導体回路の設計の自由度が高いものである。しかしながら、このようなリジッドフレキシブル基板のリジッド部は、可撓性を有するシートを含むものである。このため、リジッド部は、熱等の外的要因によって変形しやすく、結果としてリジッドフレキシブル基板は、上述したようなリジッド基板のように高い実装信頼性は得られなかった。
本発明の目的は、半導体素子の実装信頼性に優れ、収納性に優れた多層配線基板および半導体装置を提供することにある。
上記目的を達成するために、本発明の多層配線基板は、
第１の絶縁層と第１の導体層とを有し、可撓性を有する第１の基材と、第１の基材の少なくとも片面に接合され、第２の絶縁層と第２の導体層とを有し、前記第１の基材よりも剛性の高い第２の基材とを有するリジッド部と、
前記リジッド部から連続して延長された前記第１の基材で構成されたフレキシブル部とを有し、
前記第２の絶縁層は、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠した動的粘弾性装置を用いて測定される第２の絶縁層のガラス転移温度Ｔｇ２［℃］以下でのＪＩＳ Ｃ ６４８１に準拠した熱機械分析によって測定される面方向の熱膨張係数が１３ｐｐｍ／℃以下であり、かつ、２０〜前記Ｔｇ２［℃］でのＪＩＳ Ｃ ６４８１に準拠した熱機械分析によって測定される厚さ方向の熱膨張係数が２０ｐｐｍ／℃以下であり、
前記第２の絶縁層は、主として、繊維状のコア材と、樹脂材料と、無機充填材とで構成され、
前記樹脂材料は、シアネート樹脂とエポキシ樹脂とフェノール樹脂とを含み、
前記第２の絶縁層における前記樹脂材料の含有率をＳ［ｗｔ％］、前記コア材の含有率をＴ［ｗｔ％］としたとき、１．８≦Ｔ／Ｓ≦２．４であり、
前記第２の絶縁層における前記樹脂材料の含有率をＳ［ｗｔ％］、前記無機充填材の含有率をＵ［ｗｔ％］としたとき、０．８≦Ｕ／Ｓ≦１．４であることを特徴とする。
これにより、収納性に優れ、半導体素子の実装信頼性の高い多層配線基板を提供することができる。
本発明の多層配線基板では、前記第２の絶縁層は、前記Ｔｇ２［℃］が、２００〜２８０℃であることが好ましい。
本発明の多層配線基板では、前記リジッド部において、前記第１の基材の両面側にそれぞれ前記第２の基材を有することが好ましい。
本発明の多層配線基板では、前記リジッド部は、前記第１の絶縁層を１〜４層有し、前記第２の絶縁層を２〜１０層有していることが好ましい。
本発明の多層配線基板では、前記第１の基材の平均厚さをＸ［μｍ］、前記第２の基材の平均厚さをＹ［μｍ］としたとき、１．５≦Ｙ／Ｘ≦１０であることが好ましい。
本発明の多層配線基板では、前記第２の基材の平均厚さをＹ［μｍ］、前記第２の基材の動的粘弾性測定にて得られる２６０℃での引張り弾性率をＺ［ＧＰａ］としたとき、５３０≦Ｙ・Ｚ≦４３００であることが好ましい。
本発明の多層配線基板では、前記樹脂材料中のシアネート樹脂の含有率をＡ［ｗｔ％］、前記樹脂材料中のエポキシ樹脂の含有率をＢ［ｗｔ％］としたとき、０．１≦Ｂ／Ａ≦１．０であることが好ましい。
本発明の多層配線基板では、前記樹脂材料中のシアネート樹脂の含有率をＡ［ｗｔ％］、前記樹脂材料中のフェノール樹脂の含有率をＣ［ｗｔ％］としたとき、０．１≦Ｃ／Ａ≦１．０であることが好ましい。
本発明の多層配線基板では、前記コア材は、主としてガラス繊維で構成されていることが好ましい。
本発明の多層配線基板では、前記第２の絶縁層は、前記第２の絶縁層を厚さ方向に貫通する貫通孔と、前記貫通孔内に形成された導体ポストとを有し、
前記第１の導体層と前記第２の導体層とは、前記導体ポストを介して導通しているものであることが好ましい。
本発明の多層配線基板では、前記導体ポストは、一端が第２の導体層に電気的に接続され他端が第２の絶縁層から突出した突起状端子と、前記突起状端子の他端を覆い前記第１の導体層に電気的に接続された金属被覆層とを有することが好ましい。
また、上記目的を達成するために、本発明の半導体装置は、
本発明の多層配線基板と、前記多層配線基板の前記第２の導体層の所定の部位に電気的に接続されている半導体素子を有することを特徴とする。
これにより、収納性に優れ、半導体素子の実装信頼性の高い半導体装置を提供することができる。
第１図は、本発明の多層配線基板の第１実施形態を示す縦断面図である。 第２図は、第１図に示す多層配線基板の好適な製造方法を示す縦断面図である。 第３図は、本実施形態の半導体装置を示す縦断面図である。 第４図は、本発明の多層配線基板の第２実施形態を示す縦断面図である。 第５図は、第４図に示す多層配線基板の好適な製造方法を示す縦断面図である。 第６図は、第４図に示す多層配線基板の好適な製造方法を示す縦断面図である。 第７図は、第４図に示す多層配線基板の好適な製造方法を示す縦断面図である。 第８図は、本発明の半導体装置の他の実施形態を示す縦断面図である。 第９図は、本発明の半導体装置の他の実施形態を示す縦断面図である。
以下、本発明の好適な実施形態について説明する。
［第１実施形態］
まず、本発明の第１実施形態について説明する。
第１図は、本発明の多層配線基板の第１実施形態を示す縦断面図、第２図は、第１図に示す多層配線基板の好適な製造方法を示す縦断面図、第３図は、本実施形態の半導体装置を示す縦断面図である。また、以下では、説明の都合上、第１図、第２図の上側を「上」または「上方」、下側を「下」または「下方」と言う。
第１図に示すように、多層配線基板１は、高い剛性を有するリジッド部２と、リジッド部２の両端に接続された可撓性を有するフレキシブル部３とを有する。
＜リジッド部＞
まず、リジッド部２について説明する。
第１図に示すようにリジッド部２は、高い剛性を有し、半導体素子等の電子部品をその外表面に電気的に接続されるように構成されている。
リジッド部２は、第１の基材４と、第１の基材４の上側に設けられた第２の基材５Ａと、第１の基材４の下側に設けられた第２の基材５Ｂとを有している。
（第１の基材）
第１の基材４は、第１の絶縁層４１と、その両面に設けられた第１の導体層４２とで構成されている。また、第１の基材４は、可撓性を有するものである。
第１の絶縁層４１は、絶縁性を有する材料で構成されている。また、第１の絶縁層４１は、可撓性を有するように構成されており、第１の基材４に可撓性を付与することができる。
第１の絶縁層４１の構成材料としては、絶縁性が高く、第１の絶縁層４１に可撓性を付与できる材料であれば特に限定されず、例えば、樹脂材料を用いることができる。
樹脂材料としては、例えば、ポリイミド、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、芳香族ポリエステル（液晶ポリマー）、芳香族ポリアミド等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
また、第１の絶縁層４１の平均厚さは、５〜１００μｍであることが好ましく、１０〜５０μｍであることがより好ましい。これにより、第１の絶縁層４１は、可撓性が特に優れたものとなるとともに、絶縁性が特に優れたものとなる。
また、第１の絶縁層４１は、１００〜１９０［℃］での面方向の熱膨張係数が１５〜３０ｐｐｍ／℃であることが好ましい。これにより、多層配線基板１に熱が加わった際に、第１の絶縁層４１が大きく膨張することを防止することができ、その結果、リジッド部２が反って曲がることを確実に防止することができる。
また、第１の絶縁層４１は、１００〜１９０［℃］での厚さ方向の熱膨張係数が１５〜３０ｐｐｍ／℃であることが好ましい。これにより、多層配線基板１に熱が加わった際に、第１の絶縁層４１が大きく膨張することを防止することができ、その結果、リジッド部２が反って曲がることを確実に防止することができる。
なお、多層配線基板１の半導体の実装信頼性は、半導体を実装した多層配線基板１使用時における比較的高温雰囲気下での熱膨張係数が大きく関与する。このため、第１の絶縁層４１の熱膨張係数として、上述したような温度範囲での熱膨張係数を用いた。
なお、本明細書において、「熱膨張係数」とは、特に断りのない限り、ＪＩＳ Ｃ ６４８１に準拠して熱機械分析によって測定されるものであり、測定された温度範囲内における平均線膨張率を指す。
第１の導体層４２は、第１の絶縁層４１の両面に形成されている。
この、第１の導体層４２は、複数の配線を有する回路として機能するものである。
第１の導体層４２の構成材料としては、導電性を有するものであれば、特に限定されず、例えば、銅、銅系合金、アルミ、アルミ系合金等の各種金属および各種合金が挙げられる。多層配線基板１を高周波用途として使用する場合、第１の導体層４２の構成材料は、銅および銅系合金であることが好ましい。銅および銅系合金は、電気伝導率が比較的高いものであり、このような用途に好適に用いることができる。
また、第１の導体層４２の平均厚さは、１〜２５μｍであることが好ましい。
上述したような層で構成された第１の基材４の平均厚さは、７〜１５０μｍであることが好ましく、２０〜８０μｍであることがより好ましい。これにより、第１の基材４の可撓性を特に優れたものとしつつ、リジッド部２の剛性を特に優れたものとすることができる。
また、第１の基材４の２５℃での引張り弾性率は、０．１〜１０ＧＰａであることが好ましい。これにより、第１の基材４の可撓性を特に優れたものとでき、多層配線基板１は、後述するフレキシブル部の可撓性が特に優れたものとなり、収納性に特に優れたものとなる。また、リジッド部２全体としての弾性率（剛性）への影響を小さいものとすることができる。
なお、本明細書において、引張り弾性率は、特に断りのない限り、ＩＰＣ ＴＭ−６５０ ２．４．１９に準拠した測定方法によって得られるものを指す。
また、第１の絶縁層４１には、第１の絶縁層４１を厚さ方向に貫通する複数の貫通孔４３が設けられている。各貫通孔４３には、導体である導体ポスト６が設けられている。各導体ポスト６の上端は、第１の絶縁層４１の上面にある第１の導体層４２と接触している。また、各導体ポスト６の下端は、第１の絶縁層４１の下面にある第１の導体層４２と接触している。これにより、第１の絶縁層４１の上面にある第１の導体層４２と第１の絶縁層４１の下面にある第１の導体層４２とが導通する。
（第２の基材）
第２の基材５Ａは、第１の基材４の上面に接合して設けられている。また、第２の基材５Ｂは、第１の基材４の下面に接合して設けられている。
以下、第２の基材５Ａと第２の基材５Ｂとは、構成がほぼ同様であるので、代表的に、第２の基材５Ａについて説明する。
第２の基材５Ａは、第１の基材４の上面に設けられた第２の絶縁層５１と、第２の絶縁層５１の上側に設けられた第２の導体層５２とを有している。
このような第２の絶縁層５１の２０℃〜第２の絶縁層のガラス転移温度Ｔｇ２［℃］での面方向の熱膨張係数は、１３ｐｐｍ／℃以下であり、かつ、２０℃〜Ｔｇ２［℃］での厚さ方向の熱膨張係数は、２０ｐｐｍ／℃以下である。本発明は、第２の絶縁層５１がこのような物性を有する点に特徴を有している。
このように、第２の絶縁層５１の厚み方向および面方向の熱膨張係数が上述した範囲にあることにより、多層配線基板１は、半導体素子をリジッド部２に実装した場合に、熱や衝撃等によってこれらの半導体素子が外れることを防止することができる。すなわち、多層配線基板１は、半導体素子の実装信頼性が優れたものとなる。これは、以下のように考えられる。
半導体素子は、一般に、上述した温度範囲内での熱膨張係数が比較的低いものである。また、第２の絶縁層５１は、上述したような十分に低い熱膨張係数を有するものである。この結果、半導体素子の熱膨張係数と第２の絶縁層５１との熱膨張係数が比較的近くなることにより、半導体素子を実装した多層配線基板は、加熱、冷却が繰り返された際に、半導体素子と、第２の絶縁層上５１に設けられた第２の導体層５２との接続部分が、繰り返し力を受けて疲労することを防止することができ、第２の導体層５２と半導体素子との導通不良を防止できる。この結果、多層配線基板１は、半導体素子と第２の導体層５２の接続部分が熱等によって疲労が蓄積しにくいため、半導体素子と第２の導体層５２との初期状態での接続強度が維持される。この結果、外部からの衝撃等によっても、半導体素子は第２の導体層５２から外れにくいものとなると考えられる。
また、第１の絶縁層４１の熱膨張係数が比較的高い場合であっても、このように第２の絶縁層５１の熱膨張係数が十分に低いことで、多層配線基板１が加熱された際に、第１の絶縁層４１の熱膨張に対応して、第２の絶縁層５１が過剰に熱膨張することがなく、リジッド部２の反り等を防止することができる。
これに対し、第２の絶縁層５１の、面方向または厚さ方向の熱膨張係数のうち少なくとも一方が前記上限値を超えると、第２の絶縁層５１の熱膨張係数と電子部品の熱膨張係数とが大きく異なるものとなりやすく、電子部品と第２の導体層５２との接続部分が疲労しやすく外れやすいものとなる。特に、第１の絶縁層４１の熱膨張率が比較的高い場合、第１の絶縁層４１が熱膨張する際に、第１の絶縁層４１の熱膨張に応じて、第２の絶縁層５１が過剰に熱膨張する場合があり、このような場合、リジッド部２の反りが発生しやすい。
２０℃〜Ｔｇ２［℃］での第２の絶縁層５１の面方向の熱膨張係数は、上述した範囲内であればよいが、３〜１３ｐｐｍ／℃であるのが好ましく、３〜１２ｐｐｍ／℃であるのがより好ましく、上述した効果をより顕著に得ることができる。
２０℃〜Ｔｇ２［℃］での第２の絶縁層５１の厚さ方向の熱膨張係数は、上述した範囲内であればよいが、３〜２０ｐｐｍ／℃であるのが好ましく、３〜１８ｐｐｍ／℃であるのがより好ましく、上述した効果をより顕著に得ることができる。
また、第２の絶縁層５１は、Ｔｇ２［℃］より大きな温度の雰囲気下では、熱膨張係数の変化が大きなものとなってしまう。加えて、多層配線基板１は、通常、上述したような温度範囲内で用いられるため、本発明では、上述したような温度範囲での熱膨張係数を用いた。
また、第２の絶縁層５１は、ＪＩＳ Ｃ ６４８１に準拠して測定されるガラス転移温度Ｔｇ２［℃］が、２００〜２８０℃であることが好ましく、２３０〜２７０℃であることがより好ましい。これにより、第２の絶縁層５１は、耐熱性が特に優れたものとなる。また、第２の絶縁層５１は、広い温度範囲にわたって、第２の絶縁層５１の熱膨張係数を低いものとすることができ、また、その剛性を特に高いものとすることができる。これにより、多層配線基板１は、過酷な環境下で使用された場合であっても、特に実装信頼性に優れたものとなる。
なお、ガラス転移温度とは、特に断りのない限り、ＪＩＳ Ｃ ６４８１に準拠した動的粘弾性装置を用いて測定されるｔａｎδのピーク値を指す。
また、第２の絶縁層５１の平均厚さは、１０〜３００μｍであることが好ましく、３０〜２００μｍであることがより好ましい。これにより、第２の基材５Ａの剛性を特に高いものとしつつ、リジッド部２の厚みを十分に薄いものとすることができる。
また、第２の絶縁層５１は、いかなる材料で構成されていてもよいが、主として、繊維状のコア材（繊維基材）と、樹脂材料と、無機充填材とで構成されているのが好ましい。このような材料によって構成されることにより、第２の絶縁層５１の熱膨張係数をより容易に上述したような範囲とすることができる。
コア材は、第２の絶縁層５１の芯材として用いられるものである。このようなコア材を有することにより、第２の絶縁層５１は、高い剛性を有することができるとともに、高い絶縁性を有することができる。
コア材としては、例えばガラス織布、ガラス不織布等のガラス繊維で構成されたガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等を主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙等を主成分とする紙基材等が挙げられる。これらの中でもガラス繊維基材が好ましい。これにより、第２の絶縁層５１の剛性に優れ、第２の絶縁層５１を薄くすることができる。さらに、第２の絶縁層５１の熱膨張係数も小さくすることができ、それによって第２の絶縁層５１を用いて作製した基板の反りの発生を低減することができる。
このようなガラス繊維基材を構成するガラスとしては、例えばＥガラス、Ｃガラス、Ａガラス、Ｓガラス、Ｄガラス、ＮＥガラス、Ｔガラス、Ｈガラス等が挙げられる。これらの中でもＴガラスが好ましい。これにより、ガラス繊維基材の熱膨張係数を小さくすることができ、それによって第２の絶縁層５１の熱膨張係数を小さくすることができる。
また、第２の絶縁層５１におけるコア材の含有率は、３０〜７０ｗｔ％であることが好ましく、４０〜６０ｗｔ％であることがより好ましい。これにより、第２の絶縁層５１のひび割れ等の破損を確実に防ぎつつ、第２の絶縁層５１の電気絶縁性および熱膨張係数を十分に低いものとすることができる。
樹脂材料は、第２の絶縁層５１において、コア材の周囲に存在するか、コア材に含浸している。また、樹脂材料は、後述する無機充填材のバインダー（結着樹脂）としての役割も有する。
第２の絶縁層５１を構成する樹脂材料としては、特に限定されないが、例えば、熱硬化性樹脂を含むことが好ましい。これにより、耐熱性を向上することができる。
前記熱硬化性樹脂としては、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂等のエポキシ樹脂、シアネート樹脂、ユリア（尿素）樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂等が挙げられる。
これらの中でも、特に、シアネート樹脂が好ましい。これにより、第２の絶縁層５１の熱膨張率を十分に小さくすることができる。さらに、第２の絶縁層５１の電気特性（低誘電率、低誘電正接）等にも優れる。
前記シアネート樹脂は、例えばハロゲン化シアン化合物とフェノール類とを反応させて得られたプレポリマーを熱硬化させることにより得ることができる。具体的には、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂等のビスフェノール型シアネート樹脂等を挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。これにより、第２の絶縁層５１内において、樹脂材料の架橋密度を増加させることができ、第２の絶縁層５１の耐熱性と、難燃性を特に優れたものとすることができる。ノボラック型シアネート樹脂は、トリアジン環を有するからである。さらに、ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすいと考えられる。さらに、第２の絶縁層５１を薄膜化（例えば、厚さ３５μｍ以下）した場合であっても、第２の絶縁層５１に優れた剛性を付与することができる。特に加熱時における剛性に優れるので、半導体素子実装時の信頼性にも特に優れる。
ノボラック型シアネート樹脂のプレポリマーとしては、例えば、下記式（Ｉ）で示されるものを使用することができる。
Figure 0005071481
前記式（Ｉ）で示されるノボラック型シアネート樹脂のプレポリマーの平均繰り返し単位ｎは、特に限定されないが、１〜１０が好ましく、特に２〜７が好ましい。
シアネート樹脂のプレポリマーの重量平均分子量は、特に限定されないが、重量平均分子量５００〜４，５００が好ましく、特に６００〜３，０００が好ましい。
なお、樹脂やプレポリマー等の重量平均分子量は、例えばＧＰＣ（ゲルパーミッションクロマトグラフィー）で測定することができる。
ＧＰＣ測定は、例えば装置：東ソー製 ＨＬＣ−８２００ＧＰＣを用い、カラムとしてＴＳＫ＝ＧＥＬ ポリスチレンを用い、溶剤としてＴＨＦ(テトラハイドロフラン)を用いて測定することができる。
第２の絶縁層５１におけるシアネート樹脂の含有量は、特に限定されないが、２〜２５ｗｔ％が好ましく、特に１０〜２０ｗｔ％が好ましい。含有量が前記下限値未満であると第２の絶縁層５１を形成するのが困難となる場合があり、前記上限値を超えると第２の絶縁層５１の強度が低下する場合がある。
また、第２の絶縁層５１を構成する樹脂材料としては、エポキシ樹脂を用いることができる。特に、熱硬化性樹脂としてシアネート樹脂（特にノボラック型シアネート樹脂）を用いる場合は、エポキシ樹脂（実質的にハロゲン原子を含まない）を用いることが好ましい。これにより、第２の絶縁層５１の吸湿半田耐熱性および難燃性を向上させることができる。
エポキシ樹脂としては、例えばフェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、ナフタレン型エポキシ樹脂、アリールアルキレン型エポキシ樹脂等が挙げられる。これらの中でもアリールアルキレン型エポキシ樹脂が好ましい。これにより、第２の絶縁層５１の吸湿半田耐熱性および難燃性を特に向上させることができる。
前記アリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂等が挙げられる。これらの中でもビフェニルジメチレン型エポキシ樹脂が好ましい。ビフェニルジメチレン型エポキシ樹脂のプレポリマーは、例えば下記式（ＩＩ）で示すことができる。
Figure 0005071481
前記式（ＩＩ）で示されるビフェニルジメチレン型エポキシ樹脂のプレポリマーの平均繰り返し単位ｎは、特に限定されないが、１〜１０が好ましく、特に２〜５が好ましい。
第２の絶縁層５１におけるエポキシ樹脂の含有量は、特に限定されないが、０．５〜２７ｗｔ％であることが好ましく、２〜２０ｗｔ％であることがより好ましい。含有量が前記下限値未満であると、十分な強度を得られない場合があり、前記上限値を超えると耐熱性が低下する場合がある。
特に、樹脂材料がシアネート樹脂とエポキシ樹脂とを含む場合、樹脂材料中のシアネート樹脂の含有率をＡ［ｗｔ％］、エポキシ樹脂の含有率をＢ［ｗｔ％］としたとき、０．１≦Ｂ／Ａ≦１．０であることが好ましく、０．１５≦Ｂ／Ａ≦０．５であることがより好ましい。これにより、第２の絶縁層５１は、物理的強度（曲げ剛性）を特に優れたものとしつつ、耐熱性が特に優れたものとなる。結果として、多層配線基板１は、電子部品の実装信頼性に特に優れたものとなる。
エポキシ樹脂の重量平均分子量は、特に限定されないが、重量平均分子量５００〜２０，０００が好ましく、特に８００〜１５，０００が好ましい。
また、樹脂材料としては、フェノール樹脂を用いることができる。特に、前記熱硬化性樹脂としてシアネート樹脂（特にノボラック型シアネート樹脂）を用いる場合は、フェノール樹脂を用いることが好ましい。これにより、吸湿半田耐熱性を向上させることができる。
フェノール樹脂としては、例えばノボラック型フェノール樹脂、レゾール型フェノール樹脂、アリールアルキレン型フェノール樹脂等が挙げられる。これらの中でもアリールアルキレン型フェノール樹脂が好ましい。これにより、さらに吸湿半田耐熱性を向上させることができる。
アリールアルキレン型フェノール樹脂としては、例えばキシリレン型フェノール樹脂、ビフェニルジメチレン型フェノール樹脂等が挙げられる。ビフェニルジメチレン型フェノール樹脂のプレポリマーは、例えば下記式（ＩＩＩ）で示すことができる。
Figure 0005071481
前記式（ＩＩＩ）で示されるビフェニルジメチレン型フェノール樹脂のプレポリマーの繰り返し単位ｎは、特に限定されないが、１〜１２が好ましく、特に２〜８が好ましい。
第２の絶縁層５１におけるフェノール樹脂の含有量は、特に限定されないが、０．５〜２７ｗｔ％であることが好ましく、２〜２０ｗｔ％であることがより好ましい。含有量が前記下限値未満であると耐熱性が低下する場合があり、前記上限値を超えると、用いるフェノール樹脂の種類によっては、第２の絶縁層５１の熱膨張係数を上述した範囲にすることが困難な場合がある。
フェノール樹脂のプレポリマーの重量平均分子量は、特に限定されないが、重量平均分子量４００〜１８，０００が好ましく、特に５００〜１５，０００が好ましい。
前述のシアネート樹脂（特にノボラック型シアネート樹脂）とアリールアルキレン型フェノール樹脂との組合せにより、架橋密度をコントロールし、金属と樹脂との密着性を向上することができる。これにより、多層配線基板１は、各導体層間や、第２の導体層５２と電子部品との接続が確実に維持され、電子部品の実装信頼性が特に優れたものとなる。
また、樹脂材料がシアネート樹脂とフェノール樹脂とを含む場合、樹脂材料中のシアネート樹脂の含有率をＡ［ｗｔ％］、樹脂材料中のフェノール樹脂の含有率をＣ［ｗｔ％］としたとき、０．１≦Ｃ／Ａ≦１．０であることが好ましく、０．１５≦Ｃ／Ａ≦０．５であることがより好ましい。これにより、第２の絶縁層５１は、熱膨張係数がより確実に上述した範囲となり、耐熱性が特に優れたものとなる。結果として、多層配線基板１は、電子部品の実装信頼性に特に優れたものとなる。
更に、シアネート樹脂（特にノボラック型シアネート樹脂）とフェノール樹脂（アリールアルキレン型フェノール樹脂、特にビフェニルジメチレン型フェノール樹脂）とエポキシ樹脂（アリールアルキレン型エポキシ樹脂、特にビフェニルジメチレン型エポキシ樹脂）との組合せを用いて基板（特に回路基板）を作製した場合、特に優れた寸法安定性を得ることができ、電子部品の実装信頼性が特に優れたものとなる。
また、樹脂材料は、ＪＩＳ Ｋ ７１２１に準拠して測定されるガラス転移温度が、２００〜２８０℃であることが好ましく、２３０〜２７０℃であることがより好ましい。
また、第２の絶縁層５１における樹脂材料の含有率をＳ［ｗｔ％］、コア材の含有率をＴ［ｗｔ％］としたとき、１．５≦Ｔ／Ｓであることが好ましく、１．８≦Ｔ／Ｓ≦２．４であることがより好ましい。これにより、第２の絶縁層５１は、熱膨張係数がより確実に上述した範囲となり、電気絶縁性、耐熱性が特に優れたものとなる。結果として、多層配線基板１は、電子部品の実装信頼性に特に優れたものとなる。
また、第２の絶縁層５１は、無機充填材を含むことが好ましい。これにより、第２の絶縁層５１が比較的薄膜（例えば、厚さ３５μｍ以下）であっても、物理的な強度に優れたものとなる。さらに、第２の絶縁層５１の熱膨張係数を特に容易に上述したような範囲とすることができる。
前記無機充填材としては、例えばタルク、アルミナ、ガラス、シリカ、マイカ、水酸化アルミニウム、水酸化マグネシウム等を挙げることができる。これらの中でもシリカが好ましく、溶融シリカ（特に球状溶融シリカ）が低熱膨張性に優れる点で好ましい。
シリカの形状としては、例えば、破砕状、球状が挙げられる。このなかでも、球状のシリカを用いた場合、第２の絶縁層５１の製造時において、樹脂材料とシリカとを混合した際に、これらの混合物（樹脂ワニス）の粘度を低くすることができ、コア材へ特に容易に当該混合物が含浸することができる。
無機充填材の平均粒子径は、特に限定されないが、０．０５〜２．０μｍが好ましく、特に０．１〜１．０μｍが好ましい。これにより、第２の絶縁層５１中で、無機充填材は、より均一に分散することができ、第２の絶縁層５１の物理的強度および絶縁性を特に優れたものとすることができる。
この平均粒子径は、例えば、粒度分布計（ＨＯＲＩＢＡ製、ＬＡ−５００）により測定することができる。
なお、本明細書において、平均粒子径とは、体積基準での平均粒子径を指す。
第２の絶縁層５１における無機充填材の含有量は、特に限定されないが、１０〜３５ｗｔ％が好ましく、特に１５〜２５ｗｔ％が好ましい。含有量が前記範囲内であると、第２の絶縁層５１は、熱膨張係数が十分に低く、吸湿性が特に低いものとなる。
第２の絶縁層５１における樹脂材料の含有率をＳ［ｗｔ％］、無機充填材の含有率をＵ［ｗｔ％］としたとき、０．６≦Ｕ／Ｓであることが好ましく、０．８≦Ｕ／Ｓ≦１．４であることがより好ましい。これにより、第２の絶縁層５１は、熱膨張係数がより確実に上述した範囲となり、電気絶縁性、耐熱性が特に優れたものとなる。結果として、多層配線基板１は、電子部品の実装信頼性に特に優れたものとなる。また、第２の絶縁層５１の製造時において、後述する樹脂ワニスを容易に調製することができ、第２の絶縁層５１は、剛性、電気絶縁性のむらが特に少ないものとなる。
また、第２の絶縁層５１は、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂等の熱可塑性樹脂含んでいてもよい。
また、第２の絶縁層５１は、必要に応じて、顔料、酸化防止剤等の上記成分以外の添加物を含んでいてもよい。
また、第２の導体層５２は、第２の絶縁層５１上に設けられている。
また、第２の導体層５２は、複数の配線を有する回路として機能する。
また、第２の導体層５２は、リジッド部２の表面に設けられており、半導体素子等の電子部品が電気的に接続可能（実装可能）である。
第２の導体層５２の構成材料としては、導電性を有するものであれば、特に限定されず、例えば、銅、銅系合金、アルミ、アルミ系合金等の各種金属および各種合金が挙げられる。多層配線基板１を高周波用途として使用する場合、第２の導体層５２の構成材料は、銅および銅系合金であることが好ましい。銅および銅系合金は、電気伝導率が比較的高いものであり、このような用途に好適に用いることができる。
また、第２の導体層５２の平均厚さは、１〜５０μｍであることが好ましい。
また、第２の絶縁層５１には、第２の絶縁層５１を厚さ方向に貫通する複数の貫通孔５３が設けられている。各貫通孔５３には、導体である導体ポスト６が設けられている。各導体ポスト６の下端は、第１の絶縁層４１の上面にある第１の導体層４２と接触している。また、各導体ポスト６の上端は、第２の絶縁層５１の上面にある第２の導体層５２と接触している。これにより、第１の導体層４２と第２の導体層５２とは、導通することができる。
また、第２の基材５Ａの平均厚さは、１５〜５００μｍであることが好ましく、３０〜２００μｍであることがより好ましい。これにより、第２の基材５Ａの剛性を特に高いものとしつつ、リジッド部２の厚みを十分に薄いものとすることができる。
また、第１の基材４の平均厚さをＸ［μｍ］、第２の基材５Ａの平均厚さをＹ［μｍ］としたとき、１．５≦Ｙ／Ｘ≦１０であることが好ましく、２≦Ｙ／Ｘ≦５であることがより好ましい。これにより、リジッド部２の剛性を特に高いものとしつつ、リジッド部２の厚みを十分に薄いものとすることができる。
また、第２の基材５Ａの動的粘弾性測定にて得られる２６０℃での引張り弾性率は、１０〜５０［ＧＰａ］であることが好ましく、１５〜３０［ＧＰａ］であることがより好ましい。これにより、リジッド部２の剛性を十分に高いものとしつつ、第２の基材５Ａの厚みを薄いものとすることができ、多層配線基板１は、電子部品の実装信頼性を特に優れたものとしつつ、収納性に特に優れたものとなる。また、一般に、半田を用いてリフロー方式でプリント配線基板に対して半導体等の電子部品を実装する際には、プリント配線基板上に配置された半田は、２６０℃前後まで加熱されて溶融する。このような場合、プリント配線基板は、同時に熱を受けることにより、反り等の不具合が発生する可能性がある。しかしながら、多層配線基板１は、このような場合であっても、第２の基材５Ａが上述したような引張り弾性率を有することにより、半導体実装時における熱による多層配線基板１の反りを確実に防止することができる。
また、上述したように、第２の基材５Ａは、第１の基材４よりも剛性が高いものであるが、具体的には、第２の基材５Ａの動的粘弾性測定にて得られる２５℃での引張り弾性率は、第１の基材４の動的粘弾性測定にて得られる２５℃での引張り弾性率よりも大きいものである。
第２の基材５Ａの平均厚さをＹ［μｍ］、第２の基材５Ａの動的粘弾性測定にて得られる２６０℃での引張り弾性率をＺ［ＧＰａ］としたとき、５３０≦Ｙ・Ｚ≦４３００であることが好ましく、１０００≦Ｙ・Ｚ≦３４００であることがより好ましい。これにより、リジッド部２の剛性を十分に高いものとすることができ、多層配線基板１は、電子部品の実装信頼性を特に優れたものとしつつ、収納性に特に優れたものとなる。
また、本実施形態においては、リジッド部２は、第１の基材４の両面に、剛性に優れ、熱膨張係数が十分に低い第２に基材５Ａ、５Ｂを有している。これにより、熱や、物理的な力によるリジッド部２の変形や反りを極めて少ないものとすることができ、多層配線基板１は、電子部品の実装信頼性に特に優れたものとなる。
＜フレキシブル部＞
次に、フレキシブル部３について説明する。
フレキシブル部３は、リジッド部２から連続して延長された第１の基材４で構成されている。第１の基材４は可撓性を有するため、多層配線基板１は、フレキシブル部３を屈曲させることができる。これにより、多層配線基板１は、例えば、電子機器の稼動部にも好適に配置できる。また、多層配線基板１は、例えば、電子機器にある比較的狭い空間でも、折りたたんで収納することができる。このため、多層配線基板１は、収納性に優れたものとなる。
また、フレキシブル部３の第１の基材４は、リジッド部２にある第１の基材４が延長されたものである。このため、従来のようなフレキシブル部とリジッド部との接続に端子等を用いたリジッドフレキシブル基板とは異なり、本発明の多層配線基板１は、リジッド部２からの信号を第１の基材４全体でフレキシブル部３へ送信できる。すなわち、第１の基材４は、リジッド部２から、フレキシブル部３へより多くの信号を送信できる。
＜多層配線基板の製造方法＞
次に、多層配線基板の製造方法の一例について説明する。
まず、第１の絶縁層４１を用意する（１ａ）。第１の絶縁層４１は、上述したような第１の絶縁層４１の構成材料をシート状にし、これに貫通孔４３を形成することで得られる。
貫通孔４３の形成方法としては、特に限定されないが、例えば、貫通孔４３に対応した開口部を有する金属膜を第１の絶縁層上に形成し、レーザーを照射することにより形成することができる。このような方法によれば、レーザー加工性に優れる。すなわち、貫通孔４３を形成する部分の上側の周囲には金属膜が設けられているので、貫通孔４３の周囲がレーザーの干渉波等で損傷（ビアホールの開口部が必要以上に大きくなったりすること）することを防止することができる。さらに、スミア発生を低減することもできる。
ここで、レーザーとしては、例えばＣＯ２レーザー、ＵＶ−ＹＡＧレーザー等を用いることができる。
また、第１の絶縁層４１を貫通するような条件にてレーザーを照射することが好ましい。これにより、干渉波による影響をより低減できる。
また、貫通孔４３は、例えば、ドリル等によって形成されるものであってもよい。
また、貫通孔４３形成後、金属膜は、エッチング等により除去することができる。
開口する貫通孔４３の開口径（直径）は、特に限定されないが、貫通孔４３の上端部が５５〜８５μｍであることが好ましく、特に６０〜７０μｍが好ましい。また、貫通孔４３の下端部の開口径（直径）は、特に限定されないが、３５〜６５μｍであることが好ましく、特に５０〜６０μｍが好ましい。貫通孔４３の開口径が前記範囲内であると、特に導体ポスト６の埋め込み性に優れる。
次に、第１の絶縁層４１の両面に、金属層４２ａを形成し、貫通孔４３内に柱状の導体ポスト６を形成する（１ｂ）。導体ポスト６を形成する方法としては、例えば導電性ペーストを充填する方法、無電解めっきにより埋め込む方法、電解めっきにより埋め込む方法等があるが、電解めっきにより埋め込む方法だと、貫通孔４３内に導体ポスト６が形成されるのと共に表層に金属層４２ａが形成される点で好ましい。
そして、金属層４２ａに、エッチング処理等を施して第１の導体層（回路パターン）４２を形成する。これにより、第１の基材４が得られる（１ｃ）。
次に、第２の絶縁層５１を第１の基材４の両面に積層する（１ｄ）。
第２の絶縁層５１は、例えば、下記のようにして形成したものを用いることができる。
まず、主として樹脂材料（プレポリマーを含む）と無機充填材が有機溶剤に分散および／または溶解した樹脂ワニスを調製する。
樹脂ワニスは、カップリング剤を含んでいてもよい。カップリング剤は、熱硬化性樹脂と、無機充填材との界面の濡れ性を向上させることができる。このため、コア材に対して熱硬化性樹脂等および無機充填材を均一に定着させ、耐熱性、特に吸湿後の半田耐熱性を改良することができる。
また、樹脂ワニスは、必要に応じて硬化促進剤を含んでいても良い。第２の絶縁層５１の作成時において、上述したような熱硬化樹脂をより容易に硬化させることができる。硬化促進剤としては公知の物を用いることが出来る。
次に、コア材を樹脂ワニスに浸漬し、脱溶剤（乾燥）することにより、プリプレグを得る。このプリプレグを１枚で、または所定枚数重ねて硬化することにより、第２の絶縁層５１を製造することができる。
第１の基材４上に第２の絶縁層５１を積層する方法としては、例えば真空プレス、ラミネート等が挙げられる。これらの中でも真空プレスによる接合方法が好ましい。これにより、第１の基材４と第２の絶縁層５１との密着強度を向上することができる。なお、第１の絶縁層４１の表面に対し、第２の絶縁層５１との密着性を向上させる為、過マンガン酸塩、重クロム酸塩等の酸化剤などを用いて粗化処理を行うものであってもよい。
次に、第２の絶縁層５１に貫通孔５３を形成する（１ｅ）。貫通孔５３は、貫通孔４３と同様にして形成することができる。
次に、第２の絶縁層５１の第１の基材４と反対側の面に、金属層５２ａを形成し、貫通孔５３内に柱状の導体ポスト６を形成する（１ｆ）。このような金属層５２ａおよび導体ポスト６は、第１の基材４での金属層４２ａおよび導体ポスト６と同様の方法で形成することができる。
そして、金属層５２ａに、エッチング処理等を施して第２の導体層（回路パターン）５２を形成する（１ｇ）。これにより、第２の基材５Ａ、５Ｂが得られる。また、これにより、リジッド部２およびフレキシブル部３が形成され、多層配線基板１が得られる。
本実施形態では、第１の基材４の両面にそれぞれ１層の第２の絶縁層５１および第１の導体層５２が形成される場合について説明したが、２層以上の第２の絶縁層５１および第２の導体層５２が形成されても良い。２層以上の第２の絶縁層５１および第２の導体層５２を形成する場合、（１ｄ）からの工程を繰り返すことにより、多層配線基板１を得ることができる。
このようにして得られた多層配線基板１は、熱膨張係数が上述したような第２の絶縁層５１を備えた第２の基材５Ａを表面に有している。このため、多層配線基板１は、半導体素子の実装信頼性が優れたものとなっている。また特に、第２の絶縁層５１のガラス転移温度が十分に高いものとした場合、多層配線基板１は、特に半導体素子の実装信頼性が優れたものとなる。
＜半導体装置＞
次に、半導体装置１００について簡単に説明する。
第３図に示すように、半導体装置１００は、半導体素子１０１と、上述した多層配線基板１とを有している。
半導体素子１０１は、多層配線基板１の図中上側（片面側）に搭載されており、第２の基材５Ａの第２の導体層５２の所定の部位に電気的に接続されている。また、半導体素子１０１と第２の導体層５２とは、所定の端子同士が半田バンプ１０２を介して導通されている。
多層配線基板１は、第２の絶縁層５１の熱膨張係数が十分に低いものである。このため、このように半導体素子１０１をインターポーザ等を介さずに直接第２の導体層５２へ接続した場合であっても、長期にわたって接続不良等が防止される。すなわち、半導体装置１００は、長期にわたって好適に作動することができ、信頼性が高いものである。また、インターポーザ等を介さずに半導体素子１０１を第２の導体層５２へ接続しているため、半導体装置１００は、厚みの少ないものとなり、結果として収納性に優れたものとなる。
［第２実施形態］
次に、本発明の第２実施形態について説明する。
第４図は、本発明の多層配線基板の第２実施形態を示す縦断面図、第５図、第６図、第７図は、第４図に示す多層配線基板の好適な製造方法を示す縦断面図である。また、以下では、説明の都合上、図中、上側を「上」または「上方」、下側を「下」または「下方」と言う。
以下、図を参照して本発明の第２実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。
多層配線基板１Ａは、リジッド部２と、リジッド部２から延長されたフレキシブル部３とを有している。
リジッド部２は、可撓性を有する第１の基材４Ａと、高い剛性を有しその上面に設けられた第２の基材５Ｃと、高い剛性を有しその下面に設けられた第２の基材５Ｄとを有する。
以下、本実施形態では、多層配線基板１Ａは、主に、リジッド部２の層構成および導体ポスト６Ａが前述の実施形態と異なるため、リジッド部２について詳細に説明する。
第１の基材４Ａは、第１の絶縁層４１ａの両面に、第１の導体層４２が設けられ、各第１の導体層４２の第１の絶縁層４１ａとは反対側の面に第１の絶縁層４１ｂが設けられている。すなわち、第１の基材４Ａは、前述した第１実施形態の第１の基材４の両面に第１の絶縁層４１ｂを積層している。
また、第１の絶縁層４１ｂは、それぞれ、第１の導体層４２の第１の導体層４２と第２の導体層５２とが導通すべき部位に対応するように開口部４１１が設けられている。すなわち、開口部４１１は、後述する導体ポスト６Ａと第１の導体層４２とが接触するように設けられている。
第２の基材５Ｃと第２の基材５Ｄとは、ほぼ同様の構成であるので、第２の基材５Ｃについて代表的に説明する。
第２の基材５Ｃは、第２の絶縁層５１と、第２の絶縁層５１の上面に設けられた第２の導体層５２と、第２の絶縁層５１の下面に設けられた接着剤層５４と、第２の導体層５２上に設けられた表面被覆層５５およびろう材層５６とを有している。
第２の絶縁層５１と第２の導体層５２とは、前述した第１の実施形態と同様の構成である。
第２の導体層５２上には、表面被覆層５５が設けられている。多層配線基板１Ａは、このような表面被覆層５５を有することにより、外部からの第２の導体層５２への不本意な接触等を避けることができ、外部と第２の導体層５２とが不本意に導通することを防止することができる。また、表面被覆層５５は、第２の導体層５２の剥離等を防止する機能を有している。
表面被覆層５５を構成する材料としては、特には限定されず、例えば、上述したような第２の絶縁層５１の構成材料や、各種絶縁性を有する樹脂等の材料が挙げられる。
また、表面被覆層５５には、開口部５５１が設けられている。開口部５５１は、搭載される半導体素子の端子に対応する位置に設けられ、第２の導体層５２と半導体素子の端子とが接続されるように構成されている。
また、開口部５５１には、ろう材層５６が第２の導体層５２上に設けられている。これにより、電子部品を搭載する際に、電子部品の端子を開口部５５１にあるろう材層５６で強固に固定することができる。
ろう材層５６の構成材料としては、特に限定されず、例えば、錫−鉛系、錫−銀系、錫−亜鉛系、錫−ビスマス系、錫−アンチモン系、錫−銀−ビスマス系、錫−銅系等の各種ろう材（半田）を用いることができる。
接着剤層５４は、第２の絶縁層５１の表面被覆層５５とは反対側の面に設けられており、第２の絶縁層５１と、第１の絶縁層４１ｂとを接合する機能を有している。
接着剤層５４を構成する材料としては、絶縁性を有し、接着剤として機能する材料であれば、特に限定されず、例えば、フラックス機能を有する接着剤を用いることができる。ここで、フラックス機能とは、金属表面にある酸化膜を除去する、または還元する機能のことをいう。接着剤層がこのような機能を有することで、後述するような方法によって多層配線基板１Ａを製造する際に、後述する導体ポスト６Ａの金属被覆層６２の表面が酸化することを確実に防止することができ、金属被覆層６２は、確実に第１の導体層４２と接触することができる。
このような、フラックス機能を有する接着剤としては、フェノール性水酸基を有するフェノールノボラック樹脂、クレゾールノボラック樹脂、アルキルフェノールノボラック樹脂、レゾール樹脂、ポリビニルフェノール樹脂などの樹脂（Ａ）と、該樹脂の硬化剤（Ｂ）とを含むものである。硬化剤（Ｂ）としては、例えば、ビスフェノール系、フェノールノボラック系、アルキルフェノールノボラック系、ビフェノール系、ナフトール系、レゾルシノール系などのフェノールベースや、脂肪族、環状脂肪族や不飽和脂肪族などの骨格をベースとしてエポキシ化されたエポキシ樹脂やイソシアネート化合物等が挙げられる。
また、第２の基材５Ｃには、前述した第１実施形態と同様に貫通孔５３が設けられている。
また、第２の基材５Ｃの貫通孔５３内には、導体ポスト６Ａが、設けられている。導体ポスト６Ａは、突起状端子６１と、金属被覆層６２とで構成されている。
導体ポスト６Ａの突起状端子６１は、第２の絶縁層５１の貫通孔５３に設けられている。また、突起状端子６１の一端は、第２の導体層５２と接触し、電気的に接続されている。一方、突起状端子６１の他端は、第２の導体層５２から突出している。
突起状端子６１の構成材料としては、導電性を有するものであればよいが、例えば、例えば、銅、銅系合金、アルミ、アルミ系合金等の各種金属および各種合金が挙げられる。
突起状端子６１の突出した他端の周囲には、金属被覆層６２が設けられている。また、金属被覆層６２は、第１の導体層４２と接触し、電気的に接続されている。導体ポスト６Ａがこのような金属被覆層６２を有することにより、突起状端子６１と第１の導体層４２とが確実に導通することができる。すなわち、導体ポスト６Ａを介して第１の導体層４２と第２の導体層５２とが確実に導通することができる。また、周囲の環境の温度変化がおきた場合や、外部から多層配線基板１Ａに外力が加えられた場合であっても、金属被覆層６２を介して、突起状端子６１と第１の導体層４２とが導通した状態を確実に維持できる。結果として、多層配線基板１Ａは、電子部品等を搭載して使用された場合であっても、故障の少ない、信頼性の特に優れたものとなる。
金属被覆層６２の構成材料としては、例えば、上述したようなろう材（半田）をもちいることができる。これにより、金属被覆層６２と第１の導体層４２とが十分に密着することができる。また、突起状端子６１が金属被覆層６２によって、強固に固定される。また、後述するような方法で、容易かつ確実に多層配線基板１Ａを製造することができる。
また、導体ポスト６の金属被覆層６２は、第１の絶縁層４１ｂの開口部４１１内の第１の導体層４２を覆うように形成されている。これにより、外部から多層配線基板１Ａに外力が加えられた場合であっても、金属被覆層６２は、第１の導体層４２と接触した状態をより確実に維持することができる。
また、フレキシブル部３は、リジッド部２から連続して延長された第１の基材４Ａによって構成されている。
また、上述したような多層配線基板１Ａは、例えば、以下のようにして製造することができる。
多層配線基板１Ａの製造方法は、第１の基材４Ａを製造する第１の基材製造工程と、第２の基材５Ｃ、５Ｄを製造する第２の基材製造工程と、第１の基材４と、第２の基材５Ｃ、５Ｄとを積層する積層工程とを有する。
（第１の基材製造工程）
まず、第１の絶縁層４１ａを用意し、第１の絶縁層４１ａに導体ポスト６を設ける。また、第１の絶縁層４１ａの両面に第１の導体層４２を設ける（２ａ）。これらの形成方法は、前述した第１実施形態における第１の基材４の製造方法と同様である。
次に、第１の導体層４２上に第１の絶縁層４１ｂを設ける（２ｂ）。第１の絶縁層４１ｂは、例えば、第１の絶縁層４１ｂとなるフィルムを貼付する方法により形成することができる。
また、第１の絶縁層４１ｂの開口部４１１は、前述したようなレーザーで形成するものであってもよいし、フィルムを貼付して第１の絶縁層４１ｂを形成する際に、同時に形成するものであってもよい。
次に、第１の導体層４２ａ上の開口部４１１が設けられた部位に、ろう材層４４を形成する（２ｃ）。これにより、第１の基材４Ａが得られる。
ろう材層４４は、例えば、ろう材を溶融させて、開口部４１１に付与することで形成することができる。
このろう材層４４は、上述したような導体ポスト６Ａの金属被覆層６２の一部を構成するものである。このように、第１の導体層４２上に予めろう材層４４を形成しておくことで、多層配線基板１Ａの第１の導体層４２と金属被覆層６２とがより密着しやすくなる。
（第２の基材製造工程）
一方、第２の基材５Ｃ、５Ｄを製造する。第２の基材５Ｃと第２の基材５Ｄの製造方法は同様であるので、以下、代表して、第２の基材５Ｃの製造方法について説明する。
まず、第２の絶縁層５１を準備し、第２の絶縁層５１上に第２の導体層５２を設ける（２ｄ）。第２の導体層５２は、上述したような第１実施形態での第２の導体層５２と同様にして設けることができる。
次に、第２の導体層５２上に開口部５５１を有する表面被覆層５５を設ける（２ｅ）。
表面被覆層５５は、例えば、表面被覆層５５となるフィルムを貼付する方法、表面被覆層５５を構成する材料を含んだインクを塗布する方法により形成することができる。
また、表面被覆層５５の開口部５５１は、前述したようなレーザーで形成するものであってもよいし、フィルム、印刷等で表面被覆層５５を形成する際に、同時に形成するものであってもよい。
次に、第２の絶縁層５１に貫通孔５３を形成し、貫通孔５３に突起状端子６１を設け、その表面を金属被膜６３で覆う（２ｆ）。これにより、導体ポスト６Ａが形成される。
導体ポスト６Ａの突起状端子６１は、例えば、導体を含むペーストを塗布する方法、金属メッキを行う方法により形成することができる。
また、金属被膜６３は、例えば、ろう材を溶融させて突起状端子６１に被覆することで形成することができる。
次に、第２の導体層５２上の開口部５５１の部位にろう材層５６を設ける（２ｇ）。
ろう材層５６は、上述したようなろう材層４４と同様にして形成することができる。
次に、第２の絶縁層５１の第２の導体層５２とは反対側の面に接着剤層５４を設ける（２ｈ）。これにより、第２の基材５Ｃが得られる。
接着剤層５４は、例えば、接着剤を塗布する方法、シート状の接着剤を貼付する方法により形成できる。
（積層工程）
最後に、上述したような工程で得られた第１の基材４Ａ、第２の基材５Ｃ、５Ｄを積層し、リジッド部２とフレキシブル部３とを有する多層配線基板１を得る（２ｉ、２ｊ）。
第１の基材４Ａと第２の基材５Ｃ（５Ｄ）との積層は、第１の基材４Ａと第２の基材５Ｃ（５Ｄ）とを、第２の基材５Ｃ（５Ｄ）の金属被膜６３と対応する第１の基材４Ａの開口部４１１内のろう材層４４とが接触するように配し、熱を加えつつ圧着することにより行う。このように熱を加えることにより、ろう材層５６と金属被膜６３とが、溶融して強固に接合し、金属被覆層６２を形成し、導体ポスト６Ａか形成される。
以上、本発明の好適な実施形態について説明したが、本発明の多層配線基板は、これに限定されない。
例えば、前述した実施形態では、リジッド部は、第１の絶縁層を１層、３層有するものとして説明したが、これに限定されない。例えば、リジッド部は、第１の絶縁層を２層有するものであってもよいし、４層以上有するものであってもよい。特に、多層配線基板は、第１の絶縁層を１〜４層有することが好ましい。これにより、リジッド部２の弾性率（曲げ剛性）を十分に高いものとしつつ、第１の基材４の可撓性を特に優れたものとでき、多層配線基板は、後述するフレキシブル部の可撓性が特に優れたものとなり、収納性に特に優れたものとなる。
また、前述した実施形態では、リジッド部は、第２の絶縁層を２層有するものとして説明したが、これに限定されない。例えば、リジッド部は、第２の絶縁層を１層有するものであってもよいし、３層以上有するものであってもよい。特に、多層配線基板は、第２の絶縁層を２〜１０層有することが好ましい。これにより、多層配線基板は、リジッド部の弾性率（剛性）を十分に高いものとして半導体素子の実装信頼性を特に優れたものとしつつ、リジッド部を薄くして収納性を特に優れたものとすることができる。
また、前述した実施形態では、第１の基材は、第１の導体層を２層有するものとして説明したが、これに限定されない。例えば、第２の基材は、第２の導体層を１層有するものであってもよいし、３層以上有するものであってもよい。
また、前述した実施形態では、各第２の基材は、第２の導体層を１層有するものとして説明したが、これに限定されない。例えば、第２の基材は、第２の導体層を複数層有するものであってもよい。
また、前述した実施形態では、フレキシブル部のリジッド部とは反対側の端部は、他の配線基板等の電子機器とは接続されているものとして説明したが、これに限定されず、フレキシブル部のリジッド部とは反対側の端部は、他の配線基板等と接続されるものであってもよい。
また、前述した実施形態では、多層配線基板は、１つのリジッド部を有するものとして説明したが、これに限定されない。例えば、多層配線基板は、複数のリジッド部を有するものであってもよい。
また、前述した実施形態では、第３図に示すように、半導体素子は、バンプのみを介して多層配線基板に接続されるものとして説明したが、これに限定されない。例えば、半導体素子は、中継用基板（インターポーザ基板）等を介して多層配線基板に実装されるものであってもよい。
すなわち、第８図に示すように、多層配線基板１の第２の導体層５２上には、複数のバンプ１０２が設けられ、バンプ１０２上に中継用基板１０３が配置されている。第２の導体層５２と中継用基板１０３とはバンプ１０２を介して導通している。
また、中継用基板１０３上にも複数のバンプ１０２が設けられ、このバンプ１０２上に半導体素子１０１が配置されている。中継用基板１０３と半導体素子１０１とはバンプ１０２を介して導通している。これにより、第２の導体層５２と半導体素子１０１とは電気的に接続される。
また、中継用基板１０３と半導体素子１０１との間には、公知の封止部材（アンダーフィル）１０４によってバンプ１０２が封止されている。これにより、中継用基板１０３と半導体素子１０１との導通がより確実なものとなる。
また、第９図では、多層配線基板１の第２の導体層５２上には、複数のバンプ１０２が設けられ、バンプ１０２上に中継用基板１０３が配置されている。第２の導体層５２と中継用基板１０３とはバンプ１０２を介して導通している。
また、中継用基板１０３上には、半導体素子１０１が配置され、さらに半導体素子１０１上から中継用基板１０３上に配線１０５が設けられている。配線１０５は、金等の金属で構成され、メッキ等によって形成されるものである。この配線１０５を解して、中継用基板１０３と半導体素子１０１とは導通している。
また、半導体素子１０１と配線１０５は、公知の封止部材１０４によって封止されている。封止部材１０４によって、中継用基板１０３と半導体素子１０１との導通がより確実なものとなる。
以上のように、多層配線基板は、上記のような中継用基板を介して半導体素子を実装した場合であっても、半導体素子の実装信頼性が優れている。
以下、本発明を実施例および比較例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。
［１］多層配線基板および半導体装置の製造
（実施例１）
［１−１］樹脂ワニスの調製
有機溶剤としてのメチルエチルケトンに、下記に示す各樹脂材料、無機充填材、カップリング剤を固形分５０重量％になる様に所定量加え、高速攪拌機を用いて１０分攪拌して、有機溶剤中に樹脂材料のプレポリマーおよび無機充填材が分散および／または溶解した樹脂ワニスを得た。
シアネート樹脂のプレポリマーとしては、ノボラック型シアネート樹脂（プリマセット ＰＴ−６０、重量平均分子量：約２６００、ロンザジャパン株式会社製）：３０重量部およびノボラック型シアネート樹脂（プリマセット ＰＴ−３０、重量平均分子量：約７００、ロンザジャパン株式会社製）：１０重量部を用いた。エポキシ樹脂のプレポリマーとしては、ビフェニルジメチレン型エポキシ樹脂（ＮＣ−３０００Ｐ、エポキシ当量：２７５ｇ／ｅｑ、日本化薬株式会社）：８重量部を用いた。フェノール樹脂のプレポリマーとしては、ビフェニルアルキレン型ノボラック樹脂（ＭＥＨ−７８５１−Ｓ、水酸基当量２０３、明和化成株式会社製）：５重量部およびフェノールノボラック樹脂（ＰＲ−５１７１４、水酸基当量：１０３ｇ／ｅｑ、重量平均分子量：約１６００、住友ベークライト株式会社製）：２重量部を用いた。無機充填材としては、球状溶融シリカ（ＳＯ−２５Ｒ、平均粒径：０．５μｍ、株式会社アドマテックス社製）：４０重量部および球状溶融シリカ（ＳＦＰ−１０Ｘ、平均粒径０．３μｍ、電気化学工業株式会社製）：５重量部を用いた。また、カップリング剤としては、エポキシシラン型カップリング剤（Ａ−１８７、日本ユニカー株式会社製）：０．３重量部を用いた。
［１−２］プリプレグの製造
上述の樹脂ワニスをガラス織布（ＷＥＡ−１０３５、厚さ：２８μｍ、日東紡績製）に含浸し、１２０℃の加熱炉で２分間乾燥してワニス固形分（プリプレグ中に樹脂とシリカの占める成分）が約５０ｗｔ％のプリプレグを得た。
［１−３］多層配線基板の製造
厚さ：１８μｍの銅箔（金属層）が、厚さ：２５μｍのポリイミドフィルム（第１の絶縁層）の両面に付された第１の積層体（２層両面銅張積層板、新日鐵化学製、エスパネックスＳＢ−１８−２５−１８ＦＲ）を用意した。この第１の積層体にエッチングを行うことにより、金属層の所定の部位のみを残した第１の導体層（導体回路）を形成した。第１の絶縁層上における第１の導体層の面積率は、５０％とした。次に、積層体の所定部位に、ドリルによって貫通孔を形成し、貫通孔に銅を材料としたメッキ処理を行い、導体ポストを設けた。これにより、第１の基材を得た。
次に、第１の基材の両面に、上述したようなプリプレグを製造後の第２の絶縁層が各８０μｍになるように所定枚数重ね、圧力４ＭＰａ、温度２００℃で２時間加熱加圧成形することによって第１の基材の両面に第２の絶縁層が積層した第２の積層体を得た。
次に、第２の積層体の各第２の絶縁層の所定部位にレーザーを照射することによって貫通孔を形成し、銅を材料として各第２の絶縁層の表面にメッキ、エッチングを行った。これにより、第２の絶縁層における面積率が５０％の第２の導体層と、第２の導体層と第１の導体層を導通させる導体ポストが同時に形成された。また、これにより、第１図に示すようなリジッド部とフレキシブル部を有する多層配線基板（両面銅張積層板）を得た。なお、形成された第２の導体層の厚さは、それぞれ、１８μｍであった。
［１−４］半導体装置の製造（半導体素子の実装）
作成した多層配線基板に、フリップチップボンダーを用いて、鉛フリーの半田（組成：Sn-3.5Ag、融点：２２１℃、熱膨張率：２２ｐｐｍ／℃、弾性率４４ＧＰａ）を位置決めして付与し、半導体素子（７ｍｍ角、１９２端子）と仮接合した後、リフロー炉(リフロー条件：最高温度２６０℃、最低温度１８３℃で６０秒のＩＲリフロー)に通して半田バンプを接合させ、第３図に示すような半導体装置（評価用パッケージ）を得た。
［１−５］第２の基材（評価用）の製造
第２の絶縁層の熱膨張係数、ガラス転移温度および第２の基材の貯蔵弾性率を評価するため、評価用の第２の基材を製造した。
上述したようなプリプレグを所定枚数重ね、両面に１８μｍの銅箔を重ねて、圧力４ＭＰａ、温度２００℃で２時間加熱加圧成形することによって評価用の第２の基材（両面銅張積層板）を得た。
なお、評価用の第２の基材としては、厚さが０．８ｍｍのものと１．６ｍｍのものを作成した。
（実施例２）
樹脂ワニスの配合を表１に示すように変更した以外は、実施例１と同様にして半導体装置および評価用の第２の基材を製造した。
（実施例３）
[第１の基材製造工程]
厚さ：１８μｍの銅箔（金属層）が、厚さ：２５μｍのポリイミドフィルム（第１の絶縁層）の両面に付された第１の積層体（２層両面銅張積層板、新日鐵化学製、エスパネックスＳＢ−１８−２５−１８ＦＲ）を用意した。この第１の積層体にエッチングを行うことにより、金属層の所定の部位のみを残した第１の導体層（導体回路）を形成した。第１の絶縁層上における第１の導体層の面積率は、５０％とした。次に、積層体の所定部位に、ドリルによって貫通孔を形成し、貫通孔に銅を材料としたメッキ処理を行い、導体ポストを設けた。
その後、第１の積層体の両面に、熱硬化性接着剤（住友ベークライト製）を厚さ：２５μｍとなるように貼り付け、さらにポリイミド（厚さ：２５μｍ、鐘淵化学工業製 アピカルＮＰＩ）を積層して、第１の絶縁層を形成し、第２の積層体を得た。 次に、第２の積層体上の両面にある第１の絶縁層に、ＣＯ２レーザーを照射して開口部を形成し、デスミアを行った。
次に、この開口部内にろう材層として厚さ：３０μｍの半田メッキを形成し、第７図（２ｉ）に示すような３層の第１の絶縁層からなる第１の基材を得た。
［第２の基材製造工程］
まず、実施例１で得られたプリプレグを、成形後に厚さが８０μｍとなるように所定枚数重ね、圧力４ＭＰａ、温度２００℃で２時間加熱加圧成形することによって第２の絶縁層を得た。
この第２の絶縁層の一方の主面上に、厚さ：１２μｍの銅箔をメッキによって形成し、エッチングを施して、第２の導体層（導体回路）を形成した。なお、第２の絶縁層の主面における第２の導体層の面積率は５０％とした。
次に、第２の導体層上に液状レジスト（日立化成製 ＳＲ９０００Ｗ）を印刷し、厚さ：２０μｍの表面被覆層を施した。なお、表面被覆層は、第２の導体層の所定部位に開口部が設けられるように形成した。
次に、第２の絶縁層の第２の導体層が設けられた主面とは反対側の面から、第２の絶縁層積層体に対して、所定部位にＣＯ２レーザーを照射して１００μｍ径の貫通孔を形成し、過マンガン酸カリウム水溶液によるデスミアを施した。
この貫通孔内に電解銅メッキを施して高さ：１００μｍの突起状端子を形成した。形成した突起状端子は、第２の絶縁層の第２の導体層が設けられた主面とは反対側の面から一方の端部が突出しており、他端部は、第２の導体層と接触したものであった。この突起状端子の突出した部分に厚さ：１０μｍの半田メッキを施し、金属被膜を形成した。
次に、フリップチップボンダーを用いて、鉛フリーの半田（組成：Ｓｎ−３.５Ａｇ、融点：２２１℃、熱膨張率：２２ｐｐｍ／℃、弾性率４４ＧＰａ）を表面被覆の開口部に露出した第２の導体層上に付与した。
次に、第２の絶縁層の突起状端子が突出した面に厚さ：２０μｍの熱硬化性のフラックス機能付き接着剤シート（住友ベークライト製 層間接着シート ＲＣＦ）をラミネートし、接着剤層を形成した。
上述したような操作を２度繰り返すことにより、第７図（２ｉ）に示すような第２の基材を２つ製造した。
[多層配線基板の製造]
得られた第２の基材２つを第１の基材の両面に、位置合わせ用のピンガイド付き治具を用いてレイアップ（積層）した積層体を作成した。この際、第１の基材のろう材層と、第２の絶縁層の突起状端子とが対応するような位置となるように積層した。その後、この積層体に対し、真空式加圧ラミネーターで温度：１３０℃、圧力：０.６ＭＰａの条件で３０秒仮接着処理を行い、その後、油圧式プレスで温度：２５０℃、圧力：１.０ＭＰａの条件で３分間プレス処理を行った。これにより、導体ポストの金属被膜と第１の基材上のろう材層の半田とが溶融接合し、第１の導体層と第２の導体層とを接続する金属被覆層が形成された。
次に、この積層体を温度：１５０℃、圧力：２ＭＰａの条件で６０分間加熱して接着剤層を硬化させ、第４図に示すようなリジッド部とフレキシブル部を有する多層配線基板を得た。
以下、実施例１と同様にして、半導体装置を製造した。
（比較例１）
樹脂ワニスの配合を表１に示すように変更した以外は、実施例１と同様にして半導体装置および評価用の第２の基材を製造した。
（比較例２）
樹脂ワニスの配合を表１に示すように変更した以外は、実施例１と同様にして半導体装置および評価用の第２の基材を製造した。
（比較例３）
プリプレグの代わりに、ポリイミド（厚さ：８０μｍ、鐘淵化学工業製、アピカルＮＰＩ）を使用した以外は、実施例１と同様にして半導体装置および評価用の第２の基材を製造した。このようにして得られた半導体装置の第２の基材および評価用の第２の基材は、可撓性を有するものであった。すなわち、半導体装置は、多層配線基板としてフレキシブルプリント基板を有するものとした。
表１に、各実施例および各比較例で用いた樹脂ワニスの組成および第２の絶縁層の組成を示す。なお、表中、「シリカＡ」は、球状溶融シリカ（ＳＯ−２５Ｒ、平均粒径０．５μｍ、株式会社アドマテック製）、「シリカＢ」は、球状溶融シリカ（ＳＦＰ−１０Ｘ、平均粒径０．３μｍ、電気化学工業株式会社製）、「カップリング剤」は、エポキシシラン型カップリング剤（Ａ−１８７、日本ユニカー株式会社製）、「シアネート樹脂Ａ」は、ノボラック型シアネート樹脂（プリマセット ＰＴ−６０、重量平均分子量約２６００、ロンザジャパン株式会社製）、「シアネート樹脂Ｂ」は、ノボラック型シアネート樹脂（プリマセット ＰＴ−３０、重量平均分子量約７００、ロンザジャパン株式会社製）、「エポキシ樹脂」は、ビフェニルジメチレン型エポキシ樹脂（ＮＣ−３０００Ｐ、エポキシ当量：２７５ｇ／ｅｑ、日本化薬株式会社）、「フェノール樹脂Ａ」は、ビフェニルアルキレン型ノボラック樹脂（ＭＥＨ−７８５１−Ｓ、水酸基当量２０３、明和化成株式会社製）、「フェノール樹脂Ｂ」は、フェノールノボラック樹脂（ＰＲ−５１７１４、水酸基当量：１０３ｇ／ｅｑ、重量平均分子量：約１６００、住友ベークライト株式会社製）をそれぞれ示す。
Figure 0005071481

［２］物性測定および評価
各実施例および各比較例で得られた半導体装置および評価用の第２の基材について、次のような物性測定および評価を行った。
［２−１］熱膨張係数
厚さ：１．６ｍｍの評価用の第２の基材を全面エッチングし、得られた積層板（第２の絶縁層）から２ｍｍ×２ｍｍのテストピースを切り出し、ＴＭＡ法（熱機械分析法）を用いて厚さ方向および面方向の線膨張係数を５℃／分で測定した。なお、線膨張係数（熱膨張係数）の測定温度範囲は、２０℃から第２の絶縁層のガラス転移温度までとした。
［２−２］ガラス転移温度
厚さ：０．８ｍｍの評価用の第２の基材を全面エッチングし、得られた積層板（第２の絶縁層）から１０ｍｍ×６０ｍｍのテストピースを切り出し、ＴＡインスツルメント社製動的粘弾性測定装置ＤＭＡ９８３を用いて３℃／分で昇温し、ｔａｎδのピーク位置をガラス転移温度とした。
［２−３］引張り弾性率
厚さ：０．８ｍｍの評価用の第２の基材を全面エッチングし、得られた積層板（第２の絶縁層）から１０ｍｍ×６０ｍｍのテストピースを切り出し、ＴＡインスツルメント社製動的粘弾性測定装置ＤＭＡ９８３を用いて３℃／分で昇温し、各温度環境での弾性率の値を得た。
［２−４］実装信頼性試験
各実施例および各比較例にて得られた半導体装置（評価用パッケージ）を用いて、冷熱サイクル試験を行う事で鉛フリー半田バンプの保護性の比較評価を行った。半導体装置１０個を用い、冷熱サイクル（冷却状態：−５５℃、加熱状態：１２５℃で５００サイクル）処理した。冷熱サイクル処理後、半導体装置について導通試験を行い、すべてのバンプが導通したものを良品パッケージとしてカウントした。試験に用いた半導体装置の個数（１０個）に対する不良品パッケージの個数を求め、半導体素子の実装信頼性の指標とした。
表２に、これらの評価、測定結果を示す。
Figure 0005071481
表２に示す通り、実施例で製造した、多層配線基板（プリント配線基板）を用いて作成した半導体装置（評価用パッケージ）では、冷熱サイクル試験（実装信頼性試験）において、導通不良は発生しなかった。対して、各比較例で製造した、多層配線基板を用いて作成した半導体装置では、導通不良が発生した。特に比較例３では、全ての半導体装置で導通不良が発生した。導通不良が発生した箇所の半田バンプ接合部分を切断し、断面を観察すると、全ての導通不良箇所で半田バンプ接合部分にクラックが観察された。この結果から、第１の絶縁層にポリイミドの様な柔軟な層を用いた構造において、冷熱サイクル試験における、鉛フリー半田接合部分のクラック防止には、厚さ方向及び、面方向の熱膨張係数が十分に小さく、第２の絶縁層を多層配線基板の表層部分に用いる事が重要である事がわかる。これは、半導体素子とプリント配線基板表層部の熱膨張率差によって、半田バンプに生じる応力を、面方向及び、厚さ方向の熱膨張係数を小さくすることでおさえ、半田バンプのクラックを防ぐ事が出来る事を示している。また、各実施例での第２の絶縁層は、ガラス転移温度が比較的高いものであった。これにより、比較的温度の高い環境下であっても、第２の絶縁層は、物性が極端に変化することが防止され、面方向および厚さ方向の熱膨張係数が小さいまま維持されていると考えられる。
また、冷熱サイクル試験後の半導体装置を切断し、断面観察した際に、比較例１、２では、第２の絶縁層と、第２の導体層との間で、剥離が観察された。一方、各実施例では、このような第２の絶縁層と第２の導体層との間での剥離は観察されなかった。これは、各実施例の第２の絶縁層が、シアネート樹脂、溶融シリカを高比率で含むことにより、第２の絶縁層と導体回路である第２の導体層との剥離発生の防止に優れる事を示している。
また、各実施例において、２５℃での第２の基材の引張り弾性率は、第１の基材の引張り弾性率よりも大きなものであった。すなわち、第２の基材は、第１の基材よりも高い剛性を有するものであった。また、各実施例および各比較例の多層配線基板のフレキシブル部は、可撓性を有するものであった。
本発明によれば、半導体素子の実装信頼性に優れ、収納性に優れた多層配線基板および半導体装置を提供することができる。従って、産業上の利用可能性を有する。

Claims (12)

  1. 第１の絶縁層と第１の導体層とを有し、可撓性を有する第１の基材と、第１の基材の少なくとも片面に接合され、第２の絶縁層と第２の導体層とを有し、前記第１の基材よりも剛性の高い第２の基材とを有するリジッド部と、
    前記リジッド部から連続して延長された前記第１の基材で構成されたフレキシブル部とを有し、
    前記第２の絶縁層は、２０℃以上、ＪＩＳ Ｃ ６４８１に準拠した動的粘弾性装置を用いて測定される第２の絶縁層のガラス転移温度Ｔｇ２［℃］以下でのＪＩＳ Ｃ ６４８１に準拠した熱機械分析によって測定される面方向の熱膨張係数が１３ｐｐｍ／℃以下であり、かつ、２０〜前記Ｔｇ２［℃］でのＪＩＳ Ｃ ６４８１に準拠した熱機械分析によって測定される厚さ方向の熱膨張係数が２０ｐｐｍ／℃以下であり、
    前記第２の絶縁層は、主として、繊維状のコア材と、樹脂材料と、無機充填材とで構成され、
    前記樹脂材料は、シアネート樹脂とエポキシ樹脂とフェノール樹脂とを含み、
    前記第２の絶縁層における前記樹脂材料の含有率をＳ［ｗｔ％］、前記コア材の含有率をＴ［ｗｔ％］としたとき、１．８≦Ｔ／Ｓ≦２．４であり、
    前記第２の絶縁層における前記樹脂材料の含有率をＳ［ｗｔ％］、前記無機充填材の含有率をＵ［ｗｔ％］としたとき、０．８≦Ｕ／Ｓ≦１．４であることを特徴とする多層配線基板。
  2. 前記第２の絶縁層は、前記Ｔｇ２［℃］が、２００〜２８０℃である請求項１に記載の多層配線基板。
  3. 前記リジッド部において、前記第１の基材の両面側にそれぞれ前記第２の基材を有する請求項１または２に記載の多層配線基板。
  4. 前記リジッド部は、前記第１の絶縁層を１〜４層有し、前記第２の絶縁層を２〜１０層有している請求項１ないし３のいずれかに記載の多層配線基板。
  5. 前記第１の基材の平均厚さをＸ［μｍ］、前記第２の基材の平均厚さをＹ［μｍ］としたとき、１．５≦Ｙ／Ｘ≦１０である請求項１ないし４のいずれかに記載の多層配線基板。
  6. 前記第２の基材の平均厚さをＹ［μｍ］、前記第２の基材の動的粘弾性測定にて得られる２６０℃での引張り弾性率をＺ［ＧＰａ］としたとき、５３０≦Ｙ・Ｚ≦４３００である請求項１ないし５のいずれかに記載の多層配線基板。
  7. 前記樹脂材料中のシアネート樹脂の含有率をＡ［ｗｔ％］、前記樹脂材料中のエポキシ樹脂の含有率をＢ［ｗｔ％］としたとき、０．１≦Ｂ／Ａ≦１．０である請求項１ないし６のいずれかに記載の多層配線基板。
  8. 前記樹脂材料中のシアネート樹脂の含有率をＡ［ｗｔ％］、前記樹脂材料中のフェノール樹脂の含有率をＣ［ｗｔ％］としたとき、０．１≦Ｃ／Ａ≦１．０である請求項１ないし７のいずれかに記載の多層配線基板。
  9. 前記コア材は、主としてガラス繊維で構成されている請求項１ないし８のいずれかに記載の多層配線基板。
  10. 前記第２の絶縁層は、前記第２の絶縁層を厚さ方向に貫通する貫通孔と、前記貫通孔内に形成された導体ポストとを有し、
    前記第１の導体層と前記第２の導体層とは、前記導体ポストを介して導通しているものである請求項１ないし９のいずれかに記載の多層配線基板。
  11. 前記導体ポストは、一端が第２の導体層に電気的に接続され他端が第２の絶縁層から突出した突起状端子と、前記突起状端子の他端を覆い前記第１の導体層に電気的に接続された金属被覆層とを有する請求項１０に記載の多層配線基板。
  12. 請求項１ないし１１のいずれかに記載の多層配線基板と、前記多層配線基板の前記第２の導体層の所定の部位に電気的に接続されている半導体素子を有することを特徴とする半導体装置。
JP2009529958A 2007-08-24 2007-09-13 多層配線基板および半導体装置 Expired - Fee Related JP5071481B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009529958A JP5071481B2 (ja) 2007-08-24 2007-09-13 多層配線基板および半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007219057 2007-08-24
JP2007219057 2007-08-24
JP2009529958A JP5071481B2 (ja) 2007-08-24 2007-09-13 多層配線基板および半導体装置
PCT/JP2007/067872 WO2009028110A1 (ja) 2007-08-24 2007-09-13 多層配線基板および半導体装置

Publications (2)

Publication Number Publication Date
JPWO2009028110A1 JPWO2009028110A1 (ja) 2010-11-25
JP5071481B2 true JP5071481B2 (ja) 2012-11-14

Family

ID=40386854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009529958A Expired - Fee Related JP5071481B2 (ja) 2007-08-24 2007-09-13 多層配線基板および半導体装置

Country Status (7)

Country Link
US (1) US20110120754A1 (ja)
EP (1) EP2180772A4 (ja)
JP (1) JP5071481B2 (ja)
KR (1) KR101115108B1 (ja)
CN (1) CN101785373B (ja)
TW (1) TWI442859B (ja)
WO (1) WO2009028110A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102369600B (zh) * 2009-04-02 2014-09-10 株式会社村田制作所 电路基板
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
JP5964627B2 (ja) * 2011-04-18 2016-08-03 日東シンコー株式会社 電気絶縁用立体形状物及び電気絶縁性シート材
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
US9412727B2 (en) 2011-09-20 2016-08-09 Semprius, Inc. Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
US8895864B2 (en) * 2012-03-30 2014-11-25 Nokia Corporation Deformable apparatus and method
US9862561B2 (en) 2012-12-03 2018-01-09 Flextronics Ap, Llc Driving board folding machine and method of using a driving board folding machine to fold a flexible circuit
CN203151864U (zh) * 2013-03-05 2013-08-21 奥特斯(中国)有限公司 印制电路板
CN104103531A (zh) * 2013-04-09 2014-10-15 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制作方法
US9338915B1 (en) * 2013-12-09 2016-05-10 Flextronics Ap, Llc Method of attaching electronic module on fabrics by stitching plated through holes
US9560746B1 (en) 2014-01-24 2017-01-31 Multek Technologies, Ltd. Stress relief for rigid components on flexible circuits
KR102292148B1 (ko) * 2014-03-13 2021-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 제작 방법, 및 전자 기기의 제작 방법
US9549463B1 (en) 2014-05-16 2017-01-17 Multek Technologies, Ltd. Rigid to flexible PC transition
US20170207193A1 (en) * 2014-07-20 2017-07-20 X-Celeprint Limited Apparatus and methods for micro-transfer-printing
JP6366136B2 (ja) * 2014-08-01 2018-08-01 日本化薬株式会社 エポキシ樹脂組成物、樹脂シート、プリプレグ及び金属張積層板、プリント配線基板
EP2991460B1 (en) 2014-08-29 2018-11-21 Nokia Technologies OY An apparatus and associated methods for deformable electronics
CN107078406B (zh) * 2014-10-31 2021-07-23 株式会社村田制作所 天线模块以及电路模块
US20170318670A1 (en) * 2015-01-13 2017-11-02 Ube Exsymo Co., Ltd. Flexible laminated board and multilayer circuit board
US9704821B2 (en) 2015-08-11 2017-07-11 X-Celeprint Limited Stamp with structured posts
JP2018046231A (ja) * 2016-09-16 2018-03-22 イビデン株式会社 プリント配線板
JP2018046230A (ja) * 2016-09-16 2018-03-22 イビデン株式会社 プリント配線板
JP7135364B2 (ja) * 2018-03-23 2022-09-13 三菱マテリアル株式会社 絶縁回路基板、及び、絶縁回路基板の製造方法
KR102604152B1 (ko) * 2018-10-24 2023-11-20 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 디스플레이 장치
US10748793B1 (en) 2019-02-13 2020-08-18 X Display Company Technology Limited Printing component arrays with different orientations
CN113614911A (zh) * 2019-03-26 2021-11-05 三菱综合材料株式会社 绝缘电路基板
TWI701982B (zh) 2019-05-14 2020-08-11 欣興電子股份有限公司 電路板結構及其製造方法
CN111954366B (zh) * 2019-05-17 2022-04-01 欣兴电子股份有限公司 电路板结构及其制造方法
CN112349676B (zh) 2019-08-06 2022-04-05 奥特斯奥地利科技与系统技术有限公司 半柔性的部件承载件及其制造方法
TWI750828B (zh) * 2019-10-03 2021-12-21 精材科技股份有限公司 晶片封裝體及其製造方法
US11062936B1 (en) 2019-12-19 2021-07-13 X Display Company Technology Limited Transfer stamps with multiple separate pedestals
WO2024219895A1 (ko) * 2023-04-19 2024-10-24 삼성전자 주식회사 인쇄 회로 기판 및 이를 포함하는 전자 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2728694B2 (ja) * 1987-10-20 1998-03-18 旭化成工業株式会社 フレキシブルプリント配線基板
JPH1154927A (ja) * 1997-06-03 1999-02-26 Toshiba Corp 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP2002076629A (ja) * 2000-08-31 2002-03-15 Kyocera Corp 複合多層配線基板
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
JP2005307088A (ja) * 2004-04-23 2005-11-04 Matsushita Electric Works Ltd プリプレグ及び積層板
JP2005340270A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Works Ltd 積層板用プリプレグ、積層板並びにそれを用いたフレキシブルプリント配線板及びフレックスリジッドプリント配線板
JP2006310544A (ja) * 2005-04-28 2006-11-09 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法、多層配線基板構造体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008496A (en) * 1988-09-15 1991-04-16 Siemens Aktiengesellschaft Three-dimensional printed circuit board
US5206463A (en) * 1990-07-24 1993-04-27 Miraco, Inc. Combined rigid and flexible printed circuits and method of manufacture
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
KR100388770B1 (ko) * 1998-08-13 2003-06-25 히다치 가세고교 가부시끼가이샤 회로 부재 접속용 접착제 및 회로판 및 그의 제조 방법
KR100719866B1 (ko) * 2000-03-27 2007-05-21 제팬 컴포지트 컴파니 리미티드 저열팽창성 적층판
JP2004172473A (ja) 2002-11-21 2004-06-17 Fujikura Ltd 多層プリント配線板およびその製造方法
KR100865060B1 (ko) * 2003-04-18 2008-10-23 이비덴 가부시키가이샤 플렉스 리지드 배선판
JP4574288B2 (ja) * 2004-04-09 2010-11-04 大日本印刷株式会社 リジッド−フレキシブル基板の製造方法
MY157959A (en) * 2006-03-03 2016-08-30 Sumitomo Bakelite Co Intermediate layer material and composite laminate
US7265719B1 (en) * 2006-05-11 2007-09-04 Ball Aerospace & Technologies Corp. Packaging technique for antenna systems
US7596863B2 (en) * 2007-01-12 2009-10-06 Endicott Interconnect Technologies, Inc. Method of providing a printed circuit board with an edge connection portion and/or a plurality of cavities therein

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2728694B2 (ja) * 1987-10-20 1998-03-18 旭化成工業株式会社 フレキシブルプリント配線基板
JPH1154927A (ja) * 1997-06-03 1999-02-26 Toshiba Corp 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP2002076629A (ja) * 2000-08-31 2002-03-15 Kyocera Corp 複合多層配線基板
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
JP2005307088A (ja) * 2004-04-23 2005-11-04 Matsushita Electric Works Ltd プリプレグ及び積層板
JP2005340270A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Works Ltd 積層板用プリプレグ、積層板並びにそれを用いたフレキシブルプリント配線板及びフレックスリジッドプリント配線板
JP2006310544A (ja) * 2005-04-28 2006-11-09 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法、多層配線基板構造体

Also Published As

Publication number Publication date
CN101785373B (zh) 2012-03-28
KR20100046268A (ko) 2010-05-06
US20110120754A1 (en) 2011-05-26
TW200915955A (en) 2009-04-01
CN101785373A (zh) 2010-07-21
EP2180772A1 (en) 2010-04-28
KR101115108B1 (ko) 2012-03-13
JPWO2009028110A1 (ja) 2010-11-25
EP2180772A4 (en) 2013-08-28
TWI442859B (zh) 2014-06-21
WO2009028110A1 (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
JP5071481B2 (ja) 多層配線基板および半導体装置
JP4902606B2 (ja) 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ
JP5522051B2 (ja) 多層プリント配線板及び半導体装置
JP4820388B2 (ja) 半導体プラスチックパッケージ及びその製造方法
KR100920535B1 (ko) 수지 조성물, 프리프레그, 적층판 및 반도체 패키지
JP5428232B2 (ja) プリプレグ、積層板、多層プリント配線板、及び半導体装置
KR20110059784A (ko) 적층판, 회로판 및 반도체 장치
JP5056787B2 (ja) 積層板、多層プリント配線板および半導体装置
KR100957220B1 (ko) 절연시트 제조방법과 이를 이용한 금속층적층판 및인쇄회로기판 제조방법
KR101039846B1 (ko) 다층 인쇄회로기판의 제조방법 및 그것을 이용한 반도체플라스틱 패키지
KR20100068281A (ko) 반도체 소자 탑재 기판
JP5230059B2 (ja) プリプレグ、回路基板および半導体装置
KR100751286B1 (ko) 반도체 실장용 기판 및 반도체 패키지 제조방법
JP2018009065A (ja) エポキシ樹脂組成物、プリプレグ、金属張積層板及びプリント配線板
KR100872574B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR100971294B1 (ko) 반도체 플라스틱 패키지 및 그 제조방법
JP5292847B2 (ja) 半導体素子搭載基板
KR101281898B1 (ko) 다층 프린트배선판 및 그 제조방법
JP5835401B2 (ja) プリプレグ、回路基板および半導体装置
KR100744993B1 (ko) 다층 인쇄회로기판 및 그 제작방법
KR20110002023A (ko) 수지 조성물, 수지 부착 캐리어 재료, 다층 프린트 배선판 및 반도체 장치
KR100722741B1 (ko) 다층 인쇄회로기판 및 그 제작방법
JP5788297B2 (ja) プリプレグ、回路基板および半導体装置
KR20090066675A (ko) 다층 인쇄회로기판의 제조방법 및 그것을 이용한 반도체플라스틱 패키지

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120806

R150 Certificate of patent or registration of utility model

Ref document number: 5071481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees