[go: up one dir, main page]

JP5064035B2 - Cof基板用積層体の製造方法 - Google Patents

Cof基板用積層体の製造方法 Download PDF

Info

Publication number
JP5064035B2
JP5064035B2 JP2006548842A JP2006548842A JP5064035B2 JP 5064035 B2 JP5064035 B2 JP 5064035B2 JP 2006548842 A JP2006548842 A JP 2006548842A JP 2006548842 A JP2006548842 A JP 2006548842A JP 5064035 B2 JP5064035 B2 JP 5064035B2
Authority
JP
Japan
Prior art keywords
insulating layer
copper foil
laminate
conductor
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006548842A
Other languages
English (en)
Other versions
JPWO2006068000A1 (ja
Inventor
克也 岸田
彰 嶋田
裕一 徳田
妙子 財部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Chemical and Materials Co Ltd
Original Assignee
Nippon Steel Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Chemical Co Ltd filed Critical Nippon Steel Chemical Co Ltd
Priority to JP2006548842A priority Critical patent/JP5064035B2/ja
Publication of JPWO2006068000A1 publication Critical patent/JPWO2006068000A1/ja
Application granted granted Critical
Publication of JP5064035B2 publication Critical patent/JP5064035B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0108Transparent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0759Forming a polymer layer by liquid coating, e.g. a non-metallic protective coating or an organic bonding layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

本発明は、COF用途として使用するフレキシブルプリント基板用の積層体とその製造方法に関するものである。
テープキャリアにドライバICを実装するTAB方式(テープ・オートメイティッド・ボンディング)は、液晶表示素子(LCD)を使用するような電子産業において広く用いられている。
また、近時では、より小さいスペースで、より高密度の実装を行う実装方法として、裸のICチップをフィルムキャリアテープ上に直接搭載するCOF(チップ・オン・フィルム)が開発されている。
このCOFに用いられるフレキシブルプリント基板(FPC)は、TAB方式で用いられてきたデバイスホールを有しないため、チップ実装時の相対位置を測定する際、絶縁層を透過してドライバICチップの配線を認識する必要がある。特に、このCOFに用いられるフレキシブルプリント基板(FPC)においては、配線の狭ピッチ化が進み、微細加工が可能である必要がある。
このようなCOF用のFPCに用いられる積層体としては、ポリイミドフィルムなどの絶縁フィルムにニッケルなどの密着強化層をスパッタした後、銅メッキを施した積層体がある。このような銅メッキ積層体では、ポリイミドフィルムが比較的透明であるので、IC搭載の際の位置合わせが容易ではあるが、導体と絶縁層との間の接着力が弱く、また、耐エレクトロマイグレーション性に劣るといった問題がある。
上記のような課題を解決する積層体としては、銅箔にポリイミドフィルムを塗布法により積層したキャスティングタイプのものや、銅箔に熱可塑性樹脂や熱硬化性樹脂などを介して絶縁フィルムを熱圧着した熱圧着タイプのものなどがある。
しかしながら、キャスティングタイプの積層体や熱圧着タイプの積層体については、導体と絶縁層との接着力の問題をある程度解消するものの、例えば銅箔をエッチングで除去した領域については、銅箔の粗度(表面粗さ)が絶縁層側に転写されてしまい、絶縁層の表面が光を乱反射して絶縁層を透過して銅パターンが認識できないといった問題がある。
そこで、特開2003−23046号公報では、導体層と絶縁層とが積層された構造を有し、この導体層の絶縁層と接する面の表面粗さが0.1〜1.8μmである積層体が開示されている。しかしながら、上記積層体は、絶縁層を透過してドライバICチップの配線を認識する問題についてはある程度解消はされるものの、例えば30μmピッチ以下を必要とするような高密度基板材料としては必ずしも満足出来るものではない。一方、特開2004-142183号公報には絶縁層と接している面の表面粗さが1.0μm以下で裏面の表面粗さが2.0μm以下である積層体が記載されている。しかしながら、絶縁層と接していない面の表面粗さが大きい場合、レジスト形成時に厚みムラが生じ、その後の配線回路のパターニング工程で回路の直線性を良好にするのが困難であった。また、導体の厚さが厚い場合にも、同様に回路の直線性の確保が難しく、特に、30μmピッチ以下の微細加工が困難であった。すなわち、絶縁層側の粗度とレジスト面側の粗度とが適切であって、微細加工の要求を満足できる積層体はなかった。
特開2003−23046号公報 特開2004-142183号公報
そこで、本発明では、絶縁層を透過してドライバICチップの配線を認識することが可能であると共に、導体と絶縁層との間の接着力が高く、耐エレクトロマイグレーション性に優れ、例えば30μmピッチ以下の微細加工可能な積層体とその製造方法を提供することを目的とする。
上記問題点を解決するために、本発明者等が鋭意検討した結果、積層体を形成する導体を所定の厚みにすると共に、この導体の絶縁層と直接接している面の表面粗さRzを1.0μm以下にし、かつ、絶縁層と接していない面の表面粗さRzを1.0μm以下にすることによって、上記課題を解決し得ることを見出し、本発明を完成した。なお、表面粗さRzは「10点平均粗さ」を表し、JIS B 0601に準じて測定される。
したがって、本発明は、銅箔よりなる導体の一方の面に絶縁性樹脂よりなる絶縁層が形成されたCOF基板用積層体の製造方法であって、少なくとも10μmの厚みを有し、かつ、一方の面の表面粗さRzが1.0μm以下である銅箔の当該面に絶縁層を形成し、この絶縁層と接していない銅箔の面を、過酸化水素70〜85g/L及び硫酸18〜22g/Lを含有した研磨液で化学研摩してこの銅箔の厚みを1〜8μmにすると共に、表面粗さRzを1.0μm以下にして導体を形成する、COF基板用積層体の製造方法である。
本発明では、絶縁層と直接接している導体の表面粗さRzを1.0μm以下とすることにより、仮に絶縁層との積層時に導体の粗度が絶縁層側に転写されても、絶縁層を透過してドライバICチップの配線を認識することが可能となる。また、絶縁層と直接接していない導体の表面粗度Rzが1.0μm以下とすることにより、高密度配線を必要とする場合において例えば30μmピッチ以下の加工が可能である。なお、絶縁層と直接接している導体の表面粗さRzは、絶縁層との密着性を確保するためRzは0.3μmが下限であり、絶縁層と直接接していない導体の表面粗度Rzは、後に積層される絶縁性保護膜との密着性を確保するためRzは0.1μmが下限である。
本発明における導電性金属箔よりなる導体については、例えば銅又は銅合金からなる銅箔のほか、金、銀等からなる金属箔を挙げることができ、好ましくは銅箔であるのがよい。銅箔については圧延銅箔、電解銅箔等を挙げることができるが、絶縁物である酸化物が混在するおそれを可及的に低減できる電解銅箔が更に好ましい。
また、本発明においては、導体の厚みを1〜8μmとする。導体の厚みが1μmより小さいと化学研磨工程時に厚さ制御が困難であると共に信頼性を充分に得ることが出来ない。反対に8μmより大きくなると例えば30μmピッチ加工時に、導体の直線性を得る事が非常に難しくなる。
本発明によれば、絶縁層を透過してドライバICチップの配線を認識することが可能であり、導体と絶縁層との間の接着力が高く、耐エレクトロマイグレーション性に優れ、例えば30μmピッチ以下の微細加工が可能な積層体を得ることができる。
以下、本発明を詳細に説明する。尚、以下では電解銅箔を用いて積層体を形成する例を説明するが、本発明における積層体とこれを得るための方法については下記の内容に限定されるものではない。
導電性金属箔よりなる導体として電解銅箔を用いる場合、この電解銅箔については、後に絶縁層を設ける側の面の表面粗さRzが1.0μm以下のものを使用する。これは、既に述べたように、この面に絶縁層を形成して導体を除去した際、絶縁層を透過してドライバICチップの配線の認識を可能とする為である。なお、絶縁層との密着性を確保するためにはRzは0.3μm以上であることが好ましい。また、最終的に得られる積層体における導体の厚みは1〜8μmであるが、この電解銅箔の厚みについては、後述する化学研摩を行うことから、用意する銅箔としては厚さ10μm以上、好ましくは12〜18μmの厚みのものを用いるようにするのがよい。
積層体を形成する絶縁層については、例えば熱可塑性樹脂層を有する絶縁フィルムから形成されたものであってもよく、熱硬化性樹脂層を有する絶縁フィルムから形成されたものであってもよい。また、ポリイミド前駆体樹脂溶液が導体に塗布され、このポリイミド前駆体樹脂溶液を乾燥及び硬化させることにより形成してもよい。これらのうち、好ましくは導体にポリイミド前駆体樹脂溶液が塗布された後、乾燥及び硬化させることにより絶縁層を形成したものであるのがよい。
上記絶縁層について、ポリイミド前駆体樹脂溶液を塗布した後、乾燥及び硬化することにより形成する場合には、公知のジアミンと酸無水物とを溶媒の存在下で重合して製造することができる。
用いられるジアミンとしては、例えば、4,4’−ジアミノジフェニルエーテル、2’−メトキシ4,4’−ジアミノベンズアニリド、1,4−ビス(4−アミノフェノキシ)ベンゼン、1,3−ビス(4−アミノフェノキシ)ベンゼン、2,2’−ビス[4−(4−アミノフェノキシ)フェニル]プロパン、2,2’−ジメチル−4,4’−ジアミノビフェニル、3,3’−ジヒドロキシ−4,4’−ジアミノビフェニル、4,4’−ジアミノベンズアニリド等が挙げられる。また、酸無水物としては、例えば、無水ピロメリット酸、3,3’,4,4’−ビフェニルテトラカルボン酸二無水物、3,3’,4,4’−ジフェニルスルフォンテトラカルボン酸二無水物、4,4’−オキシジフタル酸無水物が挙げられる。ジアミン、酸無水物はそれぞれ、その1種のみを使用してもよく2種以上を併用して使用することも出来る。
溶媒については、ジメチルアセトアミド、n−メチルピロリジノン、2−ブタノン、ジグライム、キシレン等が挙げられ、1種若しくは2種以上併用して使用することもできる。
上記ポリイミド前駆体樹脂溶液については、前駆体状態で導体の一方の面に直接塗布することが好ましく、重合された樹脂粘度を500cps〜35,000cpsの範囲とすることが好ましい。塗布された樹脂液については熱処理を行う必要があるが、この熱処理については例えば100℃〜150℃を2分〜4分大気中で熱処理し、その後、真空加熱で室温から340℃まで昇温させ再び室温まで戻すといった処理を9時間程度行うのがよい。このようにして形成するポリイミド樹脂からなる絶縁層は、ポリイミド樹脂層の単層のみから形成してもよく、複数層から形成してもよい。ポリイミド樹脂層を複数層から形成する場合、ポリイミド樹脂層の上に異なる構成成分からなる他のポリイミド樹脂を順次塗布して形成してもよい。ポリイミド樹脂層が3層以上からなる場合、同一の構成成分からなるポリイミド樹脂を2回以上使用してもよい。
上記で得た絶縁層と導体との積層体については、絶縁層と直接接していない導体の面を化学研摩することによって、この導体の厚みを1〜8μmにすると共に、この面の表面粗さRzを1.0μm以下にする。この銅箔の表面粗さは、化学研磨の条件によっても変化するが、本発明においては、公知の研磨温度や研磨速度などの研磨条件を調整して、所望の積層体の銅箔表面粗さを調整することができる。但し、研磨液の種類と組成は、銅箔の表面粗さとの関係で重要な因子となるため、その研磨液は、過酸化水素と硫酸を主剤として含有する過酸化水素/硫酸系が好ましい。過酸化水素/硫酸系の研磨液を使用する場合、過酸化水素の濃度については70〜85g/L、硫酸の濃度については18〜22g/Lの範囲とすることが好ましい。濃度範囲が上記範囲にないと表面粗さの精密な制御が困難となる傾向にある。また、研磨温度は、20〜50℃の任意の温度で一定に保つことがよい。
なお、上記の説明では、電解銅箔上にポリイミド樹脂を塗布することによって絶縁層を形成したが、例えば1層以上のポリイミドフィルムを電解銅箔にラミネートして絶縁層を形成し、その後、上記で説明したような化学研磨を行うようにしてもよい。
このようにして製造した積層体は、絶縁層の片面のみに電解銅箔を有する片面銅張り積層体としてもよく、また、絶縁層の両面に電解銅箔を有する両面銅張り積層体としてもよい。両面銅張り積層体については、片面銅張り積層体を形成した後、電解銅箔を熱プレスにより圧着する方法や2枚の電解銅箔の間にポリイミドフィルムを挟み熱プレスにより圧着する方法等を挙げることができる。いずれの方法においても、圧着後には、絶縁層と直接接していない電解銅箔の面の表面粗さRzを1.0μm以下にすると共にこの電解銅箔の厚みを1〜8μmの範囲となるように化学研磨を行うようにする。なお、絶縁層と直接接していない電解銅箔の表面粗さRzは後から積層される絶縁性保護膜との密着性を確保する観点から0.1μm以上であることが望ましい。
以下、本発明を実施例により更に詳細に説明する。
積層体の作成にあたり、下記4種類の銅箔を準備した。
1)銅箔1:電解銅箔 絶縁層側Rz0.7μm、レジスト面側Rz2.0μm
三井金属鉱業(株)製NA−VLP箔 厚さ15μm
2)銅箔2:電解銅箔 絶縁層側Rz1.6μm、レジスト面側Rz1.5μm
古河サーキットフォイル(株)製F2−WS箔 厚さ12μm
3)銅箔3:電解銅箔 絶縁層側Rz2.5μm、レジスト面側Rz1.5μm
三井金属鉱業(株)製SQ−VLP箔 厚さ12μm
4)銅箔4:電解銅箔 絶縁層側Rz0.8μm、レジスト面側Rz1.0μm
日本電解(株)製USLPS箔 厚さ18μm
[合成例1]
熱電対及び攪拌機を備えると共に窒素導入が可能な反応容器にn-メチルピロリジノンを入れた。この反応容器を容器に入った氷水に浸けた後、反応容器に無水ピロメリット酸(PMDA)を投入し、その後、4,4’-ジアミノジフェニルエーテル、(DAPE)と2 ’-メトキシ-4,4’-ジアミノベンズアニリド(MABA)を投入した。モノマーの投入総量が15wt%で、各ジアミンのモル比率(MABA:DAPE)が60:40であり、酸無水物とジアミンのモル比が0.98:1.0となるよう投入した。その後、更に攪拌を続け、反応容器内の温度が、室温から±5℃の範囲となった時に反応容器を氷水から外した。室温のまま3時間攪拌を続け、得られたポリアミック酸の溶液粘度は15,000cpsであった。
[合成例2]
熱電対及び攪拌機を備えると共に窒素導入が可能な反応容器にn-メチルピロリジノンを入れた。この反応容器を容器に入った氷水に浸けた後、反応容器にPMDA/3, 3’,4,4’-ビフェニルテトラカルボン酸二無水物(BTDA)を投入し、その後、4,4’-ジアミノジフェニルエーテル(DAPE)を投入した。モノマーの投入総量が15wt%で、酸無水物とジアミンのモル比が1.03:1.0となるよう投入した。その後、更に攪拌を続け、反応容器内の温度が、室温から±5℃の範囲となった時に反応容器を氷水から外した。室温のまま3時間攪拌を続け、得られたポリアミック酸の溶液粘度は3,200cpsであった。
[合成例3]
熱電対及び攪拌機を備えると共に窒素導入が可能な反応容器にn-メチルピロリジノンを入れた。この反応容器を容器に入った氷水に浸けた後、反応容器に3,3’4,4’-ジフェニルスルフォンテトラカルボン酸二無水物(DSDA)、PMDAを投入し、その後、1,3-ビス(4-アミノフェノキシ)ベンゼン(TPE-R)を投入した。モノマーの投入総量が15wt%で、各酸無水物のモル比率(DSDA:PMDA)が90:10であり、酸無水物とジアミンのモル比が1.03:1.0となるよう投入した。その後、更に攪拌を続け、反応容器内の温度が、室温から±5℃の範囲となった時に反応容器を氷水から外した。室温のまま3時間攪拌を続け、得られたポリアミック酸の溶液粘度は3,200cpsであった。
上記銅箔1の絶縁層側の面に合成例1〜3のポリアミック酸溶液を順次塗布し、乾燥を繰り返し、銅箔上にポリイミド前駆体樹脂層を形成した積層体を得た。この積層体を340℃で、8時間かけて熱処理し、ポリイミド樹脂層の厚みが40μm(2μm/36μm/2μm)の片面銅箔の積層体を得た。この積層体を硫酸濃度20g/L、過酸化水素濃度80g/L、添加剤濃度3%の研磨液で化学研磨し、銅箔の厚みが8.0μmになるようにすると共に、ポリイミド樹脂層と接していない銅箔の表面粗さRzが0.8μmとなるようにして導体を形成し、導体と絶縁層とからなるCOF基板用積層体を得た。
上記で得たCOF基板用積層体に配線パターンを形成してCOFフィルムキャリアテープとした。この時、インナーリード部の回路パターンを30μmピッチで作成し、錫メッキを施した後、倍率50倍のレーザー顕微鏡にて目視で回路の直線性の確認を行いライン幅が不均一な状態が観察された場合をNGとした。その後、COFフィルムキャリアテープのインナーリード部へ金バンプを有するICを実装した。実装には、フリップチップボンダー「TFC-2100」芝浦メカトロニクス(株)製を使用し、ボンディングヘッドツール温度は100℃、ステージ温度は420℃、接合圧力は1バンプ当たりの荷重が20gfになるようにして行った。この実装の際、COFフィルムキャリアテープを通してICを画像認識してICの位置合わせに用いられるアライメントマークが認識可能であるかどうかで視認性評価を行った。実装後、HHBT試験機「ETAC HIFLEX」楠本化成(株)製にて(8 5℃、85%RT、150V、1000時間)を行い、信頼性評価を行った。結果を表1に示す。
市販のポリイミド樹脂フィルム(東レ・デュポン(株)製、商品名:カプトン150EN)を用い、片面に合成例1のポリアミック酸溶液をロールコーターにより乾燥後の厚さで2.0μmになるように塗布して150℃で2分間乾燥させた後、もう一方の面に合成例2のポリアミック酸溶液をロールコーターにより乾燥後の厚さが2.0μmになるように塗布し、70℃で5分、110℃で5分乾燥後、140℃2分、180℃5分、265℃2分、エアーフロート方式の加熱炉にて硬化を行い、合成例1のポリアミック酸溶液を塗布した側が非熱可塑性ポリイミド樹脂層であり、合成例2のポリアミック酸溶液を塗布した側が熱可塑性ポリイミド樹脂層であるポリイミドの絶縁フィルムを得た。
次いで、上記で得られた絶縁フィルムの熱可塑性ポリイミド樹脂層側の面と上記銅箔4の絶縁層側の面とを重ね合わせ、シリコンゴムで覆われたロールラミネーターを用いて240℃、圧力1.5Mpaの条件で銅箔4と上記絶縁フィルムとを貼り合わせた。その後、バッチ式のオートクレーブにて温度340℃4時間窒素雰囲気下でアニールを行って積層体を得た。この得られた積層体を実施例1と同様にして化学研磨を行い、銅箔の厚みを8.0μmとし、絶縁フィルムと接していない銅箔の表面粗さRzを0.6μmとなるようにして導体を形成し、導体と絶縁層とからなるCOF基板用積層体を得た。このCOF基板用積層体について、実施例1と同様にして実装を行い、実装時の画像認識、インナーリードの直線性及びCOF実装後信頼性について評価した。結果を表1に示す。
[比較例1]
上記銅箔2を用い、実施例1と同様にして積層体を形成して化学研摩を行った。得られたCOF基板用積層体の導体の厚みは8.0μmであり、絶縁層と接している側の面の表面粗さRzが1.6μm、絶縁層と接していない側(レジスト面側)の表面粗さRzが1.2μmであった。このCOF基板用積層体について、実施例1と同様にして実装を行い、実装時の画像認識、インナーリードの直線性及びCOF実装後信頼性について評価した。結果を表1に示す。
[比較例2]
上記銅箔3を用い、実施例1と同様にして積層体を形成して化学研摩を行った。得られたCOF基板用積層体の導体の厚みは8.0μmであり、絶縁層と接している側の面の表面粗さRzが2.5μm、絶縁層と接していない側(レジスト面側)の表面粗さRzが0.9μmであった。このCOF基板用積層体について、実施例1と同様にして実装を行い、実装時の画像認識、インナーリードの直線性及びCOF実装後信頼性について評価した。結果を表1に示す。
[比較例3]
銅箔4を用い、実施例1と同様にして積層体を形成した。この積層体については化学研磨を行わなかった。得られたCOF基板用積層体の導体の厚みは18μmであり、絶縁層と接している側の面の表面粗さRzが0.8μm、絶縁層と接していない側(レジスト面側)の表面粗さRzが1.0μmであった。このCOF基板用積層体について、実施例1と同様にして実装を行い、実装時の画像認識、インナーリードの直線性及びCOF実装後信頼性について評価した。結果を表1に示す。
[比較例4]
銅箔1を用いて、化学研摩を行う手前まで実施例1と同様にして積層体を作成した。次いで、この積層体を硫酸濃度80g/L、過酸化水素濃度20g/L、添加剤濃度3%の研磨液を用いて化学研磨を行い、銅箔の厚みが8.0μmになるようにすると共に、ポリイミド樹脂層と接していない銅箔の表面粗さRzが1.6μmとなるようにして導体を形成し、導体と絶縁層とからなるCOF基板用積層体を得た。このCOF基板用積層体について、実施例1と同様にして実装を行い、実装時の画像認識、インナーリードの直線性及びCOF実装後信頼性について評価した。結果を表1に示す。
Figure 0005064035

Claims (4)

  1. 銅箔よりなる導体の一方の面に絶縁性樹脂よりなる絶縁層が形成されたCOF基板用積層体の製造方法であって、少なくとも10μmの厚みを有し、かつ、一方の面の表面粗さRzが1.0μm以下である銅箔の当該面に絶縁層を形成し、この絶縁層と接していない銅箔の面を、過酸化水素70〜85g/L及び硫酸18〜22g/Lを含有した研磨液で化学研摩してこの銅箔の厚みを1〜8μmにすると共に、表面粗さRzを1.0μm以下にして導体を形成することを特徴とするCOF基板用積層体の製造方法。
  2. 絶縁層は、ポリイミド前駆体樹脂溶液を導体に直接塗布した後、乾燥及び硬化させて形成される請求項1記載のCOF基板用積層体の製造方法。
  3. 絶縁層は、熱可塑性樹脂層を有する絶縁フィルムを導体に熱圧着して形成される請求項1記載のCOF基板用積層体の製造方法。
  4. 厚さ12〜18μmであって、かつ、一方の面の表面粗さRzが1.0μm以下である銅箔を用いて化学研磨する請求項1〜3のいずれかに記載のCOF基板用積層体の製造方法。
JP2006548842A 2004-12-22 2005-12-13 Cof基板用積層体の製造方法 Expired - Fee Related JP5064035B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006548842A JP5064035B2 (ja) 2004-12-22 2005-12-13 Cof基板用積層体の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004371080 2004-12-22
JP2004371080 2004-12-22
PCT/JP2005/022825 WO2006068000A1 (ja) 2004-12-22 2005-12-13 Cof基板用積層体及びその製造方法並びにこのcof基板用積層体を用いて形成したcofフィルムキャリアテープ
JP2006548842A JP5064035B2 (ja) 2004-12-22 2005-12-13 Cof基板用積層体の製造方法

Publications (2)

Publication Number Publication Date
JPWO2006068000A1 JPWO2006068000A1 (ja) 2008-08-07
JP5064035B2 true JP5064035B2 (ja) 2012-10-31

Family

ID=36601601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006548842A Expired - Fee Related JP5064035B2 (ja) 2004-12-22 2005-12-13 Cof基板用積層体の製造方法

Country Status (5)

Country Link
JP (1) JP5064035B2 (ja)
KR (1) KR101169829B1 (ja)
CN (1) CN100468675C (ja)
TW (1) TWI400742B (ja)
WO (1) WO2006068000A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4823884B2 (ja) * 2006-12-11 2011-11-24 新日鐵化学株式会社 フレキシブル銅張積層板の製造方法
JP4828439B2 (ja) * 2007-01-15 2011-11-30 新日鐵化学株式会社 フレキシブル積層板の製造方法
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP6094044B2 (ja) * 2011-03-23 2017-03-15 大日本印刷株式会社 放熱基板およびそれを用いた素子
CN103442511A (zh) * 2013-08-20 2013-12-11 珠海亚泰电子科技有限公司 一种高频基板
JP6572083B2 (ja) * 2015-09-30 2019-09-04 大日本印刷株式会社 発光素子用基板、モジュール及び発光素子用基板の製造方法
CN110868799A (zh) * 2019-11-15 2020-03-06 江苏上达电子有限公司 一种透明cof设计方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289177A (ja) * 2002-03-28 2003-10-10 Asahi Kasei Corp Cof用配線板の製造方法
WO2003096776A1 (en) * 2002-05-13 2003-11-20 Mitsui Mining & Smelting Co.,Ltd. Flexible printed wiring board for chip-on-film
JP2004119961A (ja) * 2002-09-02 2004-04-15 Furukawa Techno Research Kk チップオンフィルム用、プラズマディスプレイ用、または高周波プリント配線板用銅箔

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2242091B1 (en) * 1998-08-31 2013-07-31 Hitachi Chemical Company, Ltd. Polishing solution for metal and polishing method
AU1804300A (en) * 1998-12-28 2000-07-31 Hitachi Chemical Company, Ltd. Materials for polishing liquid for metal, polishing liquid for metal, method forpreparation thereof and polishing method using the same
TW591089B (en) * 2001-08-09 2004-06-11 Cheil Ind Inc Slurry composition for use in chemical mechanical polishing of metal wiring
TW200404484A (en) * 2002-09-02 2004-03-16 Furukawa Circuit Foil Copper foil for soft circuit board package module, for plasma display, or for radio-frequency printed circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289177A (ja) * 2002-03-28 2003-10-10 Asahi Kasei Corp Cof用配線板の製造方法
WO2003096776A1 (en) * 2002-05-13 2003-11-20 Mitsui Mining & Smelting Co.,Ltd. Flexible printed wiring board for chip-on-film
JP2004119961A (ja) * 2002-09-02 2004-04-15 Furukawa Techno Research Kk チップオンフィルム用、プラズマディスプレイ用、または高周波プリント配線板用銅箔

Also Published As

Publication number Publication date
TW200634903A (en) 2006-10-01
CN100468675C (zh) 2009-03-11
TWI400742B (zh) 2013-07-01
WO2006068000A1 (ja) 2006-06-29
KR101169829B1 (ko) 2012-07-30
CN101076885A (zh) 2007-11-21
KR20070091027A (ko) 2007-09-06
JPWO2006068000A1 (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
JP5181618B2 (ja) 金属箔積層ポリイミド樹脂基板
TWI500501B (zh) Second layer double sided flexible metal laminated board and manufacturing method thereof
JP4652020B2 (ja) 銅張り積層板
JP4804806B2 (ja) 銅張積層板及びその製造方法
JP5064035B2 (ja) Cof基板用積層体の製造方法
JP5000310B2 (ja) Cof用積層板及びcofフィルムキャリアテープ並びに電子装置
TW584596B (en) Method for manufacturing a polyimide and metal compound sheet
KR101378052B1 (ko) Cof용 적층판, cof 필름 캐리어 테이프 및 전자장치
JP4564336B2 (ja) Cof用銅張積層板及びcof用キャリアテープ
KR100593741B1 (ko) 구리 삼성분계 화합물을 타이층으로 사용한연성회로기판용 적층구조체
JP3664708B2 (ja) ポリイミド金属積層板およびその製造方法
JP2004237596A (ja) フレキシブル銅張積層板およびその製造方法
JP4642479B2 (ja) Cof用積層板及びcofフィルムキャリアテープ
JP4828439B2 (ja) フレキシブル積層板の製造方法
JP2009241484A (ja) チップオンフィルム用フレキシブル金属張積層板及びその製造方法
KR20070087981A (ko) 가요성 양면 도체 적층소재 및 그의 제조방법
JP2005271449A (ja) フレキシブルプリント基板用積層板
JP5073801B2 (ja) 銅張り積層板の製造方法
JP2005197532A (ja) 多層回路基板およびその製造方法ならびに回路基材
JP4987756B2 (ja) 多層回路基板の製造方法
JP5053429B2 (ja) 多層回路基板の製造方法
JP2007296847A (ja) 金属層付き積層フィルムとその製造方法、これを用いた配線基板および半導体装置
JP2005125688A (ja) 金属層付き積層フィルムとこれを用いた半導体装置、および金属層付き積層フィルムの製造方法
JP2005161858A (ja) 線膨張係数を制御したポリイミドフィルムの製造法
JP2010283390A (ja) 多層回路基板の回路基材

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120808

R150 Certificate of patent or registration of utility model

Ref document number: 5064035

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees