JP4911845B2

JP4911845B2 - Phase change nonvolatile memory element, memory array using the phase change nonvolatile memory element, and information recording method for the phase change nonvolatile memory element

Info

Publication number: JP4911845B2
Application number: JP2001286998A
Authority: JP
Inventors: 博三浦
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2001-09-20
Filing date: 2001-09-20
Publication date: 2012-04-04
Anticipated expiration: 2021-09-20
Also published as: JP2003100991A

Description

【０００１】
【発明の属する技術分野】
本発明は相変化型不揮発性固体メモリ素子（相変化型不揮発性メモリ素子）に関し、さらに該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法に関する。
【０００２】
【従来の技術】
コンピュータの論理処理装置（ＣＰＵ等）や各種電子機器に用いられるメモリは、性能を高めるために高速スイッチング特性が要求されている。このような状況から、ＤＲＡＭやフラッシュメモリなどの置き換えを狙った高速の新規不揮発性メモリとして相変化型メモリが研究され、例えば特表平１１−５１４１５０、特表２００１―５０２８４８に開示されている。
この不揮発性メモリ用の材料として、ＧｅＳｂＴｅ系の構成元素からなる化合物が相変化型材料（相変化材料）として用いられており、相変化材料の結晶−アモルファス間での状態変化に基づく電気抵抗差を利用して情報が記録される。開示されている技術（米Ｏｖｏｎｙｘ社提案）によれば、一つのメモリセルは、ＧｅＳｂＴｅ系構成元素からなる相変化型メモリ材料と抵抗およびスイッチングトランジスタが直列接続された構成となっており、メモリセルはマトリクス状にレイアウトされている。このメモリセルを構成する相変化材料をパルス電流により、結晶−アモルファス間での相状態を変化、制御して情報が記録される。ここで用いられているメモリ材料の構成元素組成としては、例えばＧｅ（２２）Ｓｂ（２２）Ｔｅ（５６）を主体としたものが開示されている。すなわち、メモリ材料である化合物の組成式をＧｅ（ｚ）Ｓｂ（ｘ）Ｔｅ（ｙ）とすると、ＳｂとＴｅとの組成比(ｘ／ｙ)は、ｘ／ｙ＜１の化合物が用いられている。
上記組成の化合物をメモリ材料として用いた場合、高速アクセス性、高密度の安定性メモリアレイが得られるなどの改善がなされる。しかし、メモリのスイッチング速度は必ずしも十分でなく、さらに記録速度の改善が望まれる。
【０００３】
【発明が解決しようとする課題】
本発明は、上記のような問題点に鑑みなされたもので、その目的は高速記録・消去が可能な相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子を提供することにあり、さらに別の目的は、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法を提供することにある。
【０００４】
【課題を解決するための手段】
以下、本発明について具体的に説明する。請求項１の発明は、素子構成層として少なくとも組成式がＡ（ｚ）Ｍ（ｄ）Ｌ（ｅ）Ｓｂ（ｘ）Ｔｅ（ｙ）（式中、ｚ＋ｄ＋ｅ＋ｘ＋ｙ＝１００原子％、０＜ｚ、ｘ、ｙ＜１００原子％、０≦ｄ＜１００原子％、０≦ｅ＜１００原子％）で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有し、電気信号を印加し情報を記録・消去する相変化型不揮発性メモリ素子であって、
前記化合物もしくは混合物の組成は、Ｇｅ（１〜５原子％）Ｇａ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ａｇ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ｇｅ（１〜５原子％）Ａｇ（１〜５原子％）Ｉｎ（３〜７原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１３〜４０原子％）、または、Ｇｅ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）であり、かつ、ＳｂとＴｅとの組成比（ｘ／ｙ）が、６１/２８≦ｘ／ｙ≦７０/１６であり、前記相変化記録層は、配線形状に加工されたものであることを特徴とする相変化型不揮発性メモリ素子である。
【０００５】
請求項１の組成式で表される化合物もしくは混合物は、相変化材料であり、加熱によって高速度で結晶−アモルファス間の相変化を起すことができるため、この相状態変化に伴う電気的物性（電気抵抗）の違いを利用することにより、高速記録・消去が可能な相変化記録層が形成でき、スイッチング速度の速い相変化型不揮発性メモリ素子が提供される。
【０００６】
請求項２の発明は、相変化型不揮発性メモリ素子がマトリクス状に配置され、かつ該相変化型不揮発性メモリ素子の端部がトランジスタもしくはダイオードからなる半導体素子に接続され、電気信号を印加し情報を記録・消去するメモリアレーにおいて、前記相変化型不揮発性メモリ素子は、素子構成層として少なくとも組成式がＡ（ｚ）Ｍ（ｄ）Ｌ（ｅ）Ｓｂ（ｘ）Ｔｅ（ｙ）（式中、ｚ＋ｄ＋ｅ＋ｘ＋ｙ＝１００原子％、０＜ｚ、ｘ、ｙ＜１００原子％、０≦ｄ＜１００原子％、０≦ｅ＜１００原子％）で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子であって、
前記化合物もしくは混合物の組成は、Ｇｅ（１〜５原子％）Ｇａ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ａｇ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ｇｅ（１〜５原子％）Ａｇ（１〜５原子％）Ｉｎ（３〜７原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１３〜４０原子％）、または、Ｇｅ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）であり、かつ、ＳｂとＴｅとの組成比（ｘ／ｙ）が、６１/２８≦ｘ／ｙ≦７０/１６であり、前記相変化記録層は、配線形状に加工されたものであることを特徴とするメモリアレーである。
【０００７】
高速記録・消去が可能な相変化記録層を有するため、前記相変化型不揮発性メモリ素子の端部をトランジスタもしくはダイオードからなる半導体素子に接続したメモリアレー構成とすることにより、スイッチング速度の速いメモリアレーが提供される。
【０００８】
請求項３の発明は、相変化型不揮発性メモリ素子に電気信号を印加して情報を記録・消去する情報記録方法において、前記相変化型不揮発性メモリ素子は、素子構成層として少なくとも組成式がＡ（ｚ）Ｍ（ｄ）Ｌ（ｅ）Ｓｂ（ｘ）Ｔｅ（ｙ）（式中、ｚ＋ｄ＋ｅ＋ｘ＋ｙ＝１００原子％、０＜ｚ、ｘ、ｙ＜１００原子％、０≦ｄ＜１００原子％、０≦ｅ＜１００原子％）で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有し、電気信号を印加し情報を記録・消去する相変化型不揮発性メモリ素子であって、前記相変化記録層は、配線形状に加工されたものであり、
前記化合物もしくは混合物の組成は、Ｇｅ（１〜５原子％）Ｇａ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ａｇ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ｇｅ（１〜５原子％）Ａｇ（１〜５原子％）Ｉｎ（３〜７原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１３〜４０原子％）、または、Ｇｅ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）であり、かつ、ＳｂとＴｅとの組成比（ｘ／ｙ）が、６１/２８≦ｘ／ｙ≦７０/１６であるものであり、
該相変化型不揮発性メモリ素子に対して電気信号を印加し情報を記録・消去するに際して、記録と消去のパルス幅を等しくすることを特徴とする情報記録方法である。
【０００９】
相変化型不揮発性メモリ素子のスイッチング速度が速いため、メモリ素子に対する電気信号の印加時に、記録と消去のパルス幅を等しくすることにより高速記録・消去が可能となる情報記録方法が提供される。
【００１０】
【発明の実施の形態】
以下、本発明をさらに詳細に説明する。ただし、本発明はなんら実施の形態に限定されるものではない。請求項１の発明は、素子構成層として少なくとも組成式がＡ（ｚ）Ｍ（ｄ）Ｌ（ｅ）Ｓｂ（ｘ）Ｔｅ（ｙ）（式中、ｚ＋ｄ＋ｅ＋ｘ＋ｙ＝１００原子％、０＜ｚ、ｘ、ｙ＜１００原子％、０≦ｄ＜１００原子％、０≦ｅ＜１００原子％）で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有し、電気信号を印加し情報を記録・消去する相変化型不揮発性メモリ素子であって、
前記化合物もしくは混合物の組成は、
Ｇｅ（１〜５原子％）Ｇａ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ａｇ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ｇｅ（１〜５原子％）Ａｇ（１〜５原子％）Ｉｎ（３〜７原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１３〜４０原子％）、または、Ｇｅ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）であり、かつ、ＳｂとＴｅとの組成比（ｘ／ｙ）が、６１/２８≦ｘ／ｙ≦７０/１６であり、前記相変化記録層は、配線形状に加工されたものであることを特徴とする相変化型不揮発性メモリ素子に関する。
【００１１】
本発明の相変化型不揮発性メモリ素子を構成する相変化記録層には、組成式がＡ（ｚ）Ｍ（ｄ）Ｌ（ｅ）Ｓｂ（ｘ）Ｔｅ（ｙ）で表される化合物もしくは混合物からなる相変化材料が用いられる。組成式において、ｚ，ｄ，ｅ，ｘ，ｙはそれぞれＡ、Ｍ、Ｌ、Ｓｂ、Ｔｅの各構成元素の組成を示し、ｚ＋ｄ＋ｅ＋ｘ＋ｙ＝１００原子％である。また、組成ｚ、ｘ、ｙはそれぞれ０原子％を超え、１００原子％未満の数を示す。すなわち、Ａ、ＳｂおよびＴｅは必須の元素である。一方、ｄおよびｅはそれぞれ０原子％以上、１００原子％未満の数を示す。従ってＭおよびＬ元素を含まない相変化材料も用いられる。さらに、ＳｂとＴｅとの組成比（ｘ／ｙ）は１以上であり、好ましくは、ｘ／ｙ＝１〜６の範囲である。
【００１２】
式中、Ａ、ＭおよびＬはそれぞれ、Ｂ、Ａｌ、Ｓｉ、Ｇａ、Ｇｅ、Ａｇ、ＩｎあるいはＢｉの元素群から選ばれる少なくとも一つの元素である。
相変化型不揮発性メモリ素子に用いられる化合物もしくは混合物からなる相変化材料の構成元素としては、ＢＳｂＴｅ、ＡｌＳｂＴｅ、ＧｅＡｌＳｂＴｅ、ＳｉＳｂＴｅ、ＧａＳｂＴｅ、ＧｅＧａＳｂＴｅ、ＡｇＳｂＴｅ、ＡｇＩｎＳｂＴｅ、ＧｅＡｇＩｎＳｂＴｅ、ＩｎＳｂＴｅ、ＧｅＩｎＳｂＴｅ、ＢｉＳｂＴｅ、ＧｅＢｉＳｂＴｅが例示される。
これらの化合物もしくは混合物の好ましい組成としては、Ｂ（３〜７原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（２３〜４２原子％）、Ｓｉ（３〜７）Ｓｂ（５５〜７０）Ｔｅ（２３〜４２）、Ｇａ（３〜７）Ｓｂ（５５〜７０）Ｔｅ（２３〜４２）、Ｇｅ（１〜５）Ｇａ（５〜９）Ｓｂ（５５〜７０）Ｔｅ（１６〜３９）、Ａｇ（１〜５）Ｉｎ（５〜９）Ｓｂ（５５〜７０）Ｔｅ（１６〜３９）、Ｇｅ（１〜５）Ａｇ（１〜５）Ｉｎ（３〜７）Ｓｂ（５５〜７０）Ｔｅ（１３〜４０）、Ｇｅ（１〜５）Ｉｎ（５〜９）Ｓｂ（５５〜７０）Ｔｅ（１６〜３９）が挙げられる。
【００１３】
本発明の相変化材料、例えばＡｇ（４）Ｉｎ（７）Ｓｂ（６１）Ｔｅ（２８）と、従来の相変化型のメモリ材料であるＧｅ（２２）Ｓｂ（２２）Ｔｅ（５６）をレーザービームで加熱し、相変化に伴う光学特性（反射光強度）の時間変化をフォトダイオードで検出して結晶化時間を求め、比較した結果を表１に示す。表１ではレーザービーム照射による加熱でアモルファス相が結晶相に転移する時間（結晶化時間）を相対値で示している。すなわちＧｅ（２２）Ｓｂ（２２）Ｔｅ（５６）の結晶化時間を１とすると、Ａｇ（４）Ｉｎ（７）Ｓｂ（６１）Ｔｅ（２８）は０．００５である。このように本発明に用いる相変化材料によって、結晶化時間が短縮でき高速の相変化型メモリが実現できる。
【００１４】
【表１】

【００１５】
本発明の相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子の構成断面図の一例を図１に示す。図１において、１０１は基板を示し、Ｓｉ基板、ＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板などを用いることができる。また基板１０１にはメモリを選択するためのトランジスタや素子分離のためのダイオードが形成されている。１０２はメモリを選択するためのＭＯＳトランジスタを示している。このＭＯＳトランジスタは、ドレイン領域１１１、ソース領域１１２およびゲート１１３から構成されている。１０３は絶縁層であり基板１０１と下記に示す下部電極１０４を分離する。絶縁層１０３を形成する材料としては、ＳｉＯ₂、ＳｉＮ、ＳｉＯＮ、Ａｌ₂Ｏ₃などを単独もしくは混合物として用いることができる。１０４は下部電極を示し、Ａｌ、ＡｌＴｉ、ＡｌＳｉ、ＡｌＳｉＣｕ、Ｃｕ、ＣｕＴｉ、Ａｇ、ＡｇＰｄなどの金属材料を用いて形成される。１０５はバリア層を示す。バリア層１０５は下部電極１０４と相変化材料からなる相変化記録層１０７の相互拡散を抑制するために設ける。バリア層１０５としては、ＴｉＮ、ＴｉＷ、ＴｉＣなどのＴｉ化合物を用いることができる。１０６は素子分離の絶縁層である。絶縁層１０６を形成する材料としては、ＳｉＯ₂、ＳｉＮ、ＳｉＯＮ、Ａｌ₂Ｏ₃などを単独もしくは混合物として用いることができる。１０７は相変化記録層を示し、本発明の前記相変化材料を用いることができる。１０８は絶縁層であり、絶縁層１０６と同様の材料を用いることができる。１０９はバリア層である。バリア層１０９は上部電極１１０と相変化記録層１０７の相互拡散を抑制するために設けられ、１０５と同様の材料を用いることができる。１１０は上部電極を示し、下部電極１０４と同様の材料を用いることができる。
このような構成の相変化型不揮発性メモリ素子とすることにより高速記録・消去が可能なメモリ素子が実現できる。
【００１６】
請求項２の発明は、相変化型不揮発性メモリ素子がマトリクス状に配置され、かつ該相変化型不揮発性メモリ素子の端部がトランジスタもしくはダイオードからなる半導体素子に接続され、電気信号を印加し情報を記録・消去するメモリアレーにおいて、前記相変化型不揮発性メモリ素子は、素子構成層として少なくとも組成式がＡ（ｚ）Ｍ（ｄ）Ｌ（ｅ）Ｓｂ（ｘ）Ｔｅ（ｙ）（式中、ｚ＋ｄ＋ｅ＋ｘ＋ｙ＝１００原子％、０＜ｚ、ｘ、ｙ＜１００原子％、０≦ｄ＜１００原子％、０≦ｅ＜１００原子％）で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子であって、
前記化合物もしくは混合物の組成は、
Ｇｅ（１〜５原子％）Ｇａ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ａｇ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ｇｅ（１〜５原子％）Ａｇ（１〜５原子％）Ｉｎ（３〜７原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１３〜４０原子％）、または、Ｇｅ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）であり、かつ、ＳｂとＴｅとの組成比（ｘ／ｙ）が、６１/２８≦ｘ／ｙ≦７０/１６であり、前記相変化記録層は、配線形状に加工されたものであることを特徴とするメモリアレーに関する。
【００１７】
請求項２に記載するメモリアレーの一例を図２の接続回路図に示す。図において、１０２はＭＯＳランジスタ、１０７は相変化記録層を示している。相変化記録層１０７は図１に示すトランジスタのドレイン領域１１１に下部電極１０４を介して直列に接続されている。２０３はビット線でありトランジスタのソース領域１１２に接続されている。２０４は選択線であり、トランジスタのゲート１１３に接続されている。２０５はプログラムパルス供給線であり、図１に示す上部電極１１０を介して相変化記録層１０７に接続され、書き込み・消去、読み出しに応じたパルスをメモリ素子に供給する。
このようなメモリアレーとすることにより、高速記録・消去のできるスイッチング速度の速いデバイスの実現が可能となる。
【００１８】
請求項３の発明は、相変化型不揮発性メモリ素子に電気信号を印加して情報を記録・消去する情報記録方法において、前記相変化型不揮発性メモリ素子は、素子構成層として少なくとも組成式がＡ（ｚ）Ｍ（ｄ）Ｌ（ｅ）Ｓｂ（ｘ）Ｔｅ（ｙ）（式中、ｚ＋ｄ＋ｅ＋ｘ＋ｙ＝１００原子％、０＜ｚ、ｘ、ｙ＜１００原子％、０≦ｄ＜１００原子％、０≦ｅ＜１００原子％）で表される化合物もしくは混合物からなる相変化材料を相変化記録層として有し、電気信号を印加し情報を記録・消去する相変化型不揮発性メモリ素子であって、前記相変化記録層は、配線形状に加工されたものであり、
前記化合物もしくは混合物の組成は、Ｇｅ（１〜５原子％）Ｇａ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ａｇ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）、Ｇｅ（１〜５原子％）Ａｇ（１〜５原子％）Ｉｎ（３〜７原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１３〜４０原子％）、または、Ｇｅ（１〜５原子％）Ｉｎ（５〜９原子％）Ｓｂ（５５〜７０原子％）Ｔｅ（１６〜３９原子％）であり、かつ、ＳｂとＴｅとの組成比（ｘ／ｙ）が、６１/２８≦ｘ／ｙ≦７０/１６であるものであり、
該相変化型不揮発性メモリ素子に対して電気信号を印加し情報を記録・消去するに際して、記録と消去のパルス幅を等しくすることを特徴とする情報記録方法に関する。
【００１９】
請求項３に記載する情報記録方法の一例として、本発明の相変化型不揮発性メモリ素子に対する情報の記録および消去における、電気信号の印加時のプログラムパルスの模式図を図３に示す。図３において、図１に示す相変化記録層１０７の記録状態が結晶相であり、未記録状態がアモルファス相に相当し、３０１１は記録パルス、３０１２は消去パルスを示す。本発明においては、相変化記録層の記録速度が速いため、記録のパルス幅（Ｔｗ）および消去のパルス幅（Ｔｅ）を等しくすることができる（Ｔｗ＝Ｔｅ）。記録（結晶化）の際は電流値をＩｗ（記録電流）レベルとし、消去（アモルファス化）の際は電流値をＩｅ（消去電流）レベルとする。記録・消去の電流レベルの比Ｉｗ／Ｉｅは０．３〜０．８の範囲、好ましくは０．４〜０．７の範囲に設定する。
このような記録および消去のパルス幅を等しくする情報記録方法によって高速の記録・消去の実現が可能となる
【００２０】
【実施例】
（相変化型不揮発性メモリ素子の製作）
組成式Ａｇ（４）Ｉｎ（７）Ｓｂ（６１）Ｔｅ（２８）で表される相変化材料を用い、図４に示す素子構成で相変化記録層を形成した相変化型不揮発性メモリ素子を作製した。
図４において、基板１１０１はＳｉ基板である。ＭＯＳトランジスタ１１０２は、一般的な構造のため詳細は省略する。コンタクトホール１０３１は、ＣＶＤ法により、Ｗ（タングステン）薄膜を成膜し、エッチバック法でホール以外の部分を除去することによりWプラグで埋め込んで形成した。Wプラグ形成後、ＤＣスパッタリング法により、下部電極１１０４としてＡｌＴｉ薄膜を、バリア層１１０５としてＴｉＮ薄膜を順次成膜する。次に、フォトリソグラフィー、ドライエッチング法を使ってＡｌＴｉ薄膜とＴｉＮ薄膜を一緒に加工し配線形状とする。次いで、CVD法により絶縁層１１０６であるＳｉＯ₂を成膜し、フォトリソグラフィー、ドライエッチングの手法を使ってスルーホール１０６１を形成する。次に、ＤＣスパッタ法により相変化記録層１１０７としてＡｇ（４）Ｉｎ（７）Ｓｂ（６１）Ｔｅ（２８）からなる薄膜を成膜し、フォトリソグラフィー、ドライエッチングの手法を使って配線形状に加工する。次に、ＣＶＤ法を使って絶縁層１１０８としてＳｉＯ₂を成膜し、フォトリソグラフィー、ドライエッチングの手法を使ってスルーホール１０８１を形成する。最後に、ＤＣスパッタリング法を使って、バリア層１１０９としてＴｉＮを、上部電極１１１０としてＡｌＴｉを順次成膜し、フォトリソグラフィー、ドライエッチング法を使って配線形状に加工する。２０３、２０４、２０５は図２に示す接続回路図の付番に対応し、２０３はビット線、２０４は選択線であり、２０５はプログラムパルス供給線を示す。
なお比較例として、上記相変化記録層１１０７としてＧｅ（２２）Ｓｂ（２２）Ｔｅ（５６）からなる相変化材料を用いて形成したほかは上記と同じ素子構成にして、従来型の相変化型不揮発性メモリ素子を作製した。
【００２１】
（相変化型不揮発性メモリ素子の評価）
上記で作製した実施例と比較例の相変化型不揮発性メモリ素子を用いて、情報記録・消去特性の評価を行った。
本発明の相変化型不揮発性メモリ素子の記録パルス（Ｉｗ）および消去パルス（Ｉｅ）は図３に、また比較例の記録パルス（Ｉｗ）および消去パルス（Ｉｅ）は図５に示すように、それぞれのメモリ素子の記録・消去が満たされる電気信号印加条件に制御したプログラムパルスで印加した。この場合、結晶化が情報の記録状態に対応している。図５中、３０２１は記録パルス、３０２２は消去パルスを示す。、
図５に示すように、従来の相変化材料を相変化記録層とした場合には、相変化記録層の結晶化に時間がかかるためにＴｗが長く、記録（結晶化）のパルス幅を消去（アモルファス化）よりも大きくする（Ｔｅ＜Ｔｗ）必要があり、これによって記録速度が遅くなるため、デバイスのスイッチング速度が制約されている。これに対して、本発明の相変化化合物を用いた場合には、相変化記録層の記録・消去のパルスが同じであるため、メモリ素子の記録速度は速く、上記比較例のメモリ素子に較べて、記録速度はおよそ２００倍高速とすることができる。
【００２２】
【発明の効果】
本発明の相変化材料を相変化型不揮発性メモリ素子の記録層とすることによって、記録時間（結晶化時間）を従来の１／２００に短縮できる。これによって、記録層の記録時における電流印加時間（パルス幅（Ｔｗ））および消去時における電流印加時間（パルス幅（（Ｔｅ））を同じ（Ｔｗ＝Ｔｅ）にすることが可能となり、デバイスのスイッチング速度の高速化が図れる。また、本発明の相変化型不揮発性メモリ素子をマトリクス状に配置し、メモリ素子の端部をトランジスタもしくはダイオードからなる半導体素子に接続したメモリアレーとすることによって、高速動作が可能な相変化型メモリデバイスが実現できる。
【図面の簡単な説明】
【図１】本発明の相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子の一例を示す構成断面図である。
【図２】本発明の相変化型不揮発性メモリ素子がトランジスタまたはダイオードからなる半導体素子に接続されているメモリアレーの一例を示す接続回路図である。
【図３】本発明の相変化型不揮発性メモリ素子に対する情報の記録および消去における電気信号印加のプログラムパルスを示す模式図である。
【図４】実施例で製作した本発明の相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子の一例を示す構成断面図である
【図５】比較例で製作した相変化型不揮発性メモリ素子に対する情報の記録および消去における電気信号印加のプログラムパルスを示す模式図である。
【符号の説明】
１０１基板
１０２ＭＯＳトランジスタ
１０３絶縁層
１０４下部電極
１０５バリア層
１０６絶縁層
１０７相変化記録層
１０８絶縁層
１０９バリア層
１１０上部電極
１１１ドレイン領域
１１２ソース領域
１１３ゲート
２０３ビット線
２０４選択線
２０５プログラムパルス供給線
１０３１コンタクトホール
１０６１スルーホール
１０８１スルーホール
１１０１基板（Ｓｉ）
１１０２ＭＯＳトランジスタ
１１０３絶縁層（ＳｉＯ₂）
１１０４下部電極（ＡｌＴｉ）
１１０５バリア層（ＴｉＮ）
１１０６絶縁層（ＳｉＯ₂）
１１０７相変化記録層（ＡｇＩｎＳｂＴｅ）
１１０８絶縁層（ＳｉＯ₂）
１１０９バリア層（ＴｉＮ）
１１１０上部電極（ＡｌＴｉ）
１１１１ドレイン領域
１１１２ソース領域
１１１３ゲート
３０１１記録パルス
３０１２消去パルス
３０２１記録パルス
３０２２消去パルス[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a phase change nonvolatile solid-state memory element (phase change nonvolatile memory element), and further relates to a memory array using the phase change nonvolatile memory element and an information recording method for the phase change nonvolatile memory element. .
[0002]
[Prior art]
A memory used in a computer logic processing device (CPU or the like) or various electronic devices is required to have high-speed switching characteristics in order to improve performance. Under such circumstances, a phase change type memory has been studied as a high-speed new nonvolatile memory aiming at replacement of a DRAM, a flash memory, etc., and disclosed in, for example, JP-T-11-514150 and JP-T-2001-502848.
As a material for this nonvolatile memory, a compound composed of GeSbTe-based constituent elements is used as a phase change material (phase change material), and an electric resistance difference based on a state change between a crystal and an amorphous phase change material. Information is recorded using. According to the disclosed technology (provided by Ovonyx Corporation in the US), one memory cell has a configuration in which a phase change type memory material composed of GeSbTe-based constituent elements, a resistor and a switching transistor are connected in series. Are laid out in a matrix. Information is recorded by changing and controlling the phase state between the crystal and the amorphous phase of the phase change material constituting the memory cell by a pulse current. As a constituent element composition of the memory material used here, for example, a material mainly composed of Ge (22) Sb (22) Te (56) is disclosed. That is, assuming that the composition formula of the compound that is the memory material is Ge (z) Sb (x) Te (y), the composition ratio (x / y) of Sb and Te is x / y <1. ing.
When a compound having the above composition is used as a memory material, improvements such as a high-speed accessibility and a high-density stable memory array can be obtained. However, the switching speed of the memory is not always sufficient, and further improvement of the recording speed is desired.
[0003]
[Problems to be solved by the invention]
The present invention has been made in view of the above-described problems, and an object thereof is to provide a phase change nonvolatile memory element having a phase change material capable of high-speed recording / erasing as a phase change recording layer. Yet another object is to provide a memory array using the phase change nonvolatile memory element and an information recording method for the phase change nonvolatile memory element.
[0004]
[Means for Solving the Problems]
Hereinafter, the present invention will be specifically described. According to the first aspect of the present invention, at least the composition formula of the element constituent layer is A (z) M (d) L (e) Sb (x) Te (y) (wherein z + d + e + x + y = 100 atomic%, 0 <z, x , Y <100 atomic%, 0 ≦ d <100 atomic%, 0 ≦ e <100 atomic%) as a phase change recording layer and applying an electric signal to the information Is a phase change nonvolatile memory element that records and erases
The composition of the compound or mixture is Ge (1-5 atomic%) Ga (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%), Ag (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%), Ge (1-5 atomic%) Ag (1-5 atomic%) In (3-7 atomic%) Sb ( 55-70 atomic%) Te (13-40 atomic%) or Ge (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%) There, and the composition ratio of Sb and Te (x / y) is 61/28 was ≦ x / y ≦ 70/16 , that the phase change recording layer is processed into wiring form This is a featured phase change nonvolatile memory element.
[0005]
The compound or mixture represented by the composition formula of claim 1 is a phase change material, and can cause a phase change between crystal and amorphous at a high speed by heating. By utilizing the difference in electrical resistance), a phase change recording layer capable of high-speed recording / erasing can be formed, and a phase change type nonvolatile memory device having a high switching speed is provided.
[0006]
According to the second aspect of the present invention, the phase change nonvolatile memory elements are arranged in a matrix, and the end of the phase change nonvolatile memory element is connected to a semiconductor element formed of a transistor or a diode, and an electric signal is applied. In the memory array for recording / erasing information, the phase change nonvolatile memory element has at least a composition formula as an element constituent layer of A (z) M (d) L (e) Sb (x) Te (y) (formula Wherein z + d + e + x + y = 100 atomic%, 0 <z, x, y <100 atomic%, 0 ≦ d <100 atomic%, 0 ≦ e <100 atomic%) A phase change nonvolatile memory element having a change recording layer,
The composition of the compound or mixture is Ge (1-5 atomic%) Ga (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%), Ag (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%), Ge (1-5 atomic%) Ag (1-5 atomic%) In (3-7 atomic%) Sb ( 55-70 atomic%) Te (13-40 atomic%) or Ge (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%) There, and the composition ratio of Sb and Te (x / y) is 61/28 was ≦ x / y ≦ 70/16 , that the phase change recording layer is processed into wiring form This is a featured memory array.
[0007]
Since it has a phase change recording layer capable of high-speed recording and erasing, it has a memory array configuration in which the end of the phase change type nonvolatile memory element is connected to a semiconductor element composed of a transistor or a diode, thereby enabling a memory with a high switching speed. An array is provided.
[0008]
According to a third aspect of the present invention, there is provided an information recording method for recording / erasing information by applying an electric signal to a phase change nonvolatile memory element, wherein the phase change nonvolatile memory element has at least a composition formula as an element constituent layer. A (z) M (d) L (e) Sb (x) Te (y) (wherein z + d + e + x + y = 100 atomic%, 0 <z, x, y <100 atomic%, 0 ≦ d <100 atomic%, A phase change type nonvolatile memory element having a phase change material made of a compound or a mixture represented by 0 ≦ e <100 atomic%) as a phase change recording layer and recording / erasing information by applying an electric signal. The phase change recording layer is processed into a wiring shape,
The composition of the compound or mixture is Ge (1-5 atomic%) Ga (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%), Ag (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%), Ge (1-5 atomic%) Ag (1-5 atomic%) In (3-7 atomic%) Sb ( 55-70 atomic%) Te (13-40 atomic%) or Ge (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%) There, and the composition ratio of Sb and Te (x / y) is, and those in which 61/28 ≦ x / y ≦ 70/16,
An information recording method characterized in that when an electric signal is applied to the phase change nonvolatile memory element to record / erase information, the pulse widths of recording and erasing are made equal.
[0009]
Since the switching speed of the phase change type nonvolatile memory element is fast, an information recording method is provided that enables high-speed recording / erasing by equalizing the pulse widths of recording and erasing when an electric signal is applied to the memory element.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in more detail. However, the present invention is not limited to the embodiment. According to the first aspect of the present invention, at least the composition formula of the element constituent layer is A (z) M (d) L (e) Sb (x) Te (y) (wherein z + d + e + x + y = 100 atomic%, 0 <z, x , Y <100 atomic%, 0 ≦ d <100 atomic%, 0 ≦ e <100 atomic%) as a phase change recording layer and applying an electric signal to the information Is a phase change nonvolatile memory element that records and erases
The composition of the compound or mixture is:
Ge (1-5 atomic%) Ga (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%), Ag (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%), Ge (1-5 atomic%) Ag (1-5 atomic%) In (3-7 atomic%) Sb (55-70 atomic%) Te ( 13-40 atomic%) or Ge (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%), and Sb and Te The composition ratio (x / y) is 61/28 ≦ x / y ≦ 70/16, and the phase-change recording layer is processed into a wiring shape. The present invention relates to a memory element.
[0011]
In the phase change recording layer constituting the phase change nonvolatile memory element of the present invention, the compound or mixture represented by the composition formula A (z) M (d) L (e) Sb (x) Te (y) A phase change material is used. In the composition formula, z, d, e, x, and y indicate the composition of each constituent element of A, M, L, Sb, and Te, respectively, and z + d + e + x + y = 100 atomic%. The compositions z, x, and y each represent a number exceeding 0 atomic% and less than 100 atomic%. That is, A, Sb and Te are essential elements. On the other hand, d and e each represent a number of 0 atomic% or more and less than 100 atomic%. Therefore, phase change materials that do not contain M and L elements are also used. Furthermore, the composition ratio (x / y) between Sb and Te is 1 or more, and preferably x / y = 1 to 6.
[0012]
In the formula, each of A, M, and L is at least one element selected from the element group of B, Al, Si, Ga, Ge, Ag, In, or Bi.
BSbTe, AlSbTe, GeAlSbTe, SiSbTe, GaSbTe, GeGaSbTe, AgSbTe, AgInSbTe, GeAgInSbTe, InSbTe, GeInBbTe, GeInSbTe, GeInSbTe, GeInSbTe, GeInSbTe, GeInSbTe, GeInSbTe Illustrated.
Preferred compositions of these compounds or mixtures include B (3-7 atom%) Sb (55-70 atom%) Te (23-42 atom%), Si (3-7) Sb (55-70) Te ( 23-42), Ga (3-7) Sb (55-70) Te (23-42), Ge (1-5) Ga (5-9) Sb (55-70) Te (16-39), Ag (1-5) In (5-9) Sb (55-70) Te (16-39), Ge (1-5) Ag (1-5) In (3-7) Sb (55-70) Te ( 13-40), Ge (1-5) In (5-9) Sb (55-70) Te (16-39).
[0013]
The phase change material of the present invention, for example, Ag (4) In (7) Sb (61) Te (28) and the conventional phase change type memory material Ge (22) Sb (22) Te (56) are laser Table 1 shows the comparison results obtained by heating with a beam and detecting the time change of optical characteristics (reflected light intensity) accompanying the phase change with a photodiode to determine the crystallization time. In Table 1, the time (crystallization time) in which the amorphous phase transitions to the crystalline phase by heating with laser beam irradiation is shown as a relative value. That is, assuming that the crystallization time of Ge (22) Sb (22) Te (56) is 1, Ag (4) In (7) Sb (61) Te (28) is 0.005. Thus, the phase change material used in the present invention can shorten the crystallization time and realize a high-speed phase change memory.
[0014]
[Table 1]

[0015]
An example of a sectional view of a phase change nonvolatile memory element having the phase change material of the present invention as a phase change recording layer is shown in FIG. In FIG. 1, reference numeral 101 denotes a substrate, and an Si substrate, an SOI (Silicon on Insulator) substrate, or the like can be used. The substrate 101 is formed with a transistor for selecting a memory and a diode for element isolation. Reference numeral 102 denotes a MOS transistor for selecting a memory. The MOS transistor includes a drain region 111, a source region 112, and a gate 113. Reference numeral 103 denotes an insulating layer that separates the substrate 101 and the lower electrode 104 described below. As a material for forming the insulating layer 103, SiO ₂ , SiN, SiON, Al ₂ O ₃ or the like can be used alone or as a mixture. Reference numeral 104 denotes a lower electrode, which is formed using a metal material such as Al, AlTi, AlSi, AlSiCu, Cu, CuTi, Ag, or AgPd. Reference numeral 105 denotes a barrier layer. The barrier layer 105 is provided to suppress mutual diffusion between the lower electrode 104 and the phase change recording layer 107 made of a phase change material. As the barrier layer 105, a Ti compound such as TiN, TiW, or TiC can be used. Reference numeral 106 denotes an element isolation insulating layer. As a material for forming the insulating layer 106, SiO ₂ , SiN, SiON, Al ₂ O ₃ or the like can be used alone or as a mixture. Reference numeral 107 denotes a phase change recording layer, and the phase change material of the present invention can be used. Reference numeral 108 denotes an insulating layer, and a material similar to that of the insulating layer 106 can be used. Reference numeral 109 denotes a barrier layer. The barrier layer 109 is provided to suppress mutual diffusion between the upper electrode 110 and the phase change recording layer 107, and the same material as 105 can be used. Reference numeral 110 denotes an upper electrode, and the same material as the lower electrode 104 can be used.
A memory element capable of high-speed recording / erasing can be realized by using a phase change nonvolatile memory element having such a configuration.
[0016]
According to the second aspect of the present invention, the phase change nonvolatile memory elements are arranged in a matrix, and the end of the phase change nonvolatile memory element is connected to a semiconductor element formed of a transistor or a diode, and an electric signal is applied. In the memory array for recording / erasing information, the phase change nonvolatile memory element has at least a composition formula as an element constituent layer of A (z) M (d) L (e) Sb (x) Te (y) (formula Wherein z + d + e + x + y = 100 atomic%, 0 <z, x, y <100 atomic%, 0 ≦ d <100 atomic%, 0 ≦ e <100 atomic%) A phase change nonvolatile memory element having a change recording layer,
The composition of the compound or mixture is:
Ge (1-5 atomic%) Ga (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%), Ag (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%), Ge (1-5 atomic%) Ag (1-5 atomic%) In (3-7 atomic%) Sb (55-70 atomic%) Te ( 13-40 atomic%) or Ge (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%), and Sb and Te The composition ratio (x / y) is 61/28 ≦ x / y ≦ 70/16, and the phase change recording layer is processed into a wiring shape.
[0017]
An example of the memory array described in claim 2 is shown in the connection circuit diagram of FIG. In the figure, reference numeral 102 denotes a MOS transistor, and 107 denotes a phase change recording layer. The phase change recording layer 107 is connected in series with the drain region 111 of the transistor shown in FIG. A bit line 203 is connected to the source region 112 of the transistor. A selection line 204 is connected to the gate 113 of the transistor. Reference numeral 205 denotes a program pulse supply line, which is connected to the phase change recording layer 107 via the upper electrode 110 shown in FIG. 1, and supplies pulses corresponding to writing / erasing and reading to the memory element.
By using such a memory array, it is possible to realize a device capable of high-speed recording / erasing and having a high switching speed.
[0018]
According to a third aspect of the present invention, there is provided an information recording method for recording / erasing information by applying an electric signal to a phase change nonvolatile memory element, wherein the phase change nonvolatile memory element has at least a composition formula as an element constituent layer. A (z) M (d) L (e) Sb (x) Te (y) (wherein z + d + e + x + y = 100 atomic%, 0 <z, x, y <100 atomic%, 0 ≦ d <100 atomic%, A phase change type nonvolatile memory element having a phase change material made of a compound or a mixture represented by 0 ≦ e <100 atomic%) as a phase change recording layer and recording / erasing information by applying an electric signal. The phase change recording layer is processed into a wiring shape,
The composition of the compound or mixture is Ge (1-5 atomic%) Ga (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%), Ag (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%), Ge (1-5 atomic%) Ag (1-5 atomic%) In (3-7 atomic%) Sb ( 55-70 atomic%) Te (13-40 atomic%) or Ge (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%) There, and the composition ratio of Sb and Te (x / y) is, and those in which 61/28 ≦ x / y ≦ 70/16,
The present invention relates to an information recording method characterized in that when an electric signal is applied to the phase change nonvolatile memory element to record / erase information, the pulse widths of recording and erasing are made equal.
[0019]
As an example of the information recording method described in claim 3, FIG. 3 shows a schematic diagram of a program pulse when an electric signal is applied in recording and erasing information on the phase change nonvolatile memory element of the present invention. In FIG. 3, the recording state of the phase change recording layer 107 shown in FIG. 1 is a crystalline phase, the unrecorded state corresponds to an amorphous phase, 3011 indicates a recording pulse, and 3012 indicates an erasing pulse. In the present invention, since the recording speed of the phase change recording layer is high, the recording pulse width (Tw) and the erasing pulse width (Te) can be made equal (Tw = Te). The current value is set to the Iw (recording current) level during recording (crystallization), and the current value is set to the Ie (erasing current) level during erasing (amorphization). The recording / erasing current level ratio Iw / Ie is set in the range of 0.3 to 0.8, preferably in the range of 0.4 to 0.7.
High-speed recording / erasing can be realized by such an information recording method for equalizing the pulse widths of recording and erasing.
【Example】
(Manufacture of phase change nonvolatile memory devices)
A phase change type nonvolatile memory element in which a phase change material represented by a composition formula Ag (4) In (7) Sb (61) Te (28) is used and a phase change recording layer is formed with the element configuration shown in FIG. Produced.
In FIG. 4, a substrate 1101 is a Si substrate. Since the MOS transistor 1102 has a general structure, the details are omitted. The contact hole 1031 was formed by depositing a W (tungsten) thin film by a CVD method, and removing a portion other than the hole by an etch-back method so as to be filled with a W plug. After the W plug is formed, an AlTi thin film is formed as the lower electrode 1104 and a TiN thin film is sequentially formed as the barrier layer 1105 by DC sputtering. Next, the AlTi thin film and the TiN thin film are processed together by photolithography and dry etching to form a wiring shape. Next, SiO ₂ which is the insulating layer 1106 is formed by a CVD method, and a through hole 1061 is formed using a technique of photolithography and dry etching. Next, a thin film made of Ag (4) In (7) Sb (61) Te (28) is formed as the phase change recording layer 1107 by DC sputtering, and is formed into a wiring shape using photolithography and dry etching techniques. Process. Next, a SiO ₂ film is formed as the insulating layer 1108 using a CVD method, and a through hole 1081 is formed using a technique of photolithography and dry etching. Finally, TiN is sequentially formed as a barrier layer 1109 and AlTi is formed as an upper electrode 1110 using a DC sputtering method, and processed into a wiring shape using photolithography and dry etching. 203, 204, and 205 correspond to the numbers in the connection circuit diagram shown in FIG. 2, 203 is a bit line, 204 is a selection line, and 205 is a program pulse supply line.
As a comparative example, the phase change recording layer 1107 is formed of a phase change material made of Ge (22) Sb (22) Te (56), and has the same element configuration as that described above. A nonvolatile memory element was produced.
[0021]
(Evaluation of phase change nonvolatile memory device)
Information recording / erasing characteristics were evaluated using the phase change type nonvolatile memory elements of the example and the comparative example produced above.
As shown in FIG. 3, the recording pulse (Iw) and the erasing pulse (Ie) of the phase change nonvolatile memory element of the present invention are as shown in FIG. 3, and the recording pulse (Iw) and the erasing pulse (Ie) of the comparative example are as shown in FIG. The program pulses were applied under controlled electric signal application conditions that satisfy the recording / erasing of each memory element. In this case, crystallization corresponds to the information recording state. In FIG. 5, 3021 indicates a recording pulse, and 3022 indicates an erase pulse. ,
As shown in FIG. 5, when the conventional phase change material is a phase change recording layer, Tw is long because crystallization of the phase change recording layer takes time, and the pulse width of recording (crystallization) is erased. It is necessary to make it larger (Te <Tw) than (amorphization), and this slows the recording speed, which limits the switching speed of the device. On the other hand, when the phase change compound of the present invention is used, the recording / erasing pulses of the phase change recording layer are the same, so the recording speed of the memory element is high, and compared with the memory element of the comparative example. Thus, the recording speed can be increased by about 200 times.
[0022]
【Effect of the invention】
By using the phase change material of the present invention as a recording layer of a phase change nonvolatile memory element, the recording time (crystallization time) can be reduced to 1/200 of the conventional one. As a result, the current application time (pulse width (Tw)) at the time of recording on the recording layer and the current application time (pulse width ((Te))) at the time of erasing can be made the same (Tw = Te). In addition, the phase change type nonvolatile memory element of the present invention is arranged in a matrix, and the memory element is connected to a semiconductor element composed of a transistor or a diode, thereby forming a memory array. A phase change memory device capable of high-speed operation can be realized.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an example of a phase change nonvolatile memory element having a phase change material of the present invention as a phase change recording layer.
FIG. 2 is a connection circuit diagram showing an example of a memory array in which the phase change nonvolatile memory element of the present invention is connected to a semiconductor element made of a transistor or a diode.
FIG. 3 is a schematic diagram showing a program pulse for applying an electric signal in recording and erasing information in the phase change nonvolatile memory element of the present invention.
4 is a structural cross-sectional view showing an example of a phase change type nonvolatile memory device having the phase change material of the present invention manufactured as an example as a phase change recording layer. FIG. 5 is a phase change type manufactured in a comparative example. It is a schematic diagram which shows the program pulse of the electrical signal application in recording and erasing of information with respect to a non-volatile memory element.
[Explanation of symbols]
101 Substrate 102 MOS transistor 103 Insulating layer 104 Lower electrode 105 Barrier layer 106 Insulating layer 107 Phase change recording layer 108 Insulating layer 109 Barrier layer 110 Upper electrode 111 Drain region 112 Source region 113 Gate 203 Bit line 204 Select line 205 Program pulse supply line 1031 Contact hole 1061 Through hole 1081 Through hole 1101 Substrate (Si)
1102 MOS transistor 1103 Insulating layer (SiO ₂ )
1104 Lower electrode (AlTi)
1105 Barrier layer (TiN)
1106 Insulating layer (SiO ₂ )
1107 Phase change recording layer (AgInSbTe)
1108 Insulating layer (SiO ₂ )
1109 Barrier layer (TiN)
1110 Upper electrode (AlTi)
1111 Drain region 1112 Source region 1113 Gate 3011 Recording pulse 3012 Erase pulse 3021 Recording pulse 3022 Erase pulse

Claims

As an element constituent layer, at least the composition formula is A (z) M (d) L (e) Sb (x) Te (y) (wherein z + d + e + x + y = 100 atomic%, 0 <z, x, y <100 atomic%, Phase change material having a phase change material composed of a compound or a mixture represented by 0 ≦ d <100 atomic%, 0 ≦ e <100 atomic%) as a phase change recording layer, and applying an electric signal to record / erase information Type non-volatile memory device,
The composition of the compound or mixture is:
Ge (1-5 atomic%) Ga (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%),
Ag (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%),
Ge (1-5 atomic%) Ag (1-5 atomic%) In (3-7 atomic%) Sb (55-70 atomic%) Te (13-40 atomic%),
Or Ge (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%),
And, the composition ratio of Sb and Te (x / y) is a 61/28 ≦ x / y ≦ 70/16, the phase change recording layer, and characterized in that the processed into wiring form A phase change nonvolatile memory device.

A memory in which phase change nonvolatile memory elements are arranged in a matrix, and an end of the phase change nonvolatile memory element is connected to a semiconductor element made of a transistor or a diode, and an electric signal is applied to record / erase information. In the array, the phase change nonvolatile memory element has at least a composition formula A (z) M (d) L (e) Sb (x) Te (y) (wherein z + d + e + x + y = 100 atomic%) as an element constituent layer. , 0 <z, x, y <100 atomic%, 0 ≦ d <100 atomic%, 0 ≦ e <100 atomic%) having a phase change material as a phase change recording layer Type non-volatile memory device,
The composition of the compound or mixture is:
Ge (1-5 atomic%) Ga (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%),
Ag (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%),
Ge (1-5 atomic%) Ag (1-5 atomic%) In (3-7 atomic%) Sb (55-70 atomic%) Te (13-40 atomic%),
Or Ge (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%),
And, the composition ratio of Sb and Te (x / y) is a 61/28 ≦ x / y ≦ 70/16, the phase change recording layer, and characterized in that the processed into wiring form Memory array.

In the information recording method for recording and erasing information by applying an electric signal to the phase change nonvolatile memory element, the phase change nonvolatile memory element has at least a composition formula A (z) M (d ) L (e) Sb (x) Te (y) (wherein z + d + e + x + y = 100 atomic%, 0 <z, x, y <100 atomic%, 0 ≦ d <100 atomic%, 0 ≦ e <100 atomic%) A phase change material comprising a compound or a mixture represented by the above formula) as a phase change recording layer, and applying an electrical signal to record / erase information, the phase change recording layer comprising: , Processed into a wiring shape,
The composition of the compound or mixture is:
Ge (1-5 atomic%) Ga (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%),
Ag (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%),
Ge (1-5 atomic%) Ag (1-5 atomic%) In (3-7 atomic%) Sb (55-70 atomic%) Te (13-40 atomic%),
Or Ge (1-5 atomic%) In (5-9 atomic%) Sb (55-70 atomic%) Te (16-39 atomic%), and the composition ratio of Sb and Te (x / y ) Is 61/28 ≦ x / y ≦ 70/16,
An information recording method characterized in that, when an electric signal is applied to the phase change nonvolatile memory element to record / erase information, the pulse widths of recording and erasing are made equal.