[go: up one dir, main page]

JP4974516B2 - Multilayer substrate manufacturing method - Google Patents

Multilayer substrate manufacturing method Download PDF

Info

Publication number
JP4974516B2
JP4974516B2 JP2005346919A JP2005346919A JP4974516B2 JP 4974516 B2 JP4974516 B2 JP 4974516B2 JP 2005346919 A JP2005346919 A JP 2005346919A JP 2005346919 A JP2005346919 A JP 2005346919A JP 4974516 B2 JP4974516 B2 JP 4974516B2
Authority
JP
Japan
Prior art keywords
insulating film
conductive film
laser
confirmation hole
removal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005346919A
Other languages
Japanese (ja)
Other versions
JP2007157774A (en
Inventor
知宏 葛生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005346919A priority Critical patent/JP4974516B2/en
Publication of JP2007157774A publication Critical patent/JP2007157774A/en
Application granted granted Critical
Publication of JP4974516B2 publication Critical patent/JP4974516B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は多層基板の製造方法に関し、特に、確認部を用いることで各配線層同士の位置の精度を向上させることができる多層基板の製造方法に関する。   The present invention relates to a method for manufacturing a multilayer substrate, and more particularly to a method for manufacturing a multilayer substrate that can improve the accuracy of the position of each wiring layer by using a confirmation unit.

電子機器の小型化および高機能化に伴い、その内部に収納される実装基板においては、多層配線構造が主流になっている。図10を参照して、多層配線基板の製造方法の一例を説明する(下記特許文献1を参照)。   Along with the downsizing and higher functionality of electronic devices, multilayer wiring structures have become mainstream in mounting boards housed therein. An example of a method for manufacturing a multilayer wiring board will be described with reference to FIG. 10 (see Patent Document 1 below).

先ず、図10(A)を参照して、樹脂等の絶縁性の材料から成る基材100の表面および裏面に第1導電膜101Aおよび第2導電膜101Bを密着させる。   First, referring to FIG. 10A, first conductive film 101A and second conductive film 101B are brought into close contact with the front and back surfaces of base material 100 made of an insulating material such as resin.

次に、図10(B)を参照して、第1導電膜101Aおよび第2導電膜101Bの選択的なエッチングを行うことにより、第1配線層102Aおよび第2配線層102Bを形成する。更に、絶縁膜103Aを介して、第3配線層102Cおよび第4配線層102Dを積層させ、図10(C)に示すような、多層の配線構造を実現する。ここで、接続部104は、各配線層同士を電機的に接続するための部位である。
特開2003−324263号公報
Next, referring to FIG. 10B, the first wiring layer 102A and the second wiring layer 102B are formed by selectively etching the first conductive film 101A and the second conductive film 101B. Further, the third wiring layer 102C and the fourth wiring layer 102D are stacked with the insulating film 103A interposed therebetween, thereby realizing a multilayer wiring structure as shown in FIG. Here, the connection part 104 is a site | part for electrically connecting each wiring layer.
JP 2003-324263 A

しかしながら、上述した方法では、配線層同士の位置に誤差が生じてしまう問題があった。更に、配線層どうしを接続する接続部104を精度良く形成するのが困難である問題があった。今日では、小型および高機能化に対する要望が非常に高くなってきているため、パターンは益々微細になり、それに伴い、配線層間を接続する接続部や、各配線層同士の位置精度には厳しい精度が要求されている。   However, the above-described method has a problem that an error occurs in the position between the wiring layers. Furthermore, there is a problem that it is difficult to form the connection portion 104 for connecting the wiring layers with high accuracy. Today, the demand for miniaturization and high functionality has become very high, and the patterns have become increasingly finer. As a result, the connecting portions that connect the wiring layers and the positional accuracy between the wiring layers are severe. Is required.

上記した問題を解決するために、内層の配線層に確認部を設け、この確認部の位置を基準にして、各配線層をパターニングする方法も提案されている。しかしながら、この方法では、内層に設けた確認部を外部に露出させるために、外層の樹脂層および導電膜を部分的に除去する必要がある。従来では、内層に設けた確認部を露出させるために、外層の導電膜はウェットエッチングにより除去され、更に外層の樹脂層はレーザーにより除去されていた。従って、内層に設けた確認部を外部に露出させるために多数の工程が必要になり、このことが多層基板の製造コストを高くしていた。   In order to solve the above-described problem, a method has been proposed in which a confirmation portion is provided in the inner wiring layer, and each wiring layer is patterned based on the position of the confirmation portion. However, in this method, it is necessary to partially remove the outer resin layer and the conductive film in order to expose the confirmation portion provided in the inner layer to the outside. Conventionally, in order to expose the confirmation portion provided in the inner layer, the outer conductive film is removed by wet etching, and the outer resin layer is removed by laser. Therefore, many steps are required to expose the confirmation portion provided in the inner layer to the outside, which increases the manufacturing cost of the multilayer substrate.

本発明は上述した問題点を鑑みて成されたものであり、本発明の主な目的は、製造コストが安く、且つ、位置精度に優れる多層基板の製造方法を提供することにある。   The present invention has been made in view of the above-described problems, and a main object of the present invention is to provide a method for manufacturing a multilayer substrate that is low in manufacturing cost and excellent in positional accuracy.

本発明は、内層配線層に確認部を設ける工程と、絶縁膜を介して前記内層配線層に導電膜を積層させる工程と、前記確認部の位置を認識する工程と、前記確認部の位置を基準にして前記導電膜をパターニングして外層配線層を形成する工程とを具備する多層基板の製造方法であり、前記確認部の位置を認識する工程では、前記確認部を被覆する前記絶縁膜および前記導電膜をレーザーにより除去し、露出した前記確認部の位置を認識することを特徴とする。   The present invention provides a step of providing a confirmation portion in an inner wiring layer, a step of laminating a conductive film on the inner wiring layer via an insulating film, a step of recognizing the position of the confirmation portion, and the position of the confirmation portion. And a step of forming an outer wiring layer by patterning the conductive film with respect to a reference, and in the step of recognizing the position of the confirmation portion, the insulating film covering the confirmation portion and The conductive film is removed by a laser, and the exposed position of the confirmation portion is recognized.

更に本発明の多層基板の製造方法では、前記絶縁膜および前記導電膜をレーザーにより除去する前に、前記導電膜の表面を粗化させることを特徴とする。   Furthermore, in the method for producing a multilayer substrate according to the present invention, the surface of the conductive film is roughened before the insulating film and the conductive film are removed by a laser.

更に本発明の多層基板の製造方法では、前記レーザーにより前記絶縁膜および前記導電膜を除去する工程では、前記確認部よりも広い領域の前記絶縁膜および前記導電膜が除去されて除去領域が形成されることを特徴とする。   Furthermore, in the method for manufacturing a multilayer substrate according to the present invention, in the step of removing the insulating film and the conductive film by the laser, the insulating film and the conductive film in a region wider than the confirmation portion are removed to form a removal region. It is characterized by being.

更に本発明の多層基板の製造方法では、前記除去領域の周縁部の前記絶縁膜および前記導電膜を除去した後に、前記除去領域の内部の前記絶縁膜および前記導電膜を除去することを特徴とする。   Furthermore, in the method for producing a multilayer substrate according to the present invention, the insulating film and the conductive film inside the removal region are removed after removing the insulating film and the conductive film at a peripheral portion of the removal region. To do.

更に本発明の多層基板の製造方法では、前記レーザーにより前記絶縁膜および前記導電膜を除去する工程では、前記レーザーにより前記絶縁膜および前記導電膜を部分的に除去することにより形成される除去部を、連続して設けることにより前記除去領域が形成され、前記除去領域の周縁部には、前記除去領域の内部よりも密に前記除去部が設けられることを特徴とする。   Furthermore, in the method for producing a multilayer substrate according to the present invention, in the step of removing the insulating film and the conductive film by the laser, a removal portion formed by partially removing the insulating film and the conductive film by the laser. Are continuously provided to form the removal region, and the removal portion is provided closer to the periphery of the removal region than the inside of the removal region.

更に本発明の多層基板の製造方法では、前記確認部は、前記内層配線層が形成される絶縁膜に穿設された確認孔であり、前記絶縁膜を構成する絶縁材料は前記確認孔に充填され、前記確認孔に充填された絶縁材料は、前記レーザーにより除去されることを特徴とする。   Further, in the multilayer substrate manufacturing method of the present invention, the confirmation portion is a confirmation hole formed in the insulating film on which the inner wiring layer is formed, and the insulating material constituting the insulating film is filled in the confirmation hole. The insulating material filled in the confirmation hole is removed by the laser.

また、本発明の多層基板の製造方法は、シート状の内層絶縁膜を貫通する確認孔を設ける工程と、前記確認孔を基準として前記内層絶縁膜の両主面に内層配線層を設ける工程と、前記内層絶縁膜の両主面に外層絶縁膜を介して導電膜を積層させる工程と、前記確認孔を基準として、前記導電膜をパターニングすることにより外層配線層を形成する工程とを具備し、前記外層配線層を形成する工程では、前記確認孔を被覆する前記外層絶縁膜および前記導電膜をレーザーにより除去して前記確認孔を露出した後に、前記確認孔の位置を認識することを特徴とする。   The method for manufacturing a multilayer substrate of the present invention includes a step of providing a confirmation hole penetrating the sheet-like inner layer insulating film, and a step of providing inner layer wiring layers on both main surfaces of the inner layer insulating film based on the confirmation hole. And a step of laminating a conductive film on both main surfaces of the inner layer insulating film via an outer layer insulating film, and a step of forming an outer wiring layer by patterning the conductive film based on the confirmation hole. In the step of forming the outer wiring layer, the outer insulating layer and the conductive film covering the confirmation hole are removed by a laser to expose the confirmation hole, and then the position of the confirmation hole is recognized. And

更に本発明の多層基板の製造方法では、前記導電膜および前記導電膜をレーザーにより除去する前に、前記導電膜の表面を粗化させることを特徴とする。   Furthermore, in the method for manufacturing a multilayer substrate according to the present invention, the surface of the conductive film is roughened before the conductive film and the conductive film are removed by a laser.

更に本発明の多層基板の製造方法では、前記レーザーにより前記外層絶縁膜および前記導電膜を除去する工程では、前記確認孔よりも広い領域の前記外層絶縁膜および前記導電膜が除去されて除去領域が形成されることを特徴とする。   Furthermore, in the method for producing a multilayer substrate according to the present invention, in the step of removing the outer insulating film and the conductive film by the laser, the outer insulating film and the conductive film in a region wider than the confirmation hole are removed, thereby removing the region. Is formed.

更に本発明の多層基板の製造方法では、前記除去領域の周縁部の前記外層絶縁膜および前記導電膜を除去した後に、前記除去領域の内部の前記外層絶縁膜および前記導電膜を除去することを特徴とする。   Furthermore, in the method for manufacturing a multilayer substrate according to the present invention, the outer insulating film and the conductive film inside the removal region are removed after the outer insulating film and the conductive film at the peripheral portion of the removal region are removed. Features.

更に本発明の多層基板の製造方法では、前記絶縁膜を構成する絶縁材料は前記確認孔に充填され、前記確認孔に充填された絶縁材料は、前記レーザーにより除去されることを特徴とする。   Furthermore, in the method for manufacturing a multilayer substrate according to the present invention, the insulating material constituting the insulating film is filled in the confirmation hole, and the insulating material filled in the confirmation hole is removed by the laser.

更に本発明の多層基板の製造方法では、一主面から前記レーザーを照射することにより、前記内層絶縁膜の一主面を被覆する前記外層絶縁膜および前記導電膜を除去し、更に、前記確認孔に充填された絶縁材料および、前記内層絶縁膜の他主面を被覆する前記外層絶縁膜および前記導電膜を除去することを特徴とする。   Furthermore, in the method for producing a multilayer substrate of the present invention, the outer layer insulating film and the conductive film covering one main surface of the inner layer insulating film are removed by irradiating the laser from one main surface, and further the confirmation The insulating material filled in the holes, and the outer insulating film and the conductive film covering the other main surface of the inner insulating film are removed.

更に本発明の多層基板の製造方法では、前記レーザーにより前記外層絶縁膜および前記導電膜を除去する工程では、前記レーザーにより前記外層絶縁膜および前記導電膜を部分的に除去することにより形成される除去部を、連続して設けることにより前記除去領域が形成され、前記除去領域の周縁部には、前記除去領域の内部よりも密に前記除去部が設けられることを特徴とする。   Furthermore, in the method for producing a multilayer substrate according to the present invention, in the step of removing the outer insulating film and the conductive film by the laser, the outer insulating film and the conductive film are partially removed by the laser. The removal region is formed by continuously providing a removal portion, and the removal portion is provided more densely at the peripheral portion of the removal region than inside the removal region.

本発明の多層基板の製造方法によると、外層の導電膜および絶縁膜を、レーザー加工により一括して除去して、内層に設けた確認部を外部に露出させることができる。従って、確認部を外部に露出させる為に必要とされる工程の数が削減されるので、製造コストを安くすることができる。   According to the multilayer substrate manufacturing method of the present invention, the outer layer conductive film and the insulating film can be collectively removed by laser processing to expose the confirmation portion provided in the inner layer to the outside. Accordingly, the number of steps required for exposing the confirmation unit to the outside is reduced, and thus the manufacturing cost can be reduced.

具体的には、従来のエッチングにより確認部を露出させる方法では、エッチングレジストを被着する工程、エッチングレジストを露光する工程、エッチングレジストを現像する工程、ウェットエッチングを行う工程、エッチングレジストを剥離する工程等が必要とされた。本発明では、ウェットエッチングに伴うこれらの工程が省略される。このことがコストダウンに寄与する。   Specifically, in the conventional method of exposing the confirmation portion by etching, a step of depositing an etching resist, a step of exposing the etching resist, a step of developing the etching resist, a step of performing wet etching, and removing the etching resist A process etc. were required. In the present invention, these steps accompanying wet etching are omitted. This contributes to cost reduction.

更に、確認部を外部に露出させるためのエッチングを行わないため、エッチングによる確認部の変形が防止され、確認部を基準にした位置合わせを正確に行うことができる。   Furthermore, since etching for exposing the confirmation portion to the outside is not performed, deformation of the confirmation portion due to etching is prevented, and alignment based on the confirmation portion can be performed accurately.

本発明の多層基板の製造方法を、図を参照しつつ説明する。本形態の多層基板の製造方法では、図8(D)等を参照して、内層絶縁膜である第1絶縁膜12Aの両主面に、内層配線層である第1配線層18Aおよび第2配線層18Bを形成している。更に、外層絶縁膜である第2絶縁膜12Bおよび第3絶縁膜12Cを介して、外層配線層である第3配線層18Cおよび第4配線層18Dを形成している。また、これらの配線層のパターニングや、各配線層同士を接続する接続部を形成する際に、図1(C)等に示す確認孔14を基準にして、位置精度を向上させている。更に本形態では、レーザー加工により、導電膜および絶縁膜を部分的に除去して確認孔14を外部に露出させている。この詳細を下記にて説明する。   A method for producing a multilayer substrate according to the present invention will be described with reference to the drawings. In the multilayer substrate manufacturing method of this embodiment, referring to FIG. 8D and the like, the first wiring layer 18A as the inner wiring layer and the second wiring layer are formed on both main surfaces of the first insulating film 12A as the inner insulating film. A wiring layer 18B is formed. Further, a third wiring layer 18C and a fourth wiring layer 18D, which are outer layer wiring layers, are formed via the second insulating film 12B and the third insulating film 12C, which are outer layer insulating films. Further, when patterning these wiring layers and forming connection portions for connecting the wiring layers, the positional accuracy is improved with reference to the confirmation hole 14 shown in FIG. Furthermore, in this embodiment, the confirmation hole 14 is exposed to the outside by partially removing the conductive film and the insulating film by laser processing. Details will be described below.

図1を参照して、積層シート10に確認孔14を形成する工程を説明する。図1(A)は本工程での積層シート10の平面図であり、図1(B)から図1(F)は各工程での積層シート10の断面図である。   With reference to FIG. 1, the process of forming the confirmation hole 14 in the lamination sheet 10 is demonstrated. FIG. 1A is a plan view of the laminated sheet 10 in this step, and FIGS. 1B to 1F are cross-sectional views of the laminated sheet 10 in each step.

図1(A)と図1(B)を参照して、本形態に用いる積層シート10の詳細を説明する。積層シート10は、コアとなる第1絶縁膜12Aの両面に第1導電膜13Aおよび第2導電膜13Bを密着させたものである。第1絶縁膜12Aの材料としては熱可塑性樹脂または熱硬化性樹脂の何れかが選択される。そして、熱伝導性等が考慮されて、無機のフィラーが樹脂に混入されている。また、全体の強度を向上させるために、第1絶縁膜12Aはガラスクロスを含むものでも良いし、ガラスクロスに無機フィラーが混入されているものでも良い。第1絶縁膜12Aの膜厚は50μm程度にすることができる。   With reference to FIG. 1 (A) and FIG. 1 (B), the detail of the lamination sheet 10 used for this form is demonstrated. The laminated sheet 10 is obtained by adhering a first conductive film 13A and a second conductive film 13B to both surfaces of a first insulating film 12A serving as a core. As the material of the first insulating film 12A, either a thermoplastic resin or a thermosetting resin is selected. In consideration of thermal conductivity and the like, an inorganic filler is mixed in the resin. In order to improve the overall strength, the first insulating film 12A may include a glass cloth, or a glass cloth in which an inorganic filler is mixed. The thickness of the first insulating film 12A can be about 50 μm.

第1導電膜13Aおよび第2導電膜13Bの材料としては、銅を主材料とした金属を全般的に採用することができる。本形態では、圧延された銅箔を第1導電膜13Aおよび第2導電膜13Bの材料として採用している。両導電膜の厚さは、10μm程度でよい。また、両導電膜は、メッキ法、蒸着法またはスパッタ法で直接第1絶縁膜12Aに被覆されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。   As a material for the first conductive film 13A and the second conductive film 13B, a metal mainly composed of copper can be generally used. In this embodiment, the rolled copper foil is employed as the material for the first conductive film 13A and the second conductive film 13B. The thickness of both conductive films may be about 10 μm. Further, both conductive films may be directly coated on the first insulating film 12A by a plating method, a vapor deposition method or a sputtering method, or a metal foil formed by a rolling method or a plating method may be attached.

更に、図1(A)を参照して、積層シート10の詳細を説明する。積層シート10には1つの多層基板を構成する領域であるユニット11が複数個形成されている。ここでは、マトリックス状に配置された4つのユニット11が積層シート10に形成されている。図ではユニット11は、矩形の平面的形状を呈するが、5角形以上の多角形や湾曲形状のユニット11が形成されても良い。   Furthermore, with reference to FIG. 1 (A), the detail of the lamination sheet 10 is demonstrated. The laminated sheet 10 is formed with a plurality of units 11 which are regions constituting one multilayer substrate. Here, four units 11 arranged in a matrix are formed on the laminated sheet 10. In the figure, the unit 11 has a rectangular planar shape, but a unit 11 having a polygonal shape such as a pentagon or more or a curved shape may be formed.

図1(C)を参照して、第1絶縁膜12A、第1導電膜13Aおよび第2導電膜13Bを貫通するように確認孔14を設ける。この確認孔14は、後の工程で形成される各配線層のパターニングを行う際に、位置合わせを行うために用いられる。更に、この確認孔14は、配線層同士の電気的接続を行う接続部を形成する際にも用いられる。   Referring to FIG. 1C, a confirmation hole 14 is provided so as to penetrate the first insulating film 12A, the first conductive film 13A, and the second conductive film 13B. The confirmation hole 14 is used for alignment when patterning each wiring layer formed in a later step. Further, the confirmation hole 14 is also used when forming a connection part for electrical connection between the wiring layers.

この確認孔14の形成は、ドリルによる削孔により行うことができる。更に、第1導電膜13A、第2導電膜13Bをエッチングにより部分的に除去した後に、露出した第1絶縁膜12Aをレーザーにより除去して、確認孔14を形成しても良い。また、レーザー加工により、第1導電膜13A、第2導電膜13Bおよび第1絶縁膜12Aを貫通して確認孔14を形成しても良い。本工程で形成される確認孔14の直径は、例えば0.15mm程度である。   The confirmation hole 14 can be formed by drilling with a drill. Further, after the first conductive film 13A and the second conductive film 13B are partially removed by etching, the exposed first insulating film 12A may be removed by laser to form the confirmation hole 14. Further, the confirmation hole 14 may be formed through the first conductive film 13A, the second conductive film 13B, and the first insulating film 12A by laser processing. The diameter of the confirmation hole 14 formed in this step is, for example, about 0.15 mm.

本形態では、図1(A)を参照して、ユニット11毎の周辺部に確認孔14が設けられている。ここで、マトリックス状に配置された複数のユニット11毎に、確認孔14が設けられても良い。例えば、後の工程にて、20個のユニット11が同時に露光される場合は、20個のユニット11を一単位として、その周辺部に確認孔14が設けられる。また、確認孔14は、ユニット11の外側に位置している。   In this embodiment, referring to FIG. 1A, a confirmation hole 14 is provided in the peripheral portion of each unit 11. Here, a confirmation hole 14 may be provided for each of the plurality of units 11 arranged in a matrix. For example, when 20 units 11 are exposed at the same time in a later step, the confirmation holes 14 are provided in the periphery of the 20 units 11 as a unit. The confirmation hole 14 is located outside the unit 11.

図1(D)を参照して、ウェットエッチングにより第1導電膜13Aを部分的に除去することで、第1絶縁膜12Aが露出する露出部15Aを形成する。ここでは各ユニット11の内部に露出部15Aは形成される。本工程は、ユニット11毎に設けた確認孔14の中心点の位置を基準として、ウェットエッチングの為の露光を行っている。   Referring to FIG. 1D, the first conductive film 13A is partially removed by wet etching to form an exposed portion 15A where the first insulating film 12A is exposed. Here, an exposed portion 15 </ b> A is formed inside each unit 11. In this step, exposure for wet etching is performed based on the position of the center point of the confirmation hole 14 provided for each unit 11.

図1(E)を参照して、露出部15Aから露出する第1絶縁膜12Aを除去することにより、貫通孔15を形成する。第1絶縁膜12Aの除去はレーザーを用いて行うことが出来る。このレーザーによる除去は、貫通孔15の底部に第2導電膜13Bの表面が露出されるまで行う。ここで用いるレーザーとしては、炭酸ガスレーザーが好ましい。また、貫通孔15の底部に残査が有る場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウエットエッチングを行い、この残査を除去する。   Referring to FIG. 1 (E), through hole 15 is formed by removing first insulating film 12A exposed from exposed portion 15A. The removal of the first insulating film 12A can be performed using a laser. This removal by laser is performed until the surface of the second conductive film 13B is exposed at the bottom of the through hole 15. As the laser used here, a carbon dioxide laser is preferable. If there is a residue at the bottom of the through hole 15, wet etching is performed with sodium permanganate or ammonium persulfate to remove this residue.

上述の説明では、貫通孔15の形成は、ウェットエッチングとレーザー加工との組み合わせで行ったが、レーザー加工のみにより第1導電膜13Aおよび第1絶縁膜12Aを貫通して貫通孔15を形成することも可能である。レーザー加工により貫通孔15を形成することにより、貫通孔15を形成する工程を簡略化して製造コストを低減できる利点がある。ウェットエッチングとレーザー加工とを組み合わせて貫通孔15を形成した場合は、貫通孔15の位置精度を向上させることができる利点がある。その理由は、ウェットエッチングに用いる露光器の精度は、レーザー加工よりも精度が良いからである。   In the above description, the through hole 15 is formed by a combination of wet etching and laser processing. However, the through hole 15 is formed through the first conductive film 13A and the first insulating film 12A only by laser processing. It is also possible. By forming the through hole 15 by laser processing, there is an advantage that the process of forming the through hole 15 can be simplified and the manufacturing cost can be reduced. When the through hole 15 is formed by combining wet etching and laser processing, there is an advantage that the positional accuracy of the through hole 15 can be improved. This is because the accuracy of the exposure device used for wet etching is better than that of laser processing.

図1(F)を参照して、メッキ処理を施すことにより、第1導電膜13Aと第2導電膜13Bとを電気的に接続する第1接続部16Aを形成する。具体的には、貫通孔15を含む第1導電膜13Aの全面に、メッキ膜を形成することで、第1接続部16Aを形成する。このメッキ膜は無電解メッキと電解メッキの両方で形成される。ここでは、先ず、無電解メッキにより、厚みが約2μmのCuから成る金属膜を、少なくとも貫通孔15を含む第1導電膜13Aの全面に形成する。これにより第1導電膜13Aと第2導電膜13Bとが電気的に導通するため、再度この両導電膜を電極にして電解メッキを行い、厚みが約20μm程度のCuをメッキする。これにより貫通孔15はCuで埋め込まれ、第1接続部16Aが形成される。なお、いわゆるフィリングメッキを行うと、貫通孔15のみを容易に埋め込むことも可能である。またメッキ膜は、ここではCuを採用したが、メッキ膜の材料としてAu、Ag、Pd等を採用しても良い。更に、マスクを使用して部分メッキを行うことで、貫通孔15の部分のみにメッキ膜を形成しても良い。   With reference to FIG. 1 (F), the 1st connection part 16A which electrically connects the 1st electrically conductive film 13A and the 2nd electrically conductive film 13B is formed by performing a plating process. Specifically, the first connection portion 16A is formed by forming a plating film on the entire surface of the first conductive film 13A including the through hole 15. This plating film is formed by both electroless plating and electrolytic plating. Here, first, a metal film made of Cu having a thickness of about 2 μm is formed on the entire surface of the first conductive film 13A including at least the through holes 15 by electroless plating. As a result, the first conductive film 13A and the second conductive film 13B are electrically connected. Therefore, electrolytic plating is performed again using both the conductive films as electrodes, and Cu having a thickness of about 20 μm is plated. Thereby, the through-hole 15 is filled with Cu, and the first connection portion 16A is formed. If so-called filling plating is performed, it is possible to easily embed only the through holes 15. The plating film is Cu here, but Au, Ag, Pd, or the like may be used as the material of the plating film. Furthermore, a plating film may be formed only on the through hole 15 by performing partial plating using a mask.

また、本工程により、確認孔14の内壁にもメッキ膜から成る金属膜17が形成される。この金属膜17は、確認孔14の内壁に均一な膜厚で形成される。従って、金属膜17の付着により、確認孔14の断面積は小さくなるものの、円形の平面的形状が維持される。本形態では、確認孔14の外周端部の数カ所を観測して、確認孔14の中心点を割り出し、この中心点を基準にして、位置合わせを行っている。このことから、確認孔14の内壁に形成された金属膜17は、確認孔14を用いた位置合わせに悪影響を与えない。   Further, the metal film 17 made of a plating film is also formed on the inner wall of the confirmation hole 14 by this process. The metal film 17 is formed on the inner wall of the confirmation hole 14 with a uniform film thickness. Therefore, although the cross-sectional area of the confirmation hole 14 is reduced due to the adhesion of the metal film 17, a circular planar shape is maintained. In this embodiment, the central point of the confirmation hole 14 is determined by observing several places at the outer peripheral end of the confirmation hole 14, and the alignment is performed with reference to this central point. For this reason, the metal film 17 formed on the inner wall of the confirmation hole 14 does not adversely affect the alignment using the confirmation hole 14.

次に、図2を参照して、積層シート10に更に導電膜13を積層させる工程を説明する。図2(A)は本工程での積層シート10の平面図であり、図2(B)から図2(D)は各ステップでの積層シート10の断面図である。   Next, with reference to FIG. 2, the process of laminating | stacking the electrically conductive film 13 on the lamination sheet 10 is demonstrated. 2A is a plan view of the laminated sheet 10 in this step, and FIGS. 2B to 2D are cross-sectional views of the laminated sheet 10 at each step.

図2(B)を参照して、第1導電膜13Aおよび第2導電膜13Bのエッチングを行うことにより、第1配線層18Aおよび第2配線層18Bを形成する。これは、不図示のエッチングレジスト(エッチングマスク)を用いて各導電膜を選択的にウェットエッチングすることにより行う。本工程では、エッチングレジストの露光を行う際に、確認孔14の位置を認識して、積層シート10と露光マスク(不図示)との相対的な位置合わせを行っている。金属膜17が形成されることにより、確認孔14の平面的なサイズか小さくなっても、確認孔14の平面的な形状は円形であるので、その中心点は前回の位置合わせと一致する。従って、精度良く位置合わせを行うことが出来る。   Referring to FIG. 2B, the first wiring layer 18A and the second wiring layer 18B are formed by etching the first conductive film 13A and the second conductive film 13B. This is performed by selectively wet-etching each conductive film using an etching resist (etching mask) (not shown). In this step, when the etching resist is exposed, the position of the confirmation hole 14 is recognized and the relative alignment between the laminated sheet 10 and the exposure mask (not shown) is performed. Even if the planar size of the confirmation hole 14 is reduced by forming the metal film 17, the planar shape of the confirmation hole 14 is circular, so that the center point coincides with the previous alignment. Therefore, alignment can be performed with high accuracy.

更に、本工程では、後の工程にて、X線を用いて位置認識される認識部20もエッチングにより形成される。この認識部20は、X線認識装置が認識できる形状なら四角、丸、十字等でも良い。また、認識部20の位置は、何処にあっても良いが、一般にはユニット11の周囲が好適である。   Furthermore, in this process, the recognition unit 20 whose position is recognized using X-rays in a later process is also formed by etching. The recognition unit 20 may be a square, a circle, a cross, or the like as long as it can be recognized by the X-ray recognition apparatus. In addition, the position of the recognition unit 20 may be anywhere, but generally the periphery of the unit 11 is preferable.

図2(C)を参照して、次に、積層シート10の両主面に、外層の絶縁膜を介して導電膜を密着させる。具体的には、積層シート10の表面に第2絶縁膜12Bを介して第3導電膜13Cが積層される。そして、積層シート10の裏面には、第3絶縁膜12Cを介して第4導電膜13Dが積層される。第3導電膜13Cおよび第4導電膜13Dの積層は、真空プレスにより行うことが可能である。本工程では、確認孔14にも、第2絶縁膜12Bおよび第3絶縁膜12Cを構成する樹脂材料が充填される。本工程では、第2絶縁膜12Bおよび第3絶縁膜12Cとしては、プリプレグを採用することができる。プリプレグとは、ガラス繊維等から成る織物に、エポキシ樹脂などを含浸させたものである。   Referring to FIG. 2C, next, a conductive film is adhered to both main surfaces of the laminated sheet 10 via an outer insulating film. Specifically, the third conductive film 13C is laminated on the surface of the laminated sheet 10 via the second insulating film 12B. The fourth conductive film 13D is laminated on the back surface of the laminated sheet 10 via the third insulating film 12C. Lamination of the third conductive film 13C and the fourth conductive film 13D can be performed by vacuum pressing. In this step, the confirmation hole 14 is also filled with the resin material constituting the second insulating film 12B and the third insulating film 12C. In this step, a prepreg can be adopted as the second insulating film 12B and the third insulating film 12C. A prepreg is obtained by impregnating a woven fabric made of glass fiber or the like with an epoxy resin or the like.

図2(D)を参照して、次に、積層シート10を貫通するようにガイド孔19を削孔する。具体的には、図2(A)を参照して、積層シート10の4角付近の4カ所にガイド孔19を削孔する。ガイド孔19の形成は、エッチングとレーザーとの組み合わせ、ドリルによる削孔、レーザーのみによる削孔等により行うことができる。ここで、ガイド孔19の位置を特定する為の位置合わせは、図2(C)に示す確認部20の位置を認識して行う。ガイド孔19の径は、数十μm程度から2mm程度の範囲でよい。   Referring to FIG. 2D, next, the guide hole 19 is drilled so as to penetrate the laminated sheet 10. Specifically, referring to FIG. 2A, guide holes 19 are drilled at four locations near the four corners of the laminated sheet 10. The guide hole 19 can be formed by a combination of etching and laser, drilling with a drill, drilling with only a laser, or the like. Here, the alignment for specifying the position of the guide hole 19 is performed by recognizing the position of the confirmation unit 20 shown in FIG. The diameter of the guide hole 19 may be in the range of about several tens of μm to about 2 mm.

本工程では、認識部20は、上層の第3導電膜13Cにより覆われているため、可視光線にてその位置を認識することは出来ない。このことから、認識部20の位置認識はX線等を照射して行う。第1配線層18Aの一部である認識部20の位置を基準にして、ガイド孔19を設けることにより、第1配線層18Aとガイド孔19との相対的な位置精度を向上させることができる。ガイド孔19は、後の工程で、除去領域21(図3(C)参照)を形成するために用いられる。ガイド孔19の位置精度を高めることにより、この除去領域21の位置も正確になり、確認孔14の露出を確実に行うことができる。また、本工程での位置合わせは、積層シート10の外形寸法が所定の精度を満たしていたら、外形を基準にして行うことも可能である。   In this step, since the recognition unit 20 is covered with the upper third conductive film 13C, its position cannot be recognized by visible light. Therefore, the position recognition of the recognition unit 20 is performed by irradiating X-rays or the like. By providing the guide hole 19 with reference to the position of the recognition unit 20 that is a part of the first wiring layer 18A, the relative positional accuracy between the first wiring layer 18A and the guide hole 19 can be improved. . The guide hole 19 is used to form a removal region 21 (see FIG. 3C) in a later step. By increasing the position accuracy of the guide hole 19, the position of the removal region 21 becomes accurate, and the confirmation hole 14 can be reliably exposed. In addition, the alignment in this step can be performed based on the outer shape if the outer dimension of the laminated sheet 10 satisfies a predetermined accuracy.

本工程が終了したら、酸性の液体を用いて第3導電膜13Cおよび第4導電膜13Dの表面を洗浄する。更に、CZ処理を行い、第3導電膜13Cおよび第4導電膜13Dの表面を粗化する。この粗化処理を行うことにより、後の工程にて、レーザーによる第3導電膜13Cおよび第2絶縁膜12Bの部分的な除去が容易になる。また、後の工程でレーザー加工が行われる第3導電膜13Cおよび第4導電膜13Dの表面を、部分的に酸化させて酸化銅を生成し、黒化処理しても良い。   When this step is completed, the surfaces of the third conductive film 13C and the fourth conductive film 13D are cleaned using an acidic liquid. Further, a CZ process is performed to roughen the surfaces of the third conductive film 13C and the fourth conductive film 13D. By performing this roughening process, it is easy to partially remove the third conductive film 13C and the second insulating film 12B by a laser in a later process. In addition, the surfaces of the third conductive film 13C and the fourth conductive film 13D that are laser processed in a later step may be partially oxidized to produce copper oxide, which may be blackened.

図3および図4を参照して、次に、位置合わせを行うための確認孔14を露出させる。図3(A)は本工程での積層シート10の平面図であり、図3(B)から図3(D)は各ステップでの積層シート10の断面図である。図4は、本工程のレーザー加工を説明するための図である。   Referring to FIGS. 3 and 4, next, the confirmation hole 14 for performing alignment is exposed. FIG. 3A is a plan view of the laminated sheet 10 in this step, and FIGS. 3B to 3D are cross-sectional views of the laminated sheet 10 at each step. FIG. 4 is a diagram for explaining the laser processing in this step.

本工程では、円形のガイド孔19の位置を認識してから、レーザー加工により第3導電膜13Cおよびその下方の第2絶縁膜12Bを除去して、除去領域21を形成する。そして、除去領域21から確認孔14を外部に露出させる。本工程は、ウェットエッチングに依らずに、レーザー加工により第3導電膜13Cおよび第2絶縁膜12Bを除去して確認孔14を露出させている。   In this step, after the position of the circular guide hole 19 is recognized, the third conductive film 13C and the second insulating film 12B below the third conductive film 13C are removed by laser processing to form the removal region 21. Then, the confirmation hole 14 is exposed to the outside from the removal region 21. In this step, the third conductive film 13C and the second insulating film 12B are removed by laser processing to expose the confirmation hole 14 without depending on wet etching.

図3(B)を参照して、具体的には、ガイド孔19の位置を基準として、レーザー機を用いて、形成予定の除去領域21の周縁部に位置する第3導電膜13Cおよび第2絶縁膜12Bを除去する。このように、先ず、除去領域21の周縁部をレーザー加工により除去することで、除去領域21の内部に位置する第3導電膜13Cを、外側の領域と熱的に分離させることができ、除去領域21内部のレーザー加工が容易になる。尚、本工程では、レーザー23が第3導電膜13C等を除去することにより発生する粉塵は、不図示の吸引機により直ちに吸引される。   Referring to FIG. 3B, specifically, the third conductive film 13C and the second conductive film 13C positioned at the periphery of the removal region 21 to be formed and the second are formed using a laser machine with the position of the guide hole 19 as a reference. The insulating film 12B is removed. As described above, first, the peripheral portion of the removal region 21 is removed by laser processing, so that the third conductive film 13C located inside the removal region 21 can be thermally separated from the outer region and removed. Laser processing inside the region 21 is facilitated. In this step, dust generated by the laser 23 removing the third conductive film 13C and the like is immediately sucked by a suction machine (not shown).

本工程では、瞬間的にレーザー23を照射する事項を1ショットとすると、1ショットまたは2ショットにより、第3導電膜13Cおよびその下方の第2絶縁膜12Bを、厚み方向に除去している。本形態は、例えば2回のレーザー23のショットを行うことで、第3導電膜13Cおよび第2絶縁膜12Bの除去を確実に行っている。更に、このことにより、レーザー23のエネルギーが調節され、内層の第1配線層18Aがレーザー23により蒸発してしまい、貫通されてしまうことを防止している。   In this step, if the matter of instantaneously irradiating the laser 23 is one shot, the third conductive film 13C and the second insulating film 12B below the third conductive film 13C are removed in the thickness direction by one or two shots. In this embodiment, the third conductive film 13C and the second insulating film 12B are reliably removed by, for example, performing two shots of the laser 23. Further, this adjusts the energy of the laser 23 to prevent the inner first wiring layer 18A from being evaporated by the laser 23 and being penetrated.

例えば、1回目のショットのエネルギーを大きくして(照射時間を16μsec程度に長くして)第3導電膜13Cを除去して、2回目のショットのエネルギーを小さくして(照射時間を10μsec程度に短くして)第2絶縁膜12Bを確実に除去している。ここで、レーザーが照射される時間は、第3導電膜13Cおよび第2絶縁膜12Bの厚みによって若干異なる。また、第1配線層18Aが貫通されずに、第3導電膜13Cおよび第2絶縁膜12Bの除去が確実に行えるのであれば、1回のショットのエネルギーを増大させて(照射時間を長くして)、第3導電膜13Cおよび第2絶縁膜12Bの除去を行っても良い。   For example, the energy of the first shot is increased (the irradiation time is increased to about 16 μsec), the third conductive film 13C is removed, and the energy of the second shot is decreased (the irradiation time is set to about 10 μsec). The second insulating film 12B is reliably removed (by shortening). Here, the laser irradiation time slightly varies depending on the thickness of the third conductive film 13C and the second insulating film 12B. Further, if the third conductive film 13C and the second insulating film 12B can be reliably removed without penetrating the first wiring layer 18A, the energy of one shot is increased (the irradiation time is lengthened). The third conductive film 13C and the second insulating film 12B may be removed.

図3(C)を参照して、次に、レーザー23を照射することにより、除去領域21内部の第3導電膜13Cおよび第2絶縁膜12Bを除去して、確認孔14を露出させる。上記工程にて、除去領域21の内部に位置する第3導電膜13Cは、除去領域21の外側に位置する第3導電膜13Cと熱的に分離されている。従って、レーザー23の照射に用いられるエネルギーを小さくして(照射時間を短くして)、除去領域21内部の第3導電膜13Cおよび第2絶縁膜12Bを除去することができる。ここでも、レーザー23のショットの回数は、1ショットでも良いし2ショットでも良い。本工程により、確認孔14は、除去領域から外部に露出する。   Referring to FIG. 3C, next, by irradiating laser 23, third conductive film 13C and second insulating film 12B inside removal region 21 are removed, and confirmation hole 14 is exposed. In the above process, the third conductive film 13 </ b> C located inside the removal region 21 is thermally separated from the third conductive film 13 </ b> C located outside the removal region 21. Therefore, the energy used for the irradiation of the laser 23 can be reduced (the irradiation time can be shortened), and the third conductive film 13C and the second insulating film 12B inside the removal region 21 can be removed. Here, the number of shots of the laser 23 may be one shot or two shots. By this step, the confirmation hole 14 is exposed to the outside from the removal region.

本形態では、除去領域21の下方に対応する領域の第1配線層18Aには、ベタの保護部24が設けられている。即ち、除去領域21の下方からは、第1配線層18Aから成る保護部24が露出している。また、この保護部24は除去領域21よりも広く形成されている。このように、第1配線層18Aから成る保護部24を設けることにより、レーザー23による浸食が保護部24の上部にてストップし、第1絶縁膜12Aがレーザー23により蒸発されてしまうことを防止することができる。更に、保護部24の面積を2mm×2mm以上に大きくすることにより、レーザー23が保護部24に照射されても、レーザー23のエネルギーは分散される。従って、保護部24をレーザー23が貫通することが抑制されている。   In the present embodiment, a solid protection portion 24 is provided in the first wiring layer 18 </ b> A in a region corresponding to the lower portion of the removal region 21. That is, from the lower side of the removal region 21, the protection part 24 made of the first wiring layer 18A is exposed. Further, the protection part 24 is formed wider than the removal region 21. In this way, by providing the protective part 24 made of the first wiring layer 18A, erosion by the laser 23 is stopped at the upper part of the protective part 24, and the first insulating film 12A is prevented from being evaporated by the laser 23. can do. Furthermore, by enlarging the area of the protection part 24 to 2 mm × 2 mm or more, even if the laser 23 is irradiated to the protection part 24, the energy of the laser 23 is dispersed. Therefore, it is suppressed that the laser 23 penetrates the protection part 24.

更に、本工程では、確認孔14の側壁は、メッキ膜から成る金属膜17より保護されている。従って、レーザー23が確認孔14の側壁に照射された場合でも、金属膜17によりレーザー23は反射されるので、確認孔14の側壁が浸食されて変形することを防止すすることができる。   Further, in this step, the side wall of the confirmation hole 14 is protected by a metal film 17 made of a plating film. Therefore, even when the laser 23 is irradiated on the side wall of the confirmation hole 14, the laser 23 is reflected by the metal film 17, so that the side wall of the confirmation hole 14 can be prevented from being eroded and deformed.

図3(D)を参照して、上記工程が終了した後は、上記と同じ要領にてレーザーを用いて第4導電膜13Dおよび第3絶縁膜12Cを部分的に除去して、除去領域37を形成して、下方からも確認孔14を露出させる。本工程により、確認孔14の内部に位置する樹脂材料の殆どは除去される。従って、確認孔14は上方からも下方からも視覚的にその位置を正確に認識することができる。   Referring to FIG. 3D, after the above process is completed, the fourth conductive film 13D and the third insulating film 12C are partially removed using a laser in the same manner as described above, thereby removing the region 37. And the confirmation hole 14 is exposed from below. By this step, most of the resin material located inside the confirmation hole 14 is removed. Therefore, the position of the confirmation hole 14 can be accurately recognized visually from above and from below.

また、一方の主面からレーザー23を照射することにより、積層シート10の表面および裏面の両方に対して、貫通孔14を露出させることもできる。この場合は、レーザー23の出力を大きくするか、または、貫通孔14付近に集中してレーザー23を照射する。このことにより、例えば、図3(C)を参照して、確認孔14の下方に位置する第3絶縁膜12Cおよび第4導電膜13Dを除去して、貫通孔14を裏面に対しても露出させることができる。このようにすることで、確認孔14を露出させるために必要とされる工数が削減され、多層基板の製造コストを更に低減できる効果がある。   Moreover, by irradiating the laser 23 from one main surface, the through hole 14 can be exposed to both the front surface and the back surface of the laminated sheet 10. In this case, the output of the laser 23 is increased, or the laser 23 is irradiated in a concentrated manner near the through hole 14. Thus, for example, referring to FIG. 3C, the third insulating film 12C and the fourth conductive film 13D located below the confirmation hole 14 are removed, and the through hole 14 is exposed to the back surface. Can be made. By doing in this way, the man-hour required in order to expose the confirmation hole 14 is reduced, and there exists an effect which can further reduce the manufacturing cost of a multilayer substrate.

図4を参照して、レーザーによる除去領域21の形成を更に詳述する。図4(A)は積層シート10の平面図であり、図4(B)、図4(C)および図4(D)は1つの除去領域21を拡大した平面図である。   With reference to FIG. 4, the formation of the removal region 21 by the laser will be described in more detail. 4A is a plan view of the laminated sheet 10, and FIGS. 4B, 4C, and 4D are enlarged plan views of one removal region 21. FIG.

図4(B)を参照して、本形態では、直径Dが100μm〜120μm程度の円形の領域に対してレーザーを照射して、第3導電膜13Cおよび第2絶縁膜12Bを除去することにより除去部29を形成している。レーザー加工により、連続的に除去部29を形成することで、除去領域21内部の第3導電膜13Cおよび第2絶縁膜12Bを除去している。このような加工方法は、一般的にトレパニング加工と呼ばれている。本工程では、先ず除去領域21の外周縁部に沿ってレーザーを照射して除去部29を設け、ライン状に第3導電膜13Cおよび第2絶縁膜12Bを除去する。このようにすることにより、除去領域21の内部に位置する第3絶縁膜12Cを、外部と熱的に分離して、レーザーによる加工を容易にすることができる。ここでは、除去部29のピッチP1(隣接する除去部29同士の中心が離間する距離)は、例えば50μm程度である。本工程では、レーザーにより与えられる熱エネルギーは、積層シート10を構成する導電膜に分散されてしまう。従って、図3(B)に示す、レーザー23による第3導電膜13Cおよび第2絶縁膜12Bの除去を確実に行うためには、除去部29のピッチP1を狭くする必要がある。本工程により、除去領域21の周縁部に沿って、ライン状に連続して除去部29が形成され、除去領域21の内部に位置する第3導電膜13Cは、周囲と熱的に分離される。   Referring to FIG. 4B, in this embodiment, a circular region having a diameter D of about 100 μm to 120 μm is irradiated with a laser to remove the third conductive film 13C and the second insulating film 12B. A removal portion 29 is formed. The third conductive film 13 </ b> C and the second insulating film 12 </ b> B inside the removal region 21 are removed by continuously forming the removal portion 29 by laser processing. Such a processing method is generally called trepanning processing. In this step, first, a laser is irradiated along the outer peripheral edge of the removal region 21 to provide a removal portion 29, and the third conductive film 13C and the second insulating film 12B are removed in a line. By doing in this way, the 3rd insulating film 12C located inside the removal area | region 21 can be thermally isolate | separated from the exterior, and the process by a laser can be made easy. Here, the pitch P1 of the removal unit 29 (the distance at which the centers of the adjacent removal units 29 are separated from each other) is, for example, about 50 μm. In this step, the thermal energy given by the laser is dispersed in the conductive film constituting the laminated sheet 10. Therefore, in order to reliably remove the third conductive film 13C and the second insulating film 12B by the laser 23 shown in FIG. 3B, it is necessary to narrow the pitch P1 of the removal portion 29. By this step, the removal portion 29 is continuously formed in a line along the peripheral edge of the removal region 21, and the third conductive film 13C located inside the removal region 21 is thermally separated from the surroundings. .

図4(C)を参照して、次に、除去領域21の内部に位置する第3導電膜13Cおよび第2絶縁膜12Bを除去し、確認孔14を外部に露出させる。ここでも、上記と同様に、レーザーを照射して多数個の除去部29を形成することにより、第3導電膜13Cおよび第2絶縁膜12Bを除去している。除去部29のピッチP2は、例えば70μm程度であり、上記したピッチP1よりも長い。除去領域21の内部では、このようにピッチを長くしても、第3導電膜13Cおよび第2絶縁膜12Bを除去することができる。即ち、除去領域21の内部では、レーザーの使用量が低減されている。この理由は、上記した工程により、除去領域21の内部に位置する第3導電膜13Cは、除去領域21の外側に位置する第3導電膜13Cと熱的に分離されているからである。即ち、除去領域21の内部では、レーザーにより第3導電膜13Cに与えられた熱エネルギーが周囲に分散されない。 Referring to FIG. 4C, next, the third conductive film 13C and the second insulating film 12B located inside the removal region 21 are removed, and the confirmation hole 14 is exposed to the outside. Here, similarly to the above, the third conductive film 13 </ b> C and the second insulating film 12 </ b> B are removed by irradiating a laser to form a large number of removal portions 29. The pitch P2 of the removal unit 29 is, for example, about 70 μm, and is longer than the pitch P1 described above. Inside the removal region 21, the third conductive film 13C and the second insulating film 12B can be removed even if the pitch is increased in this way. That is, the amount of laser used is reduced inside the removal region 21. This is because the third conductive film 13C located inside the removal region 21 is thermally separated from the third conductive film 13C located outside the removal region 21 by the above-described process. That is, in the removed region 21, the thermal energy given to the third conductive film 13C by the laser is not dispersed around.

更に本工程では、連続して形成される除去部29から成る列L1、L2を複数個形成することにより、除去領域21の内部に位置する第3導電膜13C等を除去している。列L1と列L2とのピッチP3は例えば50μm程度であり、各列に於ける除去部29同士のピッチP2よりも狭い。列同士のピッチP3をこのように狭くすることにより、各列の間に、第2絶縁膜12Bを構成する樹脂が除去されずに残存することを防止することができる。   Further, in this step, the third conductive film 13C and the like located inside the removal region 21 are removed by forming a plurality of rows L1 and L2 each including the removal portion 29 formed in succession. The pitch P3 between the rows L1 and L2 is, for example, about 50 μm, and is narrower than the pitch P2 between the removal portions 29 in each row. By narrowing the pitch P3 between the rows in this way, it is possible to prevent the resin constituting the second insulating film 12B from remaining without being removed between the rows.

更に、本形態では、列L1を構成する除去部29と、列L2を構成する除去部29とは、千鳥に配置されている。即ち、ずれて配置されている。このことによっても、列L1と列L2との間に、樹脂が残存することを防止することができる。   Furthermore, in this embodiment, the removal unit 29 that configures the row L1 and the removal unit 29 that configures the row L2 are arranged in a staggered manner. That is, they are displaced. This also prevents the resin from remaining between the rows L1 and L2.

図4(D)を参照して、上記工程により、除去領域21の内部の第3導電膜13Cおよび第2絶縁膜12Bが除去され、除去領域21の内部には確認孔14および第1配線層18Aの一部分が露出する。また、除去領域21から露出する第1配線層18Aの表面に、樹脂等の残渣が付着している場合は、その残渣を洗浄して取り除く。   Referring to FIG. 4D, the third conductive film 13C and the second insulating film 12B inside the removal region 21 are removed by the above process, and the confirmation hole 14 and the first wiring layer are formed inside the removal region 21. A part of 18A is exposed. Further, if a residue such as resin adheres to the surface of the first wiring layer 18A exposed from the removal region 21, the residue is removed by washing.

図4(D)等からも明らかなように、除去領域21は、確認孔14よりも平面的に大きく形成される。例えば、確認孔14の平面的大きさが0.15mm径の円形であるのに対し、除去領域21の平面的な大きさは2.0mm四方程度の矩形である。このように除去領域21を確認孔14よりも大きくすることで、ガイド孔19(図3(B)参照)による位置認識がラフにされても、確認孔14を除去領域21の内部に位置させることが出来る。 As is clear from FIG. 4D and the like, the removal region 21 is formed larger in plan than the confirmation hole 14. For example, the planar size of the confirmation hole 14 is a circle having a diameter of 0.15 mm, whereas the planar size of the removal region 21 is a rectangle of about 2.0 mm square. By making the removal region 21 larger than the confirmation hole 14 in this way, the confirmation hole 14 is positioned inside the removal region 21 even if the position recognition by the guide hole 19 (see FIG. 3B) is made rough. I can do it.

更に、図4(D)を参照して、除去領域21を確認孔14よりも大きくすることにより、確認孔14の位置認識(アライメントサーチ)を容易に行うことができる。具体的には、確認孔14の位置を認識する際には、CCD等の撮像手段を用いて、確認孔14よりも広い領域38を撮影する。そして、領域38内部に於ける確認孔14と第1配線層18Aとの反射率の差を用いて、確認孔14の位置を認識している。従って、仮に、除去領域21の大きさが確認孔14よりも若干大きい程度であると、領域38の内部に除去領域21の終端部が写り込んでしまい、確認孔14の位置認識が困難になる恐れがある。従って、本形態のように、除去領域21を確認孔14に対して充分に大きく形成することは、位置認識の為にも非常に有意義である。   Further, referring to FIG. 4D, by making the removal region 21 larger than the confirmation hole 14, the position recognition (alignment search) of the confirmation hole 14 can be easily performed. Specifically, when recognizing the position of the confirmation hole 14, an area 38 wider than the confirmation hole 14 is imaged using an imaging unit such as a CCD. And the position of the confirmation hole 14 is recognized using the difference in reflectance between the confirmation hole 14 and the first wiring layer 18 </ b> A inside the region 38. Therefore, if the size of the removal region 21 is slightly larger than that of the confirmation hole 14, the end portion of the removal region 21 is reflected inside the region 38, making it difficult to recognize the position of the confirmation hole 14. There is a fear. Therefore, forming the removal region 21 sufficiently large with respect to the confirmation hole 14 as in this embodiment is very significant for position recognition.

更にまた、除去領域21の平面的な大きさを2mm角程度に大きくすることにより、第3導電膜13C等のウェットエッチングを行う際に用いるエッチングレジスト(不図示)が破損することを防止することができる。具体的には、導電配線層を形成するエッチングの工程では、除去領域21の領域も含めた積層シート10全体が、ドライフィルムから成るエッチングレジストにより被覆される。本形態では、除去領域21が平面的に大きいので、エッチングレジストを積層シート10に密着させる工程に於いて、除去領域21の凹凸に追従してエッチングレジストが変形して密着される。即ち、エッチングレジストと除去領域21との間に間隙が形成されない。従って、エッチャントを用いてウェットエッチングを行う工程でも、エッチングレジストは破損しないので、積層シート10の内部へのエッチャントの浸入が防止されている。仮に、除去領域21の平面的な大きさが0.5mm角程度に小さく形成されると、エッチングレジストが除去領域21の凹凸に追従できない場合がある。この場合は、エッチングレジストと除去領域21との間に間隙が形成されるので、ウェットエッチングの工程に於いて、エッチャントの圧力によりエッチングレジストが破損することが考えられる。エッチングレジストが破損すると、エッチャントが積層シート10の内部に侵入し、内層の配線層が浸食される恐れがある。   Furthermore, by increasing the planar size of the removal region 21 to about 2 mm square, it is possible to prevent the etching resist (not shown) used when performing the wet etching of the third conductive film 13C and the like from being damaged. Can do. Specifically, in the etching process for forming the conductive wiring layer, the entire laminated sheet 10 including the removal region 21 is covered with an etching resist made of a dry film. In this embodiment, since the removal region 21 is large in plan, the etching resist is deformed and brought into close contact with the unevenness of the removal region 21 in the step of bringing the etching resist into close contact with the laminated sheet 10. That is, no gap is formed between the etching resist and the removal region 21. Therefore, even in the wet etching process using the etchant, the etching resist is not damaged, so that the etchant is prevented from entering the laminated sheet 10. If the planar size of the removal region 21 is formed as small as about 0.5 mm square, the etching resist may not be able to follow the unevenness of the removal region 21. In this case, since a gap is formed between the etching resist and the removal region 21, it is considered that the etching resist is damaged by the pressure of the etchant in the wet etching process. If the etching resist is damaged, the etchant may enter the laminated sheet 10 and the inner wiring layer may be eroded.

次に、図5および図6を参照して、第2絶縁膜12Bを貫通して、第1配線層18Aと第3導電膜13Cとを接続する第2接続部16Bを形成する。具体的には、第3導電膜13Cおよび第2絶縁膜12Bを部分的に除去し、その除去した領域にメッキ膜を形成することで、第2接続部16Bを形成する。また、同様の方法で、第3絶縁膜12Cを貫通する第2接続部16Bも形成する。   Next, referring to FIG. 5 and FIG. 6, a second connection portion 16B that penetrates through the second insulating film 12B and connects the first wiring layer 18A and the third conductive film 13C is formed. Specifically, the third conductive film 13C and the second insulating film 12B are partially removed, and a plating film is formed in the removed region, thereby forming the second connection portion 16B. A second connection portion 16B that penetrates the third insulating film 12C is also formed by the same method.

具体的には、図5(A)を参照して、先ず、第3導電膜13Cを被覆するようにエッチングレジスト25を塗布する。そして、分割露光機の露光マスク31を用いてレジスト25を露光する。露光マスク31は、ガラス等の透明性を有する基材の表面に遮光パターン32を有する。遮光パターン32の形状は、形成予定の第2接続部16Bと逆転したパターン形状を有する。ここでは、光線30が照射されなかった箇所が残存するポジ型のレジストが、レジスト25として採用されている。ここで、ネガ型のものをレジスト25として採用することも可能である。   Specifically, referring to FIG. 5A, first, an etching resist 25 is applied so as to cover the third conductive film 13C. Then, the resist 25 is exposed using the exposure mask 31 of the division exposure machine. The exposure mask 31 has a light shielding pattern 32 on the surface of a transparent substrate such as glass. The shape of the light-shielding pattern 32 has a pattern shape that is reverse to that of the second connection portion 16B to be formed. Here, a positive resist in which a portion not irradiated with the light beam 30 remains is employed as the resist 25. Here, it is also possible to adopt a negative type as the resist 25.

本工程では、不図示の分割露光機に備えたCCDカメラ等を用いて、確認孔14の位置を認識して、露光マスク31の平面的な位置を調節している。本工程の露光作業は、図4(A)等に示す個々のユニット11に対して行っても良いし、マトリックス状に配置された複数のユニット11に対して一括して行っても良い。   In this step, the position of the confirmation hole 14 is recognized and the planar position of the exposure mask 31 is adjusted using a CCD camera or the like provided in a not-shown divided exposure machine. The exposure operation in this step may be performed on each unit 11 shown in FIG. 4A or the like, or may be performed collectively on a plurality of units 11 arranged in a matrix.

上記した露光の作業は、下層の第4導電膜13Dを被覆して設けたレジスト25についても行う。この時も、確認孔14の位置を分割露光機にて認識してから、レジスト25を露光する。   The exposure operation described above is also performed on the resist 25 provided so as to cover the lower fourth conductive film 13D. Also at this time, the resist 25 is exposed after the position of the confirmation hole 14 is recognized by the division exposure machine.

図5(B)を参照して、上記露光の工程等によりパターニングされたレジスト25を介してエッチングを行うことで、形成予定の第2接続部16Bの領域に対応する第3導電膜13Cが除去される。また、形成予定の第2接続部16Bの領域に対応する第4導電膜13Dも除去される。   Referring to FIG. 5B, the third conductive film 13C corresponding to the region of the second connection portion 16B to be formed is removed by performing etching through the resist 25 patterned by the exposure process or the like. Is done. Further, the fourth conductive film 13D corresponding to the region of the second connection portion 16B to be formed is also removed.

図5(C)を参照して、確認孔14を用いた位置合わせの詳細を説明する。本形態では、露光マスク31の位置合わせは、確認孔14の中心部を基準として行う。具体的には、先ず、CCDカメラ等の撮像手段を用いて、確認孔14の形状を画像化する。この図では、画像化した状態の確認孔14の断面を示している。そして、確認孔14の周縁部にて任意の3点の観測を行い、それらの位置を特定する。ここでは、第1観測点K1、第2観測点K2、第3観測点K3の観測を行い、それらの平面的な座標を特定する。更に、これらの点の座標値から、幾何学の定理により、確認孔14の中心点Cの座標を算出する。確認孔14の平面的形状は円形であるので、中心点Cの座標の算出は容易に行える。また、確認孔14の中心点Cを基準として、露光マスク31の位置合わせを行うことから、極めて位置精度が高い露光を行うことが出来る。   With reference to FIG. 5C, details of the alignment using the confirmation hole 14 will be described. In this embodiment, the alignment of the exposure mask 31 is performed with the central portion of the confirmation hole 14 as a reference. Specifically, first, the shape of the confirmation hole 14 is imaged using an imaging means such as a CCD camera. This figure shows a cross section of the confirmation hole 14 in an imaged state. And arbitrary 3 points | pieces are observed in the peripheral part of the confirmation hole 14, and those positions are specified. Here, the first observation point K1, the second observation point K2, and the third observation point K3 are observed, and their planar coordinates are specified. Further, the coordinates of the center point C of the confirmation hole 14 are calculated from the coordinate values of these points by the geometrical theorem. Since the planar shape of the confirmation hole 14 is a circle, the coordinates of the center point C can be easily calculated. Further, since the alignment of the exposure mask 31 is performed with the center point C of the confirmation hole 14 as a reference, exposure with extremely high positional accuracy can be performed.

更に、第4導電膜13Dの部分的除去を行うための露光も、確認孔14の中心位置を基準として行っている。従って、同一の確認孔14を用いて、積層シート10の表面および裏面に塗布されたレジスト25の露光を行うので、露光される箇所の位置精度は極めて高い。   Further, the exposure for partially removing the fourth conductive film 13D is also performed with the center position of the confirmation hole 14 as a reference. Therefore, since the resist 25 applied to the front and back surfaces of the laminated sheet 10 is exposed using the same confirmation hole 14, the positional accuracy of the exposed portion is extremely high.

次に、図6を参照して、第3導電膜13Cから露出された第2絶縁膜12Bの除去を行う。更に、第4導電膜13Dから露出された第3絶縁膜12Cの部分的除去も行う。図6(A)は積層シート10の平面図であり、図6(B)および図6(C)は積層シート10の断面図である。   Next, referring to FIG. 6, the second insulating film 12B exposed from the third conductive film 13C is removed. Further, the third insulating film 12C exposed from the fourth conductive film 13D is also partially removed. 6A is a plan view of the laminated sheet 10, and FIGS. 6B and 6C are cross-sectional views of the laminated sheet 10.

図6(A)および図6(B)を参照して、先ず、確認孔14の位置を基準として、レーザー照射器(不図示)とユニット11との相対的な位置合わせを行う。次に、レーザー23を照射して、第2絶縁膜12Bを部分的に蒸発させて貫通孔15を形成する。貫通孔15の底部には、第1配線層18Aの上面が露出している。   With reference to FIGS. 6A and 6B, first, relative alignment between the laser irradiator (not shown) and the unit 11 is performed using the position of the confirmation hole 14 as a reference. Next, the laser 23 is irradiated to partially evaporate the second insulating film 12B, thereby forming the through hole 15. The upper surface of the first wiring layer 18A is exposed at the bottom of the through hole 15.

更に、上記と同様の手法により、第4導電膜13Dから露出する第3絶縁膜12Cを、レーザー照射を行うことにより除去する。第3絶縁膜12Cの除去も、確認孔14の位置を基準にして行う。   Further, the third insulating film 12C exposed from the fourth conductive film 13D is removed by laser irradiation in the same manner as described above. The removal of the third insulating film 12C is also performed with reference to the position of the confirmation hole 14.

また、上記の説明では、ウェットエッチングとレーザー照射とを組み合わせた手法により貫通孔15を形成したが、レーザー照射のみにより、貫通孔15を形成することも可能である。この場合は、レーザー照射機により、確認孔14の位置を認識した後に、第3導電膜13Cおよび第2絶縁膜12Bを、一括して除去する。この手法によると、貫通孔15の形成に係る工数を低減させることができる。   In the above description, the through hole 15 is formed by a method combining wet etching and laser irradiation. However, the through hole 15 may be formed only by laser irradiation. In this case, after the position of the confirmation hole 14 is recognized by the laser irradiator, the third conductive film 13C and the second insulating film 12B are collectively removed. According to this method, the man-hour concerning formation of the through-hole 15 can be reduced.

一方、貫通孔15の位置精度の向上の為には、上記したように、エッチングとレーザー照射とを組み合わせた手法が好適である。その理由は、一般的には、レジスト25の露光機の位置精度は、レーザー照射器の位置精度よりも高いからである。具体的には、レジストの露光機の位置精度が±6μmであるのに対し、レーザー照射器の位置精度は±10μm程度である。   On the other hand, in order to improve the position accuracy of the through-hole 15, as described above, a technique combining etching and laser irradiation is suitable. This is because the position accuracy of the exposure device for the resist 25 is generally higher than the position accuracy of the laser irradiator. Specifically, the positional accuracy of the resist exposure machine is ± 6 μm, whereas the positional accuracy of the laser irradiator is about ± 10 μm.

図6(C)を参照して、次に、無電界メッキ処理および電解メッキ処理を行うことで、貫通孔15にメッキ膜から成る第2接続部16Bを形成する。本工程のメッキ処理の詳細は、図1(F)を参照して説明した方法と同様である。本工程のメッキ処理では、確認孔14の内壁にもメッキ膜が形成される。確認孔14は円筒状を呈しているので、その内壁にメッキ膜が形成されることで断面は小さくなるが、円形状の断面形状は保持される。同様に、ガイド孔19の内壁にもメッキ膜が形成される。   Referring to FIG. 6C, next, a second connection portion 16B made of a plating film is formed in the through hole 15 by performing an electroless plating process and an electrolytic plating process. The details of the plating process in this step are the same as the method described with reference to FIG. In the plating process in this step, a plating film is also formed on the inner wall of the confirmation hole 14. Since the confirmation hole 14 has a cylindrical shape, the cross-sectional shape is reduced by forming a plating film on the inner wall thereof, but the circular cross-sectional shape is maintained. Similarly, a plating film is formed on the inner wall of the guide hole 19.

図7(A)を参照して、次に、第3導電膜13Cおよび第4導電膜13Dのエッチングを行い、新たな電極や配線のパターンを形成する。具体的には、第3導電膜13Cの表面にエッチングレジスト25を塗布した後に、露光マスク31を用いて露光を行ってレジスト25のパターニングを行う。更に、パターニングされたレジスト25を介して、第3導電膜13Cおよび第4導電膜13Dをエッチングする。ここでも、露光マスク31と積層シート10との位置合わせは、確認孔14の中心点を認識することで行う。   Referring to FIG. 7A, next, the third conductive film 13C and the fourth conductive film 13D are etched to form new electrode and wiring patterns. Specifically, after applying the etching resist 25 to the surface of the third conductive film 13C, the resist 25 is patterned by performing exposure using the exposure mask 31. Further, the third conductive film 13C and the fourth conductive film 13D are etched through the patterned resist 25. Again, alignment of the exposure mask 31 and the laminated sheet 10 is performed by recognizing the center point of the confirmation hole 14.

図7(B)を参照して、本工程での確認孔14の認識方法は、図5(C)を参照して説明した認識方法と基本的には同一である。ここでは、確認孔14の内壁にメッキ膜が形成されることで、その断面が小さくなっている。この図では、メッキ膜が内壁に形成される前の確認孔14の周縁部をV1で示した点線で示している。そして、内壁にメッキ膜が形成された後の確認孔14の周縁部を実線で示している。確認孔14の内壁に均一な膜厚のメッキ膜が形成されることで、確認孔14の断面積は小さくなっても、円形は保持されている。従って、本工程でも、確認孔14の周辺部にて、3つの観測点(第1観測点、第2観測点、第3観測点)を観測することで、中心点Cの位置を正確に計測することが可能となる。   With reference to FIG. 7 (B), the recognition method of the confirmation hole 14 in this step is basically the same as the recognition method described with reference to FIG. 5 (C). Here, the plating film is formed on the inner wall of the confirmation hole 14, thereby reducing the cross section. In this figure, the peripheral edge of the confirmation hole 14 before the plating film is formed on the inner wall is indicated by a dotted line indicated by V1. And the peripheral part of the confirmation hole 14 after the plating film was formed in the inner wall is shown as the continuous line. By forming a plating film having a uniform thickness on the inner wall of the confirmation hole 14, the circular shape is maintained even if the cross-sectional area of the confirmation hole 14 is reduced. Therefore, also in this step, the position of the center point C is accurately measured by observing three observation points (first observation point, second observation point, and third observation point) around the confirmation hole 14. It becomes possible to do.

図8を参照して次に、積層シート10の表面および裏面に露出する配線層をソルダーレジストで被覆する。図8(A)は積層シート10の平面図であり、図8(B)から図8(D)は積層シート10の断面図である。   Next, referring to FIG. 8, the wiring layer exposed on the front and back surfaces of the laminated sheet 10 is covered with a solder resist. 8A is a plan view of the laminated sheet 10, and FIGS. 8B to 8D are cross-sectional views of the laminated sheet 10. FIG.

図8(B)を参照して、上記したエッチングの工程により、積層シート10の表面には、第3配線層18Cが形成され、積層シート10の裏面には第4配線層18Dが形成されている。   With reference to FIG. 8B, the third wiring layer 18 </ b> C is formed on the front surface of the laminated sheet 10 and the fourth wiring layer 18 </ b> D is formed on the back surface of the laminated sheet 10 by the etching process described above. Yes.

図8(C)を参照して、積層シート10の表面および裏面に形成された第3配線層13Cおよび第4配線層18Dが被覆されるようにレジスト26を形成する。レジスト26を形成する樹脂が、確認孔14およびガイド孔19に充填されても良い。   Referring to FIG. 8C, a resist 26 is formed so as to cover the third wiring layer 13C and the fourth wiring layer 18D formed on the front surface and the back surface of the laminated sheet 10. The resin forming the resist 26 may be filled in the confirmation hole 14 and the guide hole 19.

図8(D)を参照して、レーザーを用いた蒸発あるいはリソグラフィ工程により、レジスト26に開口部27を設ける。この開口部27は、積層シート10の両面にも設けても良いし、片面のみに設けても良い。開口部27の底部には、第3配線層18Cまたは、第4配線層18Dが露出している。この開口部27の形成は、第3配線層18Cから成る確認部28の位置を認識することで行うことが出来る。   Referring to FIG. 8D, an opening 27 is provided in the resist 26 by evaporation using a laser or a lithography process. The openings 27 may be provided on both sides of the laminated sheet 10 or may be provided only on one side. At the bottom of the opening 27, the third wiring layer 18C or the fourth wiring layer 18D is exposed. The opening 27 can be formed by recognizing the position of the confirmation portion 28 made of the third wiring layer 18C.

更に、本工程でも、確認孔14の位置を基準として、開口部27を形成しても良い。この場合は、確認部14を被覆するレジスト26を、レーザーを用いて除去した後に、外部に露出した確認孔14の位置を基準にする。   Further, in this step, the opening 27 may be formed with reference to the position of the confirmation hole 14. In this case, after the resist 26 covering the confirmation portion 14 is removed using a laser, the position of the confirmation hole 14 exposed to the outside is used as a reference.

上記工程が終了した後に、一点鎖線で示す分割線L1で積層シート10の分割を行うことで、各ユニット11が分離される。この分離は、レーザーを用いて、各配線層が形成されていない領域の積層シート10を切断することでおこなされる。このことにより、切断を行う際の振動の発生を極力抑えて、各ユニット11の分離を行うことが出来る。以上の工程により、多層の配線構造を有する多層基板が完成する。また、各ユニットの分割は、開口部27を介して回路素子を積層シート10に固着した後に行っても良い。また、上記分離は、ルーターを用いた加工、プレス加工でも行うことが出来る。   After the above steps are completed, each unit 11 is separated by dividing the laminated sheet 10 along a dividing line L1 indicated by a one-dot chain line. This separation is performed by cutting the laminated sheet 10 in a region where each wiring layer is not formed using a laser. As a result, it is possible to separate the units 11 while minimizing the occurrence of vibration during cutting. Through the above steps, a multilayer substrate having a multilayer wiring structure is completed. Further, the division of each unit may be performed after the circuit element is fixed to the laminated sheet 10 through the opening 27. The separation can also be performed by processing using a router or pressing.

次に、図9(A)を参照して、上記工程により製造された多層基板36を用いた実装構造(モジュール)を説明する。多層基板36の表面には、半導体素子である回路素子33Bがロウ材34を介して実装されている。ここでは、回路素子33Bはフェイスダウンで実装されているが、金属細線を用いた固着構造を採用することも出来る。回路素子33Aはチップ抵抗やチップコンデンサ等の受動素子であり、ロウ材34を介して多層基板36に固着されている。また必要により外部との接続手段であるリードまたはコネクタが実装されても良い。   Next, with reference to FIG. 9A, a mounting structure (module) using the multilayer substrate 36 manufactured by the above process will be described. A circuit element 33B, which is a semiconductor element, is mounted on the surface of the multilayer substrate 36 via a brazing material 34. Here, the circuit element 33B is mounted face-down, but a fixing structure using a thin metal wire may be employed. The circuit element 33 </ b> A is a passive element such as a chip resistor or a chip capacitor, and is fixed to the multilayer substrate 36 via a brazing material 34. Further, if necessary, a lead or a connector which is a connection means to the outside may be mounted.

図9(B)を参照して、多層基板を使った半導体パッケージを説明する。ここでは、多層基板36の表面に上述した回路素子33A、33Bが実装され、各回路素子が封止されるように多層基板36の表面に封止樹脂35が形成されている。本発明の多層基板36は極めて薄型になっているので、このような多層基板を回路装置に適用させることで、薄型の回路装置を提供することが出来る。また近年では、IC自体が500ピン、1000ピンと多ピン化傾向で、且つ外部電極のサイズも微細で狭ピッチに成る傾向にある。従って、本形態の多層基板36を採用すればIC、ディスクリート素子、チップコンデンサ、チップ抵抗等を使った回路モジュールを製造することが可能になる。   With reference to FIG. 9B, a semiconductor package using a multilayer substrate will be described. Here, the circuit elements 33A and 33B described above are mounted on the surface of the multilayer substrate 36, and the sealing resin 35 is formed on the surface of the multilayer substrate 36 so as to seal each circuit element. Since the multilayer substrate 36 of the present invention is extremely thin, a thin circuit device can be provided by applying such a multilayer substrate to the circuit device. In recent years, the IC itself has a tendency to increase the number of pins to 500 pins and 1000 pins, and the size of the external electrodes tends to be fine and narrow pitch. Therefore, if the multilayer substrate 36 of this embodiment is employed, a circuit module using an IC, a discrete element, a chip capacitor, a chip resistor, etc. can be manufactured.

上記した本形態では、4層の配線層を具備する多層基板の製造方法を説明したが、5層以上の更に多層の多層基板の製造方法にも、本形態を適用させることができる。この場合も、内層の絶縁膜に設けた確認孔14の位置を基準にして、各配線層のパターニング等が行われる。   In the above-described embodiment, a method for manufacturing a multilayer substrate having four wiring layers has been described. However, the present embodiment can also be applied to a method for manufacturing a multilayer substrate having five or more layers. Also in this case, patterning or the like of each wiring layer is performed based on the position of the confirmation hole 14 provided in the inner insulating film.

更に上述の説明では、内層の第1絶縁膜12Aの両面に、外層の配線層を積層させたが、第1絶縁膜12Aの片方の主面のみに、絶縁膜を介して配線層を積層させることも可能である。このような場合に於いても、2層目以降の配線層や接続部を形成する際に、第1絶縁膜12Aに設けた確認孔14の位置が基準とされる。また、確認孔14の位置を認識する際には、確認孔14を被覆する絶縁膜や導電膜はレーザー照射器により除去される。このことにより、上記した本形態と同様に、コストを低減させて精度の高い位置合わせを行うことができる。   Further, in the above description, the outer wiring layer is laminated on both surfaces of the inner first insulating film 12A. However, the wiring layer is laminated only on one main surface of the first insulating film 12A via the insulating film. It is also possible. Even in such a case, the position of the confirmation hole 14 provided in the first insulating film 12A is used as a reference when forming the second and subsequent wiring layers and connection portions. Further, when recognizing the position of the confirmation hole 14, the insulating film and the conductive film covering the confirmation hole 14 are removed by the laser irradiator. As a result, similar to the above-described embodiment, it is possible to perform alignment with high accuracy while reducing cost.

本発明の多層基板の製造方法を示す図であり、(A)は平面図であり、(B)―(F)は断面図である。It is a figure which shows the manufacturing method of the multilayer substrate of this invention, (A) is a top view, (B)-(F) is sectional drawing. 本発明の多層基板の製造方法を示す図であり、(A)は平面図であり、(B)―(D)は断面図である。It is a figure which shows the manufacturing method of the multilayer substrate of this invention, (A) is a top view, (B)-(D) is sectional drawing. 本発明の多層基板の製造方法を示す図であり、(A)は平面図であり、(B)―(D)は断面図である。It is a figure which shows the manufacturing method of the multilayer substrate of this invention, (A) is a top view, (B)-(D) is sectional drawing. 本発明の多層基板の製造方法を示す図であり、(A)は平面図であり、(B)―(D)は拡大された平面図である。It is a figure which shows the manufacturing method of the multilayer board | substrate of this invention, (A) is a top view, (B)-(D) is the enlarged top view. 本発明の多層基板の製造方法を示す図であり、(A)および(B)は断面図であり、(C)は確認孔の詳細を示す概念図である。It is a figure which shows the manufacturing method of the multilayer substrate of this invention, (A) and (B) are sectional drawings, (C) is a conceptual diagram which shows the detail of a confirmation hole. 本発明の多層基板の製造方法を示す図であり、(A)は平面図であり、(B)および(C)は断面図である。It is a figure which shows the manufacturing method of the multilayer substrate of this invention, (A) is a top view, (B) and (C) are sectional drawings. 本発明の多層基板の製造方法を示す図であり、(A)は断面図であり、(B)は概念図である。It is a figure which shows the manufacturing method of the multilayer substrate of this invention, (A) is sectional drawing, (B) is a conceptual diagram. 本発明の多層基板の製造方法を示す図であり、(A)は平面図であり、(B)―(D)は断面図である。It is a figure which shows the manufacturing method of the multilayer substrate of this invention, (A) is a top view, (B)-(D) is sectional drawing. 本発明の多層基板の製造方法により製造された多層基板が採用された構造を説明する図であり、(A)は断面図であり、(B)は断面図である。It is a figure explaining the structure by which the multilayer substrate manufactured by the manufacturing method of the multilayer substrate of this invention was employ | adopted, (A) is sectional drawing, (B) is sectional drawing. 従来の多層基板の製造方法を示す図であり、(A)−(C)は断面図である。It is a figure which shows the manufacturing method of the conventional multilayer substrate, (A)-(C) is sectional drawing.

符号の説明Explanation of symbols

10 積層シート
11 ユニット
12A 第1絶縁膜
12B 第2絶縁膜
12C 第3絶縁膜
13A 第1導電膜
13B 第2導電膜
13C 第3導電膜
13D 第4導電膜
14 確認孔
15 貫通孔
15A 露出部
16A 第1接続部
16B 第2接続部
17 金属膜
18A 第1配線層
18B 第2配線層
18C 第3配線層
18D 第4配線層
19 ガイド孔
20 認識部
21 除去領域
23 レーザー
24 保護部
25 レジスト
26 レジスト
27 開口部
28 確認部
29 除去部
30 光線
31 露光マスク
32 遮光パターン
33A、33B 回路素子
34 ロウ材
35 封止樹脂
36 多層基板
37 除去領域
38 領域
DESCRIPTION OF SYMBOLS 10 Laminated sheet 11 Unit 12A 1st insulating film 12B 2nd insulating film 12C 3rd insulating film 13A 1st electrically conductive film 13B 2nd electrically conductive film 13C 3rd electrically conductive film 13D 4th electrically conductive film 14 Confirmation hole 15 Through-hole 15A Exposed part 16A 1st connection part 16B 2nd connection part 17 Metal film 18A 1st wiring layer 18B 2nd wiring layer 18C 3rd wiring layer 18D 4th wiring layer 19 Guide hole 20 Recognition part 21 Removal area 23 Laser 24 Protection part 25 Resist 26 Resist 27 Opening portion 28 Confirmation portion 29 Removal portion 30 Light beam 31 Exposure mask 32 Light shielding pattern 33A, 33B Circuit element 34 Brazing material 35 Sealing resin 36 Multilayer substrate 37 Removal region 38 region

Claims (2)

第1絶縁膜に設けられた円形の確認孔と、前記確認孔の内壁に形成されたメッキ膜から成る金属膜と、前記確認孔の表裏に相当する前記第1絶縁膜に、前記確認孔よりも平面的サイズが大きく形成された前記金属膜から成る保護部と、前記第1絶縁膜の表面と前記裏面に設けられた前記確認孔および前記保護部を覆う第2絶縁膜および第3絶縁膜と、前記第2絶縁膜に設けられた導電膜および前記第3絶縁膜に設けられた導電膜とを有する積層シートを用意し、
前記保護部の周縁部に対応する前記第2絶縁膜に設けられた導電膜および前記第2絶縁膜にレーザーを照射し、前記レーザーにより形成された除去部が重なって、ライン状に連続した第1除去領域を形成し、前記第1除去領域の内側に位置する第2除去領域を周囲と熱的に分離し、前記第2除去領域に前記レーザーを照射し、前記レーザーにより形成された除去部が重なりながら、前記第2除去領域に対応する前記第2絶縁膜に設けられた導電膜および前記第2絶縁膜を除去して、前記確認孔および前記保護部を露出させる多層基板の製造方法であり
前記保護部は、前記第1除去領域および前記第2除去領域を含め、より外側まで設けられ、
前記第1除去領域を取り除く際の前記レーザーによるショット状に形成される除去部の中心が離間する第1の距離よりも、前記第2除去領域を取り除く際の前記レーザーによるショット状に形成される除去部の中心が離間する第2の距離の方が長く設定され、
且つ、前記ショット状に形成される前記除去部は、複数の列が重なって除去され、前記列と隣の列の間隔である第3の距離は、第2の距離よりも狭く設定し、
露出された確認孔を認識する事を特徴とした多層基板の製造方法。
A circular confirmation hole provided in the first insulating film, a metal film made of a plating film formed on the inner wall of the confirmation hole, and the first insulating film corresponding to the front and back of the confirmation hole, from the confirmation hole A protective portion made of the metal film having a large planar size, and a second insulating film and a third insulating film covering the confirmation hole and the protective portion provided on the front surface and the back surface of the first insulating film. And a laminated sheet having a conductive film provided on the second insulating film and a conductive film provided on the third insulating film,
The conductive film provided on the second insulating film corresponding to the peripheral part of the protective part and the second insulating film are irradiated with laser, and the removal part formed by the laser overlaps to form a continuous line. A removal portion formed by forming the first removal region, thermally separating the second removal region located inside the first removal region, and irradiating the second removal region with the laser. In the method of manufacturing the multilayer substrate, the conductive film provided in the second insulating film corresponding to the second removal region and the second insulating film are removed while the confirmation hole and the protection portion are exposed. Yes ,
The protection part is provided to the outside, including the first removal region and the second removal region,
It is formed in a shot shape by the laser when removing the second removal region, rather than a first distance at which the center of the removal portion formed in the shot shape by the laser when removing the first removal region is separated. The second distance at which the center of the removal portion is separated is set longer,
In addition, the removal portion formed in the shot shape is removed by overlapping a plurality of rows, and a third distance that is an interval between the row and the adjacent row is set to be narrower than the second distance,
A method for manufacturing a multilayer substrate, characterized by recognizing an exposed confirmation hole.
前記列に形成される前記除去部は、千鳥状に配置される請求項1に記載の多層基板の製造方法。The method for manufacturing a multilayer substrate according to claim 1, wherein the removal portions formed in the row are arranged in a staggered manner.
JP2005346919A 2005-11-30 2005-11-30 Multilayer substrate manufacturing method Expired - Fee Related JP4974516B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005346919A JP4974516B2 (en) 2005-11-30 2005-11-30 Multilayer substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005346919A JP4974516B2 (en) 2005-11-30 2005-11-30 Multilayer substrate manufacturing method

Publications (2)

Publication Number Publication Date
JP2007157774A JP2007157774A (en) 2007-06-21
JP4974516B2 true JP4974516B2 (en) 2012-07-11

Family

ID=38241799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005346919A Expired - Fee Related JP4974516B2 (en) 2005-11-30 2005-11-30 Multilayer substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP4974516B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252892A (en) * 2008-04-03 2009-10-29 Mitsubishi Electric Corp Laser machining method, method for manufacturing printed board, and laser machining apparatus
CN114501799B (en) * 2020-10-27 2023-05-30 健鼎(无锡)电子有限公司 Alignment method for circuit board manufacturing process and composite target point

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3019059B2 (en) * 1998-04-20 2000-03-13 日本電気株式会社 Blind via hole processing method
JP2001135941A (en) * 1999-08-26 2001-05-18 Matsushita Electric Works Ltd Method for manufacturing printed wiring board
DE10125397B4 (en) * 2001-05-23 2005-03-03 Siemens Ag Method for drilling microholes with a laser beam
TWI255672B (en) * 2004-03-03 2006-05-21 Sanyo Electric Co Manufacturing method of multilayer substrate

Also Published As

Publication number Publication date
JP2007157774A (en) 2007-06-21

Similar Documents

Publication Publication Date Title
US9006580B2 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
JP5080234B2 (en) Wiring board and manufacturing method thereof
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
US20140202740A1 (en) Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate
TWI481318B (en) Laminated multilayer printed wiring board and method of manufacturing the same
TWI479972B (en) Multi-layer flexible printed wiring board and manufacturing method thereof
US20070108610A1 (en) Embedded semiconductor device substrate and production method thereof
JP2004235323A (en) Manufacturing method of wiring board
CN109788666B (en) Circuit substrate and manufacturing method thereof
JP2009277916A (en) Wiring board, manufacturing method thereof, and semiconductor package
KR101095211B1 (en) Carrier member for substrate manufacturing and substrate manufacturing method using same
TWI500366B (en) Multilayer printed wiring board and manufacturing method thereof
JP4767163B2 (en) Multilayer substrate manufacturing method
TW201635869A (en) Electronic packages with pre-defined via patterns and methods of making and using the same
JP4502697B2 (en) Multilayer substrate manufacturing method, multilayer substrate and circuit device
TWI459879B (en) Method for manufacturing multilayer flexible printed wiring board
TWI384923B (en) A multilayer circuit board having a wiring portion, and a method of manufacturing the same
JP2011171658A (en) Multilayer substrate and method of manufacturing the same
JP4974516B2 (en) Multilayer substrate manufacturing method
JP4508712B2 (en) Multilayer substrate manufacturing method, multilayer substrate and circuit device.
JP2017228724A (en) Method for manufacturing printed-wiring board, method for manufacturing electronic device, printed-wiring board, and electronic device
JP2016127248A (en) Multilayer wiring board
US5976974A (en) Method of forming redundant signal traces and corresponding electronic components
US11997787B2 (en) Wiring substrate and method of manufacturing wiring substrate
KR100652132B1 (en) Printed circuit board and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120410

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees