JP4843034B2 - 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置 - Google Patents

Description

本発明は、温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置に関し、特に、基板温度に大きく依存する発振周波数を利用することにより基板温度を正確に検出することができる温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置に関する。

半導体装置は、それ自体の動作によって、その半導体基板の温度（基板温度）が上昇し、誤動作の原因となったり、熱暴走に到る場合がある。そこで、基板温度を正確に測定する必要がある。

例えば、ＭＩＳＦＥＴのドレイン−基板間リーク電流を利用して、基板温度を測定することが知られている（特許文献１参照）。また、バイポーラトランジスタを流れる電流を利用して、パワー半導体装置の基板温度を測定することが知られている（特許文献２参照）。更に、半導体ダイオードと抵抗との直列回路における電位差を利用して、基板温度を測定することが知られている（特許文献３参照）。

なお、リングオシレータの発振周波数をｐｎ接合からなるリーク電流発生部でのリーク電流の大きさによって制御することが知られている（特許文献４参照）。
特開昭５４−０７３５８０号公報 特開平６−０７７４０９号公報 特開２００４−１３４４７２号公報 特開平５−１７５７９３号公報

既存の基板温度の測定技術によっても、ある程度正確に基板温度を測定することができ、半導体装置の誤動作等を防止することができる。しかし、半導体装置の大規模化が進むにつれて、その発熱量も大きくなる。従って、より一層正確に基板温度を測定する必要がある。このために、既存の基板温度の測定技術において測定結果として得られる電流又は電圧の温度依存性よりも、温度依存性がより高い要素を測定の対象とする必要がある。

本発明は、基板温度に発振周波数が依存する性質を利用した温度センサ用リングオシレータを提供することを目的とする。

また、本発明は、基板温度に発振周波数が依存するリングオシレータを利用した温度センサ回路を提供することを目的とする。

また、本発明は、リングオシレータを用いた温度センサ回路を有する半導体装置を提供することを目的とする。

本発明の温度センサ用リングオシレータは、各々がインバータを含み、直列に接続された奇数個の単位回路からなるリングオシレータであって、前記単位回路が、前記インバータと、温度センサであって定常的にオフとされた状態におけるドレイン−ソース間のリーク電流を用いる１又は複数のＦＥＴ（電界効果トランジスタ）とからなる。

好ましくは、本発明の一実施態様において、前記温度センサである１又は複数のＦＥＴが、前記インバータに直列に挿入される。

好ましくは、本発明の一実施態様において、前記温度センサである１又は複数のＦＥＴが、前記インバータの出力に接続され、転送回路を構成する。

本発明の温度センサ回路は、前述した本発明によるリングオシレータと、前記リングオシレータの発振出力と所定のクロックの一方を分周する分周回路と、前記分周回路の出力の１周期において、前記リングオシレータの発振出力と所定のクロックの他方をカウントするカウント回路と、基板温度の上限値に対応する上限設定値を保持する第１の保持回路と、前記カウント回路のカウント出力と前記第１の保持回路の上限設定値とを比較して、前者が後者を越えた場合に、第１の検出信号を出力する比較回路と、前記第１の検出信号に基づいて、回路の動作を停止させる停止信号を生成する生成回路とを備える。

本発明の温度センサ回路を備える半導体装置は、半導体基板と、前記半導体基板上に設けられた複数の回路ブロックと、前記複数の回路ブロックの各々に設けられた少なくとも１個の温度センサ回路とからなる。前記温度センサ回路は、前述した本発明による温度センサ回路からなる。

本発明の温度センサ用リングオシレータによれば、ＦＥＴのドレイン−ソース間のリーク電流（サブスレッショルドリーク電流）を利用してリングオシレータを駆動することにより、基板温度をリングオシレータの発振周波数として検出することができる。前記リーク電流は基板温度に依存し、その依存の程度は既存の基板温度の測定技術において利用される電流又は電圧よりも大きい。従って、リングオシレータの発振周波数を検出することにより、正確に基板温度を測定することができる。これにより、半導体装置の大規模化が進んでも、より一層正確に基板温度を測定することができる。

また、本発明の一実施態様によれば、ＦＥＴがリングオシレータを構成するインバータに直列に挿入される。また、本発明の一実施態様によれば、ＦＥＴがリングオシレータを構成するインバータの出力に接続され、転送回路を構成する。これにより、リングオシレータは接続されたＦＥＴのドレイン−ソース間のリーク電流により駆動されるので、基板温度をリングオシレータの発振周波数として検出することができる。

本発明の温度センサ回路によれば、前述した本発明によるリングオシレータにより基板温度をリングオシレータの発振周波数として検出することができ、これに加えて、リングオシレータの発振出力と所定のクロックの一方を分周することにより検出した発振周波数の周期を分周比に応じて長くして、これをより正確に測定することができる。これにより、より一層正確に基板温度を測定することができる。

本発明の温度センサ回路を備える半導体装置によれば、前述した本発明によるリングオシレータを備える温度センサ回路を複数の回路ブロックの各々に備える。従って、回路ブロック毎に基板温度をリングオシレータの発振周波数として検出することができる。これにより、半導体装置の大規模化が進んでも、より一層正確に基板温度を測定することができる。

本発明の温度センサ用リングオシレータの一例を示す構成図である。 本発明の温度センサ用リングオシレータの一例を示す構成図である。 本発明の温度センサ用リングオシレータの他の一例を示す構成図である。 本発明の温度センサ回路の一例を示す構成図である。 本発明の温度センサ回路の一例を示す構成図である。 本発明の一実施形態による温度センサ回路の説明図である。 本発明の一実施形態による温度センサ回路の説明図である。 本発明の一実施形態による温度センサ回路を備える半導体装置の構成図である。 本発明の温度センサ回路の他の一例を示す構成図である。 本発明の温度センサ回路の更に他の一例を示す構成図である。

符号の説明

１ 温度センサ用のリングオシレータ
２、２’ 単位回路
３ ＮＡＮＤゲート
４ 転送回路
５ 分周回路
６ 同期化回路
７ カウンタ
８ カウンタ値保持ラッチ
９ 上限設定値保持ラッチ
１０ 下限設定値保持ラッチ
１１、１２ コンパレータ
１３、１４ ＯＲゲート
１５、１６ シフトレジスタ
１７、１８ 多数決回路
１００ 温度センサ回路
Ｑ１１、Ｑ１２ インバータを構成するＭＯＳＦＥＴ
Ｑ１３〜Ｑ２４ 温度センサを構成するＭＯＳＦＥＴ

図１及び図２は、本発明の温度センサとしての機能を有するリングオシレータの一例を示す構成図である。温度センサ用のリングオシレータ１は、図１（Ａ）に示すように、偶数個の直列に接続されたインバータと、１個のＮＡＮＤゲート３とからなる。図１（Ｂ）に示すように、Ｑ１１及びＱ１２はインバータを構成するＭＯＳＦＥＴであり、Ｑ１３（Ｑ１４〜Ｑ２４も同じ）は本実施形態の温度センサを構成するＭＯＳＦＥＴである。

インバータは、入力された信号を反転する反転回路であり、リングオシレータ１の単位回路２を構成する。従って、図１（Ａ）において、単位回路２はインバータとして表記してある。ＮＡＮＤゲート３は、後述するように、事実上インバータとして機能すると考えることができる。従って、ＮＡＮＤゲート３はリングオシレータ１の単位回路２を構成し、リングオシレータ１は奇数個の単位回路２からなる(図３（Ａ）においても同じ)。リングオシレータ１の最終段のインバータ２Ａの出力が、入力段のインバータとして機能するＮＡＮＤゲート３に入力される。以上により、直列に（及びリング状に）接続された奇数個の単位回路２からなるリングオシレータ１が構成される。単位回路２は、各々、インバータと、温度センサとして作用する、定常的にオフとされた状態におけるドレイン−ソース間のリーク電流を用いる１又は複数のＦＥＴ（例えば、Ｑ１３、Ｑ２０）とを備える。リングオシレータ１の最終段のインバータ２Ａの出力は、図４に示すように、リングオシレータ（ＲＯＳＣ）１の出力として用いられる。

単位回路２は、図１（Ｂ）に示すように、ｐチャネル型ＭＯＳＦＥＴＱ１１と、ｎチャネル型ＭＯＳＦＥＴＱ１２及びＱ１３とからなる。即ち、単位回路２はＣＭＯＳ回路からなる。図１（Ｂ）において、ゲート電極に丸印を付したＭＯＳＦＥＴがｐチャネル型であり、ゲート電極に丸印の無いＭＯＳＦＥＴがｎチャネル型である（他の図においても同じ）。インバータと温度センサとからなる直列回路が、２個の電源線の間、即ち、電源電圧ＶDD（例えば３．５Ｖ）と接地電位ＧＮＤ（例えば０Ｖ）との間に接続される。

Ｑ１１及びＱ１２が実際のインバータ回路を構成する。これに対して、Ｑ１３は、その制御電極であるゲート電極Ｇが接地電位ＧＮＤに接続されているので、定常的にオフ（非導通）とされる。これにより、Ｑ１３においては、図２（Ａ）に矢印で示すように、ドレインＤからソースＳへドレイン−ソース間のリーク電流（サブスレッショルドリーク電流）のみが流れる。従って、リングオシレータ１は、このリーク電流により駆動される。Ｑ１３において、そのオフ時に、そのドレインＤからｐ型の半導体基板（又はウェル領域）へ流れる電流は、リングオシレータ１の駆動には寄与しない。

Ｑ１３は、基板温度の検出のために設けられるＭＯＳＦＥＴであり、ＭＯＳＦＥＴのドレイン−ソース間のリーク電流を利用して動作する温度センサとして作用する。このリーク電流は、極めて高い温度依存性を有する。ＭＯＳＦＥＴＱ１３が、インバータ（インバータを構成するＱ１１及びＱ１２からなる直列回路）に直列に挿入される。即ち、リングオシレータ１の駆動電流の流れる経路に、Ｑ１３が挿入される。従って、Ｑ１３のドレイン−ソース間のリーク電流で駆動されるリングオシレータ１の発振周波数（周期）は、極めて高い温度依存性を持つ。

なお、温度センサとして用いられるＭＯＳＦＥＴは、ドレイン−ソース間のリーク電流（サブスレッショルドリーク電流）が存在するＦＥＴ（電界効果トランジスタ）などの素子であれば良い。従って、温度センサとして、例えばＭＩＳＦＥＴ又はＭＥＳＦＥＴ等を用いても良い。

十分な大きさのリーク電流を得るために、Ｑ１３のゲート幅Ｗは、図２（Ｂ）に示すように、十分に広くされる。即ち、温度センサである（即ち、インバータを構成しない）Ｑ１３のゲート幅Ｗは、インバータを構成する同一導電型のＱ１２のゲート幅よりも十分に広く（例えば、数倍〜１０数倍）される。

温度センサであるＱ１３は、図１（Ｂ）に示すように、インバータを構成する同一導電型のＱ１２よりも当該インバータの出力ＯＵＴの側（出力ＯＵＴに近い位置）に設けられる。換言すれば、Ｑ１３は、Ｑ１２よりも接地電位ＧＮＤ（即ち、電源線）から離れた位置に設けられる。これは以下の理由による。前述のように、Ｑ１３のゲート幅Ｗが大きいので、これによる浮遊容量も大きい。このため、Ｑ１３をＱ１２よりも接地電位ＧＮＤに近い位置に設けると、Ｑ１３が持つ大きな浮遊容量によりＱ１２がオン（導通）となってしまう。この結果、リングオシレータ１が正しく動作しなくなり、基板温度を発信周波数により正しく検出することができなくなる。

ＮＡＮＤゲート３は、図２（Ｃ）に示すように、ＣＭＯＳ回路により構成される。Ｑ１１及びＱ１２のゲート電極（入力端子ＩＮ）には、リングオシレータ１の制御信号が入力される。この制御信号がオン（ハイレベル）の場合、リングオシレータ１は動作し、オフ（ロウレベル）の場合、リングオシレータ１は動作しない。図２（Ｃ）から判るように、Ｑ１１及びＱ１２は、事実上インバータを構成する。

Ｑ１９は、そのゲート電極が電源電位ＶDDに接続されているので、定常的にオフとされる。Ｑ２０は、そのゲート電極が接地電位ＧＮＤに接続されているので、定常的にオフとされる。これにより、Ｑ１９及びＱ２０においてはドレイン−ソース間のリーク電流のみが流れるので、リングオシレータ１はこのリーク電流により駆動される。

リングオシレータ１では、基板温度の上昇に伴ってリーク電流も増大し、結果としてリングオシレータ１の発振周波数が高くなる。本発明者の実験によれば、例えば、基板温度が１℃上昇した場合、発振周波数は数％上昇する。発振周波数の上昇の割合は、当該半導体装置１０３の製造プロセス等に依存し、正確に知ることができる。従って、リングオシレータ１の発振周波数を検出することにより、基板温度を正確に知ることができる。

単位回路２は、図１（Ｂ）に示す構成以外に、種々の構成を採ることができる。即ち、単位回路２は、温度センサとして用いられる１個又は複数のｎチャネル型ＭＯＳＦＥＴ又はｐチャネル型ＭＯＳＦＥＴを含む。

図１（Ｃ）は、温度センサとして、図１（Ｂ）に図示されたＱ１３に代えて、ｐチャネル型ＭＯＳＦＥＴＱ１４を用いる例である。前述のように、Ｑ１４のゲート電極が電源電位ＶDDに接続されているので、Ｑ１４は定常的にオフとされる。Ｑ１４において、ドレイン−ソース間のリーク電流は、図２（Ａ）とは逆に、ソースからドレインに流れる。これにより、Ｑ１４のオフ時のドレイン−ソース間のリーク電流が、基板温度の検出に利用される。前述のように、温度センサであるＱ１４のゲート幅は、インバータを構成する同一導電型のＱ１１のゲート幅よりも十分に広くされる。また、温度センサであるＱ１４は、インバータを構成する同一導電型のＱ１１よりも電源電位ＶDD（即ち、電源線）から離れた位置に設けることが望ましい。

図１（Ｄ）は、温度センサとして、図１（Ｂ）に図示されるＱ１３に対応するＱ１６に加えて、ｎチャネル型ＭＯＳＦＥＴＱ１５を用いる例である。Ｑ１５及びＱ１６のゲート電極が接地電位ＧＮＤに接続されているので、Ｑ１５およびＱ１６は定常的にオフとされる。これにより、Ｑ１５及びＱ１６のオフ時のドレイン−ソース間のリーク電流が、基板温度の検出に利用される。接地電位ＧＮＤ側のＱ１６に加えて、出力端子ＯＵＴを挟んだ反対側である電源電位ＶDD側にＱ１５が設けられている。この例によれば、リーク電流の大きさを例えば図１（Ｂ）のそれの２倍にすることができるので、基板温度をより正確に検出することができる。

図１（Ｄ）において、ｎチャネル型ＭＯＳＦＥＴＱ１５及びＱ１６を、共に、ｐチャネル型ＭＯＳＦＥＴとしても良い。この場合、これらのＭＯＳＦＥＴのゲート電極は電源電位ＶDDに接続される。

図１（Ｅ）は、温度センサとして、図１（Ｂ）に図示されたＱ１３に対応するＱ１８に加えて、ｐチャネル型ＭＯＳＦＥＴＱ１７を用いる例である。Ｑ１７のゲート電極が電源電位ＶDDに接続されているので、Ｑ１７は定常的にオフとされる。これにより、Ｑ１８及びＱ１７のオフ時のドレイン−ソース間のリーク電流が、基板温度の検出に利用される。この例においても、リーク電流の大きさを例えば図１（Ｂ）のそれの２倍にすることができるので、基板温度をより正確に検出することができる。

図３は、本発明の温度センサ用リングオシレータの他の一例を示す構成図である。この例においては、温度センサであるＦＥＴが、インバータの出力に接続され、転送回路４を構成する。

この例では、単位回路２’は、図３（Ａ）に示すように、インバータと転送回路４とからなる。転送回路４は、対応するインバータ（ＮＡＮＤゲート３を含む）の出力に接続される。転送回路４は、ＦＥＴのドレイン−ソース間のリーク電流を利用する温度センサとして用いられる１個又は複数のＭＯＳＦＥＴからなる。

図３（Ｂ）において、転送回路４はトランスファーゲートからなる。即ち、ｐチャネル型ＭＯＳＦＥＴＱ２１とｎチャネル型ＭＯＳＦＥＴＱ２２の並列回路からなる。Ｑ２１及びＱ２２は、これらのゲート電極が、各々、電源電位ＶDD及び接地電位ＧＮＤに接続されているので、定常的にオフとされる。温度センサであるＱ２１及びＱ２２が、インバータに対して直列に接続される。即ち、Ｑ２１及びＱ２２は、インバータに対してリングオシレータ１の駆動電流の流れる経路に挿入される。従って、Ｑ２１及びＱ２２のドレイン−ソース間のリーク電流で駆動されるリングオシレータ１の発振周波数（周期）は、極めて高い温度依存性を持つ。これにより、Ｑ２１及びＱ２２のオフ時のドレイン−ソース間のリーク電流が、基板温度の検出に利用される。この例においても、リーク電流の大きさを例えば図１（Ｂ）のそれの２倍にすることができるので、基板温度をより正確に検出することができる。

単位回路２’の転送回路４は、図３（Ｂ）に示す構成以外に、種々の構成を採ることができる。図３（Ｃ）において、転送回路４は単一のｐチャネル型ＭＯＳＦＥＴＱ２３からなる。Ｑ２３は、そのゲート電極が電源電位ＶDDに接続されているので、定常的にオフとされる。これにより、Ｑ２３のオフ時のドレイン−ソース間のリーク電流が、基板温度の検出に利用される。

図３（Ｄ）において、転送回路４は単一のｎチャネル型ＭＯＳＦＥＴＱ２４からなる。Ｑ２４は、そのゲート電極が接地電位ＧＮＤに接続されているので、定常的にオフとされる。これにより、Ｑ２４のオフ時のドレイン−ソース間のリーク電流が、基板温度の検出に利用される。

なお、本発明者の検討によれば、リングオシレータ１を構成するインバータ間の配線抵抗の温度依存性を利用して、基板温度を測定することも考えられる。しかし、これでは、リングオシレータ１の発振周期に十分な温度依存性を持たせることは難しい。即ち、基板温度に対する感度が悪く、ノイズにより周期の変動が不明確になることが避けられない。

図４及び図５は、本発明の温度センサ回路の一例を示す構成図であり、一体となって本発明一実施例による温度センサ回路１００を示す。

図４に図示された温度センサ回路１００は、リングオシレータ（以下、ＲＯＳＣという）１、分周回路５、同期化回路６、カウンタ７、カウンタ値保持ラッチ８、上限設定値保持ラッチ９、下限設定値保持ラッチ１０、コンパレータ１１及び１２、ＯＲゲート１３及び１４、シフトレジスタ１５及び１６、多数決回路１７及び１８からなる。

ＲＯＳＣ１の発振出力は、分周回路５で所定の周期に分周される。ＲＯＳＣ１の１周期は短いので、それに現れる基板温度の影響を時間に換算した値も小さい。ＲＯＳＣ１の出力を分周しても、分周した波形の１周期に対する基板温度の影響の割合は変化しない。しかし、当該分周により、基板温度の影響を時間に換算した値は、分周比に応じて大きくなる。従って、基板温度の影響による周波数の変化を正確に検出することができる。

分周回路５の出力は、同期化回路６でシステムクロックに同期される。これにより、当該出力は、カウンタ７がカウントするクロックに同期させられる。システムクロックは、当該半導体装置１０３（図８参照）の全体で用いられる基本クロックである。同期化回路６の出力は、同期リセット信号としてカウンタ７に供給され、クロックＣＫとしてカウンタ値保持ラッチ８に供給され、クロックＣＫとしてシフトレジスタ１５及び１６に供給される。

カウンタ７は、分周回路５の出力の１周期において、所定のクロックをカウントする。具体的には、カウンタ７は、同期化回路６の出力の１周期毎に、当該１周期における当該半導体装置１０３（図８参照）のシステムクロックをカウントして、そのカウント値を出力するカウント回路である。分周回路５の出力の１周期は、システムクロックの１周期よりも十分に長く（例えば、数千倍）される。カウンタ７は同期リセット信号（例えばそのハイレベルの立ち上がり）に同期してリセットされる。

カウンタ７は、そのカウント値がカウント可能な最大値を超えた（オーバーフローした）場合、カウント値をリセットして再度カウントを開始すると共に、オーバーフロー信号ＯＶＦＬ（ハイレベル）を出力する。信号ＯＶＦＬは、後述するように、ＯＲゲート１３及び１４に入力される。従って、カウンタ７がオーバーフローしてカウント値が小さくなってしまっても、後述する検出信号（ハイレベル）と同一の信号がシフトレジスタ１５及び１６へ入力される。即ち、信号ＯＶＦＬは、当該カウント値がオーバーフローした場合に生成される擬似的な検出信号である。これにより、カウンタ７がオーバーフローした場合でも、基板温度を正しく検出することができる。

カウンタ７のカウント値は、カウンタ値保持ラッチ８に入力され、保持される。カウンタ値保持ラッチ８は、クロックＣＫ（そのハイレベルの立ち上がり）に同期して、その時点でのカウンタ７のカウント値を取り込んで保持する。カウンタ値保持ラッチ８の保持する値（出力）は、コンパレータ１１及び１２に入力される。

コンパレータ１１は、カウンタ７のカウント出力と上限設定値保持ラッチ９の上限設定値とを比較して、前者が後者を越えた場合に、第１の検出信号（ハイレベル）を出力する比較回路である。上限設定値保持ラッチ９は、基板温度の上限値に対応する上限設定値を保持する第１の保持回路である。具体的には、コンパレータ１１はカウンタ値保持ラッチ８の出力と上限設定値とを比較する。即ち、基板温度の上限を検出する。コンパレータ１１の検出出力は、ＯＲゲート１３を介して、シフトレジスタ１５に入力される。

上限設定値は、基板温度がその上限値より高いか否かを判定するための信号である。即ち、上限設定値は、基板温度の上限値に対応する値（カウント値）であり、例えば８５℃（図７参照）に対応する値である。基板温度の上限値は、当該半導体装置１０３が誤動作する可能性が生じる温度又はその直前の温度である。基板温度の上限値は、当該半導体装置１０３（図８参照）の製造プロセス等の種々の条件に依存して定まる。そこで、当該半導体装置１０３の出荷前に、当該半導体装置１０３の基板温度が８５℃になるようにヒータにより加熱した状態でカウンタ７のカウント値が測定され、当該カウント値がカウンタ値保持ラッチ８に設定される（下限設定値についても同じ）。

シフトレジスタ１５は、複数の単位回路（この例では６個）を備え、コンパレータ１１が接続されたＯＲゲート１３の出力する第１の検出信号を保持しシフトする。シフトレジスタ１５に入力された検出出力は、クロックＣＫにより、１ビットづつシフトされる。シフトレジスタ１５において、奇数個（３個以上、この例では５個）のシフトレジスタ１５の単位回路が保持する信号が、各々、多数決回路１７に入力される。多数決回路１７は、周知の回路からなり、シフトレジスタ１５の奇数個の単位回路の保持する値の多数決を採って、第１の検出信号の過半数がハイレベルである場合、当該第１の検出信号を最終的な上限検出信号Ａ（ハイレベル）として出力する。これにより、基板温度の上限の安定した検出動作を実現することができる。

図４から判るように、以上と同様にして、基板温度の下限が検出される。即ち、コンパレータ１２は、カウンタ値保持ラッチ８の出力（カウンタ７のカウント出力）と、下限設定値保持ラッチ１０が保持する下限設定値とを比較して、前者が後者を超えた場合、ハイレベルの第２の検出信号を出力する。下限設定値保持ラッチ１０は、基板温度の下限値に対応する下限設定値を保持する第２の保持回路である。コンパレータ１２の検出出力は、ＯＲゲート１４を介して、シフトレジスタ１６に入力される。シフトレジスタ１６の奇数個の単位回路が保持する信号が、各々、多数決回路１８に入力される。多数決回路１８は、入力された第２の検出信号の過半数がハイレベルである場合、最終的に下限検出信号Ｂ（ハイレベル）を出力する。

下限設定値は、基板温度がその下限値より高いか否かを判定するための信号である。即ち、下限設定値は、基板温度の下限値（例えば６５℃、図７参照）に対応するカウント値である。基板温度の下限値は、その上限値よりも小さい値であり、当該半導体装置１０３が再度動作を開始しても誤動作する可能性がない温度である。

図５は、上限及び下限検出信号に基づいて、回路の動作を停止させる出力信号Ｘを生成する生成回路を示す。図５において、上限検出信号Ａはフリップフロップ（ＦＦ）２０に入力され、下限検出信号ＢはＦＦ２１に入力される。ＦＦ２０の出力Ａ’はＯＲゲート２３を介してＡＮＤゲート２４に入力され、ＦＦ２１の出力Ｂ’はＡＮＤゲート２４に入力される。これにより、ＡＮＤゲート２４から出力信号Ｘが出力される。出力信号Ｘは、ＦＦ２２にフィードバック入力され、ＦＦ２２の出力ＵはＯＲゲート２３に入力される。出力Ｕの働きについては後述する。

出力信号Ｘは、温度センサ回路１００の出力であり、当該半導体装置１０３の停止信号である。出力信号Ｘがロウレベル（又は”０”）である場合、当該半導体装置１０３を動作させることができる（図６参照）。出力信号Ｘがハイレベル（又は”１”）である場合、当該半導体装置１０３を停止させる。なお、この停止中も、温度センサ回路１００それ自体は、基板温度の検出動作を継続する。

例えば、この停止のために、出力信号Ｘがハイレベルの期間中、ＮＯＰ（No Operation）命令を生成し、これにより、事実上、半導体装置１０３を停止するようにしても良い。この場合、温度センサ回路１００がＮＯＰ命令の形成回路（図示せず）を含むようにしても良い。又は、この停止のために、半導体装置１０３の状態を不揮発性メモリ等（図示せず）に退避した後に電源を遮断して、半導体装置１０３を停止するようにしても良い。

図６及び図７は、本発明の温度センサ回路の動作説明図である。図６は、図４及び図５に図示された回路の出力信号の遷移と半導体装置１０３の動作状態との関係を示す。また、図７は半導体装置１０３の動作時間に応じた基板温度の変移を示す。図６及び図７に示されたａ乃至ｅの領域・期間は互いに対応している。図６及び図７に示すように、半導体装置１０３が動作を開始した直後において、半導体装置１０３の基板温度Ｔは、領域ａに属する。領域ａにおいて、基板温度Ｔはその下限値Ｔ＿min （＝６５℃）よりも低温である（Ｔ＜Ｔ＿min である）ので、上限検出信号Ａ及び下限検出信号Ｂがロウレベルとなる。これにより、出力信号Ｘはロウレベルとなるので、半導体装置１０３を動作させることができる。

半導体装置１０３が動作を継続すると、基板温度Ｔが次第に上昇して領域ｂに到る。領域ｂにおいて、基板温度Ｔは、下限値Ｔ＿min よりも高温であり、その上限値Ｔ＿max （＝８５℃）よりも低温である（Ｔ＿min ＜Ｔ＜Ｔ＿max である）。従って、上限検出信号Ａがロウレベルとなり、下限検出信号Ｂがハイレベルとなり、出力信号Ｘはロウレベルとなるので、半導体装置１０３を動作させることができる。

半導体装置１０３が更に動作を継続すると、基板温度Ｔが更に上昇して領域ｃに到る。領域ｃにおいて、基板温度Ｔは、上限値Ｔ＿max よりも高温である（Ｔ＿max ＜Ｔである）ので、上限検出信号Ａ及び下限検出信号Ｂがハイレベルとなる。これにより、図５に示す生成回路が、上限検出信号Ａが出力される期間中、停止信号であるハイレベルの出力信号Ｘを生成する。これに基づいて、半導体装置１０３の動作が停止される。

半導体装置１０３が停止すると、基板温度Ｔが次第に低下して領域ｄに到る。領域ｄは、領域ｂと同一の状態である。従って、上限検出信号Ａがロウレベルとなり、下限検出信号Ｂがハイレベルとなる。しかし、ＦＦ２２の出力Ｕがハイレベルを維持するので、図５に示す生成回路が、上限及び下限検出信号Ａ及びＢが出力された後の期間において、上限検出信号Ａが出力されずかつ下限検出信号Ｂが出力される期間中、ハイレベルの出力信号Ｘを生成する。これに基づいて、半導体装置１０３の動作が停止される。これにより、半導体装置１０３が動作を再開した後、直ちに基板温度が上限値を超えて半導体装置１０３が再び停止することがないようにすることができる。

半導体装置１０３が更に継続して停止すると、基板温度Ｔが更に低下して領域ｅに到る。領域ｅは、領域ａと同一の状態である。従って、上限検出信号Ａ及び下限検出信号Ｂがロウレベルとなり、出力信号Ｘはロウレベルとなるので、半導体装置１０３を動作させることができる。

図８は、温度センサ回路を備える半導体装置の一実施例を示す構成図である。例えば、半導体装置１０３は、シリコン単結晶からなる半導体基板２５上に設けられた複数の回路ブロック２６〜２８と、複数の回路ブロック２６〜２８の各々に設けられた少なくとも１個の温度センサ回路１００とからなる。複数の回路ブロック２６〜２８は、例えばキャッシュ（メモリ）２６、複数のコア（コアブロック）２７、コントローラ２８からなる。複数のコア２７の回路機能は各々異なるものであってもよく、同一機能を有するコアが同一基板上に形成されてもよい。

半導体装置１０３は極めて大規模な集積回路であるので、半導体装置１０３を構成する半導体基板（ＬＳＩチップ）２５の温度（基板温度）は、その位置によって異なる。そこで、温度センサ回路１００は、各々の回路ブロック２６〜２８に設けられる。この例では、温度センサ回路１００は、斜線で示すように、各々の回路ブロック２６〜２８に４個設けられる。温度センサ回路１００の位置は経験的に定められる。

温度センサ回路１００からの出力信号Ｘに基づいて、当該温度センサ回路１００が設けられた回路ブロック２６〜２８の動作が停止させられる。また、温度センサ回路１００毎に、対応する回路ブロック２６〜２８における対応する回路、即ち、その出力信号Ｘにより停止させる回路を予め定めても良い。また、出力信号Ｘに基づいて、基板温度を低下させるのに効果的な回路のみを停止するようにしても良い。

また、例えば、複数の温度センサ回路１００の出力信号Ｘが、例えばコントローラ２８の基板温度制御部（図示せず）に入力されるようにしても良い。この場合、基板温度制御部は、予め定められた順でサイクリックに各々の温度センサ回路１００からの出力信号Ｘを監視し、監視結果に基づいて半導体装置１０３の動作を制御する。例えば、ある温度センサ回路からの出力信号Ｘがハイレベルである場合、当該出力信号Ｘを出力した温度センサ回路１００の属する回路ブロックの動作が停止され、他の回路ブロック２６〜２８の動作は継続される。なお、上述した監視結果に基づいて、半導体装置１０３（回路ブロック２６〜２８）の全体の動作を停止するようにしても良く、出力信号Ｘを出力した温度センサ回路１００が設けられた回路ブロック及びこれに隣接する回路ブロックの動作を合わせて停止するようにしても良い。逆に、監視結果に基づいて、出力信号Ｘを出力した温度センサ回路１００が設けられた回路ブロック周囲の回路の動作のみを停止するようにしても良い。

図９は、本発明の温度センサ回路の他の一例を示す構成図である。図９の温度センサ回路１０１は、図４及び図５に示す温度センサ回路１００に復帰信号生成回路３５を付加した例である。

半導体装置１０３の基板温度Ｔが、何らかの原因で、図７に一点鎖線で示すように、なかなか低下しない場合が考えられる。即ち、基板温度Ｔが、領域ｄに長時間留まって、領域ｅに到らない場合が考えられる。この場合、長時間にわたって、半導体装置１０３の動作を再開することができない。図９に示された温度センサ回路は、基板温度Ｔが領域ｄに留まっている場合、復帰信号生成回路３５により、所定の時間を経過した後に半導体装置１０３の動作を再開することができるようにした例である。

復帰信号生成回路３５は、図９に示すように、ＮＡＮＤゲート３０、ＯＲゲート３１、ＮＡＮＤゲート３２、カウンタ３３、インバータ３４からなる。ＮＡＮＤゲート３０には、図５に示すＦＦ２０の出力Ａ’の反転信号（ＮＡＮＤゲート３０に接続されたインバータにより反転された信号）と、ＦＦ２１の出力Ｂ’と、ＦＦ２２の出力Ｕとが入力される。ＮＡＮＤゲート３０の出力は、システムクロックと共に、ＯＲゲート３１に入力される。ＯＲゲート３１の出力は、カウンタ３３に入力されてカウントされる。一方、ＮＡＮＤゲート３２には、出力Ａ’と、出力Ｂ’と、出力Ｕとが入力される。ＮＡＮＤゲート３２の出力は、カウンタ３３にそのリセット信号として入力される。カウンタ３３の出力にはインバータ３４が接続され、カウンタ３３の最上位ビットＭＳＢがインバータ３４により反転される。この反転信号が復帰信号生成回路３５の出力としてＡＮＤゲート２９に入力される。

図６において基板温度Ｔが領域ｃから領域ｄに変化すると、出力Ａ’がハイレベルからロウレベルに変化し、出力Ｂ’及び出力Ｕはハイレベルのままである。これにより、ＮＡＮＤゲート３２の出力がハイレベルに変化するので、カウンタ３３がリセットされてカウントを開始する。同時に、ＮＡＮＤゲート３０の出力はロウレベルに変化するので、カウンタ３３にはシステムクロックが入力される。この入力がカウンタ３３によりカウントされる。従って、第１及び第２の検出信号が出力された後において、第１の検出信号が出力されずかつ第２の検出信号が出力される時間（領域ｄの時間）がカウントされ、所定の期間の経過に応じて復帰信号が生成される。

カウンタ３３は、復帰信号として、カウント値の最上位ビットＭＳＢのみを出力する。即ち、カウンタ３３のカウント値のＭＳＢが「１」（ハイレベル）となる値に達すると、カウンタ３３から当該ＭＳＢの値（ハイレベル）が出力され、その反転信号がＡＮＤゲート２９に入力される。従って、多数決回路１８の出力がＡＮＤゲート２９に入力されているにもかかわらず、強制的にＡＮＤゲート２９の出力である下限検出信号Ｂがロウレベルとなり、図５に図示された生成回路から出力される出力信号Ｘもロウレベルとなる。即ち、図５の生成回路は、復帰信号に基づいて、第１及び第２の検出信号が出力された後において第１の検出信号が出力されずかつ第２の検出信号が出力される期間中であっても、出力信号Ｘを生成しない。これにより、基板温度Ｔが領域ｄに留まっているにもかかわらず、半導体装置１０３の動作を再開することができる。

図１０は、本発明の温度センサ回路の更に他の一例を示す構成図である。図１０の温度センサ回路１０２は、図４及び図５に示す温度センサ回路１００において、ＲＯＳＣ１の出力を分周することに代えて分周回路５’によってシステムクロックを分周すると共に、カウンタ７はシステムクロックに代えてＲＯＳＣ１’の出力をカウントする例である。

図４及び図１０から判るように、分周回路５・５’は、ＲＯＳＣの発振出力とシステムクロックのいずれか一方を分周すれば良い。カウンタ７は、分周回路５又は５’の出力の１周期において、ＲＯＳＣの発振出力とシステムクロックの他方をカウントする回路であれば良い。図１０の例では、分周回路５’がシステムクロックを分周し、カウンタ７が分周回路５’の出力の１周期においてＲＯＳＣ１’の発振出力をカウントする。

図１０に示されるＲＯＳＣ１’、分周回路５’及び同期化回路６’は、各々図４に示されるＲＯＳＣ１、分周回路５及び同期化回路６と同様の構成を備える。図１０の例では、半導体装置１０３のシステムクロックが、分周回路５’に入力され分周される。分周回路５’の出力が、同期リセット信号としてカウンタ７に供給され、クロックＣＫ’としてカウンタ値保持ラッチ８に供給され、更にクロックＣＫ’としてシフトレジスタ１５及び１６に供給される。

一方、ＲＯＳＣ１’の出力は、同期化回路６’でシステムクロックに同期される。これにより、ＲＯＳＣ１’の出力とシステムは、カウンタ７がカウントするクロックに同期させられる。同期化回路６’の出力はカウンタ７に供給される。カウンタ７は、分周回路５’の出力の１周期毎に、当該１周期における同期化回路６’の出力（即ち、ＲＯＳＣ１’の出力）をカウントして、そのカウント値を出力する。従って、分周回路５’の出力の１周期は、ＲＯＳＣ１’の１周期よりも十分に長く（例えば、数千倍）される。これにより、基板温度を正確に検出することができる。

以上、説明したように、本発明によれば、基板温度をリングオシレータの発振周波数として検出し、これにより正確に基板温度を測定することができるので、半導体装置の大規模化が進むにつれてその発熱量が大きくなっても、半導体装置の誤動作等を防止することができる。

また、本発明によれば、温度センサ回路において、基板温度に比例するリングオシレータの発振周波数とシステムクロックのいずれか一方を分周することにより当該発振周波数の周期を分周比に応じて長くすることができるので、より正確に基板温度を測定することができる。

また、本発明によれば、温度センサ回路を備える半導体装置において、回路ブロック毎に、基板温度をリングオシレータの発振周波数として検出し、その動作を制御することができるので、半導体装置の大規模化が進むにつれてその発熱量が大きくなっても、より一層正確に基板温度を測定し回路の動作を制御することができ、半導体装置の誤動作等を防止することができる。

Claims (14)

1. 各々がインバータを含み、直列に接続された奇数個の単位回路からなるリングオシレータであって、
   前記単位回路が、前記インバータと、温度センサであって定常的にオフとされた状態におけるドレイン−ソース間のリーク電流を用いる１又は複数のＦＥＴとからなる
   ことを特徴とする温度センサ用リングオシレータ。
2. 前記温度センサである１又は複数のＦＥＴが、前記インバータに直列に挿入される
   ことを特徴とする請求項１に記載の温度センサ用リングオシレータ。
3. 前記温度センサである１又は複数のＦＥＴが、前記インバータの出力に接続され、転送回路を構成する
   ことを特徴とする請求項１に記載の温度センサ用リングオシレータ。
4. 各々がインバータを含み、直列に接続された奇数個の単位回路からなるリングオシレータであって、前記単位回路が、前記インバータと、温度センサであって定常的にオフとされた状態におけるドレイン−ソース間のリーク電流を用いる１又は複数のＦＥＴとからなるリングオシレータと、
   前記リングオシレータの発振出力と所定のクロックの一方を分周する分周回路と、
   前記分周回路の出力の１周期において、前記リングオシレータの発振出力と所定のクロックの他方をカウントするカウント回路と、
   基板温度の上限値に対応する上限設定値を保持する第１の保持回路と、
   前記カウント回路のカウント出力と前記第１の保持回路の上限設定値とを比較して、前者が後者を越えた場合に、第１の検出信号を出力する比較回路と、
   前記第１の検出信号に基づいて、回路の動作を停止させる停止信号を生成する生成回路とを備える
   ことを特徴とする温度センサ回路。
5. 直列に接続された奇数個の単位回路を備えたリングオシレータであって、
   前記単位回路が、
   インバータ回路と、
   前記インバータ回路に接続され、定常的にオフ状態とされた第１のＦＥＴとを備え、
   前記リングオシレータが、前記第１のＦＥＴのドレイン−ソース間リーク電流により動作する
   ことを特徴とするリングオシレータ。
6. 前記インバータが第２のＦＥＴを備え、
   前記第１のＦＥＴのゲート幅が、前記第２のＦＥＴのゲート幅よりも広く形成されている
   ことを特徴とする請求項５に記載のリングオシレータ。
7. 直列に接続された奇数個の単位回路を有するリングオシレータであって、
   前記単位回路が、
   インバータと、
   前記インバータに直列に接続され、定常的にオフ状態とされた１又は複数のＦＥＴとを有し、
   前記リングオシレータが、前記単位回路の定常的にオフ状態とされた前記１又は複数のＦＥＴのドレイン−ソース間リーク電流により駆動される
   ことを特徴とするリングオシレータ。
8. 直列に接続された奇数個の単位回路を有し、前記単位回路が、インバータと、定常的にオフ状態とされた第１のＦＥＴとを備え、前記第１のＦＥＴのドレイン−ソース間リーク電流により駆動されるリングオシレータと、
   前記リングオシレータの発振出力と、外部から供給されるクロックの一方を分周する分周回路と、
   前記分周回路の出力の１周期において、前記リングオシレータの発振出力と前記クロックの他方をカウントするカウント回路と、
   温度の上限値に対応する上限設定値を保持する第１の保持回路と、
   前記カウント回路のカウント出力と前記第１の保持回路の上限設定値とを比較して、前者が後者を越えた場合に、第１の検出信号を出力する比較回路とを備える
   ことを特徴とする温度センサ回路。
9. 前記温度センサ回路において、
   前記上限値よりも小さい値である温度の下限値に対応する下限設定値を保持する第２の保持回路を更に備え、
   前記比較回路が、前記カウント回路のカウント出力と前記第２の保持回路の下限設定値とを比較して、前者が後者を越えた場合に、第２の検出信号を出力するように構成された
   ことを特徴とする請求項８に記載の温度センサ回路。
10. 前記温度センサ回路において、
    前記比較回路の出力する第１の検出信号を複数保持するシフトレジスタと、
    前記シフトレジスタに保持された第１の検出信号の多数決をとり、その結果に応じて前記第１の検出信号を出力する多数決回路とを更に備える
    ことを特徴とする請求項８に記載の温度センサ回路。
11. 基板の温度を検出する温度センサ回路において、
    奇数個のインバータ回路が直列に接続され、前記インバータ回路を構成し定常的にオフ状態とされたＦＥＴのドレイン−ソース間リーク電流により駆動されるリングオシレータと、
    前記リングオシレータの発振周波数に基づいて、前記基板の温度を判別する判別部とを備えた
    ことを特徴とする温度センサ回路。
12. 半導体基板と、
    前記半導体基板上に設けられた回路ブロックと、
    前記回路ブロックに設けられた温度センサ回路とを有し、
    前記温度センサ回路が、更に、
    直列に接続された奇数個の単位回路を有し、前記単位回路が、インバータと、定常的にオフ状態とされたＦＥＴとを備え、前記ＦＥＴのドレイン−ソース間リーク電流により駆動されるリングオシレータと、
    前記リングオシレータの発振出力と所定のクロックの一方を分周する分周回路と、
    前記分周回路の出力の１周期において、前記リングオシレータの発振出力と所定のクロックの他方をカウントするカウント回路と、
    温度の上限値に対応する上限設定値を保持する第１の保持回路と、
    前記カウント回路のカウント出力と前記第１の保持回路の上限設定値とを比較して、前者が後者を越えた場合に、第１の検出信号を出力する比較回路と、
    前記第１の検出信号に基づいて、前記回路ブロックの動作を停止させる停止信号を生成する生成回路とを備える
    ことを特徴とする半導体装置。
13. 半導体基板と、
    前記半導体基板上に設けられた回路ブロックと、
    前記半導体基板上に設けられた温度センサ回路とを有し、
    前記温度センサ回路が、更に、
    直列に接続された奇数個の単位回路を有し、前記単位回路が、インバータと、定常的にオフ状態とされたＦＥＴとを備え、前記ＦＥＴのドレイン−ソース間リーク電流により駆動されるリングオシレータと、
    前記リングオシレータの発振出力をカウントするカウント回路と、
    第１の温度に対応する上限設定値を保持する第１の保持回路と、
    前記カウント回路のカウント出力と前記上限設定値とを比較して、前記カウント出力が前記上限設定値を越えた場合に、第１の検出信号を出力する第１の比較回路と、
    前記第１の温度より低い第２の温度に対応する下限設定値を保持する第２の保持回路と、
    前記カウント出力と前記下限設定値とを比較して、前記カウント出力が前記下限設定値を越えた場合に、第２の検出信号を出力する第２の比較回路と、
    前記第１の検出信号および前記第２の検出信号に基づいて、前記回路ブロックの動作を停止させる停止信号を生成する生成回路とを備える
    ことを特徴とする半導体装置。
14. 前記半導体装置において、
    前記温度センサ回路は前記回路ブロック内に設けられ、
    前記停止信号に基づいて、当該温度センサ回路が設けられた回路ブロックの動作が停止させられる
    ことを特徴とする請求項１３に記載の半導体装置。

Images