JP4778685B2

JP4778685B2 - 半導体デバイスのパターン形状評価方法及びその装置

Info

Publication number: JP4778685B2
Application number: JP2004066545A
Authority: JP
Inventors: 宗憲福西; 久恵渋谷; 裕治高木; 千絵宍戸; 俊二前田
Original assignee: Hitachi High Technologies Corp
Current assignee: Hitachi High Tech Corp
Priority date: 2004-03-10
Filing date: 2004-03-10
Publication date: 2011-09-21
Anticipated expiration: 2024-03-10
Also published as: JP2005259830A

Description

本発明は，半導体デバイスの製造プロセス途中において、基板上に形成されたパターンの形状を評価する出来ばえ検査方法及びその装置に係り、より詳しくは、出来ばえ検査における検査位置を選定してこの選定した位置のパターン形状を監視して半導体デバイスを製造する方法及びその装置に関するものである。

近年，半導体の微細化に伴い，半導体の露光工程（リソグラフィ）において光近接効果によって生じる，レチクルの設計パターン寸法（マスクパターン）とレジストに転写されたパターンとの差が無視できなくなってきている。このため，光近接効果をシミュレーションし，マスクパターンを補正する近接効果補正（OPC：Optical Proximity Correction）が行われている。OPCでは，例えば，マスクパターンにおいて転写後の寸法がマスク寸法より小さくなる場合にはマスク寸法を大きくし，逆に，転写後の寸法がマスク寸法より大きくなる場合にはマスク寸法を小さくするような修正を，マスクの設計データに加える。このようなOPCが使用されても，最終確認として，露光・現像後の出来ばえ検査は実施されている。今後，半導体の微細化とともに，網羅的なチェックが必要となる。

一方，半導体プロセスにおいて，プロセス管理を目的とし，出来ばえ検査が行われることがある。例えば，測長SEMを使って線幅を測定し，レジスト露光工程でフォーカス・露光量などプロセス条件をチェックする場合である。通常，このような検査位置は経験的に決められている。しかし，可能ならば，プロセスマージンの小さい部分を検査するのが望ましい。なぜなら，プロセスマージンの厳しい部分で正常ならば，他の部分も正常である可能性が高いからである。上記の理由から，寸法測定箇所をDRC （Design Rule Check）を用いて，デザインルールが厳しい部分を選定する方法が、たとえば特許文献１などに提案されている。尚，DRCとは，配線と配線の間隔や、配線の幅など条件を入力し，その条件を満たさないレイアウトデータのエラーをチェックする方法である。レイアウトデータとは，半導体チップ設計する際に出力されるものであって，チップのレイアウトが記述された２次元・複数レイアのCAD（Computer Aided Design）データである。

特開２００３−９８６５１号公報

上述したマスクの妥当性検証を目的とした出来ばえ検査の場合，プロセスの微細化とともにOPCが多用されるため、網羅的なチェックが必要となることが予想されるが，それに対応する方法は提案されていない。

一方，半導体プロセス管理を目的とした出来ばえ検査においてDRCを用いる方法が提案されているが，DRCを用いることは必ずしも最良の方法とは限らない。レイアウトデータには半導体各層の厚み方向のデータがないため， DRCは２次元的なルールのチェックを行うことが可能だが，３次元的デザインルールをチェックすることはできない。従って，DRCの出力が，最もデザインルールが厳しく，プロセスマージンが小さい部分とは限らない。

本発明の目的は、従来より優れた手法により、プロセスマージンが小さい部分を出来ばえ検査位置として取得する方法及びその装置を提供することにある。

上記目的を達成するために、本発明は、例えば、半導体デバイスのパターン形状を評価する方法であって、半導体デバイスの外観を検査して検出した欠陥の位置情報を用いて前記半導体デバイスのパターンのＣＡＤデータであるレイアウトデータ上で前記欠陥の発生位置を探索し，該探索したレイアウトデータ上のパターンのうち類似しているパターンどうしをグループ化し，該グループ化したレイアウトデータ上のパターンの情報から高頻度に欠陥を発生するパターンを抽出し、前記グループ化したレイアウトデータ上で抽出した高頻度に欠陥を発生するパターンにおける前記欠陥の発生位置を前記半導体デバイスのパターン形状を評価する位置とすることを特徴とする半導体デバイスのパターン形状評価方法を提供するものである。

また、上記目的を達成するために、本発明は、例えば、半導体デバイスのパターン形状を評価する方法であって、半導体デバイスの外観を検査して検出した複数の欠陥のそれぞれの位置情報を用いて前記半導体デバイスのパターンのＣＡＤデータであるレイアウトデータ上で前記複数の欠陥のそれぞれの発生位置を探索し、該探索した前記複数の欠陥の発生位置に対応するレイアウトデータ上のパターンのうち類似しているパターンどうしをグループ化し，該グループ化したレイアウトデータ上のパターン毎にプロセスマージンを求め、該求めたプロセスマージンが小さいレイアウトパターンの位置を前記半導体デバイスのパターン形状を評価する位置とすることを特徴とする半導体デバイスのパターン形状評価方法を提供するものである。

更に、上記目的を達成するために、本発明は、例えば、半導体デバイスのパターン形状を評価する装置であって、半導体デバイスの外観を検査して欠陥を検出する装置を用いて検出した半導体デバイス上の欠陥の位置情報を用いて前記半導体デバイスに形成されたパターンのＣＡＤデータであるレイアウトデータ上で前記欠陥の発生位置を探索する欠陥位置検索手段と、該欠陥位置検索手段で探索したレイアウトデータ上のパターンのうち類似しているパターンどうしをグループ化する処理を行うグループ化処理手段と、該グループ化処理手段でグループ化したレイアウトデータ上で高頻度に欠陥を発生するパターンを抽出し該抽出した高頻度に欠陥を発生するパターンにおける前記欠陥の発生位置を前記半導体デバイスのパターン形状を評価する位置とするパターン形状評価手段とを備えたことを特徴とする半導体デバイスのパターン形状評価装置を提供するものである。
更に、本発明は、例えば、半導体デバイスのパターン形状を評価する装置であって、半導体デバイスの外観を検査して欠陥を検出する装置を用いて検出した複数の欠陥のそれぞれの位置情報を用いて前記半導体デバイスのパターンのレイアウトデータ上で前記複数の欠陥のそれぞれの発生位置を探索する欠陥位置探索手段と、
該欠陥位置探索手段で探索した前記複数の欠陥の発生位置に対応するレイアウトデータ上のパターンのうち類似しているパターンどうしをグループ化する処理を行うグループ化処理手段と、該グループ化処理手段でグループ化したレイアウトデータ上のパターン毎にプロセスマージンを求めるプロセスマージン算出手段と、該プロセスマージン算出手段で求めたプロセスマージンが小さいレイアウトパターンの位置を前記半導体デバイスのパターン形状を評価する位置とするパターン形状評価位置決定手段とを備えたことを特徴とする半導体デバイスのパターン形状評価装置を提供するものである。

尚，本発明で対象とする出来ばえ検査とは，半導体デバイスのパターンの形状を評価するものであって，測長SEM（SEM：Scanning Electron Microscope）により検査位置の加工寸法を測定するものや，測長SEMなどの撮像装置から得られた複数の異なる視点の画像から３次元形状を測定するものや，AFM（Atomic Force Microscope）を用いて断面形状または３次元形状を測定するものを含む。また，出来ばえ検査装置とは，これら出来ばえ検査を実施するための検査・計測装置のことであって，測長SEM，AFMを含む。

本発明により，プロセスマージンの小さいレイアウトパターン位置を取得することが可能となる。これは，出来ばえ検査位置として活用することができる。

以下，図面を参照して本発明の実施の形態を詳細に説明する。

本実施例は，マスク設計時に妥当性検証するために行われる出来ばえ検査に関する。マスクパターンの露光・現像後，転写したウェハを出来ばえ検査することで，正常なパターンを転写することができるか確認する。このとき，転写パターンによって光近接効果の影響が異なるため，パターンによりプロセスマージンが異なる。本実施例では，転写後ウェハを外観検査し，高頻度で欠陥となるパターンをプロセスマージンが小さいパターンとし，そのパターンの位置を出来ばえ検査ポイントとして利用する。

装置構成の第１の実施形態を図１に示す。本例は，レイアウトデータを用いた演算を外観検査装置１から独立した計算機端末３で行うものであり，レイアウトデータ８はサーバ２に蓄積されている。外観検査装置１・サーバ２・計算機端末３・出来ばえ検査装置４はLAN５で接続されている。外観検査装置１から計算機端末３へは欠陥座標６と欠陥が存在する位置のパターンと同一かつ正常パターン位置の画像である参照画像７，サーバ２から計算機端末３へはレイアウトデータ８，計算機端末３から出来ばえ検査装置４には出来ばえ検査位置１０，出来ばえ検査装置４から計算機端末３へ出来ばえ検査装置４のチップ原点画像９が送受信される。

本発明の第２の実施形態の，装置構成を図２に示す。この変形例は，レイアウトデータを用いた演算を外観検査装置１内で行うものであり，外観検査装置１内の構成を示している。撮像部１１によって画像を取得する。取得した画像は，検査画像１３と，遅延回路２を通した参照画像７の２種類作成する。画像処理部１４では，検査画像１３と参照画像７から，欠陥検出を行う。レイアウトデータ処理部１５では，検出欠陥の欠陥座標６・参照画像７・レイアウトデータ８から画像処理やレイアウトデータ演算処理を行う。上記の処理結果を出力部１６に出力する。

本実施例の全体的な処理フローを図３に示す。パターンを転写したウェハを、外観検査装置１で外観検査する。このとき行われる外観検査は，光学式または電子線式外観検査装置を用いて，ウェハ全面を外観検査する（S１１１）。ただし，検査時間を短縮するため，ウェハ内の領域を限定したり，サンプリング率を変更して外観検査を行ってもよい。次に，外観検査装置１で検査して検出した欠陥の座標・参照画像とサーバ２に記憶させておいたレイアウトデータから，各々の欠陥がレイアウトパターン上でどこに存在するのか調べるため，計算機端末３で欠陥位置とレイアウトの対応づけを行う（S１１２）。続いて，計算機端末３で欠陥が存在するレイアウトパターンについて，類似のものをグループ化し（S１１３），高頻度に欠陥となるレイアウトパターンの位置をプロセスマージンの小さい出来ばえ検査位置として出力する（S１１４）。

以下，上記処理フローの各部について詳細に説明する。

まず、外観検査のステップ（Ｓ１１１）においては、外観検査装置１でウェハを検査して欠陥画像を取得し、先に取得して記憶しておいた参照画像と比較して欠陥を検出し、検出した欠陥の座標情報を得る。

次に、欠陥位置とレイアウトパターンの対応づけ（S１１２）の処理フローを図４に示す。欠陥座標をもとに，欠陥周辺部のレイアウトデータを展開することで，レイアウトデータからエッジ画像を得る（S１２１）。一方，参照画像をもとにエッジ抽出処理を行い，エッジ画像を得る（S１２２）。続いて，得られた２枚のエッジ画像間の相関値のピークを求めることで位置あわせを行い（S１２３），欠陥のレイアウト上の位置を取得する。このとき，欠陥位置を求めるのに参照画像を使用する理由は，欠陥画像そのものを使用すると，欠陥によってエッジが保存されていない領域が発生することがあるためである。

ここで、レイアウトデータからエッジ画像を得るステップ（S１２１）について説明するまえに，レイアウトデータの性質および扱いにおける注意点について説明する。レイアウトデータは，その特定レイアを用いてレチクル製造に使用されている。従って，そのレチクルを使用した半導体工程のチップ加工形状とトレイアウトデータのレイアとは密接な関係がある。しかし，チップ加工形状と見え方（画像）は，一致するとは限らない。これは，半導体プロセスによっては，下層のパターンまで見えることがあるからである。従って，ある半導体工程のチップの画像と同一パターンをレイアウトデータから構成するためには，レイアウトデータの当該工程のレイアだけを扱えばよい場合と，当該工程前のレイアウトパターンも組み合わせて扱う必要がある場合とがある。どのレイアを使用するかは，撮像方法や膜の材質などに影響を受けるため，予め調べる必要がある。

レイアウトデータからエッジ画像を得るステップ（S１２１）について，詳細に説明する。レイアウトデータを単純に読み込んで・エッジを書き出すと、複数の図形が重なり合っている領域において、それぞれの図形のエッジが書き出されるため、実際のウェハ上のパターンとは異なる画像となる（図５）。従って、複数の図形が重なり合っている場合には，図形の外周を出力することで、取得画像のエッジ画像と同一のエッジ画像を得る。

以下、外周を演算する方法を説明する。図６に外周データの保持形式である図形リストの例を示す。図形リストには、図形の外周座標の最大値および最小値、頂点数、各頂点の座標が記述されている。図形リストの頂点座標は、外周座標であり、図形リストの要素間で重なることは無い。外周を演算するフローを図７に示す。図形を読み込むと、既に読み込んだ図形と重なる可能性があるかチェックする（S１３１）。具体的には、読み込んだ多角形の頂点座標の最大値・最小値が、図形リスト内の要素の頂点座標の最大値・最小値と重なる可能性があるか調べる。可能性が無い場合、読み込んだ図形を図形リストに新規追加する（S１３４）。もし重なる可能性がある場合、可能性のある図形の各辺について、総当り的に交点を演算する（S１３２）。交点が存在しない場合、読み込んだ図形を図形リストに新規追加する（S１３４）。交点が存在する場合、交点を用いて外周を演算し（S１３３）、既に登録されている図形データの内容を変更する（S１３５）。

交点を用いた外周の演算（S１３３）の処理例を図８に示す。本例では、図形Aと図形Bの外周を演算する例である（図８（a））。図８（b）に示すのは、図形リストを変形表示したものである。これを用いて総当り的に交点を演算した結果が図８（c）である。図８（c）を用いて外周を演算する手順を図８（d）に示す。先ず、図形A上の外周点を見つける。これは、図形A上の頂点と任意の点を結ぶ線分と図形Bとの交点を演算することで、判別することができる。つまり、交点の個数が奇数ならば、図形A上の点は、図形B内に含まれ外周点ではない。交点の個数が偶数であれば、図形A上の頂点は外周点である。図形A上の頂点について、上記の判定を行い、図形A上の外周点を１つ求める。図形Aの外周点を起点として外周のベクトル（始点と終点の座標）を書き出す。このとき、交点がある場合、始点から交点までを書き出し、一方の図形の交点から終点までを書き出す。上記の処理を繰返し、開始点と同一点が読み込まれた時点で終了する。

レイアウトデータの性質について説明する。レイアウトデータは，その特定レイアを用いてレチクル製造に使用されている。従って，そのレチクルを使用した半導体工程のチップ加工形状とトレイアウトデータのレイアとは密接な関係がある。しかし，チップ加工形状と見え方（画像）は，一致するとは限らない。これは，半導体プロセスによっては，下層のパターンまで見えることがあるからである。従って，ある半導体工程のチップの見え方をレイアウトデータから構成するためには，対応するレイアウトデータのレイア以外に，その前の工程のレイアウトパターンも組み合わせて表現する必要がある。

レイアウトデータからエッジ画像を得るステップ（S１２１）の変形例を説明する。レイアウトデータを読み込み、欠陥座標周辺部の２値画像を作成する。作成した画像にラプラシアンフィルタを畳み込み演算し、０交差を求めることでエッジ画像を取得する。

欠陥位置とレイアウトパターンの対応づけ（S１１２）の変形例として、欠陥画像を用いてもよい。ただしこの場合、欠陥部はパターンが保持されないため、欠陥検出した際に出力される欠陥サイズの情報と欠陥座標から、欠陥の存在可能な領域を求め，それ以外の欠陥周辺部の画像を用いる（図９）。

類似レイアウトをグループ化する処理（S１１３）のフローを図１０に示す。まず，レイアウトの特徴を表す特徴量を演算する（S１４１）。具体的には，パターン密度，フラクタル次元などが考えられえる。パターン密度は，欠陥近傍パターンの一定面積あたりのエッジ長さ（または，本数）で定義できる。フラクタル次元は，大きさの異なる基準形状を，大きいものから順にパターン内に埋めていき，その基準形状の埋まり方によってパターンの形状を特徴量に変換するものである。上記のような特徴量を、レイアウトパタン上の欠陥座標近傍において演算する。得られた特徴量をもとに、特徴量が類似のレイアウトをグループ化する（S１４２）。グループ化行うための分類エンジンには様々なものが存在するが、予め分類クラス数を仮定しない混合分布モデルの分布フィッティング（EM（Expectation Maximization）アルゴリズムなど）を用いる。そして，グループ化したクラス内の各欠陥部近傍のレイアウトデータについて、図形が完全に一致するかベクトル比較し（S１４３），一致すれば同一パターンであるので、それを１つのカテゴリとする（S１４４）。一致しない場合，別のカテゴリとする（S１４５）。レイアウトの種類別にカテゴリを作成したとき、分類されるレイアウト数が多いカテゴリに対応するレイアウトパターンが，高頻度に欠陥となるレイアウトパターンである。

図形が完全に一致するか検討するために行うベクトル比較（S１４３）の処理フローを図１１に示す。先ず、欠陥近傍の個々のレイアウトデータについて図形リストを作成する（S１５１）。図形リストの作成方法は図７を用いて説明した内容と同じである。一方の画像リスト（画像A）の任意の（図形Aの）図形要素を１つ選ぶ（S１５２）。もう一方の画像リスト（画像B）において、頂点数、存在範囲の大きさ（最大座標−最小座標）が同一の図形リストを、図形B対応図形要素の候補として選び出す（S１５３）。図形B対応図形要素の候補を１つ選び（S１５４），図形Aの図形要素と対応がとれているものとして、図形A，Bの他の図形要素についてもベクトル総当り的に比較する（S１５５）。一致する場合、一致判定を行う（S１５７）。一致しない場合、全ての図形B対応図形要素の候補について処理を行ったか判定し、行っている場合、不一致判定を行う（S１５８）。まだ、処理を行っていない図形B対応図形要素の候補がある場合、図形B対応図形要素の候補を選びなおし、同様の処理を繰り返す。

高頻度に欠陥が発生するパターン位置を出来ばえ検査ポイントとして出力する処理（S１１４）の詳細について説明する。類似レイアウトをグループ化（S１１３）後，欠陥の頻度が高いグループには複数の欠陥座標があり，出来ばえ検査使用する検査ポイントを絞り込む必要がある。この方法について説明する。先ず，高頻度に欠陥が発生するレイアウトパターンの位置について，チップ内座標における欠陥発生頻度のヒストグラムを演算する（図１２）。この中で，最も高頻度なチップ内座標を用いる。また，出来ばえ検査するチップは，ウェハ内で出来るだけ均等になるように選択する。選択例を図１３に示す。図１３（a）はウェハ内５点を検査する場合の例であり，図１３（b）はウェハ内９点を検査する場合の例である。以上より，出来ばえ検査ポイントを出力する。

出来ばえ検査ポイントを演算する処理画面の例を図１４に示す。これは，欠陥をレイアウトの類似性でグループ化（S１１３）した結果を表示する画面である。各グループに存在する欠陥数を表示するグループ化結果表示用ウィンドウ２０がある。この内，１つのグループを選択すると，画像表示用ウィンドウ２１に，欠陥画像と対応部のレイアウトデータが表示される。画像表示ウィンドウ２１では，グループ化の結果を確認することができる。また，グループ化結果表示用ウィンドウ２０でグループを選択し，登録ボタン２２を押下することで，選択したグループのレイアウトが存在する領域，または，レイアウトデータをファイルに出力する。レイアウト表示ボタン２３を押下することで，レイアウトデータと，欠陥が高頻度に発生するレイアウト部分を確認することができる。

本発明を利用してレチクル設計を行う実施形態について，図１５を用いて説明する。先ず，マスクを設計しレイアウトデータを得る（S１０１）。レイアアウトデータをもとにレチクルを作成し（S１０２），そのレチクルを用いて露光する（S１０３）。露光後のウェハを外観検査して（S１０４）欠陥を検出し、欠陥の座標、参照画像を得る。次に，検出欠陥の欠陥座標・参照画像・レイアウトデータをもとに，欠陥が高頻度に発生するパターンの位置を出来ばえ検査ポイントとして出力する（S１０５）。得られた検査ポイントを出来ばえ検査装置の座標系に補正し（S１０６），補正後の検査ポイントを用いて出来ばえ検査する（S１０７）。プロセス起因の欠陥が無ければ，処理は終了する。プロセス起因の欠陥が存在する場合，レイアウトデータを修正し（S１０９），再度レチクル作成（S１０２），露光を行い（S１０３），既に演算・取得した検査ポイント用いて出来ばえ検査する（S１０７）。上記の処理を，プロセス起因の欠陥が発生しなくなるまで繰り返す。

取得した出来ばえ検査ポイントを補正する処理（S１０６）のフローを図１６を用いて説明する。ここでの目的は，出来ばえ検査装置の座標系と，レイアウトデータから演算した座標系を一致させることである。そのため，出来ばえ検査装置上のチップ原点画像とレイアウトデータをもとに，レイアウトデータの座標系と出来ばえ検査装置の座標系のオフセットを演算する（S１６１）。具体的には，原点画像をもとにレイアウトデータのコーナー近傍において画像とレイアウトデータの位置あわせを行う。これは，図４に示す処理と同様の処理である。求めたオフセット量を補正することで装置座標系の出来ばえ検査座標に変換し（S１６２），出来ばえ検査装置では，修正後の出来ばえ検査ポイントをもとに，出来ばえ検査を行う（S１６３）。

以上より，欠陥が発生しやすくプロセスマージンが小さいポイントを出来ばえ検査することで，プロセス条件変動にロバストなレイアウトデータおよびレチクルを作成することが可能となる。

本実施例は，製造工程におけるプロセス管理を目的とした，出来ばえ検査を対象としている。本例では，様々なプロセス条件におけるウェハを作成し，プロセス条件の変動によって欠陥となりやすいレイアウトパターンの位置を，出来ばえ検査位置として取得する方法に関するものである。

処理フローを図１７に示す。先ず，プロセス条件異なるウェハを複数作成する（S２０１）。上記ウェハを外観検査する（S２０２）。検出欠陥の欠陥座標・参照画像とレイアウトデータから，欠陥位置とレイアウトパターンの対応づけを行う（S２０３）。次に，類似レイアウトパターンをグループ化する（S２０４）。以上の処理を，各ウェハについて行う。そして，各レイアウトパターンについて，プロセスマージンを解析し（S２０５），プロセスマージンが小さい部分を出力する（S２０６）。

以下，上記処理フローの各部について詳細に説明する。欠陥位置とレイアウトパターンの対応づけ（S２０３），類似レイアウトパターンのグループ化（ S２０４）は，実施例１と同様の処理内容である（S１１２）（S１１３）。

プロセスマージンの解析方法（S２０５）の処理フローを図１８に示す。各プロセス条件で欠陥検出されたレイアウトパターンの一覧を作成する（S２１１）。次に，一覧のレイアウトパターンについて各々のプロセス条件における検出欠陥の有無を調査する（S２１２）。一覧にある個々のレイアウトパターンについて，プロセスマージンを演算する（S２１３）。

以下，各処理の詳細について説明する。先ず，レイアウトパターン一覧の作成（S２１１）方法について説明する。各プロセス条件ウェハの欠陥については，レイアウトパターンの種類は既に（S２０４）で演算されているので，各プロセス条件の各種レイアウトパターンについて，総当り的に同一性をチェックし，同一であればグループ化する。尚，グループ化の処理内容は，実施例１（S１１３）と同一である。これにより，同一のレイアウトパターンを排除したレイアウトパターン一覧を得る。

次に，一覧のレイアウトパターンについて各々のプロセス条件における検出欠陥の有無を調査（S２１２）する処理について説明する。この処理は，図１９に示すデータを纏めることと同じである。これは，欠陥発生の有無と欠陥が発生したときのプロセス条件を対応付ける。これより，各レイアウトパターン毎に，欠陥が発生しない条件およびそのマージン（プロセスマージン）演算することができる。図１９の例では，レイアウトパターン（１）がプロセスマージンが最も小さいため，レイアウトパターン（１）が存在する位置が出来ばえ検査ポイントとして出力される。上記のようにして，プロセスマージンの小さいレイアウトパターンの位置を出来ばえ検査位置として取得することが出来る。

本発明で取得した出来ばえ検査ポイントを，プロセス管理目的の出来ばえ検査に利用する実施形態について説明する。本発明が利用できる出来ばえ検査の１つに露光工程において行われる測長検査がある。露光工程で管理されるプロセス条件は，露光量とフォーカスである。露光量はパターンの線幅に影響を与える。すなわち，露光量が多いと線幅は細くなり，逆に少ないと，線幅は太くなる。一方，フォーカスは，パターンの断面の傾きに影響を与える。すなわち，フォーカスの設定が適切でないと，ウェハ面に対して垂直な断面を形成することができない。従って，これら露光量・フォーカスなどのプロセス条件が適切に設定されていないと，プロセスマージンの変動に弱いところから，欠陥が発生する。測長検査によって，プロセス状態を管理する方法の１つとしてMPC法（Multiple Process parameter Characterization）が提案されている（特開2003-59813，特開2003-243291）。MPC法とは，測長SEMによって得られた画像から，パターン付近の信号波形の断面形状を特徴量として抽出し，予め計算された露光量・フォーカスを変化させたときの特徴量分布モデルに当てはめることで，露光量・フォーカスを推定する方法である。上記の手順により，プロセスマージンの小さい出来ばえ検査ポイントを用いて，プロセス管理を行うことができる。

尚，本例は測長SEMを用いた出来ばえ検査の例であるが，本発明は，AFMを用いた出来ばえ検査や，測長SEMなどの撮像装置から得た複数画像から３次元形状を測定する出来ばえ検査などに利用することも可能である。

本実施例は，製造工程におけるプロセス管理を目的とした，出来ばえ検査において，欠陥検出されたレイアウトパターンと同一パターンが存在するポイントを出力する。これにより，欠陥検出されたレイアウトパターンと同一パターン箇所に，異常が発生していないか確認することが可能となる。

処理フローを図２０に示す。先ず，対象ウェハを外観検査し（S３０１），検出欠陥をレビューする（S３０２）。ユーザが特定のパターンを指定すると（S３０３），欠陥座標・参照画像・レイアウトデータをもとに，欠陥位置とレイアウトパターンの対応づけを行う（S３０４）。取得したレイアウトパターンと同一パターンが存在する位置をレイアウトデータ全面で探索し，出来ばえ検査ポイントとして出力する（S３０５）。得られた出来ばえ検査ポイントを用いて，出来ばえ検査を行う（S３０６）。これは，欠陥検出されたレイアウトパターンと同一パタンだが，欠陥検出されなかった部分について，本当に欠陥でないのか，それとも検査条件によって欠陥検出されなかったのか，確認を行うことができる。尚，（S３０６）の出来ばえ検査には，検査装置のレビュー機能を含む。

以下，処理各部の詳細について説明する。

欠陥位置とレイアウトパターンの対応づけ（S３０４）は，実施例１の図３（S１１２）と同様の処理内容である。

類似レイアウトパターンの探索（S３０５）の処理フローを図２１に示す。レイアウトデータ全面で図形リストを作成する（S３１１）。図形リストの作成方法は、実施例１の図７で説明した方法と同様である。一方，同一パターン位置を検索したいパターンがある欠陥位置の近傍についても図形リストを作成する（S３１２）。欠陥近傍の図形リストから図形要素を１つ選択し（S３１３），レイアウトデータ全面の図形リスト上で、頂点数・存在領域（座標最大値-座標最小値）が同一の図形要素を検索する（S３１４）。これは、欠陥近傍の図形要素分，繰返し行う。以上の各図形要素の検索結果について、近接して存在する領域を同一パターン位置の候補とする（S３１５）。同一パターン位置の候補を１つ選択し，図形リストを作成（S３１６），欠陥近傍の図形リストと総当り的にベクトル比較する（S３１７）。一致すれば、同一パターンとして出力する（S３１８）。上記の処理を，全ての類似パターン位置の候補について行う。以上より，欠陥位置のレイアウトパターンと同一パターンが存在する位置を探索することができる。

本実施例は，製造工程におけるプロセス管理を目的とした，出来ばえ検査において，欠陥検出されたレイアウトデータの各パターンについて特徴量を演算し，その特徴量によって出来ばえ検査位置を決定するものである。特徴量にはパターン密度を用いる。パターン密度は，欠陥近傍パターンの一定面積あたりのエッジ長さ（または，本数）で定義できる。パターン密度を用いる理由として，パターン密度の高い部分はプロセスマージンが小さいという仮定に基づいている。

処理フローを図２２に示す。先ず，対象ウェハを外観検査する（S４０２）。検出欠陥の欠陥座標・参照画像・レイアウトデータをもとに，欠陥位置とレイアウトパターンの対応づけを行う（S４０３）。続いて，検出欠陥のレイアウトパタンについて，類似レイアウトパターンをグループ化する（S４０４）。各グループのレイアウトについて，パターン密度を演算し（S４０５），パターン密度が高いレイアウトパターンが存在する位置を出力する（S４０５）。

欠陥位置とレイアウトパターンの対応づけ（S４０３），および，類似レイアウトパターンのグループ化（S４０４）は，実施例１と同様の処理である（S１１２）（S１１３）。

本発明により，半導体ウェハにおけるプロセスマージンの小さい部分取得することが可能となる。出来ばえ検査位置として利用すれば，半導体プロセスにおけるプロセス異常を早期に発見することが可能となる。一方，レイアウトデータの修正ポイントとして利用すれば，よりプロセスマージンが大きいレチクルを製作することが可能となる。

図１は、本発明の第１の装置構成を示す図である。図２は、本発明の第２の装置構成を示す図である。図３は、本発明の第１の実施例の全体的な処理フローを示す図である。図４は、本発明の第１の実施例のうち，欠陥位置とレイアウトデータの対応づけ処理のフローを示す図である。図５は、レイアウトのエッジと、ウェハパターンの違いを示す図である。図６は、図形リストの例を示す図である。図７は、図形リストの作成処理プローを示す図である。図８は、図形リスト作成処理における外周点の探索処理例を示す図である。図９は、欠陥のレイアウトデータ上の位置の対応づけに欠陥画像を用いる場合、欠陥画像内の処理領域を示す図である。図１０は、本発明の第１の実施例のうち，類似レイアウトのグループ化処理フローを示す図である。図１１は、本発明の第１の実施例のうち，ベクトル比較の処理フローを示す図である。図１２は、本発明の第１の実施例のうち，出来ばえ検査ポイントのチップ内座標を絞り込む概念を説明する図である。図１３は、本発明の第１の実施例のうち，出来ばえ検査するチップの選定例を示す図である。図１４は、本発明の第１の実施例のうち，処理画面の１例を示す図である。図１５は、本発明の第１の実施例を用いて取得した出来ばえ検査ポイントの利用例を示す図である。図１６は、本発明の第１の実施例を用いて取得した出来ばえ検査ポイントの利用例において，出来ばえ検査装置の座標系とレイアウトデータの座標系のオフセットの演算フローを示す図である。図１７は、本発明の第２の実施例の処理フローを示す図である。図１８は、本発明の第２の実施例において，プロセスマージンの演算処理フローを示す図である。図１９は、本発明の第２の実施例において，プロセスマージンが小さい部分の解析処理を模式的に示した図である。図２０は、本発明の第３の実施例の処理フローを示す図である。図２１は、本発明の第３の実施例における，類似レイアウトパターンの探索処理のフローを示す図である。図２２は、本発明の第４の実施例の処理フローを示す図である。

符号の説明

１ ‥外観検査装置，２ ‥サーバ，３ ‥計算機端末，４ ‥出来ばえ検査装置，５ ‥ LAN ，６‥欠陥座標，７‥参照画像，８‥レイアウトデータ，９‥原点画像，１０ ‥出来ばえ検査位置，１１ ‥撮像部，１２ ‥遅延回路，１３ ‥検査画像，１４‥画像処理部，１５‥レイアウトデータ処理部，１６‥出力部，２０ ‥グループ化結果表示用ウィンドウ，２１ ‥画像表示ウィンドウ，２２ ‥登録ボタン，２３ ‥レイアウト表示ボタン

Claims

半導体デバイスのパターン形状を評価する方法であって、
半導体デバイスの外観を検査して検出した複数の欠陥のそれぞれの位置情報を用いて前記半導体デバイスのパターンのＣＡＤデータであるレイアウトデータ上で前記複数の欠陥のそれぞれの発生位置を探索し，
該探索した前記複数の欠陥の発生位置に対応するレイアウトデータ上の各パターンを表す図形が一致するパターンどうしをカテゴリごとに分類し、分類されたパターンの数が相対的に多いカテゴリのパターンを相対的に高い頻度で欠陥を発生するパターンとして抽出し、
前記レイアウトデータ上で抽出した相対的に高い頻度で欠陥を発生するパターンにおける前記欠陥の発生位置を前記半導体デバイスのパターン形状を評価する位置とすることを特徴とする半導体デバイスのパターン形状評価方法。
前記半導体デバイスの外観を検査して検出した欠陥の座標と対応する前記レイアウトデータ上の前記欠陥の発生位置の周辺部について，前記レイアウトデータ上の図形データ同士の重なりの有無を調べ，重なる場合に図形データの外周を演算することで重なりの影響を排除したエッジ画像をレイアウトデータから作成し，前記半導体デバイスの外観を検査して得た前記欠陥が存在するパターンと同一形状の正常パターンの画像からエッジ画像を抽出し、前記レイアウトデータから作成したエッジ画像と前記隣接する正常パターンの画像との間で相関値のピーク位置を演算し，該算出した相関値のピーク位置の情報を用いて前記欠陥のレイアウトデータ上の位置を取得することを特徴とする請求項１記載の半導体デバイスのパターン形状評価方法。
前記抽出した高頻度に欠陥を発生するパターンの情報を、半導体デバイスの出来ばえを検査する装置に出力することを特徴とする請求項１記載の半導体デバイスのパターン形状評価方法。
半導体デバイスのパターン形状を評価する方法であって、
半導体デバイスの外観を検査して検出した複数の欠陥のそれぞれの位置情報を用いて前記半導体デバイスのパターンのＣＡＤデータであるレイアウトデータ上で前記複数の欠陥のそれぞれの発生位置を探索し、
該探索した前記複数の欠陥の発生位置に対応するレイアウトデータ上のパターンのうち類似しているパターンどうしをグループ化し，
該グループ化したレイアウトデータ上のパターン毎にプロセスマージンを求め、
該求めたプロセスマージンが相対的に小さいレイアウトパターンの位置を前記半導体デバイスのパターン形状を評価する位置とする
ことを特徴とする半導体デバイスのパターン形状評価方法。
前記半導体デバイスは、異なるプロセス条件で処理された複数の基板であることを特徴とする請求項１又は４に記載の半導体デバイスのパターン形状評価方法。
半導体デバイスのパターン形状を評価する装置であって、
半導体デバイスの外観を検査して欠陥を検出する装置を用いて検出した半導体デバイス上の複数の欠陥のそれぞれの位置情報を用いて前記半導体デバイスに形成されたパターンのＣＡＤデータであるレイアウトデータ上で前記複数の欠陥のそれぞれの発生位置を探索する欠陥位置検索手段と、
該欠陥位置検索手段で探索した前記複数の欠陥の発生位置に対応するレイアウトデータ上の各パターンを表す図形が一致するパターンどうしをカテゴリごとに分類し、分類されたパターンの数が相対的に多いカテゴリのパターンとして抽出された、相対的に高い頻度で欠陥を発生するパターン、における前記欠陥の発生位置を前記半導体デバイスのパターン形状を評価する位置とするパターン形状評価手段と、
を備えたことを特徴とする半導体デバイスのパターン形状評価装置。
半導体デバイスのパターン形状を評価する装置であって、
半導体デバイスの外観を検査して欠陥を検出する装置を用いて検出した複数の欠陥のそれぞれの位置情報を用いて前記半導体デバイスのパターンのレイアウトデータ上で前記複数の欠陥のそれぞれの発生位置を探索する欠陥位置探索手段と、
該欠陥位置探索手段で探索した前記複数の欠陥の発生位置に対応するレイアウトデータ上のパターンのうち類似しているパターンどうしをグループ化する処理を行うグループ化処理手段と、
該グループ化処理手段でグループ化したレイアウトデータ上のパターン毎にプロセスマージンを求めるプロセスマージン算出手段と、
該プロセスマージン算出手段で求めたプロセスマージンが小さいレイアウトパターンの位置を前記半導体デバイスのパターン形状を評価する位置とするパターン形状評価位置決定手段と
を備えたことを特徴とする半導体デバイスのパターン形状評価装置。
前記欠陥位置探索手段は、前記外観を検査するときに検出した画像からパターンのエッジを抽出するエッジ画像抽出部と、前記レイアウトパターンのデータからレイアウトパターン上のパターンのエッジ情報を求めるレイアウトパターンエッジ抽出部と、前記エッジ画像抽出部で抽出したエッジの画像と前記レイアウトパターンエッジ抽出部で求めたレイアウトパターン上のパターンのエッジ情報とを用いて前記欠陥の発生位置を探索する欠陥発生位置探索部とを備えることを特徴とする請求項７に記載の半導体デバイスのパターン形状評価装置。