JP4769974B2 - 水平垂直同期信号生成回路 - Google Patents
水平垂直同期信号生成回路 Download PDFInfo
- Publication number
- JP4769974B2 JP4769974B2 JP2006020391A JP2006020391A JP4769974B2 JP 4769974 B2 JP4769974 B2 JP 4769974B2 JP 2006020391 A JP2006020391 A JP 2006020391A JP 2006020391 A JP2006020391 A JP 2006020391A JP 4769974 B2 JP4769974 B2 JP 4769974B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- circuit
- internal
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 8
- 230000001934 delay Effects 0.000 claims description 3
- 238000010606 normalization Methods 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Description
本発明は、テレビ信号（ＴＶ信号）に含まれる水平および垂直同期信号に基づいて、内部で使用する水平および垂直同期信号を生成する回路に関する。
テレビ受像機やビデオ再生機などＴＶ信号を再生する装置においては、外部から供給されるＴＶ信号から水平および垂直同期信号を分離し、得られた水平および垂直同期信号に同期した水平および垂直同期信号を内部で発生し、この内部発生した水平および垂直同期信号を利用することで確実な同期を実現している。
図４は、従来の同期信号発生回路の構成を示している。外部からのＴＶ信号は同期分離回路１０に供給され、ここで水平同期信号ＨＳＹＮＣと、垂直同期信号ＶＳＹＣとがＴＶ信号から分離される。水平同期信号ＨＳＹＮＣは、ＶＣＯ／ＡＦＣ回路１２に供給される。このＶＣＯ／ＡＦＣ回路は、内部にＰＬＬ（フェイズ・ロック・ループ）回路を有しており、供給される水平同期信号ＨＳＹＮＣに同期した４ＭＨｚの内部クロックを発生する。そして、この内部クロックがＨカウントダウン回路１４に供給される。Ｈカウントダウン回路１４は、内部クロックをカウントして、内部で用いる水平同期信号ＨＳを発生する。
ここで、垂直帰線期間においては、１水平期間の１／２の周期の信号が必要であり、Ｈカウントダウン回路１４は、１水平期間の２倍の周波数の信号である２×ＦＨ信号を発生する。そして、この２×ＦＨ信号は、Ｖカウントダウン回路１６に供給される。このＶカウントダウン回路１６には、同期分離回路１０において分離された垂直同期信号ＶＳＹＮＣも供給されており、この垂直同期信号ＶＳＹＮＣのタイミング（例えば、通常時Ｈレベルの垂直同期信号ＶＳＹＮＣの立ち下がりタイミング）が、２×ＦＨ信号に同期され、正規化された垂直同期信号ＶＳが得られる。
このようにして得られた水平同期信号ＨＳ、垂直同期信号ＶＳは、ディスプレイの表示タイミングの制御に使用される。
ここで、上述のようにして発生した水平および垂直同期信号ＨＳ、ＶＳは、もともとのＴＶ信号と同様に完全に同期している。
ところが、映像信号処理回路においては、これら信号のタイミングが近づいてくると、ＨＳがＶＳの前か後かによって、次段の回路などの垂直期間内の水平カウント数が変わり、ＯＳＤ（Ｏｎ Ｓｃｒｅｅｎ Ｄｉｓｐｌａｙ）の縦揺れが発生する場合があった。
本発明は、テレビ信号から水平および垂直同期信号を分離する同期分離回路と、この同期分離回路において分離された水平同期信号に内部クロックを同期させて、内部クロックに基づく内部水平同期信号を生成する水平同期信号生成回路と、前記同期分離回路において分離された垂直同期信号について、前記内部クロックに基づく内部水平同期信号にタイミングを同期させて正規化する正規化回路と、この正規化回路の出力である前記内部水平同期信号に同期した内部垂直同期信号について所定の短時間遅延する遅延回路と、を含み、生成する内部水平同期信号のタイミングと内部垂直同期信号のタイミングを所定の短時間だけずらすことを特徴とする。
本発明によれば、遅延回路によって内部垂直同期信号が遅延されることで、内部水平同期信号と内部垂直同期信号のタイミングを所定の短時間だけずらすことができる。そこで、次段の回路などにおいて、垂直期間内に安定した水平カウント数が得られ様になる。
以下、本発明の実施形態について、図面に基づいて説明する。
図１は、実施形態の全体構成を示す図である。従来例と同様に、外部からのＴＶ信号は同期分離回路１０に供給され、ここで水平同期信号ＨＳＹＮＣと、垂直同期信号ＶＳＹＣとがＴＶ信号から分離される。水平同期信号ＨＳＹＮＣは、ＶＣＯ／ＡＦＣ回路１２に供給され、ここで水平同期信号ＨＳＹＮＣに同期した４ＭＨｚの内部クロックを発生される。そして、この内部クロックがＨカウントダウン回路１４に供給される。Ｈカウントダウン回路１４は、内部クロックをカウントして、１水平期間を示すパルスであるＨリセット信号を発生する。このＨリセット信号は、ＨＳ出力回路２０に供給され、このＨＳ出力回路２０がＨリセット信号に基づいて内部で用いる水平同期信号ＨＳを発生する。すなわち、ＨＳ出力回路２０は、パルス幅調整回路を有しており、１水平期間を示すＨリセット信号に基づいて設定期間だけＬレベルになる水平同期信号ＨＳを発生する。なお、同期分離回路１０において得られる映像信号は、内部において発生された水平垂直同期信号のタイミングでディスプレイに表示される。
また、上述のように、垂直帰線期間においては、１水平期間の１／２の周期の信号が必要であり、Ｈカウントダウン回路１４は、１水平期間の２倍の周波数の信号である２×ＦＨ信号を発生する。
ここで、水平同期信号ＨＳが内部回路で用いる内部水平同期信号であるが、Ｈリセット信号や２×ＦＨ信号も水平同期のタイミングを示すものであり、本出願において内部水平同期信号に含まれる。
そして、この２×ＦＨ信号は、Ｖカウントダウン回路１６に供給される。このＶカウントダウン回路１６には、同期分離回路１０において分離された垂直同期信号ＶＳＹＮＣも供給されており、この垂直同期信号ＶＳＹＮＣのタイミング（例えば、通常時Ｈレベルの垂直同期信号ＶＳＹＮＣの立ち下がりタイミング）が、２×ＦＨ信号に同期され、正規化されたＶリセット信号が得られる。このリセット信号は垂直同期信号ＶＳＹＮＣの立ち下がりタイミングが２×ＦＨ信号に同期されたものであり、Ｌレベルの期間は予め定められた期間になっている。
このようにして得られたＶリセット信号は、ＶＳ出力回路１８に供給される。このＶＳ出力回路１８は、Ｖリセット信号について、所定の遅延を与え、Ｌレベルの期間を予め設定された期間にセットし、垂直同期信号ＶＳを生成して出力する。
なお、垂直同期信号ＶＳが内部垂直同期信号であるが、Ｖリセット信号も垂直同期のタイミングを示す信号であり、本出願において内部垂直同期信号に含まれる。
ここで、ＶＳ出力回路１８の構成を図２に示す。Ｖリセット信号は遅延回路３０に入力される。この遅延回路３０には４ＭＨｚの内部クロックも供給されており、この４ＭＨｚの内部クロックを用いてＶリセット信号を所定の短時間だけ遅延する。たとえば、内部クロックの６クロック分遅延することで１．５μｓｅｃの遅延となる。なお、このような遅延には直列接続されたフリップフロップが好適である。
遅延回路３０において遅延されたＶリセット信号は、ＶＳ信号生成出力回路３２に供給される。このＶＳ信号生成出力回路３２には、４ＭＨｚの内部クロックも供給されており、この内部クロックのカウントによって、Ｖリセット信号についてのＬレベル期間を所定の期間に設定し、これを垂直同期信号ＶＳとして出力する。
ここで、図３にＶカウントダウン回路１６およびＶＳ出力回路１８の遅延回路３０における信号波形を模式的に示してある。
このように、Ｖカウントダウン回路１６において、垂直同期信号ＶＳＹＮＣの立ち下がりが２×ＦＨ信号の立ち上がりに同期され、Ｖリセット信号が得られる。そして、遅延回路３０においてＶリセット信号の立ち下がりが４ＭＨｚの内部クロックの所定クロック分だけ遅延される。
このようにして得られた水平垂直同期信号ＨＳ、ＶＳは、次段の映像信号処理ＩＣにおいて各種処理に使用され、ディスプレイの表示タイミングの制御に使用される。
１０ 同期分離回路、１２ ＶＣＯ／ＡＦＣ回路、１４ Ｈカウントダウン回路、１６ Ｖカウントダウン回路、１８ ＶＳ出力回路、２０ ＨＳ出力回路、３０ 遅延回路、３２ ＶＳ信号生成出力回路。
Claims (1)
- テレビ信号から水平および垂直同期信号を分離する同期分離回路と、
この同期分離回路において分離された水平同期信号に内部クロックを同期させて、内部クロックに基づく内部水平同期信号を生成する水平同期信号生成回路と、
前記同期分離回路において分離された垂直同期信号について、前記内部クロックに基づく内部水平同期信号にタイミングを同期させて正規化する正規化回路と、
この正規化回路の出力である前記内部水平同期信号に同期した内部垂直同期信号について所定の短時間遅延する遅延回路と、
を含み、
生成する内部水平同期信号のタイミングと内部垂直同期信号のタイミングを所定の短時間だけずらすことを特徴とする水平垂直同期信号生成回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006020391A JP4769974B2 (ja) | 2006-01-30 | 2006-01-30 | 水平垂直同期信号生成回路 |
| TW096102622A TWI328963B (en) | 2006-01-30 | 2007-01-24 | Horizontal and vertical synchronizing signal generating circuit |
| US11/698,754 US8223265B2 (en) | 2006-01-30 | 2007-01-26 | Horizontal and vertical synchronization signal generating circuit |
| KR1020070008837A KR100825195B1 (ko) | 2006-01-30 | 2007-01-29 | 수평 수직 동기 신호 생성 회로 |
| CNA2007100879199A CN101047778A (zh) | 2006-01-30 | 2007-01-30 | 水平垂直同步信号发生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006020391A JP4769974B2 (ja) | 2006-01-30 | 2006-01-30 | 水平垂直同期信号生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007202000A JP2007202000A (ja) | 2007-08-09 |
| JP4769974B2 true JP4769974B2 (ja) | 2011-09-07 |
Family
ID=38321707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006020391A Expired - Fee Related JP4769974B2 (ja) | 2006-01-30 | 2006-01-30 | 水平垂直同期信号生成回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8223265B2 (ja) |
| JP (1) | JP4769974B2 (ja) |
| KR (1) | KR100825195B1 (ja) |
| CN (1) | CN101047778A (ja) |
| TW (1) | TWI328963B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101742078B (zh) * | 2008-01-31 | 2011-11-23 | 华为技术有限公司 | 一种同步时钟提取装置和方法 |
| CN102158634B (zh) * | 2011-01-20 | 2012-10-31 | 凌阳科技股份有限公司 | 垂直同步信号分离装置及方法 |
| JP2013034039A (ja) | 2011-07-29 | 2013-02-14 | Sony Computer Entertainment Inc | 撮像装置、情報処理装置、情報処理システムおよびフレームデータ出力同期化方法 |
| KR102050493B1 (ko) * | 2018-03-20 | 2019-12-02 | 김종덕 | 외부 동기 신호의 이용이 가능한 카메라 시스템 및 이의 외부 동기 신호 이용방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0617423B1 (en) * | 1993-03-26 | 1999-06-16 | Sony Corporation | Apparatus for generating a synchronizing signal |
| JPH08149332A (ja) * | 1994-11-25 | 1996-06-07 | Nec Corp | シンク・リゼネレ−タおよびそれを用いた表示システム |
| JPH09154082A (ja) | 1995-11-30 | 1997-06-10 | Nec Eng Ltd | 垂直同期検出装置 |
| JPH114359A (ja) * | 1997-06-13 | 1999-01-06 | Matsushita Electric Ind Co Ltd | テレビジョン受像機 |
| CN1150753C (zh) | 1999-03-08 | 2004-05-19 | 明基电通股份有限公司 | 防止osd显示区域在屏幕上跳动的方法及其装置 |
| JP3863348B2 (ja) * | 2000-06-02 | 2006-12-27 | 三菱電機株式会社 | 画像表示装置 |
| JP2002112067A (ja) * | 2000-09-28 | 2002-04-12 | Nec Microsystems Ltd | 同期信号発生回路 |
| KR100792292B1 (ko) * | 2005-11-03 | 2008-01-07 | 삼성전자주식회사 | 안정된 수평동기신호를 생성하는 화상형성장치 및 그의수평동기신호 생성방법 |
-
2006
- 2006-01-30 JP JP2006020391A patent/JP4769974B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-24 TW TW096102622A patent/TWI328963B/zh not_active IP Right Cessation
- 2007-01-26 US US11/698,754 patent/US8223265B2/en not_active Expired - Fee Related
- 2007-01-29 KR KR1020070008837A patent/KR100825195B1/ko not_active Expired - Fee Related
- 2007-01-30 CN CNA2007100879199A patent/CN101047778A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TWI328963B (en) | 2010-08-11 |
| KR20070078802A (ko) | 2007-08-02 |
| US20070177057A1 (en) | 2007-08-02 |
| CN101047778A (zh) | 2007-10-03 |
| TW200806014A (en) | 2008-01-16 |
| US8223265B2 (en) | 2012-07-17 |
| JP2007202000A (ja) | 2007-08-09 |
| KR100825195B1 (ko) | 2008-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8233092B2 (en) | Video signal processing device | |
| KR100825195B1 (ko) | 수평 수직 동기 신호 생성 회로 | |
| US20060256102A1 (en) | Digital pixel clock generation circuit and method employing independent clock | |
| US20080085124A1 (en) | Clock generation with minimum number of crystals in a multimedia system | |
| JP3514067B2 (ja) | 半導体集積回路 | |
| US9883082B2 (en) | Timing based corrector for video | |
| US7432982B2 (en) | OSD insert circuit | |
| JP3814955B2 (ja) | テレビジョン受信機用同期信号生成回路およびテレビジョン受信機 | |
| KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
| JP3405008B2 (ja) | 垂直同期信号回路 | |
| KR100218271B1 (ko) | 수직 동기 분리 회로와 수직 귀선 소거 기간 및 필드 검출 회로 | |
| CN100490541C (zh) | 降低视讯应用中锁相回路晃动的方法 | |
| JPS63316569A (ja) | 同期装置 | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| JP3101689B2 (ja) | 映像信号処理装置の同期信号発生回路 | |
| JP2005124089A (ja) | 映像信号処理装置 | |
| JPH08180828A (ja) | 同期クロック信号発生回路 | |
| JPH1127559A (ja) | 同期再生回路 | |
| JPS62150970A (ja) | 位相同期回路 | |
| JPS63122366A (ja) | テレビジヨン受信機の水平同期用ｐｌｌ回路 | |
| JPH01129587A (ja) | 複合映像信号の時間軸補正装置 | |
| JPH08336081A (ja) | オンスクリーン挿入装置 | |
| Burket et al. | A flicker free teletext system for digital television receivers | |
| JPH04188961A (ja) | 位相可変型位相同期回路 | |
| KR20010010700A (ko) | 오프셋 시간이 가변되는 필드 신호 발생 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110427 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110602 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |