[go: up one dir, main page]

JP4748161B2 - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法 Download PDF

Info

Publication number
JP4748161B2
JP4748161B2 JP2007524522A JP2007524522A JP4748161B2 JP 4748161 B2 JP4748161 B2 JP 4748161B2 JP 2007524522 A JP2007524522 A JP 2007524522A JP 2007524522 A JP2007524522 A JP 2007524522A JP 4748161 B2 JP4748161 B2 JP 4748161B2
Authority
JP
Japan
Prior art keywords
hole conductor
hole
semi
wiring board
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007524522A
Other languages
English (en)
Other versions
JPWO2007007451A1 (ja
Inventor
善和 及川
孝義 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007524522A priority Critical patent/JP4748161B2/ja
Publication of JPWO2007007451A1 publication Critical patent/JPWO2007007451A1/ja
Application granted granted Critical
Publication of JP4748161B2 publication Critical patent/JP4748161B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、多層配線基板及びその製造方法に関し、更に詳しくは、高密度配線可能で接続信頼性を向上させることができる多層配線基板及びその製造方法に関するものである。
近年、集積回路の微細加工技術の飛躍的な発展により、集積回路の接続用端子の数が増加して接続用端子の狭ピッチ化が顕著になってきている。しかも最近では集積回路のセラミック基板への搭載は主にフリップチップ接続方式よって行われる。セラミック基板の表面にはフリップチップ接続用のパッドを配置するが、集積回路の接続用端子の狭ピッチ化に対応させて接続用パッドも狭ピッチ化する必要があるため、現在までに幾つかの方法が提案されている。
例えば、特許文献１には接合用パッドをなくしたセラミック配線基板が提案されている。接合用パッドは印刷法等によって形成するが、接合用パッドの数が多くなると印刷による形成が難しくなり、また、形成できたとしてもビアホール導体との接合強度が弱く信頼性を確保できなくなる。そこで、特許文献１に記載の技術では、焼成収縮率がセラミックグリーンシートより小さい導体ペーストを用いてセラミック多層基板を製造することによって、スルーホール内の導体層（ビアホール導体）をセラミック多層基板から接合用パッドとして突出させている。これによって接合用パッドの印刷をなくし、接合用パッドとビアホール導体との接合強度を高めると共に接合用パッドの狭ピッチ化を実現している。しかしながら、特許文献１にはセラミック多層基板の内部におけるビアホール導体とライン導体との接続構造については何等配慮されていない。
一方、特許文献２にはライン導体に接続ランドを設けてビアホール導体とライン導体との接続構造を改善した積層型セラミック電子部品について提案されている。ビアホール導体とライン導体を接続する場合には、それぞれが形成されたセラミックグリーンシートを位置合わせしてセラミックグリーンシートの積層体を作製し、焼結する。セラミックグリーンシートにビアホール導体及びライン導体を形成する際にこれらの加工誤差は避けられず、また、積層体を作製する際に、ビアホール導体とライン導体の位置ズレも避けがたいため、積層体内でのビアホール導体とライン導体との接続不良が生じ易い。そこで、この技術では、ライン導体にビアホール導体の外径より大きい径の接続ランドを設けることによって、上述の加工誤差や位置ズレによる接続不良を防止している。
また、特許文献３には配線密度を高めることができる多層セラミック基板の製造方法が提案されている。この場合には、図７の（ａ）、（ｂ）に示すように多層セラミック基板１内に配置されたビアホール導体２の下端に接続ランド３が形成され、ビアホール導体２が隣接する場合にはそれぞれの接続ランド３がそれぞれ異なるセラミック層に形成されている。そして、ビアホール導体２は接続ランド３を介してライン導体４に接続されている。この技術は、接続ランド３を設ける点では特許文献２の技術と共通している。
特許第２６８０４４３号公報 特開２００１−２８４８１１号公報 特開平１１−０７４６４５号公報
しかしながら、特許文献２、３に記載の従来の技術の場合には、ライン導体またはビアホール導体が接続ランドを有するため、セラミック基板を製造する際に接続ランドによってビアホール導体とライン導体との間の位置ズレやそれぞれの加工誤差等による接続不良を防止することができるが、例えば図７の（ａ）に示すように接続ランド３がビアホール導体２から隣接するビアホール導体２側に張り出しているため、その張り出した分だけビアホール導体２、２間の狭ピッチ化を妨げるという課題があった。即ち、ビアホール導体２、２間の狭ピッチ化を進めると、図８に示すように接続ランド３と隣接するビアホール導体２との間でショートしたり、焼成時にセラミック層と接続ランド３との間の熱膨張率の差によって層間剥離が生じ易くなるため、ビアホール導体２、２間にはショートや層間剥離を防止するための隙間が最小限必要となり、しかもこの隙間以外に接続ランド３の張り出し寸法が加わり、接続ランド３がビアホール導体２、２間の狭ピッチ化を妨げている。
本発明は、上記課題を解決するためになされたもので、集積回路の接続用端子の狭ピッチ化等に対応させて配線パターンを高密度化することができると共に層間の配線パターンの接続信頼性を高めることができる多層配線基板及びその製造方法を提供することを目的としている。
本発明の多層配線基板は、複数の基材層を積層してなる積層体と、この積層体内に設けられた配線パターンと、を備えた多層配線基板において、上記複数の基材層のうち少なくとも一層には、上記配線パターンとして、上記基材層を上下に貫通する貫通ビアホール導体と、この貫通ビアホール導体に同一基材層内で電気的に接続され且つ上記基材層を貫通しない半貫通ビアホール導体と、を有し、上記半貫通ビアホールは上記貫通ビアホールから一方向にのみ延設されており、且つ、上記半貫通ビアホール導体は、複数の半貫通ビアホール導体が連設されてなる半貫通連続ビアホール導体として形成され、上記貫通ビアホール導体と上記半貫通連続ビアホール導体とを有する基材層は、上記半貫通連続ビアホール導体が形成されている側を内面とするようにして、上記積層体の最上層として設けられており、上記貫通ビアホール導体の上記最上層の表面から露出する端面が上記積層体の最上層の表面に搭載される表面実装部品の接続用端子を接続できるように配置されていることを特徴とするものである。
また、本発明の多層配線基板において、上記貫通ビアホール導体は、上記積層体内にて、上記半貫通連続ビアホール導体を介して、上記基材層の平面方向に延びる面内導体に接続されていることが好ましい。
また、本発明の多層配線基板において、上記貫通ビアホール導体は、互いに隣接する第１貫通ビアホール導体及び第２貫通ビアホール導体を含み、上記第１貫通ビアホール導体に接続されている第１半貫通連続ビアホール導体は、上記第２貫通ビアホール導体から遠ざかる方向に延設されていることが好ましい。
また、本発明の多層配線基板において、上記第２貫通ビアホール導体に接続されている第２半貫通連続ビアホール導体は、上記第１貫通ビアホール導体から遠ざかる方向に延設されていることが好ましい。
また、本発明の多層配線基板において、上記貫通ビアホール導体は、上記第１貫通ビアホール導体または上記第２貫通ビアホール導体に隣接する第３貫通ビアホール導体を含み、上記第３貫通ビアホール導体に接続されている第３半貫通連続ビアホール導体は、上記第１貫通ビアホール導体及び第２貫通ビアホール導体から遠ざかる方向に延設されていることが好ましい。
また、本発明の多層配線基板において、上記基材層は、低温焼結セラミック材料からなり、上記配線パターンは、銀または銅を主成分とする導電性材料からなることが好ましい。
また、本発明の多層配線基板の製造方法は、複数の基材層を積層してなる積層体と、この積層体内に設けられた配線パターンと、を有する多層配線基板を製造するに際し、複数の基材層のうち少なくとも一層において、上記基材層の上下を貫通する貫通孔と、この貫通孔から一方向にのみ延設され且つ上記基材層を貫通しない半貫通孔を形成する第１の工程と、上記貫通孔及び上記半貫通孔に導電性材料を充填することにより、上記配線パターンとしての貫通ビアホール導体及び半貫通ビアホール導体を形成する第２の工程と、を備え、上記第１の工程では、上記半貫通孔を、複数の半貫通孔が連設されてなる半貫通連続孔として形成し、上記第２の工程では、半貫通ビアホールを、上記半貫通連続孔を基に半貫通連続ビアホール導体として形成する多層配線基板の製造方法であって、上記貫通ビアホール導体と上記半貫通連続ビアホール導体とを有する基材層を、上記半貫通連続ビアホール導体が形成されている側を内面とするようにして、上記積層体の最上層として設けると共に、上記貫通ビアホール導体の上記最上層の表面から露出する端面を、上記最上層の表面に搭載される表面実装部品の接続用端子が接続できるように配置する工程と、を備えたことを特徴とする多層配線基板の製造方ことを特徴とするものである。
また、本発明の多層配線基板の製造方法において、上記基材層にレーザを照射することにより、上記貫通孔及び半貫通連続孔を形成することが好ましい。
また、本発明の多層配線基板の製造方法において、上記基材層はキャリアフィルムによって支持されており、キャリアフィルム側からレーザを照射することにより、上記貫通孔及び半貫通連続孔を形成することが好ましい。
また、本発明の多層配線基板の製造方法において、上記基材層は、キャリアフィルムによって支持されており、上記基材層側からレーザを照射することにより、上記貫通孔及び半貫通連続孔を形成することが好ましい。
また、本発明の多層配線基板の製造方法において、上記第１、第２の工程における基材層は、未焼成のセラミックシートであり、この基材層を含む未焼成の積層体を作製した後、上記未焼成の積層体を焼成する第３の工程を備えることが好ましい。
本発明によれば、集積回路の接続用端子の狭ピッチ化等に対応させて配線パターンを高密度化することができると共に層間の配線パターンの接続信頼性を高めることができ、更に、上記集積回路の実装面から露出する配線パターンを構成するビアホール導体の端面に上記集積回路の接続用端子を接続することができる多層配線基板及びその製造方法を提供することができる。
本発明の多層配線基板の一実施形態を示す断面図である。 （ａ）、（ｂ）はそれぞれ図１に示す多層配線基板の一部を拡大して示す図で、（ａ）はその断面図、（ｂ）はその平面図である。 （ａ）、（ｂ）はそれぞれ図１の多層配線基板とは別の多層配線基板の配線パターンの一部を示す図で、（ａ）はその断面図、（ｂ）はその平面図である。 （ａ）、（ｂ）はそれぞれ図３に示す多層配線基板の狭ピッチ化を従来の配線パターンと比較して説明するための説明図である。 （ａ）〜（ｅ）はそれぞれ本発明の多層配線基板の製造方法の一実施形態の要部を工程順に示す工程図である。 （ａ）〜（ｅ）はそれぞれ本発明の多層配線基板の製造方法の他の実施形態の要部を工程順に示す工程図である。 従来の多層配線基板を示す図で、（ａ）はその要部を示す断面図、（ｂ）はビアホール導体とライン導体の接続構造を示すビアホール導体側からの平面図である。 図７に示す多層配線基板におけるビアホール導体とライン導体間でショートした状態を示す説明図である。
符号の説明
１０ 多層配線基板
１１ セラミック層（基材層）
１２ 配線パターン
１３ ライン導体（面内導体）
１４ ビアホール導体
１６〜１８ 貫通ビアビアホール導体
１６Ａ〜１８Ａ 半貫通連続ビアホール導体
３１ 第１表面実装部品
３２ 第２表面実装部品
１００ キャリアフィルム
１１１ セラミックグリーンシート（未焼成の基材層）
１１６ 貫通ビアホール導体部
１１６Ａ 半貫通連続ビアホール導体部
Ｈ ビアホール導体用孔（貫通孔）
Ｐ 溝（半貫通連続孔）
以下、図１〜図６に示す実施形態に基づいて本発明を説明する。
本実施形態の多層配線基板１０は、例えば図１に示すように、複数の基材層（例えばセラミック層）１１Ａが積層されてなる積層体１１と、この積層体１１内に設けられた配線パターン１２と、を備え、配線パターン１２を介して積層体１１の上面に搭載された第１、第２表面実装部品３１、３２と多層配線基板１０を搭載するマザーボード等の実装用基板とを電気的に接続する。第１表面実装部品３１は、例えばシリコン半導体素子、ガリウム砒素半導体素子等の能動素子からなり、第２の表面実装部品３２は、例えばコンデンサ、インダクタ等の受動素子からなっている。
第１、第２表面実装部品３１、３２の接続用端子は狭ピッチ化が急激に進んでいるため、本実施形態の多層配線基板１０はこれに対応した表面電極が積層体１１の上面（実装面）に形成されている。図１では、表面電極は、配線パターン１２を構成するビアホール導体の端面によって形成されている。第１表面実装部品３１は、例えばボールグリッドアレイ構造の接続用端子が半田ボールＢを介してビアホール導体の上端面に電気的に接続され、また、第２表面実装部品３２は、外部電極が半田フィレットＦを介してビアホール導体の上端面に電気的に接続されている。以下、ビアホール導体を含む配線パターン１２について詳述する。尚、表面実装部品は、ビアホール導体に直接接続されないものを含んでいても良い。
配線パターン１２は、図１に示すように、上下のセラミック層１１Ａの界面に所定のパターンで形成された面内導体（以下、「ライン導体」と称す。）１３と、上下のライン導体１３、１３等を電気的に接続するようにセラミック層１１Ａを貫通させて設けられたビアホール導体１４と、最下層のセラミック層１１Ａ内に設けられたビアホール導体１４に接続され且つ積層体１１の下面に所定のパターンで配置して形成された表面電極１５と、を有し、第１、第２表面実装部品３１、３２と多層配線基板１０が実装されるマザーボード等の実装基板とを電気的に接続する。積層体１１の最上層のセラミック層１１Ａ内に形成されたビアホール導体１４は、同図に示すように、第１、第２表面実装部品３１、３２の接続用端子に対応させて狭ピッチ化することができ、しかも第１、第２表面実装部品３１、３２と配線パターン１２との接続信頼性を確保することができる。
ビアホール導体１４は、所定のセラミック層１１Ａを貫通する第１、第２、第３、貫通ビアホール導体１６、１７、１８及び独立貫通ビアホール導体（以下、単に「独立ビアホール導体」と称す。）１９を有し、従来構造のビアホール導体よりもそれぞれの間隔を詰めて狭ピッチ化できる構造になっている。第１、第２、第３貫通ビアホール導体１６、１７、１８にはそれぞれ同一のセラミック層１１Ａ内にそれぞれのセラミック層１１Ａを貫通しないように形成された半貫通ビアホール導体１６Ａ、１７Ａ、１８Ａが電気的に接続されている。半貫通ビアホール導体１６Ａ、１７Ａ、１８Ａは、セラミック層１１Ａの一方の面（図１では下面）から上面に至る途中までセラミック層１１Ａを貫通しないように形成されており、下面がセラミック層１１Ａと同一の平面を形成している。独立ビアホール導体１９は、半貫通ビアホール導体が接続されていない、独立して存在する貫通ビアホール導体として形成されている。従って、本実施形態の多層配線基板１０は、同一のセラミック層１１Ａ内で貫通ビアホール導体と半貫通ビアホール導体とが連設されたビアホール導体構造を有する点に特徴がある。
半貫通ビアホール導体は、第１、第２、第３貫通ビアホール導体１６、１７、１８とこれらに接続されるライン導体１３との間の距離によって設けられる数が異なるが、通常は、第１、第２、第３貫通ビアホール導体１６、１７、１８とそれぞれのライン導体１３との距離に応じて複数の半貫通ビアホール導体が互いに繋がるように連設された半貫通連続ビアホール導体として形成されている。そこで、同一のセラミック層１１Ａ内で第１、第２、第３貫通ビアホール導体１６、１７、１８それぞれに接続された半貫通連続ビアホール導体を、それぞれ第１、第２、第３半貫通連続ビアホール導体１６Ａ、１７Ａ、１８Ａと称する。これらの半貫通連続ビアホール導体１６Ａ、１７Ａ、１８Ａの長さは、３０〜５００μｍが好ましい。３０μｍ未満では半貫通連続ビアホール導体を設ける意義が薄れ、接続信頼性を高めることができない。また、５００μｍを超えると貫通ビアホール導体と半貫通連続ビアホール導体を一体的に形成することが難しくなる。
貫通ビアホール導体と半貫通連続ビアホール導体は、後述するように同一プロセスで一体的に形成することができるため、半貫通連続ビアホール導体がライン導体の一部として、あるいはライン導体の全てを兼ねることができ、ビアホール導体とライン導体を別工程で形成する従来と比較して、ビアホール導体とライン導体の位置ズレをマージンとして確保する必要がなく、狭ピッチ化を促進することができると共に、貫通ビアホール導体と半貫通連続ビアホール導体とを確実に接続して接続信頼性を高めることができる。尚、貫通ビアホール導体と貫通連続ビアホール導体とを上下のセラミック層に別々に設けた多層配線基板については、本出願人が特願２００４−１１１９７６において提案している。
図２の（ａ）、（ｂ）は、図１に示す第２貫通ビアホール導体１７及び第２半貫通連続ビアホール導体１７Ａを拡大して示す図である。第２貫通ビアホール導体１７は、例えば同図の（ａ）に示すように略円錐台形状に形成されており、第２半貫通連続ビアホール導体１７Ａは、同図の（ｂ）からも推定されるように第２貫通ビアホール導体１７より断面積の小さな円錐台状の半貫通ビアホール導体が水平方向で部分的に重なるように連続して形成されている。本実施形態では、レーザ光を用いてビアホール導体用の孔を形成するため、半貫通連続ビアホール導体の側面に凹凸ができる。貫通ビアホール導体は、いずれも円錐台形状を呈し、広い下面が接続ランドとして機能する。但し、ビアホール導体は、円錐台形状に制限されるものではなく、円柱状であっても良い。
第１、第２、第３貫通ビアホール導体１６、１７、１８自体は、図１に示すように、それぞれ同一の形態で形成されているが、図３の（ａ）、（ｂ）に示すようにそれぞれに接続された第１、第２、第３半貫通連続ビアホール導体１６Ａ、１７Ａ、１８Ａは、第１、第２、第３貫通ビアホール導体１６、１７、１８から互いに異なる方向に延長されていても良い。第１、第２、第３半貫通連続ビアホール導体１６Ａ、１７Ａ、１８Ａは、それぞれが接続された第１、第２、第３貫通ビアホール導体１６、１７、１８以外の他の貫通ビアホール導体（独立ビアホール導体１９を含む）からも遠ざかる方向に延長されていることが好ましい。このようにすることによって、第１、第２、第３貫通ビアホール導体１６、１７、１８相互間及び独立ビアホール導体１９との間をそれぞれ狭ピッチ化することができる。特に、積層体１１の最上層のセラミック層１１Ａ内にこれらの貫通ビアホール導体及び半貫通ビアホール導体を設けることにより、第１、第２表面実装部品３１、３２の狭ピッチ化に対応させることができる。
次に、第１、第２、第３貫通ビアホール導体１６、１７、１８それぞれに接続された第１、第２、第３半貫通連続ビアホール導体１６Ａ、１７Ａ、１８Ａの延長方向が異なることによって第１、第２、第３貫通ビアホール導体１６、１７、１８相互間及び独立ビアホール導体１９との間を狭ピッチ化できる点について、図３、図４を参照しながら説明する。尚、図３、図４は図１に示す多層配線基板１０とは異なる配線構造を備えているが、図１と同一または相当部分には同一符号を付して配線構造を説明する。図３の（ａ）は、同図の（ｂ）におけるＡ−Ａ線に沿う断面図である。
第１、第２貫通ビアホール導体１６、１７は、図３の（ａ）に示すように、独立ビアホール導体１９を中心に左右方向対称に配置されている。第１、第２貫通ビアホール導体１６、１７は、それぞれ隣接する独立ビアホール導体１９から遠ざかる方向に延設された第１、第２半貫通連続ビアホール導体１６Ａ、１７Ａを含み、且つ、第１、第２貫通ビアホール導体１６、１７は、それぞれ第１、第２半貫通連続ビアホール導体１６Ａ、１７Ａを介してライン導体１３、１３にそれぞれ接続されている。第１、第２貫通ビアホール導体１６、１７は、それぞれの第１、第２半貫通連続ビアホール導体１６Ａ、１７Ａを介してそれぞれのライン導体１３、１３に接続されるため、第１、第２貫通ビアホール導体１６、１７から隣接する独立ビアホール導体１９への張り出しがなく、隣接する独立ビアホール導体１３との距離を詰めて狭ピッチ化することができる。
また、図３の（ｂ）に示すように、一行目と三行目のビアホール導体は上下対称になっている。そこで、一行目と三行目のビアホール導体をそれぞれ第３、第４、第５貫通ビアホール導体１８、２０、２１とし、第３、第４、第５貫通ビアホール導体１８、２０、２１から同一セラミック層１１Ａ内で延設された半貫通連続ビアホール導体をそれぞれ第３、第４、第５半貫通連続ビアホール導体１８Ａ、２０Ａ、２１Ａとする。同図では第１、第２貫通ビアホール導体１６、１７及び第３、第４、第５貫通ビアホール導体１８、２０、２１は独立ビアホール導体１９を中心に上下左右対称に配置されている。そして、第３、第４、第５半貫通連続ビアホール導体１８Ａ、２０Ａ、２１Ａは、隣接する貫通ビアホール導体からそれぞれ遠ざかる方向に延設され、延設端でライン導体１３にそれぞれの接続ランド１３Ａを介して接続されている。第３、第４、第５貫通ビアホール導体１８、２０、２１の間にも第１、第２貫通ビアホール導体１６、１７及び独立ビアホール導体１９間と同様の関係が成り立つ。
本実施形態では、ライン導体１３に接続ランド１３Ａを設けたものであるが、接続ランドは半貫通連続ビアホール導体側に設けても良い。この場合には、半貫通連続ビアホール導体を設ける際に、例えば貫通ビアホール導体から最も遠い半貫通ビアホール導体の外径のみを貫通ビアホール導体の外径よりも大きくすることによって実現することができる。
図３の（ｂ）に示すように、第１、第２半貫通連続ビアホール導体１６Ａ、１７Ａ及び第３、第４、第５半貫通連続ビアホール導体１８Ａ、２０Ａ、２１Ａは、独立ビアホール導体１９を中心にして第１、第２貫通ビアホール導体１６、１７及び第３、第４、第５貫通ビアホール導体１８、２０、２１から外側へ放射状に延設されている。また、同図の（ａ）では第１、第２貫通ビアホール導体１６、１７及び第１、第２半貫通連続ビア１６Ａ、１７Ａはそれぞれ同一のセラミック層１１Ａ内に形成されているが、それぞれ他の貫通ビアホール導体の半貫通連続ビアホール導体と干渉する虞がある場合には、例えば第２貫通ビアホール導体１７を第１貫通ビアホール導体１６とは別のセラミック層１１Ａ内に設け、深くなった部分に独立ビアホール導体１９を継ぎ足せば良い。
本実施形態の貫通ビアホール導体及び半貫通ビアホール導体が従来のビアホール導体と比較してどの程度狭ピッチ化できるかについて、第１貫通ビアホール導体１６と独立ビアホール導体１９の関係を例に挙げて図４の（ａ）、（ｂ）を参照しながら説明する。従来は、図４の（ｂ）に示すように貫通ビアホール導体２とライン導体３とを確実に接続するために必要な接続ランド４の貫通ビアホール導体２からの張り出し寸法Ｍ１と、接続ランド４と隣接する貫通ビアホール導体２との間においてショートや層間剥離が発生しない最低限必要な寸法Ｇ１の他に、たとえ位置ズレが起きても最低限必要なギャップを割らないようにもたせるマージンＭ２とを合計した距離（Ｍ１＋Ｍ２＋Ｇ１）が隣り合う貫通ビアホール導体２、２間に必要である。この距離（Ｍ１＋Ｍ２＋Ｇ１）としては通常２００μｍ程度が必要である。従って、従来の配線構造の場合には貫通ビアホール導体２、２間の距離を２００μｍ以内に詰めて狭ピッチ化することは困難であった。
これに対して、本実施形態の場合には、第１貫通ビアホール導体１６と隣接する独立ビアホール導体１９間においてショートや層間剥離が発生しない最低限必要な寸法Ｇ２と、第１貫通ビアホール導体１６と独立ビアホール導体１９間で位置ズレを起こした場合にギャップＧ２を割らないためのマージンＭ３とを合計した距離（Ｍ３＋Ｇ２）が隣り合う第１貫通ビアホール導体１６と独立ビアホール導体１９との間に必要である。本実施形態の配線構造における寸法Ｇ２と従来の配線構造における寸法Ｇ１とは実質的に同一寸法で、寸法Ｍ３はライン導体１３に接続しようとする第１貫通ビアホール導体１６とそれに連続して配置する独立ビアホール導体１９が同一プロセスで加工されるために、誤差要因はビア加工精度のみとなり、ライン印刷時のパターンの伸びやビア加工とライン印刷の二つのプロセスを経るための加工誤差の増加といった要因がなくなって位置ズレ量が小さくなる。
そのため、本実施形態の第１の利点として接続信頼性のためのビア径よりも大きい接続ランド１３ＡのマージンＭ１の必要がなくなり、第２の利点として位置ズレを起こした場合において隣接する第１貫通ビアホール導体１６と独立ビアホール導体１９とのショートやクラック（層間剥離）の発生を防ぐために取るマージンＭ２も小さくて済む。従って、本実施形態における第１貫通ビアホール導体１６と独立ビアホール導体１９間の距離は、例えば従来の半分の距離１００μｍ程度まで詰めることができ、従来と比較して格段に狭ピッチ化することができる。
而して、本実施形態では基材層としてセラミック層を例に挙げて説明したが、基材層はセラミック層に制限されない。基材層としては、例えば熱硬化性の樹脂からなる樹脂層であっても良い。セラミック層である場合には、セラミック材料としては、例えば低温焼結セラミック（ＬＴＣＣ：Low Temperature Co-fired Ceramic）材料を使用することができる。低温焼結セラミック材料とは、１０５０℃以下の温度で焼結可能であって、比抵抗の小さな銀や銅等と同時焼成が可能なセラミック材料である。低温焼結セラミック材料としては、具体的には、アルミナやジルコニア、マグネシア、フォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等が挙げられる。セラミック層１１Ａの材料として低温焼結セラミック材料を用いることによって、配線パターン１２の材料として、例えば銀または銅等の低抵抗で低融点をもつ金属を用いることができ、積層体１１と配線パターン１２とを１０５０℃以下の低温で同時焼成することができる。
また、セラミック材料として、高温焼結セラミック（ＨＴＣＣ：High Temperature Co-fired Ceramic）材料を使用することもできる。高温焼結セラミック材料としては、例えば、アルミナ、窒化アルミニウム、ムライト、その他の材料にガラスなどの焼結助剤を加え、１１００℃以上で焼結されたものが用いられる。このとき、配線パターン１２としては、モリブデン、白金、パラジウム、タングステン、ニッケル及びこれらを含む合金から選択される金属を使用する。
次に、図５、図６を参照しながら本発明の多層配線基板の製造方法の一実施形態について説明する。
まず、低温焼結セラミック材料（例えば、Ａｌ２Ｏ３をフィラーとし、ホウ珪酸ガラスを焼結助材として含むセラミック材料）をビニルアルコール等のバインダ中に分散させてスラリーを調製した後、このスラリーをドクターブレード法等によって、図５の（ａ）、図６の（ａ）に示すようにキャリアフィルム１００上に塗布して低温焼結用のセラミックグリーンシート１１１を作製する。その後、セラミックグリーンシートを所定の大きさに切断する。
次いで、第１、第２、第３貫通ビアホール導体１６、１７、１８と独立ビアホール導体１９を設けるために、例えばＣＯ２レーザ光等のレーザ光を用いてセラミックグリーンシート１１１に照射して所定のパターンで所定の形態のビアホール導体用の孔を形成する。独立ビアホール導体１９は、セラミックグリーンシート１１１を上下に貫通するビアホール導体であるため、ビアホール導体用孔を所定のパターンで形成した後、このビアホール導体用孔に導電性ペーストを充填して独立ビアホール導体部を形成する。ここでは、図５、図６を参照しながら第１貫通ビアホール導体１６及び第１半貫通連続ビアホール導体１６Ａを形成する場合について説明する。
セラミックグリーンシート１１１にビアホール導体用孔を形成する場合には、例えばキャリアフィルム１００側からレーザ光を照射してビアホール導体用孔を形成する方法と、グリーンシート１１１側からレーザ光を照射してビアホール導体用孔を形成する方法がある。
まず、キャリアフィルム１００側からレーザ光を照射する方法について図５に基づいて説明する。この方法では、図５の（ａ）に示すようにキャリアフィルム１００をレーザ光Ｌの光源側に向けて配置する。
次いで、図５の（ｂ）に示すようにレーザ光Ｌをキャリアフィルム１００に照射し、レーザ光Ｌをキャリアフィルム１００及びセラミックグリーンシート１１１を貫通させて略逆円錐台状のビアホール導体用孔Ｈを形成する。引き続き、レーザ光Ｌの照射エネルギーを、セラミックグリーンシート１１１を貫通しない程度の照射エネルギーに小さくして、レーザ光Ｌを図５の（ｂ）に示す位置から右方へ移動させる。レーザ光Ｌの移動距離は、加工後のビアホール導体用孔Ｈにレーザ光Ｌが部分的に掛かる程度の距離に予め設定しておく。レーザ光Ｌが移動する度にキャリアフィルム１００を貫通すると共にセラミックグリーンシート１１１に逆円錐台状の溝を形成する。レーザ光Ｌを移動させる度に、同図に（ｃ）に示すようにセラミックグリーンシート１１１の上面側に逆円錐台状の溝が連続して形成され、最終的には同図の（ｄ）に示すように細長い溝Ｐがビアホール導体用孔Ｈに連設される。
この時、ビアホール導体用孔Ｈと溝Ｐの加工上、セラミックグリーンシート１１１の厚みが１０〜２５０μｍ、キャリアフィルムの厚みが２５〜１００μｍであることが好ましい。これらの厚みが上記厚みより厚いとビアホール導体用孔Ｈが形成し難くなり、これらの厚みが上記厚みより薄いと溝Ｐが形成し難くなる。溝Ｐの長さは、３０〜５００μｍの範囲が好ましい。３０μｍ未満では接続信頼性を高めることができず、５００μｍを超えるとビアホール導体用孔Ｈ及び溝Ｐ内への導電性ペーストの充填が困難になる。溝Ｐの深さは、セラミックグリーンシート１１１の厚さに対して、平均で１５〜９５％の深さが好ましく、２５〜６０％の深さがより好ましい。１５％未満の深さでは接続信頼性を高めることができず、９５％を超える深さでは加工上のバラツキによってセラミックグリーンシート１１１を貫通する場合がある。
然る後、キャリアフィルム１１１側からセラミックグリーンシート１１１に形成されたビアホール導体用孔Ｈ及び溝Ｐ内に、ＡｇまたはＣｕを主成分とする導電性ペーストを充填し、余分な導電性ペーストをキャリアフィルム１００から除去して、図５の（ｅ）に示すように第１貫通ビアホール導体部１１６及び第１半貫通連続ビアホール導体部１１６Ａを形成する。そして、同図の（ｆ）に示すようにセラミックグリーンシート１１１を上向きにし、導電性ペーストをスクリーン印刷法等により所定のパターンで印刷してライン導体部１１３を形成する。
セラミックグリーンシート１１１側からレーザ光を照射する方法では、図６の（ａ）に示すようにセラミックグリーンシート１１１をレーザ光Ｌの光源側に向けて配置する。後は、上述した要領で同図の（ｂ）〜（ｅ）に示すようにセラミックグリーンシート１１１側からレーザ光Ｌを照射して、セラミックグリーンシート１１１にビアホール導体用孔Ｈ及び溝Ｐを形成し、これらのビアホール導体用孔Ｈ、溝Ｐ内に導電性ペーストを充填し、第１貫通ビアホール導体部１１６及び第１半貫通連続ビアホール導体部１１６Ａを形成し、セラミックグリーンシート１１１上に導電性ペーストをスクリーン印刷法等により所定のパターンで印刷してライン導体部１１３を形成する。
上述の手順で複数のセラミックグリーンシートそれぞれに必要に応じて第１、第２、第３貫通ビアホール導体部、第１、第２、第３半貫通連続ビアホール導体部、独立ビアホール導体部及びライン導体部を必要数形成した後、これらのセラミックグリーンシートを積層し、所定の圧力で圧着して生の積層体を作製する。
その後、個々の多層配線基板に分割するためのブレイク溝を生の積層体の表面に形成した後、生の積層体を１０５０℃以下の所定の温度で焼成して焼結体を得る。この焼結体にメッキ処理を施した後、焼結体を分割して本実施形態の多層配線基板１０を複数個同時に得ることができる。
以上説明したように本実施形態によれば、複数のセラミック層１１Ａを積層してなる積層体１１と、この積層体１１内に設けられた配線パターン１２と、を備え、配線パターン１２として、セラミック層１１Ａを上下に貫通する第１、第２、第３貫通ビアホール導体１６、１７、１８と、これらの貫通ビアホール導体１６、１７、１８に同一のセラミック層１１Ａ内で電気的に接続され且つこのセラミック層１１Ａを貫通しない第１、第２、第３半貫通連続ビアホール導体１６Ａ、１７Ａ、１８Ａと、を有するため、ビアホール導体とライン導体を別工程で形成する従来と比較して、ビアホール導体とライン導体の位置ズレをマージンとして確保する必要がなく、狭ピッチ化を促進することができると共に、第１、第２、第３貫通ビアホール導体１６、１７、１８と第１、第２、第３半貫通連続ビアホール導体１６Ａ、１７Ａ、１８Ａとを同一セラミック層１１Ａ内で確実に電気的に接続して接続信頼性を高めることができる。
特に、第２貫通ビアホール導体１７と第２半貫通連続ビアホール導体１７Ａとを有するセラミック層１１Ａは、第２半貫通連続ビアホール導体１７Ａが形成されている側を内面とするようにして、積層体１１の最上層のセラミック層１１Ａに設けられており、第２貫通ビアホール導体１７の最上層のセラミック層１１Ａの表面に表れた端面は、最上層のセラミック層１１Ａ表面に搭載される第１、第２表面実装部品３１、３２の接続用端子が接続できるように配置されているため、第１、第２表面実装部品３１、３２の狭ピッチ化に対応することができると共に、積層体１１の薄型化、即ち、多層配線基板１０の低背化を達成することができる。
また、第１、第２、第３貫通ビアホール導体１６、１７、１８は、積層体１１内で第１、第２、第３半貫通連続ビアホール導体１６Ａ、１７Ａ、１８Ａを介してライン導体１３に接続されているため、ライン導体１３の接続ランド１３Ａが他のビアホール導体１４側への張り出しがなく、配線パターン１２が高密度化しても他のビアホール導体１４との間でのショートを防止することができる。また、ビアホール導体１４は、互いに隣接する第１、第２、第３貫通ビアホール導体１６、１７、１８を含み、第１、第２、第３貫通ビアホール導体１６、１７、１８に接続されている第１、第２、第３半貫通連続ビアホール導体１６Ａ、１７Ａ、１８Ａは、それぞれ他の貫通ビアホール導体から遠ざかる方向に延設されているため、第１、第２、第３貫通ビアホール導体１６、１７、１８にはそれぞれ他の貫通ビアホール導体側への張り出しがなく、第１、第２、第３貫通ビアホール導体１６、１７、１８それぞれの間隔を詰めて狭ピッチ化することができ、配線パターン１２を高密度化することができる。また、セラミック層１１Ａは、低温焼結セラミック材料からなり、配線パターン１２は、ＡｇまたはＣｕを主成分とする導電性材料からなるため、１０５０℃以下の低温で焼成することができる。
また、本実施形態によれば、多層配線基板１０を製造するに際し、複数のセラミック層１１Ａを形成するための複数のセラミックグリーンシート１１１に、セラミックグリーンシート１１１を上下に貫通するビアホール導体用孔Ｈと、このビアホール導体用孔Ｈに連設され且つセラミックグリーンシート１１１を貫通しない溝Ｐを形成する工程と、ビアホール導体用孔Ｈ及び溝Ｐに導電性ペーストを充填することにより、配線パターン１２としての第１貫通ビアホール導体部１１６及び第１半貫通ビアホール導体部１１６Ａを形成する工程と、を備えているため、同一のセラミック層１１Ａ内に第１貫通ビアホール導体１６と第１半貫通ビアホール導体１６Ａを一体的に形成することができ、これら両者を確実に電気的に接続することができ、接続信頼性を高めることができる。
また、セラミック層１１Ａとなるセラミックグリーンシート１１１にレーザを照射することにより、ビアホール導体用孔Ｈ及び溝Ｐを形成するため、第１、第２、第３貫通ビアホール導体１６、１７、１８及び第１、第２、第３半貫通連続ビアホール導体１６Ａ、１７Ａ、１８Ａが高密度化してもこれらを確実に形成することができる。セラミックグリーンシート１１１はキャリアフィルム１００によって支持されており、キャリアフィルム１００側から、あるいはセラミックグリーンシート１１１側からレーザを照射することにより、ビアホール導体用孔Ｈ及び溝Ｐを形成するため、ビアホール導体用孔Ｈ及び溝Ｐを正確に形成することができる。
尚、本発明は上記各実施例に何等制限されるものではない。例えば、上記実施形態では、最上層のセラミック層１１Ａに設けられた貫通ビアホール導体の上端面が第１、第２表面実装部品３１、３２の接続用の表面電極になっているが、スペース的に余裕があれば貫通ビアホール導体の上端面に接続ランドとなる表面電極を設けても良い。また、上記実施形態では最上層の貫通ビアホール導体を第１、第２表面実装部品の接続用端子として用いているが、最下層のセラミック層１１Ａに貫通ビアホール導体を設け、その下端面をマザーボード等の実装基板との接続用端子として用いても良い。
本発明は、種々の表面実装部品を搭載するための多層配線基板として好適に利用することができる。

Claims (11)

  1. 複数の基材層を積層してなる積層体と、この積層体内に設けられた配線パターンと、を備えた多層配線基板において、
    上記複数の基材層のうち少なくとも一層には、上記配線パターンとして、上記基材層を上下に貫通する貫通ビアホール導体と、この貫通ビアホール導体に同一基材層内で電気的に接続され且つ上記基材層を貫通しない半貫通ビアホール導体と、を有し、上記半貫通ビアホールは上記貫通ビアホールから一方向にのみ延設されており、且つ、
    上記半貫通ビアホール導体は、複数の半貫通ビアホール導体が連設されてなる半貫通連続ビアホール導体として形成され、
    上記貫通ビアホール導体と上記半貫通連続ビアホール導体とを有する基材層は、上記半貫通連続ビアホール導体が形成されている側を内面とするようにして上記積層体の最上層として設けられており、
    上記貫通ビアホール導体の上記最上層の表面から露出する端面が上記積層体の最上層の表面に搭載される表面実装部品の接続用端子を接続できるように配置されている
    ことを特徴とする多層配線基板。
  2. 上記貫通ビアホール導体は、上記積層体内にて、上記半貫通連続ビアホール導体を介して、上記基材層の平面方向に延びる面内導体に接続されていることを特徴とする請求項１に記載の多層配線基板。
  3. 上記貫通ビアホール導体は、互いに隣接する第１貫通ビアホール導体及び第２貫通ビアホール導体を含み、上記第１貫通ビアホール導体に接続されている第１半貫通連続ビアホール導体は、上記第２貫通ビアホール導体から遠ざかる方向に延設されていることを特徴とする請求項１または請求項２に記載の多層配線基板。
  4. 上記第２貫通ビアホール導体に接続されている第２半貫通連続ビアホール導体は、上記第１貫通ビアホール導体から遠ざかる方向に延設されていることを特徴とする請求項３に記載の多層配線基板。
  5. 上記貫通ビアホール導体は、上記第１貫通ビアホール導体または上記第２貫通ビアホール導体に隣接する第３貫通ビアホール導体を含み、上記第３貫通ビアホール導体に接続されている第３半貫通連続ビアホール導体は、上記第１貫通ビアホール導体及び第２貫通ビアホール導体から遠ざかる方向に延設されていることを特徴とする請求項３または請求項４に記載の多層配線基板。
  6. 上記基材層は、低温焼結セラミック材料からなり、上記配線パターンは、銀または銅を主成分とする導電性材料からなることを特徴とする請求項１〜請求項５のいずれか１項に記載の多層配線基板。
  7. 複数の基材層を積層してなる積層体と、この積層体内に設けられた配線パターンと、を有する多層配線基板を製造するに際し、
    複数の基材層のうち少なくとも一層において、上記基材層の上下を貫通する貫通孔と、この貫通孔から一方向にのみ延設され且つ上記基材層を貫通しない半貫通孔を形成する第１の工程と、
    上記貫通孔及び上記半貫通孔に導電性材料を充填することにより、上記配線パターンとしての貫通ビアホール導体及び半貫通ビアホール導体を形成する第２の工程と、を備え、
    上記第１の工程では、上記半貫通孔を、複数の半貫通孔が連設されてなる半貫通連続孔として形成し、上記第２の工程では、半貫通ビアホールを、上記半貫通連続孔を基に半貫通連続ビアホール導体として形成する多層配線基板の製造方法であって、
    上記貫通ビアホール導体と上記半貫通連続ビアホール導体とを有する基材層を、上記半貫通連続ビアホール導体が形成されている側を内面とするようにして、上記積層体の最上層として設けると共に、上記貫通ビアホール導体の上記最上層の表面から露出する端面を、上記最上層の表面に搭載される表面実装部品の接続用端子が接続できるように配置する工程と、を備えた
    ことを特徴とする多層配線基板の製造方法。
  8. 上記基材層にレーザを照射することにより、上記貫通孔及び半貫通連続孔を形成することを特徴とする請求項７に記載の多層配線基板の製造方法。
  9. 上記基材層はキャリアフィルムによって支持されており、キャリアフィルム側からレーザを照射することにより、上記貫通孔及び半貫通連続孔を形成することを特徴とする請求項８に記載の多層配線基板の製造方法。
  10. 上記基材層は、キャリアフィルムによって支持されており、上記基材層側からレーザを照射することにより、上記貫通孔及び半貫通連続孔を形成することを特徴とする請求項８に記載の多層配線基板の製造方法。
  11. 上記第１、第２の工程における基材層は、未焼成のセラミックシートであり、この基材層を含む未焼成の積層体を作製した後、上記未焼成の積層体を焼成する第３の工程を備えたことを特徴とする請求項７〜請求項１０のいずれか１項に記載の多層配線基板の製造方法。
JP2007524522A 2005-07-12 2006-04-17 多層配線基板及びその製造方法 Active JP4748161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007524522A JP4748161B2 (ja) 2005-07-12 2006-04-17 多層配線基板及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005203443 2005-07-12
JP2005203443 2005-07-12
PCT/JP2006/308084 WO2007007451A1 (ja) 2005-07-12 2006-04-17 多層配線基板及びその製造方法
JP2007524522A JP4748161B2 (ja) 2005-07-12 2006-04-17 多層配線基板及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010228964A Division JP5104932B2 (ja) 2005-07-12 2010-10-08 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2007007451A1 JPWO2007007451A1 (ja) 2009-01-29
JP4748161B2 true JP4748161B2 (ja) 2011-08-17

Family

ID=37636851

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007524522A Active JP4748161B2 (ja) 2005-07-12 2006-04-17 多層配線基板及びその製造方法
JP2010228964A Active JP5104932B2 (ja) 2005-07-12 2010-10-08 多層配線基板及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010228964A Active JP5104932B2 (ja) 2005-07-12 2010-10-08 多層配線基板及びその製造方法

Country Status (4)

Country Link
US (1) US7847197B2 (ja)
JP (2) JP4748161B2 (ja)
CN (1) CN101213890B (ja)
WO (1) WO2007007451A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008111408A1 (ja) * 2007-03-09 2008-09-18 Murata Manufacturing Co., Ltd. 多層配線基板及びその製造方法
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
US8154114B2 (en) * 2007-08-06 2012-04-10 Infineon Technologies Ag Power semiconductor module
JP5484058B2 (ja) * 2007-12-28 2014-05-07 イビデン株式会社 インターポーザー及びインターポーザーの製造方法
WO2009113198A1 (ja) * 2008-03-14 2009-09-17 イビデン株式会社 インターポーザー及びインターポーザーの製造方法
JP5345363B2 (ja) 2008-06-24 2013-11-20 シャープ株式会社 発光装置
JP5397742B2 (ja) * 2008-12-26 2014-01-22 日立金属株式会社 多層セラミック基板および電子部品
JP2010199318A (ja) * 2009-02-25 2010-09-09 Kyocera Corp 配線基板及びそれを備えた実装構造体
US8829355B2 (en) * 2009-03-27 2014-09-09 Ibiden Co., Ltd. Multilayer printed wiring board
KR101070022B1 (ko) * 2009-09-16 2011-10-04 삼성전기주식회사 다층 세라믹 회로 기판, 다층 세라믹 회로 기판 제조방법 및 이를 이용한 전자 디바이스 모듈
JP2011088756A (ja) * 2009-10-20 2011-05-06 Murata Mfg Co Ltd 低温焼結セラミック材料、低温焼結セラミック焼結体および多層セラミック基板
US9793199B2 (en) * 2009-12-18 2017-10-17 Ati Technologies Ulc Circuit board with via trace connection and method of making the same
KR101089936B1 (ko) * 2010-01-13 2011-12-05 삼성전기주식회사 다층 세라믹 회로 기판 및 제조방법
WO2013018172A1 (ja) * 2011-07-29 2013-02-07 日本碍子株式会社 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ
JP2013051397A (ja) * 2011-08-03 2013-03-14 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP5720606B2 (ja) * 2012-02-23 2015-05-20 株式会社村田製作所 電子部品及びその製造方法
JP5311162B1 (ja) * 2012-06-21 2013-10-09 株式会社フジクラ 部品実装基板の製造方法
DE102012214982B4 (de) * 2012-08-23 2021-06-02 Vitesco Technologies GmbH Leiterplatine
US9860985B1 (en) 2012-12-17 2018-01-02 Lockheed Martin Corporation System and method for improving isolation in high-density laminated printed circuit boards
US9095084B2 (en) * 2013-03-29 2015-07-28 Kinsus Interconnect Technology Corp. Stacked multilayer structure
CN105230140B (zh) * 2013-05-08 2018-09-25 株式会社村田制作所 多层布线基板
US20160211205A1 (en) * 2013-08-26 2016-07-21 Hitachi Metals, Ltd. Mounting substrate wafer, multilayer ceramic substrate, mounting substrate, chip module, and mounting substrate wafer manufacturing method
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
WO2015170539A1 (ja) * 2014-05-08 2015-11-12 株式会社村田製作所 樹脂多層基板およびその製造方法
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20160010960A (ko) * 2014-07-21 2016-01-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102033317B1 (ko) * 2014-09-30 2019-11-08 가부시키가이샤 무라타 세이사쿠쇼 다층 기판
US9844136B2 (en) * 2014-12-01 2017-12-12 General Electric Company Printed circuit boards having profiled conductive layer and methods of manufacturing same
CN105043605B (zh) * 2015-07-06 2018-07-17 中北大学 一种基于htcc技术的无源压力敏感头
RU2629714C2 (ru) * 2016-02-24 2017-08-31 Акционерное общество "Омский научно-исследовательский институт приборостроения" (АО "ОНИИП") Многослойная комбинированная плата гис и способ ее изготовления
JP6555417B2 (ja) * 2016-05-19 2019-08-07 株式会社村田製作所 多層基板及び多層基板の製造方法
CN211831340U (zh) * 2017-10-26 2020-10-30 株式会社村田制作所 多层基板、内插器以及电子设备
CN109950211B (zh) * 2017-11-22 2020-12-18 中国电子科技集团公司第五十五研究所 X波段双面多腔结构陶瓷外壳及多层陶瓷共烧工艺方法
CN114747301B (zh) * 2019-11-14 2024-06-04 株式会社村田制作所 电路基板以及电路基板的制造方法
US11264359B2 (en) 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines
US11670601B2 (en) * 2020-07-17 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
US12094828B2 (en) 2020-07-17 2024-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Eccentric via structures for stress reduction
US11956898B2 (en) * 2020-09-23 2024-04-09 Apple Inc. Three-dimensional (3D) copper in printed circuit boards
KR102537710B1 (ko) * 2021-05-28 2023-05-31 (주)티에스이 일괄 접합 방식의 다층 회로기판 및 그 제조 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209320A (ja) * 1997-01-17 1998-08-07 Denso Corp セラミック積層基板の製造方法
JPH10284836A (ja) * 1997-04-08 1998-10-23 Hitachi Ltd セラミック一括積層配線基板及びその製造方法
JPH11340627A (ja) * 1998-05-25 1999-12-10 Shinko Electric Ind Co Ltd 多層回路基板用フィルム及び多層回路基板
JP2000312057A (ja) * 1999-04-27 2000-11-07 Kyocera Corp 配線基板およびその製造方法
JP2000323839A (ja) * 1999-03-04 2000-11-24 Soshin Electric Co Ltd 多層基板の製造方法
JP2001007520A (ja) * 1999-06-17 2001-01-12 Kyocera Corp 配線基板の製造方法
JP2001313466A (ja) * 2000-04-28 2001-11-09 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
JP2003204140A (ja) * 2002-01-10 2003-07-18 Sony Corp 配線基板の製造方法、多層配線基板の製造方法および多層配線基板
JP2005057157A (ja) * 2003-08-07 2005-03-03 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
JP2005093945A (ja) * 2003-09-19 2005-04-07 Ngk Spark Plug Co Ltd セラミック配線基板の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680443B2 (ja) 1989-09-27 1997-11-19 株式会社東芝 セラミック配線基板およびその製造方法
US5459287A (en) * 1994-05-18 1995-10-17 Dell Usa, L.P. Socketed printed circuit board BGA connection apparatus and associated methods
US5845266A (en) * 1995-12-12 1998-12-01 Optimark Technologies, Inc. Crossing network utilizing satisfaction density profile with price discovery features
US5710887A (en) * 1995-08-29 1998-01-20 Broadvision Computer system and method for electronic commerce
CN1254429A (zh) * 1996-02-09 2000-05-24 国有花旗银行 发票购货单系统
JPH1174645A (ja) 1997-08-29 1999-03-16 Sumitomo Kinzoku Electro Device:Kk 多層セラミック基板の製造方法
US7155409B1 (en) * 1999-03-05 2006-12-26 Trade Finance Service Corporation Trade financing method, instruments and systems
US6321212B1 (en) * 1999-07-21 2001-11-20 Longitude, Inc. Financial products having a demand-based, adjustable return, and trading exchange therefor
US8271336B2 (en) * 1999-11-22 2012-09-18 Accenture Global Services Gmbh Increased visibility during order management in a network-based supply chain environment
US20020111907A1 (en) * 2000-01-26 2002-08-15 Ling Marvin T. Systems and methods for conducting electronic commerce transactions requiring micropayment
US20020038277A1 (en) * 2000-02-22 2002-03-28 Yuan Frank S. Innovative financing method and system therefor
JP2001284811A (ja) 2000-03-29 2001-10-12 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置
US6807533B1 (en) * 2000-05-02 2004-10-19 General Electric Canada Equipment Finance G.P. Web-based method and system for managing account receivables
US20030158960A1 (en) * 2000-05-22 2003-08-21 Engberg Stephan J. System and method for establishing a privacy communication path
US7356507B2 (en) * 2000-10-30 2008-04-08 Amazon.Com, Inc. Network based user-to-user payment service
US20030233278A1 (en) * 2000-11-27 2003-12-18 Marshall T. Thaddeus Method and system for tracking and providing incentives for tasks and activities and other behavioral influences related to money, individuals, technology and other assets
US20020143701A1 (en) * 2001-04-03 2002-10-03 Bottomline Technologies (De) Inc. Electronic bill presentment system with client specific formatting of data
CA2481604A1 (en) * 2002-04-09 2003-10-23 Matan Arazi Computerized trading system and method useful therefor
IL153275A (en) * 2002-12-04 2017-04-30 Efficient Finance Ltd A method of co-financing commercial credit
US20050199420A1 (en) * 2004-03-10 2005-09-15 Matsushita Electric Industrial Co., Ltd. Circuit board and method for manufacturing the same
WO2005101935A1 (ja) 2004-04-06 2005-10-27 Murata Manufacturing Co., Ltd. 内部導体の接続構造及び多層基板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209320A (ja) * 1997-01-17 1998-08-07 Denso Corp セラミック積層基板の製造方法
JPH10284836A (ja) * 1997-04-08 1998-10-23 Hitachi Ltd セラミック一括積層配線基板及びその製造方法
JPH11340627A (ja) * 1998-05-25 1999-12-10 Shinko Electric Ind Co Ltd 多層回路基板用フィルム及び多層回路基板
JP2000323839A (ja) * 1999-03-04 2000-11-24 Soshin Electric Co Ltd 多層基板の製造方法
JP2000312057A (ja) * 1999-04-27 2000-11-07 Kyocera Corp 配線基板およびその製造方法
JP2001007520A (ja) * 1999-06-17 2001-01-12 Kyocera Corp 配線基板の製造方法
JP2001313466A (ja) * 2000-04-28 2001-11-09 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
JP2003204140A (ja) * 2002-01-10 2003-07-18 Sony Corp 配線基板の製造方法、多層配線基板の製造方法および多層配線基板
JP2005057157A (ja) * 2003-08-07 2005-03-03 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
JP2005093945A (ja) * 2003-09-19 2005-04-07 Ngk Spark Plug Co Ltd セラミック配線基板の製造方法

Also Published As

Publication number Publication date
CN101213890B (zh) 2012-02-01
CN101213890A (zh) 2008-07-02
US20080093117A1 (en) 2008-04-24
JPWO2007007451A1 (ja) 2009-01-29
WO2007007451A1 (ja) 2007-01-18
JP2011009786A (ja) 2011-01-13
US7847197B2 (en) 2010-12-07
JP5104932B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
JP4748161B2 (ja) 多層配線基板及びその製造方法
JP4310467B2 (ja) 複合多層基板及びその製造方法
JP3918101B2 (ja) 内部導体の接続構造及び多層基板
JP5212359B2 (ja) 多層配線基板及びその製造方法
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
JP2006128229A (ja) 複合多層基板
JP5559717B2 (ja) 電子部品の製造方法
WO2018042846A1 (ja) 電子デバイス及び多層セラミック基板
JP3928665B2 (ja) チップ型電子部品内蔵型多層基板及びその製造方法
KR20210054215A (ko) 하이브리드 다층 배선 기판 및 이를 포함하는 프로브 카드
JPH1174645A (ja) 多層セラミック基板の製造方法
JP2007173862A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP4535801B2 (ja) セラミック配線基板
JP2006032442A (ja) 多層基板及びその製造方法
JP5516608B2 (ja) セラミック積層基板の製造方法
JP2007234662A (ja) 複数個取り配線基板
JPH10200015A (ja) セラミックス基板とその製造方法
JP2005011908A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP5289874B2 (ja) セラミック部品の製造方法
JP2005039226A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2022112075A (ja) 基板及び基板製造方法
JP2009266912A (ja) セラミック積層基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110502

R150 Certificate of patent or registration of utility model

Ref document number: 4748161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3