JP4671275B2 - 電源制御装置、電源用電子部品及び電源装置 - Google Patents

Description

本発明は、同期整流型ＤＣ−ＤＣコンバータの変換効率向上技術、さらには逆流を検出して同期制御用トランジスタを制御する逆流防止機能を有する同期整流型スイッチングレギュレータにおいて特に軽負荷時の電力損失を減らして変換効率を向上させる技術に関し、例えばスイッチングレギュレータを構成するスイッチング素子とその駆動回路からなる電源電圧制御装置およびそれをモジュール化した電源用電子部品（電源ドライバモジュール）並びに電源装置に利用して有効な技術に関する。

ＤＣ−ＤＣコンバータのひとつに同期整流型スイッチングレギュレータがある。同期整流型スイッチングレギュレータは、コイル（インダクタ）を介して電源から負荷へ電流を流す経路の途中にスイッチング素子を配し、このスイッチング素子をオン・オフすることで負荷に流す電流を制御するとともに、スイッチング素子とコイルとの接続ノードとグランド（接地点）との間に同期整流用のスイッチング素子を設けて主スイッチング素子と相補的にオン・オフさせることで損失を低減するようにしたレギュレータである。

かかる同期整流型スイッチングレギュレータにあっては、負荷が比較的重いときは無駄な電力損失の割合が小さくて済むが、負荷が軽くなると無駄な電力損失の割合が大きくなるという問題点がある。これは、負荷が重い間はコイルには常に負荷へ向かう正の電流が流れるが、負荷が軽くなるとコイルに流れる電流の向きが逆転し同期整流用スイッチング素子を通してグランドへ向かって流れる負の電流（逆流）が発生するようになり、これが損失となるためである。そこで、このような逆流による損失を減らすため、逆方向の電流が流れるような軽負荷状態にあることを検出してグランド側の同期整流用スイッチング素子をオフさせるようにした発明が提案されている（例えば特許文献１）。
特開２００２−２８１７４３号公報

ところで、近年、電子機器にはシステム制御装置としてマイクロプロセッサが搭載されるものが多くなって来ており、マイクロプロセッサ（以下、ＣＰＵと称する）の性能を上げる為、動作周波数はますます高くなる傾向がある。また、消費電流を抑えてバッテリ寿命を延ばす為にＣＰＵへ供給する電圧は下がる傾向にある。

また、ＣＰＵを内蔵した携帯電子機器等においては、バッテリ電圧をスイッチングレギュレータで昇圧または降圧してＣＰＵに動作電流を供給する方式が採用されることが多いが、如何にバッテリの寿命を延ばすかが重要な鍵となっており、バッテリ寿命を伸ばすためにＣＰＵの動作が必要でない時はＣＰＵ全体もしくはＣＰＵ内の一部の回路を停止させてＣＰＵを低消費電流状態（待機時状態）に移行させる制御が行なわれるようになって来ている。これによって、ＣＰＵの消費電流の変化幅が大きくなる傾向にある。

一方、ＣＰＵの電源としては低電圧・大電流出力で高効率であることと、出力電流変化に対する過渡応答特性に優れていること、軽負荷での効率が高いことなどが求められており、低電圧・大電流出力で高効率の点からは同期整流型スイッチングレギュレータがふさわしい。さらに、軽負荷での効率が高いことという要求に対しては、逆流を防止する機能を有するレギュレータがふさわしい。

しかしながら、特許文献１の図６に開示されているようなコンパレータを用いて電流の流れる方向を検出して逆流防止機能を発動するように構成されたレギュレータは、コンパレータが持っている入力オフセットにより逆流を正確に検出することが困難であるという不具合がある。具体的には、特許文献１の図６に開示されている逆流防止回路は、ロウ側のスイッチＭＯＳ（同期整流用スイッチング素子）のソース・ドレイン間電圧をコンパレータでモニタして電流の向きを検出し、逆流を検出したならロウ側のスイッチＭＯＳをオフするというものである。そのため、スイッチＭＯＳのオン抵抗が大きいほど逆流の検出は容易となる。

しかし、スイッチＭＯＳのオン抵抗が大きいと通常動作時の電力損失が大きくなってしまうため、一般にはスイッチＭＯＳのオン抵抗が小さくなるように設計される。一方、コンパレータは製造ばらつきによって入力オフセットがばらつくことが多い。その結果、入力オフセットの大きなコンパレータにあっては検出すべき電圧が入力オフセットに埋もれてしまい、検出ができない事態が発生する場合がある。

例えば、コンパレータの入力オフセットは一般に±３ｍＶ程度あるので、仮にスイッチＭＯＳのオン抵抗を１．４ｍΩ、ドレイン電流を１Ａに設定したとすると、ソース・ドレイン間電圧はわずか１．４ｍＶしか得られないため、逆流の発生を検出することができないという課題がある。また、従来の同期整流型スイッチングレギュレータは、軽負荷時の電力効率が悪いという課題があった。

この発明の目的は、コンパレータを用いて軽負荷時にコイル（インダクタンス素子）に流れる逆流を正確に検出して逆流を防止することが可能でありしかも電力効率の良好な同期整流型スイッチングレギュレータを構成するための電源制御装置および電源用電子部品（電源ドライバモジュール）並びにそれを用いた電源装置を提供することにある。

この発明の他の目的は、軽負荷時における電力損失が少なく変換効率の良好な同期整流型スイッチングレギュレータを構成するための電源制御装置および電源用電子部品並びにそれを用いた電源装置を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、インダクタンス素子（コイル）に逆向きの電流が流れる状態を検出可能な逆流検出回路とその逆流を防止する機能を備えた同期整流型のスイッチングレギュレータにおいて、同期整流用スイッチング素子（ロウ側のスイッチング素子）を複数の並列トランジスタで構成して、軽負荷時には並列トランジスタのうち常時オフ状態のものを多くするようにしたものである。

上記した手段によれば、軽負荷時には同期整流用スイッチング素子のうちオン・オフ駆動されないものが多くなるため、軽負荷時に同期整流用スイッチング素子を駆動するのに要するドライブ損失を少なくしてレギュレータの効率を向上させることができる。また、軽負荷時には並列トランジスタのうち常時オフ状態のものを多くなるため、逆流検出にコンパレータを使用する場合に、軽負荷時における同期整流用スイッチング素子のオン抵抗を大きくして電位差を大きく見せることができ、それによってコンパレータの入力オフセットによって逆流の検出が困難になるのを防止することができる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、コンパレータを用いて軽負荷時にコイル（インダクタンス素子）に流れる逆流を正確に検出して逆流を防止することが可能であるとともに、軽負荷時における電力損失が少ない同期整流型のスイッチングレギュレータを実現することができ、その結果、電源装置の変換効率を向上させて電池消耗を減らし、スリープモードのような軽負荷状態を有する携帯用電子機器を電池により長時間駆動可能な電源装置を提供することができるようになる。

以下、本発明の好適な実施例を図面に基づいて説明する。
図１は本発明を適用した電源用電子部品とそれを用いた同期整流型ＤＣ−ＤＣコンバータとしての降圧型スイッチングレギュレータの一実施例を示す。
図１において、破線１００で囲まれた回路部分は、駆動用半導体集積回路（ドライバＩＣ）で単結晶シリコンのような１個の半導体チップ上に形成されている。ＳＷ１，ＳＷ２はパワーＭＯＳＦＥＴなどの半導体素子からなるスイッチング素子で、このスイッチング素子ＳＷ１，ＳＷ２と上記駆動用ＩＣ１００とが１個のパッケージ内に実装されて電源ドライバモジュール（一点鎖線Ａで囲まれた部分）として構成されている。Ｌ１，ＣLはコイルや容量などディスクリートの電子部品で、上記モジュールに外付け素子として接続される。

なお、本明細書においては、周縁部に導電性の端子が設けられたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されてボンディングワイヤやプリント配線で各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。

本実施例のスイッチングレギュレータは、電池２００などから供給される直流電圧が入力される上記モジュールの電圧入力端子Ｖｉｎと接地点（基準電位端子）ＧＮＤとの間に、上記スイッチング素子ＳＷ１，ＳＷ２が直列に接続され、該スイッチング素子ＳＷ１とＳＷ２の接続ノードＮ０に接続された出力端子ＯＵＴに一方の端子が接続されたインダクタンス素子としてのコイルＬ１と、コイルＬ１の他方の端子と接地点との間に接続された平滑容量ＣLとから構成されている。

駆動用ＩＣ１００は、上記スイッチング素子ＳＷ１，ＳＷ２のゲートに印加されてこれらをオン、オフ制御する駆動信号を生成するスイッチング制御回路１１０と、外部の電源制御用ＩＣ３００から入力されるＰＷＭパルスを受けてＳＷ１，ＳＷ２の駆動信号の元になるＰＷＭ制御パルスＰpwm，／Ｐpwmを生成して上記スイッチング制御回路１１０へ供給するインプットロジック１２０と、ノードＮ０から接地電位ＧＮＤへ向かう電流（以下、これを逆流と称する）を検出する逆流検出回路１３０とを備えている。なお、図示しないが、ＳＷ１の駆動信号はＳＷ２の駆動信号よりもレベルの高い信号であり、スイッチング制御回路１１０またはインプットロジック１２０には、ＰＷＭ制御パルスＰpwmまたはＳＷ１の駆動信号をレベルシフトする回路が設けられる。パルス／ＰpwmはＰpwmと逆相のパルスである。

特に制限されるものでないが、この実施例においては、ハイ側のスイッチング素子ＳＷ１とロウ側のスイッチング素子ＳＷ２は共にｎチャネル型ＭＯＳＦＥＴで構成されている。ハイ側のスイッチング素子ＳＷ１としてｐチャネル型ＭＯＳＦＥＴを用いるようにしても良い。本実施例では、ロウ側のスイッチング素子ＳＷ２は、並列接続された２つのＭＯＳＦＥＴ Ｑ２ａ，Ｑ２ｂにより構成されている。Ｑ２ａとＱ２ｂはサイズ（ゲート幅）が９：１のような大きさとなるように設定されている。なお、ハイ側のＭＯＳＦＥＴ Ｑ１とＱ２ａ＋Ｑ２ｂとのサイズ比はおよそ１：２である。

パワーＭＯＳＦＥＴのようなサイズの大きなＭＯＳＦＥＴは、１つの半導体チップ上に数１０００〜数１００００個の単位ＭＯＳＦＥＴを並べて形成しておいて、それらのゲート同士とドレイン同士とソース同士をそれぞれ配線パターンもしくは電極により相互に結合することによってあたかも１つのＦＥＴとして動作するように構成したものが提供されている。そのようなパワーＭＯＳＦＥＴを使用する場合、数１０００〜数１００００個の単位ＭＯＳＦＥＴを９：１のような比率になるように２つのグループに分け、それぞれのグループの単位ＭＯＳＦＥＴを並列結合したものを、上記ＭＯＳＦＥＴ Ｑ２ａ，Ｑ２ｂとして用いるようにすることができる。

上記電源制御用ＩＣ３００は、例えば所定の周波数の三角波信号を発生する回路と、発生された三角波信号と出力のフィードバック電圧とを比較して電位差に応じたパルス幅を有するＰＷＭ制御パルスＰpwmを生成するＰＷＭコンパレータなどから構成され、出力電圧Ｖoutが下がるとＰＷＭパルスのパルス幅を広げ、逆に出力電圧Ｖoutが上がるとＰＷＭパルスのパルス幅を狭めるように動作する。つまり、出力電圧Ｖoutのレベルに応じてＰＷＭパルスのデューティ比が変化し、出力電圧Ｖoutが下がるとハイ側のスイッチング素子ＳＷ１のオン時間を長くし、出力電圧Ｖoutが上がるとロウ側のスイッチング素子ＳＷ２のオン時間を長くして、出力電圧Ｖoutを一定に保つフィードバック制御を行なう。

スイッチング制御回路１１０は、上記インプットロジック１２０により生成されたＰＷＭ制御パルスＰpwmを受けてハイ側のスイッチング素子ＳＷ１のゲート端子に印加する駆動信号を出力するバッファ１１１と、上記逆電流検出回路１３０の出力信号ＲＣとチップ外部からのモード制御信号ＳＭＯＤとの論理和をとるＯＲゲート回路１１２と、該ＯＲゲート回路１１２の出力とインプットロジック１２０からのＰＷＭ制御パルス／Ｐpwmとの論理積をとるＡＮＤゲート回路１１３と、ＰＷＭ制御パルス／Ｐpwmと上記モード制御信号ＳＭＯＤとの論理積をとるＡＮＤゲート回路１１４と、ＡＮＤゲート１１３，１１４の出力をそれぞれ受けてロウ側のスイッチＭＯＳＦＥＴ Ｑ２ａ，Ｑ２ｂのゲート端子に印加する駆動信号を出力するバッファ１１５，１１６とから構成されている。モード制御信号ＳＭＯＤは、システムが軽負荷となるスリープモードにあるのか通常負荷となるアクティブモードにあるのかを示す信号で、ハイレベルの時はアクティブモード、ロウレベルの時はスリープモードを示す。

上記スイッチング素子ＳＷ１とＳＷ２は、インプットロジック１２０からのＰＷＭ制御パルスＰpwm，／Ｐpwmにより相補的にオン、オフされるつまり一方がオンのときは必ず他方はオフ状態にされるとともに、上記バッファ１１１，１１５，１１６はスイッチング素子ＳＷ１とＳＷ２が同時にオン状態にされて貫通電流が流れるのを防止するためのデッドタイムを含むゲート駆動信号を生成してＳＷ１とＳＷ２（Ｑ２ａ，Ｑ２ｂ）に与える。

上記逆流検出回路１３０は、スイッチング素子ＳＷ１とＳＷ２の接続ノードＮ０の電位ＶLXと接地電位ＧＮＤのような所定の参照電圧とを比較する逆流検出用のコンパレータ１３１と、逆流検出状態を所定時間保持するフリップフロップやカウンタ、これらの回路をリセットする信号を生成するリセット回路などからなる逆流フラグ回路１３２とにより構成されている。

モード制御信号ＳＭＯＤがロウレベルにされているスリープモードで、逆流検出回路１３０がノードＮ０の電位ＶLXを監視して逆流を検出しその出力ＲＣがハイレベルに変化すると、上記スイッチング制御回路１１０のＯＲゲート回路１１２の出力がロウレベルに変化してＡＮＤゲート回路１１３が閉じられる。そのため、軽負荷時にコイルに逆流が発生すると、インプットロジック１２０からＡＮＤゲート回路１１２にＰＷＭ制御パルス／Ｐpwmが入ってきてもロウ側のスイッチング素子ＳＷ２のＭＯＳＦＥＴ Ｑ２ｂにはゲート駆動信号が供給されなくなって、Ｑ２ｂはオフ状態にされる。

一方、ＭＯＳＦＥＴ Ｑ２ａはモード制御信号ＳＭＯＤがスリープモードを示すロウレベルにされているとＡＮＤゲート回路１１４が閉じられるため、逆流の検出の有無にかかわらずゲート駆動信号が遮断され、常時オフの状態にされる。モード制御信号ＳＭＯＤがハイレベルにされるアクティブモードでは、逆流の検出の有無にかかわらずＡＮＤゲート回路１１３，１１４が開かれ、ＰＷＭ制御パルス／Ｐpwmがバッファ１１４，１１５に供給されてＱ２ａ，Ｑ２ｂが同時にオン、オフ駆動される。

つまり、この実施例のスイッチングレギュレータは、通常の負荷時（アクティブモード時）にはロウ側のスイッチング素子ＳＷ２のＭＯＳＦＥＴ Ｑ２ａとＱ２ｂの両方が駆動されるが、軽負荷時（スリープモード時）には一方のＭＯＳＦＥＴ Ｑ２ｂのみがオン・オフ駆動されるようになる。これにより、軽負荷時にはロウ側のスイッチング素子ＳＷ２のオン抵抗が増加して、スイッチング素子ＳＷ１とＳＷ２の接続ノードＮ０の電位ＶLXの変動幅がＱ２ａとＱ２ｂの両方が駆動される場合よりも大きくなるので、コンパレータ１３１に入力オフセットがあっても逆流状態を検出することができるようになる。

次に、上記実施例を適用したスイッチングレギュレータと、逆流防止機能を持たないタイプのレギュレータの通常負荷時と軽負荷時の動作を、図２〜図４のタイミングチャートを用いて説明する。図２〜図４のうち図２は両タイプ共通の通常負荷時の動作タイミング、図３は逆流防止機能を持たないタイプのレギュレータの軽負荷時の動作タイミング、図４は実施例を適用したレギュレータの軽負荷時の動作タイミングをそれぞれ示す。なお、図２〜図４では明示されていないが、スイッチング素子ＳＷ１とＳＷ２をオン、オフ駆動する信号は、貫通電流を防止するためハイレベルの期間が重ならないようにするデッドタイムが設けられている。

図２〜図４に示されているように、ＰＷＭ制御パルスＰpwmがハイレベルの期間Ｔ１の間は、ハイ側のスイッチング素子ＳＷ１がオン、ロウ側のスイッチング素子ＳＷ２がオフされる。この間、スイッチング素子ＳＷ１とＳＷ２の接続ノードＮ０の電位ＶLXには入力電圧Ｖｉｎ（１２Ｖ）が印加され、スイッチング素子ＳＷ１からコイルＬ１へ向かう電流Ｉ１が流され、コイルＬ１に流れる電流ＩLが徐々に増加する。このとき、通常負荷であれば、いずれのタイプのレギュレータでも、コイルＬ１に流される電流ＩLは正つまり順方向（負荷に向かう方向）であるが、軽負荷であると出力電流Ｉoutが小さいため、逆流防止機能がないタイプのレギュレータでは、図３のＴ３の期間のようにコイルＬ１に逆方向つまり負の電流−ＩLが流れることとなる。

一方、上記実施例を適用したレギュレータでは、軽負荷であると図４に示されているように、タイミングｔ１でハイ側のスイッチング素子ＳＷ１がオフ、ロウ側のスイッチング素子ＳＷ２がオンされると、コイルに電流が流れ続けようとするため、ＳＷ１とＳＷ２の接続ノードＮ０の電位ＶLXが負に下がりその後次第に上昇する。そして、コイルＬ１の電流ＩLの向きが反転するタイミングｔ２でノードＮ０の電位ＶLXが０Ｖ（＝ＧＮＤ）になってコンパレータ１３１の出力が反転することにより、逆流防止機能が働いてロウ側のスイッチング素子ＳＷ２もオフの状態にされる。

これによって、接続ノードＮ０がフローティングとなり、コイルＬ１のインダクタンス成分とノードＮ０の寄生容量との共振作用で、ノードＮ０の電位ＶLXは出力電圧Ｖoutを中心にリンギングを起こすが、図４の期間Ｔ３のように、コイルＬ１に流れる電流ＩLは負にならないつまり逆方向のコイル電流が流れない。このように、逆方向の電流が防止されることによって、無駄な電流がコイルから接地点へ流れて電力効率が低下するのが回避される。

ところで、図４に示されている接続ノードＮ０の電位ＶLXの波形において、この波形のタイミングｔ１での落ち込みが深いほど波形の傾きが大きくなってコンパレータ１３１による検出が容易となることが分かる。逆に言えば、タイミングｔ１でのＶLXの０Ｖからの落ち込み量Ｖｄがコンパレータ１３１の入力オフセットよりも小さいと、コンパレータ１３１によりゼロクロス点を検出することができない。

しかるに、上記実施例のレギュレータでは、ロウ側のスイッチング素子ＳＷ２を、並列接続された２つのＭＯＳＦＥＴ Ｑ２ａ，Ｑ２ｂで構成し、軽負荷となるスリープモード時にはモード制御信号ＳＭＯＤによってロウ側のスイッチング素子ＳＷ２の２つのＭＯＳＦＥＴのうちＱ２ａを常にオフの状態にさせるようにしているため、電流が流れるのはＱ２ｂのみとなり、ＳＷ２のオン抵抗がＱ２ａ，Ｑ２ｂ両方をオンさせる通常モード時よりも大きくなる（実施例では１０倍）。その結果、Ｑ２ｂのオン時（タイミングｔ１）の接続ノードＮ０の電位ＶLXの落ち込みが深くなって、コンパレータ１３１によるゼロクロス点の検出が容易となる。

次に、前記実施例のスイッチングレギュレータの電力効率について、従来のタイプのレギュレータと比較して説明する。
図５は、実施例を適用したスイッチングレギュレータと、従来タイプのレギュレータについてシミュレーションを行なって得られた電力効率を、横軸に出力電流Ｉoutをとって示したものである。なお、シミュレーションでは、入力電圧Ｖｉｎを１２Ｖ、出力電圧Ｖoutを１．３Ｖ、ＰＷＭ制御パルスの周波数を５００ｋＨｚ、コイルＬのインダクタンスを０．４５μＨとした。

図５において、□印は逆流防止機能を持たないタイプのレギュレータの電力効率をプロットしたもの、◆印は逆流防止機能を有するがロウ側のスイッチング素子ＳＷ２をＱ２ａとＱ２ｂに分けないタイプのレギュレータの電力効率をプロットしたもの、△印は実施例を適用したレギュレータにおいて逆流防止を行ないかつ出力電流Ｉoutが少ない領域つまり軽負荷時にロウ側のスイッチング素子ＳＷ２のＱ２ａをオフ状態にしてＱ２ｂのみオン・オフ動作させるようにした場合の電力効率をプロットしたものである。

図５より、実施例を適用したレギュレータは、出力電流Ｉoutが少ない領域つまり軽負荷時における電力効率が、例えばＩout＝０．３Ａのときで１０％近く改善していることが分かる。なお、図５において、◆印の従来タイプのものの方が△印の実施例のものよりも、出力電流Ｉoutが多い領域つまり重負荷時に効率が高くなっているのは、従来タイプではロウ側のスイッチング素子ＳＷ２のＭＯＳＦＥＴを分けないで実施例のＭＯＳＦＥＴ Ｑ２ａとＱ２ｂを合わせた大きさの素子を使用しているためである。

上記のように、軽負荷時にロウ側のスイッチング素子ＳＷ２のＱ２ａをオフ状態にしてＱ２ｂのみ動作させるようにした場合にレギュレータの電力効率が向上するのは、ＳＷ２の電力損失が減少するためである。

図６（Ａ）には、ＭＯＳＦＥＴ Ｑ２ａとＱ２ｂの両方を動作させるようにした場合におけるＳＷ２の電力損失を、図６（Ｂ）にロウ側のスイッチング素子ＳＷ２のＱ２ａをオフ状態にしてＱ２ｂのみ動作させるようにした場合におけるＳＷ２の電力損失を、それぞれ横軸に出力電流Ｉoutをとって示す。シミュレーション条件は、入力電圧Ｖｉｎを１２Ｖ、出力電圧Ｖoutを１．３Ｖ、ＰＷＭ制御パルスの周波数を５００ｋＨｚ、コイルＬのインダクタンスを０．４５μＨ、ゲート・ソース間電圧を５Ｖとした。また、ＭＯＳＦＥＴ ＱａとＱｂのサイズ比は９：１とし、Ｑ２ｂはそのオン抵抗が２７ｍΩ、等価入力容量Ｃissが６６７ｐＦなる特性のものを使用した。従って、Ｑ２ａとＱ２ｂの両方を動作させるようにした場合におけるオン抵抗は２．７ｍΩ、等価入力容量Ｃissは６６６７ｐＦとなる。

図６（Ａ），（Ｂ）において、一点鎖線ＢはＭＯＳＦＥＴのオン抵抗による損失を、破線ＣはＭＯＳＦＥＴの駆動に伴う損失を、実線Ａはそれらの合わせたトータルの損失を表わす。駆動損失は等価入力容量Ｃissと電圧Ｖgsの２乗と動作周波数ｆに比例し、電流Ｉoutには依存しないので、破線Ｃはどちらも一定である。ただし、図６（Ａ）の方が駆動するＭＯＳＦＥＴのサイズは大きくなるため、破線Ｃは図６（Ｂ）のものよりも高い位置にある。

また、Ｑ２ａとＱ２ｂの両方を動作させる場合、オン抵抗Ｒｏｎは小さいが寄生容量Ｃissは大きいため、図６（Ａ）のように、トータル損失の大部分を駆動損失が占めることとなる。一方、Ｑ２ｂのみを動作させる場合、寄生容量Ｃissは小さいがオン抵抗Ｒｏｎは大きいため、図６（Ｂ）のように、トータル損失の大部分を抵抗損失が占めることとなる。図６（Ａ），（Ｂ）より、実施例のレギュレータにおいては、出力電流Ｉoutが１．４Ａ以下ではＱ２ｂのみを動作させる場合の方が両方動作させる場合よりもトータル損失が少なくなることが分かる。

さらに、ハイ側のスイッチング素子ＳＷ１に着目すると、そのターンオン損失もノードＮ０の等価容量と電圧の２乗と動作周波数に比例する。また、実施例のレギュレータのように、逆流防止機能を設けて負の電流が流れないようにしてやると、スイッチング素子ＳＷ１とＳＷ２の接続ノードＮ０の電位ＶLXが相対的に高くなる。そのため、ＭＯＳＦＥＴ Ｑ１のターンオン時のドレインソース間の電圧が小さくなるので、ハイ側のＭＯＳＦＥＴ Ｑ１のターンオン損失も逆流防止機能のないレギュレータに比べて少なくなるという利点がある。

このことは、ＭＯＳＦＥＴ Ｑ１がターンオンする際に、逆流防止しない図４では接続ノードＮ０の電位ＶLXが０Ｖから１２Ｖまで上昇するのに対し、逆流防止する図５では接続ノードＮ０の電位ＶLXが出力電圧Ｖout（１．３Ｖ）から１２Ｖまで上昇するにすぎず変化が少ないことからも分かる。実施例では、入力電圧Ｖｉｎが１２Ｖで出力電圧Ｖoutが１．３Ｖであるため、ハイ側のＭＯＳＦＥＴ Ｑ１の駆動損失を減らす効果はロウ側のＭＯＳＦＥＴ Ｑ２の駆動損失を減らす効果に比べて小さいが、出力電圧Ｖoutがさらに高くなればハイ側のＭＯＳＦＥＴ Ｑ１の駆動損失を減らす効果は相当大きくなる。

なお、実施例においては、ロウ側のスイッチング素子ＳＷ２のみを２つに分けて軽負荷時に一方を常時オフとし、ハイ側のスイッチング素子ＳＷ１については２つに分けていないのは、もともとＳＷ１のゲート容量がＳＷ２に比べて小さいのでＳＷ１のゲート駆動損失を無視できるのと、コンパレータ１３１による逆流検出を確実にする点を重視しているためである。従って、軽負荷時の電力効率を向上させる点もさらに重視するならば、ハイ側のスイッチング素子ＳＷ１も２つに分けて、軽負荷時に一方を常時オフにするように構成しても良い。

以上本発明の第１の実施例を説明したが、他の実施例として前記実施例のようにロウ側のスイッチング素子ＳＷ２を２つのＭＯＳＦＥＴ Ｑ２ａ，Ｑ２ｂで構成して軽負荷時に一方のみ動作させる代わりに、スイッチング素子ＳＷ２を１つのＭＯＳＦＥＴ Ｑ２で構成して軽負荷時にＱ２のゲート駆動電圧を下げるようにしても良い。このようにしても、軽負荷時にスイッチング素子ＳＷ２のオン抵抗を大きくしてコンパレータ１３１による逆流検出を確実に行なえるようにすることができるとともに、ＳＷ２の駆動損失は前述したように駆動電圧の２乗に比例するので、軽負荷時の電力効率を向上させることができる。

さらに、前記第１の実施例では駆動用ＩＣ１００が外部からモード制御信号ＳＭＯＤをもらって、軽負荷時にロウ側のスイッチング素子ＳＷ２の２つのＭＯＳＦＥＴのうち一方Ｑ２ａを常時オフにするように構成したが、駆動用ＩＣ１００もしくはコントロールＩＣ３００に出力電流Ｉoutを検出する回路を設けて、例えばＩoutが１Ａ以下のような軽負荷時にはロウ側のスイッチング素子ＳＷ２の２つのＭＯＳＦＥＴのうち一方Ｑ２ａを常時オフにするように構成しても良い。

図７は本発明に係る電源ドライバモジュールを複数個使用したマルチフェーズ型の電源装置の構成例を示す。
図７の電源装置は、１つのスイッチングレギュレータの電流供給能力よりも大きい電流を必要とする負荷や非常に安定した電源電圧を必要とする負荷に適したシステムである。図７において、符号１００Ａ，１００Ｂ……１００Ｎが付されているのは、それぞれが図１に示されているような構成を有する駆動用ＩＣであり、これらの駆動用ＩＣとスイッチング素子ＳＷ１，ＳＷ２を有する複数の電源ドライバモジュールが１つのＰＷＭコントロールＩＣ３００によってＰＷＭ駆動制御される。図示しないが、ロウ側のスイッチング素子ＳＷ２は２個の並列ＭＯＳＦＥＴ Ｑ２ａ，Ｑ２ｂによって構成されている。

そして、各電源ドライバモジュールによって電流が流されるコイルＬ１，Ｌ２，……ＬＮには、安定化容量ＣL1，ＣL2，……ＣLNが接続されている。また、これらの容量によって安定化された電圧Ｖoutが共通の負荷（例えばＣＰＵを有するマイクロコンピュータシステム）ＬＯＡＤに供給されるとともに、ＰＷＭコントロールＩＣ３００にフィードバックされている。フィードバックする電圧は、出力端子−接地点間に設けられた直列抵抗で分圧した電圧であっても良い。

ＰＷＭコントロールＩＣ３００は、フィードバックされた出力電圧Ｖoutに基づいて該電圧が目標電圧となるように系全体としてのＰＷＭ制御パルスのデューティを決定するとともに、各駆動用ＩＣ１００Ａ，１００Ｂ……１００Ｎに供給するＰＷＭ制御パルスPWM_1，PWM_2，……PWM_Nの位相をずらすようにしている。これによって、各レギュレータのコイルＬ１，Ｌ２，……ＬＮから出力される電流のピークがシフトされて、レギュレータが１つの場合よりも安定した電流が負荷ＬＯＡＤに供給されるようになる。また、このシステムでは、特に制限されるものでないが、負荷のＣＰＵからＰＷＭコントロールＩＣ３００へモードを示す信号もしくはコードＭＯＤＥが送られ、ＰＷＭコントロールＩＣ３００がこれを判別もしくはデコードして各駆動用ＩＣ１００Ａ，１００Ｂ……１００Ｎへモード制御信号ＳＭＯＤを供給し、軽負荷時に各駆動用ＩＣではロウ側のスイッチング素子ＳＷ２の一方のトランジスタを常時オフにするようにされる。

また、ＰＷＭコントロールＩＣ３００は、スリープモードにおいては各駆動用ＩＣ１００Ａ〜１００Ｎの個々のＰＷＭ制御パルスPWM_1,PWM_2,……PWM_Nの周波数を下げるように構成してもよい。これによって、軽負荷時の電力効率をさらに向上させることができる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例のスイッチングレギュレータにおいては、ＰＷＭコントロールＩＣから駆動用ＩＣに供給する周波数一定の制御パルスのデューティを変化させて出力電圧を制御するＰＷＭ駆動制御を行なうように構成されていると説明したが、ＰＷＭ制御に限定されず、出力電圧に応じてスイッチング素子ＳＷ１，ＳＷ２の制御信号の立ち下がりおよび立ち上がりタイミングを変化させるように構成されている場合にも適用することができる。

また、前記実施例においては、駆動用ＩＣ１００とスイッチング素子ＳＷ１，ＳＷ２が別個の半導体チップに形成されていると説明したが、これらは同一の半導体チップに形成されていても良いことはいうまでもない。また、実施例においては、１つの駆動用ＩＣ１００と１組のスイッチング素子ＳＷ１，ＳＷ２を１つのパッケージに実装してモジュールを構成しているが、２組以上のスイッチング素子ＳＷ１，ＳＷ２とこれらを駆動可能な駆動用ＩＣ１００を１つのパッケージに実装してマルチフェーズ用のモジュールとして構成しても良い。

さらに、前記実施例においては、ロウ側のスイッチング素子ＳＷ２を並列接続の２個のＭＯＳＦＥＴ Ｑ２ａ，Ｑ２ｂで構成しているが、ＳＷ２を３個以上のトランジスタで構成して、負荷に応じて負荷が軽くなるほどの常時オフ状態のトランジスタが多くなるように制御することも可能である。

また、前記実施例においては、ロウ側のスイッチング素子ＳＷ２のＭＯＳＦＥＴ Ｑ２ａとＱ２ｂのサイズ比を９：１とすると説明したが、このサイズ比は使用するＭＯＳＦＥＴの特性や変換する電圧等の条件によって最適な値が異なるので、システムに応じて適宜変更される。

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である降圧型のスイッチングレギュレータについて説明したが、昇降圧型の同期整流スイッチングレギュレータなどにも利用することができる。

本発明を適用した電源用電子部品とそれを用いた降圧型同期整流スイッチングレギュレータの一実施例を示す回路構成図である。 実施例を適用したスイッチングレギュレータと従来タイプのレギュレータの通常負荷時における信号のタイミングを示すタイミングチャートである。 逆流防止機能を持たないタイプのレギュレータの軽負荷時における信号のタイミングを示すタイミングチャートである。 実施例を適用したスイッチングレギュレータの軽負荷時における信号のタイミングを示すタイミングチャートである。 実施例を適用したスイッチングレギュレータと、ロウ側のスイッチング素子ＳＷ２をＱ２ａとＱ２ｂに分けない従来タイプのレギュレータについてシミュレーションを行なって得られた電力効率を、横軸に出力電流Ｉoutをとって示した特性図である。 図６（Ａ）はハイ側とロウ側の両方のスイッチング素子を動作させるようにした場合におけるロウ側の両方のスイッチング素子の電力損失を、図６（Ｂ）はロウ側のスイッチング素子の一方のトランジスタをオフ状態にして他方のトランジスタのみ動作させるようにした場合におけるロウ側のスイッチング素子の電力損失を、それぞれ横軸に出力電流Ｉoutをとって示す特性図である。 本発明に係る電源ドライバモジュールを複数個使用したマルチフェーズ型の電源装置の構成例を示すブロック図である。

符号の説明

１００ 駆動用半導体集積回路
１１０ スイッチング制御回路
１２０ インプットロジック回路
１３０ 逆流検出回路
ＳＷ１ ハイ側のスイッチング素子
ＳＷ２ ロウ側のスイッチング素子
Ｑ２ａ，Ｑ２ｂ 並列トランジスタ
Ｌ１ インダクタンス素子（コイル）
ＣＬ 平滑容量

Claims (12)

1. 電圧入力端子と基準電位端子との間に直列に接続された第１のスイッチング素子および第２のスイッチング素子を相補的にオン、オフ制御して、前記第１および第２のスイッチング素子の接続ノードに接続されるインダクタンス素子に対して電流を流して前記電圧入力端子に印加されている入力電圧を変換した出力電圧を出力させるとともに、前記第２のスイッチング素子の逆流状態を検出する逆流検出回路を備え、
   前記逆流検出回路は、前記第１のスイッチング素子と前記第２のスイッチング素子との前記接続ノードの電位と所定の電位とを比較して前記逆流状態を検出するコンパレータを有し、
   前記第２のスイッチング素子は、並列接続された２個のトランジスタにより構成され、
   前記並列接続された２個のトランジスタは、サイズの大きな第１トランジスタと、サイズの小さな第２トランジスタとにより構成され、
   前記サイズの大きな前記第１トランジスタは、軽負荷状態の場合には、前記逆流検出回路の前記コンパレータによる前記逆流状態の検出の有無にかかわらずオフ状態とされ、
   前記サイズの小さな前記第２トランジスタは、軽負荷状態の場合で、かつ、前記逆流検出回路の前記コンパレータが前記逆流状態を検出した場合には、オフ状態とされることを特徴とする電源制御装置。
2. 前記第１トランジスタと前記第２トランジスタは、それぞれｎチャネル型の第１ＭＯＳＦＥＴとｎチャネル型の第２ＭＯＳＦＥＴとされ、
   前記第１ＭＯＳＦＥＴのゲート幅は、前記第２ＭＯＳＦＥＴのゲート幅より大きいことを特徴とする請求項１に記載の電源制御装置。
3. 前記第１のスイッチング素子は、ｎチャネル型の第３ＭＯＳＦＥＴとされ、
   前記第３ＭＯＳＦＥＴのゲート幅は、前記第１ＭＯＳＦＥＴと前記第２ＭＯＳＦＥＴの合計のゲート幅より、小さくされたことを特徴とする請求項２に記載の電源制御装置。
4. 外部から供給される負荷の軽重を示す制御信号を受ける端子を更に備え、
   前記制御信号が軽負荷状態に相当する状態にあることを示す場合には、前記第１トランジスタがオフ状態に制御され、
   前記制御信号が軽負荷状態に相当する状態にあることを示し、かつ、前記逆流検出回路が前記逆流状態を検出した場合には、前記第２トランジスタがオフ状態に制御されることを特徴とする請求項１に記載の電源制御装置。
5. 電圧入力端子と基準電位端子との間に直列に接続された第１のスイッチング素子および第２のスイッチング素子と、これらのスイッチング素子を相補的にオン、オフ制御する駆動用半導体集積回路とが１つのパッケージに実装されてなり、前記第１および第２のスイッチング素子の接続ノードに接続されるインダクタンス素子に対して電流を流して前記電圧入力端子に印加されている入力電圧を変換した出力電圧を出力させる電源用電子部品であって、
   前記第２のスイッチング素子は、並列接続された２個のトランジスタにより構成され、
   前記駆動用半導体集積回路は、前記第２のスイッチング素子の逆流状態を検出する逆流検出回路を備え、
   前記逆流検出回路は、前記第１のスイッチング素子と前記第２のスイッチング素子の前記接続ノードの電位と所定の電位とを比較して逆流状態を検出するコンパレータを有し、
   前記並列接続された２個のトランジスタは、サイズの大きな第１トランジスタと、サイズの小さな第２トランジスタとにより構成され、
   前記サイズの大きな前記第１トランジスタは、軽負荷状態の場合には、前記逆流検出回路の前記コンパレータによる前記逆流状態の検出の有無にかかわらずオフ状態とされ、
   前記サイズの小さな前記第２トランジスタは、軽負荷状態の場合で、かつ、前記逆流検出回路の前記コンパレータが前記逆流状態を検出した場合には、オフ状態とされることを特徴とする電源用電子部品。
6. 前記第１トランジスタと前記第２トランジスタは、それぞれｎチャネル型の第１ＭＯＳＦＥＴとｎチャネル型の第２ＭＯＳＦＥＴとされ、
   前記第１ＭＯＳＦＥＴのゲート幅は、前記第２ＭＯＳＦＥＴのゲート幅より大きいことを特徴とする請求項５に記載の電源用電子部品。
7. 前記第１のスイッチング素子は、ｎチャネル型の第３ＭＯＳＦＥＴとされ、
   前記第３ＭＯＳＦＥＴのゲート幅は、前記第１ＭＯＳＦＥＴと前記第２ＭＯＳＦＥＴの合計のゲート幅より、小さくされたことを特徴とする請求項６に記載の電源用電子部品。
8. 外部から供給される負荷の軽重を示す制御信号を受ける端子を更に備え、
   前記制御信号が軽負荷状態に相当する状態にあることを示す場合には、前記第１トランジスタがオフ状態に制御され、
   前記制御信号が軽負荷状態に相当する状態にあることを示し、かつ、前記逆流検出回路が前記逆流状態を検出した場合には、前記第２トランジスタがオフ状態に制御されることを特徴とする請求項５乃至請求項７のいずれかに記載の電源用電子部品。
9. 請求項５乃至請求項８のいずれかに記載の電源用電子部品と、
   出力電圧に応じてデューティを調整したＰＷＭ制御パルスを生成して前記駆動用半導体集積回路に供給する制御用集積回路と、
   前記電源用電子部品の出力端子に一方の端子が接続されたインダクタンス素子と、
   前記インダクタンス素子の他方の端子に接続された平滑容量とを備えてなることを特徴とする電源装置。
10. 請求項８に記載の電源用電子部品と、
    出力電圧に応じてデューティを調整したＰＷＭ制御パルスを生成して前記駆動用半導体集積回路に供給する制御用集積回路と、
    前記電源用電子部品の出力端子に一方の端子が接続されたインダクタンス素子と、
    前記インダクタンス素子の他方の端子に接続された平滑容量とを備え、前記制御信号は前記制御用集積回路から前記駆動用半導体集積回路に供給されるように構成されていることを特徴とする電源装置。
11. 前記制御用集積回路１つに対して前記電源用電子部品が複数個接続され、
    前記制御用集積回路から前記複数の電源用電子部品に対して互いに位相の異なるＰＷＭ制御パルスが供給されることを特徴とする請求項１０に記載の電源装置。
12. 前記出力電圧は前記入力電圧よりも低いことを特徴とする請求項９乃至請求項１１のいずれかに記載の電源装置。

Images