JP4502845B2

JP4502845B2 - 光起電力素子

Info

Publication number: JP4502845B2
Application number: JP2005051174A
Authority: JP
Inventors: 朗寺川; 利夫浅海
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2005-02-25
Filing date: 2005-02-25
Publication date: 2010-07-14
Anticipated expiration: 2025-02-25
Also published as: CN100527447C; CN1825630A; JP2006237363A

Description

本発明は、半導体接合を用いた光起電力素子に関する。

近年、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜とのｐｎ接合を有する光起電力素子が開発されている。このような光起電力素子において、光電変換効率を向上させるためには、高い短絡電流Ｉｓｃおよび開放電圧Ｖｏｃを維持しつつ曲線因子Ｆ．Ｆ．を向上させる必要がある。

しかしながら、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜との接合部においては、界面準位が多数存在するため、キャリアの再結合が発生し、開放電圧Ｖｏｃが低下する。

そこで、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜との接合部におけるキャリア再結合を抑制するために、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜との間に実質的に真性な非晶質シリコン膜（ｉ型非晶質シリコン膜）が挿入されたＨＩＴ（真性薄膜を有するヘテロ接合：Heterojunction with Intrinsic Thin-Layer）構造を有する光起電力素子が提案されている（例えば、特許文献１）。

また、ｎ型単結晶シリコン基板の裏面側でのキャリア再結合を抑制するために、ｎ型単結晶シリコン基板の裏面にｉ型非晶質シリコン膜およびｎ型非晶質シリコン膜が形成されたＢＳＦ（Back Surface Field）構造を有する光起電力素子も知られている。

また、光起電力素子の光電変換率をさらに高めるためには、ｎ型単結晶シリコン基板の主面および裏面に形成される非晶質シリコン膜の面積をできるだけ大きくし、光生成キャリアの収集率を向上させればよい。つまり、ｎ型単結晶シリコン基板の主面および裏面の全域に非晶質シリコン膜を形成すればよい。

ところで、一般に、上記の非晶質シリコン膜の形成においては、プラズマＣＶＤ（化学蒸着）法が用いられる。ここで、ｎ型単結晶シリコン基板の主面の全域にプラズマＣＶＤ法によりｉ型非晶質シリコン膜およびｐ型非晶質シリコン膜を形成しようとすると、ｉ型およびｐ型非晶質シリコン膜がｎ型単結晶シリコン基板の側面および背面へ回り込むことがある。また、同様に、ｎ型単結晶シリコン基板の裏面の全域にプラズマＣＶＤ法によりｉ型非晶質シリコン膜およびｎ型非晶質シリコン膜を形成しようとすると、ｉ型およびｎ型非晶質シリコン膜がｎ型単結晶シリコン基板の側面および背面へ回り込むことがある。この場合、ｎ型単結晶シリコン基板の主面側のｐ型非晶質シリコン膜と裏面側のｎ型非晶質シリコン膜とがｎ型単結晶シリコン基板の側面において接触し、リーク電流が発生する。それにより、光起電力素子の光電変換率が低下する。

そこで、このような問題を解決するために、ｎ型単結晶シリコン基板の裏面側に形成されるｉ型非晶質シリコン膜およびｎ型非晶質シリコン膜の面積を小さくし、ｎ型単結晶シリコン基板の主面側のｐ型非晶質シリコン膜と裏面側のｎ型非晶質シリコン層との接触を防止した光起電力素子が提案されている（例えば、特許文献２）。
特開２００１−３４５４６３号公報特開２００１−４４４６１号公報

しかしながら、上記のような、ｎ型単結晶シリコン基板の裏面側に形成される非晶質シリコン膜の面積を小さくした光起電力素子においては、ｎ型単結晶シリコン基板の裏面の非晶質シリコン膜が形成されていない部分では、生成された光キャリアが収集されず、表面準位において再結合してしまう。特に、ｎ型非晶質シリコン膜側を光入射面とした場合、光起電力素子の出力電流が低下する。

本発明の目的は、出力特性が向上された光起電力素子を提供することである。

本明細書中における結晶系半導体には単結晶半導体および多結晶半導体が含まれるものとし、非晶質系半導体には非晶質半導体および微結晶半導体が含まれるものとする。

また、真性の非晶質系半導体膜とは、不純物が意図的にドープされていない非晶質系半導体膜であり、半導体原料に本来的に含まれる不純物または製造過程において自然に混入する不純物を含む非晶質系半導体膜も含む。

本発明に係る光起電力素子は、一導電型の結晶系半導体の第１の面上に、実質的に真性の第１の非晶質系半導体膜と、結晶系半導体と同じまたは逆の導電型の第２の非晶質系半導体膜と、透光性の第１の電極層とを順に備え、第１の非晶質系半導体膜及び第２の非晶質系半導体膜は、結晶系半導体上の所定幅の外周部を除く第１の領域に形成され、第１の電極層は、第２の非晶質系半導体膜上から結晶系半導体上の前記外周部に至る領域を覆い結晶系半導体の前記第１の面の端部の近傍まで形成されるものである。
また、本発明に係る光起電力素子は、一導電型の結晶系半導体の第１の面上に、実質的に真性の第１の非晶質系半導体膜と、結晶系半導体と同じまたは逆の導電型の第２の非晶質系半導体膜と、透光性の第１の電極層とを順に備え、第２の非晶質系半導体膜は、第１の非晶質系半導体膜上の所定幅の外周部を除く第２の領域に形成され、第１の電極層は、第２の非晶質系半導体膜上から第１の非晶質系半導体膜上の外周部に至る領域を覆うように形成されるものである。

本発明に係る光起電力素子においては、結晶系半導体の第１の面上に第１および第２の非晶質系半導体膜が形成され、第１の電極層が、第２の非晶質系半導体膜上から結晶系半導体または第１の非晶質系半導体膜上の外周部に至る領域を覆うように形成される。

この場合、第１の電極層が結晶系半導体または第１の非晶質系半導体膜上の外周部に形成されるので、結晶系半導体または第１の非晶質系半導体膜上の外周部において生成された光キャリアは第１の電極層に移動することができる。それにより、結晶系半導体または第１の非晶質系半導体膜上の外周部で表面準位において再結合する光キャリアを低減することができる。その結果、光起電力素子の出力特性が向上する。

第１の電極層側が主たる光入射面であってもよい。この場合、結晶系半導体の光入射面側に第１および第２の非晶質系半導体膜ならびに第１の電極層が形成されているので、結晶系半導体の光入射面側で生成された高濃度の光キャリアを効率よく収集することができる。それにより、光起電力素子の出力特性がさらに向上する。

光起電力素子は、結晶系半導体の第２の面上にさらに、実質的に真性の第３の非晶質系半導体膜と、第２の非晶質系半導体膜と逆の導電型の第４の非晶質系半導体膜と、第２の電極層とを順に備えてもよい。

この場合、結晶系半導体の第２の面上に第３の非晶質系半導体膜が形成されているので、第２の面上で光キャリアが表面準位において再結合することを防止することができる。また、第３の非晶質系半導体膜上に第４の非晶質系半導体膜が形成されているので、光キャリアの取り出し効率が向上する。これらの結果、光起電力素子の出力特性がさらに向上する。

結晶系半導体と第２の非晶質系半導体膜とが同じ導電型であってもよい。この場合、結晶系半導体と第４の非晶質系半導体膜とが逆の導電型を有することになる。また、光キャリアの生成は主に結晶系半導体の第２の面側で行われる。ここで、光が結晶系半導体の第１の面側から入射する場合には、第４の非晶質系半導体膜の膜厚を大きくしても、結晶系半導体に入射する光の量は低減されない。したがって、結晶系半導体の受光量を低減することなく第４の非晶質系半導体膜の膜厚を大きくすることができる。それにより、結晶系半導体と第４の非晶質系半導体膜とによるキャリアの取り出し効率を向上させることができる。その結果、光起電力素子の出力特性を向上させることができる。

第２の電極層は、第４の非晶質系半導体膜上の所定幅の外周部を除く領域に形成されてもよい。この場合、第２の電極層が結晶系半導体ならびに第３および第４の非晶質系半導体膜の側面まで形成されることを防止することができる。それにより、第１の電極層と第２の電極層とが接触することが防止されるので、リーク電流の発生を防止することができる。その結果、光起電力素子の出力特性がさらに向上する。

第２の電極層が形成される領域は、第１の電極層が形成される領域より小さくてもよい。この場合、第２の電極層が結晶系半導体ならびに第３および第４の非晶質系半導体膜の側面まで形成されることを確実に防止することができる。それにより、第１の電極層と第２の電極層とが接触することが確実に防止されるので、リーク電流の発生を確実に防止することができる。その結果、光起電力素子の出力特性が確実に向上する。

第３および第４の非晶質系半導体膜が形成される領域は、第１の電極層が形成される領域より大きくてもよい。この場合、結晶系半導体の第２の面で光キャリアが表面準位において再結合することを確実に防止することができる。それにより、光起電力素子の出力特性がさらに向上する。

本発明によれば、第１の電極層が結晶系半導体または第１の非晶質系半導体膜の外周部に形成されるので、結晶系半導体または第１の非晶質系半導体膜上の外周部において生成された光キャリアは第１の電極層に移動することができる。それにより、結晶系半導体または第１の非晶質系半導体膜上の外周部で表面準位において再結合する光キャリアを低減することができる。その結果、光起電力素子の出力特性が向上する。

以下、本発明の実施の形態について説明する。

（第１の実施の形態）
図１および図２は本発明の第１の実施の形態に係る光起電力素子の上面図および下面図である。

図１に示すように、光起電力素子１００は略正方形状を有するｎ型単結晶基板１を備える。ｎ型単結晶シリコン基板１１の主面（受光面）側には、後述する非晶質シリコン膜を介して表面電極１２が形成されている。表面電極１２上には、ストライプ状の複数のバスバー電極部１３が互いに平行に形成され、バスバー電極部１３と直交するようにストライプ状の複数のフィンガー電極部１４が互いに平行に形成されている。バスバー電極部１３およびフィンガー電極部１４が集電極１５を構成する。バスバー電極部１３の幅は、例えば１．５ｍｍであり、フィンガー電極部１４の幅は、例えば１００μｍであり、フィンガー電極部１４のピッチは、例えば２ｍｍである。

また、図２に示すように、ｎ型単結晶シリコン基板１１の裏面側には、後述する非晶質シリコン膜を介して裏面電極１６が形成されている。裏面電極１６上には、ストライプ状の複数のバスバー電極部１７が互いに平行に形成され、バスバー電極部１７と直交するようにストライプ状の複数のフィンガー電極部１８が互いに平行に形成されている。バスバー電極部１７およびフィンガー電極部１８が集電極１９を構成する。バスバー電極部１７の幅は、例えば３ｍｍであり、フィンガー電極部１８の幅は、例えば２００μｍであり、フィンガー電極部１８のピッチは、例えば１ｍｍである。

表面電極１２および裏面電極１６は、例えば、ＩＴＯ（インジウム錫酸化物）、ＳｎＯ₂（酸化錫）、ＺｎＯ（酸化亜鉛）等からなる透明電極であり、集電極１５，１９は、例えば、Ａｇ（銀）等の導電性粒子を含む導電性ペーストにより形成される。なお、表面電極１２側のみから光を入射させる場合は、裏面電極１６として透明でない金属電極を用いてもよい。

図３は、図１の光起電力素子１００のＡ−Ａ線断面図である。

図３に示すように、ｎ型単結晶シリコン基板１１の主面上の外周部の所定幅を除く領域にｉ型非晶質シリコン膜２１（ノンドープ非晶質シリコン膜）およびｎ型非晶質シリコン膜２２が順に形成されている。さらに、ｎ型単結晶シリコン基板１１の主面上でｉ型非晶質シリコン膜２１およびｎ型非晶質シリコン膜２２を覆うように表面電極１２が形成され、表面電極１２上に集電極１５が形成されている。なお、図３においては、集電極１５のバスバー電極部１４（図１参照）は図示されておらず、フィンガー電極部１３のみが図示されている。

また、ｎ型単結晶シリコン基板１１の裏面上の全域にｉ型非晶質シリコン膜２３およびｐ型非晶質シリコン膜２４が形成されている。さらに、ｐ型非晶質シリコン膜２４上の外周部の所定幅を除く領域に裏面電極１６が形成され、裏面電極１６上に集電極１９が形成されている。なお、図３においては、集電極１９のバスバー電極部１７（図２参照）は図示されておらず、フィンガー電極部１８のみが図示されている。この光起電力素子１００では、ｎ型単結晶シリコン基板１１が主たる発電層となる。

ここで、本実施の形態に係る光起電力素子１００においては、ｎ型単結晶シリコン基板１１において生成された電子は、ｎ型単結晶シリコン基板１１および高濃度にドープされたｎ型非晶質シリコン膜２２の二つの領域によって収集される。この場合、ｐ型非晶質シリコン膜２４による正孔の収集効率に比べ、ｎ型単結晶シリコン基板１１およびｎ型非晶質シリコン膜２２による電子の収集効率が高くなる。したがって、集電極１９に対して集電極１５の体積を小さくしても、正孔の収集効率に対する電子の収集効率が低下することを防止することができる。それにより、上記のように、バスバー電極部１７およびフィンガー電極部１８に比べて、バスバー電極部１３およびフィンガー電極部１４を細くすることができるとともに、フィンガー電極部１４の本数を少なくすることが可能になる。その結果、集電極１５によって遮蔽される光の量を低減することができるので、表面電極１２を通してｎ型単結晶シリコン基板１１に効率よく光を入射させることができる。

次に、光起電力素子１００の製造方法を説明する。まず、洗浄したｎ型単結晶シリコン基板１１を真空チャンバ内で加熱する。それにより、ｎ型単結晶シリコン基板１１の表面に付着した水分が除去される。

次に、真空チャンバ内にＳｉＨ₄（シラン）ガスを導入し、プラズマＣＶＤ（化学蒸着）法によりｎ型単結晶シリコン基板１１の裏面上の全域にｉ型非晶質シリコン膜２３を形成する。続いて、真空チャンバ内にＳｉＨ₄ガス、Ｈ₂ガスおよびＢ₂Ｈ₆（ジボラン）ガスを導入し、プラズマＣＶＤ法によりｉ型非晶質シリコン膜２３上にｐ型非晶質シリコン膜２４を形成する。

次いで、真空チャンバ内にＳｉＨ₄ガスを導入し、プラズマＣＶＤ法によりｎ型単結晶シリコン基板１１の主面上にｉ型非晶質シリコン膜２１を形成する。続いて、真空チャンバ内にＳｉＨ₄ガス、Ｈ₂ガスおよびＰＨ₃（ホスフィン）ガスを導入し、プラズマＣＶＤ法によりｉ型非晶質シリコン膜２１上にｎ型非晶質シリコン膜２２を形成する。ここで、ｉ型非晶質シリコン膜２１およびｎ型非晶質シリコン膜２２は、金属マスクをｎ型単結晶シリコン基板１１の外周部の所定幅の領域に配置することにより、ｎ型単結晶シリコン基板１１の主面上の外周部の所定幅を除く領域に形成される。それにより、ｉ型非晶質シリコン膜２１およびｎ型非晶質シリコン膜２２の一部がｎ型単結晶シリコン基板１１の側面に回り込むことを防止することができる。本実施の形態においては、例えば、ｎ型単結晶シリコン基板１１の外周部の２ｍｍの幅を除く領域にｉ型非晶質シリコン膜２１およびｎ型非晶質シリコン膜２２を形成する。

続いて、スパッタリング法により、ｐ型非晶質シリコン膜２４上に裏面電極１６を形成するとともに、ｎ型単結晶シリコン基板１１の主面上でｉ型非晶質シリコン膜２１およびｎ型非晶質シリコン膜２２を覆うように表面電極１２を形成する。

なお、表面電極１２は、金属マスクを用いることにより、ｎ型単結晶シリコン基板１１の主面の端部の近傍まで形成される。ここで、スパッタリング法は、プラズマＣＶＤ法に比べて製膜時の膜形成領域の制御が容易である。したがって、上記のようにｎ型単結晶シリコン基板１１の主面の端部の近傍まで表面電極１２を形成する場合でも、表面電極１２がｎ型単結晶シリコン基板１１の側面まで形成されることを防止することができる。

また、裏面電極１６は、金属マスクをｐ型非晶質シリコン膜２４の外周部の所定幅の領域に配置することにより、ｐ型非晶質シリコン膜２４の外周部の所定幅を除く領域に形成される。本実施の形態においては、裏面電極１６は、ｎ型単結晶シリコン基板１１上で表面電極１２が形成される領域よりも小さい領域に形成される。この場合、裏面電極１６の形成時に、裏面電極１６がｎ型単結晶シリコン基板１１の側面まで形成されることを確実に防止できる。

最後に、スクリーン印刷法により、表面電極１２および裏面電極１６上に集電極１５および集電極１９を形成する。

以上のように、本実施の形態に係る光起電力素子１００においては、ｉ型非晶質シリコン膜２１およびｎ型非晶質シリコン膜２２がｎ型単結晶シリコン基板１１上の外周部の所定幅を除く領域に形成されるので、製膜時にｉ型非晶質シリコン膜２３およびｐ型非晶質シリコン膜２４の一部がｎ型単結晶シリコン基板１１の側面に回り込んでも、ｎ型非晶質シリコン膜２２とｐ型非晶質シリコン膜２４とが接触することを防止することができる。それにより、リーク電流の発生を防止することができる。

また、表面電極１２は、スパッタリング法により形成されるので、表面電極１２がｎ型単結晶シリコン基板１１の側面まで形成されることが防止される。それにより、表面電極１２とｐ型非晶質シリコン膜２４とが接触することが防止されるので、リーク電流の発生を防止することができる。

また、裏面電極１６は、表面電極１２よりも小さい領域で形成されるので、裏面電極１６の形成時に裏面電極１６がｎ型単結晶シリコン基板１１の側面まで形成されることが確実に防止される。したがって、表面電極１２の形成時に、表面電極１２がｎ型単結晶シリコン基板１１の側面まで形成されたとしても、表面電極１２と裏面電極１６とが接触することを確実に防止することができる。それにより、リーク電流の発生を確実に防止することができる。

また、ｎ型単結晶シリコン基板１１の主面上で非晶質シリコン膜が形成されない領域には、表面電極１２が形成される。この場合、上記のｎ型単結晶シリコン基板１１の非晶質シリコン膜が形成されていない領域で生成された光キャリアは表面電極１２に移動することができる。それにより、ｎ型単結晶シリコン基板１１の非晶質シリコン膜が形成されていない領域で再結合し消滅する光キャリアを低減することができる。その結果、光起電力素子１００の出力電流が向上する。

また、ｐ型非晶質シリコン膜２４はｎ型単結晶シリコン基板１１の裏面側に形成されている。この場合、ｐ型非晶質シリコン膜２４の膜厚を大きくしても、ｎ型単結晶シリコン基板１１に入射する光の量は低減されない。したがって、ｎ型単結晶シリコン基板１１の受光量を低減することなくｐ型非晶質シリコン膜２４の膜厚を大きくすることができる。それにより、ｎ型単結晶シリコン基板１１とｐ型非晶質シリコン膜２４とによるキャリアの取り出し効率を向上させることができる。

さらに、集電極１５の面積が小さく光を効率よく受光することができる表面電極１２側を受光面としているので、光キャリアの生成効率をさらに向上させることができる。

これらの結果、光起電力素子１００の出力特性を向上させることが可能になる。

（第２の実施の形態）
図４は本発明の第２の実施の形態に係る光起電力素子の構造を示す模式的断面図である。

図４の光起電力素子１０１が、図３の光起電力素子１００と異なるのは以下の点である。

図４に示すように、光起電力素子１０１においては、ｎ型単結晶シリコン基板１１の主面の全域にｉ型非晶質シリコン膜２１ａが形成され、ｉ型非晶質シリコン膜２１ａ上の外周部の所定幅を除く領域に図３の光起電力素子１００と同様にｎ型非晶質シリコン膜２２が形成される。さらに、ｉ型非晶質シリコン膜２１ａ上でｎ型非晶質シリコン膜２２を覆うように表面電極１２ａが形成される。

なお、表面電極１２ａは、図３の表面電極１２と同様に金属マスクを用いてスパッタリング法により形成されるので、表面電極１２ａがｎ型単結晶シリコン基板１１の側面まで形成されることが防止される。それにより、表面電極１２ａとｐ型非晶質シリコン膜２４とが接触することが防止されるので、リーク電流の発生を防止することができる。

本実施の形態においては、ｎ型単結晶シリコン基板１１の主面上の全域にｉ型非晶質シリコン膜２１ａが形成されている。それにより、ｎ型単結晶シリコン基板１１の主面の端部における光キャリアの再結合が防止される。

また、ｉ型非晶質シリコン膜２１ａ上でｎ型非晶質シリコン膜２２を覆うように表面電極１２ａが形成されている。この場合、ｉ型非晶質シリコン膜２１ａの端部の光キャリアは表面電極１２ａに移動することができる。それにより、ｉ型非晶質シリコン膜２１ａの端部において再結合し消滅する光キャリアを低減することができる。

これらの結果、光起電力素子１０１の出力特性をさらに向上させることが可能になる。

（他の実施の形態）
上記実施の形態においては、結晶系半導体基板としてｎ型単結晶シリコン基板１１が用いられているが、これに限定されず、ｎ型単結晶シリコン基板１１の代わりにｎ型多結晶シリコン基板を用いてもよく、ｐ型単結晶シリコン基板を用いてもよく、ｐ型多結晶シリコン基板を用いてもよい。

なお、ｐ型単結晶シリコン基板またはｐ型多結晶シリコン基板を用いる場合には、図３および図４のｎ型非晶質シリコン膜２２の代わりにｐ型の非晶質シリコン膜を設け、ｐ型非晶質シリコン膜２４の代わりにｎ型の非晶質シリコン膜を設ける。それにより、上記実施の形態と同様の効果を得ることができる。

また、ｉ型非晶質シリコン膜２１，２１ａ、ｎ型非晶質シリコン膜２２およびｐ型非晶質シリコン膜２４が微結晶シリコンを含んでもよい。

また、上記実施の形態においては、結晶系半導体および非晶質系半導体膜の材料としてシリコンを用いているが、これに限定されず、例えば、ＳｉＣ（炭化シリコン）、ＳｉＧｅ（シリコンゲルマニウム）、Ｇｅ（ゲルマニウム）等のような他のＩＶ族元素を用いてもよい。

（請求項の各構成要素と実施の形態の各部との対応）
上記実施の形態においては、ｎ型単結晶シリコン基板１１が一導電型の結晶系半導体に相当し、ｉ型非晶質シリコン膜２１，２１ａが第１の非晶質系半導体膜に相当し、ｎ型非晶質シリコン膜２２が第２の非晶質系半導体膜に相当し、表面電極１２，１２ａが第１の電極層に相当し、ｉ型非晶質シリコン膜２３が第３の非晶質系半導体膜に相当し、ｐ型非晶質シリコン膜２４が第４の非晶質系半導体膜に相当し、裏面電極１６が第２の電極層に相当する。

以下、実施例および比較例の光起電力素子を作製し、作製した光起電力素子の出力特性を測定した。

（実施例１）
実施例１においては、第１の実施の形態の方法で図３の光起電力素子１００を作製した。実施例１の光起電力素子１００の作製条件を表１に示す。なお、後述する実施例２および比較例１〜６のｉ型非晶質シリコン膜、ｎ型非晶質シリコン膜およびｐ型非晶質シリコン膜の作製条件も同様である。

作製した光起電力素子１００の表面電極１２側から光を入射させ、出力特性を測定した。その結果、開放電圧Ｖｏｃは０．７０３Ｖであり、短絡電流Ｉｓｃは３．６７９Ａであり、曲線因子Ｆ．Ｆ．は０．８０９であり、最大出力Ｐｍａｘは２．０９２であった。

（実施例２）
実施例２においては、第２の実施の形態の方法で図４の光起電力素子１０１を形成した。

作製した光起電力素子１０１の表面電極１２ａ側から光を入射させ、出力特性を測定した。その結果、開放電圧Ｖｏｃは０．７０５Ｖであり、短絡電流Ｉｓｃは３．７０１Ａであり、曲線因子Ｆ．Ｆ．は０．８１５であり、最大出力Ｐｍａｘは２．１２７であった。

（比較例１）
図５は、比較例１の光起電力素子の構造を示す模式的断面図である。

図５の光起電力素子１０２が図１の光起電力素子１００と異なるのは以下の点である。

図５に示すように、光起電力素子１０２においては、ｉ型非晶質シリコン膜２１およびｎ型非晶質シリコン膜２２が表面電極により覆われておらず、ｎ型非晶質シリコン膜２２上の外周部の所定幅を除く領域に表面電極１２ｂを形成した。

作製した光起電力素子１０２の表面電極１２ｂ側から光を入射させ、出力特性を測定した。その結果、開放電圧Ｖｏｃは０．７０３Ｖであり、短絡電流Ｉｓｃは３．５９６Ａであり、曲線因子Ｆ．Ｆ．は０．７９６であり、最大出力Ｐｍａｘは２．０１２であった。

（比較例２）
比較例２においては、比較例１と同様の構成を有する光起電力素子１０２の裏面電極１６側から光を入射させ、出力特性を測定した。その結果、開放電圧Ｖｏｃは０．７０４Ｖであり、短絡電流Ｉｓｃは３．７５２Ａであり、曲線因子Ｆ．Ｆ．は０．７７１であり、最大出力Ｐｍａｘは２．０３７であった。なお、比較例２においては、光起電力素子１０２の各非晶質シリコン膜は、裏面電極１６側からの光入射に最適な膜厚で形成されている。

（比較例３）
図６は、比較例３の光起電力素子の構造を示す模式的断面図である。

図６の光起電力素子１０３が図５の光起電力素子１０２と異なるのは以下の点である。

図６に示すように、光起電力素子１０３においては、ｎ型単結晶シリコン基板１１の裏面上に、ｉ型非晶質シリコン膜２１およびｎ型非晶質シリコン膜２２と同様の領域にｉ型非晶質シリコン膜２３ａおよびｐ型非晶質シリコン膜２４ａを形成し、ｐ型非晶質シリコン膜２４上に裏面電極１６ａを形成した。

作製した光起電力素子１０３の表面電極１２ｂ側から光を入射させ、出力特性を測定した。その結果、開放電圧Ｖｏｃは０．７０４Ｖであり、短絡電流Ｉｓｃは３．６０１Ａであり、曲線因子Ｆ．Ｆ．は０．８１１であり、最大出力Ｐｍａｘは２．０５６であった。

（比較例４）
比較例４においては、比較例３と同様の構成を有する光起電力素子１０３の裏面電極１６ａ側から光を入射させ、出力特性を測定した。その結果、開放電圧Ｖｏｃは０．７０４Ｖであり、短絡電流Ｉｓｃは３．６４２Ａであり、曲線因子Ｆ．Ｆ．は０．７７４であり、最大出力Ｐｍａｘは１．９８５であった。なお、比較例４においては、光起電力素子１０３の各非晶質シリコン膜は、裏面電極１６ａ側からの光入射に最適な膜厚で形成されている。

（比較例５）
図７は、比較例５の光起電力素子の構造を示す模式的断面図である。

図７の光起電力素子１０４が図６の光起電力素子１０３と異なるのは以下の点である。

図７に示すように、光起電力素子１０４においては、ｎ型単結晶シリコン基板１１の主面の全域にｉ型非晶質シリコン膜２１ａおよびｎ型非晶質シリコン膜２２ａを形成し、ｉ型非晶質シリコン膜２２ａ上に表面電極１２ｃを形成した。

作製した光起電力素子１０４の表面電極１２ｃ側から光を入射させ、出力特性を測定した。その結果、開放電圧Ｖｏｃは０．７０１Ｖであり、短絡電流Ｉｓｃは３．５８０Ａであり、曲線因子Ｆ．Ｆ．は０．８０１であり、最大出力Ｐｍａｘは２．０１０であった。

（比較例６）
図８は、比較例６の光起電力素子の構造を示す模式的断面図である。

図８の光起電力素子１０５が図３の光起電力素子１００と異なるのは以下の点である。

図８に示すように、光起電力素子１０５においては、ｎ型単結晶シリコン基板１１の主面の全域にｉ型非晶質シリコン膜２１ａおよびｎ型非晶質シリコン膜２２ａを形成し、ｉ型非晶質シリコン膜２２ａ上に表面電極１２ｃを形成した。

作製した光起電力素子１０５の表面電極１２ｃ側から光を入射させ、出力特性を測定した。その結果、開放電圧Ｖｏｃは０．６９５Ｖであり、短絡電流Ｉｓｃは３．７２８Ａであり、曲線因子Ｆ．Ｆ．は０．６２６であり、最大出力Ｐｍａｘは１．６２１であった。

（測定結果の評価）
表２に実施例１，２および比較例１〜６の光起電力素子の出力特性の測定結果を示す。

（１）実施例１および比較例１の評価
表２に示すように、実施例１の光起電力素子１００の短絡電流Ｉｓｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘは比較例１の光起電力素子１０２に比べて向上している。

実施例１の光起電力素子１００においては、図３に示すように、ｎ型単結晶シリコン基板１１の主面上で、ｉ型非晶質シリコン膜２１およびｎ型非晶質シリコン膜２２およびｎ型単結晶シリコン基板１１の主面の外周部をほぼ覆うように表面電極１２が形成されている。この場合、ｎ型単結晶シリコン基板１１の非晶質シリコン膜が形成されていない領域で生成された光キャリアは表面電極１２に移動することができる。それにより、ｎ型単結晶シリコン基板１１の非晶質シリコン膜が形成されていない領域で再結合し消滅する光キャリアを低減することができる。その結果、実施例１の光起電力素子１００の出力特性が向上したと考えられる。

一方、比較例１の光起電力素子１０２においては、図５に示すように、ｎ型単結晶シリコン基板１１の主面の端部の非晶質シリコン膜が形成されていない部分に表面電極１２ｂが形成されていない。この場合、ｎ型単結晶シリコン基板１１の主面の端部の非晶質シリコン膜が形成されていない部分で生成された光キャリアは再結合により消滅する。それにより、比較例１の光起電力素子１０２の出力特性が実施例１の光起電力素子１００に比べて低下したと考えられる。

（２）実施例２の評価
表２に示すように、実施例２の光起電力素子１０１の出力特性は実施例１の光起電力素子１００に比べて向上している。

実施例２においては、図４に示すようにｎ型単結晶シリコン基板１１の主面の全域にｉ型非晶質シリコン膜２１ａが形成され、ｉ型非晶質シリコン膜２１ａ上でｎ型非晶質シリコン膜２２およびｉ型非晶質シリコン膜２１の外周部をほぼ覆うように表面電極１２ａが形成されている。

この場合、ｉ型非晶質シリコン膜２１ａの端部の光キャリアは表面電極１２ａに移動することができる。それにより、ｉ型非晶質シリコン膜２１ａの端部において再結合し消滅する光キャリアを低減することができる。

また、ｎ型単結晶シリコン基板１１の主面の全域にｉ型非晶質シリコン膜２１ａが形成されているので、ｎ型単結晶シリコン基板１１の主面の端部におけるキャリアの再結合が防止される。

これらの結果、実施例２の光起電力素子１０１の出力特性がさらに向上したと考えられる。

（３）比較例２の評価
表２に示すように、比較例２の曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘは比較例１と同様に実施例１，２に比べて低下している。このことから、図５の光起電力素子１０２の構成によれば、光を表面電極１２ｂ側から入射させても、裏面電極１６側から入射させても、実施例１，２と比べて曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘが劣ることが分かる。

また、特に、比較例２の曲線因子Ｆ．Ｆ．は、実施例１，２および比較例１に比べて低下している。このことから、ｎ側非晶質シリコン膜２２側を光入射面とすることにより、曲線因子Ｆ．Ｆ．が向上することが分かる。

（４）比較例３および比較例４の評価
表２に示すように、比較例３および比較例４の短絡電流Ｉｓｃおよび最大出力Ｐｍａｘは実施例１，２に比べて低下している。

比較例３および比較例４においては、図６に示すように、ｎ型単結晶シリコン基板１１の両面の端部に非晶質シリコン膜が形成されていない部分に表面電極１２ｂおよび裏面電極１６ａが形成されていない。この場合、ｎ型単結晶シリコン基板１１の端部の非晶質シリコン膜が形成されていない領域で生成された光キャリアは再結合により消滅する。それにより、出力特性が低下したと考えられる。

また、特に、比較例４の曲線因子Ｆ．Ｆ．は、実施例１，２および比較例３に比べて低下している。このことから、ｎ側非晶質シリコン膜２２側を光入射面とすることにより、曲線因子Ｆ．Ｆ．が向上することが分かる。

（５）比較例５の評価
表２に示すように、比較例５の出力特性は実施例１，２に比べて低下している。

比較例５においては、図７に示すように、ｎ型単結晶シリコン基板１１の主面の略全面に非晶質シリコン膜が形成されているが、ｎ型単結晶シリコン基板の裏面上に形成される非晶質シリコン膜の領域が図３および図４の光起電力素子１００，１０１に比べて小さくなっている。この場合、ｐｉｎ接合の面積が小さくなるので、光キャリアの生成量が低下する。それにより、比較例５の光起電力素子１０４の出力特性が低下したと考えられる。

（６）比較例６の評価
表２に示すように、比較例６の開放電圧Ｖｏｃ、曲線因子Ｆ．Ｆ．および最大出力Ｐｍａｘは実施例１，２に比べて低下している。

比較例６においては、図８に示すように、ｎ型単結晶シリコン基板１１の両面の略全面に非晶質シリコン膜が形成されている。この場合、ｎ型単結晶シリコン基板１１の表面の端部でのキャリアの再結合は防止できるが、ｎ型非晶質シリコン膜２２ａの一部とｐ型非晶質シリコン膜２４の一部とがｎ型単結晶シリコン基板１１の側面に回り込み接触する。それにより、リーク電流が発生し、出力特性が低下したと考えられる。

本発明に係る光起電力素子は、種々の電源等に利用することができる。

本発明の第１の実施の形態に係る光起電力素子の上面図である。本発明の第１の実施の形態に係る光起電力素子の下面図である。図１の光起電力素子のＡ−Ａ線断面図である。本発明の第２の実施の形態に係る光起電力素子の構造を示す模式的断面図である。比較例１の光起電力素子の構造を示す模式的断面図である。比較例３の光起電力素子の構造を示す模式的断面図である。比較例５の光起電力素子の構造を示す模式的断面図である。比較例６の光起電力素子の構造を示す模式的断面図である。

符号の説明

１１ｎ型単結晶シリコン基板
１２，１２ａ，１２ｂ，１２ｃ表面電極
１３バスバー電極部
１４フィンガー電極部
１５，１９集電極
１６，１６ａ裏面電極
１７バスバー電極部
１８フィンガー電極部
２１，２１ａ，２３，２３ａｉ型非晶質シリコン膜
２２，２２ａｎ型非晶質シリコン膜
２４，２４ａｐ型非晶質シリコン膜
１００〜１０５光起電力素子

Claims

一導電型の結晶系半導体の第１の面上に、
実質的に真性の第１の非晶質系半導体膜と、
前記結晶系半導体と同じまたは逆の導電型の第２の非晶質系半導体膜と、
透光性の第１の電極層とを順に備え、
前記第１の非晶質系半導体膜及び第２の非晶質系半導体膜は、前記結晶系半導体上の所定幅の外周部を除く第１の領域に形成され、
前記第１の電極層は、前記第２の非晶質系半導体膜上から前記結晶系半導体上の前記外周部に至る領域を覆い前記結晶系半導体の前記第１の面の端部の近傍まで形成されることを特徴とする光起電力素子。
一導電型の結晶系半導体の第１の面上に、
実質的に真性の第１の非晶質系半導体膜と、
前記結晶系半導体と同じまたは逆の導電型の第２の非晶質系半導体膜と、
透光性の第１の電極層とを順に備え、
前記第２の非晶質系半導体膜は、前記第１の非晶質系半導体膜上の所定幅の外周部を除く第２の領域に形成され、
前記第１の電極層は、前記第２の非晶質系半導体膜上から前記第１の非晶質系半導体膜上の前記外周部に至る領域を覆うように形成されることを特徴とする光起電力素子。
前記第１の電極層側が主たる光入射面であることを特徴とする請求項１または２記載の光起電力素子。
前記結晶系半導体の第２の面上にさらに、
実質的に真性の第３の非晶質系半導体膜と、
前記第２の非晶質系半導体膜と逆の導電型の第４の非晶質系半導体膜と、
第２の電極層とを順に備えることを特徴とする請求項１〜３のいずれかに記載の光起電力素子。
前記結晶系半導体と前記第２の非晶質系半導体膜とが同じ導電型であることを特徴とする請求項４記載の光起電力素子。
前記第２の電極層は、前記第４の非晶質系半導体膜上の所定幅の外周部を除く領域に形成されることを特徴とする請求項４または５記載の光起電力素子。
前記第２の電極層が形成される領域は、前記第１の電極層が形成される領域より小さいことを特徴とする請求項４〜６のいずれかに記載の光起電力素子。
前記第３および第４の非晶質系半導体膜が形成される領域は、前記第１の電極層が形成される領域より大きいことを特徴とする請求項４〜７のいずれかに記載の光起電力素子。