[go: up one dir, main page]

JP4581865B2 - Voltage application device - Google Patents

Voltage application device Download PDF

Info

Publication number
JP4581865B2
JP4581865B2 JP2005184379A JP2005184379A JP4581865B2 JP 4581865 B2 JP4581865 B2 JP 4581865B2 JP 2005184379 A JP2005184379 A JP 2005184379A JP 2005184379 A JP2005184379 A JP 2005184379A JP 4581865 B2 JP4581865 B2 JP 4581865B2
Authority
JP
Japan
Prior art keywords
voltage
output
digital
analog converter
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005184379A
Other languages
Japanese (ja)
Other versions
JP2007003368A (en
Inventor
陽介 小林
正俊 野口
宏之 大芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2005184379A priority Critical patent/JP4581865B2/en
Priority to TW95114323A priority patent/TWI294970B/en
Publication of JP2007003368A publication Critical patent/JP2007003368A/en
Application granted granted Critical
Publication of JP4581865B2 publication Critical patent/JP4581865B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、例えばICテスタに用いられ、設定電圧とフィードバックした出力電圧との差電圧に基づいて、出力電圧を制御する電圧印加装置において、ほぼ直線状に増加して立ち上がる電圧波形を作成できる電圧印加装置に関するものである。   The present invention is used in, for example, an IC tester, and in a voltage application device that controls an output voltage based on a difference voltage between a set voltage and a feedback output voltage, a voltage that can create a voltage waveform that rises substantially linearly and rises The present invention relates to an applying device.

ICテスタは、例えば、メモリIC等の被試験対象(以下DUTと略す)に入力パターンを与え、DUTからの出力と期待値パターンとを比較し、DUTの良否の判定を行うものである。そして、ICテスタでは、DUTの実使用状態と同じ条件で試験を行うことが要求される。近年、メモリICは電源電圧の立ち上がり時間が数十m秒と遅い場合での使用が増えている。そのため、従来よりも遅い立ち上がり時間での電圧調整が要求されるようになった。以下、図5を用いて説明する。   The IC tester, for example, gives an input pattern to an object to be tested (hereinafter abbreviated as DUT) such as a memory IC, compares the output from the DUT with an expected value pattern, and determines the quality of the DUT. The IC tester is required to perform a test under the same conditions as the actual use state of the DUT. In recent years, memory ICs are increasingly used when the rise time of the power supply voltage is as slow as several tens of milliseconds. For this reason, voltage adjustment with a slower rise time than before has been required. Hereinafter, a description will be given with reference to FIG.

図5において、電源供給ユニット10は、DUT20に所定の電圧を供給する。そして、電源供給ユニット10は以下で構成される。デジタル/アナログ変換器11は設定電圧を印加する。抵抗12はデジタル/アナログ変換器11の出力端に、一端を接続する。抵抗13は、一端を抵抗12の他端に接続する。差動アンプ14は、抵抗12の他端に反転入力端子を接続し、非反転入力端子を接地する。可変コンデンサ15は、差動アンプ14の非反転入力端子に一端を接続し、差動アンプ14の出力端に他端を接続する。そして、抵抗13、可変コンデンサ15で時定数回路を構成しており、可変コンデンサ13の容量を変化させることにより、この時定数を変化させることができる。抵抗13の抵抗値をR、コンデンサ15の容量をCとすると、時定数τ=R×Cになる。電流測定用抵抗16は、差動アンプ14の出力端に一端を接続し、他端にDUT20を接続する。ダイオード17,18は、互いに逆方向に電流測定用抵抗16に並列に接続される。そして、電流測定用抵抗16を用いて、図示しない装置により、電流測定が行われる。バッファアンプ19は、電流測定用抵抗16の他端に入力端を接続し、抵抗13の他端に出力端を接続する。   In FIG. 5, the power supply unit 10 supplies a predetermined voltage to the DUT 20. And the power supply unit 10 is comprised by the following. The digital / analog converter 11 applies a set voltage. The resistor 12 has one end connected to the output end of the digital / analog converter 11. The resistor 13 has one end connected to the other end of the resistor 12. The differential amplifier 14 has an inverting input terminal connected to the other end of the resistor 12 and a non-inverting input terminal grounded. The variable capacitor 15 has one end connected to the non-inverting input terminal of the differential amplifier 14 and the other end connected to the output end of the differential amplifier 14. The resistor 13 and the variable capacitor 15 constitute a time constant circuit. By changing the capacitance of the variable capacitor 13, this time constant can be changed. When the resistance value of the resistor 13 is R and the capacitance of the capacitor 15 is C, the time constant τ = R × C. The current measurement resistor 16 has one end connected to the output end of the differential amplifier 14 and the DUT 20 connected to the other end. The diodes 17 and 18 are connected in parallel to the current measurement resistor 16 in opposite directions. Then, the current measurement is performed by a device (not shown) using the current measurement resistor 16. The buffer amplifier 19 has an input end connected to the other end of the current measuring resistor 16 and an output end connected to the other end of the resistor 13.

このような装置の動作を以下に説明する。図6は、図5に示す電源供給ユニット10の出力電圧波形である。図6(A)はデジタル/アナログ変換器11の出力波形の極性を逆にした波形(−Vdac)、(B)はDUT20に印可される電圧波形(Vdut)であり、縦軸は電圧値、横軸は時間である。デジタル/アナログ変換器11の出力はすぐに立ち上がるが、DUT20に印可される波形は、抵抗13と可変コンデンサ15の時定数回路によって遅れて立ち上がる。また、可変コンデンサ15を調整することにより、立ち上がり時間をt1からt2まで変化させることができる。   The operation of such an apparatus will be described below. FIG. 6 shows an output voltage waveform of the power supply unit 10 shown in FIG. 6A shows a waveform (−Vdac) obtained by reversing the polarity of the output waveform of the digital / analog converter 11, FIG. 6B shows a voltage waveform (Vdut) applied to the DUT 20, and the vertical axis indicates the voltage value. The horizontal axis is time. The output of the digital / analog converter 11 rises immediately, but the waveform applied to the DUT 20 rises with a delay due to the time constant circuit of the resistor 13 and the variable capacitor 15. Further, by adjusting the variable capacitor 15, the rise time can be changed from t1 to t2.

特開2002−286808号公報Japanese Patent Laid-Open No. 2002-286808

しかし、このような電源供給ユニット10には、次のような課題があった。   However, such a power supply unit 10 has the following problems.

図5に示した電源供給ユニット10は、可変コンデンサ15を調整することにより、DUT20に供給する電圧のスルーレートを調整することができる。しかし、回路の特性上電圧は指数関数的に変化するため、直線的に立ち上がる電圧波形を作ることができない。メモリICの電源電圧印可時の特性では、直線的に立ち上がる波形が要求されるが、この要求を満たすことが出来ないという課題があった。   The power supply unit 10 shown in FIG. 5 can adjust the slew rate of the voltage supplied to the DUT 20 by adjusting the variable capacitor 15. However, since the voltage varies exponentially due to the characteristics of the circuit, a voltage waveform that rises linearly cannot be created. The characteristics of the memory IC when the power supply voltage is applied require a waveform that rises linearly, but there is a problem that this requirement cannot be satisfied.

従って本発明の目的は、ほぼ直線状に増加して立ち上がる電圧波形を作成できる電圧印加装置を提供することにある。   Accordingly, an object of the present invention is to provide a voltage application device capable of creating a voltage waveform that rises substantially linearly.

このような課題を達成するために、本発明のうち請求項1記載の発明は、
設定電圧とフィードバックした出力電圧との差電圧に基づいて、ICテスタが試験を行うメモリICの電源電圧として与える出力電圧を制御する電圧印加装置において、
一定のステップ時間毎に所定のステップ電圧幅だけ変化する階段状の電圧を出力するデジタル/アナログ変換器と、
前記デジタル/アナログ変換器の出力経路、または、出力電圧の帰還経路のいずれかに配置される時定数回路と
を具備し、前記ステップ時間は、前記デジタル/アナログ変換器の出力がステップ状に変化したときに、前記メモリICに供給される電圧がほぼ100%になる時間が設定されることを特徴とするものである
請求項記載の発明は、請求項記載の発明であって、
前記ステップ電圧幅を変化させることにより、出力電圧のスルーレートを変化させるようにしたことを特徴とするものである。
請求項記載の発明は、請求項1または2記載の発明であって、
前記時定数回路は少なくとも2つの異なった時定数を切り換えられるようにされ、この異なった時定数毎に前記ステップ時間を変化させるようにしたことを特徴とするものである。
請求項記載の発明は、請求項1〜のいずれかに記載の発明であって、
前記時定数回路は、抵抗およびコンデンサで構成されたことを特徴とするものである。
請求項記載の発明は、
設定電圧とフィードバックした出力電圧との差電圧に基づいて、ICテスタが試験を行うメモリICの電源電圧として与える出力電圧を制御する電圧印加装置において、
一定のステップ時間毎に所定のステップ電圧幅だけ変化する階段状の電圧を出力するデジタル/アナログ変換器と、
このデジタル/アナログ変換器が出力する設定電圧と前記出力電圧との差電圧を出力する分圧抵抗と、
この分圧抵抗の差電圧を反転入力端子に入力し、非反転入力端子を接地し、前記出力電圧を出力する差動アンプと、
この差動アンプの反転入力端子と出力端子との間に設けられるコンデンサと
を設け、前記ステップ時間は、前記デジタル/アナログ変換器の出力がステップ状に変化したときに、前記メモリICに供給される電圧がほぼ100%になる時間が設定されることを特徴とするものである
In order to achieve such a problem, the invention according to claim 1 of the present invention is:
In the voltage application device that controls the output voltage that the IC tester gives as the power supply voltage of the memory IC to be tested based on the difference voltage between the set voltage and the output voltage that is fed back,
A digital / analog converter that outputs a stepped voltage that changes by a predetermined step voltage width at a constant step time;
A time constant circuit arranged in either the output path of the digital / analog converter or the feedback path of the output voltage, and the output of the digital / analog converter changes stepwise during the step time. The time when the voltage supplied to the memory IC is almost 100% is set .
According to a second aspect of the invention, an invention of claim 1,
The slew rate of the output voltage is changed by changing the step voltage width.
Invention of Claim 3 is invention of Claim 1 or 2, Comprising:
In the time constant circuit, at least two different time constants can be switched, and the step time is changed for each different time constant.
Invention of Claim 4 is invention in any one of Claims 1-3 , Comprising:
The time constant circuit is composed of a resistor and a capacitor.
The invention according to claim 5
In the voltage application device that controls the output voltage that the IC tester gives as the power supply voltage of the memory IC to be tested based on the difference voltage between the set voltage and the output voltage that is fed back,
A digital / analog converter that outputs a stepped voltage that changes by a predetermined step voltage width at a constant step time;
A voltage dividing resistor that outputs a difference voltage between the set voltage output by the digital / analog converter and the output voltage;
A differential amplifier that inputs the differential voltage of the voltage dividing resistor to the inverting input terminal, grounds the non-inverting input terminal, and outputs the output voltage;
A capacitor provided between an inverting input terminal and an output terminal of the differential amplifier is provided , and the step time is supplied to the memory IC when the output of the digital / analog converter changes stepwise. is characterized in that that voltage is set the time becomes almost 100%.

以上説明したことから明らかなように、本発明によれば次のような効果がある。
設定電圧とフィードバックした出力電圧の差電圧に基づいて、出力電圧を制御する電圧印加装置において、一定のステップ時間で階段状に変化する波形を出力するデジタル/アナログ変換器の出力を、このデジタル/アナログ変換器の出力経路または出力電圧の帰還経路に設けた時定数回路で高周波成分を除去するようにしたものである。
As is apparent from the above description, the present invention has the following effects.
Based on the difference between the voltage set voltage and the feedback output voltage, the voltage application device for controlling the output voltage, the output of the digital / analog converter for outputting a waveform that changes stepwise with a constant step time, the digital / A high-frequency component is removed by a time constant circuit provided in the output path of the analog converter or the feedback path of the output voltage.

一定のステップ時間を短くしてステップ数を多くすることにより、近似的に直線状に増加する波形を供給することができる。また、ステップ電圧を変えることにより、簡単にスルーレートを可変にすることができる。   By shortening the fixed step time and increasing the number of steps, it is possible to supply a waveform that increases approximately linearly. Further, the slew rate can be easily changed by changing the step voltage.

また、時定数回路の時定数を少なくとも2段階に切り換えできるようにしたので、広いレンジで、ほぼ直線状に増加して立ち上がる電圧波形を作成することができる。   In addition, since the time constant of the time constant circuit can be switched to at least two stages, a voltage waveform that rises almost linearly in a wide range can be created.

また、デジタル/アナログ変換器が一定のステップ時間で階段状に変化する電圧を出力し、分圧抵抗とコンデンサとの時定数回路で、高周波成分を除去して、出力電圧を出力するので、ほぼ直線状に増加する電圧波形を出力することができる。
In addition, the digital / analog converter outputs a voltage that changes stepwise in a fixed step time, and the output voltage is output by removing the high frequency component with the time constant circuit of the voltage dividing resistor and capacitor. A voltage waveform that increases linearly can be output.

以下本発明を、図面を用いて詳細に説明する。図1は本発明に係る電圧印加装置の一実施例を示す構成図である。なお、図5と同じ要素には同一符号を付し、説明を省略する。   Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a voltage applying device according to the present invention. Note that the same reference numerals are given to the same elements as those in FIG.

図1において、電圧供給ユニット30は電圧印加装置で、電流供給ユニット10とほぼ同じ構成で、DUT20に所定の電圧を供給する。スイッチ31は、差動アンプ14の反転入力端子に一端を接続する。コンデンサ32は、可変コンデンサ15の代わりに設けられ、スイッチ31の他端に一端を接続し、差動アンプ14の出力端に他端を接続する。そして、抵抗13とコンデンサ32とで時定数回路を構成している。   In FIG. 1, a voltage supply unit 30 is a voltage application device and supplies a predetermined voltage to the DUT 20 with substantially the same configuration as the current supply unit 10. The switch 31 has one end connected to the inverting input terminal of the differential amplifier 14. The capacitor 32 is provided in place of the variable capacitor 15, and has one end connected to the other end of the switch 31 and the other end connected to the output end of the differential amplifier 14. The resistor 13 and the capacitor 32 constitute a time constant circuit.

このような装置の動作を以下に説明する。DUT20にほぼ直線状に立ち上がる電源電圧を与えるときは、スイッチ31をオンに設定する。以下、スイッチ31はオンであるとして説明する。デジタル/アナログ変換器11は、図示しない制御部により、決められたステップ時間(例えば10μS)毎に一定の割合(例えば5mV)で増加する階段状の電圧波形を出力する。このステップ時間は、デジタル/アナログ変換器11の出力がステップ状に変化したときに、DUT20に供給される電圧がほぼ100%になる時間に設定される。   The operation of such an apparatus will be described below. When supplying a power supply voltage that rises substantially linearly to the DUT 20, the switch 31 is set to ON. In the following description, it is assumed that the switch 31 is on. The digital / analog converter 11 outputs a stepped voltage waveform that increases at a constant rate (for example, 5 mV) every predetermined step time (for example, 10 μS) by a control unit (not shown). This step time is set to a time when the voltage supplied to the DUT 20 becomes almost 100% when the output of the digital / analog converter 11 changes in a stepped manner.

このことを、図2を用いて説明する。図2にデジタル/アナログ変換器11の出力波形とDUT20に供給される電圧波形を示す。図中の点線の波形41はデジタル/アナログ変換器11の出力、実線の波形42はDUT20に供給される電源電圧の波形である。また、抵抗12,13の抵抗値は同じとし、波形41は極性を反転させて表示している。   This will be described with reference to FIG. FIG. 2 shows an output waveform of the digital / analog converter 11 and a voltage waveform supplied to the DUT 20. A dotted waveform 41 in the figure is an output of the digital / analog converter 11, and a solid waveform 42 is a waveform of a power supply voltage supplied to the DUT 20. The resistance values of the resistors 12 and 13 are the same, and the waveform 41 is displayed with the polarity reversed.

図2(A)にスルーレートが500V/sec(10mSで0Vから5Vまで変化)の場合の波形の例を示す。波形41に示すように、デジタル/アナログ変換器11は10μS毎に5mV増加する階段状の波形を生成する。この波形は時定数回路で高周波成分が除去される。10μSでデジタル/アナログ変換器11の出力にちょうど追いつくように時定数が設定されているため、DUT20に供給される電源電圧(波形42)は階段状になることはない。また、図では途中を省略しているが、ステップ数は1000(=5V/5mV)ステップになるので、良好な直線性を得ることができる。   FIG. 2A shows an example of a waveform when the slew rate is 500 V / sec (change from 0 V to 5 V at 10 mS). As shown in the waveform 41, the digital / analog converter 11 generates a step-like waveform that increases by 5 mV every 10 μS. This waveform has a high-frequency component removed by a time constant circuit. Since the time constant is set so as to catch up with the output of the digital / analog converter 11 at 10 μS, the power supply voltage (waveform 42) supplied to the DUT 20 does not become stepped. Although the middle is omitted in the figure, since the number of steps is 1000 (= 5 V / 5 mV), good linearity can be obtained.

図2(B)はスルーレートが250V/secの場合の例である。ステップ時間は10μSに固定し、デジタル/アナログ変換器11が出力するステップ電圧を2.5mVにする。この場合も、DUT20に供給される電源電圧は10μSでちょうどデジタル/アナログ変換器11の出力に追いつくので、ステップ状に変化することはなく、良好な直線性を得ることができる。なお、ステップ数は2000(=5V/2.5mV)になる。   FIG. 2B shows an example when the slew rate is 250 V / sec. The step time is fixed to 10 μS, and the step voltage output from the digital / analog converter 11 is set to 2.5 mV. Also in this case, the power supply voltage supplied to the DUT 20 catches up with the output of the digital / analog converter 11 at 10 μS, so that it does not change stepwise and good linearity can be obtained. Note that the number of steps is 2000 (= 5 V / 2.5 mV).

図2(C)は、125V/secのスルーレートを得るために、デジタル/アナログ変換器11が出力するステップ電圧を(B)と同じく2.5mVに設定し、ステップ時間を20μSにした場合の例である。DUT20に供給される電源電圧は10μSでほぼ安定状態になるために、波形42に平坦部43が発生し、良好な直線性を得ることができない。逆に、ステップ時間を10μSより短くすると、DUT20に供給する電源電圧が、安定する前にデジタル/アナログ変換器11の出力が変化するので、やはり良好な直線性を得ることができない。   FIG. 2C shows a case where the step voltage output from the digital / analog converter 11 is set to 2.5 mV as in (B) and the step time is set to 20 μs in order to obtain a slew rate of 125 V / sec. It is an example. Since the power supply voltage supplied to the DUT 20 becomes almost stable at 10 μS, a flat portion 43 is generated in the waveform 42 and good linearity cannot be obtained. On the other hand, if the step time is shorter than 10 μS, the output of the digital / analog converter 11 changes before the power supply voltage supplied to the DUT 20 is stabilized, so that good linearity cannot be obtained.

そして、スルーレート調整を行わない場合、スイッチ31をオフにし、図示しない制御部がデジタル/アナログ変換器11に設定値を与え、電源供給ユニット30がDUT20に対して、スルーレート調整がない電源電圧を与える。   When the slew rate adjustment is not performed, the switch 31 is turned off, a control unit (not shown) gives a set value to the digital / analog converter 11, and the power supply unit 30 supplies power to the DUT 20 with no slew rate adjustment. give.

このように、異なったスルーレートの電圧波形を得るために、デジタル/アナログ変換器11が出力するステップ時間を固定し、電圧ステップの幅を変えるようにする。このようにすると、DUT20に供給される電源電圧に平坦な部分や急激な変化部分がなくなり、ほぼ直線状に立ち上がる電圧波形を作成できる。また、5V以外の振幅の波形を出力する場合も、電圧のステップ幅を適宜変えることにより実現できる。   In this way, in order to obtain voltage waveforms with different slew rates, the step time output by the digital / analog converter 11 is fixed and the width of the voltage step is changed. In this way, the power supply voltage supplied to the DUT 20 does not have a flat portion or a sudden change portion, and a voltage waveform that rises substantially linearly can be created. Also, a waveform having an amplitude other than 5V can be output by appropriately changing the voltage step width.

図1に示す実施例では、差動アンプ14の帰還ループにコンデンサ32を挿入し、抵抗13とで時定数回路を形成したが、この時定数回路を他の部分に配置してもよい。そのような実施例を図3に示す。なお、図5と同じ要素には同一符号を付し、説明を省略する。   In the embodiment shown in FIG. 1, a capacitor 32 is inserted in the feedback loop of the differential amplifier 14 and a time constant circuit is formed with the resistor 13, but this time constant circuit may be arranged in another part. Such an embodiment is shown in FIG. Note that the same reference numerals are given to the same elements as those in FIG.

図3において、電圧供給ユニット50は電圧印加装置で、電流供給ユニット10とほぼ同じ構成で、DUT20に所定の電圧を供給する。抵抗51は、デジタル/アナログ変換器11の出力端に一端を接続する。スイッチ52は、抵抗51の他端に一端を接続する。コンデンサ53は、可変コンデンサ15の代わりに設けられ、一端をスイッチ52の他端に接続し、他端を接地する。バッファ54は、抵抗51の他端を入力端に接続し、出力端を抵抗12の一端に接続する。   In FIG. 3, a voltage supply unit 50 is a voltage application device and supplies a predetermined voltage to the DUT 20 with substantially the same configuration as the current supply unit 10. The resistor 51 has one end connected to the output end of the digital / analog converter 11. The switch 52 has one end connected to the other end of the resistor 51. The capacitor 53 is provided instead of the variable capacitor 15, one end is connected to the other end of the switch 52, and the other end is grounded. The buffer 54 connects the other end of the resistor 51 to the input end, and connects the output end to one end of the resistor 12.

この実施例では、抵抗51とコンデンサ53とで時定数回路を形成し、この時定数回路はデジタル/アナログ変換器11の出力側に挿入されている。時定数回路の挿入位置はこの位置に限られることはなく、デジタル/アナログ変換器11の出力側またはDUT20からの帰還ループのどこに配置してもよい。例えば、バッファ54の出力側、バッファ19の入出力側、増幅器14の入出力側に配置することもできる。   In this embodiment, a resistor 51 and a capacitor 53 form a time constant circuit, and this time constant circuit is inserted on the output side of the digital / analog converter 11. The insertion position of the time constant circuit is not limited to this position, and may be arranged anywhere on the output side of the digital / analog converter 11 or the feedback loop from the DUT 20. For example, it can be arranged on the output side of the buffer 54, the input / output side of the buffer 19, and the input / output side of the amplifier 14.

スルーレートが小さい波形、つまり、立ち上がりが遅い波形を出力しようとすると、ステップ電圧がデジタル/アナログ変換器11の分解能以下になる場合がある。このような場合はコンデンサ32、53の容量を大きくして時定数、すなわちステップ時間を大きくすればいいが、こんどはスルーレートの大きい波形、つまり、立ち上がり時間が早い波形を出力するときにステップ数が少なくなり、直線性が悪化する。   When trying to output a waveform with a small slew rate, that is, a waveform with a slow rise, the step voltage may be less than the resolution of the digital / analog converter 11. In such a case, the capacitance of the capacitors 32 and 53 may be increased to increase the time constant, that is, the step time. However, this time, the number of steps when outputting a waveform having a large slew rate, that is, a waveform having a fast rise time. Decreases and linearity deteriorates.

そのため、時定数を切り換えられるようにし、適宜切り換えればよい。この実施例を図4に示す。なお、図1と同じ要素には同一符号を付し、説明を省略する。   Therefore, the time constant can be switched and switched as appropriate. This embodiment is shown in FIG. In addition, the same code | symbol is attached | subjected to the same element as FIG. 1, and description is abbreviate | omitted.

図4において、電圧供給ユニット60は電圧印加装置で、電流供給ユニット30とほぼ同じ構成で、DUT20に所定の電圧を供給する。スイッチ61は、スイッチ31の代わりに設けられ、差動アンプ14の反転入力端子に可動接点aを接続する。コンデンサ62は、コンデンサ32の代わりに設けられ、スイッチ61の固定接点cに一端を接続し、差動アンプ14の出力端に他端を接続する。コンデンサ63は、スイッチ61の固定接点dに一端を接続し、差動アンプ14の出力端に他端を接続する。そして、抵抗13とコンデンサ62,63とで時定数回路を構成している。例えば、コンデンサ62の容量をコンデンサ63の容量の倍にし、ステップ時間を10μSにするときはスイッチ61でコンデンサ63を選択し、20μSにするときはコンデンサ62を選択するようにする。   In FIG. 4, a voltage supply unit 60 is a voltage application device and supplies a predetermined voltage to the DUT 20 with substantially the same configuration as the current supply unit 30. The switch 61 is provided instead of the switch 31 and connects the movable contact a to the inverting input terminal of the differential amplifier 14. The capacitor 62 is provided in place of the capacitor 32 and has one end connected to the fixed contact c of the switch 61 and the other end connected to the output end of the differential amplifier 14. The capacitor 63 has one end connected to the fixed contact d of the switch 61 and the other end connected to the output end of the differential amplifier 14. The resistor 13 and the capacitors 62 and 63 constitute a time constant circuit. For example, the capacitance of the capacitor 62 is doubled that of the capacitor 63, and when the step time is 10 μS, the capacitor 63 is selected by the switch 61, and when the step time is 20 μS, the capacitor 62 is selected.

このような装置の動作を以下に説明する。立ち上がり時間10msで、設定電圧を1.25〜5Vに変更して、DUT20に電源電圧を与える場合について説明する。   The operation of such an apparatus will be described below. A case where the power supply voltage is applied to the DUT 20 by changing the set voltage to 1.25 to 5 V at a rise time of 10 ms will be described.

分解能が2.5mVのD/A変換器を使用して、設定電圧が1.25〜2.5Vの場合、スイッチ61の可動接点aを固定接点cに接続し、コンデンサ62を選択する。そして、図示しない制御部が、ステップ時間20μSで、ステップ数500までで、ステップ電圧2.5または5mVとして、デジタル/アナログ変換器11に、階段状の波形を出力させる。ここで、設定電圧が2Vの場合に、ステップ数500に合わせるために、2.5mVと5mVのステップ電圧を組み合わせて、2Vを出力させる。この結果、設定電圧が低くとも、ステップ数を確保して、ほぼ直線状に立ち上がらせることができる。   Using a D / A converter with a resolution of 2.5 mV, when the set voltage is 1.25 to 2.5 V, the movable contact a of the switch 61 is connected to the fixed contact c, and the capacitor 62 is selected. Then, a control unit (not shown) causes the digital / analog converter 11 to output a stepped waveform with a step time of 20 μS, up to 500 steps, and a step voltage of 2.5 or 5 mV. Here, when the set voltage is 2 V, 2 V is output by combining 2.5 mV and 5 mV step voltages to match the number of steps 500. As a result, even if the set voltage is low, the number of steps can be ensured and the light can rise almost linearly.

また、設定電圧が2.5〜5Vの場合、スイッチ61の可動接点aを固定接点dに接続し、コンデンサ63を選択する。そして、図示しない制御部が、ステップ時間10μSで、ステップ数1000までで、ステップ電圧2.5または5mVとして、デジタル/アナログ変換器11に、階段状の波形を出力させる。同様に、設定電圧が4Vの場合に、ステップ数1000に合わせるために、2.5mVと5mVのステップ電圧を組み合わせて、4Vを出力させる。この結果、設定電圧が高い場合でも、ほぼ直線状に立ち上がらせることができる。   When the set voltage is 2.5 to 5 V, the movable contact a of the switch 61 is connected to the fixed contact d, and the capacitor 63 is selected. Then, a control unit (not shown) causes the digital / analog converter 11 to output a stepped waveform at a step time of 10 μS, up to 1000 steps and a step voltage of 2.5 or 5 mV. Similarly, when the set voltage is 4V, the step voltage of 2.5 mV and 5 mV are combined to output 4V in order to match the number of steps of 1000. As a result, even when the set voltage is high, it can be raised almost linearly.

そして、スルーレートを調整しない場合、スイッチ61の可動接点aを固定接点bに接続する。図示しない制御部が、デジタル/アナログ変換器11に設定値を与え、電源供給ユニット60がDUT20に対して、設定値の出力電圧を供給する。   When the slew rate is not adjusted, the movable contact a of the switch 61 is connected to the fixed contact b. A control unit (not shown) gives a set value to the digital / analog converter 11, and the power supply unit 60 supplies an output voltage of the set value to the DUT 20.

なお、これらの実施例では、時定数回路として抵抗とコンデンサを用いた回路としたが、他の構成であってもよい。要は、階段状に変化する電圧信号の高周波成分を除去し、滑らかな波形に変換する構成であればよい。   In these embodiments, a circuit using a resistor and a capacitor is used as the time constant circuit, but other configurations may be used. In short, any configuration that removes the high-frequency component of the voltage signal that changes stepwise and converts it into a smooth waveform may be used.

また、階段状の電圧を発生する手段としてデジタル/アナログ変換器11を使用したが、必ずしもデジタル/アナログ変換器でなくてもよい。要は、一定のステップ時間で所定のステップ電圧を有する階段状の波形を発生でき、かつこのステップ電圧を可変にできる電圧発生部であればよい。   Further, although the digital / analog converter 11 is used as means for generating a stepped voltage, the digital / analog converter is not necessarily required. In short, any voltage generator may be used as long as it can generate a stepped waveform having a predetermined step voltage in a fixed step time and can change the step voltage.

また、電流測定用抵抗16、ダイオード17,18は、電流測定を行わなければ必要がない。   Further, the current measuring resistor 16 and the diodes 17 and 18 are not necessary unless current measurement is performed.

また、スイッチ31,61を設けた構成を示したが、スイッチ31,61がない構成でもよい。その場合、スルーレート調整を必ず行う構成となる。   Moreover, although the structure which provided the switches 31 and 61 was shown, the structure without the switches 31 and 61 may be sufficient. In this case, the slew rate adjustment is always performed.

また、電源供給ユニット30,50,60は、DUT20に与える構成を示したがこれに限定されるものではなく、スルーレート調整が行われた電圧を必要とする装置であればどのようなものでもよい。   Further, the power supply units 30, 50 and 60 have been shown to be provided to the DUT 20. However, the present invention is not limited to this, and any device that requires a slew rate adjusted voltage may be used. Good.

また、コンデンサ32を可変にして、時定数を変更する構成にしてもよい。   Further, the capacitor 32 may be variable to change the time constant.

本発明の一実施例を示す構成図である。It is a block diagram which shows one Example of this invention. 図1に示す装置の特性を示す図である。It is a figure which shows the characteristic of the apparatus shown in FIG. 本発明の第2の実施例を示す構成図である。It is a block diagram which shows the 2nd Example of this invention. 本発明の第3の実施例を示す構成図である。It is a block diagram which shows the 3rd Example of this invention. 従来の電源供給ユニットの構成図である。It is a block diagram of the conventional power supply unit. 図5に示す装置の特性を示す図である。It is a figure which shows the characteristic of the apparatus shown in FIG.

符号の説明Explanation of symbols

30,50,60 電源供給ユニット
11 デジタル/アナログ変換器
12,13,51 抵抗
14 差動アンプ
19,54 バッファ
20 DUT
31,52,61 スイッチ
32,53,62,63 コンデンサ
30, 50, 60 Power supply unit 11 Digital / analog converter 12, 13, 51 Resistor 14 Differential amplifier 19, 54 Buffer 20 DUT
31, 52, 61 Switch 32, 53, 62, 63 Capacitor

Claims (5)

設定電圧とフィードバックした出力電圧との差電圧に基づいて、ICテスタが試験を行うメモリICの電源電圧として与える出力電圧を制御する電圧印加装置において、
一定のステップ時間毎に所定のステップ電圧幅だけ変化する階段状の電圧を出力するデジタル/アナログ変換器と、
前記デジタル/アナログ変換器の出力経路、または、出力電圧の帰還経路のいずれかに配置される時定数回路と
を具備し、前記ステップ時間は、前記デジタル/アナログ変換器の出力がステップ状に変化したときに、前記メモリICに供給される電圧がほぼ100%になる時間が設定されることを特徴とする電圧印加装置。
In the voltage application device that controls the output voltage that the IC tester gives as the power supply voltage of the memory IC to be tested based on the difference voltage between the set voltage and the output voltage that is fed back,
A digital / analog converter that outputs a stepped voltage that changes by a predetermined step voltage width at a constant step time;
A time constant circuit arranged in either the output path of the digital / analog converter or the feedback path of the output voltage, and the output of the digital / analog converter changes stepwise during the step time. In this case, a time for setting the voltage supplied to the memory IC to approximately 100% is set .
前記ステップ電圧幅を変化させることにより、出力電圧のスルーレートを変化させるようにしたことを特徴とする請求項記載の電圧印加装置。 Wherein by changing the step voltage range, the voltage applying device according to claim 1, characterized in that so as to vary the slew rate of the output voltage. 前記時定数回路は少なくとも2つの異なった時定数を切り換えられるようにされ、この異なった時定数毎に前記ステップ時間を変化させるようにしたことを特徴とする請求項1または2記載の電圧印加装置。 3. The voltage application device according to claim 1, wherein the time constant circuit is configured to switch at least two different time constants, and the step time is changed for each different time constant. . 前記時定数回路は、抵抗およびコンデンサで構成されたことを特徴とする請求項1〜のいずれかに記載の電圧印加装置。 The time constant circuit includes a resistor and a voltage applying device according to any one of claims 1 to 3, characterized in that it is a capacitor. 設定電圧とフィードバックした出力電圧との差電圧に基づいて、ICテスタが試験を行うメモリICの電源電圧として与える出力電圧を制御する電圧印加装置において、
一定のステップ時間毎に所定のステップ電圧幅だけ変化する階段状の電圧を出力するデジタル/アナログ変換器と、
このデジタル/アナログ変換器が出力する設定電圧と前記出力電圧との差電圧を出力する分圧抵抗と、
この分圧抵抗の差電圧を反転入力端子に入力し、非反転入力端子を接地し、前記出力電圧を出力する差動アンプと、
この差動アンプの反転入力端子と出力端子との間に設けられるコンデンサと
を設け、前記ステップ時間は、前記デジタル/アナログ変換器の出力がステップ状に変化したときに、前記メモリICに供給される電圧がほぼ100%になる時間が設定されることを特徴とする電圧印加装置。
In the voltage application device that controls the output voltage that the IC tester gives as the power supply voltage of the memory IC to be tested based on the difference voltage between the set voltage and the output voltage that is fed back,
A digital / analog converter that outputs a stepped voltage that changes by a predetermined step voltage width at a constant step time;
A voltage dividing resistor that outputs a difference voltage between the set voltage output by the digital / analog converter and the output voltage;
A differential amplifier that inputs the differential voltage of the voltage dividing resistor to the inverting input terminal, grounds the non-inverting input terminal, and outputs the output voltage;
A capacitor provided between an inverting input terminal and an output terminal of the differential amplifier is provided , and the step time is supplied to the memory IC when the output of the digital / analog converter changes stepwise. A voltage application device characterized in that a time for which the voltage to be obtained is almost 100% is set .
JP2005184379A 2005-06-24 2005-06-24 Voltage application device Expired - Lifetime JP4581865B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005184379A JP4581865B2 (en) 2005-06-24 2005-06-24 Voltage application device
TW95114323A TWI294970B (en) 2005-06-24 2006-04-21 Voltage source device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005184379A JP4581865B2 (en) 2005-06-24 2005-06-24 Voltage application device

Publications (2)

Publication Number Publication Date
JP2007003368A JP2007003368A (en) 2007-01-11
JP4581865B2 true JP4581865B2 (en) 2010-11-17

Family

ID=37689146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005184379A Expired - Lifetime JP4581865B2 (en) 2005-06-24 2005-06-24 Voltage application device

Country Status (2)

Country Link
JP (1) JP4581865B2 (en)
TW (1) TWI294970B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103698692B (en) * 2013-12-31 2016-09-14 工业和信息化部电子第五研究所 TDDB early warning failure circuit
JP6709961B2 (en) * 2017-08-31 2020-06-17 パナソニックIpマネジメント株式会社 Voltage application device and discharge device
JP6986910B2 (en) * 2017-09-12 2021-12-22 東京エレクトロン株式会社 Voltage application device and output voltage waveform formation method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645909Y2 (en) * 1987-05-29 1994-11-24 株式会社アドバンテスト IC test equipment
JPH04357479A (en) * 1991-06-04 1992-12-10 Fujitsu Ltd Semiconductor testing device
JP3293756B2 (en) * 1997-02-27 2002-06-17 キンセキ株式会社 Voltage control circuit and temperature compensated piezoelectric oscillator using the same
JP3270708B2 (en) * 1997-04-16 2002-04-02 キンセキ株式会社 Voltage control circuit and temperature compensated piezoelectric oscillator using the same
JPH10293155A (en) * 1997-04-18 1998-11-04 Ando Electric Co Ltd Programmable power source
JP2000224039A (en) * 1999-02-02 2000-08-11 Matsushita Electric Ind Co Ltd DA converter
JP2002286808A (en) * 2001-03-28 2002-10-03 Yokogawa Electric Corp Load drive circuit
JP2003185716A (en) * 2001-10-12 2003-07-03 Hitachi Electronics Eng Co Ltd Power supply control method for device of semiconductor test apparatus and power supply device for device

Also Published As

Publication number Publication date
TWI294970B (en) 2008-03-21
TW200702685A (en) 2007-01-16
JP2007003368A (en) 2007-01-11

Similar Documents

Publication Publication Date Title
US6456103B1 (en) Apparatus for reducing power supply noise in an integrated circuit
WO2010029597A1 (en) Tester and circuit system
JP2012083208A (en) Testing device
CN103513073A (en) Power supply apparatus and testing apparatus using same
EP1821171B1 (en) Testing apparatus and electric source circuit
US7102405B2 (en) Pulse-width modulation circuit and switching amplifier using the same
JP4581865B2 (en) Voltage application device
JP3905889B2 (en) Driver circuit
US7027945B2 (en) Method of self-calibration of pulse rise and fall times
US9772351B2 (en) Pulsed current source with internal impedance matching
KR100798835B1 (en) Voltage applicator and IC tester
KR102664683B1 (en) Pulsed current source with internal impedance matching
US7180310B2 (en) Amplitude varying driver circuit and test apparatus
JP2010190768A (en) Semiconductor testing device
KR20070065900A (en) Power supply apparatus and testing apparatus
KR100897304B1 (en) Voltage level comparison circuit of semiconductor memory device and voltage regulation circuit using same
JP2007189513A (en) Clamp circuit and test signal generator
JP2013088146A (en) Testing device
JP2996416B2 (en) IC test equipment
JP3136890B2 (en) Programmable delay generator
JP2006242936A (en) Source measurement circuit
JP2007303986A (en) Direct-current testing device
JP4895117B2 (en) Semiconductor test equipment
JP2014215048A (en) Power supply device and test device using the same
JP7176030B2 (en) Short pulse generation circuit, short pulse generation method, and sampling oscilloscope using the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

R150 Certificate of patent or registration of utility model

Ref document number: 4581865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170910

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170910

Year of fee payment: 7

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170910

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term