JP4115761B2 - Active matrix substrate, method for manufacturing the same, and display device using the same - Google Patents
Active matrix substrate, method for manufacturing the same, and display device using the same Download PDFInfo
- Publication number
- JP4115761B2 JP4115761B2 JP2002197997A JP2002197997A JP4115761B2 JP 4115761 B2 JP4115761 B2 JP 4115761B2 JP 2002197997 A JP2002197997 A JP 2002197997A JP 2002197997 A JP2002197997 A JP 2002197997A JP 4115761 B2 JP4115761 B2 JP 4115761B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- active matrix
- substrate
- organic insulating
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 127
- 239000011159 matrix material Substances 0.000 title claims description 69
- 238000000034 method Methods 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000010410 layer Substances 0.000 claims description 172
- 238000001312 dry etching Methods 0.000 claims description 27
- 238000004140 cleaning Methods 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 14
- 239000002344 surface layer Substances 0.000 claims description 12
- 239000000460 chlorine Substances 0.000 claims description 10
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 description 58
- 239000004065 semiconductor Substances 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 8
- 229920000178 Acrylic resin Polymers 0.000 description 7
- 239000004925 Acrylic resin Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 229910015844 BCl3 Inorganic materials 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910004304 SiNy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- 238000001579 optical reflectometry Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002612 dispersion medium Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000000025 natural resin Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、液晶表示装置等に用いて好適の、アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置に関する。
【0002】
【従来の技術】
近年、表示デバイスの分野では、高表示品質の得られるアクティブマトリクス型の表示装置が広く用いられている。このアクティブマトリクス型の表示装置では、基板上にマトリクス状に配された多数の画素電極の一つ一つにスイッチング素子を設けたもので、確実なスイッチングにより大型化,高精細化等の特性を容易に得ることができる。
【0003】
このような表示装置では、更に画素領域をできるだけ大きくして表示の明るさを向上することが求められている。このため、アクティブマトリクス基板全面に厚膜の絶縁膜を形成し、この絶縁膜の上に画素電極を形成したものが実用化されている。このように絶縁膜上に画素電極を上置きする構造のものでは、絶縁膜下層に配された走査線や信号線等と上層に配された画素電極との間で電気的な短絡を生じることがないため、これら配線にオーバーラップさせるように広い面積で画素電極を形成することが可能となる。これにより、薄膜トランジスタ(Thin Film Trangistor、以下TFTと略記する)等のスイッチング素子や走査線,信号線の形成された領域以外を全て画素領域とでき、開口率を向上させることができる。また、液晶表示装置に用いる場合、厚膜の絶縁膜によってTFTや走査線,信号線部の段差構造が平坦化されるため、上記段差部で生じていた液晶分子の配向乱れによる表示不良をなくすことができる利点もある。
【0004】
このような絶縁膜としては、これまで、CVDで成膜したシリコン系の無機絶縁膜が用いられていたが、CVDにより厚膜を形成すると成膜時間がかかりすぎる上、シリコン系の絶縁膜は誘電率が高く、画素電極との間に大きな寄生容量が発生してしまう。このため、誘電率が小さく、印刷やスピンコート等により短時間で比較的均一に成膜でき、コスト的にも有利な有機系の絶縁膜が広く採用されている。
【0005】
ところで、上述のように画素電極を絶縁膜上に上置きした構造のものでは、TFTのソース電極と画素電極とのコンタクトは、絶縁膜を膜厚方向に貫通するコンタクトホールを介して行なわれる。
このコンタクトホールは、エッチングによって形成されるが、この際、ソース電極の表面にエッチング残渣や自然酸化膜が存在すると、コンタクト抵抗が悪化し表示不良の発生や信頼性の低下を招く。このため、プラズマクリーニング(又は逆スパッタ)等を行なってこのようなソース電極表面のエッチング残渣や自然酸化膜等を除去した後、画素電極を形成している。
【0006】
【発明が解決しようとする課題】
しかしながら、プラズマクリーニングを行なった際に、プラズマダメージによって有機膜表面が炭化し、有機膜表面に変質層が形成されることがある。この変質層は炭化により表面抵抗が小さくなっているため、有機膜表面の絶縁性を劣化させ、画素電極間に介在する低抵抗な変質層によって画素電極間にリーク電流が発生する虞がある。このため、このような基板を用いて表示装置を構成した場合に、その表示のコントラストを低下させる虞がある。
【0007】
図12は、透過型液晶表示装置における画素電極間のリーク電流とコントラストとの関係を示しており、図13はプラズマクリーニングの電力と有機膜の表面抵抗及びコンタクト抵抗との関係を示している。図12に示すように、コントラストは、リーク電流が10−12Aを超えた段階で徐々に下がり始め、10−10Aを超えると急激に落ち込むことがわかる。このため、表示を安定させるためには、リーク電流を10−12A以下に抑えることが好ましい。この場合、プラズマクリーニングの電力を100W以下に抑えることが好ましいと考えられる(図13(a)参照)が、逆に、プラズマクリーニングの電力を100W以下に抑えると、画素電極とソース電極とのコンタクト抵抗が102Ωcm以上となり、図13(b)に示すように、良好なコンタクトが得られなくなる虞がある。
【0008】
このような不具合を回避するために、例えば、有機絶縁膜上に保護膜を形成した後、プラズマクリーニングを行なう方法が考えられる。しかし、この場合、保護膜の成膜とパターニングの工程が増えるため、生産性の低下やコストの増加を招いてしまう。
また、有機絶縁膜に与えるダメージが小さくなるような特殊なガスを用いてドライエッチングを行なったり、劣化の少ない特殊な有機材料によりプラズマクリーニングを行なう方法も考えられるが、このように劣化の少ない特殊な材料やプロセス条件が選定,選択されることでプロセスの自由度が小さくなり、生産性や信頼性を損なう虞がある。
【0009】
本発明は、上述の課題に鑑み創案されたもので、画素電極間の電流リークを防止できるようにした、アクティブマトリクス基板及びそれを用いた表示装置を提供することを目的とする。
また、本発明は、プロセスの自由度を損なうことなく画素電極間の電流リークを防止できるようにした、アクティブマトリクス基板の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本発明のアクティブマトリクス基板は、基板と、上記基板上に設けられた走査線と、上記基板上に上記走査線と交差するように設けられた信号線と、上記走査線と上記信号線との交差部近傍に設けられたスイッチング素子と、上記基板上に上記走査線と信号線とスイッチング素子とを被覆するように形成され、上記スイッチング素子に通じるコンタクトホールを有する有機絶縁層と、上記有機絶縁層上に形成され、上記コンタクトホールを介して上記スイッチング素子に電気的に接続される画素電極とを備え、上記有機絶縁層の少なくとも上記画素電極が形成されていない領域に、上記有機絶縁層の表層部を除去して上記有機絶縁層の下地部分を露出させた上に直接配向膜が形成されたことを特徴としている。
【0011】
本構成によれば、画素電極の周囲に、表面抵抗の高い有機絶縁層の下地部分を露出させた凹部(有機絶縁層の下地部分を露出させた部分)を設けているため、このような高抵抗領域により隣接する画素電極同士を表面伝導に関して良絶縁状態することができる。これにより、有機絶縁層を介した画素電極間の電流リークを防止することができる。
このとき、上記有機絶縁層の下地部分を露出させた部分の表面抵抗が1×1013Ω以上であることが望ましい。本構成によれば、アクティブマトリクス基板を透過型液晶表示装置に適用した場合、表示のコントラストを300以上とすることができる。
【0013】
本発明の表示装置は、上記アクティブマトリクス基板と、上記アクティブマトリクス基板の画素電極に対向して設けられた対向電極を有する対向基板と、上記アクティブマトリクス基板と上記対向基板との間に保持される光変調層とを備えたことを特徴としている。
本構成では、画素電極間の電流リークを防止できるようにした上記アクティブマトリクス基板を用いているため、コントラストの高い高品位な表示を得ることができる。
【0014】
また、本発明のアクティブマトリクス基板の製造方法は、基板上に走査線を形成する工程と、上記基板上に上記走査線に交差する信号線を上記走査線と電気的に絶縁させて形成する工程と、上記走査線及び上記信号線の交差部近傍にスイッチング素子を形成する工程と、上記基板上に上記走査線と上記信号線と上記スイッチング素子とを被覆する有機絶縁層を形成する工程と、上記有機絶縁層を厚み方向に貫通して上記スイッチング素子に通じるコンタクトホールを形成する工程と、上記有機絶縁層の所定の領域を、ドライエッチングにより厚み方向に除去し、上記有機絶縁層の下地部分を露出させる工程と、上記有機絶縁層の下地部分を露出させた表面を含む上記基板上に配向膜を直接形成する工程とを備えたことを特徴としている。
【0015】
本製造方法によれば、ドライエッチングによって、画素電極間に介在する有機絶縁層が、表層部側から膜厚方向に一部除去されるため、画素電極間の領域には、有機絶縁層の下地部分が露出した表面抵抗の高い領域が形成される。そして、このような表面抵抗の高い領域によって、隣接する画素電極同士は表面伝導に関して良絶縁状態となり、有機絶縁層表面を伝わる画素電極間の電流リークが防止される。
【0016】
この際、上記ドライエッチングに、フッ素(F),酸素(O),塩素(Cl)の内の少なくとも一つを含む反応ガスを用いることが好ましい。これにより、有機絶縁層にダメージを与えることなく表層部の変質層を完全に除去できる。
上記ドライエッチングを、上記画素電極をマスクとして行なってもよい。これにより、ドライエッチング用のマスクを不要とでき、製造工程を簡略化できる。
また、上記画素電極をパターン形成した際に上記画素電極上に積層されたレジストを上記ドライエッチングのマスクとして用いてもよい。これにより、ドライエッチングによる画素電極へのダメージを抑えることができる。
【0018】
また、上記コンタクトホールを形成する工程と上記画素電極を形成する工程との間に、プラズマクリーニングによりコンタクトホールを清浄する工程を更に備えてもよい。
本製造方法によれば、このようなプラズマクリーニングによってコンタクトホールを形成する工程においてスイッチング素子上に付着した残渣物や自然酸化膜等を除去することができ、その後に形成する画素電極とスイッチング素子とのコンタクト抵抗を低減することができる。なお、プラズマクリーニングによって有機絶縁層の表層部に抵抗の小さい変質層が形成されるが、このような変質層の内、画素電極の形成されていない領域に位置する変質層は、その後に行なわれるドライエッチングの工程で除去され、画素電極間に有機絶縁層の下地部分の露出した表面抵抗の高い領域が形成される。このため、有機絶縁層の表層部を伝わる画素電極間のリーク電流が生じる虞はない。また、ドライエッチングが行なわれるのが画素電極形成後であるため、このようなドライエッチングによって、プラズマクリーニングにより清浄したコンタクトホール内部が再度汚染されることはない。
さらにまた、上記ドライエッチングのエッチング量が5nm〜20nmであることが好ましい。これにより、表面抵抗の高い有機絶縁層の下地部分が確実に露出されるためである。アクティブマトリクス基板の製造方法においては、ソース電極上の自然酸化膜を取り除くためのプラズマクリーニングによって、電極間に設けられた絶縁層の上層部に変質層が形成され、電流リークを生じさせるおそれが発生する。上記の範囲のドライエッチングを行うことにより、この変質層を取り除くことができ、前記電流リークを抑制することができる。
【0019】
【発明の実施の形態】
〔第1実施形態〕
〔アクティブマトリクス基板及びそれを用いた表示装置〕
図1,図2は、それぞれ本発明の表示装置の一例である液晶表示装置の構成を説明するための断面図及び平面図である。なお、図1(a)及び図3(a)〜図7(a)はそれぞれ図2のIa−Ia′断面図を示し、図1(b)及び図3(b)〜図7(b)はそれぞれ図2のIb−Ib′断面図を示している。また、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
【0020】
図1,図2に示すように、本実施形態の液晶表示装置は、アクティブマトリクス基板50と、対向基板60と、基板50,60の間に保持される光変調層としての液晶層70とを備えて構成されている。
アクティブマトリクス基板50は、ガラスやプラスチック等からなる基板本体1上に、それぞれ行方向,列方向にそれぞれ複数の走査線15,信号線12が電気的に絶縁されて形成され、各走査線15,信号線12の交差部近傍に、スイッチング素子として、ゲート電極2,ドレイン電極6,ソース電極7を有するTFT30が形成されている。以下では、基板1上において、画素電極10が形成される領域,スイッチング素子30が形成される領域,走査線15及び信号線12が形成される領域を、それぞれ画素領域101,素子領域102,配線領域103と呼ぶ。
【0021】
本実施形態のTFT30は逆スタガ型の構造を有し、本体となる基板1の最下層部から順にゲート電極2,ゲート絶縁膜3,半導体層4,5,ドレイン電極6及びソース電極7が形成されている。すなわち、走査線15の一部が延出されてゲート電極2が形成され、これを覆ったゲート絶縁層3上にゲート電極2を平面視で跨るようにアイランド状の半導体層4が形成され、この半導体層4の両端側の一方に半導体層5を介してドレイン電極6が、他方に半導体層5を介してソース電極7が形成されている。
基板1には、ガラスの他、ポリ塩化ビニル,ポリエステル,ポリエチレンテレフタレート等の合成樹脂類や天然樹脂等の透明な絶縁基板を用いることができる。
ゲート電極2は、アルミニウム(Al),モリブデン(Mo),タングステン(W),タンタル(Ta),チタン(Ti),銅(Cu),クロム(Cr)等の金属或いはこれら金属を一種類以上含んだMo−W等の合金からなり、図2に示すように、行方向に配設される走査線15と一体に形成されている。
【0022】
ゲート絶縁層3は酸化シリコン(SiOx)や窒化シリコン(SiNy)等のシリコン系の絶縁膜からなり、走査線15及びゲート電極2を覆うように基板1全面に形成されている。
半導体層4は、不純物ドープの行なわれないアモルファスシリコン(a−Si)等からなるi型の半導体層であり、ゲート絶縁層3を介してゲート電極2と対向する領域がチャネル領域として構成される。
【0023】
ドレイン電極6及びソース電極7は、Al,Mo,W,Ta,Ti,Cu,Cr等の金属及びこれら金属を一種類以上含んだ合金からなり、i型半導体層4上に、チャネル領域を挟むように対向して形成されている。また、ドレイン電極6は列方向に配設される信号線12と一体に形成されている。なお、i型半導体層4とドレイン電極6及びソース電極7との間で良好なオーミック接触を得るために、i型半導体層4と各電極6,7との間には、リン(P)等のV族元素を高濃度にドープしたn型半導体層5が設けられている。
【0024】
また、基板1上には絶縁層8,9が積層され、更にこの絶縁層9上に画素電極10が形成されている。
画素電極10は、有機絶縁層9上にマトリクス状に複数形成され、走査線15と信号線12とによって区画された領域に対応させて一つずつ設けられている。そして、この画素電極10は、上記領域内においてTFT30の形成された隅角部の領域(素子領域102)を除いて、その端辺が絶縁層8,9下層に配された走査線15及び信号線12に沿うように配されており、TFT30及び走査線15,信号線12を除く基板1の略全ての領域を画素領域101とするようになっている。
これらの画素電極10には、錫ドープ酸化インジウム(ITO)や亜鉛ドープ酸化インジウム(IZO)等の光透過性を有する導電膜を用いることができる。また、反射型の表示装置に用いる場合には、アルミニウム(Al)等の光反射性の高い導電膜を用いてもよい。
【0025】
基板1上に形成された絶縁層は窒化シリコン(SiNy)等のシリコン系絶縁膜からなる無機絶縁層8と、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテンポリマ(BCB)等からなる有機絶縁層9との二層構造となっており、TFT30の保護機能を強化するようになっている。また、有機絶縁層9には、1×1013Ω以上の高い表面抵抗を示す部材が用いられ、画素電極10間のリーク電流を防止するようになっている。さらに、この有機絶縁層9は基板1上に比較的厚く積層され、画素電極10とTFT30及び配線15,12との絶縁を確実にし、画素電極10との間に大きな寄生容量が発生するのを防止するとともに、厚膜の有機絶縁層9によりTFT30や配線15,12によって形成された基板1の段差構造が平坦化されるようになっている。なお、有機絶縁層9には感光性のアクリル樹脂が好適に用いられ、これにより、後述の〔アクティブマトリクス基板の製造方法〕の欄で説明するように、コンタクトホールを形成する際の工程を簡略化できる。
【0026】
また、ソース電極7の上方には、絶縁層8,9を膜厚方向に貫通するコンタクトホール16が形成されており、このコンタクトホール16に形成された導電部10aを介して、絶縁層9上に形成された画素電極10と、絶縁層8下層に配されたソース電極7とが電気的に接続されている。
さらに、素子領域102や配線領域103等の有機絶縁層9の非画素領域には、表層部を一部除去して形成された凹部Gが設けられ、有機絶縁層9の下地部分が露出した状態となっている。この凹部Gの表面は、有機絶縁層9の下地部分と同じ1×1013Ωの高い表面抵抗を示すため、隣接する画素電極10間は表面伝導に関して良絶縁状態となっている。
【0027】
そして、このように構成された基板1上には、更に画素電極10及び有機絶縁層9を覆うようにラビング等の所定の配向処理が施されたポリイミド等からなる配向膜51が形成されている。
一方、対向基板60は、ガラスやプラスチック等からなる透光性の基板本体61上に、少なくとも表示領域に対応するように、ITOやIZO等の透明な対向電極(共通電極)62が形成され、更に、基板61の少なくとも表示領域に対応する位置に、所定の配向処理が施されたポリイミド等からなる配向膜63が形成されている。
そして、上述のように構成された基板50,60は、基板周辺部に矩形枠状に塗布された熱硬化性のシール材(図示略)によって接着され、基板50,60間に配置されるスペーサ部材(図示略)によって一定に離間された状態で保持されるとともに、基板50,60及びシール材によって密閉された空間に液晶70が封入されている。
【0028】
したがって、本実施形態のアクティブマトリクス基板によれば、有機絶縁層9表面の画素電極の形成されていない素子領域102,配線領域103に、表面抵抗の高い有機絶縁層9の下地部分が露出した凹部が形成されているため、このような高抵抗領域により隣接する画素電極10同士は表面伝導に関して良絶縁状態となり、画素電極10間の電流リークが防止される。
また、このような画素電極10間の電流リークを防止したアクティブマトリクス基板を用いて表示装置を構成することにより、高品位な表示を得ることができる。特に、このようなアクティブマトリクス基板50を透過型液晶表示装置に用いた場合、凹部Gの表面抵抗は1×1013Ωとなっているため、表示のコントラストを300以上とすることができる(図12参照)。
なお、画素電極10の下に形成されている有機絶縁層9の最上層部分は、後述するアクティブマトリクス基板の製造方法において適用されるプラズマ処理によって、低抵抗化された変質層14とされている。
【0029】
〔アクティブマトリクス基板の製造方法〕
次に、本発明のアクティブマトリクス基板50の製造方法の一例として、TFTアレイ基板を製造する方法について、図3〜図7を参照して説明する。
【0030】
まず、ガラスやプラスチック等の基板1上に、公知の手法により、図3(a),図3(b)に示すようなTFT30及び走査線15,信号線12を形成する。このようなTFT30の製造方法としては、例えば、まず、基板1上に、スパッタによりAl,Mo,W,Ta,Ti,Cu,Cr等の金属或いはこれらを含む合金を成膜し、フォトリソグラフィ工程及びエッチング工程により、ゲート電極2及び走査線15をパターン形成する。次に、この上に、プラズマCVDやスパッタ等によりSiOxやSiNy等のシリコン系絶縁膜からなるゲート絶縁層3を成膜する。そして、大気にさらすことなくa−Si等からなるi型半導体層4及びn型半導体層5を成膜し、フォトリソグラフィ工程及びエッチング工程により、半導体層4,5を島状にパターン形成する。次に、この上に、スパッタによりAl,Mo,W,Ta,Ti,Cu,Cr等の金属或いはこれらを含む合金を成膜し、エッチングにより、ドレイン電極6,ソース電極7,信号線12をパターン形成する。次に、このドレイン電極6及びソース電極7をマスクとしてn型半導体層5をエッチングし、分離する。
【0031】
次に、これらのTFT30,走査線15,信号線12を覆うように、プラズマCVDにより、基板1上に窒化シリコン(SiNx)からなる無機絶縁層8を成膜し、続いて、アクリル系樹脂、ポリイミド系樹脂、或いはBCB等からなる有機絶縁層9をスピンコートにより塗布して、TFT30及び配線15,12による段差構造をできる限り平坦化する。そして、ソース電極7上方の有機絶縁層9に貫通孔を形成する。この際、有機絶縁層9として、感光性の樹脂を用いた場合には、有機絶縁層8を露光,現像することで有機絶縁層9に貫通孔が形成されるため、製造工程を簡略化できる。また、非感光性樹脂を用いた場合には、ドライエッチング等により貫通孔を形成する。
次に、有機絶縁層9をマスクとして、SF6,O2,Arを用いた反応ガスによりドライエッチングして上記貫通孔底面の無機絶縁層8を除去し、有機絶縁層9表面からソース電極7に通じるコンタクトホール16を形成する(図4(a),図4(b)参照)。
【0032】
この際、露出したソース電極7の表面はエッチング残渣や自然酸化膜13等によって汚染されているため、コンタクトホール16内を清浄するための表面処理が必要となる。具体的には、絶縁層8,9をマスクとし、Arガスを用いたプラズマクリーニング(逆スパッタ)を行ない、ソース電極7上のエッチング残渣や自然酸化膜13等の汚染物を除去する(図5(a)図5(b)参照)。なお、このプラズマクリーニングによって有機絶縁層9の表面が部分的に炭化し、抵抗の小さい変質層14が形成される。
【0033】
次に、コンタクトホール16の内面を含む絶縁層8,9上に、スパッタにより導電膜を成膜し、エッチングにより複数の画素電極10をマトリクス状にパターン形成する(図6(a),図6(b)参照)。なお、アクティブマトリクス基板を透過型表示装置に用いる場合には、このような導電膜としてITO,IZO等の光透過性の高い導電膜を成膜し、反射型表示装置に用いる場合には、Al等の光反射性の高い導電膜を成膜する。
次に、画素電極10が形成されていない有機絶縁層9表面の絶縁性を回復させるため、有機絶縁層9の表層部を改質又は除去するための表面処理を行なう。これは、上記のプラズマクリーニングの工程において、有機絶縁層9表面に形成された低抵抗の変質層14により、隣接する画素電極10間に電流リークを生じさせる虞があるためである。
【0034】
具体的には、画素電極10をマスクとするドライエッチングにより有機絶縁層9の表層部を一部除去し、有機絶縁層9表面の画素電極10の形成されていない領域(即ち、素子領域102と配線領域103)に、表面抵抗の高い有機絶縁層9の下地部分が露出した領域(凹部G)を形成する(図7(a),図7(b)参照)。このように変質層を除去する方法によれば、他のプロセスとの整合性を取る必要もなく、従来のようにプロセスの自由度を損なうことはない。また、画素電極10自体をマスクとしてドライエッチングを行なった場合、エッチング用のマスクを新たに設ける必要がなく、製造工程を簡略化できる。この際、画素電極10にダメージを与えないようにするために、反応ガスとして、O2,SF6,CF4,Cl2,HCl,BCl3等、フッ素(F),酸素(O),塩素(Cl)の内の少なくとも一つを含む反応ガスを用いて行なう。このような反応ガスはITO等のエッチングレートが小さいため、このようなガスを用いることにより、画素電極10に与えるダメージを極力抑えながら有機絶縁層9のみを中心にエッチングすることができる。
【0035】
また、画素電極10上に保護膜を形成した後、この保護膜をマスクとして上記のドライエッチングを行なうようにしてもよい。これにより、画素電極10のダメージを確実に防止することができる。上記の保護膜としては、画素電極10をパターン形成する際に画素電極10上に積層されたレジストを用いることができる。このようなレジストを画素電極10形成後に剥離することなく再利用することで、保護膜を新たに形成する必要がなく、製造工程を簡略化できる。特に、AlやCr等の金属はCl2,HCl,BCl3等のガスによりエッチングされやすいため、Clを含む反応ガスを用いてドライエッチングを行なう場合には、画素電極10をレジスト等の保護膜によりマスキングすることが望ましい。なお、プラズマクリーニングの条件にもよるが、変質層14の層厚は概ね5nm程度であるため、ドライエッチングのエッチング量は5nm〜20nm程度とすることが好ましい。これにより、表面抵抗の高い有機絶縁層9の下地部分が確実に露出される。
最後に、印刷やスピンコートにより基板1全面にポリイミド等からなる配向膜51を形成し、ラビング等の所定の配向処理を施す(図1参照)。
以上のようにして、TFTアレイ基板50が製造される。
【0036】
したがって、上記のアクティブマトリクス基板の製造方法によれば、ドライエッチングにより素子領域102や配線領域103等の画素電極10の形成されていない領域の有機絶縁層9の表層部を除去しているため、隣接する画素電極10の間には、有機絶縁層9の下地部分が露出した表面抵抗の高い凹部Gが形成される。これにより、隣接する画素電極10同士は表面伝導に関して良絶縁状態となり、画素電極10間の電流リークが防止される。
この際、ドライエッチングをフッ素(F),酸素(O),塩素(Cl)の内の少なくとも一つを含む反応ガスを用いて行なっているため、画素電極10に与えるダメージを極力抑えながら有機絶縁層9をエッチングすることができる。
【0037】
なお、上述のように、本実施形態のアクティブマトリクス基板では、本体となる基板1に絶縁性の基板を用いているが、これ以外にも、ステンレス等の導電基板に絶縁膜を形成し、この絶縁膜上に上記TFT30や各種配線15,12等を形成してもよい。
また、TFT30及び配線15,12と画素電極10とを絶縁する絶縁層は、上述のような無機絶縁層8及び有機絶縁層9からなる二層構造のものに限定されず、有機絶縁層9のみでもよい。
さらに、有機絶縁層9は、バルクの抵抗を1×1013Ω以上とする代わりに、所定の表面処理により凹部Gの形成される表層部の抵抗のみ1×1013Ω以上となるようにしてもよい。
また、上記の光変調層70としては、液晶以外に、分散媒中に着色帯電粒子を分散させたものを用いることもでき、これにより、表示装置を電気泳動表示装置とすることもできる。また、表示装置は透過型、反射型或いは半透過反射型のいずれの形態であってもよい。
【0038】
〔第2実施形態〕
〔アクティブマトリクス基板及びそれを用いた表示装置〕
図8は、本発明に係るアクティブマトリクス基板の構成を説明するための断面図である。なお、図8(a)〜図11(a)はそれぞれ図2のIa−Ia′断面図を示し、図8(b)〜図11(b)はそれぞれ図2のIb−Ib′断面を示している。また、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。さらに、上記第1実施形態と同様の構成については同じ符号を付し、その説明を一部省略するとともに、図2を流用して説明する。
【0039】
図8に示すように、本実施形態の表示装置は、図1に示す上記第1実施形態のものと同様に、アクティブマトリクス基板50′と、これに対向配置される対向基板60との間に光変調層としての液晶層70が保持された構造となっている。
アクティブマトリクス基板50′は、上記第1実施形態のものと同様に、基板本体1上に、行方向に複数配された走査線15と列方向に複数配された信号線12とを備え、各走査線15と信号線12との交差部近傍にスイッチング素子としてのTFT30を備えている。また、基板1上には、無機絶縁層8,有機絶縁層9からなる二層構造の絶縁層が積層され、更にこの有機絶縁層9上に画素電極10が形成されている。
本実施形態のアクティブマトリクス基板50′では、画素電極10間の有機絶縁層9に凹部Gが形成される代わりに、画素電極10間の有機絶縁層9が膜厚方向に完全に除去されている点のみ上記第1実施形態のものと異なる。そして、これ以外のアクティブマトリクス基板50′の構成及びそれを用いた表示装置の構成については上記第1実施形態と同様であるため、その説明を省略する。
【0040】
つまり、有機絶縁層9は、配線領域103を除く領域(即ち、画素領域101と素子領域102とを含む領域)にアイランド状に形成され、それ以外の領域の有機絶縁層9は完全に除去された構造となっている。このため、有機絶縁層9は、走査線15及び信号線12によって区画される矩形の領域に、互いに連結されることなく碁盤目状に複数配され、配向膜51を介して互いに隔離された構成となる。そして、この碁盤目状に形成された各有機絶縁層9上に画素電極10が一つずつ形成され、コンタクトホール16を介して無機絶縁層8の下層に配されたソース電極7と電気的に接続されている。
【0041】
したがって、本実施形態のアクティブマトリクス基板によれば、隣接して配される画素電極10同士を表面伝導に関して略完全に絶縁することができる。これにより、有機絶縁層9を介した画素電極10間の電流リークを完全に防止することができる。
なお、上述のように、本実施形態のアクティブマトリクス基板では、アイランド状に形成される有機絶縁層9の形成領域を画素領域101と素子領域102としたが、隣接する有機絶縁層9同士が互いに隔離された状態で、上記形成領域を配線領域103に一部オーバーラップさせることも勿論可能である。
【0042】
〔アクティブマトリクス基板の製造方法〕
本実施形態のアクティブマトリクス基板の製造方法では、TFT30の製造工程まで上記第1実施形態のアクティブマトリクス基板の製造方法と同じであるため、ここでは、それ以降に行なわれる工程についてのみ、図9〜図11に基づいて説明する。
【0043】
本製造方法では、TFT30,走査線15,信号線12が形成された図3に示す基板1上にプラズマCVDにより窒化シリコン(SiNx)からなる無機絶縁層8を成膜する。
次に、アクリル系樹脂、ポリイミド系樹脂、或いはBCB等からなる有機絶縁層9をスピンコートにより塗布して、TFT30及び配線15,12による段差構造をできる限り平坦化する。そして、ソース電極7上方の有機絶縁層9に貫通孔を形成するとともに、配線領域103(即ち、画素領域101と素子領域102を除く領域)の有機絶縁層9を除去する。これにより、走査線15及び信号線12によって区画された個々の領域に矩形状の有機絶縁層9が、互いに連結されることなく一つずつ形成され、基板1上には、このように形成された複数の有機絶縁層9が碁盤目状に配置される。
【0044】
そして、有機絶縁層9をマスクとして、SF6,O2,Arを用いた反応ガスによりドライエッチングを行ない、ソース電極上方に形成した貫通孔底面の無機絶縁層8を除去してコンタクトホール16を形成する(図9(a),図9(b)参照)。
次に、絶縁層8,9をマスクとして、Arガスを用いたプラズマクリーニング(逆スパッタ)によりコンタクトホール16内を清浄し、ソース電極7上のエッチング残渣や自然酸化膜13等の汚染物を除去する(図10(a),図10(b)参照)。
【0045】
次に、コンタクトホール16の内面を含む絶縁層8,9上に、スパッタにより導電膜を成膜し、エッチングにより、碁盤目状に形成された個々の有機絶縁層9の上に一つずつ画素電極10をパターン形成する(図11(a),図11(b)参照)。なお、有機絶縁層9上にはプラズマダメージにより変質層14が形成されているが、個々の有機絶縁層9は互いに隔離された状態となっているため、このような変質層14は画素電極10間の表面伝導に寄与しない。
最後に、印刷やスピンコートにより基板1全面にポリイミド等からなる配向膜51を形成し、ラビング等の所定の配向処理を施す(図1参照)。
以上のようにして、アクティブマトリクス基板10が製造される。
したがって、上記のアクティブマトリクス基板の製造方法によれば、各画素電極10間の有機絶縁層9を膜厚方向に完全に除去することで、隣接する有機絶縁層9同士を互い隔離することができる。これにより、各有機絶縁層9上に形成された各画素電極10同士を表面伝導に関して完全に絶縁することができる。
【0046】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上記のTFT30は逆スタガ型の構造に限定されず、スタガ型のTFTであってもよい。また、スイッチング素子はTFTに限定されず、メタル層の間に絶縁層を挟んでなるMIM(Metal Insulator Metal)構造のダイオードであってもよい。
【0047】
さらに、画素電極10の形状は、図2に示すような形状に限定されず、例えば本アクティブマトリクス基板を反射型の表示装置に用いる場合には、画素電極10の形成領域を素子領域102及び配線領域103まで広げ、走査線15及び信号線12によって区画される矩形の形状とすることができる。つまり、反射型の表示装置では画素電極10の裏面側の構造物によって表示が影響されることはないため、素子領域102と画素領域101とを完全にオーバーラップさせるとともに、画素領域101を配線領域103に一部オーバーラップさせて画素領域101をできるだけ大きくすることで、開口率を高めて反射の輝度を最大限高めることができる。
【0048】
【実施例】
本発明者らは、本発明の効果を実証するために本発明に係る製造方法により実際にアクティブマトリクス基板を作製した。その結果について以下、説明する。
本実施例のアクティブマトリクス基板は上記第1実施形態の構成を基本とし、有機絶縁層として、1013Ωの表面抵抗を有する感光性のアクリル樹脂を用い、画素電極としてAl反射板を用いた。
また、本実施例では、画素電極とソース電極との間で良好な接触抵抗(10−2Ωcm程度)が得られるように、プラズマクリーニングの電力を200W程度に設定した。その結果、有機絶縁層の表層部は変質し、表面抵抗が109Ω〜1011Ωに低下した。
【0049】
次に、画素電極をそのままマスクとし、反応ガスとして、Arガス300sccmとSF6ガス3sccmとの混合ガスを用い、圧力を50mtorr、電力を50Wとした条件でプラズマ処理(ドライエッチング)を行なった。その結果、Alとアクリル樹脂とのエッチングレートの選択比は1:100以上となり、Alに殆どダメージを与えることなくアクリル樹脂のみを除去でき、表面抵抗の高い有機絶縁層の下地部分を露出させることができた。
【0050】
【発明の効果】
以上、詳述したように本発明によれば、画素電極の周囲に表面抵抗の高い有機絶縁層の下地部分を露出させた凹部を設けているため、このような高抵抗領域により隣接する画素電極同士を表面伝導に関して良絶縁状態することができる。これにより、有機絶縁層を介した画素電極間の電流リークを防止することができる。また、このようなアクティブマトリクス基板を表示装置に用いることで、高品位な表示を得ることができる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態に係る表示装置の概略構成を示す断面図であり、(a),(b)はそれぞれ図2のIa−Ia′断面,Ib−Ib′断面を示す図である。
【図2】 本発明に係る表示装置の概略構成を示す上面視図である。
【図3】 本発明の第1実施形態に係るアクティブマトリクス基板の製造方法を示す工程図であり、(a),(b)はそれぞれ図2のIa−Ia′断面,Ib−Ib′断面を示す図である。
【図4】 本発明の第1実施形態に係るアクティブマトリクス基板の製造方法を示す工程図であり、(a),(b)はそれぞれ図2のIa−Ia′断面,Ib−Ib′断面を示す図である。
【図5】 本発明の第1実施形態に係るアクティブマトリクス基板の製造方法を示す工程図であり、(a),(b)はそれぞれ図2のIa−Ia′断面,Ib−Ib′断面を示す図である。
【図6】 本発明の第1実施形態に係るアクティブマトリクス基板の製造方法を示す工程図であり、(a),(b)はそれぞれ図2のIa−Ia′断面,Ib−Ib′断面を示す図である。
【図7】 本発明の第1実施形態に係るアクティブマトリクス基板の製造方法を示す工程図であり、(a),(b)はそれぞれ図2のIa−Ia′断面,Ib−Ib′断面を示す図である。
【図8】 本発明の第2実施形態に係る表示装置の概略構成を示す断面図であり、(a),(b)はそれぞれ図2のIa−Ia′断面,Ib−Ib′断面を示す図である。
【図9】 本発明の第2実施形態に係るアクティブマトリクス基板の製造方法を示す工程図であり、(a),(b)はそれぞれ図2のIa−Ia′断面,Ib−Ib′断面を示す図である。
【図10】 本発明の第2実施形態に係るアクティブマトリクス基板の製造方法を示す工程図であり、(a),(b)はそれぞれ図2のIa−Ia′断面,Ib−Ib′断面を示す図である。
【図11】 本発明の第2実施形態に係るアクティブマトリクス基板の製造方法を示す工程図であり、(a),(b)はそれぞれ図2のIa−Ia′断面,Ib−Ib′断面を示す図である。
【図12】 透過型液晶表示装置における画素電極間のリーク電流とコントラストとの関係を示す図である。
【図13】 プラズマクリーニングによる基板の電気特性への影響を示す図であり、(a)はプラズマクリーニングの電力と画素電極の形成される有機絶縁層表面の表面抵抗との関係を示す図であり、(b)はプラズマクリーニングの電力と画素電極/ソース電極間のコンタクト抵抗との関係を示す図である。
【符号の説明】
1 基板
6 ドレイン電極
7 ソース電極
9 有機絶縁層
10 画素電極
12 信号線
15 走査線
16 コンタクトホール
30 TFT(スイッチング素子)
50 TFTアレイ基板(アクティブマトリクス基板)
60 対向基板
62 対向電極
70 液晶層(光変調層)
101 画素領域
102 素子領域
103 配線領域
G 凹部(有機絶縁層の下地部分を露出させた部分) [0001]
BACKGROUND OF THE INVENTION
The present invention relates to an active matrix substrate suitable for use in a liquid crystal display device and the like, a method for manufacturing the same, and a display device using the same.
[0002]
[Prior art]
In recent years, in the field of display devices, active matrix display devices that can obtain high display quality have been widely used. In this active matrix type display device, a switching element is provided for each of a large number of pixel electrodes arranged in a matrix on a substrate, and characteristics such as an increase in size and a higher definition can be obtained by reliable switching. Can be easily obtained.
[0003]
In such a display device, it is required to further increase the display brightness by making the pixel region as large as possible. For this reason, a device in which a thick insulating film is formed on the entire surface of the active matrix substrate and a pixel electrode is formed on the insulating film has been put into practical use. In such a structure in which the pixel electrode is placed on the insulating film, an electrical short circuit occurs between the scanning line, the signal line, etc. arranged in the lower layer of the insulating film and the pixel electrode arranged in the upper layer. Therefore, the pixel electrode can be formed in a wide area so as to overlap these wirings. As a result, all regions other than regions where switching elements such as thin film transistors (hereinafter abbreviated as TFTs), scanning lines, and signal lines are formed can be pixel regions, and the aperture ratio can be improved. Further, when used in a liquid crystal display device, the step structure of the TFT, the scanning line, and the signal line portion is flattened by the thick insulating film, so that the display defect due to the alignment disorder of the liquid crystal molecules generated in the step portion is eliminated. There are also advantages that can be made.
[0004]
Conventionally, a silicon-based inorganic insulating film formed by CVD has been used as such an insulating film. However, when a thick film is formed by CVD, it takes too much time to form a silicon-based insulating film. The dielectric constant is high, and a large parasitic capacitance is generated between the pixel electrode. For this reason, organic insulating films that have a low dielectric constant, can be formed relatively uniformly in a short time by printing or spin coating, and are advantageous in terms of cost are widely used.
[0005]
By the way, in the structure in which the pixel electrode is placed on the insulating film as described above, the contact between the source electrode of the TFT and the pixel electrode is made through a contact hole penetrating the insulating film in the film thickness direction.
This contact hole is formed by etching. At this time, if there is an etching residue or a natural oxide film on the surface of the source electrode, the contact resistance is deteriorated, resulting in the occurrence of a display defect and a decrease in reliability. For this reason, plasma cleaning (or reverse sputtering) or the like is performed to remove such etching residues on the surface of the source electrode, natural oxide film, and the like, and then the pixel electrode is formed.
[0006]
[Problems to be solved by the invention]
However, when plasma cleaning is performed, the organic film surface may be carbonized due to plasma damage, and an altered layer may be formed on the organic film surface. Since this altered layer has a reduced surface resistance due to carbonization, there is a possibility that the insulating property of the organic film surface is deteriorated and a leak current is generated between the pixel electrodes due to the altered low-resistance altered layer interposed between the pixel electrodes. For this reason, when a display device is configured using such a substrate, the display contrast may be reduced.
[0007]
FIG. 12 shows the relationship between the leakage current between the pixel electrodes and the contrast in the transmissive liquid crystal display device, and FIG. 13 shows the relationship between the plasma cleaning power and the surface resistance and contact resistance of the organic film. As shown in FIG. 12, the contrast has a leakage current of 10-12When it exceeds A, it begins to fall gradually.-10When A is exceeded, it turns out that it falls rapidly. Therefore, in order to stabilize the display, the leak current is set to 10-12It is preferable to suppress it to A or less. In this case, it is considered preferable to suppress the plasma cleaning power to 100 W or less (see FIG. 13A). Conversely, if the plasma cleaning power is suppressed to 100 W or less, the contact between the pixel electrode and the source electrode is reduced. Resistance is 102As shown in FIG. 13B, there is a possibility that a good contact cannot be obtained.
[0008]
In order to avoid such a problem, for example, a method of performing plasma cleaning after forming a protective film on the organic insulating film is conceivable. However, in this case, the number of steps of forming the protective film and patterning increase, which leads to a decrease in productivity and an increase in cost.
In addition, dry etching using a special gas that reduces damage to the organic insulating film or plasma cleaning using a special organic material with little deterioration can be considered. The selection and selection of appropriate materials and process conditions may reduce the degree of freedom of the process and impair productivity and reliability.
[0009]
The present invention has been made in view of the above-described problems, and an object thereof is to provide an active matrix substrate and a display device using the same, which can prevent current leakage between pixel electrodes.
Another object of the present invention is to provide a method for manufacturing an active matrix substrate that can prevent current leakage between pixel electrodes without impairing the degree of freedom of the process.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, an active matrix substrate according to the present invention includes a substrate, a scanning line provided on the substrate, a signal line provided on the substrate so as to intersect the scanning line, A switching element provided in the vicinity of the intersection of the scanning line and the signal line, and a contact hole that is formed on the substrate so as to cover the scanning line, the signal line, and the switching element, and communicates with the switching element. An organic insulating layer; and a pixel electrode formed on the organic insulating layer and electrically connected to the switching element through the contact hole.at leastIn the region where the pixel electrode is not formed, the organic insulating layerRemove surface layerdo itDirect alignment film on the underlying portion of the organic insulating layer exposedIt is characterized by the formation.
[0011]
According to this configuration, the recess in which the base portion of the organic insulating layer having a high surface resistance is exposed around the pixel electrode.(Exposed portion of the organic insulating layer underlayer)Therefore, the pixel electrodes adjacent to each other can be well insulated with respect to surface conduction by such a high resistance region. Thereby, current leakage between the pixel electrodes via the organic insulating layer can be prevented.
At this time,The exposed portion of the organic insulation layerSurface resistance of 1 × 1013It is desirable that it is Ω or more. According to this configuration, when the active matrix substrate is applied to a transmissive liquid crystal display device, the display contrast can be set to 300 or more.
[0013]
The display device of the present invention is held between the active matrix substrate, a counter substrate having a counter electrode provided to face a pixel electrode of the active matrix substrate, and the active matrix substrate and the counter substrate. And a light modulation layer.
In this configuration, since the active matrix substrate that can prevent current leakage between the pixel electrodes is used, a high-definition display with high contrast can be obtained.
[0014]
The method for manufacturing an active matrix substrate according to the present invention includes a step of forming a scanning line on the substrate, and a step of forming a signal line intersecting the scanning line on the substrate while being electrically insulated from the scanning line. Forming a switching element near the intersection of the scanning line and the signal line, forming an organic insulating layer covering the scanning line, the signal line, and the switching element on the substrate; Forming a contact hole that penetrates the organic insulating layer in a thickness direction and communicates with the switching element;And aboveOrganic insulation layerPredeterminedRemove areas in the thickness direction by dry etchingAnd forming an alignment film directly on the substrate including the step of exposing the underlying portion of the organic insulating layer and the surface of the organic insulating layer exposing the underlying portion.And a process.
[0015]
According to the present manufacturing method, the organic insulating layer interposed between the pixel electrodes is partly removed in the film thickness direction from the surface layer side by dry etching. A region having a high surface resistance is formed with the portion exposed. In addition, due to such a region having a high surface resistance, adjacent pixel electrodes are in a well-insulated state with respect to surface conduction, and current leakage between pixel electrodes traveling on the surface of the organic insulating layer is prevented.
[0016]
At this time, it is preferable to use a reactive gas containing at least one of fluorine (F), oxygen (O), and chlorine (Cl) for the dry etching. Thereby, the altered layer in the surface layer can be completely removed without damaging the organic insulating layer.
The dry etching may be performed using the pixel electrode as a mask. As a result, a mask for dry etching can be eliminated, and the manufacturing process can be simplified.
In addition, a resist stacked on the pixel electrode when the pixel electrode is patterned may be used as a mask for the dry etching. As a result, damage to the pixel electrode due to dry etching can be suppressed.The
[0018]
Further, a step of cleaning the contact hole by plasma cleaning may be further provided between the step of forming the contact hole and the step of forming the pixel electrode.
According to this manufacturing method, it is possible to remove residues, natural oxide films, and the like attached on the switching element in the step of forming the contact hole by such plasma cleaning, and the pixel electrode and the switching element to be formed thereafter The contact resistance can be reduced. Note that an altered layer having a low resistance is formed in the surface layer portion of the organic insulating layer by plasma cleaning. Of these altered layers, the altered layer located in a region where the pixel electrode is not formed is performed thereafter. A region having a high surface resistance is formed by removing the base portion of the organic insulating layer between the pixel electrodes. For this reason, there is no possibility of leakage current between the pixel electrodes that travels on the surface layer portion of the organic insulating layer. Further, since the dry etching is performed after the pixel electrode is formed, the inside of the contact hole cleaned by the plasma cleaning is not contaminated again by such dry etching.
Furthermore, onThe etching amount of the dry etching is preferably 5 nm to 20 nm. This is because the underlying portion of the organic insulating layer having a high surface resistance is reliably exposed. In the manufacturing method of the active matrix substrate, the plasma cleaning for removing the natural oxide film on the source electrode may cause a deteriorated layer in the upper part of the insulating layer provided between the electrodes, which may cause current leakage. To do. By performing dry etching in the above range, this altered layer can be removed, and the current leakage can be suppressed.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
[First Embodiment]
[Active matrix substrate and display device using the same]
1 and 2 are a cross-sectional view and a plan view, respectively, for explaining the configuration of a liquid crystal display device which is an example of the display device of the present invention. 1 (a) and 3 (a) to 7 (a) are cross-sectional views taken along the line Ia-Ia 'of FIG. 2, respectively, and FIGS. 1 (b), 3 (b) to 7 (b). Shows cross-sectional views taken along line Ib-Ib 'of FIG. In addition, the film thicknesses and dimensional ratios of the components are appropriately changed.
[0020]
As shown in FIGS. 1 and 2, the liquid crystal display device of this embodiment includes an
The
[0021]
The
As the
The
[0022]
The
The
[0023]
The
[0024]
Insulating
A plurality of
For these
[0025]
The insulating layer formed on the
[0026]
Further, a
Further, in the non-pixel regions of the organic insulating
[0027]
An
On the other hand, the
The
[0028]
Therefore, according to the active matrix substrate of the present embodiment, the concave portion in which the underlying portion of the organic insulating
Further, a high-quality display can be obtained by configuring a display device using an active matrix substrate in which such current leakage between the
Note that the uppermost layer portion of the organic insulating
[0029]
[Manufacturing method of active matrix substrate]
Next, as an example of a method for manufacturing the
[0030]
First, a
[0031]
Next, silicon nitride (SiN) is formed on the
Next, with the organic insulating
[0032]
At this time, since the exposed surface of the
[0033]
Next, a conductive film is formed on the insulating
Next, in order to restore the insulating property of the surface of the organic insulating
[0034]
Specifically, a part of the surface layer portion of the organic insulating
[0035]
Further, after forming a protective film on the
Finally, an
As described above, the
[0036]
Therefore, according to the manufacturing method of the active matrix substrate described above, the surface layer portion of the organic insulating
At this time, since dry etching is performed using a reaction gas containing at least one of fluorine (F), oxygen (O), and chlorine (Cl), organic insulation is performed while suppressing damage to the
[0037]
As described above, in the active matrix substrate of this embodiment, an insulating substrate is used as the
The insulating layer that insulates the
Furthermore, the organic insulating
In addition to the liquid crystal, the
[0038]
[Second Embodiment]
[Active matrix substrate and display device using the same]
FIG. 8 is a cross-sectional view for explaining the configuration of the active matrix substrate according to the present invention. 8A to 11A show cross-sectional views taken along the line Ia-Ia ′ of FIG. 2, and FIGS. 8B to 11B show cross-sectional views taken along the line Ib-Ib ′ of FIG. ing. In addition, the film thicknesses and dimensional ratios of the components are appropriately changed. Further, the same components as those in the first embodiment are denoted by the same reference numerals, a description thereof is partially omitted, and FIG.
[0039]
As shown in FIG. 8, the display device according to the present embodiment is provided between an
As in the first embodiment, the active matrix substrate 50 'includes a plurality of
In the
[0040]
That is, the organic insulating
[0041]
Therefore, according to the active matrix substrate of the present embodiment, the
As described above, in the active matrix substrate of this embodiment, the formation region of the organic insulating
[0042]
[Manufacturing method of active matrix substrate]
Since the manufacturing method of the active matrix substrate of the present embodiment is the same as the manufacturing method of the active matrix substrate of the first embodiment up to the manufacturing process of the
[0043]
In this manufacturing method, the inorganic insulating
Next, an organic insulating
[0044]
Then, using the organic insulating
Next, using the insulating
[0045]
Next, a conductive film is formed on the insulating
Finally, an
The
Therefore, according to the manufacturing method of the active matrix substrate, the adjacent organic insulating
[0046]
In addition, this invention is not limited to the above-mentioned embodiment, It can implement in various deformation | transformation in the range which does not deviate from the meaning of this invention.
For example, the
[0047]
Furthermore, the shape of the
[0048]
【Example】
In order to demonstrate the effect of the present invention, the inventors actually manufactured an active matrix substrate by the manufacturing method according to the present invention. The results will be described below.
The active matrix substrate of the present example is based on the configuration of the first embodiment, and has an organic insulating layer of 1013A photosensitive acrylic resin having a surface resistance of Ω was used, and an Al reflector was used as the pixel electrode.
Further, in this embodiment, a good contact resistance between the pixel electrode and the source electrode (10-2The power for plasma cleaning was set to about 200 W so as to obtain about Ωcm. As a result, the surface layer of the organic insulating layer is altered and the surface resistance is 109Ω-1011Reduced to Ω.
[0049]
Next, the pixel electrode is used as a mask, and Ar gas is 300 sccm and SF is used as a reaction gas.6Plasma treatment (dry etching) was performed using a mixed gas of 3 sccm of gas, a pressure of 50 mtorr, and a power of 50 W. As a result, the etching rate selection ratio between Al and acrylic resin is 1: 100 or more, and only the acrylic resin can be removed with almost no damage to Al, and the underlying portion of the organic insulating layer with high surface resistance is exposed. I was able to.
[0050]
【The invention's effect】
As described above, according to the present invention, the pixel electrode adjacent to the high-resistance region is formed by providing the concave portion exposing the base portion of the organic insulating layer having a high surface resistance around the pixel electrode. They can be well insulated with respect to surface conduction. Thereby, current leakage between the pixel electrodes via the organic insulating layer can be prevented. Further, by using such an active matrix substrate for a display device, high-quality display can be obtained.
[Brief description of the drawings]
FIGS. 1A and 1B are cross-sectional views illustrating a schematic configuration of a display device according to a first embodiment of the present invention, wherein FIGS. 1A and 1B are a cross-sectional view taken along lines Ia-Ia ′ and Ib-Ib ′ in FIG. FIG.
FIG. 2 is a top view showing a schematic configuration of a display device according to the present invention.
FIGS. 3A and 3B are process diagrams showing a method for manufacturing an active matrix substrate according to the first embodiment of the present invention, wherein FIGS. 3A and 3B are cross-sectional views taken along lines Ia-Ia ′ and Ib-Ib ′ of FIG. FIG.
FIGS. 4A and 4B are process diagrams showing a method of manufacturing an active matrix substrate according to the first embodiment of the present invention, wherein FIGS. FIG.
FIGS. 5A and 5B are process diagrams showing a method for manufacturing an active matrix substrate according to the first embodiment of the present invention, wherein FIGS. 5A and 5B are cross-sectional views taken along lines Ia-Ia ′ and Ib-Ib ′ of FIG. FIG.
FIGS. 6A and 6B are process diagrams illustrating a method of manufacturing an active matrix substrate according to the first embodiment of the present invention, wherein FIGS. 6A and 6B are cross-sectional views taken along lines Ia-Ia ′ and Ib-Ib ′ of FIG. FIG.
FIGS. 7A and 7B are process diagrams showing a method for manufacturing an active matrix substrate according to the first embodiment of the present invention, wherein FIGS. 7A and 7B are cross-sectional views taken along lines Ia-Ia ′ and Ib-Ib ′ of FIG. FIG.
FIGS. 8A and 8B are cross-sectional views showing a schematic configuration of a display device according to a second embodiment of the present invention, wherein FIGS. 8A and 8B show the Ia-Ia ′ cross section and the Ib-Ib ′ cross section of FIG. FIG.
FIGS. 9A and 9B are process diagrams showing a method for manufacturing an active matrix substrate according to a second embodiment of the present invention, wherein FIGS. 9A and 9B are cross-sectional views taken along lines Ia-Ia ′ and Ib-Ib ′ of FIG. FIG.
FIGS. 10A and 10B are process diagrams illustrating a method of manufacturing an active matrix substrate according to a second embodiment of the present invention, wherein FIGS. 10A and 10B are cross-sectional views taken along lines Ia-Ia ′ and Ib-Ib ′ of FIG. FIG.
FIGS. 11A and 11B are process diagrams illustrating a method for manufacturing an active matrix substrate according to a second embodiment of the present invention, wherein FIGS. 11A and 11B are cross-sectional views taken along lines Ia-Ia ′ and Ib-Ib ′ of FIG. FIG.
FIG. 12 is a diagram illustrating a relationship between a leakage current between pixel electrodes and contrast in a transmissive liquid crystal display device.
FIG. 13 is a diagram showing the influence of plasma cleaning on the electrical characteristics of the substrate, and FIG. 13A is a diagram showing the relationship between the plasma cleaning power and the surface resistance of the organic insulating layer surface on which the pixel electrodes are formed. (B) is a figure which shows the relationship between the electric power of plasma cleaning, and the contact resistance between a pixel electrode / source electrode.
[Explanation of symbols]
1 Substrate
6 Drain electrode
7 Source electrode
9 Organic insulation layer
10 Pixel electrode
12 signal lines
15 scan lines
16 Contact hole
30 TFT (switching element)
50 TFT array substrate (active matrix substrate)
60 Counter substrate
62 Counter electrode
70 Liquid crystal layer (light modulation layer)
101 pixel area
102 Element area
103 Wiring area
G recess(Exposed portion of the organic insulating layer underlayer)
Claims (9)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002197997A JP4115761B2 (en) | 2002-07-05 | 2002-07-05 | Active matrix substrate, method for manufacturing the same, and display device using the same |
| TW92117624A TW594346B (en) | 2002-07-05 | 2003-06-27 | Active matrix type substrate and its manufacturing method, and display apparatus using the same |
| KR20030043308A KR100560353B1 (en) | 2002-07-05 | 2003-06-30 | Active matrix substrate, production method for the same, and display using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002197997A JP4115761B2 (en) | 2002-07-05 | 2002-07-05 | Active matrix substrate, method for manufacturing the same, and display device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004038047A JP2004038047A (en) | 2004-02-05 |
| JP4115761B2 true JP4115761B2 (en) | 2008-07-09 |
Family
ID=31705581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002197997A Expired - Fee Related JP4115761B2 (en) | 2002-07-05 | 2002-07-05 | Active matrix substrate, method for manufacturing the same, and display device using the same |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4115761B2 (en) |
| KR (1) | KR100560353B1 (en) |
| TW (1) | TW594346B (en) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4570420B2 (en) * | 2004-08-23 | 2010-10-27 | 三菱電機株式会社 | Active matrix display device and method of manufacturing active matrix display device |
| KR101112547B1 (en) | 2005-01-18 | 2012-03-13 | 삼성전자주식회사 | Thin film transistor array panel and manufacturing method thereof |
| JP4774006B2 (en) * | 2007-03-08 | 2011-09-14 | 株式会社アルバック | Etching method |
| JP2011237671A (en) * | 2010-05-12 | 2011-11-24 | Mitsubishi Electric Corp | Liquid crystal display device |
| KR101233348B1 (en) * | 2010-06-09 | 2013-02-14 | 삼성디스플레이 주식회사 | Display device and method for manufacturing the same |
| US8901554B2 (en) | 2011-06-17 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including channel formation region including oxide semiconductor |
| JP6082911B2 (en) * | 2012-06-08 | 2017-02-22 | 株式会社Joled | THIN FILM TRANSISTOR AND METHOD FOR PRODUCING THIN FILM TRANSISTOR |
| WO2014013958A1 (en) | 2012-07-20 | 2014-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| WO2015016149A1 (en) * | 2013-07-29 | 2015-02-05 | 株式会社日立国際電気 | Substrate processing device, method for producing semiconductor device, and recording medium |
| CN106233196B (en) * | 2014-04-16 | 2019-05-07 | 夏普株式会社 | Liquid crystal display panel and method of manufacturing the same |
| JP6255334B2 (en) * | 2014-12-19 | 2017-12-27 | エルジー ディスプレイ カンパニー リミテッド | Method for manufacturing thin film transistor having fringe field switching structure |
| KR102328678B1 (en) * | 2015-02-09 | 2021-11-19 | 삼성디스플레이 주식회사 | Thin film transistor substrate, display apparatus comprising the same, method for manufacturing thin film transistor substrate, and method for manufacturing display apparatus |
| US11196000B2 (en) * | 2019-11-01 | 2021-12-07 | International Business Machines Corporation | Low forming voltage non-volatile memory (NVM) |
| EP4213213A4 (en) * | 2020-10-12 | 2023-11-08 | BOE Technology Group Co., Ltd. | Display panel and manufacturing method therefor, and display device |
| KR20250173514A (en) * | 2023-04-12 | 2025-12-10 | 가부시끼가이샤 레조낙 | Method for manufacturing semiconductor devices |
-
2002
- 2002-07-05 JP JP2002197997A patent/JP4115761B2/en not_active Expired - Fee Related
-
2003
- 2003-06-27 TW TW92117624A patent/TW594346B/en not_active IP Right Cessation
- 2003-06-30 KR KR20030043308A patent/KR100560353B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100560353B1 (en) | 2006-03-14 |
| JP2004038047A (en) | 2004-02-05 |
| TW594346B (en) | 2004-06-21 |
| KR20040004076A (en) | 2004-01-13 |
| TW200407642A (en) | 2004-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4781518B2 (en) | Reflective transmission composite thin film transistor liquid crystal display | |
| US7205570B2 (en) | Thin film transistor array panel | |
| CN101581861B (en) | Liquid crystal display device and method for manufacturing the same | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| JP4115761B2 (en) | Active matrix substrate, method for manufacturing the same, and display device using the same | |
| JP2005122182A (en) | Thin film transistor substrate for display element and manufacturing method | |
| US7477350B2 (en) | Thin film array panel | |
| JP4211855B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| KR100673331B1 (en) | Liquid crystal display device manufacturing method and liquid crystal display device according to the manufacturing method | |
| US20040155992A1 (en) | Method of manufacturing an array substrate for use in a LCD device | |
| US7804092B2 (en) | Active-matrix-drive display unit including TFT | |
| US6559920B1 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP5120828B2 (en) | Thin film transistor substrate and manufacturing method thereof, and liquid crystal display panel having the same and manufacturing method | |
| KR100660809B1 (en) | Liquid crystal display device manufacturing method and liquid crystal display device according to the manufacturing method | |
| JPH11352515A (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2007013083A (en) | Thin film transistor substrate and manufacturing method thereof | |
| KR100309210B1 (en) | Liquid crystal display and method for fabricating the same | |
| JPH11326941A (en) | Active matrix display device | |
| KR100333270B1 (en) | Liquid crystal display and method for fabricating the same | |
| JP3169322B2 (en) | Active matrix substrate and manufacturing method thereof | |
| KR100333272B1 (en) | Liquid crystal display and method for fabricating the same | |
| KR100583313B1 (en) | LCD and its manufacturing method | |
| KR100611043B1 (en) | Liquid crystal display device manufacturing method | |
| KR20050055384A (en) | Liquid crystal display panel and fabricating method thereof | |
| JPH04268536A (en) | Active matrix substrate and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080416 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |