JP4192035B2

JP4192035B2 - Wiring board manufacturing method

Info

Publication number: JP4192035B2
Application number: JP2003148812A
Authority: JP
Inventors: 美雪赤澤; 悟倉持; 敦高野; 浩一中山; 政隆山口; 俊章森; 義孝福岡
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2003-05-27
Filing date: 2003-05-27
Publication date: 2008-12-03
Anticipated expiration: 2023-05-27
Also published as: JP2004356160A

Description

【０００１】
【発明の属する技術分野】
本発明は、配線基板とその製造方法に係り、特に半導体素子を搭載するための配線基板であって、表裏の接続における信号のノイズやクロストークを低減した配線基板を製造するための製造方法に関する。
【０００２】
【従来の技術】
【特許文献１】
特開２０００−６８６４８号公報
【特許文献２】
特開２００１−１２７４３９号公報
【特許文献３】
特開２００２−２１７５４１号公報
従来、半導体装置に用いられる配線基板は、コア基板にスルーホールを設け、このスルーホール内に金属めっきを施してスルーホール配線を形成し、このスルーホール配線をコア基板上の配線パターンと接続することによって、基板の表裏の接続を行っていた。そして、この表裏の接続を形成した配線基板に半導体素子を搭載し、また、ボール端子を形成し、このボール端子と半導体素子の端子間を導通させることにより半導体装置を構成していた。
【０００３】
近年、半導体装置の高周波化により、スルーホールにおいてインピーダンス不整合による信号波形の歪が生じるという問題があった。また、スルーホール配線が配線基板上のグランド配線から離れることにより、スルーホール配線に流れる信号が電界磁界の影響を受けやすくなり、クロストークノイズが生じるという問題があった。これらの問題を解決するために、スルーホールを、中心スルーホールと、この中心スルーホールの外側近傍に同軸構造となるように形成された外層スルーホールとからなる同軸構造とする技術が提案されている（特許文献１、特許文献２、特許文献３）。
【０００４】
【発明が解決しようとする課題】
しかし、上述の同軸構造のスルーホールは、いずれも、まず、外層スルーホールを形成した後、この外層スルーホールを絶縁樹脂で充填し、その後、外層スルーホールの中心部に、レーザーもしくはドリルを用いて中心スルーホールを形成して作製されるものであり、２度のスルーホール形成（穴明け工程）が必要であった。また、２度の穴明け工程における外層スルーホールと中心スルーホールの位置合わせが難しく、位置がずれると外層スルーホールと中心スルーホールとの絶縁信頼性が得られないため、従来の中心スルーホールの直径は７５μｍ程度が限度であり、小型化には限界があった。
さらに、上述の特許文献では、中心スルーホールを樹脂で充填し蓋めっきを行い、同軸構造のスルーホール直上にビアを配置している。しかし、この構造では、使用する基板の熱収縮・熱膨張によって、スルーホール内部に充填した樹脂が伸縮し、これにより、蓋めっき部分に形成されたビアに応力が集中し易く、接続信頼性が低いという問題もあった。
【０００５】
本発明は、上記のような実情に鑑みてなされたものであり、クロストークノイズが低減され、インピーダンス整合がとれる同軸構造のスルーホールを備えた配線基板を、高い絶縁信頼性と接続信頼性を確保し、かつ、簡便に製造することが可能な配線製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
このような目的を達成するために、本発明は、中心スルーホールと該中心スルーホールの外側近傍に同軸構造となるように形成された外層スルーホールとを有する同軸スルーホールを備えたコア基板上に電気絶縁層を介して配線を有する配線基板の製造方法において、コア基板用のコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が１０〜５０μｍの範囲内にある複数の中心微細孔と、該中心微細孔の外側近傍に中心微細孔と同軸の円筒形状である外層円筒孔部を所定の深さまで穿設する工程と、少なくとも前記中心微細孔の内壁面、および、前記外層円筒孔部の内壁面に、導電性物質拡散防止層を形成し、該導電性物質拡散防止層上に下地導電層を形成する工程と、前記中心微細孔内および前記外層円筒孔部内に導電性物質を充填する工程と、前記コア材の他方の面を研磨して前記中心微細孔および前記外側円筒孔部を露出させることにより中心スルーホールおよび外層スルーホールを形成し、前記導電性物質によりスルーホールを介した表裏の導通がとられたコア基板とする工程と、該コア基板上に、中心スルーホール内に充填された導電性物質に接続し、かつ、外層スルーホール内に充填された導電性物質と絶縁されるようにビアを形成すると同時に、電気絶縁層を介した配線を形成する工程と、を有するような構成とした。
【０００７】
また、本発明は、中心スルーホールと該中心スルーホールの外側近傍に同軸構造となるように形成された外層スルーホールとを有する同軸スルーホールを備えたコア基板上に電気絶縁層を介して配線を有する配線基板の製造方法において、コア基板用のコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が１０〜５０μｍの範囲内にある複数の中心微細孔と、該中心微細孔の外側近傍に中心微細孔と同軸の円筒形状である外層円筒孔部を所定の深さまで穿設する工程と、前記コア材の他方の面を研磨して前記微細孔および前記外側円筒孔部を露出させることにより、中心スルーホールおよび外層スルーホールを形成する工程と、少なくとも前記中心スルーホールの内壁面、および、外層スルーホールの内壁面に導電性物質拡散防止層を形成し、該導電性物質拡散防止層上に下地導電層を形成する工程と、前記中心スルーホール内および外層スルーホール内に導電性物質を充填して表裏の導通がとられたコア基板とする工程と、該コア基板上に、中心スルーホール内に充填された導電性物質に接続し、かつ、外層スルーホール内に充填された導電性物質と絶縁されるようにビアを形成すると同時に、電気絶縁層を介した配線を形成する工程と、を有するような構成とした。
【０００８】
本発明の他の態様として、前記導電性物質拡散防止層の形成は、プラズマを利用したＭＯ−ＣＶＤ法により行うような構成とした。
本発明の他の態様として、前記中心微細孔を、その開口径が１０〜３０μｍの範囲内となるように形成し、前記外層円筒孔部を、その開口幅が１０〜３０μｍの範囲内となるように形成するような構成とした。
本発明の他の態様として、前記コア基板の厚みは、５０〜７２５μｍの範囲内であるような構成とした。
本発明の他の態様として、前記コア材はシリコンを使用するような構成とした。
上記のように、本発明では、プラズマを利用したドライエッチングにより中心微細孔と外層円筒孔部を形成するので、微細で精度の高い同軸構造のスルーホールの形成が可能となる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明の配線基板の製造方法により作製された配線基板の一例を示す部分縦断面図である。図１において、配線基板１は、コア基板２と、このコア基板２の表面２ａ上に電気絶縁層を介して形成された配線と、裏面２ｂ上に電気絶縁層を介して形成された配線と、を備えている。
配線基板１を構成するコア基板２は、コア材２′に複数（図示例では１個のみを示す）の同軸スルーホール４が形成されたものであり、この同軸スルーホール４は、中心スルーホール５と、中心スルーホール５の外側近傍に同軸構造となるように形成された外層スルーホール６からなる。中心スルーホール５には導電性物質９ａが充填され、外層スルーホール６には導電性物質９ｂが充填され、この導電性物質９ａ，９ｂにより同軸スルーホール４を介した表面２ａと裏面２ｂの導通がなされている。
【００１０】
コア基板２に形成された同軸スルーホール４を構成する中心スルーホール５は、その開口径を１０〜５０μｍ、好ましくは１０〜３０μｍの範囲内とすることができる。また、同軸スルーホール４を構成する外層スルーホール６は、その開口幅を１０〜５０μｍ、好ましくは１０〜３０μｍの範囲内とすることができ、外層スルーホール６の外側壁面の直径を５０〜２００μｍ、好ましくは５０〜１００μｍの範囲内とすることができる。また、中心スルーホール５と外層スルーホール６との間に存在するコア基板２の厚みは、例えば、１０〜８５μｍ、好ましくは１０〜３５μｍの範囲内で設定することができる。中心スルーホール５および外層スルーホール６の寸法が上記の範囲未満であると、高い絶縁信頼性を得ることが難しくなり、また、上記の範囲を超える場合、小型化に支障を来たすことになり好ましくない。
【００１１】
また、隣接する同軸スルーホール４の距離、隣接する外層スルーホール間に存在するコア基板２の厚みは、コア基板２の厚み等を考慮して適宜設定することができる。
中心スルーホール５の内壁面には導電性物質拡散防止層７ａが設けられており、図示例のコア基板２では、導電性物質拡散防止層７ａと導電性物質９ａとの間に下地導電層８ａが介在している。また、外層スルーホール６の内壁面には導電性物質拡散防止層７ｂが設けられており、図示例のコア基板２では、導電性物質拡散防止層７ｂと導電性物質９ｂとの間に下地導電層８ｂが介在している。
【００１２】
コア基板２の厚みは、５０〜７２５μｍ、好ましくは３００〜６２５μｍの範囲内である。コア基板２の厚みが５０μｍ未満であると、支持体として充分な強度を保持できず、７２５μｍを超えると、半導体装置の薄型化に支障を来たすことになり好ましくない。
コア基板２の表面２ａ上には、外層スルーホール内の導電性物質９ｂに接続するようにグランド配線１５が形成されており、また、電気絶縁層１７を介しビア２１にて中心スルーホール５内の導電性物質９ａに接続されるように配線２２が形成されている。一方、コア基板２の裏面２ｂ上には、外層スルーホール内の導電性物質９ｂに接続されるようにグランド配線１６が形成されており、また、電気絶縁層１８を介しビア２３にて中心スルーホール５内の導電性物質９ａに接続するように配線２４が形成されている。
【００１３】
尚、コア基板２上に形成された配線は、図示例では単層配線であるが、多層配線であってもよい。また、各ビア２１，２３は下地金属層を介して、導電性物質９ａ，９ｂ上に形成されていてもよく、下地着金属層は、例えば、銅、銀等の薄膜とすることができる。さらに、配線基板は、上述の同軸スルーホールと普通のスルーホールとが混在するものであってもよい。
【００１４】
次に、本発明の配線基板の製造方法を、上述の配線基板１を例として、図面を参照しながら説明する。
図２乃至図４は、本発明の配線基板の製造方法の一実施形態を示す工程図である。
本発明の配線基板の製造方法では、コア基板用のコア材２′の一方の面２′ａに所定の開口３１ａを有するマスクパターン３１を形成し、このマスクパターン３１をマスクとしてプラズマを利用したドライエッチング法であるＩＣＰ−ＲＩＥ(Inductive Coupled Plasma - Reactive Ion Etching)によりコア材２′に所定の深さで中心微細孔５′と、中心微細孔５′の外側近傍に中心微細孔５′と同軸の円筒形状である外層円筒孔部６′を穿設する（図２（Ａ））。
【００１５】
図５は、中心微細孔５′と外層円筒孔部６′が形成されたコア材２′の表面２′ａ側からの平面図であり、微細孔５′と外層円筒孔部６′は、それぞれ斜線を付して示してある。
コア材２′は、例えば、シリコン、ガラス等を使用することができる。
また、マスクパターン３１は、ドライエッチング耐性のある材料を用いて形成することができ、例えば、ノボラック樹脂を用いたポジ型レジストを使用して形成することができる。また、コア材２′に比べエッチング選択比が小さい（エッチング速度が小さい）材料、例えば、シリコンからなるコア材２′に対して、酸化シリコン、窒化シリコン等を使用してマスクパターン３１を形成することができる。
【００１６】
図５において、形成する中心微細孔５′の開口径ｄは、１０〜５０μｍ、好ましくは１０〜３０μｍの範囲内で適宜設定することができる。また、形成する外層円筒孔部６′は、その開口幅Ｗを１０〜５０μｍ、好ましくは１０〜３０μｍの範囲内、外側壁面の直径Ｄを５０〜２００μｍ、好ましくは５０〜１００μｍの範囲内とすることができる。また、中心微細孔５′と外層円筒孔部６′との間に存在するコア材２′の厚みＴは、例えば、１０〜８５μｍ、好ましくは１０〜３５μｍの範囲内とすることができる。
また、中心微細孔５′と外層円筒孔部６′の深さは、作製するコア基板の厚み（５０〜７２５μｍ）を考慮して設定することができ、例えば、７０〜７４５μｍの範囲内で適宜設定することができる。
本発明の製造方法では、同軸スルーホール用の中心微細孔５′と外層円筒孔部６′を、プラズマを利用したドライエッチングにより同時に形成するので、精度の高い同軸構造として形成することができる。
【００１７】
次に、コア材２′からマスクパターン３１を除去し、絶縁層３をコア材２′の表面および中心微細孔５′と外層円筒孔部６′の内壁面に成膜する（図２（Ｂ））。この絶縁層３は、コア材２′がシリコンである場合には、熱酸化を施すことにより形成された酸化珪素膜であってよい。また、シリコンおよび他の材質のコア材２′に対して、プラズマＣＶＤ（Chemical Vapor Deposition）で形成した酸化シリコン膜、窒化シリコン膜を絶縁層３としてもよい。このような絶縁層３の厚みは、例えば、５００〜１０００ｎｍの範囲で設定することができる。
【００１８】
次に、この絶縁層３上に導電性物質拡散防止層７を形成し、この導電性物質拡散防止層７上に下地導電層８を形成する（図２（Ｃ））。導電性物質拡散防止層７は、窒化チタン、チタン、クロム等からなる薄膜とすることができる。また、下地導電層８は、銅、銀、ニッケル等からなる薄膜とすることができる。このような導電性物質拡散防止層７や下地導電層８は、例えば、プラズマを利用したＭＯ−ＣＶＤ（Metal Organic - Chemical Vapor Deposition）やスパッタリング法により形成することができる。特に、中心微細孔５′の開口径ｄが３０μｍ以下の場合、外層円筒孔部６′の外側壁面の径Ｄ２と内側壁面の径Ｄ１の差が３０μｍ以下の場合、プラズマを利用したＭＯ−ＣＶＤにより導電性物質拡散防止層７や下地導電層８を形成することが好ましい。
【００１９】
次に、中心微細孔５′と外層円筒孔部６′の内部に導電性物質９を充填する（図３（Ａ））。ここでは、下地導電層８を給電層として、フィルド電解めっきにより中心微細孔５′と外層円筒孔部６′の内部に銅、ニッケル等の導電性物質９を充填することができる。また、中心微細孔５′と外層円筒孔部６′の内部に、導電性ペーストをスクリーン印刷等の方法により導電性物質９として充填してもよい。使用する導電性ペーストは、銅粒子、銀粒子、銀コート銅粒子等の導電性粒子を８０体積％以上含有した導電性ペーストであることが望ましい。
次に、コア材２′上の余分な導電性物質９を研磨して除去し、中心微細孔５′内に導電性物質９ａを、外層円筒孔部６′内に導電性物質９ｂを残す。また、コア材２′の他方の面２′ｂを研磨して、中心微細孔５′と外層円筒孔部６′を露出させて中心スルーホール５と外層スルーホール６からなる同軸スルーホール４を形成する。これにより、中心スルーホール５内に充填された導電性物質９ａ、外層スルーホール６内に充填された導電性物質９ｂによる表裏の導通がとられたコア基板２が得られる（図３（Ｂ））。
【００２０】
次いで、上記の研磨がなされたコア材２′の両面に絶縁層３′を形成し、この絶縁層３′にパターンエッチングを行って、中心スルーホール５内に充填された導電性物質９ａ、外層スルーホール６内に充填された導電性物質９ｂが露出するような開口を形成する。その後、コア材２′の両面に下地金属層を形成し、この下地金属層上にレジストパターンを形成し、上記の下地金属層を給電層としてパターンめっきを行って導電層を形成する。その後、上記のレジストパターンを除去し、露出している下地金属層をエッチング除去することにより、グランド配線１５，１６を形成する（図３（Ｃ））。
【００２１】
絶縁層３′は、反応性スパッタリング、プラズマＣＶＤ等により形成した酸化シリコン等の無機酸化膜、窒化シリコン等の無機窒化膜とすることができる。このような絶縁層３′の厚みは、例えば、５００〜１０００ｎｍの範囲で設定することができる。また、この絶縁層３′に対するパターンエッチングは、所望のレジストパターンを形成した後、無機酸化膜であればフッ化水素を用いたウエットエッチングにより、また、無機窒化膜であれば、ＣＦ₄／Ｏ₂、ＣＦ₄／Ｏ₂／Ｈ₂、ＳｉＦ₄／Ｏ₂、ＮＦ₃／Ｏ₂、ＣＦ₄、Ｃ₂Ｆ₆、Ｃ₃／Ｆ₈、ＣＨＦ₃等のガスによるプラズマドライエッチングにより行うことができる。
グランド配線１５，１６を形成するための下地金属層は、スパッタリング法等により形成した薄膜であってよく、例えば、銅、銀等の薄膜であってよい。また、下地金属層の構造を、上記のような薄膜と、クロム、チタン、窒化チタン等の密着膜との積層構造としてもよい。このような下地金属層の厚みは、例えば、５０〜３５０ｎｍの範囲で設定することができる。
【００２２】
次に、コア基板２の両面に電気絶縁層として、感光性絶縁材料を塗布し、所定のパターンで露光して現像することにより、中心スルーホール５内に充填された導電性物質９ａが露出するような開口を有する電気絶縁層１７，１８を形成する。その後、この電気絶縁層１７，１８を覆うように、下地金属層１９，２０を形成する（図３（Ｄ））。
電気絶縁層１７，１８は、例えば、ベンゾシクロブテン、ポリイミド、フルオレン等の感光性絶縁材料を使用して形成することができ、その厚みは、例えば、３〜２０μｍの範囲で設定することができる。
【００２３】
下地金属層１９，２０は、スパッタリング法等により形成した薄膜であってよく、例えば、銅、銀等の薄膜であってよい。また、下地金属層１９，２０の構造を、上記のような薄膜と、クロム、チタン、窒化チタン等の密着膜との積層構造としてもよい。このような下地金属層の厚みは、例えば、５０〜３５０ｎｍの範囲で設定することができる。
次に、電気絶縁層１７，１８にレジストパターン３２を形成する（図４（Ａ））。このレジストパターン３２は、中心スルーホール５内に充填された導電性物質９ａ上の下地金属層１９，２０が露出するような開口３２ａを有している。
【００２４】
次いで、このジストパターン３２をマスクとし、下地金属層１９，２０を給電層として電解めっきを行い、その後、レジストパターン３２を除去する。これにより、中心スルーホール５内に充填された導電性物質９ａにビア２１を介して接続された配線２２と、ビア２３を介して接続された配線２４とを形成する（図４（Ｂ））。このような配線、ビアの材質は、例えば、銅、ニッケル等の導電性材料を使用することができる。
その後、電気絶縁層１７，１８上に存在している余分な下地金属層１９，２０を除去する。これにより、コア基板２の両面に電気絶縁層を介した配線が形成され、この配線は、中心スルーホール５内に充填された導電性物質９ａにビアを介して接続されたものとなり、図１に示されるような配線基板１が得られる（図４（Ｃ））。
その後、必要に応じて、図３（Ｃ）〜図４（Ｃ）の工程を繰り返すことにより、コア基板２の表面２ａ側および／または裏面２ｂ側に、更に任意の層数の配線を形成して、所望の配線基板を得ることができる。
【００２５】
図６乃至図７は、本発明の配線基板の製造方法の他の実施形態を示す工程図である。
本発明の配線基板の製造方法では、まず、コア基板用のコア材２′の一方の面２′ａに所定の開口３１ａを有するマスクパターン３１を形成し、このマスクパターン３１をマスクとしてプラズマを利用したドライエッチング法であるＩＣＰ−ＲＩＥ(Inductive Coupled Plasma - Reactive Ion Etching)によりコア材２′に所定の深さで中心微細孔５′と、中心微細孔５′の外側近傍に中心微細孔５′と同軸の円筒形状である外層円筒孔部６′を穿設する（図６（Ａ））。コア材２′の材質、マスクパターン３１の材質、形成方法、および、中心微細孔５′と外層円筒孔部６′の穿設方法、開口径等の寸法は、上述の製造方法の実施形態と同様とすることができる。中心微細孔５′と外層円筒孔部６′が形成されたコア材２′の表面２′ａ側から見た状態は、上記図５と同様となる。
【００２６】
次に、コア材２′からマスクパターン３１を除去し、コア材２′の他方の面２′ｂを研磨して、中心微細孔５′と外層円筒孔部６′を露出させて、中心スルーホール５と外層スルーホール６からなる同軸スルーホール４を形成する。その後、絶縁層３をコア材２′の両面および中心スルーホール５と外層スルーホール６の内壁面に成膜する（図６（Ｂ））。この絶縁層３の形成は、上述の製造方法の実施形態における絶縁層３の形成と同様とすることができる。
次に、この絶縁層３上に導電性物質拡散防止層７を形成し、この導電性物質拡散防止層７上に下地導電層８を形成する（図６（Ｃ））。導電性物質拡散防止層７、下地導電層８の形成は、上述の製造方法の実施形態におけるこれらの層の形成と同様とすることができる。
【００２７】
次に、中心スルーホール５と外層スルーホール６の内部に導電性物質９を充填し、コア材２′上の余分な導電性物質９を研磨して除去することにより、中心スルーホール５内に導電性物質９ａを、外層スルーホール６内に導電性物質９ｂを残す。これにより、中心スルーホール５内に充填された導電性物質９ａ、外層スルーホール６内に充填された導電性物質９ｂによる表裏の導通がとられたコア基板２が得られる（図７（Ａ））。ここでは、中心スルーホール５と外層スルーホール６の内部に、導電性ペーストをスクリーン印刷等の方法により導電性物質９として充填する。使用する導電性ペーストは、銅粒子、銀粒子、銀コート銅粒子等の導電性粒子を８０体積％以上含有した導電性ペーストであることが望ましい。
【００２８】
その後、上記のように得られたコア基板２に対して、上述の製造方法の実施形態と同様の工程（図３（Ｃ）、図３（Ｄ）、図４（Ａ）、図４（Ｂ））でグランド配線１５，１６、電気絶縁層１８，１９、ビア２１と配線２２、ビア２３と配線２４をそれぞれ形成して、図１に示されるような配線基板１を得ることができる（図７（Ｂ））。本実施形態においても、必要に応じて、コア基板２の表面２ａ側および／または裏面２ｂ側に、更に任意の層数の配線を形成して、所望の配線基板を得ることができる。
【００２９】
上述のように、本発明の配線基板の製造方法では、精度の高い同軸構造のスルーホールを形成することができ、高い絶縁信頼性を確保したままで同軸スルーホールの小型化が可能であるため、クロストークノイズが低減され、インピーダンス整合がとれ高周波信号の伝送が可能な小型・高密度の配線基板の製造が可能となる。また、スルーホール直上にビアを形成し、このビアを介して１層目の配線を中心スルーホール内に充填された導電性物質に接続するので、多層配線の配線設計の自由度を高くすることができ、さらに、スルーホール内には樹脂が充填されていないので、中心スルーホール直上に配置されたビアへのコア基板の熱収縮や熱膨張による応力集中が発生し難く、得られた配線基板の接続信頼性が高いものとなる。
尚、上述の本発明の配線基板の製造方法では、同軸スルーホールの形成工程について説明したが、本発明では、普通のスルーホールを同軸スルーホールと混在させるように形成することも勿論可能である。
【００３０】
【実施例】
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
コア材として、厚み６２５μｍ、直径１５０ｍｍのシリコン基板を準備し、このコア材の一方の面にノボラック系のポジ型レジスト材料（東京応化工業（株）製ＰＭＥＲ−Ｐ−ＬＡ９００ＰＭ）を塗布し、スルーホール形成用のフォトマスクを介して露光、現像した。これにより、円形開口と環状開口が同軸で形成された開口パターンを複数有するマスクを形成した。この同軸の開口パターンは、中心の円形開口が直径１０μｍであり、環状開口の開口幅が１０μｍ、外径が７０μｍであり、複数の同軸開口パターンの形成ピッチは１４０μｍであった。
【００３１】
次に、このマスクを介して、コア材にＩＣＰ−ＲＩＥ(Inductive Coupled Plasma - Reactive Ion Etching)によりドライエッチングを行い、図５に示されるような中心微細孔と外層円筒孔部との組み合わせを複数形成した。これらの孔部の深さは約２００μｍとした。
次に、不要なマスクを除去し、洗浄後、熱酸化（１０５０℃、２０分間）を施して、厚み８００ｎｍの絶縁層をコア材の両面および中心微細孔と外層円筒孔部の内壁面に形成した。
【００３２】
次に、この絶縁層上に、プラズマを利用したＭＯ−ＣＶＤ（Metal Organic - Chemical Vapor Deposition）により、窒化チタンからなる厚み１０ｎｍの導電性物質拡散防止層を形成し、この導電性物質拡散防止層上に銅からなる厚み２００ｎｍの下地導電層を形成した。次いで、下地導電層を給電層として、下記組成のフィルドめっき液を使用しパルス電解めっき（ＤＴサイクル１０％、平均電流密度０．２Ａ／ｄｍ²）を１５時間行うことにより、コア基材表面に銅めっきを施し、中心微細孔と外層円筒孔部の内部に銅を完全に充填した。
（フィルドめっき液の組成）
・硫酸 … ５０ｇ／Ｌ
・硫酸銅 … ２００ｇ／Ｌ
・塩素イオン … ５０ｍｇ／Ｌ
・添加剤（上村工業（株）製 ESA21-A） … ２．５ｍＬ／Ｌ
・添加剤（上村工業（株）製 ESA21-B） … １０ｍＬ／Ｌ
【００３３】
次に、コア材上の余分な銅被膜を研磨して除去し、その後、コア材の裏面を研磨して、中心微細孔と外層円筒孔部を露出させて、中心スルーホールと外層スルーホールとからなる同軸スルーホールを形成した。これにより、同軸スルーホール内に充填されたフィルドめっき銅による表裏の導通がとられたコア基板が得られた。上記の中心スルーホールは、開口径が１０μｍであり、また、外層スルーホールは、開口幅が１０μｍ、外側壁面の直径が７０μｍであり、各同軸スルーホールの形成ピッチは１４０μｍであった。このような同軸スルーホールは、レーザーもしくはドリルを用いて形成される従来の同軸スルーホールに比べ、中心スルーホールと外層スルーホールとの位置精度が極めて高く、同時に、大幅な小型化が実現されたものであった。
【００３４】
次いで、上記の研磨により露出したコア材面に、反応性スパッタリングにより酸化シリコンからなる絶縁層（厚み１００ｎｍ）を形成した。その後、この絶縁層上にレジストパターンを形成し、フッ化水素を用いたウエットエッチングにより、絶縁層に開口を形成した。この開口は、スルーホール内に充填された銅が露出するように形成した。
【００３５】
次に、コア基板の両面に、スパッタリング法によりクロム薄膜（厚み３０ｎｍ）と銅薄膜（厚み２００ｎｍ）の積層構造である下地金属層を形成した。次いで、各同軸スルーホールの外層スルーホール内に充填されたフィルドめっき銅上に位置する下地金属層が露出し、かつ、所望のグランド配線に相当する下地金属層が露出するように、下地金属層上にレジストパターンを形成した。その後、このレジストパターンをマスクとし、下地金属層を給電層として電解めっきを行い、厚み４μｍの銅層を形成した。次いで、レジストパターンを除去し、コア基板上に露出している余分な下地金属層を除去した。この下地金属層の除去は、まず、過硫酸ナトリウム溶液にて銅薄膜を除去し、次いで、アルカリ性過マンガン酸ナトリウム溶液でクロム薄膜を除去した。これにより、外層スルーホール内に充填された導電性物質に接続されたグランド配線を、コア基板の両面に形成した。
【００３６】
次に、グランド配線が形成されたコア基板の両面に、感光性ベンゾシクロブテン（ＤＯＷ社製Cyclotene-4024-40）を塗布し、所定のパターンで露光して現像し、硬化させることにより、１層目の配線の電気絶縁層（厚み１０μｍ）を形成した。この電気絶縁層は、各同軸スルーホールの中心スルーホール内に充填された銅が露出するパターンであった。
次いで、電気絶縁層を覆うように、スパッタリング法によりクロム薄膜（厚み３０ｎｍ）と銅薄膜（厚み２００ｎｍ）の積層構造である下地金属層を形成した。
【００３７】
次に、中心スルーホール内に充填されたフィルドめっき銅上に位置する下地金属層が露出するように、電気絶縁層上にレジストパターンを形成した。その後、このレジストパターンをマスクとし、下地金属層を給電層として電解めっきを行い、厚み４μｍの銅層を形成した。次いで、レジストパターンを除去し、電気絶縁層上に露出している余分な下地金属層を除去した。この下地金属層の除去は、まず、過硫酸ナトリウム溶液にて銅薄膜を除去し、次いで、アルカリ性過マンガン酸ナトリウム溶液でクロム薄膜を除去した。これにより、中心スルーホール内に充填された導電性物質にビアを介して接続された配線を、コア基板の両面に形成した。
以上の操作によって、配線基板を得ることができた。
【００３８】
上記のようにして作製した配線基板について、下記の環境試験を施し、その後、各配線の接続を確認した結果、接続異常はみられず、接続信頼性が高いものであることが確認された。
（環境試験）
−５５℃の条件で１５分放置し、その後、１２５℃の条件で１５分間放置
することを１０００サイクル繰り返す。
【００３９】
［実施例２］
実施例１と同様のコア材を準備し、このコア材の一方の面にノボラック系のポジ型レジスト材料（東京応化工業（株）製ＰＭＥＲ−Ｐ−ＬＡ９００ＰＭ）を塗布し、スルーホール形成用のフォトマスクを介して露光、現像した。これにより、円形開口と環状開口が同軸で形成された開口パターンを複数有するマスクを形成した。この同軸の開口パターンは、中心の円形開口が直径１０μｍであり、環状開口の開口幅が１０μｍ、外径が７０μｍであり、複数の同軸開口パターンの形成ピッチは１４０μｍであった。
次に、このマスクを介して、コア材にＩＣＰ−ＲＩＥ(Inductive Coupled Plasma - Reactive Ion Etching)によりドライエッチングを行い、図５に示されるような中心微細孔と外層円筒孔部との組み合わせを複数形成した。これらの孔部の深さは約２００μｍとした。
【００４０】
次に、不要なマスクパターンを除去し後、コア材の裏面を研磨して、中心微細孔と外層円筒孔部を露出させて、中心スルーホールと外層スルーホールとからなる同軸スルーホールを形成した。次いで、洗浄後、熱酸化（１０５０℃、２０分間）を施して、厚み８００ｎｍの絶縁層をコア材の両面、および、中心スルーホールと外層スルーホールの内壁面に形成した。
次に、この絶縁層上に、プラズマを利用したＭＯ−ＣＶＤ（Metal Organic - Chemical Vapor Deposition）により、窒化チタンからなる厚み１０ｎｍの導電性物質拡散防止層を形成し、この導電性物質拡散防止層上に銅からなる厚み２００ｎｍの下地導電層を形成した。
【００４１】
次いで、スクリーン印刷により導電性ペースト（平均粒径２．５μｍの銀コート銅粒子を８５体積％含有）をスルーホール内に充填し、硬化処理（１６０℃、２０分間）を施した。その後、コア材の表面上に盛り上がっている導電性ペーストを研磨により除去し、スルーホール内の導電性ペーストとコア材面が同一面となるようにした。これにより、各同軸スルーホール内に充填された導電性ペーストによる表裏の導通がとられたコア基板が得られた。上記の中心スルーホールは、開口径が１０μｍであり、また、外層スルーホールは、開口幅が１０μｍ、外側壁面の直径が７０μｍであり、各同軸スルーホールの形成ピッチは１４０μｍであった。このような同軸スルーホールは、レーザーもしくはドリルを用いて形成される従来の同軸スルーホールに比べ、中心スルーホールと外層スルーホールとの位置精度が極めて高く、同時に、大幅な小型化が実現されたものであった。
【００４２】
次に、コア基板に対し、実施例１と同様にして、グランド配線、および、中心スルーホールに接続された配線を形成し、配線基板を作製した。
上記のようにして作製した多層配線基板について、実施例１と同様の環境試験を施し、その後、各配線の接続を確認した結果、接続異常はみられず、接続信頼性が高いものであることが確認された。
【００４３】
【発明の効果】
以上詳述したように、本発明によれば、プラズマを利用したドライエッチングにより中心微細孔と外層円筒孔部を同時に形成するので、精度の高い同軸構造のスルーホールを形成することができ、高い絶縁信頼性を確保したままで同軸スルーホールの小型化が可能であり、また、スルーホール直上にビアを形成し、このビアを介して１層目の配線を中心スルーホール内に充填された導電性物質に接続するので、多層配線の配線設計の自由度を高くすることができ、さらに、スルーホール内には樹脂が充填されていないので、中心スルーホール直上に配置されたビアへのコア基板の熱収縮や熱膨張による応力集中が発生し難く、これにより、接続信頼性が高く、クロストークノイズが低減され、インピーダンス整合がとれ高周波信号の伝送が可能な配線基板の製造が可能となる。
【図面の簡単な説明】
【図１】本発明の配線基板の製造方法により作製された配線基板の一例を示す部分縦断面図である。
【図２】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図３】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図４】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図５】中心微細孔と外層円筒孔部が形成されたコア材の平面図である。
【図６】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図７】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【符号の説明】
１…配線基板
２…コア基板
２′…コア材
３，３′…絶縁層
４…同軸スルーホール
５…中心スルーホール
５′…中心微細孔
６…外層スルーホール
６′…外層円筒孔部
７，７ａ，７ｂ…導電性物質拡散防止層
８，８ａ，８ｂ…下地導電層
９，９ａ，９ｂ…導電性物質
１５，１６…グランド配線
１７，１８…電気絶縁層
２１，２３…ビア部
２２，２４…配線
３１…マスクパターン
３２…レジストパターン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wiring board and a manufacturing method thereof, and more particularly, to a manufacturing method for manufacturing a wiring board for mounting a semiconductor element and reducing signal noise and crosstalk in front and back connection. .
[0002]
[Prior art]
[Patent Document 1]
JP 2000-68648 A
[Patent Document 2]
JP 2001-127439 A
[Patent Document 3]
JP 2002-217541 A
2. Description of the Related Art Conventionally, a wiring board used in a semiconductor device has a through hole provided in a core board, metal plating is formed in the through hole to form a through hole wiring, and the through hole wiring is connected to a wiring pattern on the core board. As a result, the front and back of the substrate were connected. A semiconductor device is configured by mounting a semiconductor element on the wiring board on which the connection between the front and back sides is formed, forming a ball terminal, and conducting between the ball terminal and the terminal of the semiconductor element.
[0003]
In recent years, there has been a problem that signal waveforms are distorted due to impedance mismatching in through-holes due to high frequency semiconductor devices. In addition, since the through-hole wiring is separated from the ground wiring on the wiring board, a signal flowing through the through-hole wiring is easily affected by the electric field and there is a problem that crosstalk noise occurs. In order to solve these problems, a technique has been proposed in which a through-hole has a coaxial structure including a central through-hole and an outer layer through-hole formed so as to have a coaxial structure near the outside of the central through-hole. (Patent Document 1, Patent Document 2, Patent Document 3).
[0004]
[Problems to be solved by the invention]
However, in any of the above-described coaxial structure through holes, first, after forming the outer layer through hole, the outer layer through hole is filled with an insulating resin, and then a laser or a drill is used at the center of the outer layer through hole. The center through hole is formed, and it is necessary to form the through hole twice (drilling step). In addition, it is difficult to align the outer through hole and the central through hole in the second drilling process, and if the position is shifted, insulation reliability between the outer through hole and the central through hole cannot be obtained. The diameter is limited to about 75 μm, and miniaturization has a limit.
Furthermore, in the above-mentioned patent document, the center through hole is filled with resin, lid plating is performed, and a via is disposed immediately above the through hole of the coaxial structure. However, in this structure, the resin filled in the through-holes expands and contracts due to the thermal contraction and thermal expansion of the substrate to be used, which makes it easy for stress to concentrate on the via formed in the lid plating part, and connection reliability is improved. There was also a problem of being low.
[0005]
The present invention has been made in view of the above circumstances, and a wiring board having a coaxial structure through hole in which crosstalk noise is reduced and impedance matching can be achieved with high insulation reliability and connection reliability. An object of the present invention is to provide a wiring manufacturing method that can be secured and easily manufactured.
[0006]
[Means for Solving the Problems]
In order to achieve such an object, the present invention provides a core substrate having a coaxial through hole having a central through hole and an outer layer through hole formed to have a coaxial structure near the outside of the central through hole. In a method of manufacturing a wiring board having wirings electrically connected to each other, a plurality of centers having an opening diameter in a range of 10 to 50 μm from one surface of a core material for the core board by dry etching using plasma A fine hole, a step of drilling an outer layer cylindrical hole portion having a cylindrical shape coaxial with the central fine hole in the vicinity of the outside of the central fine hole to a predetermined depth, at least an inner wall surface of the central fine hole, and the outer layer Forming a conductive substance diffusion prevention layer on the inner wall surface of the cylindrical hole, and forming a base conductive layer on the conductive substance diffusion prevention layer; and in the central microhole and in the outer cylindrical hole Filling the conductive material; and polishing the other surface of the core material to expose the central microhole and the outer cylindrical hole, thereby forming a central through hole and an outer layer through hole, and the conductive material. A core substrate in which conduction between the front and back sides is achieved through the through hole, and a conductive material filled in the central through hole is connected to the core substrate, and the outer through hole is filled. And a step of forming a via so as to be insulated from the conductive material and simultaneously forming a wiring through the electrical insulating layer.
[0007]
Also, the present invention provides a wiring through an electrical insulating layer on a core substrate having a coaxial through hole having a central through hole and an outer through hole formed so as to have a coaxial structure near the outside of the central through hole. A plurality of center micropores having an opening diameter within a range of 10 to 50 μm by dry etching using plasma from one surface of a core material for the core substrate, and the center microhole A step of drilling an outer layer cylindrical hole portion having a cylindrical shape coaxial with the center fine hole to a predetermined depth, and polishing the other surface of the core material to form the fine hole and the outer cylindrical hole portion. The step of forming the center through hole and the outer layer through hole by exposing, and at least the inner wall surface of the center through hole and the inner wall surface of the outer layer through hole are conductive Forming a material diffusion prevention layer and forming a base conductive layer on the conductive material diffusion prevention layer, and filling the inside through-hole and the outer through-hole with a conductive material to provide conduction between the front and back sides. And forming a via on the core substrate so as to be connected to the conductive material filled in the central through hole and insulated from the conductive material filled in the outer layer through hole. And a step of forming a wiring through an electrical insulating layer simultaneously with the formation.
[0008]
As another aspect of the present invention, the conductive material diffusion prevention layer is formed by MO-CVD using plasma.
As another aspect of the present invention, the central micropore is formed so that the opening diameter thereof is in the range of 10 to 30 μm, and the outer cylindrical hole portion is in the range of 10 to 30 μm. Thus, the structure was formed.
As another aspect of the present invention, the core substrate has a thickness in the range of 50 to 725 μm.
As another aspect of the present invention, the core material is configured to use silicon.
As described above, in the present invention, since the central microhole and the outer cylindrical hole are formed by dry etching using plasma, it is possible to form a fine and highly accurate through-hole with a coaxial structure.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a partial longitudinal sectional view showing an example of a wiring board manufactured by the method for manufacturing a wiring board according to the present invention. In FIG. 1, a wiring substrate 1 includes a core substrate 2, wiring formed on the front surface 2a of the core substrate 2 via an electric insulating layer, and wiring formed on the back surface 2b via an electric insulating layer. It is equipped with.
The core substrate 2 constituting the wiring substrate 1 is formed by forming a plurality (only one is shown) of coaxial through holes 4 in the core material 2 '. 5 and an outer layer through hole 6 formed so as to have a coaxial structure near the outside of the center through hole 5. The central through hole 5 is filled with a conductive material 9a, and the outer layer through hole 6 is filled with a conductive material 9b. The conductive materials 9a and 9b are used to connect the front surface 2a and the back surface 2b through the coaxial through hole 4. Has been made.
[0010]
The central through hole 5 constituting the coaxial through hole 4 formed in the core substrate 2 can have an opening diameter of 10 to 50 μm, preferably 10 to 30 μm. Further, the outer layer through hole 6 constituting the coaxial through hole 4 can have an opening width of 10 to 50 μm, preferably 10 to 30 μm, and the outer wall surface of the outer layer through hole 6 has a diameter of 50 to 200 μm. , Preferably it can be in the range of 50-100 micrometers. Moreover, the thickness of the core substrate 2 existing between the center through hole 5 and the outer layer through hole 6 can be set within a range of 10 to 85 μm, preferably 10 to 35 μm, for example. If the dimensions of the center through-hole 5 and the outer layer through-hole 6 are less than the above range, it is difficult to obtain high insulation reliability, and if it exceeds the above range, it may hinder miniaturization. Absent.
[0011]
Further, the distance between the adjacent coaxial through holes 4 and the thickness of the core substrate 2 existing between the adjacent outer layer through holes can be appropriately set in consideration of the thickness of the core substrate 2 and the like.
A conductive substance diffusion preventing layer 7a is provided on the inner wall surface of the central through hole 5. In the core substrate 2 shown in the drawing, the underlying conductive layer 8a is interposed between the conductive substance diffusion preventing layer 7a and the conductive substance 9a. Is intervening. Further, a conductive substance diffusion preventing layer 7b is provided on the inner wall surface of the outer layer through-hole 6, and in the core substrate 2 in the illustrated example, the underlying conductive is provided between the conductive substance diffusion preventing layer 7b and the conductive substance 9b. Layer 8b is interposed.
[0012]
The thickness of the core substrate 2 is in the range of 50 to 725 μm, preferably 300 to 625 μm. When the thickness of the core substrate 2 is less than 50 μm, sufficient strength as a support cannot be maintained, and when the thickness exceeds 725 μm, the semiconductor device is unfavorably thinned.
On the surface 2 a of the core substrate 2, a ground wiring 15 is formed so as to be connected to the conductive material 9 b in the outer layer through hole, and in the center through hole 5 by the via 21 via the electric insulating layer 17. A wiring 22 is formed so as to be connected to the conductive material 9a. On the other hand, the ground wiring 16 is formed on the back surface 2b of the core substrate 2 so as to be connected to the conductive substance 9b in the outer layer through-hole. A wiring 24 is formed so as to be connected to the conductive substance 9a in the hole 5.
[0013]
Note that the wiring formed on the core substrate 2 is a single-layer wiring in the illustrated example, but may be a multilayer wiring. The vias 21 and 23 may be formed on the conductive materials 9a and 9b via a base metal layer, and the base metal layer may be a thin film such as copper or silver. Furthermore, the wiring board may be a mixture of the above-described coaxial through hole and normal through hole.
[0014]
Next, a method for manufacturing a wiring board according to the present invention will be described using the wiring board 1 as an example with reference to the drawings.
2 to 4 are process diagrams showing an embodiment of a method of manufacturing a wiring board according to the present invention.
In the method for manufacturing a wiring board according to the present invention, a mask pattern 31 having a predetermined opening 31a is formed on one surface 2'a of a core material 2 'for a core substrate, and plasma is used using the mask pattern 31 as a mask. ICP-RIE (Inductive Coupled Plasma-Reactive Ion Etching), which is a dry etching method, has a core micro hole 5 'at a predetermined depth in the core material 2' and a central micro hole 5 'in the vicinity of the outer side of the center micro hole 5'. An outer cylindrical hole 6 ′ having a coaxial cylindrical shape is formed (FIG. 2A).
[0015]
FIG. 5 is a plan view from the surface 2'a side of the core material 2 'in which the center micro hole 5' and the outer cylindrical hole 6 'are formed. The micro hole 5' and the outer cylindrical hole 6 ' Each is shown with diagonal lines.
For example, silicon or glass can be used for the core material 2 '.
The mask pattern 31 can be formed using a material having dry etching resistance. For example, the mask pattern 31 can be formed using a positive resist using a novolac resin. Further, the mask pattern 31 is formed by using silicon oxide, silicon nitride, or the like on a material having a lower etching selection ratio (lower etching speed) than the core material 2 ′, for example, a core material 2 ′ made of silicon. be able to.
[0016]
In FIG. 5, the opening diameter d of the central micropore 5 ′ to be formed can be appropriately set within the range of 10 to 50 μm, preferably 10 to 30 μm. In addition, the outer layer cylindrical hole 6 ′ to be formed has an opening width W in the range of 10 to 50 μm, preferably 10 to 30 μm, and the outer wall diameter D in the range of 50 to 200 μm, preferably 50 to 100 μm. be able to. Further, the thickness T of the core material 2 'existing between the center micro hole 5' and the outer cylindrical hole portion 6 'can be, for example, in the range of 10 to 85 µm, preferably 10 to 35 µm.
Further, the depths of the center fine hole 5 ′ and the outer cylindrical hole portion 6 ′ can be set in consideration of the thickness (50 to 725 μm) of the core substrate to be manufactured. Can be set.
In the manufacturing method of the present invention, the central micro hole 5 'for the coaxial through hole and the outer cylindrical hole portion 6' are simultaneously formed by dry etching using plasma, so that a highly accurate coaxial structure can be formed.
[0017]
Next, the mask pattern 31 is removed from the core material 2 ', and the insulating layer 3 is formed on the surface of the core material 2' and on the inner wall surface of the central micro hole 5 'and the outer cylindrical hole portion 6' (FIG. 2B )). The insulating layer 3 may be a silicon oxide film formed by thermal oxidation when the core material 2 'is silicon. Further, a silicon oxide film or a silicon nitride film formed by plasma CVD (Chemical Vapor Deposition) may be used as the insulating layer 3 with respect to the core material 2 ′ made of silicon and other materials. The thickness of such an insulating layer 3 can be set in the range of 500 to 1000 nm, for example.
[0018]
Next, a conductive material diffusion preventing layer 7 is formed on the insulating layer 3, and a base conductive layer 8 is formed on the conductive material diffusion preventing layer 7 (FIG. 2C). The conductive substance diffusion preventing layer 7 can be a thin film made of titanium nitride, titanium, chromium or the like. The underlying conductive layer 8 can be a thin film made of copper, silver, nickel or the like. Such a conductive substance diffusion preventing layer 7 and the underlying conductive layer 8 can be formed by, for example, MO-CVD (Metal Organic-Chemical Vapor Deposition) using plasma or sputtering. In particular, when the opening diameter d of the central microhole 5 ′ is 30 μm or less, when the difference between the outer wall surface diameter D2 and the inner wall surface diameter D1 of the outer cylindrical hole portion 6 ′ is 30 μm or less, MO-CVD using plasma is performed. Thus, it is preferable to form the conductive substance diffusion preventing layer 7 and the base conductive layer 8.
[0019]
Next, a conductive substance 9 is filled into the center micropore 5 'and the outer cylindrical hole 6' (FIG. 3A). Here, the conductive material 9 such as copper or nickel can be filled into the center micro hole 5 ′ and the outer cylindrical hole portion 6 ′ by filled electrolytic plating using the base conductive layer 8 as a power feeding layer. Further, a conductive paste may be filled as the conductive material 9 by a method such as screen printing in the center fine hole 5 'and the outer cylindrical hole portion 6'. The conductive paste used is preferably a conductive paste containing 80% by volume or more of conductive particles such as copper particles, silver particles, and silver-coated copper particles.
Next, excess conductive material 9 on the core material 2 'is removed by polishing, leaving the conductive material 9a in the central microhole 5' and leaving the conductive material 9b in the outer cylindrical hole 6 '. Also, the other surface 2'b of the core material 2 'is polished to expose the central micro hole 5' and the outer cylindrical hole 6 'so that the coaxial through hole 4 comprising the central through hole 5 and the outer through hole 6 is formed. Form. As a result, the core substrate 2 can be obtained in which the conductive material 9a filled in the central through hole 5 and the conductive material 9b filled in the outer layer through hole 6 are electrically connected to each other (FIG. 3B). ).
[0020]
Next, an insulating layer 3 ′ is formed on both surfaces of the core material 2 ′ that has been polished, and the insulating layer 3 ′ is subjected to pattern etching, so that the conductive material 9 a and the outer layer filled in the central through hole 5 are formed. An opening is formed so that the conductive material 9b filled in the through hole 6 is exposed. Thereafter, a base metal layer is formed on both surfaces of the core material 2 ′, a resist pattern is formed on the base metal layer, and pattern plating is performed using the base metal layer as a power feeding layer to form a conductive layer. Thereafter, the resist pattern is removed, and the exposed base metal layer is removed by etching, thereby forming ground wirings 15 and 16 (FIG. 3C).
[0021]
The insulating layer 3 'can be an inorganic oxide film such as silicon oxide formed by reactive sputtering, plasma CVD, or the like, or an inorganic nitride film such as silicon nitride. The thickness of such an insulating layer 3 ′ can be set in the range of 500 to 1000 nm, for example. Also, pattern etching for the insulating layer 3 'is performed by forming a desired resist pattern, and then performing wet etching using hydrogen fluoride for an inorganic oxide film, or CF for an inorganic nitride film. _Four / O ₂ , CF _Four / O ₂ / H ₂ , SiF _Four / O ₂ , NF _Three / O ₂ , CF _Four , C ₂ F ₆ , C _Three / F ₈ , CHF _Three It can be performed by plasma dry etching with a gas such as.
The base metal layer for forming the ground wirings 15 and 16 may be a thin film formed by sputtering or the like, and may be a thin film of copper, silver, or the like, for example. Further, the structure of the base metal layer may be a laminated structure of the above thin film and an adhesion film such as chromium, titanium, or titanium nitride. The thickness of such a base metal layer can be set in the range of 50 to 350 nm, for example.
[0022]
Next, a photosensitive insulating material is applied to both surfaces of the core substrate 2 as an electrical insulating layer, and is exposed and developed in a predetermined pattern, thereby exposing the conductive substance 9a filled in the central through hole 5. Electrical insulating layers 17 and 18 having such openings are formed. Thereafter, the base metal layers 19 and 20 are formed so as to cover the electrical insulating layers 17 and 18 (FIG. 3D).
The electrical insulating layers 17 and 18 can be formed using a photosensitive insulating material such as benzocyclobutene, polyimide, or fluorene, and the thickness can be set within a range of 3 to 20 μm, for example. .
[0023]
The base metal layers 19 and 20 may be thin films formed by sputtering or the like, and may be thin films such as copper and silver, for example. Further, the structure of the base metal layers 19 and 20 may be a laminated structure of the above-described thin film and an adhesion film such as chromium, titanium, or titanium nitride. The thickness of such a base metal layer can be set in the range of 50 to 350 nm, for example.
Next, a resist pattern 32 is formed on the electrical insulating layers 17 and 18 (FIG. 4A). The resist pattern 32 has an opening 32a through which the underlying metal layers 19 and 20 on the conductive material 9a filled in the central through hole 5 are exposed.
[0024]
Next, electrolytic plating is performed using the resist pattern 32 as a mask and the underlying metal layers 19 and 20 as power feeding layers, and then the resist pattern 32 is removed. Thereby, the wiring 22 connected to the conductive substance 9a filled in the center through hole 5 through the via 21 and the wiring 24 connected through the via 23 are formed (FIG. 4B). . As the material of such wiring and vias, for example, a conductive material such as copper or nickel can be used.
Thereafter, excess base metal layers 19 and 20 existing on the electrical insulating layers 17 and 18 are removed. As a result, wiring via the electrical insulating layer is formed on both surfaces of the core substrate 2, and this wiring is connected to the conductive substance 9a filled in the central through hole 5 via the via. A wiring board 1 as shown in FIG. 4 is obtained (FIG. 4C).
Thereafter, if necessary, the steps of FIGS. 3C to 4C are repeated to further form an arbitrary number of wirings on the front surface 2a side and / or the back surface 2b side of the core substrate 2. Thus, a desired wiring board can be obtained.
[0025]
6 to 7 are process diagrams showing another embodiment of the method for manufacturing a wiring board according to the present invention.
In the method for manufacturing a wiring board according to the present invention, first, a mask pattern 31 having a predetermined opening 31a is formed on one surface 2'a of a core material 2 'for a core substrate, and plasma is generated using the mask pattern 31 as a mask. By using ICP-RIE (Inductive Coupled Plasma-Reactive Ion Etching), which is a dry etching method, a core micro hole 5 ′ with a predetermined depth is formed in the core material 2 ′, and a center micro hole 5 near the outside of the center micro hole 5 ′. An outer-layer cylindrical hole 6 'having a cylindrical shape coaxial with' is drilled (FIG. 6A). The material of the core material 2 ′, the material of the mask pattern 31, the forming method, the method of drilling the central micro hole 5 ′ and the outer cylindrical hole portion 6 ′, and the dimensions such as the opening diameter are the same as those of the above-described manufacturing method. The same can be said. The state seen from the surface 2'a side of the core material 2 'in which the central micro hole 5' and the outer cylindrical hole portion 6 'are formed is the same as in FIG.
[0026]
Next, the mask pattern 31 is removed from the core material 2 ′, the other surface 2 ′ b of the core material 2 ′ is polished, and the central micro hole 5 ′ and the outer cylindrical hole portion 6 ′ are exposed, and the center through hole is exposed. A coaxial through hole 4 including a hole 5 and an outer layer through hole 6 is formed. Thereafter, the insulating layer 3 is formed on both surfaces of the core material 2 'and on the inner wall surfaces of the center through hole 5 and the outer layer through hole 6 (FIG. 6B). The formation of the insulating layer 3 can be the same as the formation of the insulating layer 3 in the embodiment of the manufacturing method described above.
Next, a conductive substance diffusion preventing layer 7 is formed on the insulating layer 3, and a base conductive layer 8 is formed on the conductive substance diffusion preventing layer 7 (FIG. 6C). The formation of the conductive substance diffusion preventing layer 7 and the base conductive layer 8 can be the same as the formation of these layers in the embodiment of the manufacturing method described above.
[0027]
Next, the inside of the center through hole 5 and the outer layer through hole 6 are filled with a conductive substance 9, and the excess conductive substance 9 on the core material 2 'is polished and removed, so that the center through hole 5 is filled. The conductive substance 9a is left in the outer layer through hole 6 with the conductive substance 9a. As a result, the core substrate 2 can be obtained in which the conductive material 9a filled in the central through hole 5 and the conductive material 9b filled in the outer layer through hole 6 are electrically connected to each other (FIG. 7A). ). Here, the conductive paste is filled in the center through hole 5 and the outer layer through hole 6 as the conductive material 9 by a method such as screen printing. The conductive paste used is preferably a conductive paste containing 80% by volume or more of conductive particles such as copper particles, silver particles, and silver-coated copper particles.
[0028]
Thereafter, for the core substrate 2 obtained as described above, the same steps as in the above-described manufacturing method (FIG. 3C, FIG. 3D, FIG. 4A, FIG. 4B). )) To form the ground wirings 15 and 16, the electrical insulating layers 18 and 19, the via 21 and the wiring 22, and the via 23 and the wiring 24, respectively, to obtain the wiring substrate 1 as shown in FIG. 7 (B)). Also in the present embodiment, a desired wiring board can be obtained by further forming an arbitrary number of wirings on the front surface 2a side and / or the back surface 2b side of the core substrate 2 as necessary.
[0029]
As described above, in the method for manufacturing a wiring board according to the present invention, a through hole having a highly accurate coaxial structure can be formed, and the coaxial through hole can be reduced in size while ensuring high insulation reliability. This makes it possible to manufacture a small and high-density wiring board that can reduce crosstalk noise, achieve impedance matching, and transmit high-frequency signals. In addition, since a via is formed immediately above the through hole, and the first layer wiring is connected to the conductive material filled in the central through hole through this via, the degree of freedom in wiring design of the multilayer wiring is increased. In addition, since the resin in the through hole is not filled, stress concentration due to thermal contraction or thermal expansion of the core substrate to the via disposed immediately above the central through hole hardly occurs, and the obtained wiring board The connection reliability is high.
In the above-described method for manufacturing a wiring board according to the present invention, the coaxial through hole forming step has been described. However, in the present invention, it is of course possible to form an ordinary through hole so as to be mixed with the coaxial through hole. .
[0030]
【Example】
Next, the present invention will be described in more detail with specific examples.
[Example 1]
A silicon substrate having a thickness of 625 μm and a diameter of 150 mm is prepared as a core material, and a novolac-based positive resist material (PMER-P-LA900PM manufactured by Tokyo Ohka Kogyo Co., Ltd.) is applied to one side of the core material. It exposed and developed through the photomask for hole formation. Thus, a mask having a plurality of opening patterns in which a circular opening and an annular opening were formed coaxially was formed. In this coaxial opening pattern, the central circular opening has a diameter of 10 μm, the opening width of the annular opening is 10 μm, the outer diameter is 70 μm, and the formation pitch of the plurality of coaxial opening patterns is 140 μm.
[0031]
Next, through this mask, the core material is dry-etched by ICP-RIE (Inductive Coupled Plasma-Reactive Ion Etching), and a plurality of combinations of the center microhole and the outer cylindrical hole as shown in FIG. Formed. The depth of these holes was about 200 μm.
Next, unnecessary masks are removed, and after cleaning, thermal oxidation (1050 ° C., 20 minutes) is performed, and an insulating layer having a thickness of 800 nm is formed on both surfaces of the core material and on the inner wall surface of the central microhole and the outer cylindrical hole. did.
[0032]
Next, a conductive material diffusion prevention layer having a thickness of 10 nm made of titanium nitride is formed on the insulating layer by MO-CVD (Metal Organic-Chemical Vapor Deposition) using plasma, and this conductive material diffusion prevention layer is formed. A base conductive layer made of copper and having a thickness of 200 nm was formed thereon. Next, pulse electroplating (DT cycle 10%, average current density 0.2 A / dm) using a filled plating solution having the following composition using the base conductive layer as a power feeding layer ² ) For 15 hours, the surface of the core base material was plated with copper, and the inside of the center micropore and the outer cylindrical hole was completely filled with copper.
(Composition of filled plating solution)
・ Sulfuric acid: 50 g / L
・ Copper sulfate: 200 g / L
・ Chlorine ion: 50mg / L
・ Additive (ESA21-A, manufactured by Uemura Kogyo Co., Ltd.) 2.5 mL / L
・ Additive (ESA21-B, manufactured by Uemura Kogyo Co., Ltd.) 10 mL / L
[0033]
Next, the excess copper coating on the core material is polished and removed, and then the back surface of the core material is polished to expose the center micro hole and the outer layer cylindrical hole, and the center through hole and the outer layer through hole A coaxial through hole was formed. As a result, a core substrate was obtained in which conduction between the front and back sides with filled plated copper filled in the coaxial through hole was achieved. The center through hole has an opening diameter of 10 μm, the outer layer through hole has an opening width of 10 μm, the outer wall surface has a diameter of 70 μm, and the formation pitch of each coaxial through hole is 140 μm. Such coaxial through-holes have extremely high positional accuracy between the center through-hole and the outer layer through-hole compared to conventional coaxial through-holes formed using a laser or drill, and at the same time, a significant reduction in size has been realized. It was a thing.
[0034]
Next, an insulating layer (thickness: 100 nm) made of silicon oxide was formed by reactive sputtering on the core material surface exposed by the above polishing. Thereafter, a resist pattern was formed on the insulating layer, and an opening was formed in the insulating layer by wet etching using hydrogen fluoride. This opening was formed so that the copper filled in the through hole was exposed.
[0035]
Next, a base metal layer having a laminated structure of a chromium thin film (thickness 30 nm) and a copper thin film (thickness 200 nm) was formed on both surfaces of the core substrate by sputtering. Next, the base metal layer is exposed so that the base metal layer located on the filled plated copper filled in the outer layer through hole of each coaxial through hole is exposed and the base metal layer corresponding to the desired ground wiring is exposed. A resist pattern was formed thereon. Thereafter, electrolytic plating was performed using the resist pattern as a mask and the base metal layer as a power feeding layer to form a copper layer having a thickness of 4 μm. Next, the resist pattern was removed, and the excess base metal layer exposed on the core substrate was removed. The removal of the base metal layer was performed by first removing the copper thin film with a sodium persulfate solution and then removing the chromium thin film with an alkaline sodium permanganate solution. Thereby, the ground wiring connected to the conductive material filled in the outer layer through hole was formed on both surfaces of the core substrate.
[0036]
Next, photosensitive benzocyclobutene (Cyclotene-4024-40 manufactured by DOW) is applied to both surfaces of the core substrate on which the ground wiring is formed, exposed in a predetermined pattern, developed, and cured, thereby causing 1 An electrically insulating layer (thickness 10 μm) of the wiring of the layer was formed. This electrical insulating layer was a pattern in which the copper filled in the central through hole of each coaxial through hole was exposed.
Next, a base metal layer having a laminated structure of a chromium thin film (thickness 30 nm) and a copper thin film (thickness 200 nm) was formed by a sputtering method so as to cover the electrical insulating layer.
[0037]
Next, a resist pattern was formed on the electrical insulating layer so that the base metal layer located on the filled plated copper filled in the center through hole was exposed. Thereafter, electrolytic plating was performed using the resist pattern as a mask and the base metal layer as a power feeding layer to form a copper layer having a thickness of 4 μm. Next, the resist pattern was removed, and the excess base metal layer exposed on the electrical insulating layer was removed. The removal of the base metal layer was performed by first removing the copper thin film with a sodium persulfate solution and then removing the chromium thin film with an alkaline sodium permanganate solution. As a result, wirings connected to the conductive material filled in the central through hole via the vias were formed on both surfaces of the core substrate.
The wiring board was able to be obtained by the above operation.
[0038]
The wiring board manufactured as described above was subjected to the following environmental test, and then the connection of each wiring was confirmed. As a result, no connection abnormality was found and it was confirmed that the connection reliability was high.
(Environmental testing)
Leave at -55 ° C for 15 minutes, then at 125 ° C for 15 minutes
Repeat 1000 cycles.
[0039]
[Example 2]
A core material similar to that of Example 1 was prepared, and a novolac positive resist material (PMER-P-LA900PM manufactured by Tokyo Ohka Kogyo Co., Ltd.) was applied to one surface of the core material to form a through hole. It exposed and developed through the photomask. Thus, a mask having a plurality of opening patterns in which a circular opening and an annular opening were formed coaxially was formed. In this coaxial opening pattern, the central circular opening has a diameter of 10 μm, the opening width of the annular opening is 10 μm, the outer diameter is 70 μm, and the formation pitch of the plurality of coaxial opening patterns is 140 μm.
Next, through this mask, the core material is dry-etched by ICP-RIE (Inductive Coupled Plasma-Reactive Ion Etching), and a plurality of combinations of the center microhole and the outer cylindrical hole as shown in FIG. Formed. The depth of these holes was about 200 μm.
[0040]
Next, after removing the unnecessary mask pattern, the back surface of the core material was polished to expose the central micro hole and the outer cylindrical hole, thereby forming a coaxial through hole including the central through hole and the outer through hole. . Next, after cleaning, thermal oxidation (1050 ° C., 20 minutes) was performed to form an insulating layer having a thickness of 800 nm on both surfaces of the core material and inner wall surfaces of the central through hole and the outer through hole.
Next, a conductive material diffusion prevention layer having a thickness of 10 nm made of titanium nitride is formed on the insulating layer by MO-CVD (Metal Organic-Chemical Vapor Deposition) using plasma, and this conductive material diffusion prevention layer is formed. A base conductive layer made of copper and having a thickness of 200 nm was formed thereon.
[0041]
Next, a conductive paste (containing 85 volume% of silver-coated copper particles having an average particle diameter of 2.5 μm) was filled in the through holes by screen printing, and subjected to curing treatment (160 ° C., 20 minutes). After that, the conductive paste raised on the surface of the core material was removed by polishing so that the conductive paste in the through hole and the core material surface were the same surface. As a result, a core substrate was obtained in which electrical conduction between the front and back sides was achieved with the conductive paste filled in each coaxial through hole. The center through hole has an opening diameter of 10 μm, the outer layer through hole has an opening width of 10 μm, the outer wall surface has a diameter of 70 μm, and the formation pitch of each coaxial through hole is 140 μm. Such coaxial through-holes have extremely high positional accuracy between the center through-hole and the outer layer through-hole compared to conventional coaxial through-holes formed using a laser or drill, and at the same time, a significant reduction in size has been realized. It was a thing.
[0042]
Next, ground wiring and wiring connected to the central through hole were formed on the core substrate in the same manner as in Example 1 to fabricate a wiring substrate.
The multilayer wiring board manufactured as described above was subjected to the same environmental test as in Example 1, and as a result of confirming the connection of each wiring, there was no connection abnormality and the connection reliability was high. Was confirmed.
[0043]
【The invention's effect】
As described above in detail, according to the present invention, since the central microhole and the outer cylindrical hole are simultaneously formed by dry etching using plasma, a highly accurate coaxial structure through-hole can be formed, which is high. It is possible to reduce the size of the coaxial through hole while ensuring the insulation reliability. In addition, a via is formed immediately above the through hole, and the first layer wiring is filled in the central through hole through the via. Because it is connected to a conductive material, the degree of freedom in wiring design of multilayer wiring can be increased, and furthermore, since the through hole is not filled with resin, the core substrate to the via disposed immediately above the central through hole Stress concentration due to thermal contraction and thermal expansion of the device is less likely to occur, which results in high connection reliability, reduced crosstalk noise, impedance matching, and transmission of high-frequency signals. Production of Do wiring board is possible.
[Brief description of the drawings]
FIG. 1 is a partial longitudinal sectional view showing an example of a wiring board manufactured by a method for manufacturing a wiring board according to the present invention.
FIG. 2 is a process diagram showing an embodiment of a method for producing a multilayer wiring board according to the present invention.
FIG. 3 is a process diagram showing an embodiment of a method for producing a multilayer wiring board according to the present invention.
FIG. 4 is a process diagram showing an embodiment of a method for producing a multilayer wiring board according to the present invention.
FIG. 5 is a plan view of a core material in which a central fine hole and an outer cylindrical hole are formed.
FIG. 6 is a process diagram showing another embodiment of the method for producing a multilayer wiring board according to the present invention.
FIG. 7 is a process diagram showing another embodiment of the method for producing a multilayer wiring board according to the present invention.
[Explanation of symbols]
1 ... Wiring board
2 ... Core substrate
2 '... Core material
3, 3 '... Insulating layer
4 ... Coaxial through hole
5 ... Central through hole
5 '... Center micropore
6… Outer layer through hole
6 '... outer cylindrical hole
7, 7a, 7b ... conductive material diffusion prevention layer
8, 8a, 8b ... underlying conductive layer
9, 9a, 9b ... conductive material
15, 16 ... Ground wiring
17, 18 ... Electric insulation layer
21, 23 ... via part
22, 24 ... Wiring
31 ... Mask pattern
32 ... resist pattern

Claims

Manufacture of a wiring board having wiring through an electrical insulating layer on a core board having a coaxial through hole having a central through hole and an outer layer through hole formed so as to have a coaxial structure near the outside of the central through hole In the method
From one surface of the core material for the core substrate, a plurality of center micropores having an opening diameter within a range of 10 to 50 μm by dry etching using plasma, and coaxially with the center microhole in the vicinity of the outside of the center microhole A step of drilling the outer cylindrical hole of a cylindrical shape to a predetermined depth;
Forming a conductive substance diffusion preventing layer on at least the inner wall surface of the central micropore and the inner wall surface of the outer cylindrical hole, and forming a base conductive layer on the conductive substance diffusion preventing layer;
Filling a conductive substance in the central micropore and the outer cylindrical hole portion;
The center fine hole and the outer cylindrical hole are formed by polishing the other surface of the core material to expose the center microhole and the outer cylindrical hole, and the conductive material is used to connect the front and back through the throughhole. A step of forming a core substrate,
On the core substrate, a via is formed so as to be connected to the conductive material filled in the central through hole and insulated from the conductive material filled in the outer layer through hole, and at the same time, an electrically insulating layer is formed. And a step of forming a wiring through the wiring board.

Manufacture of a wiring board having wiring through an electrical insulating layer on a core board having a coaxial through hole having a central through hole and an outer layer through hole formed so as to have a coaxial structure near the outside of the central through hole In the method
From one surface of the core material for the core substrate, a plurality of center micropores having an opening diameter within a range of 10 to 50 μm by dry etching using plasma, and coaxially with the center microhole in the vicinity of the outside of the center microhole A step of drilling the outer cylindrical hole of a cylindrical shape to a predetermined depth;
Polishing the other surface of the core material to expose the fine holes and the outer cylindrical hole, thereby forming a center through hole and an outer layer through hole;
Forming a conductive material diffusion preventing layer on at least the inner wall surface of the central through hole and the inner wall surface of the outer layer through hole, and forming a base conductive layer on the conductive material diffusion preventing layer;
A step of filling the inside through hole and the outer layer through hole with a conductive substance to obtain a core substrate in which conduction on the front and back sides is taken;
On the core substrate, a via is formed so as to be connected to the conductive material filled in the central through hole and insulated from the conductive material filled in the outer layer through hole, and at the same time, an electrically insulating layer is formed. And a step of forming a wiring through the wiring board.

3. The method of manufacturing a wiring board according to claim 1, wherein the formation of the conductive material diffusion preventing layer is performed by an MO-CVD method using plasma.

The center micropore is formed so that an opening diameter thereof is within a range of 10 to 30 μm, and the outer cylindrical hole is formed so that an opening width thereof is within a range of 10 to 30 μm. The manufacturing method of the wiring board in any one of Claim 1 thru | or 3.

The thickness of the said core board | substrate exists in the range of 50-725 micrometers, The manufacturing method of the wiring board in any one of the Claims 1 thru | or 4 characterized by the above-mentioned.

6. The method of manufacturing a wiring board according to claim 1, wherein the core material uses silicon.