JP4025295B2 - デジタル相関器 - Google Patents

Description

この発明は一般にデジタル移動通信システムのための信号処理装置と方法に係り、特に第三世代(3G)移動通信システム関連する。より詳しくは発明はスペクトル拡散受信器のための改良された相関器に関連する。

第三世代の移動電話ネットワークは、移動局と基地局間の無線インタフェースによって通信するCDMA(符号分割多重接続)スペクトル拡散信号を使用する。これらの3Gネットワークは、(およびいわゆる2.5Gネットワークも)、国際移動遠距離通信（International Mobile Telecommunications）IMT-2000規格(www.itu.int 引用文献としてここに組み込まれる)により包含されている。第三世代技術はCDMA(符号分割多重接続)を使用し、IMT-2000規格は動作の３つの主要なモード、即ち、ヨーロッパおよび日本におけるW-CDMA(広帯域CDMA)直接拡散FDD(周波数分割デュプレックス)、米国のCDMA-2000多重搬送波FDD、および中国のTD-CDMA(時間分割デュプレックスCDMA)およびTD-SCDMA(時間分割同期CDMA)を考慮している。

3Gネットワークの無線接続部分はまとめてUTRAN(Universal Terrestrial Radio Access Network ユニバーサル地上無線接続ネットワーク)と呼ばれ、UTRAN接続ネットワークを含むネットワークはUMTS(Universal Mobile Telecommunications System ユニバーサル移動電気通信システム)ネットワークとして知られている。UMTSシステムは第三世代パートナーシッププロジェクト(3GPP、3GPP2)によって生成された規格の主題であり、その技術的な仕様はwww.3gpp.orgで見ることができる。これらの規格は一般的なUMTSアーキテクチュアーを記述する仕様書23.101、およびバージョン4.0.0と3.2.2でそれぞれユーザと無線送信および受信(FDD)を記述する25.101を含み、これらは引用文献としてここに組み込まれる。

図1は10で第三世代のデジタル移動電話システムの一般的な構成を示す。図1において、無線塔12は基地局コントローラ16によって制御される基地局14と結合される。移動通信装置18は、GSM(移動通信のためのグローバルシステム)ネットワークおよびGPRS(一般のパケット無線サービス)ネットワークのUmインタフェース、およびCDMA2000とW-CDMAネットワークのUuインタフェースとして知られている、無線すなわちエアーインタフェース20にまたがって基地局14と双方向通信で示されている。通常任意の一時点に複数の移動装置18が与えられた基地局に接続され、基地局はこれらの装置に役立つように複数の無線トランシーバーを含む。

基地局コントローラ16は他の複数の基地局コントローラ(示されない)と共に移動交換センター(MSC)22に結合される。複数のそのようなMSCは順次ゲートウェイMSC(GMSC)24と結合され、それは移動電話ネットワークを公衆電話交換網(PSTN)26に接続する。ホームロケーションレジスタ(HLR)28とビジタロケーションレジスタ(VLR)30がコールルーティングとローミングを管理し、他のシステム(示されない)は認証と請求書発送を管理する。運用保守センター(OMC)29は、基地局などのネットワークインフラストラクチャ要素から統計を収集し、ネットワークの性能の高いレベルの視点をネットワークオペレータに提供するために切り替わる。例えば、ネットワークの有効な容量またはネットワークの成分について、どのくらいが一日の異なる時間に使用されるかを決定するために、OMCを使用することができる。

上記ネットワークインフラストラクチャは、本質的に移動通信装置18と他の移動装置および/またはPSTN 26との間の回線交換音声接続を管理する。GPRSのようないわゆる2.5Gのネットワーク、および3Gのネットワークは回線交換音声サービスにパケットデータサービスを付加する。広い表現で、パケット制御ユニット(PCU)32は基地局コントローラ16に加えられ、これはスイッチの階層的な連結の手段によりインターネット38などのパケットデータネットワークに接続される。GSMベースのネットワークにおいて、これらはサービングGPRSサポートノード(SGSN)34とゲートウェイGPRSサポートノード(GGSM)36を含む。図1のシステムと後で説明されるシステムの両方で、ネットワークの中の要素の機能性がただ一つの物理的なノード上に、またはシステムの別々の物理的なノード上にあるかもしれないことが認識されるであろう。

移動装置18とネットワークインフラストラクチャとの間の通信は、一般にデータと制御信号の両方を含んでいる。データはデジタルにコード化された音声データを含み、データモデムは移動装置へおよび移動装置からトランスパレントに通信データに採用されるかもしれない。GSM-タイプのネットワークにおいて、テキストと他の低い帯域幅データはまたGSMショートメッセージサービス(SMS)を使用して送られるかもしれない。

2.5Gまたは3Gネットワークにおいて、移動装置18は単純な音声接続以上のものを他の電話に提供するかもしれない。例えば、移動装置18はビデオおよび/またはマルチメディアデータサービス、ウェブブラウジング、電子メールおよび他のデータサービスへのアクセスを、さらにまたは代わりに提供するかもしれない。論理的に移動装置18はデータプロセッサやパーソナルコンピュータなどの端末装置に直列接続で移動端末(加入者アイデンティティモジュール(SIM)カードを組み込んでいる)を含むように考慮される。一般に、移動装置がいったんネットワークに付属されたなら、それは“いつもオン”であり、ユーザデータは、例えば、移動端末-端末装置インタフェースの標準ATコマンドにより、装置と外部のデータネットワーク間でトランスパレントに移すことができる。通常の移動電話が移動装置18に採用されるところでは、GSMデータカードのような端末のアダプターが必要であるかもしれない。

CDMAスペクトル拡散通信システムにおいて、ベースバンド信号はrf搬送波を変調する前に非常に高いビットレート(チップレートと呼ばれる)の疑似乱数拡散系列とそれを混合することにより拡散される。受信器では、受信された信号と疑似乱数拡散系列を相関器に供給し、ロックが得られるまで一方が他方を滑り抜けさせることにより、ベースバンド信号は回復される。コードロックがいったん得られると、入力信号が拡散系列に関して早いか、または遅いときを検出し、その変化を補償する早い−遅い追跡ループのようなコード追跡ループによってコードロックは維持される。代わりに整合フィルタが逆拡散と同期のために採用されてもよい。

そのようなシステムは、初めの疑似乱数拡散系列が知られている場合にだけベースバンド信号を回復させることができるように多重送信されるコード分割として記述される。スペクトル拡散通信方式システムは異なる拡散系列の全てを有する多くの送信器がrfスペクトルの同じ部分を使用し、受信器が適切な拡散系列を選択することによって所望される信号へ“同調する”ことを許容する。

図2は典型的なスペクトル拡散受信器のための、(a)例示的フロントエンド200と(b)デコーダ250を示す。受信器アンテナ202は入力増幅器204に接続され、それはrf信号の入力をIFに下げる混合のためIF発振器208からの第2の入力を有する。ミキサー206の出力はバンドパスフィルタ210に供給され、そこからAGC(自動利得制御)ステージ212に供給される。AGCステージ212の出力は、2つのミキサー252、254に入力を供給し、発振器258と分離器256からの直交信号と混合される。これはアナログデジタルコンバータ264によりデジタル化される直交したIとQ信号260、262を生成し、それはまた信号量子化を最適化するためにAGCステージ212を制御するライン266に制御信号を出力する。

ADCs 264からのデジタル化されたIとQ信号268、270はナイキストフィルタ272、274とそこから整合フィルタ276、278へ供給され、所望の疑似乱数拡散系列を有する信号が受信されているとき、最大の出力を提供するように構成される。整合フィルタの出力はビット同期回路280に供給され、その回路はADCs 264にサンプルクロック290を生成する遅延ロックループ288に誤り信号286を提供する。また、回路280は受信されたデータを復調するため第2の出力282を復調器284へ供給する。通常図2（ａ）および（ｂ）に示されるように、rf信号はIFでデジタル化されるが、他のポイント、例えば入力増幅器204の後でデジタル化されるかもしれない。

3G移動電話システムにおいて、ベースバンドデータは直交可変拡散率(OVSF)の技術を使用する拡散、即ちチャネライジングコードを使用して拡散される。OVSFコードは異なる長さのコード間で直交性を維持しながら拡散率を変化させる。システムの同時のユーザ数を増加させるように、データはゴールド（Gold）コードのようなスクランブルコードによりさらに拡散される。スクランブルコードは信号帯域幅を変えないが、再び拡散コードが実質的に互いに直交であるので、異なるユーザへまたは異なるユーザからの信号を互いに区別させる。スクランブルすることはチャネライジング拡散の上段で使用され、それは、同じチップレートでスクランブルされるコードを生成するためスクランブルコードにより乗算されるOVSF拡散に従うチップレートにおける信号である。したがって、チップレートはチャネライジングコードにより決定され、このシステムでは、後のスクランブルによって影響を受けない。したがって、与えられたチップレートのためのシンボルレートはスクランブルによって同様に影響を受けない。

基地局から移動局へのダウンリンクのために、および移動局から基地局へのアップリンクのために一般に異なる拡散率およびスクランブルコードリンクが採用される。通常チャネライジングコードは4チップおよび256チップ間の長さ、即ち、等価的に4乃至256の拡散率(他の拡散率が採用されてもよいが)を有する。一般に最後の10msのアップリンクとダウンリンク無線(データチャンネル)フレームは、38400チップのスクランブルコード長に対応しているが、より短いフレーム、例えば256チップが時々アップリンクに採用される。典型的なチップレートは3.84Mチップ/秒(Mcps)であり、それは例えば、240Kbpsのデータレートを与えるシンボルあたり16チップである16の拡散率を有してチャンネルのための最大のビットレートを決定する。以上の数字が単に例証の目的のために提供されることが認識されるであろう。移動局とのより高いビットレート通信が必要であるところでは、1つ以上のそのようなチャンネルがいわゆるマルチコード送信を構成するように採用されるかもしれない。マルチコード送信では、複数のデータチャンネルが、移動局へまたは移動局からのデータ伝送の全体のレートを増加させるために、平行して有効に使用される。一般にマルチコードデータチャンネルは、望ましくは、同じ拡散率にもかかわらず異なるチャネライジングコードであるが同じスクランブルコードを有する。

3G移動電話システムにおいて、一般にいくつかが特定のユーザに専用され、いくつかが与えられたセルまたはセクターの中のすべてのユーザのようなユーザのグループに共通である複数の異なるチャンネルがある。トラヒックは専用の物理的制御チャンネル(DPCH)、即ち上述されたマルチコード送信の場合におけるそのような複数のチャンネル上で搬送される。共通のチャンネルは一般に、シグナリングとコントロール情報を輸送して、システムの無線リンクの物理層として利用されるかもしれない。したがって、共通パイロットチャンネル(CPICH)は、チャンネル推定値と移動局受信器で均等化を許容するため、セル特定のスクランブルコードでスクランブルされた非変調コードチャンネルを含んで提供される。同様に、同期チャンネル(SCH)がネットワークセルを位置付けるために移動局によって使用するために提供される。一次SCHチャンネルが非変調され、各セルの中で同じチャネライジング拡散系列を使用して送信され、セル特定のスクランブルコードを採用しない。同様に二次SCHチャンネルがまた、限られた数の拡散系列で提供される。知られたチャネライジングおよび拡散コードを有する一次および二次共通の制御物理的チャンネル(PCCPCH、SCCPCH)は、またコントロール情報を運ぶために提供される。以上のシグナリングチャンネル(CPICH、SCH、およびCCPCH)は、一般にすべての移動局によりデコードされなければならなく、したがって、拡散コード(チャネライジングコードおよび適切なところではスクランブルコード)は、例えば、ネットワークのための知られているコードがユーザエンド装置に記憶されたので、一般に移動局によって知られているであろう。ここで、チャンネルについての言及は一般に物理的なチャンネルを言い、1つ以上のネットワーク輸送チャンネルがそのような物理的なチャンネルにマップされるかもしれない。3G移動電話ネットワークの文脈において、移動局即ち移動装置はしばしば端末と呼ばれ、この明細書において、これらの一般的な用語間でどんな区別もされない。

スペクトル拡散システムの1つの利点は、それらがマルチパスのフェージングに比較的感応しないことである。マルチパスのフェージングは、送信器から受信器への信号が2つ以上の異なる経路を取り、信号の2つ以上のバージョンが異なる時間に受信器に到着して互いに干渉するときに起る。これは通常櫛状の周波数応答を生成し、広帯域信号がマルチパスチャンネル上で受信されるとき、多重遅れが受信された信号の多重成分にレーキの歯の出現を与える。特に送信器または受信器が動いているとき、マルチパスチャンネルの数と位置は一般に時間によって変化する。熟練者に理解されるように、スペクトル拡散受信器の相関器は、マルチパス成分の1つ、通常最も強い直接信号を自動追跡する傾向があるであろう。しかしながら、複数の相関器はスペクトル拡散受信器が受信された信号の複数の別々のマルチパス成分に対応して自動追跡することを許容するように提供されるかもしれない。そのようなスペクトル拡散受信器はレーキ受信器として知られ、相関器を含んでいる受信器の要素はしばしばレーキ受信器の“フィンガー”と呼ばれる。レーキ受信器の各フィンガーからの別々の出力は、一般に各出力に等しく重みを加えるか、または結合された出力の信号対雑音比を最大にする重みを推定するかのいずれかにより、改良された信号対雑音比(または、ビット誤り率)を提供するように結合される。この後者の技術は最大比合成(MRC)として知られている。

図3は典型的なレーキ受信器300の主な構成要素を示す。相関器302のバンクは、この例では入力304からCDMA信号を受信するそれぞれ3つの相関器302a、302b、および302cを含む。相関器はレーキフィンガーとして知られている; 図示された例では、レーキは3本のフィンガーを持っている。CDMA信号はベースバンドまたはIF(中間周波)であるかもしれない。各相関器は他のマルチパス成分に関して少なくとも1チップだけ遅れた別々のマルチパス成分を自動追跡する。より多いかより少ない相関器が品質-費用/複雑さのトレードオフに従って提供されることができる。すべての相関器の出力はMRC結合器などの結合器306に入り、一般により強い信号により大きい重みを与えて荷重された合計に出力を加算する。重さは通常のアルゴリズムに従って、相関関係の前または後に信号強度に基づいて決定されてもよい。結合した信号は次に1か0である決定を行い、ベースバンド出力を提供する弁別器308へ供給される。弁別器は付加的なフィルタリング、統合または他の処理を含むかもしれない。レーキ受信器300はハードウェアかソフトウェア、または両方の混合のいずれかで実施されるかもしれない。

図4を参照すると、従来技術によるW-CDMAレーキ受信器400のより詳細な例を示す。受信器400はDPCH(専用物理データチャンネル)、PCCPCH、およびCPICHチャンネルでスペクトル拡散信号を受信するためのアンテナ402を有する。アンテナ402によって受信される信号は、逆拡散のため信号をIF(中間周波)かベースバンドのいずれかに下方変換するダウンコンバータ404へ入力される。通常このポイントで、信号は専用またはプログラム可能なデジタル信号プロセッサの何れかによりデジタル領域で処理するため、アナログデジタルコンバータによってデジタル化されるであろう。簡単のため図4に示されないが、大きさと位相情報の両方を保存するために、信号は通常IとQチャンネルを含む。この受信器、および一般に以下で説明される受信器において、アナログかデジタル領域、または両方の領域のいずれかで信号処理が採用されるかもしれない。しかしながら、通常多くの処理がデジタル的に行われるので、図4でブロックとして描かれた機能的な要素が一般に適切なソフトウェアによって実施され、または集積回路が必要な機能を実行するためそれらのアーキテクチュアおよび/または機能性を構成するように、それらの集積回路のレジスタを適切にプログラムすることによって機能のいくつかに利用可能である。

再び図4を参照すると、受信器400は3つのレーキフィンガー406、408、および410を含み、各々がレーキ結合器412に出力を与え、それは移動端末におけるさらなる処理のため復調信号出力414を提供する。各レーキフィンガーの主な要素は対応しており、簡単のためレーキフィンガー406の要素だけが示される。

コード追跡器416は、逆拡散のためスペクトル拡散コードを追跡するレーキフィンガー406の入力と結合される。整合フィルタまたは早い-遅い追跡ループのような通常の手段がコード追跡器416に採用され、DPCH、PCCPCH、およびCPICHチャンネルが一般に同期化されるので、コード追跡器416はこれらの信号の1つのみ、通常比較的高い信号レベルを有するのでCPICHを自動追跡する必要がある。コード追跡器416の出力は、スペクトル拡散信号を逆拡散するため、それらの対応するチャンネル信号と相互相関のために拡散コードを発生させるPCCPCH 418、CPICH 420、およびDPCH 422のコードジェネレータを制御する。したがって、3つの逆拡散器 424、426、428が備えられ、それぞれレーキフィンガーの入力に結合され、それぞれコードジェネレータ418、420、422の1つから出力を受けて適切な信号(チャネライジングとスクランブルコードの両方)を逆拡散する。熟練者が認識するように、これらの逆拡散器は一般に乗数器と合計器のような相互相関器を含む。

CPICHパイロット信号は非変調されるので、それが逆拡散されるとき、結果はレーキ受信器のフィンガーにより自動追跡されるCPICH信号が送信されたマルチパスチャンネルの減衰と位相シフトに対応している大きさと位相を有する信号である。したがってこの信号はCPICHチャンネルための、特にレーキフィンガーが逆拡散したこのチャンネルのマルチパス成分のためのチャンネル推定値を含む。推定値はさらなる処理なく使用されるかもしれないが、望ましくは推定値は時間がたつにつれて、1つ以上のシンボル間隔にわたって平均され、推定値の雑音を減少させて、その精度を増加させる。この機能はチャンネル推定430によって行われる。長い期間にわたって平均することが雑音のレベルを減少させるが、例えば、受信器が高速道路上の車の端末で作動しているときに遭遇するような、チャンネル状態を速く変えるように応じる受信器の能力を減少させるであろうことが認識される。

チャンネル推定値は位相を逆にして結合され、必要ならゼロ減衰が統一の大きさに対応するように正規化され、この形において結合された信号がチャンネル推定値について適用または補償するため他の受信された信号と乗算するように単に使用されることができる。したがって、乗算器432と434はチャンネル推定ブロック430からのチャンネル推定値をそれぞれ放送コントロールチャンネルPCCPCHおよび所望のデータチャンネルDPCHに適用する。次に所望のデータチャンネルは任意の通常の方法でレーキ結合器412により結合され、レーキフィンガー406からの放送チャンネル出力436のような各フィンガーからの放送チャンネル出力は、また第2のレーキ結合器(図4では示されない)において復調されたPCCPCH制御チャンネル信号を出力するために結合される。

W-CDMA移動電気通信システムで初期の同期を行うために、整合フィルタが知られている同期系列のタイミングオフセットを確認するために使用される。この整合フィルタは図5に示されるようにゴレイ（Golay）相関器500を使用して効率的に実施されることができる。そのようなゴレイ相関器の構成と動作は3GPP技術文献Tdoc TSGR1#4(99)373(TSGRAN WG1 Meeting #4 Yokohama Japan, 18-20 April 1999), 特にセクション2.0〜2.3により詳細に記述されており、それはこれにより引用文献として組み込まれる。

図5のゴレイ相関器はゴレイ系列に基づいて一次および二次の同期コードワードに関連するための効率的な整合フィルタを提供し、時々効率的なゴレイ相関器と呼ばれる。フィルタ500は、通常n-クロック周期遅れであるnユニット遅れを提供するために各々Dnメモリ要素を有する複数の遅延線502a−502hを含む。相関器はさらに複数の加算器504と減算器 506を含み、線508に出力信号を提供する。このようなゴレイ相関器はハードウェアかソフトウェアのどちらかで実施されることができる。

以前に説明されたように、rfフロントエンドは、それぞれ一般に複数のビットを含むIとQサンプルを含む入来データを提供する。1つの共通の構成では、12ビットの広い(複合値にされた)データサンプルを提供するために、IとQの各々について6ビットが使用される。これらのデータサンプルはゴレイ相関器500の入力510に適用される。これらのデータがフィルタを横断するので、技術に熟練した者により理解されるように、データは加算および減算操作の効果のためにより広くなる。

このようなゴレイ相関器のパワー消費に対する主な貢献の1つは、多くの遅延線502の各々を通ってビットの多数をシフトする過程から起こる。移動通信システムにおいて、実用的であるパワー消費を抑えることは、一般にバッテリーで附勢されるような端末エンドにおいて特に重要である。パワー減少に関する背景情報は、ACM Digital Library (http://portal,acm.org/portal.cfm)から利用可能であるGarrett D and Stanm,“Power Reduction Techniques for a Spread Spectrum based Correlator”Proc Int Symp Low Power Electronics and Design,1997に見い出すことができる。しかしながら、特に3G移動通信システム、なお特に3G移動電話および端末のために、改良された技術の必要性は残っている。

したがって本発明によれば、W-CDMAに整合された即ち格子フィルタ、望ましくはスペクトル拡散受信器のためのゴレイ相関器が提供され、フィルタは複数の遅延構成を有し、前記遅延構成の少なくとも１つは、共通の入力バスを共有する複数のメモリ要素と、前記メモリ要素の各々について１つである、複数のビット位置を有し、各ビット位置は単一ビットを記憶し、関連するビット位置出力を有し、各ビット位置出力が活動的であるとき、メモリ要素にデータを書き込むことを可能にするために、各ビット位置出力が前記メモリ要素の対応する1つと結合される巡回シフトレジスタとを含み、使用中に、前記巡回シフトレジスタのビット位置の1つだけが活動的であり、活動的なビット位置は共通バスのデータが書き込まれるメモリ要素を選択するためにシフトレジスタを通して巡回的に移動する。

フィルタ即ちゴレイ相関器は、フィルタの遅延構成を通してシフトしているデータ量を減少し、順次従来のフィルタ即ちゴレイ相関器と比較してパワー消費の減少を可能にする。実施例において、遅延構成はまた、通常の設計よりシリコンの小さい領域を使用して相関器が実施されることを可能にし、その結果シリコン費用の減少を許容する。単一ビットだけ活動的なシフトレジスタ(高いか低い論理レベルのいずれか)である、いわゆるワンホット(one-hot)巡回シフトレジスタを採用することにより、このポインタのパワー消費は抑えられる。その上、メモリ要素の1つだけに書き込みを可能にし、他のメモリ要素のデータを変わらない状態にしておくために、いかなる時もデータ変遷の数のかなりの減少があり、したがって、パワー消費にかなりの減少がある。

望ましくはそれぞれのビット位置出力は、例えば、書き込みエネーブルラインよりもむしろメモリ要素出力エネーブル、即ちチップのエネーブルラインに結合される。この方法において、使用されないメモリ要素出力はトライステート(tristated)にあり、さらに節電を提供する。しかしながら、熟練者はメモリ要素の1つが必要な遅れの信号サンプルを記憶し、したがってこの出力はトライステートにないことを理解するであろう。

新しいデータを書き込む前に巡回シフトレジスタのホットビットによって示されたメモリ要素から読み出すことにより、巡回シフトレジスタの長さに対応する遅れが得られる。代わりに、第2のワンホット巡回シフトレジスタがメモリ要素読み出し位置のポインタとして使用されるか、またはデータが書き込み位置から固定されたオフセットで読み出されるかもしれない。

メモリ要素のための入力バスはI(およびQ)サンプルのための十分な幅があるべきであるが、いくつかのアプリケーションではそれが1ビット幅だけであるかもしれないことが認識されるであろう。
パワー消費のより一層の減少を達成するために、ワンホットシフトレジスタは2つ以上の遅延構成の間で共有されるかもしれない。したがって、2つの別々な入力バスを有するが、単一の巡回シフトレジスタによって制御される複数のメモリ要素が2つ備えられるかもしれない。完全なカウントが1つの遅延構成のメモリ要素でされたとき、遅延構成には一定の比率の長さ、例えば2の累乗である長さがあるところでは、完全なカウントの全体の数はよりわずかな数のメモリ要素を有する第2の遅延構成のメモリ要素でなされてしまうであろう。

単一の巡回シフトレジスタは、レジスタからのビット位置出力を一緒に論理和することにより、この方法において2つ以上の遅延構成間で共有されるかもしれない。ワイヤードオアゲートが構成されるように、オープンコレクタ（またはオープンドレイン）出力を有するレジスタを提供することによって、これは有利に達成されるかもしれない。熟練者は、信号が活動的に高いか活動的に低いかのいずれかである正または負論理の何れかの文脈でこのような配列が適用されることを理解するであろう。

ゴレイ相関器は、ゴレイ相関器の内外で遅れを切り換えるか、相関器で使用するための遅延構成を選択するか、または遅延構成によって提供される遅れを選択するか、実施例において巡回シフトレジスタの長さを選択または調整することにより、異なるオーバーサンプリング率に順応する手段を組み込んでもよい。例えば、2つのオーバーサンプリング率が2倍にされるべき各遅延要素を必要とし、その結果、2の累乗で一組の遅れから選択された遅れは信号オーバーサンプリング率に応じて内外で切り換えられるかもしれない。

ゴレイ相関器は、例えば、単一命令の相関演算を提供することによって、AND/OR相関型演算のハードウェア加速を提供するために、命令セットを高めるようにマイクロプロセッサの中に組み込まれてもよい。
発明の第2の態様によると、スペクトル拡散受信器のための相関器が提供され、相関器は複数の遅延構成を有し、第1の前記遅延構成が第１の入力バスを有する第１の複数のメモリ要素を含み、第2の前記遅延構成が第2の入力バスを有する第2の複数のメモリ要素を含み、相関器がさらに、巡回中に前記第１のメモリ要素の各々に書き込むことを可能にする第１の複数のメモリ要素に結合され、かつ巡回中に前記第2のメモリ要素の各々に書き込むことを可能にする第2の複数のメモリ要素に結合された共通の巡回ワンホットシフトレジスタを含む。

また発明はゴレイ相関器のための信号遅れを実施する補足的な方法を提供し、方法は前記信号を遅延する記憶装置を提供するために共通の入力バスを共有する複数のメモリ要素を使用し、前記信号の連続したサンプルについて、前記サンプルを書き込む連続したメモリ要素を選択するために巡回ワンホットシフトレジスタを使用することを含む。

発明はさらに、コードと上記相関器および方法を実施するためプロセッサ制御コードを担持するキャリヤー媒体を提供する。このプロセッサ制御コードは、例えばデジタル信号プロセッサまたはASICを制御するためにコンピュータプログラムコードを含むかもしれない。キャリヤーはハード、即ちフロッピー（登録商標）ディスク、CDまたはDVD ROM、またはリードオンリーメモリのようなプログラムされたメモリ、または光学的か電気的な信号キャリヤーなどのデータキャリヤーまたは記憶媒体を含むかもしれない。熟練者は、制御コードが例えばネットワーク上で複数の結合された構成要素の間に分配されてもよいことを認識するであろう。熟練者はさらに、発明が専用ハードウェアとソフトウェアで実施される機能の組み合わせによって実施されるかもしれないことを認識するであろう。

発明のこれらおよび他の態様は、例示だけの方法で添付図面を参照してさらに説明されるであろう。

図6を参照すると、これは図5のゴレイ相関器500で使用する遅延構成600のブロック図を示す。遅延構成はメモリセルアレイ605の複数のメモリセル604a−604dと結合される共通の入力/出力バス602を含む。入力/出力バス602はメモリセル604の選択された1つに入力データを書き込ませ、メモリセル604の1つ以上から出力データを読み出させる。入力/出力バス602の幅wはIとQ信号のビット量子化の数と全体のフィルタの遅延構成の位置に依存して選ばれ、遅い位置は一般に早い位置より広いバスを必要とする。簡単のため、多重化配列および/または読み書き動作を分離するトライステート論理は図6に示されない。バス602の入出力機能が他の実施例で別々のバスで提供されてもよいことが認識されるであろう。

各メモリセル604a−604dは対応するメモリセルへ（またはメモリセルから）書き込み（または読み出し）を可能にするためエネーブル入力606a−606dを有する。これらのエネーブルラインの各々は、“ワンホット”巡回シフトレジスタ610からの対応する1ビット出力608a-608dにより駆動される。この巡回シフトレジスタはいかなる時も1つだけが活動的である1ビットの記憶位置612a-612dの複数nを含む(図示された記憶位置612cがセットビットを有する)。各時間、巡回シフトレジスタ610は1ビット位置だけ活動的なビットシフトを計時され、シフトレジスタの端(即ち位置612dで)で、それは始めにループバックする(即ち位置612aに)。図示された実施例において、128のクロックサイクルの遅れのためn=128であり、w=12である(6ビットのIとQのデジタル化のため)。

作動において、ワンホットシフトレジスタはメモリアレイ605の連続した要素604をエネーブルにするので、クロックサイクル中にデータはメモリセル604の1つだけに書き込まれる（およびメモリセル604から読み出される）。例えば図6に示された構成において、メモリセル604cが書き込むためにエネーブルにされ、その結果最新のIとQのデータサンプルを記憶する（望ましくはリード-ビフォアー-ライトメモリアクセスサイクルが使用され、上書きされた遅れたデータサンプルを最初に検索する）。次に書き込まれるであろう以下のメモリセル(図6では示されない)は、最大の遅れを有するデータサンプルである最も古いデータサンプルを保持する。遅延構成600によって提供される遅れが巡回シフトレジスタ610の長さnを変えることにより、または他の実施例において書き込みと読み出しの位置の間のオフセットを変えることにより変えられるかもしれない。通常の遅延構成と対照することにより、従来のアプローチでシフトされるn×12ビットよりもむしろ単一ビットだけが各入来サンプルのためにシフトされることが認識されるであろう。

図7は図6の遅延構成600の1つの可能な実施のより詳細な概要図700を示し、類似した要素は同様の参照数字により指示される。図７において、巡回シフトレジスタ610はQ出力が次のD入力に接続されたループ構成の複数のフリップフロップ712を含む。データはクロックライン714の変遷でワンホットシフトレジスタ610を通してシフトされる。各フリップフロップのQ出力はメモリセルアレイ605のメモリセル604をエネーブルにするための出力708を提供する。フリップフロップ712の1つを除いた全てがグランドに接続されるリセットライン716を有し、そのためそれらは不活発な状態に電力供給する。フリップフロップの1つ、図7の最も左がグランドに接続される一組の入力718を有し、そのためそれは活動的な状態に電力供給される。このように、巡回シフトレジスタ610の初期状態はワンホット状態に設定される。

各メモリセル604もまたシフトレジスタ610の対応する出力708に接続されたチップエネーブル(CE)ライン706を有するフリップフロップ704を含む。各フリップフロップはまた入力バス720に接続されたデータ入力Dと、クロックライン714に接続されたクロック入力を有する。フリップフロップのリセット入力Rは、メモリ605がすべてゼロ状態に電力供給することを確実にするためにグランドに接続された共通のライン722にすべて結ばれる。各フリップフロップはトライステートバッファ724に接続されたQ出力を有し、Q出力のデータを出力データバス702に選択的に供給する。各フリップフロップ704が複数のビット、入力と出力のデータバスの幅に対応しているwを記憶する間、フリップフロップ712は単一ビットだけを記憶することが認識されるであろう。図７の回路は図6に関してすでに説明したのと同様に作動する。

ワンホットシフトレジスタが連続したメモリセルをエネーブルにするために使用される単一遅延構成が説明された。しかしながら、図5で示される型のゴレイ相関器は2の累乗の遅れの長さがある複数の遅れを有する。各遅れは異なるデータで作動し、したがって別々のメモリアレイを必要とするが、データがこれらの別々のメモリアレイへ書き込まれるおよび別々のメモリアレイから読み出される位置は、共有されたワンホットシフトレジスタによって決定するかもしれない。これは図5のような、最大の遅れが128クロックサイクルであるが、64、32、16、8、4、2、および1の遅れがまた提供されなければならない例を考えることにより容易に理解されることができる。64のメモリセル遅れは、開始にループバックする前に64のメモリセルに書き込まれなければならない。この機能は、出力0と64、1と65、2と66、のように63と127まで一緒に論理和することによって、128段巡回シフトレジスタから引き出されるかもしれない。したがって、例えば、64メモリセルアレイにおける第１の要素は、ワンホットシフトレジスタの活動的なビットが位置0か位置64のいずれかにあるときエネーブルにされる。同じ原則が長さ32か16のアレイのようなより短いメモリアレイに関する制御信号を引き出すために適用されるかもしれないことが分かる。

より長いメモリアレイについて、巡回ワンホットシフトレジスタからメモリアレイのための制御信号を引き出すために多数の論理和ゲートを必要とする。これらはオープンコレクタかオープンドレイン論理を使用して有利に実施されるかもしれない。したがって、例えば単一の巡回ワンホットシフトレジスタの出力段が複数のオープンコレクタ出力を含み、適切なオープンコレクタ出力を一緒に結合することによりワイヤードオア接続の実施を容易にするかもしれない。シフトレジスタが駆動している各メモリアレイについて、一組のオープンコレクタ出力トランジスタが必要であることが認識されるであろう。

図5に示されるようなゴレイフィルタ即ち相関器が、上述されたワンホット巡回シフトレジスタの実施を完全に使用して遅れを採用するかもしれない。代わりに、パワー消費とシリコン領域のトレードオフに依存して、遅れのいくつかが通常のシフトレジスタを使用して実施されるかもしれない。小さい遅れのためのパワー消費の利点は、より少ないデータがシフトされるので、大きい遅れのためのそれらよりも少なく、入力および出力バス接続は不均衡に大きな領域を占有するかもしれない。したがって、シリコン領域を犠牲にしてパワー消費を抑える最優先の必要があるかどうかに依存して、通常の方法でより短い遅れを実施し、上述されたようにワンホットシフトレジスタアプローチを使用してより長い遅れを実施することが有利であるかもしれない。上記ワンホットシフトレジスタアプローチがまた、ソフトウェアかマイクロコードを使用して実施されるかもしれないことが認識されるであろう。

改良されたゴレイ相関器の設計は移動端末と基地局にアプリケーションを持っているが、特に移動電話ベースバンドチップセットに適する。また相関器は、ゴレイ相関器処理を加速するために、デジタル信号プロセッサなどのマイクロプロセッサのための命令セット増進を提供するように使用されてもよい。また、以前に言及されたように、相関器の実施例は構成の切り換え要素によりオーバーサンプリング率の変更を可能にするかもしれない。

発明はデジタル移動電話ネットワークに関して説明されたが、熟練者はそれが他の無線通信システムにアプリケーションを持っていることを認識するであろう。多くの他の効果的な代替手段が熟練者の心に浮かぶことは疑いなく、発明が記述された実施例に制限されず、添付された請求項の精神と範囲に属する当業者に明らかな変更を包含することが理解されるであろう。

一般的な3G移動電話システムの構成を示す。 それぞれ従来技術による、(a)スペクトル拡散受信器のフロントエンド、および(b)スペクトル拡散デコーダの例を示す。 スペクトル拡散レーキ受信器の主な要素を示す。 デジタル移動電話ネットワークのために例示的なW-CDMAレーキ受信器を示す。 3G移動電話システムのためのゴレイ相関器のブロック図を示す。 本発明の実施例に従って、ゴレイ相関器のための遅延構成のブロック図を示す。 本発明の実施例に従って、ゴレイ相関器のための遅延構成の概要図を示す。

符号の説明

600…遅延構成 602…入力/出力バス 605…メモリセルアレイ 610…ワンホット巡回シフトレジスタ

Claims (17)

1. 相関器が複数の遅延構成を有するスペクトル拡散受信器のためのゴレイ相関器であって、
   少なくとも２つの前記遅延構成のそれぞれは、共通の入力バスを共有する複数のメモリ要素を含み、
   前記メモリ要素の各々について１つである、複数のビット位置を有する１つの巡回シフトレジスタを前記少なくとも２つの遅延構成の間で共有し、
   各ビット位置は単一ビットを記憶し、関連するビット位置出力を有し、各ビット位置出力が活動的であるとき、メモリ要素にデータを書き込むことを可能にするために、各ビット位置出力が前記メモリ要素の対応する1つと結合され、
   使用中に、前記巡回シフトレジスタのビット位置の1つだけが活動的であり、活動的なビット位置は共通バスのデータが書き込まれるメモリ要素を選択するためにシフトレジスタを通して巡回的に移動するゴレイ相関器。
2. 各前記ビット位置出力が対応するメモリ要素のメモリ要素出力エネーブルラインに結合される請求項１で請求されたゴレイ相関器。
3. 前記２つの遅延構成のうちの一方の第１の遅延構成が第1の複数nのメモリ要素を有し、前記２つの遅延構成のうちの他方の第2の遅延構成が第2の複数mのメモリ要素を有し、ここにm < nである請求項１で請求されたゴレイ相関器。
4. nとmが両方とも2の整数累乗であり、相関器が前記巡回シフトレジスタの複数n/mのビット位置出力を論理和することにより、前記第2の複数のメモリ要素の各々についてエネーブル信号を引き出すように構成される請求項３で請求されたゴレイ相関器。
5. 前記論理和機能がオープンコレクタ出力またはオープンドレイン出力論理回路を使用して実施される請求項４で請求されたゴレイ相関器。
6. 前記巡回シフトレジスタのビット位置出力がオープンコレクタまたはオープンドレイン出力を含む請求項１乃至４のいずれか1項に請求されたゴレイ相関器。
7. ゴレイ相関器をオーバーサンプリング率に適合させるために前記遅延要素構成の遅れを選択する手段を含む請求項１乃至６のいずれか1項に請求されたゴレイ相関器。
8. 請求項１乃至７のいずれか1項に請求されたゴレイ相関器を組み込んでいるマイクロプロセッサ。
9. 請求項1乃至７のいずれか1項のゴレイ相関器、または請求項８のマイクロプロセッサを組み込んでいる移動通信ネットワークのための端末。
10. 相関器が複数の遅延構成を有し、第1の前記遅延構成が第１の入力バスを有する第１の複数のメモリ要素を含み、第2の前記遅延構成が第2の入力バスを有する第2の複数のメモリ要素を含むスペクトル拡散受信器のための相関器であって、
    巡回中に前記第１のメモリ要素の各々に書き込むことを可能にする第１の複数のメモリ要素に結合され、かつ巡回中に前記第2メモリ要素の各々に書き込むことを可能にする第2の複数のメモリ要素に結合された、前記第１の遅延構成及び前記第２の遅延構成で共有された巡回ワンホットシフトレジスタをさらに含む相関器。
11. ゴレイ相関器のための信号遅れを実施する方法であって、
    前記ゴレイ相関器は、前記信号を遅延する少なくとも２つの遅延構成を含み、
    各遅延構成を提供するために共通の入力バスを共有する複数のメモリ要素を使用し、
    前記信号の連続したサンプルについて、前記サンプルを書き込むメモリ要素を、前記２つの遅延構成のそれぞれから選択するために、該２つの遅延構成で共通の１つの巡回ワンホットシフトレジスタを使用することを含む方法。
12. 前記遅延構成の少なくとも1つのメモリ要素を選択するためにオープンコレクタまたはオープンドレイン出力を使用することをさらに含む請求項１１に請求された方法。
13. 2の累乗で遅れを提供する一組の遅延構成から相関器の遅延構成を選択することによって、前記ゴレイ相関器をオーバーサンプリングに適合させることをさらに含む請求項１１または１２で請求された方法。
14. マイクロプロセッサの相関演算を実施するため、請求項１１乃至１３のいずれか1項の方法を使用することを含むマイクロプロセッサを加速する方法。
15. CDMA移動通信信号に同期する方法であって、
    CDMA信号に同期する整合フィルタを実施するためゴレイ相関器を使用し、
    請求項１１乃至１３のいずれか1項の方法を使用してゴレイ相関器の少なくとも1つの信号遅れを実施することを含む方法。
16. 実行するとき、請求項１乃至４または１０のいずれか1項の相関器遅延構成、或は請求項１１乃至１３のいずれか1項の方法を実施するコンピュータプログラム。
17. 請求項１６のコンピュータプログラムを担持する記録媒体。

Images