JP4021548B2 - 電界効果トランジスタ混合器のための負自己バイアス回路 - Google Patents
電界効果トランジスタ混合器のための負自己バイアス回路 Download PDFInfo
- Publication number
- JP4021548B2 JP4021548B2 JP09291098A JP9291098A JP4021548B2 JP 4021548 B2 JP4021548 B2 JP 4021548B2 JP 09291098 A JP09291098 A JP 09291098A JP 9291098 A JP9291098 A JP 9291098A JP 4021548 B2 JP4021548 B2 JP 4021548B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- coupled
- effect transistor
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
- H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、混合器に係り、特にＦＥＴ混合器のための負自己バイアス回路に関する。
【０００２】
【従来の技術】
民生用無線通信市場の最近の成長は著しく、低費用、小サイズの製品が必要とされるようになってきた。多くのデバイスで必要とされる部品の１つが混合器である。
【０００３】
混合器デバイスの種々の構成が、１９９５年ＩＥＥＥ ＭＴＴ−Ｓダイジェスト（Ｄｉｇｅｓｔ）にＪｅａｎ−Ｍａｒｃ Ｍｏｕｒａｎｔにより“無線応用のための低コスト混合器（Ａ Ｌｏｗ ｃｏｓｔ Ｍｉｘｅｒ ｆｏｒ ｗｉｒｅｌｅｓｓ Ａｐｐｌｉｃａｔｉｏｎｓ）" という題目で開示されている。特に、この論文の図３〜５にはゲート自己バイアスＭＥＳＦＥＴを用いた混合器が開示されている。図面からわかるように、この混合器はＲＦ信号をＭＥＳＦＥＴに結合するためにバランを使用しており、ＲＦ周波数で共振するＬＣ回路を含んでいる。
【０００４】
【発明が解決しようとする課題】
しかし、バランは集積回路上に作製することが難しく、回路の費用と複雑性とが増加する。したがって、単純かつ低廉な混合回路の開発が無線用デバイスの費用と複雑性とを減少させるために重要となる。
【０００５】
本発明は、バラン又は他の変圧器を必要としない混合器回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明は、接地に連結されたソース端子と第１出力ノードに結合されたドレイン端子とゲート端子とを有する金属−シリコン電界効果トランジスタ（以下、ＭＥＳＦＥＴという）と、ＲＦ信号を受信する入力ポートと前記第１出力ノードに結合された出力ポートとを有し、ＲＦ周波数を有する信号だけを通過させる第１帯域通過フィルタ（以下、第１ＢＰＦという）と、前記第１出力ノードに結合された入力ポートと後記混合周波数の信号を提供する出力ポートとを有し、ＬＯ周波数とＲＦ周波数との結合に等しい混合周波数を有する信号だけを通過させる第２帯域通過フィルタ（以下、第２ＢＰＦという）と、前記ＭＥＳＦＥＴのゲート端子に結合された第１端子と直流的に接地に結合され且つＬＯ信号を入力するための第２端子とを有し、前記ＭＥＳＦＥＴのゲート端子を自己バイアスするため前記ＬＯ信号が第２端子に印加されたときに前記第１端子が負に充電される充電キャパシタとを備えることを特徴とする。
本発明の他の特徴及び長所は以下の詳細な説明と添付の図面とにより明確になるであろう。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
本発明の好ましい実施の形態が図１に示されている。ＭＥＳＦＥＴ１０は、接地に結合された第１（ソース）端子１０ｓと、出力ノード１２に結合された第２（ドレイン）端子１０ｄと、充電キャパシタ１４の第１端子１４Ｒに結合された制御（ゲート）端子１０ｇとを有する。充電キャパシタ１４の第２端子１４Ｌは局部発振器（ＬＯ）１６により発生された局部発振器ＬＯ信号を入力するように結合される。また、第２端子１４Ｌは直流（ＤＣ）的に０Ｖに結合されている。
【０００８】
出力ノード１２は第１帯域通過フィルタ（ＢＰＦ）１８の出力ポート及び第２ＢＰＦ２０の入力ポートに結合される。第１ＢＰＦ１８の入力ポートはＲＦ信号源２１に結合され、第２ＢＰＦ２０の出力ポートは中間周波数混合器出力端子２２に結合される。
【０００９】
図１に示した回路の動作は次のようである。ＭＥＳＦＥＴゲート電極は、ＬＯ電圧レベルが正にスイングするとき、接地された基板から充電キャパシタ１４の第１端子１４Ｒに電子を伝導するショットキ（Ｓｈｏｔｔｋｅｙ）ダイオード３０である。しかし、ＬＯ電圧が負にスイングするときには、ダイオード３０によりこのような電子が基板に戻ることが防止される。したがって、電子がキャパシタ１４の第１端子１４Ｒに蓄積され、負電圧が充電キャパシタ１４の第１端子１４Ｒに発生する。
【００１０】
ＭＥＳＦＥＴが動作するためには、ゲートがソースに比較して負にバイアスされる必要がある。それで、キャパシタ１４の第１端子１４Ｒに電子が蓄積されると、負ＤＣバイアス電圧が自己発生し、ＭＥＳＦＥＴをバイアスする。
【００１１】
第１ＢＰＦ１８はＲＦ信号をＭＥＳＦＥＴ１０のドレイン端子１０ｄに結合させ、ＬＯ信号は、ＬＯ信号周波数では低インピダンスを呈する充電キャパシタ１４を介してゲート端子１０ｇに結合される。
【００１２】
ＭＥＳＦＥＴ１０は、ＬＯ信号とＲＦ信号とを混合し、信号周波数の和又は差の信号を発生させる。所望の中間周波数は、所望の混合周波数を通過するよう選択された第２ＢＰＦ２０により混合器出力端子２２に結合される。
【００１３】
ＭＥＳＦＥＴ１０のゲートキャパシタンスは小さいので、ＬＯ信号及びＲＦ信号は十分に分離される。
【００１４】
なお、充電キャパシタ１４の第１端子１４Ｒに発生する負電圧はＬＮＡ又はＩＦ増幅器ゲートバイアスのような他の部品のバイアスのために使用することができる。
【００１５】
【発明の効果】
以上説明したように、本発明に係るＦＥＴ混合器のための負自己バイアス回路では、バラン又は他の変圧器を必要としないので、集積回路上に集積化することが容易であり、かつ、回路が簡単で、作製コストが節減されるという効果がある。
【図面の簡単な説明】
【図１】本発明の好ましい実施の形態に係る混合器回路のブロック図である。
【符号の説明】
１０ ＭＥＳＦＥＴ
１０s 第１（ソース）端子
１０ｄ 第２（ドレイン）端子
１０ｇ 制御（ゲート）端子
１２ 出力ノード
１４ 充電キャパシタ
１４Ｒ 第１端子
１４Ｌ 第２端子
１６ 局部発振器（ＬＯ）
１８ 第１ＢＰＦ
２０ 第２ＢＰＦ
２１ ＲＦ信号源
２２ 出力端子
【発明の属する技術分野】
本発明は、混合器に係り、特にＦＥＴ混合器のための負自己バイアス回路に関する。
【０００２】
【従来の技術】
民生用無線通信市場の最近の成長は著しく、低費用、小サイズの製品が必要とされるようになってきた。多くのデバイスで必要とされる部品の１つが混合器である。
【０００３】
混合器デバイスの種々の構成が、１９９５年ＩＥＥＥ ＭＴＴ−Ｓダイジェスト（Ｄｉｇｅｓｔ）にＪｅａｎ−Ｍａｒｃ Ｍｏｕｒａｎｔにより“無線応用のための低コスト混合器（Ａ Ｌｏｗ ｃｏｓｔ Ｍｉｘｅｒ ｆｏｒ ｗｉｒｅｌｅｓｓ Ａｐｐｌｉｃａｔｉｏｎｓ）" という題目で開示されている。特に、この論文の図３〜５にはゲート自己バイアスＭＥＳＦＥＴを用いた混合器が開示されている。図面からわかるように、この混合器はＲＦ信号をＭＥＳＦＥＴに結合するためにバランを使用しており、ＲＦ周波数で共振するＬＣ回路を含んでいる。
【０００４】
【発明が解決しようとする課題】
しかし、バランは集積回路上に作製することが難しく、回路の費用と複雑性とが増加する。したがって、単純かつ低廉な混合回路の開発が無線用デバイスの費用と複雑性とを減少させるために重要となる。
【０００５】
本発明は、バラン又は他の変圧器を必要としない混合器回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明は、接地に連結されたソース端子と第１出力ノードに結合されたドレイン端子とゲート端子とを有する金属−シリコン電界効果トランジスタ（以下、ＭＥＳＦＥＴという）と、ＲＦ信号を受信する入力ポートと前記第１出力ノードに結合された出力ポートとを有し、ＲＦ周波数を有する信号だけを通過させる第１帯域通過フィルタ（以下、第１ＢＰＦという）と、前記第１出力ノードに結合された入力ポートと後記混合周波数の信号を提供する出力ポートとを有し、ＬＯ周波数とＲＦ周波数との結合に等しい混合周波数を有する信号だけを通過させる第２帯域通過フィルタ（以下、第２ＢＰＦという）と、前記ＭＥＳＦＥＴのゲート端子に結合された第１端子と直流的に接地に結合され且つＬＯ信号を入力するための第２端子とを有し、前記ＭＥＳＦＥＴのゲート端子を自己バイアスするため前記ＬＯ信号が第２端子に印加されたときに前記第１端子が負に充電される充電キャパシタとを備えることを特徴とする。
本発明の他の特徴及び長所は以下の詳細な説明と添付の図面とにより明確になるであろう。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
本発明の好ましい実施の形態が図１に示されている。ＭＥＳＦＥＴ１０は、接地に結合された第１（ソース）端子１０ｓと、出力ノード１２に結合された第２（ドレイン）端子１０ｄと、充電キャパシタ１４の第１端子１４Ｒに結合された制御（ゲート）端子１０ｇとを有する。充電キャパシタ１４の第２端子１４Ｌは局部発振器（ＬＯ）１６により発生された局部発振器ＬＯ信号を入力するように結合される。また、第２端子１４Ｌは直流（ＤＣ）的に０Ｖに結合されている。
【０００８】
出力ノード１２は第１帯域通過フィルタ（ＢＰＦ）１８の出力ポート及び第２ＢＰＦ２０の入力ポートに結合される。第１ＢＰＦ１８の入力ポートはＲＦ信号源２１に結合され、第２ＢＰＦ２０の出力ポートは中間周波数混合器出力端子２２に結合される。
【０００９】
図１に示した回路の動作は次のようである。ＭＥＳＦＥＴゲート電極は、ＬＯ電圧レベルが正にスイングするとき、接地された基板から充電キャパシタ１４の第１端子１４Ｒに電子を伝導するショットキ（Ｓｈｏｔｔｋｅｙ）ダイオード３０である。しかし、ＬＯ電圧が負にスイングするときには、ダイオード３０によりこのような電子が基板に戻ることが防止される。したがって、電子がキャパシタ１４の第１端子１４Ｒに蓄積され、負電圧が充電キャパシタ１４の第１端子１４Ｒに発生する。
【００１０】
ＭＥＳＦＥＴが動作するためには、ゲートがソースに比較して負にバイアスされる必要がある。それで、キャパシタ１４の第１端子１４Ｒに電子が蓄積されると、負ＤＣバイアス電圧が自己発生し、ＭＥＳＦＥＴをバイアスする。
【００１１】
第１ＢＰＦ１８はＲＦ信号をＭＥＳＦＥＴ１０のドレイン端子１０ｄに結合させ、ＬＯ信号は、ＬＯ信号周波数では低インピダンスを呈する充電キャパシタ１４を介してゲート端子１０ｇに結合される。
【００１２】
ＭＥＳＦＥＴ１０は、ＬＯ信号とＲＦ信号とを混合し、信号周波数の和又は差の信号を発生させる。所望の中間周波数は、所望の混合周波数を通過するよう選択された第２ＢＰＦ２０により混合器出力端子２２に結合される。
【００１３】
ＭＥＳＦＥＴ１０のゲートキャパシタンスは小さいので、ＬＯ信号及びＲＦ信号は十分に分離される。
【００１４】
なお、充電キャパシタ１４の第１端子１４Ｒに発生する負電圧はＬＮＡ又はＩＦ増幅器ゲートバイアスのような他の部品のバイアスのために使用することができる。
【００１５】
【発明の効果】
以上説明したように、本発明に係るＦＥＴ混合器のための負自己バイアス回路では、バラン又は他の変圧器を必要としないので、集積回路上に集積化することが容易であり、かつ、回路が簡単で、作製コストが節減されるという効果がある。
【図面の簡単な説明】
【図１】本発明の好ましい実施の形態に係る混合器回路のブロック図である。
【符号の説明】
１０ ＭＥＳＦＥＴ
１０s 第１（ソース）端子
１０ｄ 第２（ドレイン）端子
１０ｇ 制御（ゲート）端子
１２ 出力ノード
１４ 充電キャパシタ
１４Ｒ 第１端子
１４Ｌ 第２端子
１６ 局部発振器（ＬＯ）
１８ 第１ＢＰＦ
２０ 第２ＢＰＦ
２１ ＲＦ信号源
２２ 出力端子
Claims (1)
- 接地に連結されたソース端子と、第１出力ノードに結合されたドレイン端子と、ゲート端子とを有する金属−シリコン電界効果トランジスタと、
ＲＦ信号を受信する入力ポートと、前記第１出力ノードに結合された出力ポートとを有し、ＲＦ周波数を有する信号だけを通過させる第１帯域通過フィルタと、
前記第１出力ノードに結合された入力ポートと、後記混合周波数の信号を提供する出力ポートとを有し、ＬＯ周波数とＲＦ周波数との結合に等しい混合周波数を有する信号だけを通過させる第２帯域通過フィルタと、
前記金属−シリコン電界効果トランジスタのゲート端子に結合された第１端子と、直流的に接地に結合され且つＬＯ信号を入力するための第２端子とを有し、前記金属−シリコン電界効果トランジスタのゲート端子を自己バイアスするため前記ＬＯ信号が第２端子に印加されたときに前記第１端子が負に充電される充電キャパシタと、
を備えることを特徴とする混合器回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/941,476 | 1997-09-30 | ||
| US08/941,476 US6163689A (en) | 1997-09-30 | 1997-09-30 | Negative self-bias circuit for FET mixers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163637A JPH11163637A (ja) | 1999-06-18 |
| JP4021548B2 true JP4021548B2 (ja) | 2007-12-12 |
Family
ID=25476538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09291098A Expired - Fee Related JP4021548B2 (ja) | 1997-09-30 | 1998-04-06 | 電界効果トランジスタ混合器のための負自己バイアス回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6163689A (ja) |
| JP (1) | JP4021548B2 (ja) |
| KR (1) | KR100262455B1 (ja) |
| TW (1) | TW582672U (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4527469B2 (ja) * | 2004-08-20 | 2010-08-18 | 三菱電機株式会社 | ダイオードミキサ |
| DE102010028987A1 (de) | 2010-05-14 | 2011-11-17 | Johann Wolfgang Goethe-Universität Frankfurt am Main | Subharmonischer Mischer |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127741U (ja) * | 1982-02-22 | 1983-08-30 | 日本電気株式会社 | 受信機 |
| DE69220102T2 (de) * | 1991-02-19 | 1997-09-25 | Nippon Electric Co | Funkrufempfänger |
| US5606738A (en) * | 1994-02-24 | 1997-02-25 | Nippon Telegraph And Telephone Corp. | Frequency conversion circuit with linear feedback |
| US5799248A (en) * | 1995-12-20 | 1998-08-25 | Watkins-Johnson Company | Quasi-double balanced passive reflection FET mixer |
-
1997
- 1997-09-30 US US08/941,476 patent/US6163689A/en not_active Expired - Fee Related
-
1998
- 1998-02-09 KR KR1019980003658A patent/KR100262455B1/ko not_active Expired - Fee Related
- 1998-04-06 JP JP09291098A patent/JP4021548B2/ja not_active Expired - Fee Related
- 1998-10-26 TW TW091201486U patent/TW582672U/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW582672U (en) | 2004-04-01 |
| KR19990029111A (ko) | 1999-04-26 |
| KR100262455B1 (ko) | 2000-08-01 |
| JPH11163637A (ja) | 1999-06-18 |
| US6163689A (en) | 2000-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5678226A (en) | Unbalanced FET mixer | |
| US6871059B1 (en) | Passive balun FET mixer | |
| US5884154A (en) | Low noise mixer circuit having passive inductor elements | |
| US6693493B2 (en) | Single-ended differential circuit using complementary devices | |
| JP2003078355A (ja) | ミキサ回路 | |
| TW200820600A (en) | Cascode low noise amplifier with a source-coupled active inductor | |
| US4677691A (en) | Microwave receiver | |
| JPS63309007A (ja) | ミクサ回路 | |
| JP3339892B2 (ja) | 集積回路およびその使用方法 | |
| US6973290B2 (en) | Radio architecture | |
| JP4021548B2 (ja) | 電界効果トランジスタ混合器のための負自己バイアス回路 | |
| US6861891B2 (en) | Sub-harmonic mixer | |
| KR20080010747A (ko) | 모스 전계효과 트랜지스터의 증폭도 및 잡음도 개선회로 및이를 이용한 주파수 혼합기, 증폭기 및 발진기 | |
| EP1378056B1 (en) | Amplifier-mixer device | |
| Rastegar et al. | An integrated high linearity CMOS receiver frontend for 24-GHz applications | |
| CN101154922B (zh) | 下变频混频器 | |
| US5717364A (en) | Mixer | |
| CN109004905B (zh) | 一种带有巴伦的上变频混频器 | |
| US5039959A (en) | Phase switching circuit | |
| JP2563286B2 (ja) | 周波数混合回路 | |
| EP0802625B1 (en) | Unbalanced fet mixer | |
| CA2174395C (en) | Unbalanced fet mixer | |
| JP2000091848A (ja) | 集積化ミキサ回路 | |
| JP2000068750A (ja) | Ｍｏｓミキサ回路 | |
| JPH1131925A (ja) | 高周波ミキサおよび高周波ミキサ集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070927 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |