[go: up one dir, main page]

JP3996147B2 - わずかな充電電流を用いたブートストラップキャパシタ充電回路 - Google Patents

わずかな充電電流を用いたブートストラップキャパシタ充電回路 Download PDF

Info

Publication number
JP3996147B2
JP3996147B2 JP2004205175A JP2004205175A JP3996147B2 JP 3996147 B2 JP3996147 B2 JP 3996147B2 JP 2004205175 A JP2004205175 A JP 2004205175A JP 2004205175 A JP2004205175 A JP 2004205175A JP 3996147 B2 JP3996147 B2 JP 3996147B2
Authority
JP
Japan
Prior art keywords
bootstrap capacitor
voltage
switch
charging current
semiconductor switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004205175A
Other languages
English (en)
Other versions
JP2005032260A (ja
Inventor
ヴァンサン・ティエリ
Original Assignee
インターナショナル レクティフィアー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナショナル レクティフィアー コーポレイション filed Critical インターナショナル レクティフィアー コーポレイション
Publication of JP2005032260A publication Critical patent/JP2005032260A/ja
Application granted granted Critical
Publication of JP3996147B2 publication Critical patent/JP3996147B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/613—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in parallel with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、キャパシタ充電回路に関し、特に、ブートストラップキャパシタ(bootstrap capacitor)を充電する回路に関する。更に詳しくは、本発明は、わずかな充電電流を伴うブートストラップキャパシタ充電回路に関する。
ブートストラップキャパシタは、通常、低レベルの電流供給を必要とする回路のための
電力源(source of power)を得るための電子回路でよく採用されている。ブートストラップ電源(bootstrap power supply)は、よく、駆動信号(drive signal)のような電子回路に存在する信号から引き出され、そして電荷が、電子回路の他の部分に電力を供給するのに使用するためにブートストラップキャパシタに蓄積される。その電圧は、回路の主供給電圧(main supply voltage)と異なる。図１は、一般的な従来技術のブートストラップ回路を示す。集積回路ＩＣは、信号、例えばパルス性(pulsating)の駆動信号または制御信号が現れる端子１０を備える。パルスが存在する間、抵抗ＲおよびブートストラップダイオードＤＢＳを通じて電荷蓄積キャパシタまたはブートストラップキャパシタＣＢＳに電流が供給される。ツェナーダイオードＤＺは、ＣＢＳをはさんで現れる電圧を制限するために採用され、そのために集積回路内の回路または集積回路外部にレギュレート(regulated)されたブートストラップ電圧源が供給される。図１において、ダイオードＤＺは、集積回路内部に示されているが、別個の外づけ部品であってもよい。同様に、抵抗ＲおよびダイオードＤＢＳは、ＩＣ内部にあってもよく、または図に示されるように外部にあってもよい。しかしながら、一般にブートストラップキャパシタＣＢＳは、その大きさ故に外づけの部品である。
従来技術の設計に関する問題は、供給ライン端子１０にパルスが現れているときには、常にブートストラップキャパシタＣＢＳが充電しているということである。このことは、電力の浪費となる。ＣＢＳで給電される回路によっては、パルスがライン１０上に存在するときに常にＣＢＳを充電する必要はない。
従って、本発明の目的は、ブートストラップキャパシタに接続された回路による必要に応じてブートストラップキャパシタへの充電電流を制限するブートストラップキャパシタ充電回路を提供することにあり、これにより、効率を増加させると共に必要な電力(power needs)を低減する。
上記および他の目的は、ブートストラップキャパシタ充電回路により達成され、該ブートストラップキャパシタ充電回路は、ブートストラップキャパシタ(bootstrap capacitor)と、前記ブートストラップキャパシタのための充電電流源に接続された制御端子によって制御される半導体スイッチ(semiconductor switch)と、レギュレーション電圧(regulation voltage；規定電圧)を有すると共に前記スイッチの前記制御端子に接続された電圧レギュレータ素子(voltage regulator device)とを備え、前記スイッチは、二つの主端子(two main terminals)、即ち前記充電電流源に接続された第１主端子および前記ブートストラップキャパシタに接続された第２主端子を備え、前記スイッチは、前記キャパシタをはさんで現れる電圧が前記電圧レギュレーション素子の前記レギュレーション電圧に概ね等しくなったときにオフになり、これにより前記ブートストラップキャパシタへの充電電流を制限する。
本発明の目的は、また、ブートストラップキャパシタの充電方法によって達成され、該方法は、前記ブートストラップキャパシタ用の充電電流を半導体スイッチの制御端子に供給すると共に、前記半導体スイッチの前記主端子を含む伝導経路(conduction path)を通じて前記充電電流を前記ブートストラップキャパシタに供給するステップと、前記ブートストラップキャパシタが所定の電圧に達したときに充電電流が前記ブートストラップキャパシタに流れ込むことを防止するために前記スイッチをオフにするステップと、前記ブートストラップキャパシタの電圧が前記所定の電圧よりも低くなったときに前記スイッチをオンにするステップとを備える。
従って、本発明は、電力を節約し、そして、いわゆる“マイクロパワーモード”の動作に特に有用である。
本発明の他の目的、特徴および利点は、添付の図面を参照する本発明の以下の詳細な説明から明らかになるであろう。
本発明は、図面を参照して次の詳細な説明において更に詳しく説明されるであろう。ここで、図１は、従来技術に係るブートストラップキャパシタ充電回路を示し、図２は、本発明の回路を示し、図３は、本発明に係る回路の他の実施例を示し、図４は、本発明の説明を補足する波形を示す。
再び図面を参照すると、図２は、所要電力(power requirement)を低減することの必要に応じてブートストラップキャパシタへの充電電流を制限する本発明による回路を示す。本発明による回路は、抵抗Ｒ、トランジスタＱＢＳ、ツェナーダイオードＤＺ、およびブートストラップキャパシタＣＢＳを備える。電圧またはパルスがライン１０に存在するとき、電流は、抵抗Ｒを通り、ツェナーダイオードＤＺを通って流れる。もし電圧が十分であれば、ツェナーダイオードＤＺは、そのツェナー電圧でアバランシェ(avalanche)を起こす。トランジスタＱＢＳは、一般には0.7ボルトのしきい値電圧ＶＢＥを越えるとすぐにオンになる。従って、電流は、端子１０からトランジスタＱＢＳのコレクタ−エミッタ経路を通じて流れ、これにより、ブートストラップキャパシタＣＢＳを充電する。ブートストラップキャパシタＣＢＳにより給電される電子回路の需要(demand)に応じて、キャパシタＣＢＳがツェナーダイオードＤＺのツェナー電圧に充電すれば、ベース−エミッタ電圧が、トランジスタＱＢＳをオンにするしきい値よりも低くなるので、トランジスタＱＢＳはオフになる。キャパシタＣＢＳをはさんで現れる電圧が、トランジスタＱＢＳのしきい値分だけツェナー電圧より下に減少すると、トランジスタＱＢＳが再びオンになり、そして電流が再びキャパシタＣＢＳに流れ込む。従って、キャパシタＣＢＳへの充電電流は制限され、そして、キャパシタＣＢＳに蓄積された電荷によって給電される負荷に基づき必要に応じて電流がキャパシタＣＢＳに流れるのみである。
図３は、ＭＯＳＦＥＴ Ｑ’ＢＳを用いた別の実施例を示す。この回路は、実質的に同じように動作する。ＭＯＳＦＥＴのオンしきい値電圧(on threshold voltage)は、バルク(bulk)または基板(substrate)の接続に依存し、もし基板がソースに接続されていなければ、大きな値である。例えば、もし基板がソースに接続されていれば、ＶＴＨは約１Ｖである。もし基板がソースに接続されていなければ、ＶＴＨは約３Ｖである。バイポーラは必ずしも利用できるとは限らず、従ってＭＯＳＦＥＴの使用が必要であるかもしれない。
図４は、従来技術の回路と本発明による回路の動作の比較を示す。同図に示されるように、従来技術の回路において、負荷が存在せず且つ端子１０にＤＣ電圧が供給されると仮定すれば、キャパシタが描く電流は一定である。対照的に、本発明の回路では、端子１０で一定のＤＣ電圧を仮定し且つ負荷がないとすれば、キャパシタは充電され、そして、一旦、キャパシタを通して流れる電流がツェナーダイオードアバランシェ電圧に概ね等しい電圧に到達すると、該キャパシタを通して流れる電流は減少する。
本発明は、本明細書の特定の実施例に関して説明されたが、多くの他の変形および修正および他の使用は当業者には明らかになるであろう。従って本発明は、本明細書における特定の開示に制限されるべきではなく、添付の特許請求の範囲によってのみ制限される。
従来技術に係るブートストラップキャパシタ充電回路を示す図である。 本発明の回路を示す図である。 本発明に係る回路の他の実施例を示す図である。 本発明の説明を補足する波形図である。
符号の説明
１０ ライン
Ｒ 抵抗
ＤＺ ツェナーダイオード
ＱＢＳ トランジスタ
ＣＢＳ ブートストラップキャパシタ

Claims (10)

  1. ブートストラップキャパシタと、
    前記ブートストラップキャパシタのためのパルス性の充電電流源に接続された制御端子によって制御される半導体スイッチと、
    レギュレーション電圧を有すると共に前記スイッチの前記制御端子に接続された電圧レギュレータ素子とを備え、
    前記スイッチは、二つの主端子、即ち前記充電電流源に接続された第１主端子および前記ブートストラップキャパシタに接続された第２主端子を備え、
    前記スイッチは、前記キャパシタをはさんで現れる電圧が前記電圧レギュレーション素子の前記レギュレーション電圧に概ね等しくなったときにオフになり、これにより前記ブートストラップキャパシタへの充電電流を制限するブートストラップキャパシタ充電回路。
  2. 前記充電電流源と前記半導体スイッチの前記制御端子との間に接続されたドロッピング抵抗を更に備えた請求項１記載のブートストラップキャパシタ充電回路。
  3. 前記電圧レギュレーション素子はツェナーダイオードを含む請求項１記載のブートストラップキャパシタ充電回路。
  4. 前記半導体スイッチは、バイポーラトランジスタを含む請求項１記載のブートストラップキャパシタ充電回路。
  5. 前記半導体スイッチは、ＭＯＳＦＥＴを含む請求項１記載のブートストラップキャパシタ充電回路。
  6. 前記半導体スイッチおよびツェナーダイオードはＩＣ内に配置された請求項１記載のブートストラップキャパシタ充電回路。
  7. 前記半導体スイッチ、ツェナーダイオード、および抵抗は、ＩＣ内に配置された請求項２記載のブートストラップキャパシタ充電回路。
  8. ブートストラップキャパシタのためのパルス性の充電電流源を半導体スイッチの制御端子に供給すると共に、前記半導体スイッチの前記主端子を含む伝導経路を通じて前記充電電流を前記ブートストラップキャパシタに供給するステップと、
    前記ブートストラップキャパシタが所定の電圧に達したときに充電電流が前記ブートストラップキャパシタに流れ込むことを防止するために前記スイッチをオフにするステップと、
    前記ブートストラップキャパシタの電圧が前記所定の電圧よりも低くなったときに前記スイッチをオンにするステップと
    を備えるブートストラップキャパシタの充電方法。
  9. 前記スイッチをオンおよびオフにするステップは、前記充電電流が与えられる電圧レギュレーション素子によって制御される請求項８記載の方法。
  10. 電力を節約し且つマイクロパワーモードで動作するために前記スイッチをオフにするステップを更に備えた請求項８記載の方法。
JP2004205175A 2003-07-10 2004-07-12 わずかな充電電流を用いたブートストラップキャパシタ充電回路 Expired - Fee Related JP3996147B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/618,559 US6924626B2 (en) 2003-07-10 2003-07-10 Bootstrap capacitor charge circuit with limited charge current

Publications (2)

Publication Number Publication Date
JP2005032260A JP2005032260A (ja) 2005-02-03
JP3996147B2 true JP3996147B2 (ja) 2007-10-24

Family

ID=33565155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004205175A Expired - Fee Related JP3996147B2 (ja) 2003-07-10 2004-07-12 わずかな充電電流を用いたブートストラップキャパシタ充電回路

Country Status (3)

Country Link
US (1) US6924626B2 (ja)
JP (1) JP3996147B2 (ja)
DE (1) DE102004032465A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5615435B2 (ja) * 2010-07-30 2014-10-29 オーチス エレベータ カンパニーＯｔｉｓ Ｅｌｅｖａｔｏｒ Ｃｏｍｐａｎｙ ブートストラップ調整電源
KR101043533B1 (ko) * 2011-01-10 2011-06-23 이동원 고효율 전원을 구비한 ｌｅｄ 조명장치
WO2013137597A1 (ko) * 2012-03-13 2013-09-19 Lee Dong Won 부하전류를 재사용하는 엘이디 조명장치
US9571003B2 (en) * 2012-08-08 2017-02-14 Ixys Corporation Non-isolated AC-to-DC converter with fast dep-FET turn on and turn off
ES2684417B1 (es) * 2017-03-30 2019-07-24 Bsh Electrodomesticos Espana Sa Dispositivo de aparato doméstico y procedimiento para la puesta en funcionamiento de un dispositivo de aparato doméstico

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6714067B1 (en) * 2001-01-18 2004-03-30 National Semiconductor Corporation Bootstrap capacitor low voltage prevention circuit
US6650100B1 (en) * 2002-09-03 2003-11-18 Texas Instruments Incorporated Bootstrap technique for a multiple mode switching regulator

Also Published As

Publication number Publication date
US20050007076A1 (en) 2005-01-13
US6924626B2 (en) 2005-08-02
JP2005032260A (ja) 2005-02-03
DE102004032465A1 (de) 2005-05-25

Similar Documents

Publication Publication Date Title
US7129759B2 (en) Integrated circuit including an overvoltage protection circuit
US6249111B1 (en) Dual drive buck regulator
CN117529876A (zh) 整流电路以及使用该整流电路的电源
US8004254B2 (en) Power supply circuit
US7579880B2 (en) Circuit for driving a semiconductor element
JP4791132B2 (ja) 昇圧回路、昇圧回路を使用した定電圧回路及び昇圧回路を使用した定電流回路
US9000811B2 (en) Driver circuit with controlled gate discharge current
US7224204B2 (en) Method and circuit for driving a gate of a MOS transistor negative
JP2000324807A (ja) スイッチングレギュレータ
CN101027828A (zh) 开关电源
CN1856928B (zh) 功率控制系统启动和禁止方法
US7430131B2 (en) Start-up circuit for providing a start-up voltage to an application circuit
US20090189454A1 (en) Reference voltage generation circuit and start-up control method therefor
JP3996147B2 (ja) わずかな充電電流を用いたブートストラップキャパシタ充電回路
US20240204777A1 (en) Semiconductor device
US10581329B2 (en) Synchronous rectification type DC/DC converter
US20200067501A1 (en) Switch circuitry
JP5009083B2 (ja) スイッチング電源回路
US10826388B2 (en) Charge pump circuits
US10211834B1 (en) Low-voltage-drop rectifier circuit
JP2018093638A (ja) 保護回路、及びモータユニット
JP2021027611A (ja) ハイサイドドライバ、スイッチング回路、モータドライバ、ｄｃ／ｄｃコンバータのコントローラ
JP4467150B2 (ja) 駆動回路
CN112913128B (zh) 半导体装置
US6924990B2 (en) Power supply arrangements

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070416

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3996147

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees