[go: up one dir, main page]

JP3979391B2 - 回路形成基板の製造方法および回路形成基板の製造用材料 - Google Patents

回路形成基板の製造方法および回路形成基板の製造用材料 Download PDF

Info

Publication number
JP3979391B2
JP3979391B2 JP2004016795A JP2004016795A JP3979391B2 JP 3979391 B2 JP3979391 B2 JP 3979391B2 JP 2004016795 A JP2004016795 A JP 2004016795A JP 2004016795 A JP2004016795 A JP 2004016795A JP 3979391 B2 JP3979391 B2 JP 3979391B2
Authority
JP
Japan
Prior art keywords
substrate
circuit
circuit forming
forming substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004016795A
Other languages
English (en)
Other versions
JP2005209993A (ja
Inventor
利浩 西井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004016795A priority Critical patent/JP3979391B2/ja
Priority to TW094101542A priority patent/TW200527995A/zh
Priority to EP05703984A priority patent/EP1599079B1/en
Priority to KR1020057017222A priority patent/KR100736518B1/ko
Priority to PCT/JP2005/000763 priority patent/WO2005072037A1/ja
Priority to CNB2005800002557A priority patent/CN100539813C/zh
Priority to US10/546,730 priority patent/US7624502B2/en
Publication of JP2005209993A publication Critical patent/JP2005209993A/ja
Priority to US11/882,396 priority patent/US7572500B2/en
Application granted granted Critical
Publication of JP3979391B2 publication Critical patent/JP3979391B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、各種電子機器に利用される回路形成基板の製造方法および回路形成基板の製造用材料に関するものである。
近年の電子機器の小型化・高密度化に伴って、電子部品を搭載する回路形成基板も従来の片面基板から両面、多層基板の採用が進み、より多くの回路および部品を基板上に集積可能な高密度基板が開発されている。
従来例について図４を用いて以下に説明する。
図４（ａ）に示す基板材料１２は、回路形成基板に用いられるガラス繊維織布に熱硬化性のエポキシ樹脂等を含浸し乾燥等の方法によりＢステージ状態としたいわゆるプリプレグである。基板材料１２には熱ロール等を用いたラミネート法によりフィルム１７を両面に張り付ける。
基板材料１２はガラス繊維織布を補強材として用いエポキシ樹脂を主体とするワニスを含浸して乾燥することでＢステージ化した厚み１００μｍのプリプレグである。
フィルム１７には厚み２０μｍのポリエチレンテレフタレート（ＰＥＴ）を用いた。必要に応じてフィルム１７にはエポキシ樹脂等の熱硬化性樹脂をコーティングしても良い。
次に、レーザ等の加工法により基板材料１２にビア穴１８を形成(図４（ｂ）)した後に銅粉等の導電性粒子と熱硬化性樹脂、硬化剤、溶剤などを混練しペースト状にした導電性ペースト１３を充填して図４（ｃ）に示す構成を得る。
その後にフィルム１７を剥離することで、図４（ｄ）に示すような導電性ペースト１３が突出した形状を得る。
その両側に銅箔１９を配置して熱プレス装置（図示せず）によって加熱加圧することで、図４（ｅ）に示すように基板材料１２は熱硬化し、導電性ペースト１３は圧縮されて表裏の銅箔１９が電気的に接続される。その際に、基板材料１２に含浸したエポキシ樹脂は流動し外側に流出する。
その後に端部の余分な部分を切り落として図４（ｆ）のような形状とし、さらにエッチングなどの方法で銅箔１９を所望のパターンに加工して回路１５とし、図４（ｇ）に示すような両面の回路形成基板を作成し、所望の製品サイズに切り分けて回路形成基板としての製品を得る。
図４では、通常回路形成基板に配設する外層部のソルダーレジストあるいは回路１５へのめっき処理等の仕上げ処理は図示していないが、必要に応じて配設する。
また、多層回路形成基板を製造する際は、図５に示すようにいったん完成した両面の回路形成基板の上下に導電性ペースト１３を充填した基板材料１２と銅箔１９を、位置合わせをしながら重ね合わせて熱プレスすることで、多層回路形成基板を得ることが出来る。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
特開平６−２６８３４５号公報
しかしながら、上記のような回路形成基板の製造方法では、熱プレス装置等を用いて導電性ペーストを加熱加圧する際に、以下に述べるような課題が発生する。
すなわち、図４で説明した従来の回路形成基板の製造方法を導電性ペーストによる電気的接続に注目して詳細に観察すると、図６（ａ）に示すように導電性ペースト１３を配設した基板材料１２の両面に銅箔１９を配置し金属板１４に挟み込んで、図中上下方向に加熱加圧して圧縮成型した場合に、図６（ｂ）に示すように導電性ペースト１３は圧力を受けて変形し歪な形状となる。
その後図６（ｃ）に示すように回路１５を形成して回路形成基板とした場合に、高密度な回路形成基板においては、歪に変形した導電性ペースト１３によって隣接する層間接続部の絶縁間距離が縮まり電気的絶縁性が損なわれる場合がある。
また、加熱加圧された場合には基板材料１２に含まれる樹脂成分等の流動も同時に起こるために、導電性ペーストに過度の圧力が加わると、基板材料厚み方向の圧縮より基板材料面内方向への導電性ペーストの拡がりが主体的になってしまい、結果的に導電性ペーストの導電粉が強固に圧接されずに十分な電気的接続が形成できない場合がある。この現象は基板材料１２の厚みに対してビア穴１８の径が小さくなった場合に顕著に現れる。
また、図５に示したような多層回路形成基板を製造する場合においては、コアとして用いる回路形成基板の回路１５による凹凸や、コアとして用いる回路形成基板の厚みばらつき等により、その上に配置して加熱加圧により圧縮されるべき導電性ペースト１３の圧縮はより不安定になり、上記した導電性ペーストの変形による課題は問題となり易い。
以上のような理由から、小径のビア穴に対してや多層回路形成基板の製造等において、導電性ペーストを安定に圧縮し良好な電気的な接続を得る方法が回路形成基板の製造方法として要望されていた。
本発明の回路形成基板の製造方法および回路形成基板の製造用材料においては、金属箔に圧力吸収手段を設ける構成としたものである。
この本発明によれば、小径のビア穴あるいは多層回路形成基板の製造等においても安定した導電性ペーストの圧縮が出来るものである。
以上の結果として、導電性ペースト等を用いた層間の電気的接続の品質信頼性が大幅に向上し、高密度で品質の優れた回路形成基板を提供できるものである。
本発明の請求項１に記載の発明は、層間接続手段を配設した基板材料と金属箔もしくは層間接続手段を配設した基板材料とコア回路形成基板と圧力吸収手段を備えた金属箔を重ね合わせて積層物とする積層工程と、前記積層物を一体化する熱プレス工程とを備え、
前記圧力吸収手段は、基板材料に面する側の反対側の金属箔の表面に形成されている粗化構造のものであることを特徴とする回路形成基板の製造方法としたものであり、熱プレス工程での層間接続手段の変形等を防止する等の効果を有する。
また、圧力吸収手段は、基板材料に面する側の反対側の金属箔の表面に形成されていることで、熱プレス工程での加圧力を圧力吸収手段で圧力を吸収し、導電性ペーストへの加圧力の集中を効率的に防止するという効果を有し、さらに、粗化構造であることで、金属により圧力吸収手段を形成することにより、適度な硬度の圧力吸収手段を形成することができ、層間接続手段の変形を防止しながら必要量の加圧力を層間接続手段に与えることが出来る等の効果を有する。
本発明の請求項２に記載の発明は、基板材料に面する側の表面粗さは、粗化構造の粗さより大であることを特徴とする請求項１に記載の回路形成基板の製造方法としたものであり、基板材料への接着強度と圧力吸収効果を両立できる等の効果を有する。
本発明の請求項３に記載の発明は、熱プレス工程の後に金属箔に配設した圧力吸収手段を除去する工程を備えたことを特徴とする請求項１に記載の回路形成基板の製造方法としたものであり、圧力吸収手段が回路形成基板の外層となった際に回路形成基板に部品実装する妨げになることを防止する等の効果を有する。
本発明の請求項４に記載の発明は、層間接続手段は、基板材料に設けられたビア穴に導電性ペーストを充填して構成されたものであることを特徴とする請求項１に記載の回路形成基板の製造方法としたものであり、導電性ペースト等の層間接続手段に対してダメージを与えること無く高品質、高密度の回路形成基板を提供することができる。
本発明の請求項５に記載の発明は、請求項１に記載の回路形成基板の製造方法を用いて製造しかつ回路を有する回路形成基板を準備する工程と、前記回路形成基板の上下に層間接続手段を配設した基板材料と金属箔とを重ね合わせて積層物を形成する工程と、前記積層物を一体化する熱プレス工程とを備えたことを特徴とする回路形成基板の製造方法としたものであり、熱プレス工程での層間接続手段の変形等を防止する等の効果を有し、特に回路に圧力吸収手段が残存し表面が粗化されている状態のまま使用することで、層間の接着強度を保つ面等から有効である。
本発明の請求項６に記載の発明は、基板材料と金属箔を積層し熱プレス工程で一体化して構成される回路形成基板に用いる金属箔を主体とする材料であって、前記金属箔に圧力吸収手段を備え、前記圧力吸収手段は、基板材料に面する側の反対側の金属箔の表面に形成されている粗化構造のものであることを特徴とする回路形成基板の製造用材料としたものであり、本材料を用いることで容易に層間接続手段の変形等の防止が出来る等の効果を有する。
また、圧力吸収手段は、基板材料に面する側の反対側の金属箔の表面に形成されていることであり、熱プレス工程での加圧力を圧力吸収手段で圧力を吸収し、導電性ペーストへの加圧力の集中を効率的に防止するという効果を有し、さらに、粗化構造であることで、金属により圧力吸収手段を形成することにより、適度な硬度の圧力吸収手段を形成することができ、層間接続手段の変形を防止しながら必要量の加圧力を層間接続手段に与えることが出来る等の効果を有する。
本発明の請求項７に記載の発明は、基板材料に面する側の表面粗さは、粗化構造の粗さより大であることを特徴とする請求項６に記載の回路形成基板の製造用材料としたものであり、基板材料への接着強度と圧力吸収効果を両立できる等の効果を有する。
本発明の回路形成基板の製造方法および回路形成基板の製造用材料においては、金属箔に圧力吸収手段を設ける製造方法、及び製造用材料の構成としたものである。
この本発明によれば、導電性ペースト等の層間接続手段を用いた回路形成基板の製造において、小径のビア穴を用いた場合や多層回路形成基板等の回路形成基板の製造が効率的かつ高品質に行えるものである。
特に、基板材料としてのプリプレグの補強材にガラス等の繊維を用いた織布を用いた場合には、熱プレス工程等で加熱加圧した際に織布を構成するヤーンがずれて層間接続手段にダメージを加えることを防止する等の効果を発揮するものである。
以下、本発明の実施の形態について、図１から図３を用いて説明する。
（実施の形態１）
図１（ａ）〜（ｄ）は本発明の第１の実施の形態における回路形成基板の製造方法および回路形成基板の製造用材料を示す工程断面図である。
まず、金属箔としての処理銅箔１は、回路形成基板の製造用材料であって、厚み１８μｍの電解銅箔である。電解銅箔の製造時に硫酸銅水溶液中の陰極ドラム外側面は、電解作用で銅が電着・成長する際に凹凸が出来、Ｒｚ（１０点平均粗さ）が約１０μｍの粗化面（マット面）となる。
また本発明の処理銅箔１は、マット面の反対側、すなわち陰極ドラム面（光沢面、シャイニィ面）側にも再度こぶ状の銅を析出させる粗化処理を施し、Ｒｚで約５μｍの凹凸を形成して圧力吸収手段１ａを備えた構成である。
次に、基板材料２は、プリプレグの両面にフィルムを張り付け、レーザ等の加工法により基板材料２にビア穴を形成し、導電性ペースト３を充填した後にフィルムを剥離することで層間接続手段を配設した構成である。
図１（ａ）に示すように、積層工程において基板材料２と処理銅箔１を重ねて配置し、次に図１（ｂ）に示すように、ＳＵＳ等の金属板４に挟み込んで積層物とし、それを熱プレス工程で加熱加圧して一体化する。
図１（ａ）の状態で配置する際に、処理銅箔１のマット面（Ｒｚ：約１０μｍ）は基板材料２に面する側になるよう配置することで、その反対側のシャイニィ面（Ｒｚ：約５μｍ）は圧力吸収手段１ａとして機能する。この粗化構造を備えた構成により、基板材料２と処理銅箔１の熱プレス後の接着強度と後述する圧力の吸収作用を両立させる意味合いで有効である。また、処理銅箔１の表面粗さは、基板材料２に面する側（マット面）が、その反対面（シャイニィ面）より大であることが望ましい。
加熱加圧時には図１（ｂ）に示すように、処理銅箔１の外側の粗化部である圧力吸収手段１ａがつぶされて圧力を吸収する。この作用が無いと導電性ペースト３に加圧力が集中し、従来例で述べたような課題が発生する。
処理銅箔１の圧力吸収手段１ａ（粗化部）がつぶれて、樹脂流動等により厚みの減少した基板材料２上の処理銅箔１の高さと導電性ペースト３上の処理銅箔１の高さがほぼ同一になった時点からは有効に導電性ペースト３に圧力が加わり、導電性ペースト３中の銅粒子と処理銅箔１の内側の粗化面が圧接され安定な電気的接続が得られる。
次に、図１（ｃ）に示すように処理銅箔１をエッチングして所望形状の回路５を形成して回路形成基板１０を得る。
さらに、図１（ｄ）に示すように回路５の表面の圧力吸収手段１ａ（粗化部）をバフ研磨あるいは軽度のエッチング等の手法を用いて光沢化、すなわち除去し、半田付け時の濡れ性を向上させる。
ソルダーレジストを形成する際は、形成後に圧力吸収手段１ａを除去する工程を経て光沢化しても良い。また、エッチングにより回路５を形成する前に光沢化を行うことも可能である。
ただし、図２に示したような多層回路形成基板を製造する過程において、コア回路形成基板として本実施の形態の回路形成基板１０を使用する際は、図１（ｃ）の状態、すなわち回路５が形成された処理銅箔１に圧力吸収手段１ａが残存し表面が粗化されている状態のまま使用することが層間の接着強度を保つ面等から有効である。
なお多層の回路形成基板の製造方法は、まず図２（ａ）に示すように、本実施の形態で製造した回路形成基板１０をコア回路形成基板として準備する。
次に、図２（ｂ）〜（ｄ）に示すように、コア回路形成基板１０の上下に、導電性ペースト３が充填された層間接続手段を配設した基板材料２と、圧力吸収手段１ａを備えた処理銅箔１を、位置合わせをしながら重ね合わせて積層物とし、それを熱プレス工程で一体化する。その後表層に回路５を形成することで、多層の回路形成基板を得ることが出来る（図２（ｅ））。
（実施の形態２）
図３に示す回路形成基板の製造用材料は片面を粗化した処理銅箔１の光沢面（シャイニィ面）側に圧力吸収手段としての変形層６を形成したものである。
変形層６には有機材料、無機材料の種々の材質を用いることが可能であるが、熱プレス工程にて変形する材質、または処理銅箔に用いた銅材料より硬度が低いことがその機能からして望ましい。
発明者の検討では、耐熱性の良いエポキシ樹脂やシリコン樹脂の皮膜をキャスティングもしくはカーテンコート等の方法で、１０μｍ程度の厚みに形成した変形層６を備えた処理銅箔１を準備し、それを実施の形態１で説明した回路形成基板の製造方法において使用した結果、同等の効果を確認している。
また、本発明は上記したような導電性ペーストを用いた回路形成基板の製造において格別の効果をもたらすが、導電性ペーストを用いない回路形成基板の製造においても、層間接続手段としてめっき等を用いた際に、めっきを施した後に熱プレスを行い積層する際にめっきによる層間接続部が加圧によりダメージを受けることを回避できる等の効果がある。
以上述べた実施の形態１から２で基板材料すなわちプリプレグとして説明した材料の例としては、通常のガラス繊維織布あるいは不織布に熱硬化性樹脂を含浸しＢステージ化したものを用いることが可能でガラス繊維の代わりにアラミド等の有機繊維を採用することもできる。
またプリプレグに代えてＢステージフィルムもしくはポリイミド等の樹脂フィルムと接着剤からなるＢステージ材料の使用も可能である。
また、織布と不織布を混成した材料、たとえば２枚のガラス繊維の間にガラス繊維不織布を挟み込んだような材料を補強剤として用いることも可能である。
また、本発明の実施の形態で基板材料もしくは熱硬化性樹脂と記述した部分の熱硬化性樹脂の例としては、エポキシ系樹脂、エポキシ・メラミン系樹脂、不飽和ポリエステル系樹脂、フェノール系樹脂ポリイミド系樹脂、シアネート系樹脂、シアン酸エステル系樹脂、ナフタレン系樹脂、ユリア系樹脂、アミノ系樹脂、アルキド系樹脂、ケイ素系樹脂、フラン系樹脂、ポリウレタン系樹脂、アミノアルキド系樹脂、アクリル系樹脂、フッ素系樹脂、ポリフェニレンエーテル系樹脂、シアネートエステル系樹脂等の単独、あるいは２種以上混合した熱硬化性樹脂組成物あるいは熱可塑性樹脂で変性された熱硬化性樹脂組成物を用いることができ、必要に応じて難燃剤や無機充填剤の添加も可能である。
また、多層回路形成基板を製造する際にも本発明の適用は、特に有効である。
その際には多層回路形成基板の全ての層に本発明の内容を適用しなくても、例えば比較的層間接続手段にダメージの加わりやすい外層部、すなわち１０層基板であれば１０層目のみもしくは８層目と１０層目に本発明の内容を適用することでも効果を得ることができる。
また、層間接続手段として導電性ペーストを用いて説明したが、導電性ペーストとしては銅粉等の導電性粒子を硬化剤を含む熱硬化性樹脂に混練したものの他に、導電性粒子と熱プレス時に基板材料中に排出されてしまうような適当な粘度の高分子材料、あるいは溶剤等を混練したものもしくは異方導電性接着剤等多種の組成が利用可能である。
さらに、導電性ペースト以外にめっき等により形成したポスト状の導電性突起や、ペースト化していない比較的大きな粒径の導電性粒子を単独で層間接続手段として用いることも可能である。
以上述べたように、本発明の構成によれば導電性ペースト等の層間接続手段に対してダメージを与えること無く熱プレス等の積層工程を実施出来、導電性ペースト等の層間接続手段を用いた層間の電気的接続の品質信頼性が大幅に向上し、高品質の高密度回路形成基板を提供できるものであり、産業上の利用可能性は大といえる。
本発明の実施の形態１における回路形成基板の製造方法を示す工程断面図 同実施の形態における回路形成基板の製造方法を示す工程断面図 本発明の実施の形態２における回路形成基板の製造用材料を示す断面図 従来例における回路形成基板の製造方法を示す工程断面図 従来例における回路形成基板の製造方法を示す工程断面図 従来例における回路形成基板の製造方法を示す工程断面図
符号の説明
１ 処理銅箔
１ａ 圧力吸収手段
２ 基板材料
３ 導電性ペースト
４ 金属板
５ 回路
６ 変形層
１０ 回路形成基板

Claims (7)

  1. 層間接続手段を配設した基板材料と金属箔もしくは層間接続手段を配設した基板材料とコア回路形成基板と圧力吸収手段を備えた金属箔を重ね合わせて積層物とする積層工程と、前記積層物を一体化する熱プレス工程とを備え、
    前記圧力吸収手段は、基板材料に面する側の反対側の金属箔の表面に形成されている粗化構造のものであることを特徴とする回路形成基板の製造方法。
  2. 基板材料に面する側の表面粗さは、粗化構造の粗さより大であることを特徴とする請求項１に記載の回路形成基板の製造方法。
  3. 熱プレス工程の後に金属箔に配設した圧力吸収手段を除去する工程を備えたことを特徴とする請求項１に記載の回路形成基板の製造方法。
  4. 層間接続手段は、基板材料に設けられたビア穴に導電性ペーストを充填して構成されたものであることを特徴とする請求項１に記載の回路形成基板の製造方法。
  5. 請求項１に記載の回路形成基板の製造方法を用いて製造しかつ回路を有する回路形成基板を準備する工程と、
    前記回路形成基板の上下に層間接続手段を配設した基板材料と金属箔とを重ね合わせて積層物を形成する工程と、
    前記積層物を一体化する熱プレス工程とを備えたことを特徴とする回路形成基板の製造方法。
  6. 基板材料と金属箔を積層し熱プレス工程で一体化して構成される回路形成基板に用いる金属箔を主体とする材料であって、前記金属箔に圧力吸収手段を備え、
    前記圧力吸収手段は、基板材料に面する側の反対側の金属箔の表面に形成されている粗化構造のものであることを特徴とする回路形成基板の製造用材料。
  7. 基板材料に面する側の表面粗さは、粗化構造の粗さより大であることを特徴とする請求項６に記載の回路形成基板の製造用材料。
JP2004016795A 2004-01-26 2004-01-26 回路形成基板の製造方法および回路形成基板の製造用材料 Expired - Fee Related JP3979391B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2004016795A JP3979391B2 (ja) 2004-01-26 2004-01-26 回路形成基板の製造方法および回路形成基板の製造用材料
TW094101542A TW200527995A (en) 2004-01-26 2005-01-19 Method for producing circuit-forming board and material for producing circuit-forming board
KR1020057017222A KR100736518B1 (ko) 2004-01-26 2005-01-21 회로 형성 기판의 제조 방법 및 회로 형성 기판의 제조용재료
PCT/JP2005/000763 WO2005072037A1 (ja) 2004-01-26 2005-01-21 回路形成基板の製造方法および回路形成基板の製造用材料
EP05703984A EP1599079B1 (en) 2004-01-26 2005-01-21 Method for producing a circuit board and material for producing a circuit board
CNB2005800002557A CN100539813C (zh) 2004-01-26 2005-01-21 电路成形基板制造方法和用于制造电路成形基板的材料
US10/546,730 US7624502B2 (en) 2004-01-26 2005-01-21 Method for producing circuit-forming board and material for producing circuit-forming board
US11/882,396 US7572500B2 (en) 2004-01-26 2007-08-01 Method of manufacturing circuit-forming board and material of circuit-forming board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004016795A JP3979391B2 (ja) 2004-01-26 2004-01-26 回路形成基板の製造方法および回路形成基板の製造用材料

Publications (2)

Publication Number Publication Date
JP2005209993A JP2005209993A (ja) 2005-08-04
JP3979391B2 true JP3979391B2 (ja) 2007-09-19

Family

ID=34805507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004016795A Expired - Fee Related JP3979391B2 (ja) 2004-01-26 2004-01-26 回路形成基板の製造方法および回路形成基板の製造用材料

Country Status (7)

Country Link
US (2) US7624502B2 (ja)
EP (1) EP1599079B1 (ja)
JP (1) JP3979391B2 (ja)
KR (1) KR100736518B1 (ja)
CN (1) CN100539813C (ja)
TW (1) TW200527995A (ja)
WO (1) WO2005072037A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086568A1 (ja) * 2006-01-30 2007-08-02 Kyocera Corporation 樹脂フィルム、接着シート、配線基板および電子装置
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
CN101562952B (zh) * 2008-04-18 2012-04-11 富葵精密组件(深圳)有限公司 线路基板、线路基板的制作方法及电路板的制作方法
KR100999918B1 (ko) * 2008-09-08 2010-12-13 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR100982791B1 (ko) * 2010-07-08 2010-09-16 윤병철 금속 스테이플을 이용한 Ｎｏｎ-ＰＣＢ 복합재료 플레이트의 절연층의 상하면 통전 방법
KR100982790B1 (ko) * 2010-07-08 2010-09-16 윤병철 금속섬유를 이용한 Ｎｏｎ-ＰＣＢ 복합재료 플레이트의 절연층의 상하면 통전 방법
GB2529346A (en) 2011-03-31 2016-02-17 Plasyl Ltd Improvements for electrical circuits
TW201340807A (zh) * 2011-12-28 2013-10-01 松下電器產業股份有限公司 撓性配線基板與其製造方法、使用其之裝載製品、及撓性多層配線基板
KR101494090B1 (ko) * 2013-07-16 2015-02-16 삼성전기주식회사 동박적층판, 인쇄회로기판 및 그 제조 방법
CN104768326B (zh) * 2015-03-31 2017-11-24 华为技术有限公司 印刷电路板及印刷电路板制造方法
DE102018125919A1 (de) 2017-10-23 2019-04-25 Engel Austria Gmbh Verfahren zum Bewegen einer bewegbaren Formaufspannplatte
EP4215444B1 (en) * 2022-01-20 2024-11-27 Airbus Operations GmbH Method of assembling a structure in aircraft or spacecraft production
CN115837792B (zh) * 2022-12-12 2023-07-11 广东嘉元科技股份有限公司 一种铜箔自动粘合装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0247575B1 (en) * 1986-05-30 1993-07-21 Furukawa Denki Kogyo Kabushiki Kaisha Multilayer printed wiring board and method for producing the same
JPH07115280B2 (ja) * 1986-10-21 1995-12-13 日立精機株式会社 アンバランス工具測定装置
US5413838A (en) * 1991-06-18 1995-05-09 Sumitomo Bakelite Company Limited Both-side roughened copper foil with protection film
US5344893A (en) * 1991-07-23 1994-09-06 Ibiden Co., Ltd. Epoxy/amino powder resin adhesive for printed circuit board
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US5403672A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Co., Ltd. Metal foil for printed wiring board and production thereof
JP3146712B2 (ja) * 1993-01-12 2001-03-19 松下電器産業株式会社 両面プリント基板およびその製造方法
US5779870A (en) * 1993-03-05 1998-07-14 Polyclad Laminates, Inc. Method of manufacturing laminates and printed circuit boards
US5519177A (en) * 1993-05-19 1996-05-21 Ibiden Co., Ltd. Adhesives, adhesive layers for electroless plating and printed circuit boards
JP3173249B2 (ja) * 1993-10-20 2001-06-04 松下電器産業株式会社 多層プリント配線板及びその製造方法
US5652042A (en) * 1993-10-29 1997-07-29 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste
US5482784A (en) * 1993-12-24 1996-01-09 Mitsui Mining And Smelting Co., Ltd. Printed circuit inner-layer copper foil and process for producing the same
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
JPH0946041A (ja) * 1995-07-26 1997-02-14 Toshiba Corp 印刷配線板の製造方法
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
US6085414A (en) * 1996-08-15 2000-07-11 Packard Hughes Interconnect Company Method of making a flexible circuit with raised features protruding from two surfaces and products therefrom
WO1998047328A1 (en) * 1997-04-15 1998-10-22 Ibiden Co., Ltd. Adhesive for electroless plating, raw material composition for preparing adhesive for electroless plating and printed wiring board
US6239777B1 (en) * 1997-07-22 2001-05-29 Kabushiki Kaisha Toshiba Display device
JPH11251703A (ja) 1998-02-27 1999-09-17 Matsushita Electric Ind Co Ltd 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法
US6139777A (en) * 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
EP1202300A3 (en) * 2000-10-12 2004-06-16 Matsushita Electric Industrial Co., Ltd. Electrolytic capacitor, cicuit board containing electrolytic capacitor, and method for producing the same
US6713688B2 (en) * 2000-12-27 2004-03-30 Matsushita Electric Industrial Co., Ltd. Circuit board and its manufacture method
JP2002217510A (ja) * 2001-01-15 2002-08-02 Matsushita Electric Ind Co Ltd 基板の接続構造とその製造方法
JP2002368043A (ja) * 2001-06-12 2002-12-20 Matsushita Electric Ind Co Ltd 導電性ペーストとそれを用いた導電性バンプおよびその形成方法、導電性バンプの接続方法、並びに回路基板とその製造方法
JP2003023250A (ja) * 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
JP4062907B2 (ja) * 2001-11-12 2008-03-19 松下電器産業株式会社 回路基板およびその製造方法
JP2003209355A (ja) * 2002-01-15 2003-07-25 Sony Corp 配線基板の製造方法および配線基板
EP1357773A3 (en) * 2002-04-25 2005-11-30 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
JP4029759B2 (ja) * 2003-04-04 2008-01-09 株式会社デンソー 多層回路基板およびその製造方法

Also Published As

Publication number Publication date
KR20050110001A (ko) 2005-11-22
US7624502B2 (en) 2009-12-01
US7572500B2 (en) 2009-08-11
US20080017403A1 (en) 2008-01-24
KR100736518B1 (ko) 2007-07-06
CN100539813C (zh) 2009-09-09
EP1599079A1 (en) 2005-11-23
JP2005209993A (ja) 2005-08-04
US20060242827A1 (en) 2006-11-02
CN1771773A (zh) 2006-05-10
EP1599079A4 (en) 2008-05-21
EP1599079B1 (en) 2012-05-09
TWI350718B (ja) 2011-10-11
WO2005072037A1 (ja) 2005-08-04
TW200527995A (en) 2005-08-16

Similar Documents

Publication Publication Date Title
US7572500B2 (en) Method of manufacturing circuit-forming board and material of circuit-forming board
JP4075673B2 (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法
WO2001045478A1 (en) Multilayered printed wiring board and production method therefor
TW511441B (en) Multi-layer circuit board and method of manufacturing same
JP2012015562A (ja) 回路基板の製造方法
TWI241876B (en) Circuit forming substrate, method of manufacturing the substrate, and material of the substrate
CN100466883C (zh) 电路基板及其制造方法
JP3760771B2 (ja) 回路形成基板および回路形成基板の製造方法
JP3587457B2 (ja) 回路基板とその製造方法
TW558931B (en) Manufacturing method of printed wiring boards and material for manufacturing printed wiring boards
JPWO2003009656A1 (ja) 回路形成基板の製造方法および回路形成基板
JP4436714B2 (ja) リジッドフレキシブル金属張積層板の製造方法及びリジッドフレキシブルプリント配線板の製造方法
JP2006160899A (ja) 電気絶縁性基材および配線基板の製造方法
JP4089671B2 (ja) 回路形成基板の製造方法および回路形成基板
JP3985764B2 (ja) 回路形成基板の製造用材料と回路形成基板の製造方法
JP5196056B1 (ja) 複合多層配線基板とその製造方法
JP2006306977A (ja) 複合体、プリプレグ、金属箔張積層板、プリント配線板及び多層プリント配線板並びにそれらの製造方法
JP5045664B2 (ja) 回路形成基板の製造方法
JP4774606B2 (ja) 回路形成基板の製造方法
JP2006348225A (ja) 複合体、これを用いたプリプレグ、金属箔張積層板、プリント配線基板及びプリント配線基板の製造方法
JP2011082429A (ja) キャビティ部を有する多層配線板とその製造方法
JP2006086544A (ja) 回路形成基板および回路形成基板の製造方法
JP4407456B2 (ja) 回路形成基板の製造用材料の製造方法および回路形成基板の製造用材料
JP2004221237A (ja) 回路基板の製造方法
JP2007165436A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050620

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees