JP3966999B2 - Full-wave / voltage doubler rectifier circuit - Google Patents
Full-wave / voltage doubler rectifier circuit Download PDFInfo
- Publication number
- JP3966999B2 JP3966999B2 JP14849698A JP14849698A JP3966999B2 JP 3966999 B2 JP3966999 B2 JP 3966999B2 JP 14849698 A JP14849698 A JP 14849698A JP 14849698 A JP14849698 A JP 14849698A JP 3966999 B2 JP3966999 B2 JP 3966999B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- potential
- rectifier
- full
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、入力交流電圧の全波整流と倍電圧整流とを切換え選択可能とした電源装置に関する。
【0002】
【従来の技術】
従来、直流電源装置として、例えば、100V系の入力交流電圧と200V系の入力交流電圧とに共用可能とした整流回路、即ち、全波/倍電圧整流回路を用いたものが知られている。
【0003】
図7はかかる従来の全波/倍電圧整流回路の一例を示す回路図であって、1は交流源、2は整流ダイオード回路、3,4は平滑コンデンサ、5は開閉スイッチである。
【0004】
同図において、整流ダイオード回路2は4個のダイオード2a〜2dがブリッジに接続されて構成されており、同極性で直列接続されるダイオード2a,2cの中点とこれらと同極性で互いに直列接続されるダイオード2b,2dの中点との間に交流源が接続され、互いに逆方向に接続されるダイオード2a,2bの中点と互いに逆極性で接続されるダイオード2c,2dの中点との間に2個の平滑コンデンサ3,4が直列に接続されている。また、ダイオード2b,2dの中点と平滑ダイオード3,4の中点との間にオン,オフ可能な開閉スイッチ5が接続されている。
【0005】
交流源1からの交流電圧は、整流ダイオード回路2で整流される。いま、開閉スイッチ5がオフしているとすると、A側が正となる交流電圧の半サイクル期間では、電流が交流電源1から整流ダイオード回路2のダイオード2a,平滑コンデンサ3,4及び整流ダイオード回路2のダイオード2dを介して交流源1に流れ、この交流電圧が平滑コンデンサ3,4によって図示する極性で平滑され、また、B側が正となる交流電圧の他の半サイクル期間では、電流が交流電源1から整流ダイオード回路2のダイオード2b,平滑コンデンサ3,4及び整流ダイオード回路2のダイオード2cを介して交流源1に流れ、この交流電圧が平滑コンデンサ3,4によって上記と同じ極性で平滑される。
【0006】
このようにして、交流電圧は全波整流平滑され、平滑コンデンサ3,4により、この交流電圧のピーク値にほぼ等しい直流電圧が得られる。即ち、図6で示す回路は、全波整流回路として動作する。
【0007】
一方、開閉スイッチ5がオンしているときには、A側が正となる交流電圧の半サイクル期間では、電流が交流電源1から整流ダイオード回路2のダイオード2a,平滑コンデンサ3及び開閉スイッチ5を介して交流源1に流れることにより、この交流電圧が平滑コンデンサ3によって図示する極性で平滑され、また、B側が正となる交流電圧の他の半サイクル期間では、電流が交流電源1から開閉スイッチ5,平滑コンデンサ4及び整流ダイオード回路2のダイオード2cを介して交流源1に流れることにより、この交流電圧が平滑コンデンサ4によって図示する極性で平滑される。
【0008】
このようにして、交流電圧の1つおきの半サイクルがダイオード2aで整流されて平滑ダイオード3で平滑され、他の1つおきの半サイクルがダイオード2cで整流されて平滑ダイオード4で平滑されることになり、従って、平滑コンデンサ3,4夫々にこの交流電圧がほぼピーク値にほぼ等しい直流電圧が得られることになるから、平滑コンデンサ3,4全体としては、交流電圧のピーク値のほぼ2倍の値の直流電圧が得られることになる。即ち、図6に示す回路は、倍電圧整流回路として動作する。
【0009】
かかる全波/倍電圧整流回路は、交流電圧の100V系と200V系とに共用して、同じ値の直流電圧を得るようにすることができる。即ち、100V系の交流電圧を使用する場合には、開閉スイッチ5をオン状態として、倍電圧整流回路として機能させ、200V系の交流電圧を使用する場合には、開閉スイッチ5をオフ状態とし、全波整流回路として機能させればよい。
【0010】
【発明が解決しようとする課題】
ところで、上記従来の全波/倍電圧整流回路を使用する場合、交流電圧が100V系であるか、200V系であるかに応じて開閉スイッチ5のオン,オフの切換えを行なわなければならないが、かかる切換えは手操作で行なわれている。しかし、この全波/倍電圧整流回路を所望の装置の電源装置として取り付けた場合、この開閉スイッチ5が入力交流電圧に応じた正しい状態になければ、所望とする値の直流電圧を得ることができない。このために、開閉スイッチ5の状態を監視することが行なわれている。また、開閉スイッチ5の状態に連動して所望の機能を動作させるようにする技術も知られている。
【0011】
このような場合、開閉スイッチ5のオン,オフ状態を検出する手段が用いられているが、かかる検出手段としては、この開閉スイッチ5に同期して動作する別のスイッチやリレースイッチなどの連動スイッチの接点信号を利用するのが一般的である。しかし、このようなスイッチ手段を用いると、安定した検出信号を得るためには、さらに、波形整形回路などの付加的な手段も必要となり、部品点数が大幅に増加して装置の大型化,高コスト化を招くことになる。
【0012】
また、開閉スイッチ5としては、ハイブリッドICやモジュールなどの入力交流電圧の大きさに応じて自動的にオン,オフする半導体スイッチを使用することが考えられ、これによると、開閉スイッチ5のオン,オフの手操作を省くことができるが、このような半導体スイッチでは、一般に、オン,オフ切換えに同期した信号を出力する端子を備えておらず、従って、この開閉スイッチ5のオン,オフ切換えを検出する回路を実現することは非常に困難である。
【0013】
本発明の目的は、かかる問題を解消し、簡単な回路構成で全波整流機能と倍電圧整流機能との切換えを検出することができるようにした全波/倍電圧整流回路を提供することにある。
【0014】
【課題を解決するための手段】
上記目的を達成するために、本発明は、上記従来の全波/倍電圧整流回路の構成において、交流入力ライン間にダイオードとコンデンサとが直列接続されてなるクランプ回路を設けるとともに、該ダイオード,コンデンサの中点と整流ダイオード回路の負極側出力端子との電位の関係を検出する検出手段を設ける。
【0015】
上記負極側出力端子での電位に対する上記中点の電位は、上記スイッチの切換えによる全波整流機能と倍電圧整流機能との切換えに応じて変化する。これを検出手段によって検出することにより、上記スイッチのオン,オフ状態、従って、全波整流機能の状態にあるか、倍電圧整流機能の状態にあるかを知ることができる。
【0016】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
【0017】
図1は本発明による全波/倍電圧整流回路の一実施形態を示す構成図であって、6はクランプ回路、7はダイオード、8はコンデンサ、9は検出回路であり、図7に対応する部分には同一符号を付けて重複する説明を省略する。
【0018】
同図において、交流入力ラインA,B間にクランプ回路6が接続されている。このクランプ回路6はダイオード7とコンデンサ8との直列回路で構成されており、ダイオード7が交流入力ラインA側に、コンデンサ8が交流入力ラインB側に夫々接続され、ダイオード7の極性は、そのアノードがコンデンサ8に接続されるようにする。
【0019】
このクランプ回路6でのダイオード7とコンデンサ8との中点と整流ダイオード回路2の負極出力端子(即ち、ダイオード2c,2dのアノード)との間に検出回路9が設けられている。この検出回路9は、クランプ回路6での上記中点Cの電位と整流ダイオード回路2の負極側出力端子Dの電位との関係を検出し、これによって開閉スイッチ5がオンしているか、オフしているかを、即ち、この実施形態が全波整流回路として機能しているか、倍電圧整流回路として機能しているかを判定する。
【0020】
図2はこの実施形態の開閉スイッチ5がオンして倍電圧整流回路として機能するときの回路構成を示す図である。
【0021】
開閉スイッチ5がオンして、この実施形態が倍電圧整流回路として機能するときには、整流ダイオード回路2はダイオード2a,2cのみが作用し、等価的に図2に示す構成となる。かかる構成によると、整流ダイオード回路2でのダイオード2cと平滑コンデンサ4との直列回路がクランプ回路6に同一極性で並列接続された関係となり、この直列回路とクランプ回路6とに同じ交流電圧が印加されることになる。このため、クランプ回路6の中点Cの電位と整流ダイオード回路2の負極側出力端子Dの電位とが等しくなる。検出回路9は、これを検出することにより、開閉スイッチ5がオンして倍電圧整流回路として機能していると判定する。
【0022】
開閉スイッチ5がオフして、この実施形態が全波整流回路として機能するときには、整流ダイオード回路2の全てのダイオード2a〜2dが作用し、図3に示すように、この整流ダイオード回路2にコンデンサ3,4の直列回路が並列に接続された構成となる。
【0023】
かかる構成において、整流ダイオード2の負極側出力端子Dの電位を基準とした各部の電圧波形を示すと、図4に示すようになる。同図において、Dは整流ダイオード2の負極側出力端子Dの基準電位を、Cはクランプ回路6の中点Cでの波形を、Eは交流源1からの一方の交流入力ラインA上の点Eの波形を、Fは交流源1からの他方の交流入力ラインB上の点Fの波形を夫々示している。
【0024】
図4に示すように、電位Dを基準にすると、波形Eと波形Fとは位相が反転(位相各90゜)している。即ち、電位Eがピークのときには、電位Fは最小となって整流ダイオード回路2の負極側端子Dの電位Dに等しく、また、電位Fがピークのときには、電位Eが最小となって整流ダイオード回路2の負極側端子Dの電位Dに等しくなる。
【0025】
また、クランプ回路6の中点Cでの電圧波形Cは、波形Fのピークがそのピーク時の点Eの電位E(=電位D)にクランプされたものとなる。
【0026】
即ち、この実施形態が全波整流回路として機能するときには、点Cに、電位Dに対して負極側の電圧波形が得られる。
【0027】
以上のことからして、検出回路9は、整流ダイオード回路2の負極側出力端子Dでの電位に対するクランプ回路6の上記中点Cの電位の関係を検出することにより、開閉スイッチ5がオンしているか否か、従って、この実施形態が倍電圧整流回路として機能しているか、全波整流回路として機能しているかを判定することができる。
【0028】
図5は図1での検出回路9の一具体例を示す回路図であって、10は表示素子、11は抵抗であり、図1に対応する部分には同一符号を付けている。
【0029】
同図において、ここでは、検出回路9を抵抗11と表示素子10との直列回路で構成したものである。表示素子10としては、ネオンランプやLEDなどを用いることができる。
【0030】
開閉スイッチ5がオンしてこの実施形態が倍電圧整流回路として機能するときには、クランプ回路6の上記中点Cの電位が整流ダイオード回路2の負極側出力端子Dの電位に等しいから、表示素子10には電流が流れず、表示素子10は発光しない。これに対し、開閉スイッチ5がオフしてこの実施形態が全波整流回路として機能しているときには、クランプ回路6の上記中点Cの電位が整流ダイオード回路2の負極側出力端子Dの電位よりも低くて異なるから、検出回路9では、この負極側出力端子Dから表示素子10,抵抗11を介して上記中点に電流が流れ、表示素子10が発光する。
【0031】
このようにして、表示素子10の点灯,非点灯により、この実施形態が全波整流回路として機能しているか、倍電圧整流回路として機能しているかを知ることができる。
【0032】
図6は図1における検出回路の他の具体例を示す回路図であって、12はダイオード、13はコンデンサ、14はツェナーダイオード、15,16は抵抗であり、図1に対応する部分には同一符号を付けて重複する説明を省略する。
【0033】
この具体例は、この実施形態が全波整流回路として機能するか、倍電圧整流回路として機能するかに応じて“H”(ハイレベル),“L”(ローレーベル)の2値(ロジックレベル)の出力を得るようにするものである。
【0034】
図6において、検出回路9では、整流ダイオード回路2の負極側出力端子Dからクランプ回路6の上記中点Cの方向にコンデンサ13と順方向のダイオード12とが直列に接続され、これらコンデンサ13とダイオード12との中点に抵抗15,16を介して電源電圧+Bが印加されている。また、上記負極側出力端子Dと抵抗15,16の中点との間にツェナーダイオード14が接続されており、このツェナーダイオード14は負極側出力端子Dからみて順方向となっている。
【0035】
かかる構成により、ツェナーダイオード14のアノードには、整流ダイオード回路2の負極側出力端子Dでの電位Dが印加され、そのカソードには、電源電圧+Bの抵抗15,16による分圧電圧Gが印加されている。
【0036】
いま、開閉スイッチ5がオンしてこの実施形態が倍電圧整流回路として機能しているものとすると、上記のように、電位Dとクランプ回路6の上記中点Cの電位Cは等しく、コンデンサ13,ダイオード12の中点Iがこの電位Dに等しくなってダイオード12は非導通となる。このコンデンサ13,ダイオード12の中点Iの電位が電位Dよりも高いため、抵抗15,16による分圧電圧Gでもってツェナーダイオード14は逆バイアスされており、このツェナーダイオード14の両端電圧はツェナー電圧となる。この両端電圧が検出回路9の出力E0 であり、このときの出力E0 は“H”である。
【0037】
また、開閉スイッチ5がオフしてこの実施形態が全波整流回路として機能しているときには、図3及び図4で説明したように、上記中点電位C≦整流ダイオード回路2の負極側出力端子Dの電位Dである。そこで、ダイオード12は導通し、ダイオード12とコンデンサ13との中点Iの電位Iがこの中点電位Cの最低レベルとほぼ等しくなるように、コンデンサ13が充電する。このように、電位Iは上記の中点Iでの電位Dよりも低くなるので、抵抗15,16による分圧電圧Gは低くなる。この分圧電圧Gによってツェナーダイオード14が順方向にバイアスされるように、抵抗15,16の抵抗値の比などが設定されており、これにより、ツェナーダイオード14の両端電圧はほぼ0になる。これは、検出回路9の出力E0 が“L”ということになる。
【0038】
このようにして、検出回路9からはロジックレベルの出力E0 が得られ、これを用いて図示しない所望の回路を、この実施形態が全波整流回路として機能しているか、倍電圧整流回路として機能しているかに応じて、制御するようにことができる。勿論、かかる出力E0 のレベルを判定して表示素子の点灯を制御するようにしてもよい。
【0039】
以上のように表示素子を点灯させるようにすることにより、入力交流電圧に対してこの実施形態を正しく機能させているかどうかを容易に知ることができ、開閉スイッチ5の誤設定を容易に修正することが可能となる。例えば、入力交流電圧が100V系の装置にこの実施形態を用いた場合、例えば、図5において、倍電圧整流回路として動作させなければならないから、表示素子10は消灯していなければならない。ところが、この表示素子10が点灯していれば、開閉スイッチ5がオフ状態にあって誤った動作をさせていることになり、これを簡単に認識することができる。この場合には、開閉スイッチ5をオン状態に切り換えればよい。
【0040】
また、この実施形態では、開閉スイッチ5から直接そのオン,オフ状態を検出するものではないので、この開閉スイッチ5として先のハイブリットICやモジュールなどの入力交流V電圧に応じて自動的にオン,オフ切換えをする半導体スイッチを用いることができる。
【0041】
【発明の効果】
以上説明したように、本発明によれば、全波整流回路として機能しているか、倍電圧整流回路として機能しているかの検出手段として、少ない部品点数でなる簡単な構成のクランプ回路や検出回路を用いてるだけで実現することができるから、かかる切換えを行なうスイッチに直接連動する手段を用いる必要がなく、また、スイッチなどの機械的な接点による切換検出信号を用いるものでないから、波形整形などのための回路も不要であるし、検出も安定かつ信頼性の優れたものとなる。しかも、入力交流電圧に応じて全波整流回路と倍電圧整流回路との切換えを自動的に行なうようにするスイッチ手段も簡単に使用することができるようになる。
【図面の簡単な説明】
【図1】本発明による全波/倍電圧整流回路の一実施形態を示す回路図である。
【図2】図1に示した実施形態の倍電圧整流回路として機能するときの回路構成を示す図である。
【図3】図1に示した実施形態の全波整流回路として機能するときの回路構成を示す図である。
【図4】図3に示した回路構成での検出回路の動作を示す図である。
【図5】図1における検出回路の一具体例を示す構成図である。
【図6】図1における検出回路の他の具体例を示す構成図である。
【図7】従来の全波/倍電圧整流回路の一例を示す回路図である。
【符号の説明】
1 交流電源
2 整流ダイオード回路
3,4 平滑コンデンサ
5 開閉スイッチ
6 クランプ回路
7 ダイオード
8 コンデンサ
9 検出回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power supply apparatus capable of switching and selecting full-wave rectification and voltage doubler rectification of an input AC voltage.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, as a DC power supply device, for example, a rectifier circuit that can be commonly used for a 100V input AC voltage and a 200V input AC voltage, that is, a device using a full-wave / double voltage rectifier circuit is known.
[0003]
FIG. 7 is a circuit diagram showing an example of such a conventional full-wave / voltage-doubler rectifier circuit, wherein 1 is an AC source, 2 is a rectifier diode circuit, 3 and 4 are smoothing capacitors, and 5 is an open / close switch.
[0004]
In the figure, the
[0005]
The AC voltage from the
[0006]
In this way, the AC voltage is full-wave rectified and smoothed, and a DC voltage substantially equal to the peak value of the AC voltage is obtained by the
[0007]
On the other hand, when the open /
[0008]
In this way, every other half cycle of the AC voltage is rectified by the diode 2 a and smoothed by the
[0009]
Such a full-wave / voltage-doubler rectifier circuit can be shared by the 100V system and the 200V system of AC voltage to obtain a DC voltage having the same value. That is, when a 100V AC voltage is used, the open /
[0010]
[Problems to be solved by the invention]
By the way, when the conventional full-wave / voltage doubler rectifier circuit is used, the open /
[0011]
In such a case, means for detecting the on / off state of the open /
[0012]
As the open /
[0013]
An object of the present invention is to provide a full-wave / double voltage rectifier circuit that solves such a problem and can detect switching between a full-wave rectification function and a double voltage rectification function with a simple circuit configuration. is there.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a clamp circuit in which a diode and a capacitor are connected in series between AC input lines in the configuration of the conventional full-wave / voltage-doubler rectifier circuit. Detection means for detecting a potential relationship between the middle point of the capacitor and the negative-side output terminal of the rectifier diode circuit is provided.
[0015]
The midpoint potential with respect to the potential at the negative output terminal changes according to switching between the full-wave rectification function and the voltage doubler rectification function by switching the switch. By detecting this by the detection means, it is possible to know whether the switch is on or off, and therefore whether it is in the full-wave rectification function state or double voltage rectification function state.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0017]
FIG. 1 is a block diagram showing an embodiment of a full-wave / voltage-doubler rectifier circuit according to the present invention, wherein 6 is a clamp circuit, 7 is a diode, 8 is a capacitor, 9 is a detection circuit, and corresponds to FIG. The same reference numerals are given to the portions, and overlapping description is omitted.
[0018]
In the figure, a
[0019]
A
[0020]
FIG. 2 is a diagram showing a circuit configuration when the open /
[0021]
When the open /
[0022]
When the open /
[0023]
In such a configuration, the voltage waveforms of the respective parts with reference to the potential of the negative output terminal D of the
[0024]
As shown in FIG. 4, when the potential D is used as a reference, the phases of the waveform E and the waveform F are inverted (each phase is 90 °). That is, when the potential E is at a peak, the potential F is minimized and equal to the potential D of the negative terminal D of the
[0025]
The voltage waveform C at the middle point C of the
[0026]
That is, when this embodiment functions as a full-wave rectifier circuit, a voltage waveform on the negative side with respect to the potential D is obtained at the point C.
[0027]
From the above, the
[0028]
FIG. 5 is a circuit diagram showing a specific example of the
[0029]
In the figure, here, the
[0030]
When the open /
[0031]
In this way, it is possible to know whether this embodiment functions as a full-wave rectifier circuit or a voltage doubler rectifier circuit by turning on and off the
[0032]
6 is a circuit diagram showing another specific example of the detection circuit in FIG. 1, wherein 12 is a diode, 13 is a capacitor, 14 is a Zener diode, and 15 and 16 are resistors. The same reference numerals are assigned and duplicate descriptions are omitted.
[0033]
This specific example is a binary (logic level) of “H” (high level) and “L” (low label) depending on whether this embodiment functions as a full-wave rectifier circuit or a voltage doubler rectifier circuit. ) Output.
[0034]
In FIG. 6, in the
[0035]
With such a configuration, the potential D at the negative output terminal D of the
[0036]
Assuming that the open /
[0037]
Further, when the open /
[0038]
In this way, a logic level output E 0 is obtained from the
[0039]
By turning on the display element as described above, it is possible to easily know whether or not this embodiment is functioning correctly with respect to the input AC voltage, and to easily correct the erroneous setting of the open /
[0040]
In this embodiment, since the on / off state is not directly detected from the open /
[0041]
【The invention's effect】
As described above, according to the present invention, a clamp circuit or a detection circuit having a simple configuration with a small number of parts can be used as a detection unit that functions as a full-wave rectification circuit or a voltage doubler rectification circuit. Therefore, it is not necessary to use a means that directly interlocks with the switch that performs such switching, and because it does not use a switching detection signal by a mechanical contact such as a switch, waveform shaping, etc. For this reason, a circuit for the detection is unnecessary, and detection is stable and highly reliable. In addition, it is possible to easily use switch means for automatically switching between the full-wave rectifier circuit and the voltage doubler rectifier circuit according to the input AC voltage.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an embodiment of a full wave / voltage rectifier circuit according to the present invention.
FIG. 2 is a diagram showing a circuit configuration when functioning as a voltage doubler rectifier circuit of the embodiment shown in FIG. 1;
3 is a diagram showing a circuit configuration when functioning as a full-wave rectifier circuit of the embodiment shown in FIG. 1; FIG.
4 is a diagram showing an operation of a detection circuit in the circuit configuration shown in FIG. 3;
5 is a block diagram showing a specific example of the detection circuit in FIG. 1. FIG.
6 is a block diagram showing another specific example of the detection circuit in FIG. 1. FIG.
FIG. 7 is a circuit diagram showing an example of a conventional full-wave / voltage-doubler rectifier circuit.
[Explanation of symbols]
1
Claims (1)
該整流ダイオード回路の第2の交流入力端子での電位をクランプ電位とし、該整流ダイオード回路の該第1の交流入力端子での交流電圧を該クランプ電位にクランプして出力するクランプ回路と、
該クランプ回路の出力電位と該整流ダイオード回路の負極側出力端子での電位との関係を検出することにより、該開閉スイッチのオン,オフ状態を検出する検出手段と
を設けたことを特徴とする全波/倍電圧整流回路。A rectifier diode circuit for rectifying the input AC voltage, two smoothing capacitors for smoothing the rectified output of the rectifier diode circuit, and between the first AC input terminal of the rectifier diode circuit and the midpoint of the two smoothing capacitors A full-wave / double voltage rectifier circuit that can select a function as a full-wave rectifier circuit and a function as a voltage doubler rectifier circuit according to the on / off state of the switch. ,
A clamp circuit configured to set a potential at the second AC input terminal of the rectifier diode circuit as a clamp potential, and clamp and output an AC voltage at the first AC input terminal of the rectifier diode circuit to the clamp potential;
And detecting means for detecting an on / off state of the open / close switch by detecting a relationship between an output potential of the clamp circuit and a potential at a negative output terminal of the rectifier diode circuit. Full wave / voltage doubler rectifier circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14849698A JP3966999B2 (en) | 1998-05-29 | 1998-05-29 | Full-wave / voltage doubler rectifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14849698A JP3966999B2 (en) | 1998-05-29 | 1998-05-29 | Full-wave / voltage doubler rectifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11341810A JPH11341810A (en) | 1999-12-10 |
| JP3966999B2 true JP3966999B2 (en) | 2007-08-29 |
Family
ID=15454062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14849698A Expired - Fee Related JP3966999B2 (en) | 1998-05-29 | 1998-05-29 | Full-wave / voltage doubler rectifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3966999B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10044842A1 (en) * | 2000-09-11 | 2002-04-04 | Siemens Ag | Organic rectifier, circuit, RFID tag and use of an organic rectifier |
| JP6546035B2 (en) * | 2015-08-21 | 2019-07-17 | Juki株式会社 | Sewing machine motor power circuit |
-
1998
- 1998-05-29 JP JP14849698A patent/JP3966999B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11341810A (en) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5645109B2 (en) | Two-wire load control device | |
| JP5975375B2 (en) | 2-wire dimmer switch | |
| US20060192502A1 (en) | Dimmer circuit for led | |
| JP3020239B2 (en) | DC-AC converter circuit for power supply of discharge lamp | |
| MY116811A (en) | Converter circuit | |
| JP2004505593A (en) | Interface circuit and method | |
| JP3966999B2 (en) | Full-wave / voltage doubler rectifier circuit | |
| JPH04500287A (en) | Power control circuit for inductive loads | |
| KR20010001187A (en) | Automatic module for voltage conversion | |
| JPH09223591A (en) | Discharge lamp lighting circuit | |
| JP4134380B2 (en) | Voltage / current polarity detection device and power conversion device including the same | |
| CN108029183A (en) | Light modulating device | |
| US6310790B1 (en) | High frequency DC-DC down converter with power feedback for improved power factor | |
| CN109581083B (en) | Open-phase detection device of three-phase alternating current power supply and power electronic system | |
| JP4061079B2 (en) | Discharge lamp lighting device | |
| JP4175583B2 (en) | AC or AC / DC arc welding power supply | |
| JP3396991B2 (en) | Power supply | |
| US12316329B2 (en) | Zero-cross detection device and load driving system | |
| JP4307178B2 (en) | Power indicator with phase display | |
| JP2641162B2 (en) | Thyristor short-circuit detection device | |
| JP4226412B2 (en) | Power indicator with phase display | |
| JP2002158097A (en) | Discharge lamp lighting device | |
| JPS642554Y2 (en) | ||
| JP2583426B2 (en) | Single-phase X-ray generator | |
| JPH0424761Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070530 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |