[go: up one dir, main page]

JP3948591B2 - Acceleration power supply - Google Patents

Acceleration power supply Download PDF

Info

Publication number
JP3948591B2
JP3948591B2 JP15929599A JP15929599A JP3948591B2 JP 3948591 B2 JP3948591 B2 JP 3948591B2 JP 15929599 A JP15929599 A JP 15929599A JP 15929599 A JP15929599 A JP 15929599A JP 3948591 B2 JP3948591 B2 JP 3948591B2
Authority
JP
Japan
Prior art keywords
load
power supply
direct current
alternating current
phase control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15929599A
Other languages
Japanese (ja)
Other versions
JP2000346968A (en
Inventor
勝富 薄井
憲一郎 大森
修 比嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP15929599A priority Critical patent/JP3948591B2/en
Publication of JP2000346968A publication Critical patent/JP2000346968A/en
Application granted granted Critical
Publication of JP3948591B2 publication Critical patent/JP3948591B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00Energy generation of nuclear origin
    • Y02E30/10Nuclear fusion reactors

Landscapes

  • Dc-Dc Converters (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、核融合装置の中性粒子入射装置などに用いられる加速電源装置に関する。
【0002】
【従来の技術】
中性粒子入射装置用加速電源装置は、プラズマ化された気体中のイオン、例えば水素イオンを加速し、これを途中で中性化した粒子を他のプラズマ等に入射するためのイオン加速用の高電圧直流電源装置である。負荷であるイオン源はしばしば短絡状態となることがあり、加速電源装置は、短絡を検出して高速にしゃ断する機能を有することが必要となる。
【0003】
従来のこの種の加速電源装置の一例としては図8に示すように構成されたものがある。サイリスタ整流器11は図示しない交流電源に変圧器を介して接続され、交流を直流に変換する複数のサイリスタがブリッジ接続されている。自励式インバータ31は、GTOあるいはIGBTなどの自励式半導体素子が複数個ブリッジ接続され、サイリスタ整流器11により整流された直流を交流に変換するものである。直流リアクトル12と平滑コンデンサ13は、サイリスタ整流器11とインバータ31の間に、それぞれ直列と、並列に接続され、直流フィルタを構成している。
【0004】
変圧器32は、インバータ31の出力である交流電圧を昇圧するものであり、ダイオード整流器33は昇圧変圧器32の二次側に接続され、変圧器32により昇圧された交流電圧を整流し、この直流電圧をダイオード整流器33に並列に接続された平滑コンデンサ34を介して負荷であるイオン源6に印加するものである。
【0005】
以上述べた構成は、主回路であるが、次に制御装置の構成について説明する。分圧器2は、抵抗器21,22からなり、平滑用コンデンサ13の両端電圧即ち、インバータ31の入力電圧を検出するものである。分圧器4は、抵抗器41,42からなり、平滑コンデンサ34の両端電圧即ち、イオン源6の入力電圧を検出するものである。
【0006】
過電流検出回路51は、イオン源6と抵抗器42の間に挿入され、イオン源6に流れる直流電流を検出する直流電流変流器5により検出された直流電流を入力し、この入力直流電流が過電流状態すなわちイオン源6が短絡状態となったとき、過電流検出信号51sを出力する。ワンショット回路52は、該過電流検出信号51sを入力し、この入力が任意の期間延長したとき出力信号52sを発生する。
【0007】
操作回路7は、装置全体の運転信号7sを発生する。
【0008】
運転信号7sが“0”の場合はサイリスタ整流器11用の電圧制御調整器83中の比例ゲイン831および積分ゲイン832は“0”にセットされ、また位相制御回路84からのサイリスタ整流器11へのゲート信号はブロックされる。
【0009】
AND回路71は、ワンショット回路の出力信号52sと運転信号7sが共に存在したとき、出力信号71sを出力する。
【0010】
インバータ31の電圧制御調整器86へのリセットのため、およびパルス変調回路87へのゲートブロックのため、AND回路71の出力信号71sを発生する。即ちAND回路出力信号71sが“0”の場合は電圧制御調整器86中の比例ゲイン861および積分ゲイン862は“0”にセットされ、またパルス変調回路87からのインバータ31へのゲート信号はブロックされる。
【0011】
AND回路出力信号71sは運転信号7sが“1”の場合ワンショット回路出力信号52sに等しい。
【0012】
電圧設定器81はサイリスタ整流器11およびインバータ31の出力電圧を設定するものであり、その電圧設定値81sは図示の極性で加算器82の一方の入力端子へ入力される。加算器82の他方の入力端子には分圧器2により検出されたインバータ入力電圧2sが図示の極性で入力される。
【0013】
電圧制御調整器83は、比例ゲイン831と積分ゲイン832が並列に接続され、この出力側に加算器833が接続され、電圧設定値81sとインバータ入力電圧2sの偏差を増幅し位相制御信号83sを発生する。位相制御回路84は、位相制御信号83sと運転信号7sを入力し、サイリスタ整流器11の出力電圧を制御するための位相制御信号を出力する。
【0014】
加算器85の一方の入力端子には、分圧器8で分圧された負荷電圧4sが図示の極性で入力され、加算器85の他方の入力端子には、電圧設定器81の電圧設定値81sが図示の極性で入力され、電圧設定値81sと負荷電圧4sの偏差が出力される。
【0015】
電圧制御調整器86は、比例ゲイン861と積分ゲイン862が並列に接続され、この出力側に加算器863が接続され、加算器85からの出力である電圧設定値81sと負荷電圧4sの偏差が増幅され、かつ位相制御信号83sを発生する。
【0016】
パルス変調回路87は、AND回路71の出力信号71sと電圧制御調整器86からの変調信号86sを入力し、インバータ31の出力電圧を制御するパルス変調信号87sを出力する。
【0017】
ここで、電圧制御系がサイリスタ整流器11およびインバータ31の2種類があるのは以下の理由による。加速電源装置の定格は具体的には電圧が100kV〜500kVで電流が100A程度であり電圧リプルが2%以下を要求される。負荷であるイオン源6はしばしば短絡を発生するが、イオン源6の電極確保のため、イオン源6へ流入するエネルギーを50ジュール以下にする必要がある。
【0018】
図8に示す方式は上記を実現する方式の一つであり、サイリスタ整流器11で交流より交換された直流電力を直流リアクトル12、平滑用コンデンサ13とで平滑化された直流電圧(具体例としては3kV)をインバータ31により交流電圧に変換し、変圧器32により100kV〜500kVに昇圧し、ダイオード整流器33により再び直流に変換、平滑コンデンサ34によりリプルを低減している。インバータ31の周波数が比較的高いので、直流リアクトルは省略している。直流電流変流器5、過電流検出回路51によりイオン源6の短絡を検出しインバータ31を高速にゲートブロックし、イオン源6への流入エネルギーを低減している。
【0019】
この「電圧リプルが2%以下」と「流入エネルギーを50ジュール以下」の仕様は相反する要求であり、これを実現するためインバータ31の周波数は可能な限り上げる(具体例としては1kHz)と共に、コンデンサ34の静電容量は可能な限り小さくしている。
【0020】
また、負荷給電時の電圧落込みを5%以下にすることが望まれるので、比較的大容量の平滑コンデンサ13を設けると共に、リプル低減のため直流リアクトル12を設け平滑コンデンサ13の両端電圧が一定となるように、サイリスタ整流器11を定電圧制御している。
【0021】
【発明が解決しようとする課題】
このように構成された従来の加速電源装置においては、次のような問題点が存在する。この問題点について図8と、従来の実施形態の動作説明図である図9を用いて説明する。
【0022】
図9に示す時刻t1 までは定常状態にあり、インバータ入力電圧2sはVd1 、負荷電圧4sはVo1 であり、電圧設定値81sに等しい値となっている。時刻t1 になりイオン源6に短絡が発生すると、パルス幅T1 の過電流検出信号51sが得られ、インバータ31をゲートブロックすることにより過電流状態はすぐに復帰するので、このパルス幅T1 の過電流検出信号51sをワンショット回路52により、負荷であるイオン源6の絶縁が回復する時間まで期間をT2 (具体例としては10ms以上)まで延長し、このT2 の期間、AND回路出力信号71sの信号“0”によりインバータ用の電圧制御調整器86中の比例ゲイン861および積分ゲイン862は“0”にセットされ、またパルス変調回路87からのインバータ31へのゲート信号はブロックされる。
【0023】
一方、サイリスタ整流器11の電圧制御調整器83に対しては比例ゲイン831および積分ゲイン832を“0”にセットする作業は行わない。何故なら直流リアクトル12、平滑コンデンサ13の時定数が大きく再立ち上げまでの時間が大きいからである(具体例として200ms以上)。
【0024】
インバータ31へのゲート信号をブロックすることにより、直流リアクトル12に蓄えられたエネルギーにより、図9に示すとおりインバータ入力電圧2sはVd1 よりVd2 へ上昇する。
【0025】
それに伴い位相制御信号83sは、定常状態レベルEc1 より低下したレベルEc2 となり、時刻t2 に至るとついには電圧を最小限に制御すべく飽和値“0”までに達し、T2 の期間継続する。時刻t3 の時点になりワンショット回路出力信号52sが“1”になると再びインバータ31は運転状態となり、イオン源6へ給電するため時刻t4 になると、図示するようにインバータ入力電圧2sはVd3 へ低下する。
【0026】
それと同時に電圧制御調整器83はインバータ入力電圧2sが電圧設定値81sより低いと判断し、位相制御信号83sはEC3 まで上昇する。それに伴い時刻t5 に至りインバータ入力電圧2sはVd4 へ上昇し、位相制御信号83sはEC4 へ低下し以後時刻t6 になり再び定常状態のEC1 の値となる。
【0027】
一方、パルス変調信号86sは時刻t3 になるとAND回路出力信号71sが“1”となり、インバータ31のゲートブロックも解除される(ゲートデブロックと言う)ため、負荷電圧4sが電圧設定値81sになるべく急速に立ち上がり飽和のレベルのEi3 まで立ち上がりその後時刻t5 に至りインバータ入力電圧2sはVd4 へ上昇するので、Ei4 へ低下し時刻t6 以降定常状態のEi4 へ復帰する。
【0028】
負荷電圧4sの挙動は次のようになる。時刻t1 になりイオン源6に短絡が発生すると、コンデンサ34の静電容量は前述したように可能な限り小さく選定されるのでその電荷は急速に放電し、またインバータ31も瞬時にゲートブロックされるので、図示するように時刻t1 からt3 までの電圧Vo2 は殆ど“0”となる。
【0029】
時刻t3 になりAND回路出力信号71sが“1”になると、電圧制御の閉ループが構成され、前述したようにパルス変調信号86sは負荷電圧4sが電圧設定値81sになるべく急速に立ち上がり飽和レベルのEi3 まで立ち上がるので(具体例として積分ゲインT2 相当であり数10ms)、図示するようにほぼインバータ入力電圧2sと同様の波形となり、時刻t4 でVo3 のように落込み時刻t5 でVo4 のようにオーバーシュートし、その後時刻t6 以降定常値のVo1 に落着く。
【0030】
以上は便宜上イオン源6に短絡が発生した場合について説明したが、他の原因に起因する緊急停止・再運転の場合も同様のことが言える。
【0031】
以上、説明したように、従来の加速電源装置では、イオン源6に短絡が発生後、インバータ31をゲートブロックすると、イオン源6の絶縁が回復後再運転したときの電圧落込みおよび電圧オーバーシュートが10%以上ある。
【0032】
このようなことから、従来イオン加速の安定な運転のため、この負荷電圧の落込みおよびオーバーシュートを極力少なくすることが要望されていた。
【0033】
本発明の目的は、前述の欠点を解決するためになされたもので、負荷電圧の落込みおよびオーバーシュートを著しく改善することができる加速電源装置の制御方法を提供することにある。
【0034】
【課題を解決するための手段】
前記目的を達成するために、請求項1に対応する発明は、交流電源の交流を直流に変換するサイリスタ整流器と、前記サイリスタ整流器により得られる直流を直流フィルタを介して入力し、該直流を交流に変換するインバータと、前記インバータにより得られる交流を変圧する変圧器と、前記変圧器で変圧された交流を整流し、この直流出力を負荷に供給するダイオード整流器とから構成された加速電源装置において、前記負荷が正常状態であって該負荷への電力供給が停止され、かつ再び該負荷への電力供給が開始されるまでの期間、前記サイリスタ整流器に与える位相制御信号は該負荷への電力供給が停止される直前の値に保持し、かつ該位相制御信号の値を前記負荷への電力供給が再開始される時の初期値とする位相制御信号調整手段を備えたことを特徴とする加速電源装置である。
【0035】
請求項1に対応する発明によれば、負荷が正常状態であって該負荷への電力供給が停止後再運転するまでの期間、サイリスタ整流器の位相制御信号を保持し再運転時の位相制御信号の初期値として電力供給停止直前の値を用いることにより、再運転時の負荷電圧の落込みおよびオーバシュートを防止することができる。前記目的を達成するために、請求項2に対応する発明は、交流電源の交流を直流に変換するサイリスタ整流器と、前記サイリスタ整流器により得られる直流を直流フィルタを介して入力し、該直流を交流に変換するインバータと、前記インバータにより得られる交流を変圧する変圧器と、前記変圧器で変圧された交流を整流し、この直流出力を負荷に供給するダイオード整流器とから構成された加速電源装置において、前記負荷が短絡等の事故に伴い該負荷への電力供給を停止させ、その後前記負荷への電力供給を行って再運転するまでの期間、前記サイリスタ整流器に与える位相制御信号は該負荷が短絡される直前の値に保持し、かつ該位相制御信号の値を前記負荷の再運転時の初期値とする位相制御信号調整手段を備えたことを特徴とする加速電源装置である。
【0036】
請求項2に対応する発明によれば、負荷が短絡等の事故に伴い該負荷への電力供給を停止させ、その後前記負荷への電力供給を行って再運転するまでの期間、サイリスタ整流器の位相制御信号を保持し再運転時の位相制御信号の初期値として短絡直前の値を用いることにより、再運転時の負荷電圧の落込みおよびオーバーシュートを防止することができる。
【0037】
前記目的を達成するために、請求項3に対応する発明は、交流電源の交流を直流に変換するサイリスタ整流器と、前記サイリスタ整流器により得られる直流を直流フィルタを介して入力し、該直流を交流に変換するインバータと、前記インバータにより得られる交流を変圧する変圧器と、前記変圧器で変圧された交流を整流し、この直流出力を負荷に供給するダイオード整流器とから構成された加速電源装置において、前記負荷が正常状態であって該負荷への電力供給が停止され、かつ再び該負荷への電力供給が開始されるまでの期間、前記サイリスタ整流器に与える位相制御信号は該負荷への電力供給が停止される直前の値に保持し、かつ該位相制御信号の値を前記負荷への電力供給が再開始される時の初期値とする位相制御信号調整手段と、前記負荷への電力供給が停止され、かつ再び該負荷への電力供給が開始されるまでの期間、前記インバータに与えるパルス変調信号は該負荷への電力供給が停止される直前の値に保持し、かつ該パルス変調信号の値を前記負荷への電力供給が再開始される時の初期値とするパルス変調信号調整手段とを備えたことを特徴とする加速電源装置である。
【0038】
請求項3に対応する発明によれば、負荷が正常状態であって該負荷への電力供給が停止され、かつ再び該負荷への電力供給が開始されるまでの期間、サイリスタ変換器の位相制御信号、及びインバータのパルス変調信号それぞれの値を保持し再運転時の位相制御信号およびパルス変調信号それぞれの初期値として負荷の停止直前の値を用いるとにより、再運転時の負荷電圧の落込みおよびオーバーシュートを防止することができる。
【0039】
前記目的を達成するために、請求項4に対応する発明は、交流電源の交流を直流に変換するサイリスタ整流器と、前記サイリスタ整流器により得られる直流を直流フィルタを介して入力し、該直流を交流に変換するインバータと、前記インバータにより得られる交流を変圧する変圧器と、前記変圧器で変圧された交流を整流し、この直流出力を負荷に供給するダイオード整流器とから構成された加速電源装置において、前記負荷が短絡されたとき、該負荷への電力供給を停止させ、その後前記負荷への電力供給を行って再運転するまでの期間、前記サイリスタ整流器に与える位相制御信号は該負荷が短絡される直前の値に保持し、かつ該位相制御信号の値を前記負荷の再運転時の初期値とする位相制御信号調整手段と、前記負荷が短絡等の事故に伴い該負荷への電力供給を停止させ、その後前記負荷への電力供給を行って再運転するまでの期間、前記インバータに与えるパルス変調信号は該負荷が短絡される直前の値に保持し、かつ該パルス変調信号の値を前記負荷の再運転時の初期値とするパルス変調信号調整手段とを備えたことを特徴とする加速電源装置である。
【0040】
請求項4に対応する発明によれば、負荷短絡を検出後再運転するまでの任意の期間サイリスタ変換器の位相制御信号、及びインバータの電圧制御調整器の値即ちパルス変調信号それぞれの値を保持し再運転時の位相制御信号およびパルス変調信号それぞれの初期値として短絡直前の値を用いることにより、再運転時の負荷電圧の落込みおよびオーバーシュートを防止することができる。
【0041】
前記目的を達成するために、請求項5に対応する発明は、前記直流フィルタとしてコンデンサが含まれ、かつ前記交流電源と前記サイリスタ整流器の間が電気的に接続される配線回路のインピーダンスの大きさによって、該コンデンサが過充電される場合には、前記位相制御信号調整手段に前記サイリスタ整流器をゲートブロックする機能手段を付加したことを特徴とする請求項1〜4のいずれか一つに記載の加速電源装置である。
【0042】
請求項5に対応する発明によれば、請求項1〜4のいずれかに記載の発明の作用に加えて、直流フィルタを構成するコンデンサが過充電されるのを防ぐことができる。
【0043】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【0044】
<第1の実施形態:請求項1に対応>
(構成)
図1は本発明の第1の実施形態を説明するための概略構成図であり、図8の加算器82と電圧制御調整器83の間に、アナログスイッチ91を接続し、AND回路71の出力信号71sが“1”のとき閉路し、また出力信号71sが“0”のとき開路するように構成されている。この点以外は、図8と同一構成であるので、同一部分には同一符号を付しその説明を省略する。
【0045】
図1の実施形態において、位相制御信号調整手段は、操作回路7、電圧設定器81、加算器82、電圧制御調整器83、位相制御回路84からなり、これにより、負荷であるイオン源6が正常状態であって該負荷6への電力供給が停止後再運転するまでの期間、サイリスタ整流器11の位相制御信号を保持し再運転時の位相制御信号の初期値として電力供給停止直前の値を用いることにより、再運転時の負荷電圧の落込みおよびオーバシュートを防止することができる。
【0046】
(作用)
このように構成された第1の実施形態の動作について図2を参照して説明する。
【0047】
時刻t1 で操作回路7から停止信号7sが出力され、この停止信号7sが時刻t3 となるまでの期間T3 出力され、時刻t3 で運転再開信号が出力される場合は、次のような動作となる。停止信号7sが出力されると、AND回路出力信号71sが“0”となり、アナログスイッチ91は開となるので、電圧制御調整器83の入力は“0”となり、積分ゲイン832はその値を保持する。
【0048】
即ち、期間T3 の位相制御信号83sはEc2 でEc1 に全く等しい。
【0049】
時刻t3 になりAND回路出力信号71sが“1”となるので、インバータ31がゲートデブロックされイオン源6へ給電されるため、インバータ入力電圧2sはVd2 より徐々に低下し、時刻t4 になるとVd3 へ低下するが、その低下の度合は図9に比べはるかに少ない。
【0050】
なぜならば、位相制御信号83sの時刻t3 における初期値がEc1 (=Ec2 )になっているからである。従って、図示するようにその後の位相制御信号(83s)の変動も少ない。また、インバータ入力電圧2sの変動も少なくなる。
【0051】
パルス変調信号86sの挙動は、時刻t3 インバータ入力電圧2sの落込みVd3 の度合が極めて小なので、図9に示すようなオーバーシュート、アンダーシュートはない。
【0052】
従って、負荷電圧4sも図示するように落込み、オーバーシュートは発生しない。
【0053】
<第2の実施形態:請求項2に対応>
(構成)
本発明の第2の実施形態の概略構成図は図1と同じであり、異なる点は前述の位相制御信号調整手段がイオン源9が短絡に伴い該イオン源9への電力供給を停止させ、その後イオン源9への電力供給を行って再運転するまでの期間T2 、サイリスタ整流器11に与える位相制御信号は該イオン源9が短絡される直前の値に保持し、かつ該位相制御信号の値をイオン源9の再運転時の初期値とするようになっている点である。
【0054】
(作用)
このように構成された第2の実施形態の動作について図3を参照して説明する。
【0055】
時刻t1 でイオン源6に短絡が発生すると、AND回路出力信号71sが“0”となり、アナログスイッチ91は開となるので、電圧制御調整器83の入力は“0”となり、積分ゲイン832はその値を保持する。
【0056】
即ち、期間T2 の位相制御信号83sはEc2 でEc1 に全く等しい。時刻t3 になりAND回路出力信号71sが“1”となると、インバータ31がゲートデブロックされイオン源6へ給電されるため、インバータ入力電圧2sはVd2 より徐々に低下し、時刻t4 になるとVd3 へ低下するが、その低下の度合は図7に比べはるかに少ない。
【0057】
なぜならば、位相制御信号83sの時刻t3 における初期値がEc1 (=Ec2 )になっているからである。従って、図示するようにその後の位相制御信号83sの変動も少ない。また、インバータ入力電圧2sの変動も少なくなる。
【0058】
パルス変調信号86sの挙動は、時刻t3 インバータ入力電圧2sの落込みVd3 の度合が極めて小なので、図9に示すようなオーバーシュート、アンダーシュートはない。
【0059】
従って、負荷電圧4sも図示するように落込み、オーバーシュートは発生しない。
【0060】
<第3の実施形態:請求項3に対応>
(構成)
図4は第3の実施形態の概略構成を示す図であり、図1の実施形態において、加算器85と電圧制御器86の間に、アナログスイッチ92をさらに設け、アナログスイッチ92は91と同様AND回路71の出力信号71sが“1”の時閉で、“0”の時開となるようになっている。この点以外の構成は、図1と同一であり、同一部分には同一符号を付し、その説明を省略する。
【0061】
図4の実施形態において、位相制御信号調整手段は、操作回路7、電圧設定器81、加算器82、電圧制御調整器83、位相制御回路84、アナログスイッチ91からなっている。また、図4の実施形態において、パルス変調信号調整手段は、直流電流変流器5、過電流検出回路51、ワンショット回路52、操作回路7、AND回路71、電圧設定器81、加算器85、電圧制御調整器86、パルス変調回路87、アナログスイッチ92からなっていてる。
【0062】
第3の実施形態は、位相制御信号調整手段及びパルス変調信号調整手段を備えているので、負荷が正常状態であって該負荷への電力供給が停止され、かつ再び該負荷への電力供給が開始されるまでの期間、サイリスタ変換器の位相制御信号、及びインバータのパルス変調信号それぞれの値を保持し再運転時の位相制御信号およびパルス変調信号それぞれの初期値として負荷の停止直前の値を用いるとにより、再運転時の負荷電圧の落込みおよびオーバーシュートを防止することができる。
【0063】
(作用)
このように構成された第3の実施形態の動作について、図4の概略構成図と図5のタイムチャートを参照して説明する。時刻t1 で操作回路7から停止信号7sが出力され、この停止信号7sが時刻t3 となるまでの期間T3 出力され、時刻t3 で運転再開信号が出力される場合は、次のような動作となる。停止信号7sが出力されると、AND回路出力信号71sが“0”となり、アナログスイッチ91は開となるので、電圧制御調整器83の入力は“0”となり、積分ゲイン832はその値を保持する。
【0064】
即ち、期間T3 のパルス変調信号86sのレベルEi2 はEi1 に全く等しい。時刻t3 になりAND回路出力信号71sが“1”となるとインバータ31がゲートデブロックされ、イオン源6へ給電されるがパルス変調信号86sとして時刻t1 直前の値Ei1 を用いるので、図1の実施形態の効果に加え、図2に示す負荷電圧より高速(具体例では10ms以下)の立上がりが得られる。
【0065】
<第4の実施形態:請求項4に対応>
(構成)
第4の実施形態の概略構成は図4と同じであり、異なる点は、負荷が短絡されたとき、該負荷への電力供給を停止させ、その後前記負荷への電力供給を行って再運転するまでの期間、サイリスタ整流器に与える位相制御信号は該負荷が短絡される直前の値に保持し、かつ該位相制御信号の値を前記負荷の再運転時の初期値とし、また負荷が短絡等に伴い該負荷への電力供給を停止させ、その後前記負荷への電力供給を行って再運転するまでの期間、前記インバータに与えるパルス変調信号は該負荷が短絡される直前の値に保持し、かつ該パルス変調信号の値を前記負荷の再運転時の初期値とするように構成されている点である。この点以外の構成は、図1と同一であり、同一部分には同一符号を付し、その説明を省略する。
【0066】
(作用)
このように構成された第4の実施形態の動作について図6を参照して説明する。時刻t1 でイオン源6に短絡が発生すると、AND回路出力信号71sが“0”となりアナログスイッチ91は開となるので、電圧制御調整器86の入力は“0”となり、積分ゲイン862はその値を保持する。即ち、期間T2 のパルス変調信号86sのレベルEi2 はEi1 に全く等しい。時刻t3 になりAND回路出力信号71sが“1”となるとインバータ31がゲートデブロックされ、イオン源6へ給電されるがパルス変調信号86sとして時刻t1 直前の値Ei1 を用いるので、図1の実施形態の効果に加え、図3に示す負荷電圧より高速(具体例では10ms以下)の立上がりが得られる。
【0067】
<第5の実施形態:請求項5に対応>
以上述べた第5の実施形態は、サイリスタ整流器11用の図示しない変圧器(サイリスタ整流器11とこれに接続される図示しない交流電源の間に接続される変圧器)のインピーダンスが比較的小さい場合、即ち全負荷時のサイリスタ整流器11のそれぞれの必要な制御遅れ角に差が無い場合の、例えば図6のT2 の期間サイリスタ整流器11のゲートブロックが不要の場合についてである。
【0068】
ところが、サイリスタ整流器11用の図示しない変圧器のインピーダンスが比較的大きい場合は必要な全負荷時の制御遅れ角が無負荷時のそれそれよりも小となり、時刻t1 以降コンデンサ13が過充電されるので、T2 の期間サイリスタ整流器11をゲートブロックした方が良く、この場合の構成を図7の概略構成図に示している。即ち、図4において、位相制御回路84の入力信号の一つとして操作回路7の出力信号7sが入力されているのを止め、この代わりとしてAND回路71の出力信号71sが入力されるようにしたものである。
【0069】
図7にT2 の期間サイリスタ整流器11をゲートブロックする本発明の第5の実施形態を示す。図4と異なる点は位相制御回路84の一方の入力信号として操作回路7の出力信号7sではなくAND回路71の出力信号71sが入力されている点にある。
【0070】
図7の構成は、図1の実施形態にも適用しても、第5の実施形態と同様な作用効果が得られる。
【0071】
【発明の効果】
以上述べた本発明によれば、以下のような作用効果が得られる加速電源装置を提供することができる。
【0072】
請求項1に対応する発明によれば、負荷が正常状態であって該負荷への電力供給が停止後再運転するまでの期間、サイリスタ整流器の位相制御信号を保持し再運転時の位相制御信号の初期値として電力供給停止直前の値を用いることにより、再運転時の負荷電圧の落込みおよびオーバシュートを防止することができる。
【0073】
請求項2に対応する発明によれば、負荷が短絡等の事故に伴い該負荷への電力供給を停止させ、その後前記負荷への電力供給を行って再運転するまでの期間、サイリスタ整流器の位相制御信号を保持し再運転時の位相制御信号の初期値として短絡直前の値を用いることにより、再運転時の負荷電圧の落込みおよびオーバーシュートを防止することができる。
【0074】
請求項3に対応する発明によれば、負荷が正常状態であって該負荷への電力供給が停止され、かつ再び該負荷への電力供給が開始されるまでの期間、サイリスタ変換器の位相制御信号、及びインバータのパルス変調信号それぞれの値を保持し再運転時の位相制御信号およびパルス変調信号それぞれの初期値として負荷の停止直前の値を用いるとにより、再運転時の負荷電圧の落込みおよびオーバーシュートを防止することができる。
【0075】
請求項4に対応する発明によれば、負荷短絡を検出後再運転するまでの任意の期間サイリスタ変換器の位相制御信号、及びインバータの電圧制御調整器の値即ちパルス変調信号それぞれの値を保持し再運転時の位相制御信号およびパルス変調信号それぞれの初期値として短絡直前の値を用いることにより、再運転時の負荷電圧の落込みおよびオーバーシュートを防止することができる。
【0076】
請求項5に対応する発明によれば、請求項1〜4のいずれかに記載の発明の作用に加えて、直流フィルタを構成するコンデンサが過充電されるのを防ぐことができる。
【図面の簡単な説明】
【図1】本発明の加速電源装置の第1の実施形態を説明するための概略構成図。
【図2】第1の実施形態の動作を説明するための図。
【図3】第2の実施形態の動作を説明するための図。
【図4】本発明の加速電源装置の第3の実施形態を説明するための概略構成図。
【図5】第3の実施形態の動作を説明するための図。
【図6】第4の実施形態の動作を説明するための図。
【図7】本発明の加速電源装置の第5の実施形態を説明するための概略構成図。
【図8】従来の加速電源装置の一例を示す概略構成図。
【図9】図8の動作を説明するための図。
【符号の説明】
2…分圧器
4…分圧器
5…直流電流変流器
6…負荷例えばイオン源
7…操作回路
8…分圧器
11…サイリスタ整流器
12…直流リアクトル
13…平滑コンデンサ
31…自励式インバータ
32…昇圧変圧器
33…ダイオード整流器
34…平滑コンデンサ
51…過電流検出回路
52…ワンショット回路
71…AND回路
81…電圧設定器
82…加算器
83…電圧制御調整器
84…位相制御回路
85…加算器
86…電圧制御調整器
87…パルス変調回路
91…アナログスイッチ
92…アナログスイッチ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an acceleration power supply device used for a neutral particle injection device or the like of a fusion device.
[0002]
[Prior art]
The acceleration power supply device for a neutral particle injector is used for accelerating ions in a plasma gas, for example, hydrogen ions, and for accelerating ions neutralized on the way to other plasma. This is a high voltage DC power supply. The ion source that is a load is often short-circuited, and the acceleration power supply device needs to have a function of detecting a short-circuit and shutting off at high speed.
[0003]
An example of a conventional acceleration power supply of this type is configured as shown in FIG. The thyristor rectifier 11 is connected to an AC power source (not shown) via a transformer, and a plurality of thyristors for converting AC to DC are bridge-connected. The self-excited inverter 31 is formed by bridge-connecting a plurality of self-excited semiconductor elements such as GTO or IGBT, and converts direct current rectified by the thyristor rectifier 11 into alternating current. The DC reactor 12 and the smoothing capacitor 13 are connected in series and in parallel between the thyristor rectifier 11 and the inverter 31, respectively, and constitute a DC filter.
[0004]
The transformer 32 boosts the AC voltage that is the output of the inverter 31, and the diode rectifier 33 is connected to the secondary side of the boost transformer 32, and rectifies the AC voltage boosted by the transformer 32. A DC voltage is applied to the ion source 6 as a load through a smoothing capacitor 34 connected in parallel to the diode rectifier 33.
[0005]
The configuration described above is the main circuit, but the configuration of the control device will be described next. The voltage divider 2 includes resistors 21 and 22, and detects the voltage across the smoothing capacitor 13, that is, the input voltage of the inverter 31. The voltage divider 4 includes resistors 41 and 42, and detects the voltage across the smoothing capacitor 34, that is, the input voltage of the ion source 6.
[0006]
The overcurrent detection circuit 51 is inserted between the ion source 6 and the resistor 42 and receives the DC current detected by the DC current transformer 5 that detects the DC current flowing through the ion source 6. When an ion source 6 is short-circuited, an overcurrent detection signal 51s is output. The one-shot circuit 52 receives the overcurrent detection signal 51s, and generates an output signal 52s when the input is extended for an arbitrary period.
[0007]
The operation circuit 7 generates an operation signal 7s for the entire apparatus.
[0008]
When the operation signal 7s is “0”, the proportional gain 831 and the integral gain 832 in the voltage control regulator 83 for the thyristor rectifier 11 are set to “0”, and the gate from the phase control circuit 84 to the thyristor rectifier 11 is set. The signal is blocked.
[0009]
The AND circuit 71 outputs an output signal 71s when both the output signal 52s of the one-shot circuit and the operation signal 7s exist.
[0010]
An output signal 71s of the AND circuit 71 is generated for resetting the voltage control regulator 86 of the inverter 31 and for a gate block to the pulse modulation circuit 87. That is, when the AND circuit output signal 71s is “0”, the proportional gain 861 and the integral gain 862 in the voltage control regulator 86 are set to “0”, and the gate signal from the pulse modulation circuit 87 to the inverter 31 is blocked. Is done.
[0011]
The AND circuit output signal 71s is equal to the one-shot circuit output signal 52s when the operation signal 7s is “1”.
[0012]
The voltage setting unit 81 sets the output voltage of the thyristor rectifier 11 and the inverter 31, and the voltage setting value 81 s is input to one input terminal of the adder 82 with the polarity shown in the figure. The inverter input voltage 2 s detected by the voltage divider 2 is input to the other input terminal of the adder 82 with the polarity shown in the figure.
[0013]
In the voltage control adjuster 83, a proportional gain 831 and an integral gain 832 are connected in parallel, and an adder 833 is connected to the output side thereof, and a phase control signal 83s is amplified by amplifying a deviation between the voltage set value 81s and the inverter input voltage 2s. appear. The phase control circuit 84 receives the phase control signal 83 s and the operation signal 7 s and outputs a phase control signal for controlling the output voltage of the thyristor rectifier 11.
[0014]
The load voltage 4 s divided by the voltage divider 8 is input to one input terminal of the adder 85 with the illustrated polarity, and the voltage set value 81 s of the voltage setter 81 is input to the other input terminal of the adder 85. Is input with the polarity shown in the figure, and the deviation between the voltage setting value 81 s and the load voltage 4 s is output.
[0015]
In the voltage control adjuster 86, a proportional gain 861 and an integral gain 862 are connected in parallel, and an adder 863 is connected to the output side, and a deviation between the voltage set value 81s that is an output from the adder 85 and the load voltage 4s is obtained. Amplified and generates a phase control signal 83s.
[0016]
The pulse modulation circuit 87 inputs the output signal 71 s of the AND circuit 71 and the modulation signal 86 s from the voltage control regulator 86, and outputs a pulse modulation signal 87 s that controls the output voltage of the inverter 31.
[0017]
Here, there are two types of voltage control systems, the thyristor rectifier 11 and the inverter 31, for the following reason. Specifically, the acceleration power supply is required to have a voltage of 100 kV to 500 kV, a current of about 100 A, and a voltage ripple of 2% or less. The ion source 6 that is a load often generates a short circuit, but in order to secure an electrode of the ion source 6, the energy flowing into the ion source 6 needs to be 50 joules or less.
[0018]
The method shown in FIG. 8 is one of the methods for realizing the above, and a DC voltage obtained by smoothing the DC power exchanged from AC by the thyristor rectifier 11 by the DC reactor 12 and the smoothing capacitor 13 (as a specific example, 3 kV) is converted to AC voltage by the inverter 31, boosted to 100 kV to 500 kV by the transformer 32, converted again to DC by the diode rectifier 33, and ripple is reduced by the smoothing capacitor 34. Since the frequency of the inverter 31 is relatively high, the DC reactor is omitted. A short circuit of the ion source 6 is detected by the DC current transformer 5 and the overcurrent detection circuit 51, the inverter 31 is gate-blocked at high speed, and the inflow energy to the ion source 6 is reduced.
[0019]
The specifications of “voltage ripple is 2% or less” and “inflow energy is 50 joules or less” are contradictory requirements. In order to realize this, the frequency of the inverter 31 is increased as much as possible (specifically, 1 kHz) The capacitance of the capacitor 34 is made as small as possible.
[0020]
In addition, since it is desired to reduce the voltage drop at the time of load feeding to 5% or less, a relatively large-capacity smoothing capacitor 13 is provided, and a DC reactor 12 is provided to reduce ripple, so that the voltage across the smoothing capacitor 13 is constant. Thus, the thyristor rectifier 11 is controlled at a constant voltage.
[0021]
[Problems to be solved by the invention]
The conventional acceleration power supply device configured as described above has the following problems. This problem will be described with reference to FIG. 8 and FIG. 9 which is an operation explanatory diagram of the conventional embodiment.
[0022]
Time t shown in FIG. 1 Until the inverter input voltage 2s is Vd 1 The load voltage 4s is Vo 1 Which is equal to the voltage setting value 81s. Time t 1 When a short circuit occurs in the ion source 6, the pulse width T 1 Since the overcurrent detection signal 51s is obtained and the inverter 31 is gate-blocked, the overcurrent state is restored immediately. 1 The overcurrent detection signal 51 s is set to a period until the insulation of the ion source 6 as a load is restored by the one-shot circuit 52. 2 (Till 10ms or more as a specific example) 2 During this period, the proportional gain 861 and integral gain 862 in the inverter voltage control regulator 86 are set to “0” by the signal “0” of the AND circuit output signal 71 s, and the pulse modulation circuit 87 supplies the inverter 31 to the inverter 31. The gate signal is blocked.
[0023]
On the other hand, the operation for setting the proportional gain 831 and the integral gain 832 to “0” is not performed on the voltage control regulator 83 of the thyristor rectifier 11. This is because the time constants of the DC reactor 12 and the smoothing capacitor 13 are large and the time until restart is large (as a specific example, 200 ms or more).
[0024]
By blocking the gate signal to the inverter 31, the inverter input voltage 2 s becomes Vd as shown in FIG. 9 due to the energy stored in the DC reactor 12. 1 Vd 2 Rise to.
[0025]
Along with this, the phase control signal 83s is changed to the steady state level Ec. 1 Lower level Ec 2 And time t 2 Until the saturation value “0” is reached in order to control the voltage to the minimum. 2 Continue for a period of. Time t Three When the one-shot circuit output signal 52 s becomes “1” at the time of, the inverter 31 enters the operating state again, and power is supplied to the ion source 6 at time t. Four Then, as shown in the figure, the inverter input voltage 2s is Vd. Three To drop.
[0026]
At the same time, the voltage control regulator 83 determines that the inverter input voltage 2s is lower than the voltage set value 81s, and the phase control signal 83s is EC. Three To rise. Accordingly, time t Five The inverter input voltage 2s is Vd Four The phase control signal 83s becomes EC Four To time t 6 Again, steady state EC 1 It becomes the value of.
[0027]
On the other hand, the pulse modulation signal 86s is received at time t. Three Then, the AND circuit output signal 71s becomes "1" and the gate block of the inverter 31 is also released (referred to as gate deblocking), so that the load voltage 4s rises as quickly as possible to the voltage set value 81s, and the saturation level Ei Three Until time t Five The inverter input voltage 2s is Vd Four Ei Four Time t 6 Thereafter, Ei in steady state Four Return to.
[0028]
The behavior of the load voltage 4s is as follows. Time t 1 When the ion source 6 is short-circuited, the capacitance of the capacitor 34 is selected as small as possible as described above, so that the electric charge is discharged rapidly, and the inverter 31 is also instantaneously gate-blocked. As shown, time t 1 To t Three Voltage Vo 2 Is almost “0”.
[0029]
Time t Three When the AND circuit output signal 71 s becomes “1”, a closed loop for voltage control is formed, and the pulse modulation signal 86 s rises as quickly as possible so that the load voltage 4 s reaches the voltage set value 81 s as described above, and Ei at the saturation level. Three (As an example, integral gain T 2 As shown in the figure, the waveform is substantially the same as that of the inverter input voltage 2s, and the time t Four At Vo Three The drop time t Five At Vo Four Overshoot and then time t 6 Thereafter, the steady value Vo 1 To settle down.
[0030]
The case where a short circuit has occurred in the ion source 6 has been described above for the sake of convenience, but the same can be said for the case of emergency stop / re-operation due to other causes.
[0031]
As described above, in the conventional acceleration power supply apparatus, when the inverter 31 is gate-blocked after the ion source 6 is short-circuited, the voltage drop and the voltage overshoot when the insulation of the ion source 6 is restored and the operation is restarted. Is 10% or more.
[0032]
For these reasons, there has been a demand for reducing the drop in the load voltage and overshooting as much as possible for stable ion acceleration operation.
[0033]
An object of the present invention is to solve the above-mentioned drawbacks, and to provide a control method for an acceleration power supply apparatus capable of remarkably improving a drop in load voltage and an overshoot.
[0034]
[Means for Solving the Problems]
In order to achieve the above object, an invention corresponding to claim 1 is directed to a thyristor rectifier that converts alternating current of an alternating current power source into direct current, and direct current obtained by the thyristor rectifier is input through a direct current filter, and the direct current is alternating current. In an accelerating power supply device comprising: an inverter for converting to a transformer; a transformer for transforming an alternating current obtained by the inverter; and a diode rectifier for rectifying the alternating current transformed by the transformer and supplying the direct current output to a load. The phase control signal supplied to the thyristor rectifier during the period until the load is in a normal state and the power supply to the load is stopped and the power supply to the load is started again is the power supply to the load A phase control signal adjusting means for maintaining the value immediately before the power supply is stopped and using the value of the phase control signal as an initial value when power supply to the load is restarted An acceleration power supply apparatus characterized by comprising.
[0035]
According to the invention corresponding to claim 1, the phase control signal is maintained during the re-operation by holding the phase control signal of the thyristor rectifier during the period until the load is in a normal state and the power supply to the load is stopped and then restarted. By using the value immediately before the power supply is stopped as the initial value, the drop in load voltage and the overshoot during re-operation can be prevented. In order to achieve the object, an invention corresponding to claim 2 is directed to a thyristor rectifier that converts alternating current of an alternating current power source into direct current, and direct current obtained by the thyristor rectifier is input through a direct current filter, and the direct current is alternating current. In an accelerating power supply device comprising: an inverter for converting to a transformer; a transformer for transforming an alternating current obtained by the inverter; and a diode rectifier for rectifying the alternating current transformed by the transformer and supplying the direct current output to a load. The phase control signal given to the thyristor rectifier is short-circuited during the period from when the load stops power supply due to an accident such as a short circuit, and then after the power is supplied to the load and restarted. And a phase control signal adjusting means for maintaining the value of the phase control signal as an initial value when the load is restarted. An acceleration power supply.
[0036]
According to the invention corresponding to claim 2, the phase of the thyristor rectifier is the period from when the load stops power supply due to an accident such as a short circuit, to the power supply to the load and then restarts. By holding the control signal and using the value immediately before the short circuit as the initial value of the phase control signal at the time of re-operation, it is possible to prevent a drop in load voltage and overshoot at the time of re-operation.
[0037]
In order to achieve the above object, an invention corresponding to claim 3 is directed to a thyristor rectifier that converts alternating current of an alternating current power source into direct current, and direct current obtained by the thyristor rectifier is input through a direct current filter, and the direct current is alternating current. In an accelerating power supply device comprising: an inverter for converting to a transformer; a transformer for transforming an alternating current obtained by the inverter; and a diode rectifier for rectifying the alternating current transformed by the transformer and supplying the direct current output to a load. The phase control signal supplied to the thyristor rectifier during the period until the load is in a normal state and the power supply to the load is stopped and the power supply to the load is started again is the power supply to the load A phase control signal adjusting means for maintaining the value immediately before the power supply is stopped and using the value of the phase control signal as an initial value when power supply to the load is restarted The pulse modulation signal applied to the inverter is held at the value immediately before the power supply to the load is stopped until the power supply to the load is stopped and the power supply to the load is started again. And an accelerating power supply apparatus comprising pulse modulation signal adjusting means for setting the value of the pulse modulation signal to an initial value when power supply to the load is restarted.
[0038]
According to the invention corresponding to claim 3, the phase control of the thyristor converter is performed during a period from when the load is in a normal state until the power supply to the load is stopped and the power supply to the load is started again. The signal and the pulse modulation signal of the inverter are held and the value immediately before the load is stopped is used as the initial value of each of the phase control signal and the pulse modulation signal at the time of reoperation. And overshoot can be prevented.
[0039]
In order to achieve the above object, an invention corresponding to claim 4 is directed to a thyristor rectifier that converts alternating current of an alternating current power source into direct current, and direct current obtained by the thyristor rectifier is input through a direct current filter, and the direct current is alternating current. In an accelerating power supply device comprising: an inverter for converting to a transformer; a transformer for transforming an alternating current obtained by the inverter; and a diode rectifier for rectifying the alternating current transformed by the transformer and supplying the direct current output to a load. When the load is short-circuited, the phase control signal applied to the thyristor rectifier is short-circuited until the power supply to the load is stopped and then the power is supplied to the load and restarted. The phase control signal adjusting means that maintains the value immediately before the load and sets the value of the phase control signal as the initial value when the load is restarted, and the load is short-circuited, etc. The pulse modulation signal applied to the inverter is held at a value immediately before the load is short-circuited during a period from when the power supply to the load is stopped, and then after the power supply to the load is performed and restarted. An acceleration power supply apparatus comprising: a pulse modulation signal adjusting unit that sets the value of the pulse modulation signal as an initial value when the load is restarted.
[0040]
According to the invention corresponding to claim 4, the phase control signal of the thyristor converter and the value of the voltage control regulator of the inverter, that is, the value of the pulse modulation signal are held for an arbitrary period from the detection of the load short circuit to the re-operation. By using the values immediately before the short circuit as the initial values of the phase control signal and the pulse modulation signal at the time of re-operation, it is possible to prevent a drop in load voltage and overshoot at the time of re-operation.
[0041]
In order to achieve the above object, the invention corresponding to claim 5 is characterized in that the impedance of a wiring circuit including a capacitor as the DC filter and electrically connected between the AC power supply and the thyristor rectifier. 5. The function unit according to claim 1, further comprising a function unit that gate-blocks the thyristor rectifier in the phase control signal adjustment unit when the capacitor is overcharged. Acceleration power supply.
[0042]
According to the invention corresponding to claim 5, in addition to the action of the invention according to any one of claims 1 to 4, it is possible to prevent the capacitor constituting the DC filter from being overcharged.
[0043]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0044]
<First Embodiment: Corresponding to Claim 1>
(Constitution)
FIG. 1 is a schematic configuration diagram for explaining a first embodiment of the present invention. An analog switch 91 is connected between an adder 82 and a voltage control regulator 83 in FIG. The circuit is closed when the signal 71s is "1", and is opened when the output signal 71s is "0". Except for this point, the configuration is the same as that of FIG.
[0045]
In the embodiment of FIG. 1, the phase control signal adjustment means includes an operation circuit 7, a voltage setting device 81, an adder 82, a voltage control adjustment device 83, and a phase control circuit 84, whereby the ion source 6 as a load is In the normal state, the phase control signal of the thyristor rectifier 11 is held during the period until the power supply to the load 6 is stopped and restarted, and the value immediately before the power supply is stopped as the initial value of the phase control signal at the time of restarting. By using it, it is possible to prevent a drop in load voltage and an overshoot during re-operation.
[0046]
(Function)
The operation of the first embodiment configured as described above will be described with reference to FIG.
[0047]
Time t 1 The stop signal 7s is output from the operation circuit 7 at time t. Three Period T until Three Output, time t Three When the operation resumption signal is output at, the following operation is performed. When the stop signal 7s is output, the AND circuit output signal 71s becomes “0” and the analog switch 91 is opened, so that the input of the voltage control regulator 83 becomes “0” and the integral gain 832 holds the value. To do.
[0048]
That is, the period T Three The phase control signal 83s is Ec 2 Ec 1 Is exactly equal to
[0049]
Time t Three Since the AND circuit output signal 71 s becomes “1”, the inverter 31 is gate-deblocked and supplied to the ion source 6, so that the inverter input voltage 2 s is Vd 2 Decrease gradually and time t Four Vd Three However, the degree of the decrease is much less than that of FIG.
[0050]
This is because the time t of the phase control signal 83s Three The initial value at is Ec 1 (= Ec 2 This is because of Therefore, as shown in the figure, the fluctuation of the subsequent phase control signal (83s) is also small. Further, the fluctuation of the inverter input voltage 2s is reduced.
[0051]
The behavior of the pulse modulation signal 86s is determined at time t. Three Drop of inverter input voltage 2s Vd Three Since the degree of is extremely small, there is no overshoot or undershoot as shown in FIG.
[0052]
Therefore, the load voltage 4s also drops as shown in the figure, and no overshoot occurs.
[0053]
<Second Embodiment: Corresponding to Claim 2>
(Constitution)
The schematic configuration diagram of the second embodiment of the present invention is the same as FIG. 1 except that the phase control signal adjusting means stops the power supply to the ion source 9 when the ion source 9 is short-circuited, After that, the period T from when power is supplied to the ion source 9 until it is restarted 2 The phase control signal applied to the thyristor rectifier 11 is held at a value immediately before the ion source 9 is short-circuited, and the value of the phase control signal is set as an initial value when the ion source 9 is restarted. Is a point.
[0054]
(Function)
The operation of the second embodiment configured as described above will be described with reference to FIG.
[0055]
Time t 1 When the short circuit occurs in the ion source 6, the AND circuit output signal 71 s becomes “0”, the analog switch 91 is opened, the input of the voltage control regulator 83 becomes “0”, and the integral gain 832 sets the value. Hold.
[0056]
That is, the period T 2 The phase control signal 83s is Ec 2 Ec 1 Is exactly equal to Time t Three When the AND circuit output signal 71 s becomes “1”, the inverter 31 is gate-deblocked and supplied to the ion source 6, so that the inverter input voltage 2 s becomes Vd 2 Decrease gradually and time t Four Vd Three However, the degree of the decrease is much less than that of FIG.
[0057]
This is because the time t of the phase control signal 83s Three The initial value at is Ec 1 (= Ec 2 This is because of Therefore, as shown in the figure, the fluctuation of the subsequent phase control signal 83s is also small. Further, the fluctuation of the inverter input voltage 2s is reduced.
[0058]
The behavior of the pulse modulation signal 86s is determined at time t. Three Drop of inverter input voltage 2s Vd Three Since the degree of is extremely small, there is no overshoot or undershoot as shown in FIG.
[0059]
Therefore, the load voltage 4s also drops as shown in the figure, and no overshoot occurs.
[0060]
<Third Embodiment: Corresponding to Claim 3>
(Constitution)
FIG. 4 is a diagram showing a schematic configuration of the third embodiment. In the embodiment of FIG. 1, an analog switch 92 is further provided between the adder 85 and the voltage controller 86, and the analog switch 92 is the same as 91. The AND circuit 71 is closed when the output signal 71 s is “1” and open when it is “0”. Structures other than this point are the same as those in FIG. 1, and the same portions are denoted by the same reference numerals and description thereof is omitted.
[0061]
In the embodiment of FIG. 4, the phase control signal adjustment means includes an operation circuit 7, a voltage setting unit 81, an adder 82, a voltage control adjustment unit 83, a phase control circuit 84, and an analog switch 91. In the embodiment of FIG. 4, the pulse modulation signal adjustment means includes the DC current transformer 5, the overcurrent detection circuit 51, the one-shot circuit 52, the operation circuit 7, the AND circuit 71, the voltage setting unit 81, and the adder 85. , A voltage control regulator 86, a pulse modulation circuit 87, and an analog switch 92.
[0062]
Since the third embodiment includes the phase control signal adjustment unit and the pulse modulation signal adjustment unit, the load is in a normal state, the power supply to the load is stopped, and the power supply to the load is again performed. During the period until the start, the values of the phase control signal of the thyristor converter and the pulse modulation signal of the inverter are held, and the values immediately before the load stop are used as the initial values of the phase control signal and the pulse modulation signal at the time of restart. By using it, it is possible to prevent a drop in load voltage and an overshoot during re-operation.
[0063]
(Function)
The operation of the third embodiment configured as described above will be described with reference to the schematic configuration diagram of FIG. 4 and the time chart of FIG. Time t 1 The stop signal 7s is output from the operation circuit 7 at time t. Three Period T until Three Output, time t Three When the operation resumption signal is output at, the following operation is performed. When the stop signal 7s is output, the AND circuit output signal 71s becomes “0” and the analog switch 91 is opened, so that the input of the voltage control regulator 83 becomes “0” and the integral gain 832 holds the value. To do.
[0064]
That is, the period T Three Level Ei of the pulse modulation signal 86s of 2 Is Ei 1 Is exactly equal to Time t Three When the AND circuit output signal 71 s becomes “1”, the inverter 31 is gate-deblocked and the power is supplied to the ion source 6, but the time t as the pulse modulation signal 86 s 1 Previous value Ei 1 1 is used, in addition to the effect of the embodiment of FIG. 1, a rise faster than the load voltage shown in FIG. 2 (10 ms or less in a specific example) can be obtained.
[0065]
<Fourth Embodiment: Corresponding to Claim 4>
(Constitution)
The schematic configuration of the fourth embodiment is the same as that of FIG. 4 except that when the load is short-circuited, the power supply to the load is stopped, and then the power supply to the load is performed to restart operation. The phase control signal applied to the thyristor rectifier is maintained at a value immediately before the load is short-circuited until the load is short-circuited, and the value of the phase control signal is set as an initial value when the load is restarted. Accordingly, during the period from when the power supply to the load is stopped, and then after the power supply to the load is performed and restarted, the pulse modulation signal applied to the inverter is held at a value immediately before the load is short-circuited, and The value of the pulse modulation signal is configured to be an initial value when the load is restarted. Structures other than this point are the same as those in FIG. 1, and the same portions are denoted by the same reference numerals and description thereof is omitted.
[0066]
(Function)
The operation of the fourth embodiment configured as described above will be described with reference to FIG. Time t 1 When the short circuit occurs in the ion source 6, the AND circuit output signal 71 s becomes “0” and the analog switch 91 is opened, so that the input of the voltage control regulator 86 becomes “0”, and the integral gain 862 holds the value. To do. That is, the period T 2 Level Ei of the pulse modulation signal 86s of 2 Is Ei 1 Is exactly equal to Time t Three When the AND circuit output signal 71 s becomes “1”, the inverter 31 is gate-deblocked and the power is supplied to the ion source 6, but the time t as the pulse modulation signal 86 s 1 Previous value Ei 1 1 is used, in addition to the effect of the embodiment of FIG. 1, a rise faster than the load voltage shown in FIG. 3 (10 ms or less in a specific example) can be obtained.
[0067]
<Fifth Embodiment: Corresponding to Claim 5>
In the fifth embodiment described above, when the impedance of a transformer (not shown) for the thyristor rectifier 11 (a transformer connected between the thyristor rectifier 11 and an AC power source (not shown) connected thereto) is relatively small, That is, when there is no difference in the required control delay angle of each thyristor rectifier 11 at full load, for example, T in FIG. 2 This is a case where the gate block of the thyristor rectifier 11 is not required.
[0068]
However, when the impedance of the transformer (not shown) for the thyristor rectifier 11 is relatively large, the required control delay angle at full load is smaller than that at no load, and the time t 1 Since the capacitor 13 is overcharged thereafter, T 2 It is better to gate block the thyristor rectifier 11 during this period, and the configuration in this case is shown in the schematic configuration diagram of FIG. That is, in FIG. 4, the output signal 7s of the operation circuit 7 is stopped being input as one of the input signals of the phase control circuit 84, and the output signal 71s of the AND circuit 71 is input instead. Is.
[0069]
T in FIG. 2 FIG. 9 shows a fifth embodiment of the present invention in which the thyristor rectifier 11 is gate-blocked for a period of time. 4 is that the output signal 71 s of the AND circuit 71 is input as one input signal of the phase control circuit 84 instead of the output signal 7 s of the operation circuit 7.
[0070]
Even if the configuration of FIG. 7 is applied to the embodiment of FIG. 1, the same effects as those of the fifth embodiment can be obtained.
[0071]
【The invention's effect】
According to the present invention described above, it is possible to provide an acceleration power supply device capable of obtaining the following operational effects.
[0072]
According to the invention corresponding to claim 1, the phase control signal is maintained during the re-operation by holding the phase control signal of the thyristor rectifier during the period until the load is in a normal state and the power supply to the load is stopped and then restarted. By using the value immediately before the power supply is stopped as the initial value, the drop in load voltage and the overshoot during re-operation can be prevented.
[0073]
According to the invention corresponding to claim 2, the phase of the thyristor rectifier is the period from when the load stops power supply due to an accident such as a short circuit, to the power supply to the load and then restarts. By holding the control signal and using the value immediately before the short circuit as the initial value of the phase control signal at the time of re-operation, it is possible to prevent a drop in load voltage and overshoot at the time of re-operation.
[0074]
According to the invention corresponding to claim 3, the phase control of the thyristor converter is performed during a period from when the load is in a normal state until the power supply to the load is stopped and the power supply to the load is started again. The signal and the pulse modulation signal of the inverter are held and the value immediately before the load is stopped is used as the initial value of each of the phase control signal and the pulse modulation signal at the time of reoperation. And overshoot can be prevented.
[0075]
According to the invention corresponding to claim 4, the phase control signal of the thyristor converter and the value of the voltage control regulator of the inverter, that is, the value of the pulse modulation signal are held for an arbitrary period from the detection of the load short circuit to the re-operation. By using the values immediately before the short circuit as the initial values of the phase control signal and the pulse modulation signal at the time of re-operation, it is possible to prevent a drop in load voltage and overshoot at the time of re-operation.
[0076]
According to the invention corresponding to claim 5, in addition to the action of the invention according to any one of claims 1 to 4, it is possible to prevent the capacitor constituting the DC filter from being overcharged.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram for explaining a first embodiment of an acceleration power supply device according to the present invention;
FIG. 2 is a view for explaining the operation of the first embodiment;
FIG. 3 is a diagram for explaining the operation of the second embodiment;
FIG. 4 is a schematic configuration diagram for explaining a third embodiment of the acceleration power supply device of the present invention;
FIG. 5 is a diagram for explaining the operation of the third embodiment;
FIG. 6 is a view for explaining the operation of the fourth embodiment.
FIG. 7 is a schematic configuration diagram for explaining a fifth embodiment of an acceleration power supply device according to the present invention;
FIG. 8 is a schematic configuration diagram showing an example of a conventional acceleration power supply device.
FIG. 9 is a diagram for explaining the operation of FIG. 8;
[Explanation of symbols]
2 ... Voltage divider
4 ... Voltage divider
5 ... DC current transformer
6 ... Load, eg ion source
7. Operation circuit
8 ... Voltage divider
11 ... Thyristor rectifier
12 ... DC reactor
13: Smoothing capacitor
31 ... Self-excited inverter
32 ... Step-up transformer
33 ... Diode rectifier
34: Smoothing capacitor
51. Overcurrent detection circuit
52. One-shot circuit
71 ... AND circuit
81 ... Voltage setting device
82 ... Adder
83 ... Voltage control regulator
84 ... Phase control circuit
85 ... Adder
86 ... Voltage control regulator
87. Pulse modulation circuit
91 ... Analog switch
92 ... Analog switch

Claims (5)

交流電源の交流を直流に変換するサイリスタ整流器と、前記サイリスタ整流器により得られる直流を直流フィルタを介して入力し、該直流を交流に変換するインバータと、前記インバータにより得られる交流を変圧する変圧器と、前記変圧器で変圧された交流を整流し、この直流出力を負荷に供給するダイオード整流器とから構成された加速電源装置において、
前記負荷が正常状態であって該負荷への電力供給が停止され、かつ再び該負荷への電力供給が開始されるまでの期間、前記サイリスタ整流器に与える位相制御信号は該負荷への電力供給が停止される直前の値に保持し、かつ該位相制御信号の値を前記負荷への電力供給が再開始される時の初期値とする位相制御信号調整手段を備えたことを特徴とする加速電源装置。
A thyristor rectifier that converts alternating current of an alternating current power source into direct current, an inverter that inputs the direct current obtained by the thyristor rectifier through a direct current filter and converts the direct current to alternating current, and a transformer that transforms the alternating current obtained by the inverter And an accelerating power supply device comprising a diode rectifier that rectifies alternating current transformed by the transformer and supplies the direct current output to a load,
The phase control signal supplied to the thyristor rectifier during the period until the load is in a normal state and the power supply to the load is stopped and the power supply to the load is started again is the power supply to the load. Accelerating power supply comprising phase control signal adjusting means for maintaining a value immediately before being stopped and using the value of the phase control signal as an initial value when power supply to the load is restarted apparatus.
交流電源の交流を直流に変換するサイリスタ整流器と、前記サイリスタ整流器により得られる直流を直流フィルタを介して入力し、該直流を交流に変換するインバータと、前記インバータにより得られる交流を変圧する変圧器と、前記変圧器で変圧された交流を整流し、この直流出力を負荷に供給するダイオード整流器とから構成された加速電源装置において、
前記負荷が短絡等の事故に伴い該負荷への電力供給を停止させ、その後前記負荷への電力供給を行って再運転するまでの期間、前記サイリスタ整流器に与える位相制御信号は該負荷が短絡される直前の値に保持し、かつ該位相制御信号の値を前記負荷の再運転時の初期値とする位相制御信号調整手段を備えたことを特徴とする加速電源装置。
A thyristor rectifier that converts alternating current of an alternating current power source into direct current, an inverter that inputs the direct current obtained by the thyristor rectifier through a direct current filter and converts the direct current to alternating current, and a transformer that transforms the alternating current obtained by the inverter And an accelerating power supply device comprising a diode rectifier that rectifies alternating current transformed by the transformer and supplies the direct current output to a load,
The phase control signal applied to the thyristor rectifier is short-circuited during the period from when the load stops power supply due to an accident such as a short circuit, and then after the power is supplied to the load and restarted. An accelerating power supply apparatus comprising: a phase control signal adjusting unit that holds the value immediately before the operation and sets the value of the phase control signal as an initial value when the load is restarted.
交流電源の交流を直流に変換するサイリスタ整流器と、前記サイリスタ整流器により得られる直流を直流フィルタを介して入力し、該直流を交流に変換するインバータと、前記インバータにより得られる交流を変圧する変圧器と、前記変圧器で変圧された交流を整流し、この直流出力を負荷に供給するダイオード整流器とから構成された加速電源装置において、
前記負荷が正常状態であって該負荷への電力供給が停止され、かつ再び該負荷への電力供給が開始されるまでの期間、前記サイリスタ整流器に与える位相制御信号は該負荷への電力供給が停止される直前の値に保持し、かつ該位相制御信号の値を前記負荷への電力供給が再開始される時の初期値とする位相制御信号調整手段と、
前記負荷への電力供給が停止され、かつ再び該負荷への電力供給が開始されるまでの期間、前記インバータに与えるパルス変調信号は該負荷への電力供給が停止される直前の値に保持し、かつ該パルス変調信号の値を前記負荷への電力供給が再開始される時の初期値とするパルス変調信号調整手段と、
を備えたことを特徴とする加速電源装置。
A thyristor rectifier that converts alternating current of an alternating current power source into direct current, an inverter that inputs the direct current obtained by the thyristor rectifier through a direct current filter and converts the direct current to alternating current, and a transformer that transforms the alternating current obtained by the inverter And an accelerating power supply device comprising a diode rectifier that rectifies alternating current transformed by the transformer and supplies the direct current output to a load,
The phase control signal supplied to the thyristor rectifier during the period until the load is in a normal state and the power supply to the load is stopped and the power supply to the load is started again is the power supply to the load. A phase control signal adjusting means that holds the value immediately before being stopped and sets the value of the phase control signal as an initial value when power supply to the load is restarted;
During the period until the power supply to the load is stopped and the power supply to the load is started again, the pulse modulation signal applied to the inverter is held at the value immediately before the power supply to the load is stopped. And a pulse modulation signal adjusting means that sets the value of the pulse modulation signal as an initial value when power supply to the load is restarted;
An accelerating power supply device comprising:
交流電源の交流を直流に変換するサイリスタ整流器と、前記サイリスタ整流器により得られる直流を直流フィルタを介して入力し、該直流を交流に変換するインバータと、前記インバータにより得られる交流を変圧する変圧器と、前記変圧器で変圧された交流を整流し、この直流出力を負荷に供給するダイオード整流器とから構成された加速電源装置において、
前記負荷が短絡されたとき、該負荷への電力供給を停止させ、その後前記負荷への電力供給を行って再運転するまでの期間、前記サイリスタ整流器に与える位相制御信号は該負荷が短絡される直前の値に保持し、かつ該位相制御信号の値を前記負荷の再運転時の初期値とする位相制御信号調整手段と、
前記負荷が短絡等の事故に伴い該負荷への電力供給を停止させ、その後前記負荷への電力供給を行って再運転するまでの期間、前記インバータに与えるパルス変調信号は該負荷が短絡される直前の値に保持し、かつ該パルス変調信号の値を前記負荷の再運転時の初期値とするパルス変調信号調整手段とを備えたことを特徴とする加速電源装置。
A thyristor rectifier that converts alternating current of an alternating current power source into direct current, an inverter that inputs the direct current obtained by the thyristor rectifier through a direct current filter and converts the direct current to alternating current, and a transformer that transforms the alternating current obtained by the inverter And an accelerating power supply device comprising a diode rectifier that rectifies alternating current transformed by the transformer and supplies the direct current output to a load,
When the load is short-circuited, the phase control signal applied to the thyristor rectifier is short-circuited until the power supply to the load is stopped, and then the power is supplied to the load and restarted. A phase control signal adjusting means that holds the previous value and sets the value of the phase control signal as an initial value when the load is restarted;
The pulse modulation signal applied to the inverter is short-circuited during a period until the load is stopped due to an accident such as a short circuit and then the power is supplied to the load and then restarted. An accelerating power supply apparatus comprising: a pulse modulation signal adjusting unit that maintains a value immediately before and sets the value of the pulse modulation signal as an initial value when the load is restarted.
前記直流フィルタとしてコンデンサが含まれ、かつ前記交流電源と前記サイリスタ整流器の間が電気的に接続される配線回路のインピーダンスの大きさによって、該コンデンサが過充電される場合には、前記位相制御信号調整手段に前記サイリスタ整流器をゲートブロックする機能手段を付加したことを特徴とする請求項1〜4のいずれか一つに記載の加速電源装置。When the capacitor is overcharged due to the magnitude of the impedance of a wiring circuit that includes a capacitor as the DC filter and is electrically connected between the AC power supply and the thyristor rectifier, the phase control signal The acceleration power supply apparatus according to any one of claims 1 to 4, wherein functional means for gate-blocking the thyristor rectifier is added to the adjusting means.
JP15929599A 1999-06-07 1999-06-07 Acceleration power supply Expired - Lifetime JP3948591B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15929599A JP3948591B2 (en) 1999-06-07 1999-06-07 Acceleration power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15929599A JP3948591B2 (en) 1999-06-07 1999-06-07 Acceleration power supply

Publications (2)

Publication Number Publication Date
JP2000346968A JP2000346968A (en) 2000-12-15
JP3948591B2 true JP3948591B2 (en) 2007-07-25

Family

ID=15690682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15929599A Expired - Lifetime JP3948591B2 (en) 1999-06-07 1999-06-07 Acceleration power supply

Country Status (1)

Country Link
JP (1) JP3948591B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010279122A (en) * 2009-05-27 2010-12-09 Sanken Electric Co Ltd Switching device and control method thereof
JP5306170B2 (en) * 2009-12-25 2013-10-02 株式会社東芝 Ion particle power supply
JP5557407B1 (en) * 2012-09-05 2014-07-23 株式会社京三製作所 DC power supply and control method of DC power supply

Also Published As

Publication number Publication date
JP2000346968A (en) 2000-12-15

Similar Documents

Publication Publication Date Title
EP0794607A2 (en) Switching power source apparatus
JP3948591B2 (en) Acceleration power supply
JPH0241777A (en) Power unit for arc machining
JP3019570B2 (en) Control method of CVCF inverter
EP2645554B1 (en) Converter
JP3981208B2 (en) Arc machining power supply
JP3627573B2 (en) Power supply
JP3955936B2 (en) Acceleration power supply control method
JP3221051B2 (en) Step-up chopper type DC power supply
JPH06189475A (en) Uninterruptible power supply apparatus
JP2000152519A (en) Charging of instantaneous voltage drop compensating device
JPH10323032A (en) Capacitor charger
JPS62135259A (en) Power regulator for high voltage generator
JPS6176100A (en) Self-excited automatic voltage regulator
JP2000350383A (en) Instantaneous voltage-drop compensator and its control method
JP2708861B2 (en) Power converter
JP2021114807A (en) Arc machining power source device
JP2005168162A (en) converter
JPS642546Y2 (en)
JPH057956B2 (en)
JPH0530668A (en) Battery charging circuit
JP2001351799A (en) High-frequency power supply for electron beam irradiation apparatus
JPH0438192A (en) Apparatus for controlling motor
JP2000341880A (en) Device and method for instantaneous voltage decline compensation
JPH0624437B2 (en) DC power supply voltage control circuit

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060303

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060413

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070412

R150 Certificate of patent or registration of utility model

Ref document number: 3948591

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term