JP3818030B2 - 多層基板の製造方法 - Google Patents
多層基板の製造方法 Download PDFInfo
- Publication number
- JP3818030B2 JP3818030B2 JP2000220186A JP2000220186A JP3818030B2 JP 3818030 B2 JP3818030 B2 JP 3818030B2 JP 2000220186 A JP2000220186 A JP 2000220186A JP 2000220186 A JP2000220186 A JP 2000220186A JP 3818030 B2 JP3818030 B2 JP 3818030B2
- Authority
- JP
- Japan
- Prior art keywords
- glass
- electrode
- green sheet
- multilayer substrate
- electrode paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1902—Structure including thick film passive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Inorganic Insulating Materials (AREA)
- Laminated Bodies (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は、多層基板の製造方法に関し、詳しくは、低温焼成が可能なガラス含有材料を用いてなる多層基板の製造方法に関する。
【０００２】
【従来の技術】
電子機器の高機能化や小型化にともない、より多くの半導体ＩＣやその他の表面実装部品を回路基板上に実装することが必要になっている。そして、かかる要請に応えて、電極形成用の電極ペーストを塗布したセラミックグリーンシートを積層し、焼成することにより製造された種々のセラミック多層基板が開発され、広く実用されるに至っている。
【０００３】
また、近年、低温焼成が可能なガラス含有材料（例えば、ガラス・セラミック系材料）を用いてなる多層基板（低温焼成多層基板）が開発されている。
【０００４】
【発明が解決しようとする課題】
ところで、多層基板を製造するにあたり、電極形成用の電極ペーストとして、例えばＡｇ粉末を導電成分とするＡｇペーストなどが広く用いられている。
しかしながら、高強度の基板を得るためにセラミックを高い割合で含有させた基板に、Ａｇ粉もしくはＡｇ粉とケミカルボンド材と称される酸化物で構成されているＡｇペーストを付与して同時焼成した場合、セラミック層及び電極中のガラス成分の含有割合が低いため、十分な電極固着強度を得ることが困難であるのが実情である。
【０００５】
また、十分な電極固着強度を得るために、Ａｇペースト中にガラス成分を添加して、基板との濡れ性を向上させることにより、電極の固着強度を向上させる方法も考えられるが、この方法の場合、ガラス成分が電極表面に浮き上がって、電極のはんだ付け性を低下させるという問題点がある。
【０００６】
本願発明は、上記問題点を解決するものであり、セラミック層（ガラス含有絶縁層）への電極の固着強度が大きく、はんだ付け性が良好で、しかも抗折強度の大きい多層基板及びその製造方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本願発明（請求項１）の多層基板の製造方法は、
表面に電極が形成されたガラス含有絶縁層が、所定枚数積層された構造を有する多層基板の製造方法であって、
６０体積％以下のガラス成分を含むグリーンシートの表面に電極形成用の電極ペーストを付与する工程と、
前記電極ペーストを付与したグリーンシートを積層、圧着して、積層圧着体を形成する工程と、
前記積層圧着体を熱処理して、前記グリーンシート及び前記電極ペーストを焼成するとともに、ガラス含有絶縁層の表面に偏析するガラス成分により電極をガラス含有絶縁層の表面に結合させる工程と
を具備し、かつ、
前記電極が配設されたガラス含有絶縁層の表面から深さ方向１μmの範囲におけるガラス成分含有率が６０〜９０体積％になるように、グリーンシート中のガラス成分含有率、ガラス組成、ガラス作製条件、及びグリーンシートの圧着条件の少なくとも一つを調整するとともに、
前記積層圧着体を焼成するにあたっては、前記積層圧着体の両面又は片面に、前記積層圧着体の焼成温度では焼結しない無機系材料からなる拘束層を積層し、その状態で、４００℃までは昇温速度１．５℃／ｍｉｎ、４００℃〜９００℃の範囲は昇温速度５℃／ｍｉｎ〜６０℃／ｍｉｎ、９００℃で５ｍｉｎ〜６０ｍｉｎ保持の焼成条件で焼成を行い、その後、前記拘束層を除去すること
を特徴としている。
【０００８】
本願発明（請求項１）の多層基板の製造方法は、上述のように、グリーンシート中のガラス成分含有率、ガラス組成、ガラス作製条件、及びグリーンシートの圧着条件の少なくとも一つを調整するとともに、表面に電極形成用の電極ペーストを付与したグリーンシートを積層、圧着して形成した積層圧着体を、積層圧着体の両面又は片面に、積層圧着体の焼成温度では焼結しない無機系材料からなる拘束層を積層し、その状態で、４００℃まで は昇温速度１．５℃／ｍｉｎ、４００℃〜９００℃の範囲は昇温速度５℃／ｍｉｎ〜６０℃／ｍｉｎ、９００℃で５ｍｉｎ〜６０ｍｉｎ保持の焼成条件で熱処理し、グリーンシート及び電極ペーストを焼成するとともに、ガラス含有絶縁層の表面に偏析するガラス成分により電極をガラス含有絶縁層の表面に結合させる工程を経て多層基板を製造するようにしているので、電極固着強度及び抗折強度が大きく、しかも、電極のはんだ付け性に優れた多層基板を確実に製造することが可能になる。
なお、電極ペーストを付与したグリーンシートを積層、圧着して、積層圧着体を形成する工程とは、グリーンシートに形成されたビアホールを介して、各層の電極（電極ペースト）を接続させる場合をも含む広い概念である。
また、「６０体積％以下のガラス成分を含むグリーンシート」とは、グリーンシートを構成する無機成分中のガラス成分含有率が６０体積％以下であることを意味する概念である。
【０００９】
また、本願発明においては、機械的強度の低下を招かないように、６０体積％以下のガラス成分を含むグリーンシートを用いる一方において、グリーンシート中のガラス成分含有率、ガラス組成、ガラス作製条件、及びグリーンシートの圧着条件の少なくとも一つを調整することにより、電極が配設されるべきガラス含有絶縁層の表面から深さ方向１μmの範囲におけるガラス成分含有率が６０〜９０体積％となるようにしているので、ガラス含有絶縁層の表面のみガラス成分含有率を高めて、電極固着強度を向上させることが可能になるとともに、ガラス含有絶縁層全体としてのガラス成分含有率が高くなりすぎることを防止して、抗折強度を高く保つことが可能になり、本願発明を実効あらしめることが可能になる。
【００１０】
また、積層圧着体を焼成するにあたって、上述の、積層圧着体を、積層圧着体の両面又は片面に、積層圧着体の焼成温度では焼結しない無機系材料からなる拘束層を積層し、その状態で熱処理を行った後、拘束層を除去する無収縮工法を適用し、４００℃までは昇温速度１．５℃／ｍｉｎ、４００℃〜９００℃の範囲は昇温速度５℃／ｍｉｎ〜６０℃／ｍｉｎ、９００℃で５ｍｉｎ〜６０ｍｉｎ保持の焼成条件で焼成を行うことにより、平面方向の収縮がなく、しかも、電極固着強度が大きく、かつ、抗折強度やはんだ付け性にも優れた多層基板を製造することが可能になり、このようにして製造される多層基板を用いることにより、実装部品が所望の位置に確実に実装されたハイブリッドＩＣなどの電子部品を効率よく製造することが可能になる。
【００１１】
また、請求項２の多層基板の製造方法は、前記６０体積％以下のガラス成分を含むグリーンシートが、ガラス・セラミック系材料を用いたグリーンシートであることを特徴としている。
【００１２】
本願発明においては、ガラス含有絶縁層となるグリーンシートとして、ガラスとその他の種々の絶縁材料を配合した材料からなるグリーンシートを用いることが可能であるが、種々の電気的特性、機械的特性を実現しようとした場合、ガラスとセラミックを含有するガラス・セラミック系材料からなるグリーンシートを用いることが望ましく、その場合においても、上述のような本願発明の作用が確実に奏される。
【００１３】
また、請求項３の多層基板の製造方法は、前記電極を形成するための電極ペーストとして、Ａｇを主たる導電成分とする電極ペーストを用いることを特徴としている。
【００１４】
本願発明においては、電極材料として、種々の材料を用いることが可能であるが、電極ペーストとして、Ａｇを主たる導電成分とする電極ペーストを用いて、電極を形成することにより、ガラス含有絶縁層への固着強度が高く、しかも低抵抗の電極を備えた多層基板を効率よく製造することが可能になる。
【００１５】
また、請求項４の多層基板の製造方法は、前記Ａｇを主たる導電成分とする電極ペーストとして、ガラスを含まない電極ペーストを用いることを特徴としている。
【００１６】
Ａｇを主たる導電成分とする電極ペーストとして、ガラスを含まない電極ペーストを用いることにより、低抵抗で、はんだ付け性に優れた電極を形成することが可能になり、本願発明をより実効あらしめることができる。
【００１７】
また、請求項５の多層基板の製造方法は、前記Ａｇを主たる導電成分とする電極ペーストとして、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、Ｚｎの少なくとも１種を含有する電極ペーストを用いることを特徴としている。
【００１８】
前記Ａｇを主たる導電成分とする電極ペーストとして、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、Ｚｎの少なくとも１種を含有する電極ペーストを用いることにより、さらなる電極固着強度の向上が期待できる。
【００１９】
また、請求項６の多層基板の製造方法は、前記グリーンシートとして、結晶化ガラスを含むグリーンシートを用いることを特徴としている。
【００２０】
グリーンシートとして、結晶化ガラスを含有するグリーンシートを用いることにより、ガラス含有絶縁層の機械的強度が大きく、ひいては、製品全体としての機械的強度の大きい、信頼性の高い多層基板を製造することが可能になり、本願発明をさらに実効あらしめることが可能になる。
【００２１】
【発明の実施の形態】
以下、本願発明の実施形態を示して、その特徴とするところをさらに詳しく説明する。
なお、この実施形態では、図１に示すような多層基板を例にとって説明する。
【００２２】
図１の多層基板２は、その上側主面に、厚膜抵抗体６、チップ型コンデンサ７、及び半導体デバイス８などが実装された構造を有する多層モジュール１に向けられるものである。この多層基板２は、図１に示すように、ガラス含有絶縁層（絶縁体層）９と電極（内部電極層）４が積層された多層構造を有しており、各層の内部電極層４は、ガラス含有絶縁層（絶縁体層）９に設けられたビアホール３によって電気的に接続されている。
【００２３】
また、内部電極層４は、例えば、インダクタ、コンデンサなどの受動素子を構成する電極、あるいは、受動素子、グランド、内部の厚膜抵抗体６などを電気的に接続する配線の役割を果たしている。
【００２４】
また、多層基板２の上下両主面には、電極（表面導体層）５が形成されている。電極（表面導体層）５は、多層基板２の上側の主面では、チップ型コンデンサ７、半導体デバイス８などの実装部品と多層基板２とを接続するためのランドとして、あるいは厚膜抵抗体６を他の素子に接続するための配線として機能する。また、多層基板２の下側の主面では、多層基板２（多層モジュール１）をマザーボードなどに接続するための入出力端子としての機能を果たしている。
【００２５】
以下、図１に示す多層基板の製造方法について説明する。
［多層基板用のグリーンシートの作製］
まず、多層基板の製造に用いたグリーンシートの作製方法について以下に説明する。
【００２６】
(1)まず、ＳｉＯ2、ＣａＯ、Ａｌ2Ｏ3、Ｂ2Ｏ3からなるガラス粉末とアルミナ（Ａｌ2Ｏ3）粉末を用意し、これらを表１に示すような比率で混合する。
なお、ガラス粉末としては、上記のような結晶化ガラス粉末以外のガラス粉末、例えば、Ｂ2Ｏ3−ＳｉＯ2系のガラス粉末を用いることも可能であり、また、Ａｌ2Ｏ3粉末以外にも、ＺｒＯ2粉末、スピネル粉末などの他のセラミック粉末を用いることも可能である。
【００２７】
(2)次に、配合された原料粉末（ガラス・セラミック系原料粉末）に、有機バインダー及びトルエン（溶媒）を添加、混合し、ボールミルにより十分に混練して均一に分散させた後、減圧下で脱泡処理することにより原料スラリーを調製する。
なお、バインダー、溶媒、可塑剤などの有機ビヒクルの構成成分や組成については、特に制約はなく、種々のものを用いることが可能である。
【００２８】
(3)それから、原料スラリーを、例えばドクターブレードを用いたキャスティング法により、フィルム上にシート成形して、例えば、０．１mm厚のグリーンシートを作製する。
【００２９】
(4)次に、このグリーンシートを乾燥させた後、フィルムから剥離し、これを所定の寸法に打ち抜いて、多層基板製造用のグリーンシートを得る。
【００３０】
［拘束層用のグリーンシートの作製］
次に、無収縮工法に用いるための、拘束層用のグリーンシートの製造方法について説明する。
なお、拘束層用のグリーンシートとは、上述の多層基板用のグリーンシートの焼成工程では焼結しない無機系材料を主成分とするグリーンシートであり、多層基板を構成するグリーンシートの積層圧着体の両面又は片面に積層され、その状態で焼成を行った後、除去されることになる層として機能するものである。
【００３１】
(1)まず、Ａｌ2Ｏ3粉末を用意し、有機バインダー及びトルエン（溶媒）を添加混合して、ボールミルにより十分に混練し、均一に分散させて減圧下で脱泡処理することにより原料スラリーを調製する。
なお、バインダー、溶媒、可塑剤などの有機ビヒクルの構成成分や組成については、特に制約はなく、種々のものを用いることが可能である。
【００３２】
(2)それから、原料スラリーを、例えばドクターブレードを用いたキャスティング法により、フィルム上にシート成形して、例えば、０．１mm厚のグリーンシートを作製する。
【００３３】
(3)次に、このグリーンシートを乾燥させた後、フィルムから剥離し、これを所定の寸法に打ち抜いて、拘束層用のグリーンシートを得る。
【００３４】
［多層基板の作製］
次に、多層基板の製造方法について説明する。
(1)まず、ガラス含有絶縁層（絶縁体層）用のグリーンシートにビアホール用の孔を形成し、孔に導体ペーストや導体粉を充填してビアホールを形成する。
【００３５】
(2)その後、各グリーンシート上に、インダクタ、キャパシタなどの受動素子を形成するための電極（ランド）や所定の配線パターンなどを形成するための電極ペースト（この実施形態ではＡｇを導電成分とする電極ペースト）をスクリーン印刷などの方法によって所定のパターンとなるように印刷、形成するとともに、必要に応じて、厚膜抗体を形成するための抵抗体材料ペーストをスクリーン印刷などの方法によって印刷、形成する。
なお、この実施形態では、電極ペーストとしてＡｇを導電成分とする電極ペーストを用いているが、電極ペーストの種類に特別の制約はなく、Ａｇ／Ｐｔ粉末やＡｇ／Ｐｄ粉末などを導電成分とする電極ペーストなど、種々の電極ペーストを用いることが可能である。
【００３６】
(3)そして、得られたグリーンシートをそれぞれ所定枚数積層するとともに、その積層体の上下両面側に、上述のようにして作製した拘束層用のグリーンシートを所定枚数積層した後、圧着し、積層圧着体を形成する。
【００３７】
(4)次に、上記積層圧着体を、必要に応じて、適当な大きさに切断したり、あるいは分割溝を形成したりした後、例えば、８００〜１１００℃程度の温度条件で焼成する。その後、拘束層を除去することにより、図２に示すような多層基板２が得られる。なお、図２において、図１と同一符号を付した部分は、図１と同一の部分を示している。
【００３８】
(5)それから、多層基板２にチップコンデンサ７や半導体デバイス８などの実装部品を搭載することによって、図１に示すようなセラミック多層モジュール１が得られる。
上述の多層基板の製造方法によれば、ガラス含有絶縁層への固着強度の大きい電極を備え、しかも、抗折強度及びはんだ付け性に優れた多層基板を効率よく製造することができる。
【００３９】
［特性評価用の試料の作製］
上述のようにして作製した基板用のグリーンシートを複数枚積層するとともに、その上下両面側から挟み込むように、拘束層用のグリーンシートを複数枚積層し、圧着することにより積層圧着体を形成した後、４００℃までは１．５℃／ｍｉｎの速度で昇温し、４００℃〜９００℃までは５℃／ｍｉｎ〜６０℃／ｍｉｎで昇温し、９００℃で５ｍｉｎ〜６０ｍｉｎ保持の焼成条件で焼成を行った後、拘束層を除去することにより、特性評価用の試料を得た。
すなわち、この実施形態では、上述のように焼成条件（４００℃から９００℃までの昇温速度、及び９００℃での保持時間）を調整することにより、ガラス含有絶縁層の表面のガラス成分含有率を異ならせるようにした。
【００４０】
なお、電極固着強度及びはんだ付け性を調べるための試料としては、特に、図３に示すように、２mm□の電極（ランド）１１を形成した基板用のグリーンシート１２を表層に配置し、下層に電極（ランド）の形成されていない基板用のグリーンシートを複数枚積層し、圧着成形した後、成形体を上記と同様の焼成条件で焼成することにより評価用の試料を作製した。
【００４１】
［特性の評価］
上述のようにして作製した評価用の試料について、ガラス成分含有率、はんだ付け性、電極固着強度、抗折強度などの特性を調べた。
その結果を表１に示す。
【００４２】
【表１】
【００４３】
表１において、試料番号に＊印を付したものは本願発明の範囲外のものである。
表１の表面から１μmのガラス成分含有率は、ガラス成分（Ｃａ）単体とＡｌ2Ｏ3単体の検量線をひくことにより、マッピング分析にて求めた。
【００４４】
はんだ付け性は、２mm□のランドを溶融はんだ（Ｓｎ−Ｐｂはんだ）にディッピングすることにより評価した。
電極固着強度は、はんだ付け性を評価した２mm□ランドにＬ字型のリード線をＳｎ−Ｐｂはんだを用いてはんだ付けした後、引張り試験を行い、破壊するときの値を電極固着強度とした。
抗折強度は、短冊状の試料について、３点曲げ試験を行って測定した。
なお、上記電極固着強度及び抗折強度の測定は、島津製オートグラフを用いて行った。
【００４５】
また、表１における特性の評価項目の判断基準は以下の通りである。
（はんだ付け性）
はんだ付け性については、ランドのはんだ濡れ面積がランド面積の９５％以上の場合を良好（○）、９５％未満の場合を不良（×）として評価した。
（電極固着強度）
また、電極固着強度については、ランドにＬ字型のリード線をＳｎ−Ｐｂはんだを用いてはんだ付けした後の引張り試験の破壊時の値が２０Ｎ／２mm□（５Ｎ／mm2）以上の場合を良好（○）、２０Ｎ／２mm□（５Ｎ／mm2）未満の場合を不良（×）として評価した。
（抗折強度）
また、抗折強度については、３点曲げ試験の結果が２００ＭＰａ以上の場合をを良好（○）、２００ＭＰａ未満の場合を不良（×）として評価した。
【００４６】
表１から明らかなように、本願発明の実施形態にかかる試料については、はんだ付け性、電極固着強度、及び抗折強度のいずれについても良好な結果が得られている。すなわち、本願発明によれば、セラミックスの含有割合が高く、機械的強度に優れたガラス含有絶縁層の表面にガラスを偏析させることによって、固着強度が大きく、はんだ付け性に優れた電極を備えた多層基板を効率よく製造することが可能になる。
【００４７】
なお、表１には示していないが、ガラス含有絶縁層の、焼成前のガラス成分含有量が６０体積％以下の場合において、焼成後のガラス含有絶縁層の表面から１μmのガラス成分含有率が６０体積％未満になると、電極固着強度が低下する傾向が認められた。
【００４８】
また、ガラス含有絶縁層の、焼成前のガラス成分含有量が６０体積％以下で、かつ、焼成後のガラス含有絶縁層の表面から１μmのガラス成分含有率が６０体積％以上である場合にも、電極ペーストとして、ガラス成分を含むものを用いた場合は、電極のはんだ付け性が低下する傾向が認められた。したがって、電極ペーストとしてはガラス成分を含有しないものを用いることが望ましい。
【００４９】
なお、上記実施形態では、焼成条件を調整することにより、ガラス含有絶縁層の表面のガラス成分含有率を異ならせるようにした場合を例にとって説明したが、ガラス組成やガラス作製条件、あるいはグリーンシートの圧着条件などを調整することによっても、ガラス含有絶縁層の表面のガラス成分含有率を制御することが可能である。
【００５０】
なお、本願発明は、上記実施形態に限定されるものではなく、ガラス含有絶縁層を構成する材料の種類や組成、ガラス含有絶縁層中のガラス成分含有率、ガラス含有絶縁層表面のガラス成分含有率、電極を構成する導電成分の種類、具体的な焼成条件などに関し、発明の要旨の範囲内において、種々の応用、変形を加えることが可能である。
【００５１】
【発明の効果】
上述のように、本願発明（請求項１）の多層基板の製造方法は、グリーンシート中のガラス成分含有率、ガラス組成、ガラス作製条件、及びグリーンシートの圧着条件の少なくとも一つを調整するとともに、表面に電極形成用の電極ペーストを付与したグリーンシートを積層、圧着して形成した積層圧着体を、４００℃までは昇温速度１．５℃／ｍｉｎ、４００℃〜９００℃の範囲は昇温速度５℃／ｍｉｎ〜６０℃／ｍｉｎ、９００℃で５ｍｉｎ〜６０ｍｉｎ保持の焼成条件で熱処理して、グリーンシート及び電極ペーストを焼成するとともに、ガラス含有絶縁層の表面に偏析するガラス成分により電極をガラス含有絶縁層の表面に結合させる工程を経て多層基板を製造するようにしているので、電極固着強度及び抗折強度が大きく、しかも、電極のはんだ付け性に優れた多層基板を確実に製造することができる。
【００５２】
また、本願発明の多層基板の製造方法においては、機械的強度の低下を招かないように、６０体積％以下のガラス成分を含むグリーンシートを用いる一方において、グリーンシート中のガラス成分含有率、ガラス組成、ガラス作製条件、及びグリーンシートの圧着条件の少なくとも一つを調整することにより、電極が配設されるべきガラス含有絶縁層の表面から深さ方向１μmの範囲におけるガラス成分含有率が６０〜９０体積％となるようにしているので、ガラス含有絶縁層の表面のみガラス成分含有率を高めて、電極固着強度を向上させることができるようになるとともに、ガラス含有絶縁層全体としてのガラス成分含有率が高くなりすぎることを防止して、抗折強度を高く保つことができるようになり、本願発明を実効あらしめることが可能になる。
また、積層圧着体を焼成するにあたって、上述の無収縮工法を適用し、４００℃までは昇温速度１．５℃／ｍｉｎ、４００℃〜９００℃の範囲は昇温速度５℃／ｍｉｎ〜６０℃／ｍｉｎ、９００℃で５ｍｉｎ〜６０ｍｉｎ保持の焼成条件で焼成を行うことにより、平面方向の収縮がなく、しかも、電極固着強度が大きく、かつ、抗折強度やはんだ付け性にも優れた多層基板を製造することが可能になり、このようにして製造される多層基板を用いることにより、実装部品が所望の位置に確実に実装されたハイブリッドＩＣなどの電子部品を効率よく製造することが可能になる。
【００５３】
また、本願発明においては、ガラス含有絶縁層となるグリーンシートとして、ガラスとその他の種々の絶縁材料を配合した材料からなるグリーンシートを用いることが可能であるが、種々の電気的特性、機械的特性を実現しようとした場合、請求項２のように、ガラス・セラミック系材料からなるグリーンシートを用いることが望ましく、その場合においても、上述のような本願発明の効果を得ることができる。
【００５４】
また、本願発明においては、電極材料として、種々の材料を用いることが可能であるが、請求項３の多層基板の製造方法のように、電極ペーストとして、Ａｇを主たる導電成分とする電極ペーストを用いて、電極を形成することにより、電極のガラス含有絶縁層への固着強度が高く、しかも低抵抗の電極を備えた多層基板を効率よく製造することが可能になり、本願発明をさらに実効あらしめることができる。
【００５５】
また、請求項４の多層基板の製造方法のように、Ａｇを主たる導電成分とする電極ペーストとして、ガラスを含まない電極ペーストを用いることにより、はんだ付け性に優れた電極を形成することが可能になり、本願発明をより実効あらしめることができる。なお、電極は、ガラス含有絶縁層の表面に偏析したガラス成分によりガラス含有絶縁層に結合されるので、電極固着強度は確保される。
【００５６】
また、請求項５の多層基板の製造方法のように、Ａｇを主たる導電成分とする電極ペーストとして、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、Ｚｎの少なくとも１種を含有する電極ペーストを用いることにより、さらなる電極固着強度の向上が期待できる。
【００５７】
また、請求項６の多層基板の製造方法のように、グリーンシートとして、結晶化ガラスを含有するグリーンシートを用いるようにした場合、ガラス含有絶縁層の機械的強度が大きく、ひいては、製品全体としての機械的強度の大きい、信頼性の高い多層基板を製造することが可能になり、本願発明をさらに実効あらしめることが可能になる。
【図面の簡単な説明】
【図１】 本願発明の一実施形態にかかる多層基板を用いたセラミック多層モジュールの要部を示す断面図である。
【図２】 本願発明の一実施形態にかかる多層基板の要部を示す断面図である。
【図３】 電極固着強度評価用の電極ランドパターンを示す平面図である。
【符号の説明】
１ セラミック多層モジュール
２ 多層基板
３ ビアホール
４ 電極（内部電極層）
５ 電極（表面導体層）
６ 厚膜抵抗体
７ チップ型コンデンサ
８ 半導体デバイス
９ ガラス含有絶縁層（絶縁体層）
１１ 電極（ランド）
１２ 基板用のグリーンシート
【発明の属する技術分野】
本願発明は、多層基板の製造方法に関し、詳しくは、低温焼成が可能なガラス含有材料を用いてなる多層基板の製造方法に関する。
【０００２】
【従来の技術】
電子機器の高機能化や小型化にともない、より多くの半導体ＩＣやその他の表面実装部品を回路基板上に実装することが必要になっている。そして、かかる要請に応えて、電極形成用の電極ペーストを塗布したセラミックグリーンシートを積層し、焼成することにより製造された種々のセラミック多層基板が開発され、広く実用されるに至っている。
【０００３】
また、近年、低温焼成が可能なガラス含有材料（例えば、ガラス・セラミック系材料）を用いてなる多層基板（低温焼成多層基板）が開発されている。
【０００４】
【発明が解決しようとする課題】
ところで、多層基板を製造するにあたり、電極形成用の電極ペーストとして、例えばＡｇ粉末を導電成分とするＡｇペーストなどが広く用いられている。
しかしながら、高強度の基板を得るためにセラミックを高い割合で含有させた基板に、Ａｇ粉もしくはＡｇ粉とケミカルボンド材と称される酸化物で構成されているＡｇペーストを付与して同時焼成した場合、セラミック層及び電極中のガラス成分の含有割合が低いため、十分な電極固着強度を得ることが困難であるのが実情である。
【０００５】
また、十分な電極固着強度を得るために、Ａｇペースト中にガラス成分を添加して、基板との濡れ性を向上させることにより、電極の固着強度を向上させる方法も考えられるが、この方法の場合、ガラス成分が電極表面に浮き上がって、電極のはんだ付け性を低下させるという問題点がある。
【０００６】
本願発明は、上記問題点を解決するものであり、セラミック層（ガラス含有絶縁層）への電極の固着強度が大きく、はんだ付け性が良好で、しかも抗折強度の大きい多層基板及びその製造方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本願発明（請求項１）の多層基板の製造方法は、
表面に電極が形成されたガラス含有絶縁層が、所定枚数積層された構造を有する多層基板の製造方法であって、
６０体積％以下のガラス成分を含むグリーンシートの表面に電極形成用の電極ペーストを付与する工程と、
前記電極ペーストを付与したグリーンシートを積層、圧着して、積層圧着体を形成する工程と、
前記積層圧着体を熱処理して、前記グリーンシート及び前記電極ペーストを焼成するとともに、ガラス含有絶縁層の表面に偏析するガラス成分により電極をガラス含有絶縁層の表面に結合させる工程と
を具備し、かつ、
前記電極が配設されたガラス含有絶縁層の表面から深さ方向１μmの範囲におけるガラス成分含有率が６０〜９０体積％になるように、グリーンシート中のガラス成分含有率、ガラス組成、ガラス作製条件、及びグリーンシートの圧着条件の少なくとも一つを調整するとともに、
前記積層圧着体を焼成するにあたっては、前記積層圧着体の両面又は片面に、前記積層圧着体の焼成温度では焼結しない無機系材料からなる拘束層を積層し、その状態で、４００℃までは昇温速度１．５℃／ｍｉｎ、４００℃〜９００℃の範囲は昇温速度５℃／ｍｉｎ〜６０℃／ｍｉｎ、９００℃で５ｍｉｎ〜６０ｍｉｎ保持の焼成条件で焼成を行い、その後、前記拘束層を除去すること
を特徴としている。
【０００８】
本願発明（請求項１）の多層基板の製造方法は、上述のように、グリーンシート中のガラス成分含有率、ガラス組成、ガラス作製条件、及びグリーンシートの圧着条件の少なくとも一つを調整するとともに、表面に電極形成用の電極ペーストを付与したグリーンシートを積層、圧着して形成した積層圧着体を、積層圧着体の両面又は片面に、積層圧着体の焼成温度では焼結しない無機系材料からなる拘束層を積層し、その状態で、４００℃まで は昇温速度１．５℃／ｍｉｎ、４００℃〜９００℃の範囲は昇温速度５℃／ｍｉｎ〜６０℃／ｍｉｎ、９００℃で５ｍｉｎ〜６０ｍｉｎ保持の焼成条件で熱処理し、グリーンシート及び電極ペーストを焼成するとともに、ガラス含有絶縁層の表面に偏析するガラス成分により電極をガラス含有絶縁層の表面に結合させる工程を経て多層基板を製造するようにしているので、電極固着強度及び抗折強度が大きく、しかも、電極のはんだ付け性に優れた多層基板を確実に製造することが可能になる。
なお、電極ペーストを付与したグリーンシートを積層、圧着して、積層圧着体を形成する工程とは、グリーンシートに形成されたビアホールを介して、各層の電極（電極ペースト）を接続させる場合をも含む広い概念である。
また、「６０体積％以下のガラス成分を含むグリーンシート」とは、グリーンシートを構成する無機成分中のガラス成分含有率が６０体積％以下であることを意味する概念である。
【０００９】
また、本願発明においては、機械的強度の低下を招かないように、６０体積％以下のガラス成分を含むグリーンシートを用いる一方において、グリーンシート中のガラス成分含有率、ガラス組成、ガラス作製条件、及びグリーンシートの圧着条件の少なくとも一つを調整することにより、電極が配設されるべきガラス含有絶縁層の表面から深さ方向１μmの範囲におけるガラス成分含有率が６０〜９０体積％となるようにしているので、ガラス含有絶縁層の表面のみガラス成分含有率を高めて、電極固着強度を向上させることが可能になるとともに、ガラス含有絶縁層全体としてのガラス成分含有率が高くなりすぎることを防止して、抗折強度を高く保つことが可能になり、本願発明を実効あらしめることが可能になる。
【００１０】
また、積層圧着体を焼成するにあたって、上述の、積層圧着体を、積層圧着体の両面又は片面に、積層圧着体の焼成温度では焼結しない無機系材料からなる拘束層を積層し、その状態で熱処理を行った後、拘束層を除去する無収縮工法を適用し、４００℃までは昇温速度１．５℃／ｍｉｎ、４００℃〜９００℃の範囲は昇温速度５℃／ｍｉｎ〜６０℃／ｍｉｎ、９００℃で５ｍｉｎ〜６０ｍｉｎ保持の焼成条件で焼成を行うことにより、平面方向の収縮がなく、しかも、電極固着強度が大きく、かつ、抗折強度やはんだ付け性にも優れた多層基板を製造することが可能になり、このようにして製造される多層基板を用いることにより、実装部品が所望の位置に確実に実装されたハイブリッドＩＣなどの電子部品を効率よく製造することが可能になる。
【００１１】
また、請求項２の多層基板の製造方法は、前記６０体積％以下のガラス成分を含むグリーンシートが、ガラス・セラミック系材料を用いたグリーンシートであることを特徴としている。
【００１２】
本願発明においては、ガラス含有絶縁層となるグリーンシートとして、ガラスとその他の種々の絶縁材料を配合した材料からなるグリーンシートを用いることが可能であるが、種々の電気的特性、機械的特性を実現しようとした場合、ガラスとセラミックを含有するガラス・セラミック系材料からなるグリーンシートを用いることが望ましく、その場合においても、上述のような本願発明の作用が確実に奏される。
【００１３】
また、請求項３の多層基板の製造方法は、前記電極を形成するための電極ペーストとして、Ａｇを主たる導電成分とする電極ペーストを用いることを特徴としている。
【００１４】
本願発明においては、電極材料として、種々の材料を用いることが可能であるが、電極ペーストとして、Ａｇを主たる導電成分とする電極ペーストを用いて、電極を形成することにより、ガラス含有絶縁層への固着強度が高く、しかも低抵抗の電極を備えた多層基板を効率よく製造することが可能になる。
【００１５】
また、請求項４の多層基板の製造方法は、前記Ａｇを主たる導電成分とする電極ペーストとして、ガラスを含まない電極ペーストを用いることを特徴としている。
【００１６】
Ａｇを主たる導電成分とする電極ペーストとして、ガラスを含まない電極ペーストを用いることにより、低抵抗で、はんだ付け性に優れた電極を形成することが可能になり、本願発明をより実効あらしめることができる。
【００１７】
また、請求項５の多層基板の製造方法は、前記Ａｇを主たる導電成分とする電極ペーストとして、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、Ｚｎの少なくとも１種を含有する電極ペーストを用いることを特徴としている。
【００１８】
前記Ａｇを主たる導電成分とする電極ペーストとして、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、Ｚｎの少なくとも１種を含有する電極ペーストを用いることにより、さらなる電極固着強度の向上が期待できる。
【００１９】
また、請求項６の多層基板の製造方法は、前記グリーンシートとして、結晶化ガラスを含むグリーンシートを用いることを特徴としている。
【００２０】
グリーンシートとして、結晶化ガラスを含有するグリーンシートを用いることにより、ガラス含有絶縁層の機械的強度が大きく、ひいては、製品全体としての機械的強度の大きい、信頼性の高い多層基板を製造することが可能になり、本願発明をさらに実効あらしめることが可能になる。
【００２１】
【発明の実施の形態】
以下、本願発明の実施形態を示して、その特徴とするところをさらに詳しく説明する。
なお、この実施形態では、図１に示すような多層基板を例にとって説明する。
【００２２】
図１の多層基板２は、その上側主面に、厚膜抵抗体６、チップ型コンデンサ７、及び半導体デバイス８などが実装された構造を有する多層モジュール１に向けられるものである。この多層基板２は、図１に示すように、ガラス含有絶縁層（絶縁体層）９と電極（内部電極層）４が積層された多層構造を有しており、各層の内部電極層４は、ガラス含有絶縁層（絶縁体層）９に設けられたビアホール３によって電気的に接続されている。
【００２３】
また、内部電極層４は、例えば、インダクタ、コンデンサなどの受動素子を構成する電極、あるいは、受動素子、グランド、内部の厚膜抵抗体６などを電気的に接続する配線の役割を果たしている。
【００２４】
また、多層基板２の上下両主面には、電極（表面導体層）５が形成されている。電極（表面導体層）５は、多層基板２の上側の主面では、チップ型コンデンサ７、半導体デバイス８などの実装部品と多層基板２とを接続するためのランドとして、あるいは厚膜抵抗体６を他の素子に接続するための配線として機能する。また、多層基板２の下側の主面では、多層基板２（多層モジュール１）をマザーボードなどに接続するための入出力端子としての機能を果たしている。
【００２５】
以下、図１に示す多層基板の製造方法について説明する。
［多層基板用のグリーンシートの作製］
まず、多層基板の製造に用いたグリーンシートの作製方法について以下に説明する。
【００２６】
(1)まず、ＳｉＯ2、ＣａＯ、Ａｌ2Ｏ3、Ｂ2Ｏ3からなるガラス粉末とアルミナ（Ａｌ2Ｏ3）粉末を用意し、これらを表１に示すような比率で混合する。
なお、ガラス粉末としては、上記のような結晶化ガラス粉末以外のガラス粉末、例えば、Ｂ2Ｏ3−ＳｉＯ2系のガラス粉末を用いることも可能であり、また、Ａｌ2Ｏ3粉末以外にも、ＺｒＯ2粉末、スピネル粉末などの他のセラミック粉末を用いることも可能である。
【００２７】
(2)次に、配合された原料粉末（ガラス・セラミック系原料粉末）に、有機バインダー及びトルエン（溶媒）を添加、混合し、ボールミルにより十分に混練して均一に分散させた後、減圧下で脱泡処理することにより原料スラリーを調製する。
なお、バインダー、溶媒、可塑剤などの有機ビヒクルの構成成分や組成については、特に制約はなく、種々のものを用いることが可能である。
【００２８】
(3)それから、原料スラリーを、例えばドクターブレードを用いたキャスティング法により、フィルム上にシート成形して、例えば、０．１mm厚のグリーンシートを作製する。
【００２９】
(4)次に、このグリーンシートを乾燥させた後、フィルムから剥離し、これを所定の寸法に打ち抜いて、多層基板製造用のグリーンシートを得る。
【００３０】
［拘束層用のグリーンシートの作製］
次に、無収縮工法に用いるための、拘束層用のグリーンシートの製造方法について説明する。
なお、拘束層用のグリーンシートとは、上述の多層基板用のグリーンシートの焼成工程では焼結しない無機系材料を主成分とするグリーンシートであり、多層基板を構成するグリーンシートの積層圧着体の両面又は片面に積層され、その状態で焼成を行った後、除去されることになる層として機能するものである。
【００３１】
(1)まず、Ａｌ2Ｏ3粉末を用意し、有機バインダー及びトルエン（溶媒）を添加混合して、ボールミルにより十分に混練し、均一に分散させて減圧下で脱泡処理することにより原料スラリーを調製する。
なお、バインダー、溶媒、可塑剤などの有機ビヒクルの構成成分や組成については、特に制約はなく、種々のものを用いることが可能である。
【００３２】
(2)それから、原料スラリーを、例えばドクターブレードを用いたキャスティング法により、フィルム上にシート成形して、例えば、０．１mm厚のグリーンシートを作製する。
【００３３】
(3)次に、このグリーンシートを乾燥させた後、フィルムから剥離し、これを所定の寸法に打ち抜いて、拘束層用のグリーンシートを得る。
【００３４】
［多層基板の作製］
次に、多層基板の製造方法について説明する。
(1)まず、ガラス含有絶縁層（絶縁体層）用のグリーンシートにビアホール用の孔を形成し、孔に導体ペーストや導体粉を充填してビアホールを形成する。
【００３５】
(2)その後、各グリーンシート上に、インダクタ、キャパシタなどの受動素子を形成するための電極（ランド）や所定の配線パターンなどを形成するための電極ペースト（この実施形態ではＡｇを導電成分とする電極ペースト）をスクリーン印刷などの方法によって所定のパターンとなるように印刷、形成するとともに、必要に応じて、厚膜抗体を形成するための抵抗体材料ペーストをスクリーン印刷などの方法によって印刷、形成する。
なお、この実施形態では、電極ペーストとしてＡｇを導電成分とする電極ペーストを用いているが、電極ペーストの種類に特別の制約はなく、Ａｇ／Ｐｔ粉末やＡｇ／Ｐｄ粉末などを導電成分とする電極ペーストなど、種々の電極ペーストを用いることが可能である。
【００３６】
(3)そして、得られたグリーンシートをそれぞれ所定枚数積層するとともに、その積層体の上下両面側に、上述のようにして作製した拘束層用のグリーンシートを所定枚数積層した後、圧着し、積層圧着体を形成する。
【００３７】
(4)次に、上記積層圧着体を、必要に応じて、適当な大きさに切断したり、あるいは分割溝を形成したりした後、例えば、８００〜１１００℃程度の温度条件で焼成する。その後、拘束層を除去することにより、図２に示すような多層基板２が得られる。なお、図２において、図１と同一符号を付した部分は、図１と同一の部分を示している。
【００３８】
(5)それから、多層基板２にチップコンデンサ７や半導体デバイス８などの実装部品を搭載することによって、図１に示すようなセラミック多層モジュール１が得られる。
上述の多層基板の製造方法によれば、ガラス含有絶縁層への固着強度の大きい電極を備え、しかも、抗折強度及びはんだ付け性に優れた多層基板を効率よく製造することができる。
【００３９】
［特性評価用の試料の作製］
上述のようにして作製した基板用のグリーンシートを複数枚積層するとともに、その上下両面側から挟み込むように、拘束層用のグリーンシートを複数枚積層し、圧着することにより積層圧着体を形成した後、４００℃までは１．５℃／ｍｉｎの速度で昇温し、４００℃〜９００℃までは５℃／ｍｉｎ〜６０℃／ｍｉｎで昇温し、９００℃で５ｍｉｎ〜６０ｍｉｎ保持の焼成条件で焼成を行った後、拘束層を除去することにより、特性評価用の試料を得た。
すなわち、この実施形態では、上述のように焼成条件（４００℃から９００℃までの昇温速度、及び９００℃での保持時間）を調整することにより、ガラス含有絶縁層の表面のガラス成分含有率を異ならせるようにした。
【００４０】
なお、電極固着強度及びはんだ付け性を調べるための試料としては、特に、図３に示すように、２mm□の電極（ランド）１１を形成した基板用のグリーンシート１２を表層に配置し、下層に電極（ランド）の形成されていない基板用のグリーンシートを複数枚積層し、圧着成形した後、成形体を上記と同様の焼成条件で焼成することにより評価用の試料を作製した。
【００４１】
［特性の評価］
上述のようにして作製した評価用の試料について、ガラス成分含有率、はんだ付け性、電極固着強度、抗折強度などの特性を調べた。
その結果を表１に示す。
【００４２】
【表１】
表１において、試料番号に＊印を付したものは本願発明の範囲外のものである。
表１の表面から１μmのガラス成分含有率は、ガラス成分（Ｃａ）単体とＡｌ2Ｏ3単体の検量線をひくことにより、マッピング分析にて求めた。
【００４４】
はんだ付け性は、２mm□のランドを溶融はんだ（Ｓｎ−Ｐｂはんだ）にディッピングすることにより評価した。
電極固着強度は、はんだ付け性を評価した２mm□ランドにＬ字型のリード線をＳｎ−Ｐｂはんだを用いてはんだ付けした後、引張り試験を行い、破壊するときの値を電極固着強度とした。
抗折強度は、短冊状の試料について、３点曲げ試験を行って測定した。
なお、上記電極固着強度及び抗折強度の測定は、島津製オートグラフを用いて行った。
【００４５】
また、表１における特性の評価項目の判断基準は以下の通りである。
（はんだ付け性）
はんだ付け性については、ランドのはんだ濡れ面積がランド面積の９５％以上の場合を良好（○）、９５％未満の場合を不良（×）として評価した。
（電極固着強度）
また、電極固着強度については、ランドにＬ字型のリード線をＳｎ−Ｐｂはんだを用いてはんだ付けした後の引張り試験の破壊時の値が２０Ｎ／２mm□（５Ｎ／mm2）以上の場合を良好（○）、２０Ｎ／２mm□（５Ｎ／mm2）未満の場合を不良（×）として評価した。
（抗折強度）
また、抗折強度については、３点曲げ試験の結果が２００ＭＰａ以上の場合をを良好（○）、２００ＭＰａ未満の場合を不良（×）として評価した。
【００４６】
表１から明らかなように、本願発明の実施形態にかかる試料については、はんだ付け性、電極固着強度、及び抗折強度のいずれについても良好な結果が得られている。すなわち、本願発明によれば、セラミックスの含有割合が高く、機械的強度に優れたガラス含有絶縁層の表面にガラスを偏析させることによって、固着強度が大きく、はんだ付け性に優れた電極を備えた多層基板を効率よく製造することが可能になる。
【００４７】
なお、表１には示していないが、ガラス含有絶縁層の、焼成前のガラス成分含有量が６０体積％以下の場合において、焼成後のガラス含有絶縁層の表面から１μmのガラス成分含有率が６０体積％未満になると、電極固着強度が低下する傾向が認められた。
【００４８】
また、ガラス含有絶縁層の、焼成前のガラス成分含有量が６０体積％以下で、かつ、焼成後のガラス含有絶縁層の表面から１μmのガラス成分含有率が６０体積％以上である場合にも、電極ペーストとして、ガラス成分を含むものを用いた場合は、電極のはんだ付け性が低下する傾向が認められた。したがって、電極ペーストとしてはガラス成分を含有しないものを用いることが望ましい。
【００４９】
なお、上記実施形態では、焼成条件を調整することにより、ガラス含有絶縁層の表面のガラス成分含有率を異ならせるようにした場合を例にとって説明したが、ガラス組成やガラス作製条件、あるいはグリーンシートの圧着条件などを調整することによっても、ガラス含有絶縁層の表面のガラス成分含有率を制御することが可能である。
【００５０】
なお、本願発明は、上記実施形態に限定されるものではなく、ガラス含有絶縁層を構成する材料の種類や組成、ガラス含有絶縁層中のガラス成分含有率、ガラス含有絶縁層表面のガラス成分含有率、電極を構成する導電成分の種類、具体的な焼成条件などに関し、発明の要旨の範囲内において、種々の応用、変形を加えることが可能である。
【００５１】
【発明の効果】
上述のように、本願発明（請求項１）の多層基板の製造方法は、グリーンシート中のガラス成分含有率、ガラス組成、ガラス作製条件、及びグリーンシートの圧着条件の少なくとも一つを調整するとともに、表面に電極形成用の電極ペーストを付与したグリーンシートを積層、圧着して形成した積層圧着体を、４００℃までは昇温速度１．５℃／ｍｉｎ、４００℃〜９００℃の範囲は昇温速度５℃／ｍｉｎ〜６０℃／ｍｉｎ、９００℃で５ｍｉｎ〜６０ｍｉｎ保持の焼成条件で熱処理して、グリーンシート及び電極ペーストを焼成するとともに、ガラス含有絶縁層の表面に偏析するガラス成分により電極をガラス含有絶縁層の表面に結合させる工程を経て多層基板を製造するようにしているので、電極固着強度及び抗折強度が大きく、しかも、電極のはんだ付け性に優れた多層基板を確実に製造することができる。
【００５２】
また、本願発明の多層基板の製造方法においては、機械的強度の低下を招かないように、６０体積％以下のガラス成分を含むグリーンシートを用いる一方において、グリーンシート中のガラス成分含有率、ガラス組成、ガラス作製条件、及びグリーンシートの圧着条件の少なくとも一つを調整することにより、電極が配設されるべきガラス含有絶縁層の表面から深さ方向１μmの範囲におけるガラス成分含有率が６０〜９０体積％となるようにしているので、ガラス含有絶縁層の表面のみガラス成分含有率を高めて、電極固着強度を向上させることができるようになるとともに、ガラス含有絶縁層全体としてのガラス成分含有率が高くなりすぎることを防止して、抗折強度を高く保つことができるようになり、本願発明を実効あらしめることが可能になる。
また、積層圧着体を焼成するにあたって、上述の無収縮工法を適用し、４００℃までは昇温速度１．５℃／ｍｉｎ、４００℃〜９００℃の範囲は昇温速度５℃／ｍｉｎ〜６０℃／ｍｉｎ、９００℃で５ｍｉｎ〜６０ｍｉｎ保持の焼成条件で焼成を行うことにより、平面方向の収縮がなく、しかも、電極固着強度が大きく、かつ、抗折強度やはんだ付け性にも優れた多層基板を製造することが可能になり、このようにして製造される多層基板を用いることにより、実装部品が所望の位置に確実に実装されたハイブリッドＩＣなどの電子部品を効率よく製造することが可能になる。
【００５３】
また、本願発明においては、ガラス含有絶縁層となるグリーンシートとして、ガラスとその他の種々の絶縁材料を配合した材料からなるグリーンシートを用いることが可能であるが、種々の電気的特性、機械的特性を実現しようとした場合、請求項２のように、ガラス・セラミック系材料からなるグリーンシートを用いることが望ましく、その場合においても、上述のような本願発明の効果を得ることができる。
【００５４】
また、本願発明においては、電極材料として、種々の材料を用いることが可能であるが、請求項３の多層基板の製造方法のように、電極ペーストとして、Ａｇを主たる導電成分とする電極ペーストを用いて、電極を形成することにより、電極のガラス含有絶縁層への固着強度が高く、しかも低抵抗の電極を備えた多層基板を効率よく製造することが可能になり、本願発明をさらに実効あらしめることができる。
【００５５】
また、請求項４の多層基板の製造方法のように、Ａｇを主たる導電成分とする電極ペーストとして、ガラスを含まない電極ペーストを用いることにより、はんだ付け性に優れた電極を形成することが可能になり、本願発明をより実効あらしめることができる。なお、電極は、ガラス含有絶縁層の表面に偏析したガラス成分によりガラス含有絶縁層に結合されるので、電極固着強度は確保される。
【００５６】
また、請求項５の多層基板の製造方法のように、Ａｇを主たる導電成分とする電極ペーストとして、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、Ｚｎの少なくとも１種を含有する電極ペーストを用いることにより、さらなる電極固着強度の向上が期待できる。
【００５７】
また、請求項６の多層基板の製造方法のように、グリーンシートとして、結晶化ガラスを含有するグリーンシートを用いるようにした場合、ガラス含有絶縁層の機械的強度が大きく、ひいては、製品全体としての機械的強度の大きい、信頼性の高い多層基板を製造することが可能になり、本願発明をさらに実効あらしめることが可能になる。
【図面の簡単な説明】
【図１】 本願発明の一実施形態にかかる多層基板を用いたセラミック多層モジュールの要部を示す断面図である。
【図２】 本願発明の一実施形態にかかる多層基板の要部を示す断面図である。
【図３】 電極固着強度評価用の電極ランドパターンを示す平面図である。
【符号の説明】
１ セラミック多層モジュール
２ 多層基板
３ ビアホール
４ 電極（内部電極層）
５ 電極（表面導体層）
６ 厚膜抵抗体
７ チップ型コンデンサ
８ 半導体デバイス
９ ガラス含有絶縁層（絶縁体層）
１１ 電極（ランド）
１２ 基板用のグリーンシート
Claims (6)
- 表面に電極が形成されたガラス含有絶縁層が、所定枚数積層された構造を有する多層基板の製造方法であって、
６０体積％以下のガラス成分を含むグリーンシートの表面に電極形成用の電極ペーストを付与する工程と、
前記電極ペーストを付与したグリーンシートを積層、圧着して、積層圧着体を形成する工程と、
前記積層圧着体を熱処理して、前記グリーンシート及び前記電極ペーストを焼成するとともに、ガラス含有絶縁層の表面に偏析するガラス成分により電極をガラス含有絶縁層の表面に結合させる工程と
を具備し、かつ、
前記電極が配設されたガラス含有絶縁層の表面から深さ方向１μmの範囲におけるガラス成分含有率が６０〜９０体積％になるように、グリーンシート中のガラス成分含有率、ガラス組成、ガラス作製条件、及びグリーンシートの圧着条件の少なくとも一つを調整するとともに、
前記積層圧着体を焼成するにあたっては、前記積層圧着体の両面又は片面に、前記積層圧着体の焼成温度では焼結しない無機系材料からなる拘束層を積層し、その状態で、４００℃までは昇温速度１．５℃／ｍｉｎ、４００℃〜９００℃の範囲は昇温速度５℃／ｍｉｎ〜６０℃／ｍｉｎ、９００℃で５ｍｉｎ〜６０ｍｉｎ保持の焼成条件で焼成を行い、その後、前記拘束層を除去すること
を特徴とする多層基板の製造方法。 - 前記６０体積％以下のガラス成分を含むグリーンシートが、ガラス・セラミック系材料を用いたグリーンシートであることを特徴とする請求項１記載の多層基板の製造方法。
- 前記電極を形成するための電極ペーストとして、Ａｇを主たる導電成分とする電極ペーストを用いることを特徴とする請求項１または２記載の多層基板の製造方法。
- 前記Ａｇを主たる導電成分とする電極ペーストとして、ガラスを含まない電極ペーストを用いることを特徴とする請求項３記載の多層基板の製造方法。
- 前記Ａｇを主たる導電成分とする電極ペーストとして、Ｐｂ、Ｂｉ、Ｃｒ、Ｃｕ、Ｍｎ、Ｃｏ、Ｚｎの少なくとも１種を含有する電極ペーストを用いることを特徴とする請求項３又は４記載の多層基板の製造方法。
- 前記グリーンシートとして、結晶化ガラスを含むグリーンシートを用いることを特徴とする請求項１〜５のいずれかに記載の多層基板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000220186A JP3818030B2 (ja) | 2000-07-21 | 2000-07-21 | 多層基板の製造方法 |
| TW090115762A TW511442B (en) | 2000-07-21 | 2001-06-28 | Multilayered board and method for fabricating the same |
| EP01116439.9A EP1178713B1 (en) | 2000-07-21 | 2001-07-06 | Multilayered board and method for fabricating the same |
| US09/906,016 US6596382B2 (en) | 2000-07-21 | 2001-07-11 | Multilayered board and method for fabricating the same |
| CNB011328258A CN1178566C (zh) | 2000-07-21 | 2001-07-17 | 多层板及其制造方法 |
| KR10-2001-0043997A KR100439677B1 (ko) | 2000-07-21 | 2001-07-21 | 다층 기판 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000220186A JP3818030B2 (ja) | 2000-07-21 | 2000-07-21 | 多層基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002043758A JP2002043758A (ja) | 2002-02-08 |
| JP3818030B2 true JP3818030B2 (ja) | 2006-09-06 |
Family
ID=18714838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000220186A Expired - Lifetime JP3818030B2 (ja) | 2000-07-21 | 2000-07-21 | 多層基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6596382B2 (ja) |
| EP (1) | EP1178713B1 (ja) |
| JP (1) | JP3818030B2 (ja) |
| KR (1) | KR100439677B1 (ja) |
| CN (1) | CN1178566C (ja) |
| TW (1) | TW511442B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4544067B2 (ja) * | 2005-07-14 | 2010-09-15 | パナソニック株式会社 | 電子部品 |
| US20070060969A1 (en) * | 2005-09-15 | 2007-03-15 | Burdon Jeremy W | Implantable co-fired electrical feedthroughs |
| ATE528269T1 (de) * | 2006-08-18 | 2011-10-15 | Murata Manufacturing Co | Verfahren zur herstellung von keramikformkörpern |
| CN101884076B (zh) * | 2007-12-07 | 2012-09-19 | 株式会社村田制作所 | 叠层型电子部件 |
| US8178192B2 (en) | 2008-03-06 | 2012-05-15 | Ngk Insulators, Ltd. | Ceramic green sheet, ceramic green sheet laminate, production method of ceramic green sheet, and production method of ceramic green sheet laminate |
| JP2011035170A (ja) * | 2009-07-31 | 2011-02-17 | Olympus Corp | 多層積層回路 |
| WO2012132762A1 (ja) * | 2011-03-28 | 2012-10-04 | 株式会社村田製作所 | ガラスセラミック基板およびその製造方法 |
| CN103460822B (zh) * | 2011-04-04 | 2016-08-10 | 株式会社村田制作所 | 芯片元器件内置树脂多层基板及其制造方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4313900A (en) * | 1980-06-26 | 1982-02-02 | International Business Machines Corp. | Method of forming a ceramic article with a glassy surface |
| US4406844A (en) * | 1981-10-19 | 1983-09-27 | International Business Machines Corporation | Fabrication of semiconductor modules with ceramic substrates and detection of residual glass |
| US4752531A (en) * | 1985-03-25 | 1988-06-21 | E. I. Du Pont De Nemours And Company | Dielectric composition |
| JPH0634452B2 (ja) * | 1985-08-05 | 1994-05-02 | 株式会社日立製作所 | セラミツクス回路基板 |
| US4788046A (en) * | 1987-08-13 | 1988-11-29 | Ceramics Process Systems Corporation | Method for producing materials for co-sintering |
| JPH0619926B2 (ja) * | 1987-11-11 | 1994-03-16 | 株式会社日立製作所 | 回路基板とその製法 |
| JPH01232797A (ja) * | 1988-03-11 | 1989-09-18 | Narumi China Corp | セラミック多層回路基板 |
| JP2992958B2 (ja) * | 1989-04-17 | 1999-12-20 | 太平洋セメント株式会社 | 低温焼成多層配線基板用導体ペースト |
| JPH03102705A (ja) * | 1989-09-18 | 1991-04-30 | Murata Mfg Co Ltd | 誘電体磁器組成物 |
| US5102720A (en) * | 1989-09-22 | 1992-04-07 | Cornell Research Foundation, Inc. | Co-fired multilayer ceramic tapes that exhibit constrained sintering |
| US5070046A (en) * | 1989-10-19 | 1991-12-03 | E. I. Du Pont De Nemours And Company | Dielectric compositions |
| US5085720A (en) * | 1990-01-18 | 1992-02-04 | E. I. Du Pont De Nemours And Company | Method for reducing shrinkage during firing of green ceramic bodies |
| US5206190A (en) * | 1990-09-04 | 1993-04-27 | Aluminum Company Of America | Dielectric composition containing cordierite and glass |
| US5316985A (en) * | 1991-12-09 | 1994-05-31 | Aluminum Company Of America | Suppression of crystal growth in low dielectric inorganic composition using ultrafine alumina |
| JP2501740B2 (ja) * | 1992-12-09 | 1996-05-29 | 住友金属鉱山株式会社 | 低温焼成セラミックス基板 |
| JP3351043B2 (ja) * | 1993-09-10 | 2002-11-25 | 松下電器産業株式会社 | 多層セラミック基板の製造方法 |
| JP3467872B2 (ja) * | 1994-12-02 | 2003-11-17 | 株式会社村田製作所 | 多層セラミック基板の製造方法 |
| JPH09191063A (ja) * | 1996-01-10 | 1997-07-22 | Hitachi Ltd | 回路基板、その製造方法、電子デバイス実装体およびグリーンシート |
| JPH09199857A (ja) * | 1996-01-18 | 1997-07-31 | Hitachi Ltd | 回路基板、その製造方法、電子デバイス実装体、ペースト組成物およびグリーンシート |
| JP3780386B2 (ja) * | 1996-03-28 | 2006-05-31 | 株式会社村田製作所 | セラミック回路基板及びその製造方法 |
| JPH11335162A (ja) * | 1998-05-25 | 1999-12-07 | Murata Mfg Co Ltd | セラミック基板用組成物およびセラミック回路部品 |
| US6338893B1 (en) * | 1998-10-28 | 2002-01-15 | Ngk Spark Plug Co., Ltd. | Conductive paste and ceramic printed circuit substrate using the same |
| US6174829B1 (en) * | 1999-01-07 | 2001-01-16 | Advanced Ceramic X Corp. | Ceramic dielectric compositions |
| JP2008039439A (ja) * | 2006-08-02 | 2008-02-21 | Shimadzu Corp | 二次元マッピング分析装置 |
-
2000
- 2000-07-21 JP JP2000220186A patent/JP3818030B2/ja not_active Expired - Lifetime
-
2001
- 2001-06-28 TW TW090115762A patent/TW511442B/zh not_active IP Right Cessation
- 2001-07-06 EP EP01116439.9A patent/EP1178713B1/en not_active Expired - Lifetime
- 2001-07-11 US US09/906,016 patent/US6596382B2/en not_active Expired - Lifetime
- 2001-07-17 CN CNB011328258A patent/CN1178566C/zh not_active Expired - Lifetime
- 2001-07-21 KR KR10-2001-0043997A patent/KR100439677B1/ko not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6596382B2 (en) | 2003-07-22 |
| CN1336790A (zh) | 2002-02-20 |
| TW511442B (en) | 2002-11-21 |
| EP1178713B1 (en) | 2013-05-15 |
| JP2002043758A (ja) | 2002-02-08 |
| CN1178566C (zh) | 2004-12-01 |
| US20020029838A1 (en) | 2002-03-14 |
| KR20020008786A (ko) | 2002-01-31 |
| KR100439677B1 (ko) | 2004-07-12 |
| EP1178713A2 (en) | 2002-02-06 |
| EP1178713A3 (en) | 2005-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3407716B2 (ja) | 複合積層電子部品 | |
| KR100798263B1 (ko) | 마이크로파 어플리케이션에서의 ｌｔｃｃ 테이프를 위한후막 전도체 페이스트 조성물 | |
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| JP3818030B2 (ja) | 多層基板の製造方法 | |
| JP2001307547A (ja) | 導電性組成物およびそれを用いた印刷回路板 | |
| KR100617436B1 (ko) | Ｌｔｃｃ 테이프를 위한 후막 도체 페이스트 조성물 | |
| JP3785903B2 (ja) | 多層基板及びその製造方法 | |
| JPH0569319B2 (ja) | ||
| JP2007273914A (ja) | 配線基板および配線基板の製造方法 | |
| JP3119714B2 (ja) | 導体ペースト組成物および配線基板 | |
| JPH1116418A (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
| JP3666308B2 (ja) | 導電性ペーストおよびセラミック電子部品 | |
| JP2011029534A (ja) | 多層配線基板 | |
| JP4646362B2 (ja) | 導体組成物およびこれを用いた配線基板 | |
| JPH11284296A (ja) | 配線基板 | |
| JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
| JP3934910B2 (ja) | 回路基板 | |
| JP5230565B2 (ja) | 配線基板 | |
| JPS61278195A (ja) | 多層回路基板及びその製造方法 | |
| JP4762564B2 (ja) | 導体組成物及びこれを用いた配線基板とその製造方法 | |
| JPH0544838B2 (ja) | ||
| JPH06232528A (ja) | 混成集積回路基板及びその製法 | |
| JP2004296938A (ja) | 多層回路基板 | |
| JPS60169194A (ja) | ハイブリツド集積回路用基板 | |
| JPH02270393A (ja) | セラミック回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060605 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3818030 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |