JP3811323B2 - 量子細線の製造方法 - Google Patents
量子細線の製造方法 Download PDFInfo
- Publication number
- JP3811323B2 JP3811323B2 JP33969199A JP33969199A JP3811323B2 JP 3811323 B2 JP3811323 B2 JP 3811323B2 JP 33969199 A JP33969199 A JP 33969199A JP 33969199 A JP33969199 A JP 33969199A JP 3811323 B2 JP3811323 B2 JP 3811323B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor substrate
- forming
- quantum wire
- fine pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体基板上に量子サイズ効果を生じる程度の微小な半導体または金属からなる量子細線を形成する量子細線の製造方法に関する。
【０００２】
【従来の技術】
産業の基幹となったエレクトロニクスの進歩を支えてきた大規模集積回路(ＬＳＩ)は、微細化によって、大容量,高速動作,低消費電力等の性能を飛躍的に向上してきた。しかし、素子サイズが０.１μｍ以下になると、従来の素子による動作原理が限界に到達すると考えられている。そのため、新しい動作原理に基づいた新しい素子の研究が活発に行われている。この新しい素子としては、ナノメータサイズの量子ドットや量子細線と呼ばれる微細構造を有するものがある。上記ナノメータサイズの量子ドットは、種々の量子効果デバイスと共に、特にクーロンブロッケード現象を利用した単電子デバイスへの応用について、盛んに研究が行われている。また、上記ナノメータサイズの量子細線は、量子効果を利用した超高速トランジスタヘの応用が期待されている。
【０００３】
特に、上記ナノメータサイズの量子細線においては、半導体結晶中における電子の波長(ド・ブロイ波長)と同程度の幅の半導体層に電子を閉じ込めることによって、上記電子の自由度を制限し、これによって生じる量子化現象を利用した新しい動作原理に基づく半導体量子デバイスを作製する試みが行われている。すなわち、半導体層中における電子の波長は約１０ｎｍであるから、電子を幅１０ｎｍ程度の半導体の細線(量子細線)中に閉じ込めると、閉じ込められた電子は、この細線中をほとんど散乱を受けずに移動できるため、移動度が上昇することが理論的に導き出されている。
【０００４】
このような量子細線を平面上に多数配列した伝導層を作成し、この伝導層内の電子数をゲート電極の作用によって制御することによって、従来のトランジスタに比して高速性に優れた量子細線トランジスタを作製することができる。
【０００５】
従来、上記量子細線の製造方法として、次の(１),(２)の文献に記載されたものが提案されている。
(１) 特開平６−７７１８０号公報
図６(ａ)〜(ｃ)は、上記特開平６−７７１８０号公報に開示された「サイドウォール法により形成された細線状エッチングマスクを利用した量子細線の製造方法」を示す工程図である。
【０００６】
まず、図６(ａ)に示すように、ＧaＡsからなる被エッチング基板１１１上にレジスト１１２をパターニング形成し、さらにその上からプラズマ気相成長法(ＰＣＶＤ)によって膜厚５０ｎｍのＳiＯ2被膜１１３を形成する。
次に、図６(ｂ)に示すように、反応性イオンエッチングを行って、パターニングされたレジスト２の両側壁にＳiＯ2のサイドウォール１１４を形成する。
最後に、図６(ｃ)に示すように、上記レジスト１１２を除去した後、ＳiＯ2のサイドウォール１１４をマスクとして、ＧaＡsからなる被エッチング基板１１１を反応性イオンエッチングによってパターニングし、ＧaＡsからなる細線を形成する。
【０００７】
(２) 特開平８−２８８４９９号公報
図７(ａ)〜(ｇ)は、上記特開平８−２８８４９９号公報に開示された「２枚のＳiウェハ貼り合せおよびサイドウォール形成によるエッチングマスクを利用した量子細線の製造方法」を示す工程図である。
【０００８】
まず、図７(ａ)に示すように、Ｓi基板１２１上にドライエッチングによって凸部１２２を形成する。
続いて、図７(ｂ)に示すように、ＳiＯx系絶縁膜１２３を形成して、基板全体を平坦化する。
次に、図７(ｃ)に示すように、平坦化された基板全体の表裏を反転させ、別のＳi基板１２４にＳiＯx系絶縁膜１２３側を接触させて貼り合わせる。
次に、図７(ｄ)に示すように、Ｓi基板１２１をＳiＯx系絶縁膜１２３が露出するまでＣＭＰ(化学機械研磨)法によって研磨する。その結果、ＳiＯx系絶縁膜１２３に埋め込まれた状態で島状Ｓi層１２５が厚さ約１０ｎｍで残る。そして、熱ＣＶＤ(化学蒸着)法によって厚さ約１０ｎｍの不純物含有ポリシリコン層を形成後、レジストマスク(図示せず)を介して異方性エッチングすることによって、島状Ｓi層１２５の中央付近に加工端面が位置するポリシリコンパターン１６を形成する。
次に、図７(ｅ)に示すように、熱酸化処理によって、Ｓi露出部分１２５,１２６上に膜厚１〜１０ｎｍの熱酸化膜(ＳiＯx) １２７を形成する。次に、図７(ｆ)に示すように、エッチバックを行って、ポリシリコン１２６の加工端面に熱酸化膜１２７を残してサイドウォール１２８を形成する。
次に、図７(ｇ)に示すように、島状Ｓi層１２５に対して選択比を確保できる条件でウェット処理を行い、ポリシリコンパターン１２６を除去する。続いて、サイドウォール１２８を形成しているＳiＯxに対する選択比を確保できる条件で島状Ｓi層１２５をエッチングし、量子細線１２９を形成する。
【０００９】
また、本出願人により、「窒化膜により埋め込まれた段差部の側壁酸化膜の選択除去によるマスク形成,半導体選択成長および酸化による絶縁分離を利用した量子細線の製造方法」を提案している(特願平１１−０１９８６６号)。なお、この量子細線の製造方法は、この発明を理解しやすくするために説明するものであって、公知技術ではなく、従来技術ではない。
【００１０】
図８(ａ)〜(ｊ)は、上記特願平１１−０１９８６６号に記載された量子細線の製造方法を示す工程図である。
【００１１】
まず、図８(ａ)に示すように、半導体基板１３１上に第１酸化膜１３２を形成し、その上に第１窒化膜１３３を形成する。
次に、レジストパターンを介して(図示せず)異方性エッチングを行うことにより、図８(ｂ)に示すように、第１窒化膜１３３をパターニングする。
続いて、図８(ｃ)に示すように、第２酸化膜１３４を形成する。
次に、図８(ｄ)に示すように、第２窒化膜１３５を形成して、上記第１窒化膜間の凹部を埋め込み、続いて、図８(ｅ)に示すように、第２窒化膜１３５をエッチバックすることにより、段差上の第２酸化膜１３４を露出させる。
次に、図８(ｆ)に示すように、上記第１窒化膜１３３と第２窒化膜１３５をマスクとして、上記第１窒化膜１３３と第２窒化膜１３５とに挟まれて上記半導体基板１３１上面に対して垂直方向に延在する第２酸化膜１３４およびその第２酸化膜１３４下にある第１酸化膜１３２とをエッチングによって除去して、半導体基板１３１を露出させる溝１３７を形成する。
続いて、図８(ｇ)に示すように、第１窒化膜１３３および第２窒化膜１３５を除去する。
次に、図８(ｈ)に示すように、上記半導体基板１３１が露出している部分に量子細線１３８をエピタキシャル成長させる。
続いて、図８(ｉ)に示すように、第１酸化膜１３２および第２酸化膜１３４を除去する。
そして、図８(ｊ)に示すように、量子細線１３８の下部を酸化して、第３酸化膜１３９を形成し、上記量子細線１３８と半導体基板１３１とを分離することにより、周囲から完全に閉じ込められた量子細線１３８を形成する。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記文献(１)の量子細線の製造方法では、量子細線の幅を決定するサイドウォールをＣＶＤおよび反応性イオンエッチングで形成するため、必要とされる幅が１〜１０ｎｍの範囲の量子細線を安定して製造することが困難である。
【００１３】
また、上記文献(２)の量子細線の製造方法では、貼り合わせるための２枚のＳi基板１２１,１２４が必要であり、絶縁層１２３を介して２枚のＳi基板１２１,１２４の貼り合わせるという特殊な基板形成技術が必要となる。また、形成される量子細線１２９の高さは、レジストマスクを介してＳi基板１２１をドライエッチングするときの深さで決まるが、その場合におけるドライエッチングの深さをナノメータサイズで制御することは非常に困難であるという問題がある。また、量子細線１２９の幅はサイドウォール１２８の幅で決まるために、幅が１〜１０ｎｍの範囲の量子細線を安定して製造することが困難であるという問題もある。
【００１４】
また、上記特願平１１−０１９８６６号では、第１窒化膜１３３と第２窒化膜１３５とに挟まれて、垂直方向に延在する第２酸化膜１３４とその下にある第１酸化膜１３２をエッチングにより除去して、半導体基板１３１を露出させるという処理が非常に難しいという問題がある。また、第１窒化膜１３３の段差間の凹部を第２窒化膜１３５で埋め込む必要があるため、第１窒化膜１３３から成る段差パターン間の間隔が制限されたり、ダミーパターンの段差を形成する必要があったりするため、設計上、素子配置が制限されたりする。
【００１５】
そこで、この発明の目的は、一般的な成膜技術やリソグラフィー技術およびエッチング技術を用いて、ナノメータサイズの量子細線を容易に形成できると共に、低コスト,高歩留まりで生産性の高い量産に適した量子細線の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、第１の発明の量子細線の製造方法は、半導体基板表面に絶縁体からなる第１薄膜を形成する工程と、上記第１薄膜表面に酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜を形成する工程と、上記第２薄膜表面に半導体または絶縁体からなる第３薄膜を形成する工程と、上記第３薄膜をパターニングすることにより段差部を形成する工程と、少なくとも上記段差部の全面に被膜を形成する工程と、上記被膜を異方性エッチングすることにより上記段差部の側壁にサイドウォールを形成する工程と、上記サイドウォールを形成した後、上記段差部を選択的にエッチバックすることによりサイドウォールによるマスクを形成する工程と、上記サイドウォールによるマスクを用いて、上記第２薄膜を異方性エッチングすることにより微細パターンを形成する工程と、上記微細パターンを酸化用マスクとして選択酸化を行う工程と、上記選択酸化の工程の後、上記微細パターンを選択的に除去する工程と、上記微細パターンを選択的に除去することにより露出した上記第１薄膜を除去して、上記半導体基板を露出させる工程と、上記半導体基板の露出した領域上に量子細線をエピタキシャル成長させる工程とを有することを特徴としている。
【００１７】
上記量子細線の製造方法によれば、上記量子細線がエピタキシャル成長される箇所となる上記半導体基板の露出部を、一般的な成膜技術やリソグラフィ技術およびエッチング技術を用いて形成することによって、位置制御された量子細線の形成が可能である。また、上記量子細線の幅は、半導体基板の露出部の幅および量子細線のエピタキシャル成長時間により決定される。ここで、半導体基板の露出部の幅は、半導体または絶縁体からなる第３薄膜をパターニングすることにより形成された段差部の側壁に形成された上記被膜の膜厚により設定される。さらに、上記第２薄膜を異方性エッチングすることにより形成された微細パターンを酸化用マスクとして用いて選択酸化を行って、上記微細パターン下に導入されるバーズビークを利用することで、上記被膜の膜厚以下の半導体基板の露出部の幅を実現することも可能である。したがって、上記サイドウォールの幅を１〜１０ｎｍにするのは困難であっても、２０〜３０ｎｍの幅のサイドウォールは安定して作れ、それを用いて酸化により補足することによって、上記量子細線の幅を精密に制御することが可能となる。さらに、上記量子細線をエピタキシャル成長により形成するため、結晶性に優れ、大きさの均一性がよい量子細線を再現性よく形成できる。したがって、特殊な微細加工技術を用いることなく、一般的な成膜技術やリソグラフィー技術およびエッチング技術を用いて、ナノメータサイズの量子細線を容易に形成でき、製造コストを低減できると共に、高歩留まりで生産性の高い量産に適した量子細線の製造方法を実現できる。
【００１８】
また、第２の発明の量子細線の製造方法は、半導体基板表面に絶縁体からなる第１薄膜を形成する工程と、上記第１薄膜表面に酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜を形成する工程と、上記第２薄膜表面に半導体または絶縁体からなる第３薄膜を形成する工程と、上記第３薄膜をパターニングすることにより段差部を形成する工程と、少なくとも上記段差部の全面に被膜を形成する工程と、上記被膜を異方性エッチングすることにより上記段差部の側壁にサイドウォールを形成する工程と、上記サイドウォールを形成した後、上記段差部を選択的にエッチバックすることによりサイドウォールによるマスクを形成する工程と、上記サイドウォールによるマスクを用いて、上記第２薄膜を異方性エッチングすることにより微細パターンを形成する工程と、上記微細パターンをマスクとして上記第１薄膜および上記半導体基板を異方性エッチングすることにより、上記微細パターン下の上記半導体基板に突起部を形成する工程と、上記異方性エッチングにより上記突起部が形成された上記半導体基板を上記微細パターンを酸化用マスクとして、上記半導体基板の露出した領域を選択酸化する工程と、上記選択酸化の工程の後、上記微細パターンを選択的に除去する工程と、上記微細パターンを除去した後、上記第１薄膜を除去することにより上記半導体基板の上記突起部上面を露出させる工程と、上記半導体基板の上記突起部上面が露出した領域上に量子細線をエピタキシャル成長させる工程とを有することを特徴としている。
【００１９】
上記量子細線の製造方法によれば、上記第２薄膜を異方性エッチングすることにより形成された微細パターンをマスクとして、上記第１薄膜および半導体基板を異方性エッチングすることにより、半導体基板に突起部を形成する。その後、微細パターンをマスクとして選択酸化した後、微細パターンとその微細パターン下の第１薄膜を除去することより、半導体基板の突起部の上面を露出させて、半導体基板の突起部上面の露出した領域上に量子細線をエピタキシャル成長させる。そうして、選択酸化により半導体基板の突起部の両側壁に半導体酸化膜を形成することによって、突起部の上面の露出した領域の幅を制御性よく縮小できる。これにより、１０ｎｍ以下の幅の半導体基板の露出領域を、上記被膜の膜厚制御性に依らず、再現性よくかつ正確に形成でき、量子細線の加工精度と制御性を向上できる。
【００２０】
【００２１】
【００２２】
また、上記第１,第２の発明の量子細線の製造方法において、上記量子細線をエピタキシャル成長させた上記半導体基板を酸化することにより上記半導体基板と上記量子細線とを絶縁分離する工程を有することを特徴とする。
【００２３】
上記量子細線の製造方法によれば、上記酸化により形成された半導体酸化膜により、量子細線と半導体基板とを絶縁分離することによって、量子細線が絶縁膜により完全に周囲から分離されて量子化され、量子細線が１次元伝導を示すので、超高速な電気伝導が実現できる。また、同時に酸化により量子細線の断面積が縮小されるので、熱雑音の影響を軽減でき、量子化の効率を向上できる。
【００２４】
また、一実施形態の量子細線の製造方法は、上記第２薄膜がシリコンナイトライドからなることを特徴とする。
【００２５】
上記実施形態の量子細線の製造方法によれば、上記第２薄膜にシリコンナイトライドを用いることにより、第２薄膜が非常に良好な耐酸化用マスクとして作用するため、高い選択比をもつ選択酸化が可能である。また、量子細線を成長させるために半導体基板を露出させるとき、高い選択比でシリコンナイトライドからなる第２薄膜を容易に除去することが可能である。したがって、制御性よくかつ再現性よく量子細線を形成できる。
【００２６】
また、一実施形態の量子細線の製造方法は、上記第３薄膜がポリシリコンまたはアモルファスシリコンからなることを特徴とする。
【００２７】
上記実施形態の量子細線の製造方法によれば、上記第３薄膜をパターニングすることにより形成された段差部をエッチバックする工程において、上記第３薄膜にポリシリコンまたはアモルファスシリコンを用いることにより、下地(第２薄膜)および段差部の側壁の被膜の双方に対して、高い選択比をもって加工が可能である。また、この場合の被膜の形成方法として、段差部であるポリシリコンまたはアモルファスシリコンを酸化または窒化することも可能である。
【００２８】
また、一実施形態の量子細線の製造方法は、上記半導体基板が単結晶シリコンからなることを特徴とする。
【００２９】
上記実施形態の量子細線の製造方法によれば、高品質な結晶性を有する量子細線の成長表面が得られるので、結晶性のよい量子細線を形成でき、量子効率を向上できると共に、低コストで歩留まりのよい量子細線を形成できる。
【００３０】
【発明の実施の形態】
以下、この発明の量子細線の製造方法を図示の実施の形態により詳細に説明する。
【００３１】
（第１実施形態）
図１(a)〜(j)はこの発明の第１実施形態の量子細線の製造方法における各工程の基板断面図である。以下、図１(a)〜(j)に従って量子細線の製造方法を説明する。
【００３２】
まず、図１(ａ)に示すように、単結晶シリコン等の半導体基板１１の表面に、酸化またはＣＶＤ法等を用いて、膜厚３.５ｎｍの絶縁体からなる第１薄膜１２を形成する。続いて、ＣＶＤ法等によって、第１薄膜１２表面に膜厚３０ｎｍのシリコンナイトライド等の酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜１３を形成する。さらに続いて、ＣＶＤ法等によって、第２薄膜１３表面に膜厚５０ｎｍのポリシリコンやアモルファスシリコン等の半導体または絶縁体からなる第３薄膜１４を形成する。
【００３３】
次に、図１(ｂ)に示すように、レジストマスク(図示せず)を介して、異方性エッチングにより第３薄膜１４をパターニングして、段差部１４aを形成する。ここで、第３薄膜１４のエッチングは、形成された段差部１４aのエッジ(両側壁)が表面に対してほぼ垂直になるような条件で行う。
【００３４】
次に、図１(ｃ)に示すように、膜厚３０ｎｍの酸化膜等の被膜１５をＣＶＤ法等によって形成する。このとき、パターニングされた段差部１４aとして、ポリシリコンおよびアモルファスシリコンを用いている場合、酸化または窒化を用いて、被膜１５を形成することも可能である。その場合は、被膜１５は段差部１４aの上面および側面にのみ形成される(図示せず)。
【００３５】
次に、図１(ｄ)に示すように、上記被膜１５を異方性エッチングにより、段差部１４aの上面の被膜１５を除去し、段差部１４aの側壁部の被膜１５aのみが残るようにエッチバックを行う。
【００３６】
次に、図１(ｅ)に示すように、上記段差部１４aをエッチングにより、選択的に除去する。このエッチングは、下地であるシリコンナイトライド等の酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜１３および酸化膜等の被膜１５aに対して、高い選択比をもったエッチング条件でエッチングを行う。このエッチングによって、被膜１５aの膜厚に略等しい幅と、段差部１４aの膜厚に略等しい高さとを有するサイドウォールによるエッチングマスク１５bが形成される。
【００３７】
次に、図１(ｆ)に示すように、上記エッチングマスク１５bを介して、酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜１３をエッチングして、細線状の微細パターン１３aを形成する。このとき、微細パターン１３aのエッジ(両側壁)が表面に対してほぼ垂直になるようなエッチング条件で、かつ、酸化膜等の絶縁体からなる第１薄膜１２および単結晶シリコン等の半導体基板１１に対して、高い選択比を持つエッチング条件でエッチングを行う。
【００３８】
次に、シリコンナイトライド等の酸化種の拡散性が低い耐酸化性絶縁体からなる微細パターン１３aがない領域において、第１薄膜１２を除去した後、図１(ｇ)に示すように、微細パターン１３aを酸化用マスクとして、単結晶シリコン等の半導体基板１１を酸化して、半導体基板１１表面の微細パターン１３aのない領域のみに、膜厚約３０ｎｍの半導体酸化膜１６を形成する。なお、酸化前に行った第１薄膜１２の除去は、必ずしも行う必要はなく、そのまま第１薄膜１２を酸化してもよい。
【００３９】
次に、図１(ｈ)に示すように、上記微細パターン１３aをエッチングにより除去する。ここで、微細パターン１３aのエッチングは、半導体酸化膜１６および絶縁体からなる第１薄膜１２aに対して高い選択比を持った条件で行う。
【００４０】
次に、図１(ｉ)に示すように、酸化膜等の絶縁体からなる第１薄膜１２aをエッチングにより除去して、半導体基板１１表面を露出させる。ここで、半導体基板１１が露出した領域以外では、半導体酸化膜１６が半導体基板１１表面を被覆している。また、絶縁体からなる第１薄膜１２aが半導体基板１１の酸化膜である場合には、犠牲酸化膜としての役割も担うため、半導体基板１１の露出している領域は、後述する量子細線の成長に対して、平坦性および結晶性が良好な状態となっている。
【００４１】
次に、基板全体を高真空ＣＶＤ装置と同等の反応室(図示せず)内に設置する。そして、上記反応室内を１０-8Ｔorr程度の真空になるまで排気した後、基板温度を５５０〜６００℃程度にして、シラン(ＳiＨ4)ガスまたはジシラン(Ｓi2Ｈ6)ガス等の水素化物半導体材料ガスを供給し、そのガス分圧が１０-2Ｔorr以下になるように制御することによって、図１(ｊ)に示すように、半導体基板１１が露出している細線状の領域上に量子細線１７をエピタキシャル成長させる。なお、この量子細線１７は半導体に限らず、金属材料であっても差し障りない。
【００４２】
このように、上記量子細線１７がエピタキシャル成長される箇所となる半導体基板１１の露出部を、一般的な成膜技術やリソグラフィ技術およびエッチング技術を用いて形成することによって、位置制御された量子細線１７の形成が可能である。また、上記量子細線１７の幅は、半導体基板１１の露出部の幅および量子細線１１のエピタキシャル成長時間により決定され、半導体基板１１の露出部の幅は、半導体または絶縁体からなる第３薄膜１４をパターニングすることにより形成された段差部１４aの側壁に形成された被膜１５aの膜厚により設定される。さらに、上記第２薄膜１３を異方性エッチングすることにより形成された微細パターン１３aを酸化用マスクとして用いて選択酸化を行って、微細パターン１３a下に導入されるバーズビークを利用することで、被膜１５aの膜厚以下の半導体基板１１の露出部の幅を実現することも可能である。したがって、幅が２０〜３０ｎｍのエッチングマスク１５bを安定に作って、それを用いた酸化により補足することによって、上記量子細線１７の幅を精密に制御することが可能となる。さらに、上記量子細線１７をエピタキシャル成長により形成するため、結晶性に優れ、大きさの均一性がよい量子細線を再現性よく形成できる。
【００４３】
したがって、特殊な微細加工技術を用いることなく、一般的な成膜技術やリソグラフィー技術およびエッチング技術を用いて、ナノメータサイズの量子細線を容易に形成でき、製造コストを低減できると共に、高歩留まりで生産性の高い量産に適した量子細線の製造方法を実現することができる。
【００４４】
また、上記第２薄膜１３にシリコンナイトライドを用いることにより、第２薄膜１３が非常に良好な耐酸化用マスクとして作用するため、高い選択比をもつ選択酸化が可能である。また、量子細線１７を成長させるために半導体基板１１を露出させるとき、高い選択比でシリコンナイトライドからなる第２薄膜１３を容易に除去することが可能である。したがって、制御性よくかつ再現性よく、量子細線を形成できる。
【００４５】
また、上記第３薄膜１４をパターニングすることにより形成された段差部１４aをエッチバックする工程において、第３薄膜１４にポリシリコンまたはアモルファスシリコンを用いることにより、下地(第２薄膜１３)および段差部１４aの側壁の被膜１５の双方に対して、高い選択比をもって加工が可能である。
【００４６】
また、上記半導体基板１１が単結晶シリコンからなる場合、高品質な結晶性を有する量子細線の成長表面が得られるので、結晶性のよい量子細線１７を形成でき、量子効率を向上できると共に、低コストで歩留まりのよい量子細線を形成できる。
【００４７】
（第２実施形態）
この発明の第２実施形態では、半導体基板の露出幅の制御を、後述する半導体酸化膜の形成により、精密に制御することを可能とし、加工の制御性および正確性を向上させるものである。
【００４８】
図２(ａ)〜(ｋ)はこの第２実施形態の量子細線の製造方法における各工程の基板断面図である。以下、図２(ａ)〜(ｋ)に従って量子細線の製造方法を説明する。
【００４９】
まず、図２(ａ)に示すように、単結晶シリコン等の半導体基板２１の表面に、酸化またはＣＶＤ法等を用いて、膜厚３.５ｎｍの絶縁体からなる第１薄膜２２を形成する。続いて、ＣＶＤ法等によって、第１薄膜２２表面に膜厚３０ｎｍのシリコンナイトライド等の酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜２３を形成する。さらに続いて、ＣＶＤ法等によって、第２薄膜２３表面に膜厚５０ｎｍのポリシリコンやアモルファスシリコン等の半導体または絶縁体からなる第３薄膜２４を形成する。
【００５０】
次に、図２(ｂ)に示すように、レジストマスク(図示せず)を介して、異方性エッチングにより第３薄膜２４をパターニングして、段差部２４aを形成する。ここで、第３薄膜２４のエッチングは、形成された段差部２４aのエッジ(両側壁)が表面に対してほぼ垂直になるような条件で行う。
【００５１】
次に、図２(ｃ)に示すように、膜厚３０ｎｍの酸化膜等の被膜２５をＣＶＤ法等によって形成する。このとき、パターニングされた段差部２４aとして、ポリシリコンおよびアモルファスシリコンを用いている場合、酸化または窒化を用いて、被膜を形成することも可能である。その場合は、被膜はパターニングされた段差部２４aの上面および側面にのみ形成される(図示せず)。
【００５２】
次に、図２(ｄ)に示すように、上記被膜２５を異方性エッチングにより、段差部２４aの上面の被膜２５を除去し、段差部２４aの側壁部の被膜２５aのみが残るようにエッチバックを行う。
【００５３】
次に、図２(ｅ)に示すように、上記段差部２４aをエッチングにより、選択的に除去する。このエッチングは、下地である第２薄膜２３および酸化膜等の被膜２５に対して、高い選択比をもったエッチング条件でエッチングを行う。このエッチングによって、被膜２５の膜厚に略等しい幅と、段差部２４aの膜厚に略等しい高さとを有するサイドウォールによるエッチングマスク２５bが形成される。
【００５４】
次に、図２(ｆ)に示すように、上記エッチングマスク２５bを介して第２薄膜２３をエッチングして、細線状の微細パターン２３aを形成する。このとき、微細パターン２３aのエッジ(両側壁)が表面に対してほぼ垂直になるようなエッチング条件で、かつ、酸化膜等の絶縁体からなる第１薄膜２２および単結晶シリコン等の半導体基板２１に対して、高い選択比を持つエッチング条件でエッチングを行う。
【００５５】
次に、図２(ｇ)に示すように、上記微細パターン２３aをマスクとして、異方性エッチングにより、絶縁体からなる第１薄膜２２および半導体基板２１をエッチングして、細線状の突起部２１aを形成する。このとき、半導体基板２１は、深さ約１５ｎｍエッチングされるようにする。また、このエッチングは、絶縁体からなる微細パターン２３aに対して、十分に高い選択比を持ったエッチング条件で行う。
【００５６】
次に、図２(ｈ)に示すように、シリコンナイトライド等の酸化種の拡散性が低い耐酸化性絶縁体からなる微細パターン２３aを酸化用マスクとして、半導体基板２１を酸化して、半導体基板２１表面の微細パターン２３aのない領域および絶縁体からなる微細パターン２３a下の半導体基板２１の側壁部に、膜厚２０ｎｍの半導体酸化膜２６を形成する。これにより、絶縁体からなる微細パターン２３a下に形成される半導体基板２１の細線状の突起部２１aの幅が縮小される。この半導体酸化膜２６の酸化膜厚の設定により、半導体基板２１の突起部２１aの幅を精密に制御することが可能である。
【００５７】
次に、図２(ｉ)に示すように、上記微細パターン２３aをエッチングにより除去する。ここで、上記微細パターン２３aのエッチングは、半導体酸化膜２６および絶縁体からなる第１薄膜２２に対して高い選択比を持った条件で行う。
【００５８】
次に、図２(ｊ)に示すように、酸化膜等の絶縁体からなる第１薄膜２２をエッチングにより除去して、半導体基板２１の突起部２１a上面を露出させる。ここで、半導体基板２１が露出した領域以外では、半導体酸化膜２６が半導体基板２１表面を被覆している。また、絶縁体からなる第１薄膜２２aが半導体基板２１の酸化膜である場合には、犠牲酸化膜としての役割も担うため、突起部２１aの上面が露出する領域は、後述する量子細線の成長に対して、平坦性および結晶性が良好な状態となっている。
【００５９】
次に、基板全体を高真空ＣＶＤ装置と同等の反応室(図示せず)内に設置する。そして、上記反応室内を１０-8Ｔorr程度の真空になるまで排気した後、基板温度を５５０〜６００℃程度にして、シラン(ＳiＨ4)ガスまたはジシラン(Ｓi2Ｈ6)ガス等の水素化物半導体材料ガスを供給し、そのガス分圧が１０-2Ｔorr以下になるように制御することによって、図２(ｊ)に示すように、半導体基板２１の突起部２１a上面が露出している領域上に量子細線３７をエピタキシャル成長させる。なお、この量子細線３７は半導体に限らず、金属材料であっても差し障りない。
【００６０】
このように、上記第２薄膜２３を異方性エッチングすることにより形成された微細パターン２３aをマスクとして、第１薄膜２２および半導体基板２１を異方性エッチングして、半導体基板２１に細線状の突起部２１aを形成した後、微細パターン２３aをマスクとして選択酸化し、微細パターン２３aとその微細パターン２３a下の第１薄膜２２aを除去することより半導体基板２１の突起部２１a上面を露出させて、半導体基板２１の突起部２１aの上面の露出した領域に量子細線２７をエピタキシャル成長させることによって、選択酸化を行うと同時に、半導体基板２１の突起部２１aの上面の露出した領域の幅を制御性よく縮小できる。これにより、１０ｎｍ以下の幅の半導体基板２１の露出領域を、被膜２５の膜厚制御性に依らず、再現性よくかつ正確に形成でき、量子細線の加工精度と制御性を向上できる。
【００６１】
（第３実施形態）
上記第１,第２実施形態では、ともに量子細線を選択エピタキシャル成長を用いて形成している。ところが、選択エピタキシャル成長により良質な結晶性を持つ量子細線を形成するためには、清浄な半導体基板１１,２１表面を成長前に維持することが不可欠である。そのためには、成長を行う装置内雰囲気を質のよい超高真空にする必要があるため、スループットが低下し、生産性を低下させる可能性がある。そこで、この発明の第３実施形態では、選択エピタキシャル成長を用いることなく、量子細線を実現するものであり、低コストで、生産性の高い量子細線の形成が実現するものである。
【００６２】
図３(ａ)〜(j)はこの第３実施形態の量子細線の製造方法における各工程の基板断面図である。以下、図３(ａ)〜(j)に従って量子細線の製造方法を説明する。
【００６３】
まず、図３(ａ)に示すように、単結晶シリコン基板やＳＯＩ基板等の半導体基板５１の表面に、酸化またはＣＶＤ法等を用いて、膜厚３.５ｎｍの絶縁体からなる第１薄膜３２を形成する。続いて、ＣＶＤ法等によって、第１薄膜３２の表面に膜厚３０ｎｍのシリコンナイトライド等の酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜３３を形成する。さらに続いて、ＣＶＤ法等によって、第２薄膜３３の表面に膜厚５０ｎｍのポリシリコン,アモルファスシリコン等の半導体または絶縁体からなる第３薄膜３４を形成する。
【００６４】
次に、図３(ｂ)に示すように、レジストマスク(図示せず)を介して、異方性エッチングによって第３薄膜３４をパターニングして、段差部３４aを形成する。ここで、第３薄膜３４のエッチングは、形成された段差部３４aのエッジ(両側壁)が表面に対してほぼ垂直になるような条件で行う。
【００６５】
次に、図３(ｃ)に示すように、膜厚３０ｎｍの酸化膜等の被膜３５をＣＶＤ法等によって形成する。このとき、パターニングされた段差部３４aとして、ポリシリコンおよびアモルファスシリコンを用いている場合、酸化または窒化を用いて、被膜３５を形成することも可能である。その場合は、被膜３５が段差部３４aの上面および側面にのみ形成される(図示せず)。
【００６６】
次に、図３(ｄ)に示すように、上記被膜３５を異方性エッチングにより、段差部３４aの上面の被膜３５を除去し、段差部３４aの側壁部の被膜３５aのみが残るようにエッチバックを行う。
【００６７】
次に、図３(ｅ)に示すように、上記段差部３４aをエッチングにより、選択的に除去する。このエッチングは、下地である第２薄膜３３および酸化膜等の被膜３５に対して、高い選択比をもったエッチング条件でエッチングを行う。このエッチングによって、被膜３５の膜厚に略等しい幅と、段差部３４aの膜厚に略等しい高さとを有するサイドウォールによるエッチングマスク３５bを形成する。
【００６８】
次に、図３(ｆ)に示すように、上記エッチングマスク３５bを介して第２薄膜３３をエッチングして、微細パターン３３aを形成する。このとき、微細パターン３３aのエッジ(両側壁)が表面に対してほぼ垂直になるようなエッチング条件で、かつ、酸化膜等の絶縁体からなる第１薄膜３２aおよび単結晶シリコン等の半導体基板３１に対して高い選択比を持つエッチング条件でエッチングを行う。
【００６９】
次に、図３(ｇ)に示すように、上記微細パターン３３aをマスクとして、異方性エッチングにより、絶縁体からなる第１薄膜３２および半導体基板３１をエッチングして、細線状の突起部３１aを形成する。このとき、半導体基板３１は、深さ約１５ｎｍエッチングされるようにする。また、このエッチングは、絶縁体からなる第２薄膜３３に対して、十分に高い選択比をもったエッチング条件で行う。
【００７０】
次に、図３(ｈ)に示すように、シリコンナイトライド等の酸化種の拡散性が低い耐酸化性絶縁体からなる微細パターン３３aを酸化用マスクとして、半導体基板３１を酸化して、半導体基板３１表面の微細パターン３３aのない領域および微細パターン３３a下の突起部３１aの側壁部に、膜厚約２０ｎｍの半導体酸化膜３６を形成する。これにより、絶縁体からなる微細パターン３３a下に形成される細線状の突起部３１aの幅が縮小される。この半導体酸化膜３６の酸化膜厚の設定により、細線状の突起部３１aの幅を精密に制御することが可能である。また、半導体基板３１としてＳＯＩ基板を用いた場合には、半導体酸化膜３６の形成時に、埋め込み酸化膜を通しての酸化種の拡散により、埋め込み酸化膜半導体基板界面からの酸化が進行する。これにより、酸化膜半導体基板の高さも縮小することも可能である。
【００７１】
次に、図３(ｉ)に示すように、微細パターン３３aをエッチングにより除去する。ここで、微細パターン３３aのエッチングは、半導体酸化膜３６および絶縁体からなる第１薄膜３２に対して、高い選択比を持った条件で行う。
【００７２】
次に、図３(ｊ)に示すように、酸化膜等の絶縁体からなる第１薄膜３２をエッチングにより除去して、半導体基板３１の表面を露出させ、量子細線３７を形成する。ここで、半導体基板３１として、２５ｎｍ以下の膜厚のＳＯＩ基板を用いた場合には、周囲より完全に分離された量子細線を実現することも可能である。
【００７３】
このように、上記第２薄膜３３を異方性エッチングすることにより形成された微細パターン３３aをマスクとして、第１薄膜３２と半導体基板３１を異方性エッチングして、半導体基板３１に細線状の突起部３１aを形成した後、微細パターン３３aをマスクとして、半導体基板３１の突起部３１aを除く領域および突起部３１aの両側壁を選択酸化して、微細パターン３３a下に量子細線を形成することによって、選択酸化を行うと同時に、半導体基板３１の突起部３１a上面の露出した領域の幅を制御性よく縮小できる。これにより、１０ｎｍ以下の幅を有する量子細線を上記被膜３５の膜厚制御性に依らず、再現性よくかつ正確に形成でき、量子細線の加工精度と制御性を向上できる。
【００７４】
（第４実施形態）
上記第１,第２実施形態では、選択エピタキシャル成長を用いて量子細線を形成しているが、成長により形成された量子細線は、基板から分離されていないため、キャリアの閉じ込めによる量子現象の発現が困難であることが考えられる。そこで、この発明の第４実施形態では、周囲から分離された量子細線を実現すると共に、量子細線のサイズの縮小を精密に制御することを可能とするものである。
【００７５】
図４,図５はこの発明の第４実施形態の量子細線の製造方法における各工程の基板断面図である。
【００７６】
図４(ａ)は、第１実施形態により形成された量子細線を用いた場合について示しており、４１は量子細線、４２は半導体基板、４３は半導体酸化膜である。
【００７７】
まず、図４(ｂ)に示すように、半導体酸化膜４３を除去して、量子細線４１および半導体基板４２を露出させる。
【００７８】
次に、図４(ｃ)に示すように、量子細線４１および半導体基板４２を酸化する。このとき、半導体基板４２表面を酸化すると同時に、量子細線４１直下の領域においても、半導体酸化膜４３を形成する。これにより、量子細線４１が半導体基板４２により分離される。また、酸化により酸化膜４４を形成するため、量子細線４１の大きさを制御性よく縮小することも可能である。これにより、キャリア閉じ込めに必要な量子細線のサイズを容易に得ることができる。
【００７９】
また、図５(ａ)は、第２実施形態により形成された量子細線を用いた場合について示しており、５１は量子細線、５２は半導体基板、５３は半導体酸化膜である。
【００８０】
まず、図５(ｂ)に示すように、半導体酸化膜５３を除去して、量子細線５１および半導体基板５２を露出させる。
【００８１】
続いて、図５(ｃ)に示すように、量子細線５１および半導体基板５２を酸化する。このとき、半導体基板５２表面が酸化されると同時に、量子細線５１直下の領域においても、半導体酸化膜５３を形成する。これにより、量子細線５１が半導体基板５２により分離される。また、酸化により酸化膜５４が形成されるため、量子細線５１の大きさを制御性よく縮小することも可能である。これにより、キャリア閉じ込めに必要な量子細線のサイズを容易に得ることができる。なお、この第２実施形態の量子細線は、量子細線下の半導体基板の突起部の幅が狭いので、第１実施形態の量子細線よりもより容易に絶縁分離が達成できる。
【００８２】
このように、上記酸化により形成された半導体酸化膜４３,５３により、量子細線４４,５４と半導体基板４２,５２とを絶縁分離することによって、量子細線４４,５４が絶縁膜により完全に周囲から分離されて量子化されて、量子細線４４,５４が１次元伝導を示すので、超高速な電気伝導が実現できる。また、同時に酸化により量子細線４４,５４の断面積が縮小されるので、熱雑音の影響を軽減でき、量子化の効率を向上できる。
【００８３】
また、上記半導体基板４２,５２に単結晶シリコンを用いた場合、量子細線４４,５４の結晶性がよいと共に、酸化により量子細線４４,５４と半導体基板４２,５２とがシリコン酸化膜により絶縁分離されるために安定性に優れている。
【００８４】
上記第１〜第４実施形態では、量子細線の数を２としたが、量子細線の数は１または３以上であってもよい。
【００８５】
また、上記第１〜第４実施形態の量子細線の製造方法を用いて、優れた特性の量子効果デバイス(超高速トランジスタ,半導体メモリ等)を実現することができる。
【００８６】
【発明の効果】
以上より明らかなように、第１の発明の量子細線の製造方法によれば、半導体基板表面に絶縁体からなる第１薄膜を形成し、その第１薄膜の表面に酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜を形成した後、その第２薄膜の表面に半導体または絶縁体からなる第３薄膜を堆積し、その後、その第３薄膜をパターニングして段差部を形成し、少なくとも段差部の全面に被膜を形成した後、その被膜を異方性エッチングすることにより段差部の側壁にサイドウォールを形成して、上記段差部を選択的にエッチバックし、サイドウォールによるマスクを形成し、上記サイドウォールによるマスクを用いて、絶縁体からなる第２薄膜を異方性エッチングして、絶縁体からなる微細パターンを形成した後、上記絶縁体からなる微細パターンを酸化用マスクとして選択酸化を行って、上記絶縁体からなる微細パターンを選択的に除去すると共に、上記微細パターン下の第１薄膜を除去して、半導体基板を露出させ、上記半導体表面が露出した部分に量子細線をエピタキシャル成長させるので、従来から用いられているＳi基板等の半導体基板を用いて量子細線の形成が可能で、低コストで量子細線を形成できる。
【００８７】
また、半導体基板を１枚用いるだけなので、絶縁層を介した２枚のＳi基板の貼り合せという特殊な基板形成技術を必要とせず、容易にかつ低コストで量子細線を形成できる。また、半導体基板を露出させるときに、段差部間を埋め込む必要がないため、ダミーパターン等が必要なく、設計上の制約を減らすことが可能である。さらに、高アスペクト比の溝のエッチングが不要なため、容易に、再現性よく、均一な量子細線を形成することが可能である。
【００８８】
また、一般的な成膜技術,リソグラフィ技術およびエッチング技術等を用いて、上記量子細線を形成するので、位置および寸法の制御性,均一性に優れ、再現性がよいと共に、簡単な工程で低コストに量子細線を製造でき、高歩留まりで生産性に優れた量子細線の製造ができる。
【００８９】
また、第２の発明の量子細線の製造方法によれば、上記第１の量子細線の製造方法と同様にして、半導体基板上に絶縁体からなる第１薄膜、酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜、パターニングされた半導体または絶縁体からなる第３薄膜、被膜を形成後、その被膜を異方性エッチングして、段差部の側壁にサイドウォールを形成し、そのサイドウォールをマスクとして第２薄膜を異方性エッチングすることにより絶縁体からなる微細パターンを形成し、さらにこの微細パターンをマスクとして絶縁体からなる第１薄膜および半導体基板をエッチングした後、選択酸化を行った後、絶縁体からなる微細パターンと絶縁体からなる第１薄膜を除去して、半導体基板を露出させ、量子細線をエピタキシャル成長させるので、選択酸化時に、半導体基板の突起部の側壁にも側方から酸化が進むため、半導体基板の露出部の幅を制御性よく縮小可能で、加工精度を向上でき、再現性よく量子細線を製造できる。
【００９０】
【００９１】
また、上記第１,第２の発明の量子細線の製造方法において、上記量子細線を酸化して、量子細線と半導体基板とを絶縁分離することによって、量子細線内でキャリアが完全に閉じ込められ、効率的に量子化を引き起こすことができ、同時に量子細線の寸法を制御性よく縮小することが可能である。したがって、加工の正確性,再現性が向上し、高い歩留まりで量子細線を製造できる。
【００９２】
また、上記酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜として、シリコンナイトライドを用いることによって、半導体基板の選択酸化において選択性、量子細線成長前の除去の選択性に優れ、均一性,再現性よく、低コストで量子細線を製造できる。
【００９３】
また、上記半導体または絶縁体からなる第３薄膜として、ポリシリコンまたはアモルファスシリコンを用いることによって、パターニング時の加工精度が優れていると共に、段差部の側壁にサイドウォール被膜を形成した後の段差部を除去するときの選択性に優れている。また、上記被膜を形成するときに、酸化または窒化を利用することが可能であり、これにより膜厚１０ｎｍ以下の被膜形成においても均一性,制御性がよい。したがって、低コストで、均一性,再現性よく、制御性のよい量子細線を製造できる。
【００９４】
また、上記半導体基板に単結晶シリコンを用いることによって、量子細線の結晶性がよいと共に、酸化により量子細線と半導体基板との絶縁分離を行った場合、シリコン酸化膜により絶縁分離されるために安定性に優れており、低コストで、再現性よく高歩留まりな量子細線を製造できる。
【図面の簡単な説明】
【図１】 図１はこの発明の第１実施形態の量子細線の製造方法を示す基板断面図である。
【図２】 図２はこの発明の第２実施形態の量子細線の製造方法を示す基板断面図である。
【図３】 図３はこの発明の第３実施形態の量子細線の製造方法を示す基板断面図である。
【図４】 図４はこの発明の第４実施形態の量子細線の製造方法を示す基板断面図である。
【図５】 図５は上記第４実施形態の量子細線の製造方法を示す基板断面図である。
【図６】 図６は従来のサイドウォール法で形成したマスクを用いた量子細線の製造方法を示す工程図である。
【図７】 図７は従来の２枚のＳiウェハ貼り合せによる量子細線の製造方法を示す工程図である。
【図８】 図８は他の従来の量子細線の製造方法を示す工程図である。
【符号の説明】
１１,２１,３１,４２,５２…半導体基板、
１２,２２,３２…第１薄膜、
１３,２３,３３…第２薄膜、
１４,２４,３４…第３薄膜、
１５,２５,３５…被膜、
１６,２６,３６,４３,５３…半導体酸化膜、
１７,２７,３７,４１,５１…量子細線、
５４…酸化膜、
１１１…被エッチング基板、
１１２…レジスト、
１１３…ＳiＯ2被膜、
１１４…サイドウォール、
１２１…Ｓi基板、
１２２…凸部、
１２３…ＳiＯx系絶縁膜、
１２４…別のＳi基板、
１２５…島状Ｓi、
１２６…ポリシリコンパターン、
１２７…熱酸化膜、
１２８…サイドウォール、
１２９…量子細線、
１３１…半導体基板、
１３２…第１酸化膜、
１３３…第１窒化膜、
１３４…第２酸化膜、
１３５…第２窒化膜、
１３７…溝、
１３８…量子細線、
１３９…第３酸化膜。
【発明の属する技術分野】
この発明は、半導体基板上に量子サイズ効果を生じる程度の微小な半導体または金属からなる量子細線を形成する量子細線の製造方法に関する。
【０００２】
【従来の技術】
産業の基幹となったエレクトロニクスの進歩を支えてきた大規模集積回路(ＬＳＩ)は、微細化によって、大容量,高速動作,低消費電力等の性能を飛躍的に向上してきた。しかし、素子サイズが０.１μｍ以下になると、従来の素子による動作原理が限界に到達すると考えられている。そのため、新しい動作原理に基づいた新しい素子の研究が活発に行われている。この新しい素子としては、ナノメータサイズの量子ドットや量子細線と呼ばれる微細構造を有するものがある。上記ナノメータサイズの量子ドットは、種々の量子効果デバイスと共に、特にクーロンブロッケード現象を利用した単電子デバイスへの応用について、盛んに研究が行われている。また、上記ナノメータサイズの量子細線は、量子効果を利用した超高速トランジスタヘの応用が期待されている。
【０００３】
特に、上記ナノメータサイズの量子細線においては、半導体結晶中における電子の波長(ド・ブロイ波長)と同程度の幅の半導体層に電子を閉じ込めることによって、上記電子の自由度を制限し、これによって生じる量子化現象を利用した新しい動作原理に基づく半導体量子デバイスを作製する試みが行われている。すなわち、半導体層中における電子の波長は約１０ｎｍであるから、電子を幅１０ｎｍ程度の半導体の細線(量子細線)中に閉じ込めると、閉じ込められた電子は、この細線中をほとんど散乱を受けずに移動できるため、移動度が上昇することが理論的に導き出されている。
【０００４】
このような量子細線を平面上に多数配列した伝導層を作成し、この伝導層内の電子数をゲート電極の作用によって制御することによって、従来のトランジスタに比して高速性に優れた量子細線トランジスタを作製することができる。
【０００５】
従来、上記量子細線の製造方法として、次の(１),(２)の文献に記載されたものが提案されている。
(１) 特開平６−７７１８０号公報
図６(ａ)〜(ｃ)は、上記特開平６−７７１８０号公報に開示された「サイドウォール法により形成された細線状エッチングマスクを利用した量子細線の製造方法」を示す工程図である。
【０００６】
まず、図６(ａ)に示すように、ＧaＡsからなる被エッチング基板１１１上にレジスト１１２をパターニング形成し、さらにその上からプラズマ気相成長法(ＰＣＶＤ)によって膜厚５０ｎｍのＳiＯ2被膜１１３を形成する。
次に、図６(ｂ)に示すように、反応性イオンエッチングを行って、パターニングされたレジスト２の両側壁にＳiＯ2のサイドウォール１１４を形成する。
最後に、図６(ｃ)に示すように、上記レジスト１１２を除去した後、ＳiＯ2のサイドウォール１１４をマスクとして、ＧaＡsからなる被エッチング基板１１１を反応性イオンエッチングによってパターニングし、ＧaＡsからなる細線を形成する。
【０００７】
(２) 特開平８−２８８４９９号公報
図７(ａ)〜(ｇ)は、上記特開平８−２８８４９９号公報に開示された「２枚のＳiウェハ貼り合せおよびサイドウォール形成によるエッチングマスクを利用した量子細線の製造方法」を示す工程図である。
【０００８】
まず、図７(ａ)に示すように、Ｓi基板１２１上にドライエッチングによって凸部１２２を形成する。
続いて、図７(ｂ)に示すように、ＳiＯx系絶縁膜１２３を形成して、基板全体を平坦化する。
次に、図７(ｃ)に示すように、平坦化された基板全体の表裏を反転させ、別のＳi基板１２４にＳiＯx系絶縁膜１２３側を接触させて貼り合わせる。
次に、図７(ｄ)に示すように、Ｓi基板１２１をＳiＯx系絶縁膜１２３が露出するまでＣＭＰ(化学機械研磨)法によって研磨する。その結果、ＳiＯx系絶縁膜１２３に埋め込まれた状態で島状Ｓi層１２５が厚さ約１０ｎｍで残る。そして、熱ＣＶＤ(化学蒸着)法によって厚さ約１０ｎｍの不純物含有ポリシリコン層を形成後、レジストマスク(図示せず)を介して異方性エッチングすることによって、島状Ｓi層１２５の中央付近に加工端面が位置するポリシリコンパターン１６を形成する。
次に、図７(ｅ)に示すように、熱酸化処理によって、Ｓi露出部分１２５,１２６上に膜厚１〜１０ｎｍの熱酸化膜(ＳiＯx) １２７を形成する。次に、図７(ｆ)に示すように、エッチバックを行って、ポリシリコン１２６の加工端面に熱酸化膜１２７を残してサイドウォール１２８を形成する。
次に、図７(ｇ)に示すように、島状Ｓi層１２５に対して選択比を確保できる条件でウェット処理を行い、ポリシリコンパターン１２６を除去する。続いて、サイドウォール１２８を形成しているＳiＯxに対する選択比を確保できる条件で島状Ｓi層１２５をエッチングし、量子細線１２９を形成する。
【０００９】
また、本出願人により、「窒化膜により埋め込まれた段差部の側壁酸化膜の選択除去によるマスク形成,半導体選択成長および酸化による絶縁分離を利用した量子細線の製造方法」を提案している(特願平１１−０１９８６６号)。なお、この量子細線の製造方法は、この発明を理解しやすくするために説明するものであって、公知技術ではなく、従来技術ではない。
【００１０】
図８(ａ)〜(ｊ)は、上記特願平１１−０１９８６６号に記載された量子細線の製造方法を示す工程図である。
【００１１】
まず、図８(ａ)に示すように、半導体基板１３１上に第１酸化膜１３２を形成し、その上に第１窒化膜１３３を形成する。
次に、レジストパターンを介して(図示せず)異方性エッチングを行うことにより、図８(ｂ)に示すように、第１窒化膜１３３をパターニングする。
続いて、図８(ｃ)に示すように、第２酸化膜１３４を形成する。
次に、図８(ｄ)に示すように、第２窒化膜１３５を形成して、上記第１窒化膜間の凹部を埋め込み、続いて、図８(ｅ)に示すように、第２窒化膜１３５をエッチバックすることにより、段差上の第２酸化膜１３４を露出させる。
次に、図８(ｆ)に示すように、上記第１窒化膜１３３と第２窒化膜１３５をマスクとして、上記第１窒化膜１３３と第２窒化膜１３５とに挟まれて上記半導体基板１３１上面に対して垂直方向に延在する第２酸化膜１３４およびその第２酸化膜１３４下にある第１酸化膜１３２とをエッチングによって除去して、半導体基板１３１を露出させる溝１３７を形成する。
続いて、図８(ｇ)に示すように、第１窒化膜１３３および第２窒化膜１３５を除去する。
次に、図８(ｈ)に示すように、上記半導体基板１３１が露出している部分に量子細線１３８をエピタキシャル成長させる。
続いて、図８(ｉ)に示すように、第１酸化膜１３２および第２酸化膜１３４を除去する。
そして、図８(ｊ)に示すように、量子細線１３８の下部を酸化して、第３酸化膜１３９を形成し、上記量子細線１３８と半導体基板１３１とを分離することにより、周囲から完全に閉じ込められた量子細線１３８を形成する。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記文献(１)の量子細線の製造方法では、量子細線の幅を決定するサイドウォールをＣＶＤおよび反応性イオンエッチングで形成するため、必要とされる幅が１〜１０ｎｍの範囲の量子細線を安定して製造することが困難である。
【００１３】
また、上記文献(２)の量子細線の製造方法では、貼り合わせるための２枚のＳi基板１２１,１２４が必要であり、絶縁層１２３を介して２枚のＳi基板１２１,１２４の貼り合わせるという特殊な基板形成技術が必要となる。また、形成される量子細線１２９の高さは、レジストマスクを介してＳi基板１２１をドライエッチングするときの深さで決まるが、その場合におけるドライエッチングの深さをナノメータサイズで制御することは非常に困難であるという問題がある。また、量子細線１２９の幅はサイドウォール１２８の幅で決まるために、幅が１〜１０ｎｍの範囲の量子細線を安定して製造することが困難であるという問題もある。
【００１４】
また、上記特願平１１−０１９８６６号では、第１窒化膜１３３と第２窒化膜１３５とに挟まれて、垂直方向に延在する第２酸化膜１３４とその下にある第１酸化膜１３２をエッチングにより除去して、半導体基板１３１を露出させるという処理が非常に難しいという問題がある。また、第１窒化膜１３３の段差間の凹部を第２窒化膜１３５で埋め込む必要があるため、第１窒化膜１３３から成る段差パターン間の間隔が制限されたり、ダミーパターンの段差を形成する必要があったりするため、設計上、素子配置が制限されたりする。
【００１５】
そこで、この発明の目的は、一般的な成膜技術やリソグラフィー技術およびエッチング技術を用いて、ナノメータサイズの量子細線を容易に形成できると共に、低コスト,高歩留まりで生産性の高い量産に適した量子細線の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、第１の発明の量子細線の製造方法は、半導体基板表面に絶縁体からなる第１薄膜を形成する工程と、上記第１薄膜表面に酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜を形成する工程と、上記第２薄膜表面に半導体または絶縁体からなる第３薄膜を形成する工程と、上記第３薄膜をパターニングすることにより段差部を形成する工程と、少なくとも上記段差部の全面に被膜を形成する工程と、上記被膜を異方性エッチングすることにより上記段差部の側壁にサイドウォールを形成する工程と、上記サイドウォールを形成した後、上記段差部を選択的にエッチバックすることによりサイドウォールによるマスクを形成する工程と、上記サイドウォールによるマスクを用いて、上記第２薄膜を異方性エッチングすることにより微細パターンを形成する工程と、上記微細パターンを酸化用マスクとして選択酸化を行う工程と、上記選択酸化の工程の後、上記微細パターンを選択的に除去する工程と、上記微細パターンを選択的に除去することにより露出した上記第１薄膜を除去して、上記半導体基板を露出させる工程と、上記半導体基板の露出した領域上に量子細線をエピタキシャル成長させる工程とを有することを特徴としている。
【００１７】
上記量子細線の製造方法によれば、上記量子細線がエピタキシャル成長される箇所となる上記半導体基板の露出部を、一般的な成膜技術やリソグラフィ技術およびエッチング技術を用いて形成することによって、位置制御された量子細線の形成が可能である。また、上記量子細線の幅は、半導体基板の露出部の幅および量子細線のエピタキシャル成長時間により決定される。ここで、半導体基板の露出部の幅は、半導体または絶縁体からなる第３薄膜をパターニングすることにより形成された段差部の側壁に形成された上記被膜の膜厚により設定される。さらに、上記第２薄膜を異方性エッチングすることにより形成された微細パターンを酸化用マスクとして用いて選択酸化を行って、上記微細パターン下に導入されるバーズビークを利用することで、上記被膜の膜厚以下の半導体基板の露出部の幅を実現することも可能である。したがって、上記サイドウォールの幅を１〜１０ｎｍにするのは困難であっても、２０〜３０ｎｍの幅のサイドウォールは安定して作れ、それを用いて酸化により補足することによって、上記量子細線の幅を精密に制御することが可能となる。さらに、上記量子細線をエピタキシャル成長により形成するため、結晶性に優れ、大きさの均一性がよい量子細線を再現性よく形成できる。したがって、特殊な微細加工技術を用いることなく、一般的な成膜技術やリソグラフィー技術およびエッチング技術を用いて、ナノメータサイズの量子細線を容易に形成でき、製造コストを低減できると共に、高歩留まりで生産性の高い量産に適した量子細線の製造方法を実現できる。
【００１８】
また、第２の発明の量子細線の製造方法は、半導体基板表面に絶縁体からなる第１薄膜を形成する工程と、上記第１薄膜表面に酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜を形成する工程と、上記第２薄膜表面に半導体または絶縁体からなる第３薄膜を形成する工程と、上記第３薄膜をパターニングすることにより段差部を形成する工程と、少なくとも上記段差部の全面に被膜を形成する工程と、上記被膜を異方性エッチングすることにより上記段差部の側壁にサイドウォールを形成する工程と、上記サイドウォールを形成した後、上記段差部を選択的にエッチバックすることによりサイドウォールによるマスクを形成する工程と、上記サイドウォールによるマスクを用いて、上記第２薄膜を異方性エッチングすることにより微細パターンを形成する工程と、上記微細パターンをマスクとして上記第１薄膜および上記半導体基板を異方性エッチングすることにより、上記微細パターン下の上記半導体基板に突起部を形成する工程と、上記異方性エッチングにより上記突起部が形成された上記半導体基板を上記微細パターンを酸化用マスクとして、上記半導体基板の露出した領域を選択酸化する工程と、上記選択酸化の工程の後、上記微細パターンを選択的に除去する工程と、上記微細パターンを除去した後、上記第１薄膜を除去することにより上記半導体基板の上記突起部上面を露出させる工程と、上記半導体基板の上記突起部上面が露出した領域上に量子細線をエピタキシャル成長させる工程とを有することを特徴としている。
【００１９】
上記量子細線の製造方法によれば、上記第２薄膜を異方性エッチングすることにより形成された微細パターンをマスクとして、上記第１薄膜および半導体基板を異方性エッチングすることにより、半導体基板に突起部を形成する。その後、微細パターンをマスクとして選択酸化した後、微細パターンとその微細パターン下の第１薄膜を除去することより、半導体基板の突起部の上面を露出させて、半導体基板の突起部上面の露出した領域上に量子細線をエピタキシャル成長させる。そうして、選択酸化により半導体基板の突起部の両側壁に半導体酸化膜を形成することによって、突起部の上面の露出した領域の幅を制御性よく縮小できる。これにより、１０ｎｍ以下の幅の半導体基板の露出領域を、上記被膜の膜厚制御性に依らず、再現性よくかつ正確に形成でき、量子細線の加工精度と制御性を向上できる。
【００２０】
【００２１】
【００２２】
また、上記第１,第２の発明の量子細線の製造方法において、上記量子細線をエピタキシャル成長させた上記半導体基板を酸化することにより上記半導体基板と上記量子細線とを絶縁分離する工程を有することを特徴とする。
【００２３】
上記量子細線の製造方法によれば、上記酸化により形成された半導体酸化膜により、量子細線と半導体基板とを絶縁分離することによって、量子細線が絶縁膜により完全に周囲から分離されて量子化され、量子細線が１次元伝導を示すので、超高速な電気伝導が実現できる。また、同時に酸化により量子細線の断面積が縮小されるので、熱雑音の影響を軽減でき、量子化の効率を向上できる。
【００２４】
また、一実施形態の量子細線の製造方法は、上記第２薄膜がシリコンナイトライドからなることを特徴とする。
【００２５】
上記実施形態の量子細線の製造方法によれば、上記第２薄膜にシリコンナイトライドを用いることにより、第２薄膜が非常に良好な耐酸化用マスクとして作用するため、高い選択比をもつ選択酸化が可能である。また、量子細線を成長させるために半導体基板を露出させるとき、高い選択比でシリコンナイトライドからなる第２薄膜を容易に除去することが可能である。したがって、制御性よくかつ再現性よく量子細線を形成できる。
【００２６】
また、一実施形態の量子細線の製造方法は、上記第３薄膜がポリシリコンまたはアモルファスシリコンからなることを特徴とする。
【００２７】
上記実施形態の量子細線の製造方法によれば、上記第３薄膜をパターニングすることにより形成された段差部をエッチバックする工程において、上記第３薄膜にポリシリコンまたはアモルファスシリコンを用いることにより、下地(第２薄膜)および段差部の側壁の被膜の双方に対して、高い選択比をもって加工が可能である。また、この場合の被膜の形成方法として、段差部であるポリシリコンまたはアモルファスシリコンを酸化または窒化することも可能である。
【００２８】
また、一実施形態の量子細線の製造方法は、上記半導体基板が単結晶シリコンからなることを特徴とする。
【００２９】
上記実施形態の量子細線の製造方法によれば、高品質な結晶性を有する量子細線の成長表面が得られるので、結晶性のよい量子細線を形成でき、量子効率を向上できると共に、低コストで歩留まりのよい量子細線を形成できる。
【００３０】
【発明の実施の形態】
以下、この発明の量子細線の製造方法を図示の実施の形態により詳細に説明する。
【００３１】
（第１実施形態）
図１(a)〜(j)はこの発明の第１実施形態の量子細線の製造方法における各工程の基板断面図である。以下、図１(a)〜(j)に従って量子細線の製造方法を説明する。
【００３２】
まず、図１(ａ)に示すように、単結晶シリコン等の半導体基板１１の表面に、酸化またはＣＶＤ法等を用いて、膜厚３.５ｎｍの絶縁体からなる第１薄膜１２を形成する。続いて、ＣＶＤ法等によって、第１薄膜１２表面に膜厚３０ｎｍのシリコンナイトライド等の酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜１３を形成する。さらに続いて、ＣＶＤ法等によって、第２薄膜１３表面に膜厚５０ｎｍのポリシリコンやアモルファスシリコン等の半導体または絶縁体からなる第３薄膜１４を形成する。
【００３３】
次に、図１(ｂ)に示すように、レジストマスク(図示せず)を介して、異方性エッチングにより第３薄膜１４をパターニングして、段差部１４aを形成する。ここで、第３薄膜１４のエッチングは、形成された段差部１４aのエッジ(両側壁)が表面に対してほぼ垂直になるような条件で行う。
【００３４】
次に、図１(ｃ)に示すように、膜厚３０ｎｍの酸化膜等の被膜１５をＣＶＤ法等によって形成する。このとき、パターニングされた段差部１４aとして、ポリシリコンおよびアモルファスシリコンを用いている場合、酸化または窒化を用いて、被膜１５を形成することも可能である。その場合は、被膜１５は段差部１４aの上面および側面にのみ形成される(図示せず)。
【００３５】
次に、図１(ｄ)に示すように、上記被膜１５を異方性エッチングにより、段差部１４aの上面の被膜１５を除去し、段差部１４aの側壁部の被膜１５aのみが残るようにエッチバックを行う。
【００３６】
次に、図１(ｅ)に示すように、上記段差部１４aをエッチングにより、選択的に除去する。このエッチングは、下地であるシリコンナイトライド等の酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜１３および酸化膜等の被膜１５aに対して、高い選択比をもったエッチング条件でエッチングを行う。このエッチングによって、被膜１５aの膜厚に略等しい幅と、段差部１４aの膜厚に略等しい高さとを有するサイドウォールによるエッチングマスク１５bが形成される。
【００３７】
次に、図１(ｆ)に示すように、上記エッチングマスク１５bを介して、酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜１３をエッチングして、細線状の微細パターン１３aを形成する。このとき、微細パターン１３aのエッジ(両側壁)が表面に対してほぼ垂直になるようなエッチング条件で、かつ、酸化膜等の絶縁体からなる第１薄膜１２および単結晶シリコン等の半導体基板１１に対して、高い選択比を持つエッチング条件でエッチングを行う。
【００３８】
次に、シリコンナイトライド等の酸化種の拡散性が低い耐酸化性絶縁体からなる微細パターン１３aがない領域において、第１薄膜１２を除去した後、図１(ｇ)に示すように、微細パターン１３aを酸化用マスクとして、単結晶シリコン等の半導体基板１１を酸化して、半導体基板１１表面の微細パターン１３aのない領域のみに、膜厚約３０ｎｍの半導体酸化膜１６を形成する。なお、酸化前に行った第１薄膜１２の除去は、必ずしも行う必要はなく、そのまま第１薄膜１２を酸化してもよい。
【００３９】
次に、図１(ｈ)に示すように、上記微細パターン１３aをエッチングにより除去する。ここで、微細パターン１３aのエッチングは、半導体酸化膜１６および絶縁体からなる第１薄膜１２aに対して高い選択比を持った条件で行う。
【００４０】
次に、図１(ｉ)に示すように、酸化膜等の絶縁体からなる第１薄膜１２aをエッチングにより除去して、半導体基板１１表面を露出させる。ここで、半導体基板１１が露出した領域以外では、半導体酸化膜１６が半導体基板１１表面を被覆している。また、絶縁体からなる第１薄膜１２aが半導体基板１１の酸化膜である場合には、犠牲酸化膜としての役割も担うため、半導体基板１１の露出している領域は、後述する量子細線の成長に対して、平坦性および結晶性が良好な状態となっている。
【００４１】
次に、基板全体を高真空ＣＶＤ装置と同等の反応室(図示せず)内に設置する。そして、上記反応室内を１０-8Ｔorr程度の真空になるまで排気した後、基板温度を５５０〜６００℃程度にして、シラン(ＳiＨ4)ガスまたはジシラン(Ｓi2Ｈ6)ガス等の水素化物半導体材料ガスを供給し、そのガス分圧が１０-2Ｔorr以下になるように制御することによって、図１(ｊ)に示すように、半導体基板１１が露出している細線状の領域上に量子細線１７をエピタキシャル成長させる。なお、この量子細線１７は半導体に限らず、金属材料であっても差し障りない。
【００４２】
このように、上記量子細線１７がエピタキシャル成長される箇所となる半導体基板１１の露出部を、一般的な成膜技術やリソグラフィ技術およびエッチング技術を用いて形成することによって、位置制御された量子細線１７の形成が可能である。また、上記量子細線１７の幅は、半導体基板１１の露出部の幅および量子細線１１のエピタキシャル成長時間により決定され、半導体基板１１の露出部の幅は、半導体または絶縁体からなる第３薄膜１４をパターニングすることにより形成された段差部１４aの側壁に形成された被膜１５aの膜厚により設定される。さらに、上記第２薄膜１３を異方性エッチングすることにより形成された微細パターン１３aを酸化用マスクとして用いて選択酸化を行って、微細パターン１３a下に導入されるバーズビークを利用することで、被膜１５aの膜厚以下の半導体基板１１の露出部の幅を実現することも可能である。したがって、幅が２０〜３０ｎｍのエッチングマスク１５bを安定に作って、それを用いた酸化により補足することによって、上記量子細線１７の幅を精密に制御することが可能となる。さらに、上記量子細線１７をエピタキシャル成長により形成するため、結晶性に優れ、大きさの均一性がよい量子細線を再現性よく形成できる。
【００４３】
したがって、特殊な微細加工技術を用いることなく、一般的な成膜技術やリソグラフィー技術およびエッチング技術を用いて、ナノメータサイズの量子細線を容易に形成でき、製造コストを低減できると共に、高歩留まりで生産性の高い量産に適した量子細線の製造方法を実現することができる。
【００４４】
また、上記第２薄膜１３にシリコンナイトライドを用いることにより、第２薄膜１３が非常に良好な耐酸化用マスクとして作用するため、高い選択比をもつ選択酸化が可能である。また、量子細線１７を成長させるために半導体基板１１を露出させるとき、高い選択比でシリコンナイトライドからなる第２薄膜１３を容易に除去することが可能である。したがって、制御性よくかつ再現性よく、量子細線を形成できる。
【００４５】
また、上記第３薄膜１４をパターニングすることにより形成された段差部１４aをエッチバックする工程において、第３薄膜１４にポリシリコンまたはアモルファスシリコンを用いることにより、下地(第２薄膜１３)および段差部１４aの側壁の被膜１５の双方に対して、高い選択比をもって加工が可能である。
【００４６】
また、上記半導体基板１１が単結晶シリコンからなる場合、高品質な結晶性を有する量子細線の成長表面が得られるので、結晶性のよい量子細線１７を形成でき、量子効率を向上できると共に、低コストで歩留まりのよい量子細線を形成できる。
【００４７】
（第２実施形態）
この発明の第２実施形態では、半導体基板の露出幅の制御を、後述する半導体酸化膜の形成により、精密に制御することを可能とし、加工の制御性および正確性を向上させるものである。
【００４８】
図２(ａ)〜(ｋ)はこの第２実施形態の量子細線の製造方法における各工程の基板断面図である。以下、図２(ａ)〜(ｋ)に従って量子細線の製造方法を説明する。
【００４９】
まず、図２(ａ)に示すように、単結晶シリコン等の半導体基板２１の表面に、酸化またはＣＶＤ法等を用いて、膜厚３.５ｎｍの絶縁体からなる第１薄膜２２を形成する。続いて、ＣＶＤ法等によって、第１薄膜２２表面に膜厚３０ｎｍのシリコンナイトライド等の酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜２３を形成する。さらに続いて、ＣＶＤ法等によって、第２薄膜２３表面に膜厚５０ｎｍのポリシリコンやアモルファスシリコン等の半導体または絶縁体からなる第３薄膜２４を形成する。
【００５０】
次に、図２(ｂ)に示すように、レジストマスク(図示せず)を介して、異方性エッチングにより第３薄膜２４をパターニングして、段差部２４aを形成する。ここで、第３薄膜２４のエッチングは、形成された段差部２４aのエッジ(両側壁)が表面に対してほぼ垂直になるような条件で行う。
【００５１】
次に、図２(ｃ)に示すように、膜厚３０ｎｍの酸化膜等の被膜２５をＣＶＤ法等によって形成する。このとき、パターニングされた段差部２４aとして、ポリシリコンおよびアモルファスシリコンを用いている場合、酸化または窒化を用いて、被膜を形成することも可能である。その場合は、被膜はパターニングされた段差部２４aの上面および側面にのみ形成される(図示せず)。
【００５２】
次に、図２(ｄ)に示すように、上記被膜２５を異方性エッチングにより、段差部２４aの上面の被膜２５を除去し、段差部２４aの側壁部の被膜２５aのみが残るようにエッチバックを行う。
【００５３】
次に、図２(ｅ)に示すように、上記段差部２４aをエッチングにより、選択的に除去する。このエッチングは、下地である第２薄膜２３および酸化膜等の被膜２５に対して、高い選択比をもったエッチング条件でエッチングを行う。このエッチングによって、被膜２５の膜厚に略等しい幅と、段差部２４aの膜厚に略等しい高さとを有するサイドウォールによるエッチングマスク２５bが形成される。
【００５４】
次に、図２(ｆ)に示すように、上記エッチングマスク２５bを介して第２薄膜２３をエッチングして、細線状の微細パターン２３aを形成する。このとき、微細パターン２３aのエッジ(両側壁)が表面に対してほぼ垂直になるようなエッチング条件で、かつ、酸化膜等の絶縁体からなる第１薄膜２２および単結晶シリコン等の半導体基板２１に対して、高い選択比を持つエッチング条件でエッチングを行う。
【００５５】
次に、図２(ｇ)に示すように、上記微細パターン２３aをマスクとして、異方性エッチングにより、絶縁体からなる第１薄膜２２および半導体基板２１をエッチングして、細線状の突起部２１aを形成する。このとき、半導体基板２１は、深さ約１５ｎｍエッチングされるようにする。また、このエッチングは、絶縁体からなる微細パターン２３aに対して、十分に高い選択比を持ったエッチング条件で行う。
【００５６】
次に、図２(ｈ)に示すように、シリコンナイトライド等の酸化種の拡散性が低い耐酸化性絶縁体からなる微細パターン２３aを酸化用マスクとして、半導体基板２１を酸化して、半導体基板２１表面の微細パターン２３aのない領域および絶縁体からなる微細パターン２３a下の半導体基板２１の側壁部に、膜厚２０ｎｍの半導体酸化膜２６を形成する。これにより、絶縁体からなる微細パターン２３a下に形成される半導体基板２１の細線状の突起部２１aの幅が縮小される。この半導体酸化膜２６の酸化膜厚の設定により、半導体基板２１の突起部２１aの幅を精密に制御することが可能である。
【００５７】
次に、図２(ｉ)に示すように、上記微細パターン２３aをエッチングにより除去する。ここで、上記微細パターン２３aのエッチングは、半導体酸化膜２６および絶縁体からなる第１薄膜２２に対して高い選択比を持った条件で行う。
【００５８】
次に、図２(ｊ)に示すように、酸化膜等の絶縁体からなる第１薄膜２２をエッチングにより除去して、半導体基板２１の突起部２１a上面を露出させる。ここで、半導体基板２１が露出した領域以外では、半導体酸化膜２６が半導体基板２１表面を被覆している。また、絶縁体からなる第１薄膜２２aが半導体基板２１の酸化膜である場合には、犠牲酸化膜としての役割も担うため、突起部２１aの上面が露出する領域は、後述する量子細線の成長に対して、平坦性および結晶性が良好な状態となっている。
【００５９】
次に、基板全体を高真空ＣＶＤ装置と同等の反応室(図示せず)内に設置する。そして、上記反応室内を１０-8Ｔorr程度の真空になるまで排気した後、基板温度を５５０〜６００℃程度にして、シラン(ＳiＨ4)ガスまたはジシラン(Ｓi2Ｈ6)ガス等の水素化物半導体材料ガスを供給し、そのガス分圧が１０-2Ｔorr以下になるように制御することによって、図２(ｊ)に示すように、半導体基板２１の突起部２１a上面が露出している領域上に量子細線３７をエピタキシャル成長させる。なお、この量子細線３７は半導体に限らず、金属材料であっても差し障りない。
【００６０】
このように、上記第２薄膜２３を異方性エッチングすることにより形成された微細パターン２３aをマスクとして、第１薄膜２２および半導体基板２１を異方性エッチングして、半導体基板２１に細線状の突起部２１aを形成した後、微細パターン２３aをマスクとして選択酸化し、微細パターン２３aとその微細パターン２３a下の第１薄膜２２aを除去することより半導体基板２１の突起部２１a上面を露出させて、半導体基板２１の突起部２１aの上面の露出した領域に量子細線２７をエピタキシャル成長させることによって、選択酸化を行うと同時に、半導体基板２１の突起部２１aの上面の露出した領域の幅を制御性よく縮小できる。これにより、１０ｎｍ以下の幅の半導体基板２１の露出領域を、被膜２５の膜厚制御性に依らず、再現性よくかつ正確に形成でき、量子細線の加工精度と制御性を向上できる。
【００６１】
（第３実施形態）
上記第１,第２実施形態では、ともに量子細線を選択エピタキシャル成長を用いて形成している。ところが、選択エピタキシャル成長により良質な結晶性を持つ量子細線を形成するためには、清浄な半導体基板１１,２１表面を成長前に維持することが不可欠である。そのためには、成長を行う装置内雰囲気を質のよい超高真空にする必要があるため、スループットが低下し、生産性を低下させる可能性がある。そこで、この発明の第３実施形態では、選択エピタキシャル成長を用いることなく、量子細線を実現するものであり、低コストで、生産性の高い量子細線の形成が実現するものである。
【００６２】
図３(ａ)〜(j)はこの第３実施形態の量子細線の製造方法における各工程の基板断面図である。以下、図３(ａ)〜(j)に従って量子細線の製造方法を説明する。
【００６３】
まず、図３(ａ)に示すように、単結晶シリコン基板やＳＯＩ基板等の半導体基板５１の表面に、酸化またはＣＶＤ法等を用いて、膜厚３.５ｎｍの絶縁体からなる第１薄膜３２を形成する。続いて、ＣＶＤ法等によって、第１薄膜３２の表面に膜厚３０ｎｍのシリコンナイトライド等の酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜３３を形成する。さらに続いて、ＣＶＤ法等によって、第２薄膜３３の表面に膜厚５０ｎｍのポリシリコン,アモルファスシリコン等の半導体または絶縁体からなる第３薄膜３４を形成する。
【００６４】
次に、図３(ｂ)に示すように、レジストマスク(図示せず)を介して、異方性エッチングによって第３薄膜３４をパターニングして、段差部３４aを形成する。ここで、第３薄膜３４のエッチングは、形成された段差部３４aのエッジ(両側壁)が表面に対してほぼ垂直になるような条件で行う。
【００６５】
次に、図３(ｃ)に示すように、膜厚３０ｎｍの酸化膜等の被膜３５をＣＶＤ法等によって形成する。このとき、パターニングされた段差部３４aとして、ポリシリコンおよびアモルファスシリコンを用いている場合、酸化または窒化を用いて、被膜３５を形成することも可能である。その場合は、被膜３５が段差部３４aの上面および側面にのみ形成される(図示せず)。
【００６６】
次に、図３(ｄ)に示すように、上記被膜３５を異方性エッチングにより、段差部３４aの上面の被膜３５を除去し、段差部３４aの側壁部の被膜３５aのみが残るようにエッチバックを行う。
【００６７】
次に、図３(ｅ)に示すように、上記段差部３４aをエッチングにより、選択的に除去する。このエッチングは、下地である第２薄膜３３および酸化膜等の被膜３５に対して、高い選択比をもったエッチング条件でエッチングを行う。このエッチングによって、被膜３５の膜厚に略等しい幅と、段差部３４aの膜厚に略等しい高さとを有するサイドウォールによるエッチングマスク３５bを形成する。
【００６８】
次に、図３(ｆ)に示すように、上記エッチングマスク３５bを介して第２薄膜３３をエッチングして、微細パターン３３aを形成する。このとき、微細パターン３３aのエッジ(両側壁)が表面に対してほぼ垂直になるようなエッチング条件で、かつ、酸化膜等の絶縁体からなる第１薄膜３２aおよび単結晶シリコン等の半導体基板３１に対して高い選択比を持つエッチング条件でエッチングを行う。
【００６９】
次に、図３(ｇ)に示すように、上記微細パターン３３aをマスクとして、異方性エッチングにより、絶縁体からなる第１薄膜３２および半導体基板３１をエッチングして、細線状の突起部３１aを形成する。このとき、半導体基板３１は、深さ約１５ｎｍエッチングされるようにする。また、このエッチングは、絶縁体からなる第２薄膜３３に対して、十分に高い選択比をもったエッチング条件で行う。
【００７０】
次に、図３(ｈ)に示すように、シリコンナイトライド等の酸化種の拡散性が低い耐酸化性絶縁体からなる微細パターン３３aを酸化用マスクとして、半導体基板３１を酸化して、半導体基板３１表面の微細パターン３３aのない領域および微細パターン３３a下の突起部３１aの側壁部に、膜厚約２０ｎｍの半導体酸化膜３６を形成する。これにより、絶縁体からなる微細パターン３３a下に形成される細線状の突起部３１aの幅が縮小される。この半導体酸化膜３６の酸化膜厚の設定により、細線状の突起部３１aの幅を精密に制御することが可能である。また、半導体基板３１としてＳＯＩ基板を用いた場合には、半導体酸化膜３６の形成時に、埋め込み酸化膜を通しての酸化種の拡散により、埋め込み酸化膜半導体基板界面からの酸化が進行する。これにより、酸化膜半導体基板の高さも縮小することも可能である。
【００７１】
次に、図３(ｉ)に示すように、微細パターン３３aをエッチングにより除去する。ここで、微細パターン３３aのエッチングは、半導体酸化膜３６および絶縁体からなる第１薄膜３２に対して、高い選択比を持った条件で行う。
【００７２】
次に、図３(ｊ)に示すように、酸化膜等の絶縁体からなる第１薄膜３２をエッチングにより除去して、半導体基板３１の表面を露出させ、量子細線３７を形成する。ここで、半導体基板３１として、２５ｎｍ以下の膜厚のＳＯＩ基板を用いた場合には、周囲より完全に分離された量子細線を実現することも可能である。
【００７３】
このように、上記第２薄膜３３を異方性エッチングすることにより形成された微細パターン３３aをマスクとして、第１薄膜３２と半導体基板３１を異方性エッチングして、半導体基板３１に細線状の突起部３１aを形成した後、微細パターン３３aをマスクとして、半導体基板３１の突起部３１aを除く領域および突起部３１aの両側壁を選択酸化して、微細パターン３３a下に量子細線を形成することによって、選択酸化を行うと同時に、半導体基板３１の突起部３１a上面の露出した領域の幅を制御性よく縮小できる。これにより、１０ｎｍ以下の幅を有する量子細線を上記被膜３５の膜厚制御性に依らず、再現性よくかつ正確に形成でき、量子細線の加工精度と制御性を向上できる。
【００７４】
（第４実施形態）
上記第１,第２実施形態では、選択エピタキシャル成長を用いて量子細線を形成しているが、成長により形成された量子細線は、基板から分離されていないため、キャリアの閉じ込めによる量子現象の発現が困難であることが考えられる。そこで、この発明の第４実施形態では、周囲から分離された量子細線を実現すると共に、量子細線のサイズの縮小を精密に制御することを可能とするものである。
【００７５】
図４,図５はこの発明の第４実施形態の量子細線の製造方法における各工程の基板断面図である。
【００７６】
図４(ａ)は、第１実施形態により形成された量子細線を用いた場合について示しており、４１は量子細線、４２は半導体基板、４３は半導体酸化膜である。
【００７７】
まず、図４(ｂ)に示すように、半導体酸化膜４３を除去して、量子細線４１および半導体基板４２を露出させる。
【００７８】
次に、図４(ｃ)に示すように、量子細線４１および半導体基板４２を酸化する。このとき、半導体基板４２表面を酸化すると同時に、量子細線４１直下の領域においても、半導体酸化膜４３を形成する。これにより、量子細線４１が半導体基板４２により分離される。また、酸化により酸化膜４４を形成するため、量子細線４１の大きさを制御性よく縮小することも可能である。これにより、キャリア閉じ込めに必要な量子細線のサイズを容易に得ることができる。
【００７９】
また、図５(ａ)は、第２実施形態により形成された量子細線を用いた場合について示しており、５１は量子細線、５２は半導体基板、５３は半導体酸化膜である。
【００８０】
まず、図５(ｂ)に示すように、半導体酸化膜５３を除去して、量子細線５１および半導体基板５２を露出させる。
【００８１】
続いて、図５(ｃ)に示すように、量子細線５１および半導体基板５２を酸化する。このとき、半導体基板５２表面が酸化されると同時に、量子細線５１直下の領域においても、半導体酸化膜５３を形成する。これにより、量子細線５１が半導体基板５２により分離される。また、酸化により酸化膜５４が形成されるため、量子細線５１の大きさを制御性よく縮小することも可能である。これにより、キャリア閉じ込めに必要な量子細線のサイズを容易に得ることができる。なお、この第２実施形態の量子細線は、量子細線下の半導体基板の突起部の幅が狭いので、第１実施形態の量子細線よりもより容易に絶縁分離が達成できる。
【００８２】
このように、上記酸化により形成された半導体酸化膜４３,５３により、量子細線４４,５４と半導体基板４２,５２とを絶縁分離することによって、量子細線４４,５４が絶縁膜により完全に周囲から分離されて量子化されて、量子細線４４,５４が１次元伝導を示すので、超高速な電気伝導が実現できる。また、同時に酸化により量子細線４４,５４の断面積が縮小されるので、熱雑音の影響を軽減でき、量子化の効率を向上できる。
【００８３】
また、上記半導体基板４２,５２に単結晶シリコンを用いた場合、量子細線４４,５４の結晶性がよいと共に、酸化により量子細線４４,５４と半導体基板４２,５２とがシリコン酸化膜により絶縁分離されるために安定性に優れている。
【００８４】
上記第１〜第４実施形態では、量子細線の数を２としたが、量子細線の数は１または３以上であってもよい。
【００８５】
また、上記第１〜第４実施形態の量子細線の製造方法を用いて、優れた特性の量子効果デバイス(超高速トランジスタ,半導体メモリ等)を実現することができる。
【００８６】
【発明の効果】
以上より明らかなように、第１の発明の量子細線の製造方法によれば、半導体基板表面に絶縁体からなる第１薄膜を形成し、その第１薄膜の表面に酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜を形成した後、その第２薄膜の表面に半導体または絶縁体からなる第３薄膜を堆積し、その後、その第３薄膜をパターニングして段差部を形成し、少なくとも段差部の全面に被膜を形成した後、その被膜を異方性エッチングすることにより段差部の側壁にサイドウォールを形成して、上記段差部を選択的にエッチバックし、サイドウォールによるマスクを形成し、上記サイドウォールによるマスクを用いて、絶縁体からなる第２薄膜を異方性エッチングして、絶縁体からなる微細パターンを形成した後、上記絶縁体からなる微細パターンを酸化用マスクとして選択酸化を行って、上記絶縁体からなる微細パターンを選択的に除去すると共に、上記微細パターン下の第１薄膜を除去して、半導体基板を露出させ、上記半導体表面が露出した部分に量子細線をエピタキシャル成長させるので、従来から用いられているＳi基板等の半導体基板を用いて量子細線の形成が可能で、低コストで量子細線を形成できる。
【００８７】
また、半導体基板を１枚用いるだけなので、絶縁層を介した２枚のＳi基板の貼り合せという特殊な基板形成技術を必要とせず、容易にかつ低コストで量子細線を形成できる。また、半導体基板を露出させるときに、段差部間を埋め込む必要がないため、ダミーパターン等が必要なく、設計上の制約を減らすことが可能である。さらに、高アスペクト比の溝のエッチングが不要なため、容易に、再現性よく、均一な量子細線を形成することが可能である。
【００８８】
また、一般的な成膜技術,リソグラフィ技術およびエッチング技術等を用いて、上記量子細線を形成するので、位置および寸法の制御性,均一性に優れ、再現性がよいと共に、簡単な工程で低コストに量子細線を製造でき、高歩留まりで生産性に優れた量子細線の製造ができる。
【００８９】
また、第２の発明の量子細線の製造方法によれば、上記第１の量子細線の製造方法と同様にして、半導体基板上に絶縁体からなる第１薄膜、酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜、パターニングされた半導体または絶縁体からなる第３薄膜、被膜を形成後、その被膜を異方性エッチングして、段差部の側壁にサイドウォールを形成し、そのサイドウォールをマスクとして第２薄膜を異方性エッチングすることにより絶縁体からなる微細パターンを形成し、さらにこの微細パターンをマスクとして絶縁体からなる第１薄膜および半導体基板をエッチングした後、選択酸化を行った後、絶縁体からなる微細パターンと絶縁体からなる第１薄膜を除去して、半導体基板を露出させ、量子細線をエピタキシャル成長させるので、選択酸化時に、半導体基板の突起部の側壁にも側方から酸化が進むため、半導体基板の露出部の幅を制御性よく縮小可能で、加工精度を向上でき、再現性よく量子細線を製造できる。
【００９０】
【００９１】
また、上記第１,第２の発明の量子細線の製造方法において、上記量子細線を酸化して、量子細線と半導体基板とを絶縁分離することによって、量子細線内でキャリアが完全に閉じ込められ、効率的に量子化を引き起こすことができ、同時に量子細線の寸法を制御性よく縮小することが可能である。したがって、加工の正確性,再現性が向上し、高い歩留まりで量子細線を製造できる。
【００９２】
また、上記酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜として、シリコンナイトライドを用いることによって、半導体基板の選択酸化において選択性、量子細線成長前の除去の選択性に優れ、均一性,再現性よく、低コストで量子細線を製造できる。
【００９３】
また、上記半導体または絶縁体からなる第３薄膜として、ポリシリコンまたはアモルファスシリコンを用いることによって、パターニング時の加工精度が優れていると共に、段差部の側壁にサイドウォール被膜を形成した後の段差部を除去するときの選択性に優れている。また、上記被膜を形成するときに、酸化または窒化を利用することが可能であり、これにより膜厚１０ｎｍ以下の被膜形成においても均一性,制御性がよい。したがって、低コストで、均一性,再現性よく、制御性のよい量子細線を製造できる。
【００９４】
また、上記半導体基板に単結晶シリコンを用いることによって、量子細線の結晶性がよいと共に、酸化により量子細線と半導体基板との絶縁分離を行った場合、シリコン酸化膜により絶縁分離されるために安定性に優れており、低コストで、再現性よく高歩留まりな量子細線を製造できる。
【図面の簡単な説明】
【図１】 図１はこの発明の第１実施形態の量子細線の製造方法を示す基板断面図である。
【図２】 図２はこの発明の第２実施形態の量子細線の製造方法を示す基板断面図である。
【図３】 図３はこの発明の第３実施形態の量子細線の製造方法を示す基板断面図である。
【図４】 図４はこの発明の第４実施形態の量子細線の製造方法を示す基板断面図である。
【図５】 図５は上記第４実施形態の量子細線の製造方法を示す基板断面図である。
【図６】 図６は従来のサイドウォール法で形成したマスクを用いた量子細線の製造方法を示す工程図である。
【図７】 図７は従来の２枚のＳiウェハ貼り合せによる量子細線の製造方法を示す工程図である。
【図８】 図８は他の従来の量子細線の製造方法を示す工程図である。
【符号の説明】
１１,２１,３１,４２,５２…半導体基板、
１２,２２,３２…第１薄膜、
１３,２３,３３…第２薄膜、
１４,２４,３４…第３薄膜、
１５,２５,３５…被膜、
１６,２６,３６,４３,５３…半導体酸化膜、
１７,２７,３７,４１,５１…量子細線、
５４…酸化膜、
１１１…被エッチング基板、
１１２…レジスト、
１１３…ＳiＯ2被膜、
１１４…サイドウォール、
１２１…Ｓi基板、
１２２…凸部、
１２３…ＳiＯx系絶縁膜、
１２４…別のＳi基板、
１２５…島状Ｓi、
１２６…ポリシリコンパターン、
１２７…熱酸化膜、
１２８…サイドウォール、
１２９…量子細線、
１３１…半導体基板、
１３２…第１酸化膜、
１３３…第１窒化膜、
１３４…第２酸化膜、
１３５…第２窒化膜、
１３７…溝、
１３８…量子細線、
１３９…第３酸化膜。
Claims (6)
- 半導体基板表面に絶縁体からなる第１薄膜を形成する工程と、
上記第１薄膜表面に酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜を形成する工程と、
上記第２薄膜表面に半導体または絶縁体からなる第３薄膜を形成する工程と、
上記第３薄膜をパターニングすることにより段差部を形成する工程と、
少なくとも上記段差部の全面に被膜を形成する工程と、
上記被膜を異方性エッチングすることにより上記段差部の側壁にサイドウォールを形成する工程と、
上記サイドウォールを形成した後、上記段差部を選択的にエッチバックすることによりサイドウォールによるマスクを形成する工程と、
上記サイドウォールによるマスクを用いて、上記第２薄膜を異方性エッチングすることにより微細パターンを形成する工程と、
上記微細パターンを酸化用マスクとして選択酸化を行う工程と、
上記選択酸化の工程の後、上記微細パターンを選択的に除去する工程と、
上記微細パターンを選択的に除去することにより露出した上記第１薄膜を除去して、上記半導体基板を露出させる工程と、
上記半導体基板の露出した領域上に量子細線をエピタキシャル成長させる工程とを有することを特徴とする量子細線の製造方法。 - 半導体基板表面に絶縁体からなる第１薄膜を形成する工程と、
上記第１薄膜表面に酸化種の拡散性が低い耐酸化性絶縁体からなる第２薄膜を形成する工程と、
上記第２薄膜表面に半導体または絶縁体からなる第３薄膜を形成する工程と、
上記第３薄膜をパターニングすることにより段差部を形成する工程と、
少なくとも上記段差部の全面に被膜を形成する工程と、
上記被膜を異方性エッチングすることにより上記段差部の側壁にサイドウォールを形成する工程と、
上記サイドウォールを形成した後、上記段差部を選択的にエッチバックすることによりサイドウォールによるマスクを形成する工程と、
上記サイドウォールによるマスクを用いて、上記第２薄膜を異方性エッチングすることにより微細パターンを形成する工程と、
上記微細パターンをマスクとして上記第１薄膜および上記半導体基板を異方性エッチングすることにより、上記微細パターン下の上記半導体基板に突起部を形成する工程と、
上記異方性エッチングにより上記突起部が形成された上記半導体基板を上記微細パターンを酸化用マスクとして、上記半導体基板の露出した領域を選択酸化する工程と、
上記選択酸化の工程の後、上記微細パターンを選択的に除去する工程と、
上記微細パターンを除去した後、上記第１薄膜を除去することにより上記半導体基板の上記突起部上面を露出させる工程と、
上記半導体基板の上記突起部上面が露出した領域上に量子細線をエピタキシャル成長させる工程とを有することを特徴とする量子細線の製造方法。 - 請求項１または２に記載の量子細線の製造方法において、
上記量子細線をエピタキシャル成長させた上記半導体基板を酸化することにより上記半導体基板と上記量子細線とを絶縁分離する工程を有することを特徴とする量子細線の製造方法。 - 請求項１乃至３のいずれか１つに記載の量子細線の製造方法において、
上記第２薄膜がシリコンナイトライドからなることを特徴とする量子細線の製造方法。 - 請求項１乃至３のいずれか１つに記載の量子細線の製造方法において、
上記第３薄膜がポリシリコンまたはアモルファスシリコンからなることを特徴とする量子細線の製造方法。 - 請求項１乃至３のいずれか１つに記載の量子細線の製造方法において、
上記半導体基板が単結晶シリコンからなることを特徴とする量子細線の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33969199A JP3811323B2 (ja) | 1999-11-30 | 1999-11-30 | 量子細線の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33969199A JP3811323B2 (ja) | 1999-11-30 | 1999-11-30 | 量子細線の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001156283A JP2001156283A (ja) | 2001-06-08 |
| JP3811323B2 true JP3811323B2 (ja) | 2006-08-16 |
Family
ID=18329893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33969199A Expired - Fee Related JP3811323B2 (ja) | 1999-11-30 | 1999-11-30 | 量子細線の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3811323B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100405977B1 (ko) * | 2001-12-06 | 2003-11-14 | 엘지전자 주식회사 | 나노 와이어 제조방법 |
| US7807575B2 (en) * | 2006-11-29 | 2010-10-05 | Micron Technology, Inc. | Methods to reduce the critical dimension of semiconductor devices |
| JP4625822B2 (ja) | 2007-03-16 | 2011-02-02 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| US8222159B2 (en) | 2008-08-25 | 2012-07-17 | Elpida Memory, Inc. | Manufacturing method of semiconductor device |
| JP2013012620A (ja) | 2011-06-30 | 2013-01-17 | Elpida Memory Inc | 半導体装置の製造方法 |
-
1999
- 1999-11-30 JP JP33969199A patent/JP3811323B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001156283A (ja) | 2001-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100676020B1 (ko) | 나노와이어 치수 감소 방법, 나노와이어 제조 방법, 전자장치 제조 방법 및 전자 장치 | |
| US6326311B1 (en) | Microstructure producing method capable of controlling growth position of minute particle or thin and semiconductor device employing the microstructure | |
| US7928436B2 (en) | Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods | |
| KR100508548B1 (ko) | 쇼트키 장벽 트랜지스터 및 그 제조방법 | |
| US20070257312A1 (en) | Semiconductor-on-insulator (soi) substrates and semiconductor devices using void spaces | |
| KR100339474B1 (ko) | 양자 세선의 제조방법 및 반도체 장치 | |
| KR20190098715A (ko) | 상향식 핀 구조 형성을 위한 방법들 | |
| US6972228B2 (en) | Method of forming an element of a microelectronic circuit | |
| JP3811323B2 (ja) | 量子細線の製造方法 | |
| JP3748726B2 (ja) | 量子細線の製造方法 | |
| JP3572713B2 (ja) | 半導体量子細線デバイスの製造方法 | |
| KR20000028680A (ko) | 절연체 상 실리콘 기판 제조 방법 | |
| EP4371932A1 (en) | A method for producing closely spaced gate structures of a quantum dot device | |
| JPH03110856A (ja) | 半導体装置の製造方法 | |
| JP2005085777A (ja) | 半導体微細構造の製造方法および半導体デバイス | |
| TWI697958B (zh) | 用於蝕刻遮罩與鰭片結構形成之方法 | |
| KR20020049807A (ko) | 반도체 디바이스의 소자 분리 방법 | |
| CN101471249A (zh) | 半导体装置的制造方法 | |
| JP3627278B2 (ja) | 半導体量子デバイスの製造方法 | |
| JPH0832062A (ja) | 量子細線デバイスの形成方法 | |
| KR20020034471A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JPH0399421A (ja) | Ｓｏｉ構造の形成方法 | |
| JP2006108695A (ja) | 半導体素子 | |
| JPH0536649A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060526 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |