JP3871679B2 - パラメータ化された信号調節 - Google Patents

Description

本発明は、被測定物（ＤＵＴ）の機能を検査するための検査装置に関する。

被測定物（ＤＵＴ）の機能を検査するために、自動検査装置（ＡＴＥ）を使用することができる。このようなＡＴＥは多数のチャネルを含む場合があり、これらのチャネルは、刺激信号をＤＵＴに供給し、及び、ＤＵＴから応答信号を受信するように構成されている。

特に電子デバイスを検査するために、ループバック検査が種々の分野で適用されている。ループバック検査では、検査すべきデバイスの出力をこのデバイスの入力に結合し、適切な検査信号を供給して出力と入力のうち１つまたは両方の性能を検査することができる。したがって、１つのデバイスだけを検査するのではなく、互いに相互接続された多数のデバイスを検査することができる。
米国特許第６，１２７，８７１号明細書

本発明の目的は、改善された検査を提供することである。この目的は特許請求の範囲の独立請求項によって達成される。従属請求項には好ましい実施形態を示す。

本発明の実施形態による結合ユニットは、検査すべき第１のユニットと検査すべき第２のユニットの間に結合されるように構成される。結合ユニットは、検査すべき第１のユニットの少なくとも１つの端子と、検査すべき第２のユニットの少なくとも１つの端子の間に信号接続を提供するように構成された第１の信号経路を含む。第１の信号経路は検査すべき第１のユニットから第１の信号を受信し、この第１の信号を予め定義された（すなわち、予め決められた）パラメータに従って調節し、調節された第１の信号を検査すべき第２のユニットに提供するように構成された信号調節機能（信号調節手段）を備える。

検査すべき第１のユニットから受信された第１の信号を信号調節機能によって種々の異なる方法で変更してから、検査すべき第２のユニットに提供することができる。ユーザはパラメータの組によって、第１の信号を変更する方法を定義することができる。

本発明では、従来技術の解決法における単純なワイヤループの代わりに、信号調節機能を備える結合ユニットを使用する。こうして、パラメータを使用したループバックを行うことができる。結合ユニットにより、種々の異なる性質を伴う調節された第１の信号を、検査すべき第２のユニットに提供することができる。たとえば、本発明の一実施形態による結合ユニットにより、第１のユニットの駆動経路から受信された信号を意図的に劣化させてから、その変更された信号を第２のユニットの受信経路に提供することができる。こうして、たとえば第２のユニットの受信経路のタイミングマージンおよび／またはレベルマージンなど、第２のユニットの受信経路の性質を検査することなどが可能になる。たとえば、データ信号に所定の量のジッタを加えることにより、ＤＵＴの受信回路のタイミングマージンを検査することができる。この目的のために、たとえば、注入するジッタの量を増加させながら、検査すべき第２のユニットが受信する信号のビットエラー率をモニタすることができる。第２のユニットの受信経路のレベルマージンは、たとえば、調節された第１の信号の出力レベルを変えることで検査できる。この場合も、受信された信号のビットエラー率を、たとえば出力レベルに依存してモニタできる。この可能な信号バリエーションのリストは決定的なものではない。第１の信号を異なる方法で変更してから、検査すべき第２のユニットに提供することができる。

パラメータを使用したループバック検査（または、パラメータ化されたループバック検査）により、テスト範囲（テストカバレッジ）がかなり拡大する。本発明の一実施形態による結合ユニットを実施するために必要な追加のハードウェアは少ない。したがって、パラメータを使用したループバック検査により低コストで良好なテスト範囲が得られる。他の利点は、結合ユニットは高周波数も扱うことができるので、結合ユニットが高速データリンクの検査に適することである。

本発明の好ましい一実施形態によれば、結合ユニットは、第１の信号経路を移動する信号の内容は実質的に維持しながら信号の形状を変更するように構成される。信号の性質は変わる場合もあるが、検査すべき第２のユニットが受信する信号を検査すべき第１のユニットが送信する信号と比較することができる。すなわち、完全な受信が依然として可能かどうかを決定することができる。

本発明の好ましい一実施形態では、上記パラメータにより第１の信号経路の送信特性を設定し再プログラミングすることができる。このパラメータを変えることによって、検査すべき第２のユニットが受信する信号の形状を変えることができる。さらに、信号の質を意図的に劣化させて、第２のユニットの受信経路の耐性（または許容度）を検査することができる。

本発明の好ましい一実施形態では、結合ユニットの信号調節機能はコンパレータを含む。第１の信号または第１の信号から導出された信号を、入力信号としてコンパレータに提供する。この入力信号を閾値と比較する。この閾値は予め定義されたパラメータに従って設定される。入力信号のレベルが閾値を超えた場合、コンパレータの出力において第１の出力レベルが得られる。閾値を超えなかった場合、第２の出力レベルが得られる。このコンパレータにより第１の信号または第１の信号から導出された信号の信号レベルを検査することができる。この信号の高速なレベル確認が可能になる。コンパレータユニットは信号調節機能の一部であり、信号形成と信号調節に寄与する。

本発明の好ましい一実施形態では、信号調節機能は、検査すべき第１のユニットと検査すべき第２のユニットの間を移動する信号に遅延を導入するように構成された、好ましくは可変遅延ユニットである遅延ユニットを備える。検査すべき第１のユニットと検査すべき第２のユニットを、たとえば、複数の異なる信号経路によって接続してもよい。このような遅延を信号経路の一部だけに適用するかまたは異なる信号経路に異なる遅延を適用することによって、信号を互いに対して遅延させることができ、したがって、例えば、検査すべきユニットの、信号の時間マージンに対する感度を検査することができる。可変遅延ユニットを適用する場合では特に、このような時間マージン（たとえばディジタル信号におけるセットアップ時間およびホールド時間など）を変えることができ、たとえば検査すべきユニットに対して指定された最小時間マージンを確認することができる。

この実施形態では、任意のタイプの遅延ユニットを適用できる。適用する遅延ユニット（複数可）はすべて同じタイプであってもよいが、異なる遅延ユニットに異なるタイプを適用してもよい。好ましくは、本願と同じ出願人による米国特許第６，１２７，８７１号に開示されているような遅延ユニット（複数可）を使用することができる。

一実施形態では、係属中の米国特許出願第１０／２７３９５０号（同じ出願人による）に開示されているような遅延ユニットを使用する。このような遅延ユニットは、入力において受信されるクロック信号などの周期信号に対してある遅延時間だけ遅延した出力信号を供給するために適用できる。遅延ユニットは、周期信号を受信し、入力周期信号に対応するが可変的な第１の遅延時間だけ遅延された第１の遅延信号を出力として提供する第１の遅延セルを備える。選択ユニットは、第１の遅延信号と、周期信号から導出された第２の信号を受信する。選択ユニットは、第１の遅延信号と第２の信号とのうち１つを、遅延ユニットの出力信号として選択する。

本発明の別の実施形態によれば、結合ユニットは、遅延ユニットが誘発した遅延を制御するように構成された制御ユニットを備える。制御ユニットは、たとえば、遅延ユニットに遅延制御信号を提供する。このような遅延制御信号は、たとえば、時間の関数として遅延を変えるように構成された時間依存信号であってもよい。たとえば、遅延を連続的に増加させながら信号を依然として正しく受信できるかどうかをチェックすることができる。

本発明の別の実施形態によれば、データ信号のセットアップ時間とホールド時間のうちの少なくとも１つが、遅延ユニットが誘発する遅延を変更することによって変えられる。セットアップ時間とホールド時間はクロック信号との関係で定義される。セットアップ時間の間、データ信号はすでに有効であるが、クロック信号はまだ発生していない。クロック信号が発生した後、データ信号は一般にホールド時間と呼ばれる時間期間の間有効である。第１の信号経路の遅延を変えることによりデータ信号はクロック信号に対して遅れ、セットアップ時間とホールド時間の両方が変更される。典型的には、検査すべき各ユニットは、デバイスが問題なく動作するための最小要件を指定する最小セットアップ時間と最小ホールド時間によって特徴付けられる。データ信号のセットアップ時間とデータ信号のホールド時間が両方とも最小セットアップ時間と最小ホールド時間を越えている場合、検査すべき第２のユニットは調節された第１の信号を正しく受信する。最小時間を越えていない場合、ビットエラーが発生する。遅延を変え、エラー率（またはエラーレート。以下同様）をモニタすることにより、第２のユニットの受信経路の最小セットアップ時間と最小ホールド時間の両方を決定することができる。

好ましい実施形態では、スキュー成分を第１の信号経路上を移動する信号に加える。このようなスキュー成分により、第１の信号経路の全体遅延に時間に依存しない寄与分が提供される。

本発明のさらに別の好ましい実施形態では、第１の信号経路上を移動する信号に所定の量のジッタを加える。このようなジッタは、たとえば、ジッタ信号に従って第１の信号経路の遅延を変調することによって注入することができる。ジッタを注入することにより、第１の信号経路上を移動する信号を意図的に劣化させることができ、したがって、検査すべき第２のユニットのジッタによる影響度またはジッタに対する感度を評価することが可能になる。遅延に関する時間関係の異なる関数（たとえば正弦曲線、四角形、三角形、その他の形の波形）を適用することにより、種々のタイプのジッタ信号を検査するか、または、異なるジッタ注入源をエミュレートすることができる。

本発明の好ましい一実施形態によれば、第１の信号経路はシングルエンド式（または、単終端式、または、非平衡終端式。以下同じ）信号接続を提供するように構成される。

代替の好ましい実施形態においては、検査すべき第１のユニットから受信される第１の信号は差分信号であり、この差分信号は、通常の信号と、通常の信号に対して相補的な相補信号とを含む。第１の信号が差分信号として送信される場合、電磁波による妨害の影響を大幅に低減できる。このため、差分信号線は、高速データリンクを実現するために非常に適している。

好ましい一実施形態では、第１の信号経路は、検査すべき第１のユニットから受信した差分信号をシングルエンド信号に変換するように構成された差分入力ユニットを備える。差分信号がシングルエンド信号に変換されると、変更すべき信号は１つだけになるので、このシングルエンド信号の信号調節と信号形成がより簡単におこなえるようになる。これに対応して、本発明の別の好ましい実施形態では、第１の信号経路はシングルエンドの入力信号を差分出力信号に変換するように構成された差分出力ユニットを備える。この差分出力信号は検査すべき第２のユニットの差分入力に提供される。

好ましい一実施形態では、差分信号からコモンモード信号を導出する。このコモンモード信号は、通常の信号と相補信号の中間電圧として定義され、たとえば、分圧器によって得ることができる。コモンモード信号を、結合ユニットを介して外部のチャネルに送ることができる。そこで、このコモンモード信号の信号レベル、周波数成分などの性質を分析できる。さらに、コモンモード信号の信号レベルを信号調節機能によって種々の異なる方法で変更してもよい。

たとえば、好ましい一実施形態では、信号調節機能はコモンモード信号を予め定義されたレベルに設定することができる。この予め定義されたレベルは予め定義されたパラメータにしたがって選択される。代替または追加として、たとえば、任意波形信号またはノイズ信号などの時間依存信号をコモン信号モードに重ね合わせ（スーパーインポーズし）、これによって、信号振幅、周波数、ノイズレベルなどのパラメータを予め定義されたパラメータに従って設定することができる。ついで、コモンモードレベルが変更された変更差分信号を第２のユニットの受信経路に転送する。ここで、コモンモードレベルの変動に対する感受性を検査できる。具体的には、コモンモードノイズ注入に対する第２のユニットの受信経路の耐性（許容度）を決定できる。

好ましい一実施形態によれば、第１の信号経路は駆動ユニットを含む。この駆動ユニットは、第１の信号または第１の信号から導出された信号を必要な信号パワーの出力信号に変換する。ドライバにより出力信号の信号レベルを任意の信号レベルに設定することができ、この出力信号レベルは予め定義されたパラメータに従って設定できる。出力信号の信号レベルを変更することにより、ＤＵＴの受信経路のレベル耐性（レベル許容度）を検査できる。

好ましい一実施形態では、検査すべき第１のユニットと検査すべき第２のユニットの機能は実質的に互いに相補的である。たとえば、検査すべきユニットのうち一方を、多数のデータストリームをシリアル化するように構成されたシリアライザ（並直列変換器）とし、他方の検査すべきユニットをデシリアライザとすることができる。

検査すべき第１のユニットと検査すべき第２のユニットは好ましくは、たとえば集積回路または個別回路（ディスクリート回路）などの電子デバイスであってもよいが、たとえば光学デバイスなど他のタイプのデバイスであってもよい。さらに電子デバイスの場合、このようなデバイスは好ましくはディジタルデバイスであるが、アナログデバイスまたは混合デバイスであってもよい。

本発明の好ましい一実施形態によれば、結合ユニットは同じデバイスの異なる機能ユニットの入力（複数可）と出力（複数可）の間のループバック検査に適用される。代替の実施形態では、結合ユニットは物理的に互いに離れている異なるデバイスを検査するために使用される。

本発明の一実施形態による結合ユニットを、物理的なインタフェース（または物理インターフェース）を検査するために使用でき、具体的には、たとえば、ＰＣＩ Ｅｘｐｒｅｓｓ、ＨｙｐｅｒＴｒａｎｓｐｏｒｔ、Ｓｅｒｉａｌ ＡＴＡ、Ｒａｐｉｄ ＩＯ、ＦｉｂｒｅＣｈａｎｎｅｌ、Ｅｍｂｅｄｄｅｄ ＳｅｒＤｅｓ、ＸＡＵＩなどの高速シリアルインタフェースを検査するために使用できる。しかし結合ユニットはすべての種類のインタフェースを検査するために使用できる。

別の好ましい実施形態では、結合ユニットは、パラメータ化された第１の信号経路をバイパスするように構成されたワイヤループと、パラメータ化された第１の信号経路とワイヤループとを切り替えるように構成された第１のスイッチング機能とを備える。内部のワイヤループにより、パラメータのチューニングを行わずに、検査すべきユニットの機能を高速にチェックすることができるようになる。さらに、ワイヤループにより、非バイナリ信号レベルを検査できるようになる。

他の好ましい実施形態では、結合ユニットは、検査すべきユニットのうち１つの端子を、外部のリソース、具体的には外部のチャネルと接続するような方法で信号経路を切り替えることができるようにする第２のスイッチング機能を備える。外部のチャネルは、たとえば、検査すべきユニットの駆動経路または受信経路のそれぞれの終端抵抗器を決定することができる。このほかに、外部のリソースを、たとえばＤＵＴの駆動経路の出力レベルを決定するためにＤＣ測定を行うように構成することができる。さらに、外部のリソースを使用して、機能ベクトルテストを行うか、スキャンベクトルの生成または分析のうちの少なくとも１つを行うことができる。駆動経路が差分信号を結合ユニットに提供する場合、外部のリソースは、たとえば、対応するコモンモード信号の信号レベルを決定することができる。

本発明の好ましい一実施形態では、結合ユニットは、第１の信号経路の他に、検査すべき第２のユニットと検査すべき第１のユニットの間に信号接続を提供するように構成された第２の信号経路を備える。この第２の信号経路は第２の信号調節機能を備える。検査すべき第２のユニットから第２の信号を受信し、ついで、第２の信号を第２の信号調節機能によって調節し、調節された信号を検査すべき第１のユニットに提供する。第１の信号経路は第１のユニットから第２のユニットへの接続を提供するのに対し、第２の信号経路は第２のユニットから第１のユニットという反対方向に対応する。したがって、この実施形態により、たとえばメモリインタフェースなどの双方向インタフェースの検査ができる。メモリインタフェースを検査するために、書き込みアクセスと読み出しアクセスの両方を実行する必要がある。

本発明の一実施形態による検査システム（または試験システム）では、検査すべき第１のユニットに刺激信号を提供する。検査すべき第１のユニットは、上記のように、結合ユニットを介して検査すべき第２のユニットに接続される。検査すべき第２のユニットから得られた応答信号を信号分析ユニットによって分析する。この信号分析ユニットにより信号が正しく受信されたかどうかを決定できる。この目的のために、信号分析ユニットは、たとえば、受信信号を刺激信号と比較することができる。代替として、信号分析ユニットは、受信した信号が正しいか正しくないかを検査するために、たとえばＣＲＣ（巡回冗長符号）検査などの署名分析（シグネチャ解析）を行ってもよい。今日の集積回路はしばしばＢＩＳＴ（内蔵自己テスト）機能を備える。たとえば、検査すべき第２のユニットは内蔵式の信号分析ユニットを備えていてもよい。

好ましい一実施形態では、検査システムは、たとえば、刺激信号を生成するように構成されたパターン発生器などの信号源をさらに備える。ＢＩＳＴシステムの場合、信号源を検査すべき第１のユニットに一体化してもよい。たとえば、ＰＲＢＳ（擬似乱数ビット列）を刺激信号として、検査すべき第１のユニットに提供するために、ＰＲＢＳ（擬似乱数ビット列）発生器を使用することができる。

検査システムにより、パラメータ化されたループバック試験が行える。検査すべき第１のユニットから受信した信号を、予め定義されたパラメータの組に従って結合ユニットで変更し、調節された信号を、検査すべき第２のユニットに転送する。ここで、信号分析ユニットは、この調節された信号の欠陥のない受信が可能か否かを決定する。結合ユニットの信号調節機能を使用して、たとえば、第２のユニットの受信経路が調節された第１の信号を正しく受信できなくなるまで第１の信号を意図的に劣化させることができる。

たとえばデータ信号に所定の量のジッタを加えることによって、第２のユニットの受信回路のタイミングマージンを検査することができる。この目的のために、注入するジッタの量を増やしながら、検査すべき第２のユニットが受信する信号のビットエラーレートをモニタすることができる。注入されたジッタの量が多いために、第２のユニットの受信経路のタイミングマージンを超えると、第２のユニットのパターン分析ユニットはビットエラーを報告しはじめる。ＤＵＴの受信経路のレベルマージンを、たとえば、結合ユニットのドライバ回路の出力レベルを変えることによって検査できる。この場合も、受信した信号のビットエラーレートを出力レベルに依存してモニタリングできる。ＤＵＴから差分信号を受信する場合、所定のノイズレベルを、たとえば差分信号のコモンモード電圧に重ね合わせて、第２のユニットの受信回路のレベルマージン及びノイズに対する耐性を検査することができる。代替として、ＤＵＴの受信経路のレベル耐性（レベル許容度）を、たとえば、任意の波形の信号をコモンモード電圧に重ね合わせることによって検査できる。

本発明を、１つまたは複数の適切なソフトウェアプログラムによって部分的または完全に具体化またはサポートすることができる。このプログラムを、任意の種類のデータキャリア（データ記憶媒体）に記憶したり、それから提供することができ、また、任意の適切なデータ処理ユニット内で実行したり、それによって実行することもできる。ソフトウェアプログラムまたはルーチンは、好ましくは、結合ユニットの信号調節機能の伝送特性を制御するように適用される。

本発明に付随する他の目的および多くの利点は、添付図面並びに以下の詳細な説明から容易に理解できる。実質的にまたは機能上等しいかまたは同様な特徴は、同じ参照符号（複数の場合がある）で示す。

図１に本発明の第１の実施形態を示す。信号源１０は検査すべき第１のユニット２０の入力に刺激信号を提供する。図１の例では、ユニット２０はデシリアライザであり、入力において受信した信号を複数の出力にデシリアライズ（非直列化）する。

ユニット２０の出力は、信号経路３０Ａ、３０Ｂ、３０Ｃ等を介して、検査すべき第２のユニット４０の対応する入力に結合される。図１の例では、ユニット４０は入力において受信した信号をシリアライズ（直列化）し、シリアライズした信号を出力で提供するシリアライザである。シリアライザやデシリアライザなどのデバイスは当業界ではよく知られており、本明細書では詳しく説明しない。

ユニット４０の出力は信号分析ユニット５０に提供される。信号分析ユニット５０は、好ましくは受信した応答信号を、加えられた刺激信号に応答して受信することが期待される期待応答信号と比較することによって、受信した信号を分析する。このような期待応答信号は、点線で示すように信号源１０から得ることができるが、分析ユニット５０の中に予め記憶しておいてもよい。

信号経路３０のうちの少なくとも１つは、信号経路３０を移動する信号を遅延させる遅延ユニット３５を含む。図１の例では、各信号経路３０ｉはそれぞれの遅延ユニット３５ｉを備える（ｉ＝Ａ、Ｂ、Ｃ・・・）。複数の信号経路３０とそれぞれの遅延線３５は、ユニット２０と４０の間を結合するための結合ユニット６０を表す。

次に、たとえば図１の第１のユニット２０と第２のユニット４０を検査する応用形態について図２に関して説明する。図２の上部にはデータ信号ＤＡＴＡを示す。これは時間Ｔ_１において有効になり時間Ｔ_２まで有効である。図２の下部のクロック信号ＣＬＫは時間Ｔ_ＣＬＫにおいて立ち上がりエッジを有する。

Ｔ_ＣＬＫとＴ_１の間の時間差は通常は、セットアップ時間ｔ_ｓｕと呼ばれ、クロック信号ＣＬＫが現れるまでデータ信号ＤＡＴＡが有効である時間を表す。また、Ｔ_２とＴ_ＣＬＫの間の時間は、通常はホールド時間ｔ_ＨＯＬＤと呼ばれ、クロック信号ＣＬＫが現れた後でデータ信号ＤＡＴＡが依然として有効である時間を表す。典型的には、検査すべき各デバイスは指定された最小セットアップ時間ｔ_{ＳＵｍｉｎ}と、最小ホールド時間ｔ_{ＨＯＬＤｍｉｎ}を有し、これらは、たとえばデバイスの製造業者によって指定される。このような指定された最小セットアップ時間ｔ_{ＳＵｍｉｎ}と最小ホールド時間ｔ_{ＨＯＬＤｍｉｎ}は、デバイスの欠陥ののない動作を指定するためのものであて、有効な信号の印加に関して指定される最低限の要件を示す。

図１の例では、ユニット２０の出力２０Ａは、ユニット４０の入力４０Ａへクロック信号ＣＬＫを提供する。したがって、ユニット２０の出力２０Ｂは、データ信号ＤＡＴＡを、ユニット４０の入力４０Ｂに提供する。簡単にするために、ここではこのようなデータ信号を１つだけ考えるが、もちろん、複数のこのようなデータ信号をユニット２０と４０の間で送信することができる。

遅延ユニット３５Ａと３５Ｂのうち１つまたは両方のいずれかにより遅延を提供することにより、タイミングＴ_１とＴ_２に対して時間Ｔ_ＣＬＫのポイントを変えることができる。こうして、遅延を変えることにより、指定された最小セットアップ時間ｔ_{ＳＵｍｉｎ}と最小ホールド時間ｔ_{ＨＯＬＤｍｉｎ}を検査することができる。

好ましい実施形態では、開始タイミングは、検査すべきユニットが障害なく正しく動作することが期待されるように選択する。ついで受信したデータを期待されるデータと比較することで機能テストを行う。ついで、好ましくは最小セットアップ時間ｔ_{ＳＵｍｉｎ}または最小ホールド時間ｔ_{ＨＯＬＤｍｉｎ}である予め決められた値まで、１つまたは複数のステップでタイミングを変え、検査を繰り返す。障害が検出された場合には検査を中止することができる。この場合、逆のタイミング方向に向けて検査を繰り返すことができる。

セットアップ時間またはホールド時間を検査する代わりに、または、これに追えて、時間に渡って（または時間の経過と共に）遅延を変えることによってジッタを加えることができる。好ましくは、任意波形発生器は種々のジッタを誘発するために、遅延ユニット３５のうち１つまたは複数の遅延を制御し、任意の波形で遅延を変調できるようにする。これによってジッタに対する受信器の耐性をチェックできる。

検査すべきユニット２０と４０は物理的に分離された別々のデバイスであってもよいが、１つのデバイス上に物理的に構成してもよい。さらに、ユニット２０と４０は好ましくは、図１の例に示すような、デシリアライズ化とシリアライズ化といった相補的な機能を有する。

他の任意のタイプのユニット２０と４０を本発明による検査に適用できることが明らかであろう。典型的な他の例には、シリアライザのシリアル出力とデシリアライザ（たとえば通信デバイス）のシリアル入力の間、フリップフロップの出力と入力の間、Ｓ−ＡＴＡ、Ｈｙｐｅｒ Ｔｒａｎｓｐｏｒｔ、ＰＣＩ Ｅｘｐｒｅｓｓなどのコンピュータバスの出力と入力の間などに結合ユニット６０を提供することがある。

図３は、シングルエンド信号および差分信号を適用できる信号経路３０の１実施形態を示す。入力線３００（たとえばユニット２０から提供される）が、第１のコンパレータ３２０と第２のコンパレータ３３０の入力に加えられる。第２の入力線３１０は第１のコンパレータ３２０の反転入力と、第３のコンパレータ３４０の入力とに提供される。第２のコンパレータ３３０は第２の入力として閾値電圧Ｖ_ＴＨ１を受け取り、第３のコンパレータ３４０は第２の入力として閾値電圧Ｖ_ＴＨ２を受け取る。

３つのコンパレータ３２０乃至３４０の出力をマルチプレクサ３５０に提供することにより、入力のうち１つを出力として選択し結合することができる。マルチプレクサ３５０の出力を遅延ユニット３５に提供する。遅延ユニット３５は可変遅延ユニットであってもよい。遅延ユニット３５の遅延された出力を、通常の出力３７０と反転出力３８０とを有するドライバ３６０の入力に提供する。次に、出力３７０と３８０、またはこのうち１つだけをユニット４０に加えることができる。制御電圧Ｖ_ＤＨとＶ_ＤＬにより、図３の一番右側の論理信号の例示的なレベルによって示されるように、ライン（線）３７０と３８０上の出力信号の出力レベルを設定できる。

差分信号、すなわち通常の信号と通常の信号に対して相補的である相補信号がライン３００と３１０に加えられる場合、コンパレータ３２０は通常の信号と相補信号を減算することによって組み合わされたシングルエンドの信号を提供する。ライン３００上の信号はさらに閾値電圧Ｖ_ＴＨ１と比較され、コンパレータ３３０は、ライン３００上の信号が閾値電圧を超えているかぎり第１の論理レベルを提供し、ライン３００上の信号が閾値電圧未満である限り第２の論理レベルを提供する。第３のコンパレータ３４０は、ライン３１０上の信号が閾値電圧Ｖ_ＴＨ２を超えている限り第１の論理レベルを提供し、ライン３１０上の信号が閾値電圧未満である限り第２の論理レベルを提供する。閾値電圧Ｖ_ＴＨを特に可変電圧として加えることにより、ライン３００と３１０のいずれかに加えられた信号のレベルを検査することができる。

差分信号のどれを、すなわち、それらを組み合わせた減算信号のうちどれをシングルエンドの信号として検査するかに依存して、マルチプレクサ３５０はコンパレータ３２０乃至３４０の出力のうち１つを選択する。ついで遅延ユニット５０は選択した信号に遅延を適用することができる。ドライバ３６０は遅延ユニット３５から受信した信号を駆動し、出力レベルＶ_ＤＬとＶ_ＤＨは、それぞれの電圧をドライバ３６０に印加することによって設定できる。ドライバ３６０の出力は差分信号であり、ライン３８０の信号はライン３７０の反転（相補的な）信号を表す。

シングルエンドの信号を入力線３００または３１０のうち１つに加える場合、上記と同様に、マルチプレクサ３５０が適切な信号を選択する。

コンパレータ３３０と３４０により入力線３００と３１０における信号レベルを検査することができると共に、ドライバ３６０により出力レベルと出力線３７０と３８０とを変更することができる。したがって、コンパレータ３３０と３４０により、検査すべき第１のユニット２０の出力の出力レベルが検査でき、ドライバレベルＶ_ＤＨとＶ_ＤＬを使用して検査対象である第２のユニット４０の入力レベルを検査できる。

図４は、本発明の別の実施形態を示す。この構成は、ＤＵＴ、結合ユニット４００、外部チャネル４０２を備える。ＤＵＴは内蔵自己テスト（ＢＩＳＴ）を行う機能を備える。具体的には、ＤＵＴはパターン発生器４０４とパターン分析ユニット４０６を備える。パターン発生器４０４はＤＵＴの駆動回路４０８にテストパターンを提供するように構成される。パターン発生器４０４は、たとえば、擬似乱数ビット列（ＰＲＢＳ）発生器であってもよい。代替として、パターン発生器４０４はたとえば、予め定義されたテストパターンをＤＵＴの駆動回路４０８に提供する。駆動回路４０８はインタフェース４１０においてＤＵＴ出力信号を提供するように構成される。このＤＵＴ出力信号は差分信号であってもよいし、シングルエンド信号であってもよい。図４に示された実施形態では、ＤＵＴ出力信号は通常の信号４１２と相補信号４１４を含む差分信号として実現される。

一方向インタフェース４１０はたとえば、１．５Ｇｂｐｓまたはこれ以上のデータレートの高速データリンクを確立することを可能にするシリアルポートであってよい。高速シリアルインタフェースの例は、ＰＣＩ Ｅｘｐｒｅｓｓ（２．５Ｇｂｐｓ）、ＨｙｐｅｒＴｒａｎｓｐｏｒｔ（１．６Ｇｂｐｓ）、Ｓｅｒｉａｌ ＡＴＡ（Ｓ−ＡＴＡ、１．５Ｇｂｐｓ）、Ｒａｐｉｄ ＩＯ、ＦｉｂｒｅＣｈａｎｎｅｌ、Ｅｍｂｅｄｄｅｄ ＳｅｒＤｅｓ、ＸＡＵＩなどである。しかし本発明は高速シリアルポートに限定されるものではない。本発明の実施形態をあらゆる種類のディジタルインタフェース及びアナログインタフェースの検査に使用できる。

一方向インタフェース４１０は結合ユニット４００のポート４１６に接続される。ポート４１６は少なくとも１つの信号線４１８を介してリレー４２０に接続される。リレー４２０が位置Ａに設定されると、ポート４１６は信号調節経路４２２に接続される。信号調節経路４２２は、入力信号のレベルを予め定義された閾値と比較する受信器４２４を備える。受信器の出力において得られる信号４２６はドライバ４２８に転送される。ドライバ４２８の出力において、変更された信号４３０が得られる。リレー４３２を位置Ｃに設定すると、変更された信号４３０は結合ユニット４００のポート４３４に送られる。ポート４３４はＤＵＴのインタフェース４３６に接続される。差分信号が結合ユニット４００に提供された場合、結合ユニットは差分信号をＤＵＴのインタフェース４３６にも提供するが、この差分信号は通常の信号４３８と相補信号４４０を含む。

結合ユニット４００から受信した信号はＤＵＴの受信経路によって評価される。図４では、受信経路（Ｒｘ）は受信回路４４２とパターン分析ユニット４０６を備える。受信したパターンをパターン発生器４０４が最初に生成したパターンと比較することによって、ビットエラーが発生したかしなかったかを決定できる。代替として、パターン分析ユニット４０６はＣＲＣ（巡回冗長コード）分析を行ってもよい。データストリーム内で送信されるＣＲＣ情報を、受信したパターンから導出されたＣＲＣ情報と比較する。ミスマッチの（一致していない）場合は明らかにデータが正しく受信されていない。

信号調節経路４２２により、ＤＵＴから受信した信号を予め定義されたパラメータに従って変更することができる。たとえば、信号調節経路４２２は、受信した信号レベルを（それが適正であるか否かについて）検査する、ジッタを注入する、ノイズを重ね合わせる、追加の遅延を導入する、信号の完全性をチェックする、信号の電圧レベルを調節するなどのための手段を備えていてもよい。特に、信号の性質を意図的に劣化させてから、変更した信号をＤＵＴに送信してもよい。ＤＵＴの側では、パターン分析ユニット４０６により、受信した信号を依然として正しくデコードできるかどうか、または、信号に加えられたストレスからビットエラーが引き起こされたかどうかを決定できる。

結合ユニット４００はさらに、２つの追加のリレー４４４と４４６とを備えていてもよい。リレー４２０と４４４が位置ＡとＥに設定され、リレー４４６と４３２が位置Ｇ、Ｄに設定されている場合、ポート４１６は内部ワイヤループ４４８を介してポート４３４に接続される。こうして、内部ワイヤループ４４８は信号調節経路４２２をバイパスする。これによってＤＵＴの機能を高速にチェックできるので、信号調節経路４２２のパラメータを指定する必要はない。さらに、内部ワイヤループ４４８により非バイナリ信号レベルを検査することができる。

図４に示された結合ユニット４００によりさらに、ＤＵＴのインタフェース４１０と４３６のうちの少なくとも１つに外部の機器を接続できる。たとえば、リレー４２０と４４４を位置ＤとＦに設定することにより、ＤＵＴの駆動経路（Ｔｘ）をリレー４２０と４４４を介し、また、少なくとも１つの信号線４５０を介して外部チャネル４０２に接続できる。外部チャネル４０２はたとえばＡＴＥカードまたは機器であってもよい。外部チャネル４０２を使用して、たとえば、ＤＣ測定を行うことができる。特に、外部チャネル４０２はたとえば、ＤＵＴ出力信号の静的レベル、駆動経路の終端などを測定できる。ＤＵＴの駆動経路が差分信号を提供する場合、この差分信号のコモンモード電圧を外部チャネル４０２で測定することができる。さらに、外部チャネル４０２を、信号の完全性をモニタする、機能ベクトル検査を行うなどのために構成してもよい。ＤＵＴがスキャンチェーンを備える場合、スキャンパターンをＤＵＴの出力において得ることができ、このようなスキャンパターンを外部チャネル４０２で分析することができる。

リレー４３２と４４６を位置ＤとＨに設定する場合、外部チャネル４０２は少なくとも１つの信号線４５０と、リレー４４６と４３２とを介して、ＤＵＴの受信経路に接続される。外部チャネル４０２を、たとえば、ＤＵＴの受信経路の終端を測定するために使用できる。ＤＵＴがスキャンチェーンを備える場合、外部チャネル４０２はスキャンリソースとして使用でき、外部チャネル４０２が生成するスキャンベクトルはＤＵＴの受信経路に提供される。

図５は、結合ユニット５００のさらに詳細な図面である。ＤＵＴの駆動経路により入力信号５０２が提供される。リレー５０４が位置Ａに設定されている場合、入力信号５０２はリレー５０４を介してコンパレータ５０６に転送される。コンパレータ５０６はそれぞれの入力信号５０２を受信し、信号５１６を生成する。入力信号５０２がシングルエンド信号の場合、入力信号のレベルを予め決められた閾値と比較する。入力信号５０２が差分信号である場合、コンパレータ５０６は通常の信号と相補信号を減算することによって信号５１６を生成してもよい。

代替として、コンパレータ５０６は２つの信号のうちどちらかを予め決められた閾値と比較してもよい。必要なアナログ閾値５１８はディジタル／アナログコンバータ５２０によって生成してもよい。それぞれの閾値レベルの設定により、ＤＵＴの駆動経路の出力レベルを分析できる。

入力信号５０２が差分信号である場合、この差分信号のコモンモード電圧を決定すると有利な場合がある。この目的のために、差分信号を、コモンモード信号５１０を導出するように構成されたコンポーネント５０８に提供することができる。コモンモード信号５１０の信号レベルを差分信号の通常の信号と相補信号レベルの中間の値として定義する。リレー５１２を位置Ｊに設定している場合、コモンモード信号５１０を信号線５１４を介して外部のチャネルに送ることもできるし、または、別の種類の測定ユニットに送ることもできる。こうして、入力信号のコモンモード電圧を決定できる。

信号５１６は、ドライバ５２２に転送される。ドライバ５２２は信号５１６から、予め決められた出力レベルの出力信号５２４を導出するように構成される。さらに、ドライバ５２２は可変時間遅延を信号調節経路に導入するように構成された可変遅延要素として動作してもよく、このような可変遅延は遅延制御信号５３０によって制御される。リレー５２６が位置Ｃに設定される場合、ドライバの出力信号５２４を信号線５２８を介してＤＵＴの受信経路に提供する。

図６では、信号５１６の立ち上がりエッジ６００と立下りエッジ６１０を示す。ドライバ５２２内で、矢印６２０と６３０によって示すように、エッジ６００と６１０に追加の遅延が加えられる。ドライバ５２２の出力において出力信号５２４が得られる。この出力信号５２４の立ち上がりエッジ６４０と立下りエッジ６５０も図６に示されている。

追加の遅延の程度は、加算器５３２が供給する遅延制御信号５３０の大きさによって決定される。加算器５３２は、２つの寄与する信号５３４と５３６の信号レベルを合計するように構成される。信号５３４は、ディジタル／アナログコンバータ５３８によって提供される。信号５３４は、「スキュー」とも呼ばれる、遅延に対する一定の寄与に関連する。

イネーブル回路５４２の注入イネーブル信号５４０が設定されている場合、時間依存信号５４４を信号５３６として加算器５３２に提供する。時間依存信号５４４は、「ジッタ」とも呼ばれる遅延に対する時間依存寄与に関連する。リレー５４６が位置Ｌに設定されている場合、内部正弦波発生器５４８が時間依存信号５４４を供給する。遅延は正弦波ジッタ信号で変調され、これにより、ジッタをドライバの出力信号５２４に加えることができる。リレー５４６が位置Ｍに設定されている場合、時間依存信号５４４は外部の任意波形発生器（ＡＷＧ）によって信号線５５０を介して供給される。この場合、遅延を任意の波形で変調して、種々の異なるタイプのジッタを誘発することができる。したがって異なる種類のジッタに対するＤＵＴの受信経路の耐性（または許容度）を検査することができる。

ドライバ５２２は、出力信号５２４の信号レベルを任意の所望の信号レベルの組に設定することができる。それぞれのレベルを、ディジタル／アナログコンバータ５５４が提供する１つまたは複数のアナログ信号５５２によって規定できる。出力信号５２４のプログラム可能であるレベルを変えることにより、ＤＵＴの受信回路のレベルマージンを検査することができる。

さらに、時間依存信号成分を出力信号５２４に重ね合わせる（スーパーインポーズする）ことができる。イネーブル回路５５８の注入イネーブル信号５５６が設定された場合、時間依存信号５４４は出力信号５２４に重ね合わされる。時間依存信号５４４は内部の正弦波発生器５４８が提供する正弦波信号であってもよく、外部のＡＷＧなどが提供する任意の波形の信号であってもよい。代替として、ノイズ信号を出力信号５２４に重ね合わせることができる。このようなノイズ信号を、信号線５５０、リレー５４６、イネーブル回路５５８を介して注入することができる。

出力信号５２４が差分信号である場合、コモンモードレベルを変更してから差分信号をＤＵＴに転送するのが望ましい場合がある。任意の種類の時間依存信号をコモンモード信号に重ね合わせるために、正弦波信号、任意波形信号、ノイズレベルなどをそれぞれ、差分信号の通常信号成分と相補信号成分の両方に重ね合わせることができる。これによって、コモンモード信号注入に対するＤＵＴの受信経路の耐性が検査できる。

図５に示されたリレー５０４、５２６、５６０、５６２は、図４のリレー４２０、４３２、４４４、４４６に対応する。このようなリレーにより、入力信号５０２が信号線５２８に直接送られるように信号経路を切り替えることができる。さらに、入力信号５０２を、リレー５０４、５６０、５１２、及び信号線５１４を介して、たとえば外部チャネルなどの外部のリソースに送ることができる。さらに、外部のリソースから受信した信号を、信号線５６４、リレー５６２と５２６、及び信号線５２８を介して、ＤＵＴの入力に送ることができる。リレーの代わりに他の任意の種類のスイッチング手段（たとえばマルチプレクサ）を使用してもよい。

結合ユニット５００は専用のクロックを有しておらず、入力信号５０２は、ＤＵＴの駆動回路のクロックによって結合ユニットを介してクロックされる（すなわち、クロックに同期して取り込まれるなど、クロックに同期して駆動される）。ついで、結合ユニットの出力信号が信号線５２８を介してＤＵＴの受信回路（Ｒｘ）に提供される。ここで受信クロックは結合ユニットから受信した信号に調節される。たとえば、位相ロックループ（ＰＬＬ）を使用して受信した信号の位相をトラッキング（追跡）することができる。所定の量のジッタが結合ユニットの出力信号に加えられる場合、ＤＵＴの受信回路はクロックの変動をトラッキングできなくなるかも知れない。たとえば、ジッタの周波数が信号のクロック周波数の１０分の１のオーダである場合、クロック変動が早すぎて受信回路ではトラッキングできない場合がある。したがって、所定の量のジッタを加えることにより、正しい受信ができなくなるまで信号の品質を意図的に低下させ、受信回路のジッタに対する耐性を検査できる。

図７には受信した信号の１クロックサイクル７００を示す。ＤＵＴの駆動回路のクロックは完全には安定ではないので、結合ユニット５００の入力信号５０２はすでに所定の量の固有のＴｘジッタ７１０を含んでいる場合がある。ドライバ５２２では、注入されるジッタ７２０の追加の量を意図的に加え、この結果、合計量のジッタ７３０を伴う出力信号５２４が得られる。結合ユニットの出力信号５２４のクロッキング（クロック駆動）は、合計量のジッタ７３０に応じてふらつく。出力信号５２４は、ＤＵＴの受信経路に提供される。ＤＵＴの受信回路の側では、信号受信をアイダイアグラムで表すことができる。図７には、ＤＵＴの受信経路の最小のアイ開口（アイオープニング）７４０が描かれている。データ信号が正しく受信されることを確保するためには、合計量のジッタ７３０は、最小アイ開口７４０に重なってはならない。図７に示された例では、合計量のジッタ７３０はまだ最小アイ開口７４０に重なっておらず、一定のマージン７５０が残っている。注入されるジッタ７２０の量を増加させることにより、マージン７５０は減少し、ある位置で、合計量のジッタ７３０は最小アイ開口７４０と重なり始める。その時点で、合計量のジッタ７３０は、データビットとクロックサイクルの間の対応が失われるほどに大きい。安全な受信はもはや不可能になり、ＤＵＴの受信経路のパターン分析ユニットはビットエラーを報告しはじめる。

図８は、本発明の別の実施形態を示す。パラメータ化されたループバック検査の概念は双方向インタフェースにも同様に適用できる。したがって、たとえばメモリインタフェースを検査することが可能である。なぜなら、メモリインタフェースを検査するために、書き込みアクセスと読み出しアクセスの両方を行わなければならないからである。図８に示された検査システムは、ＤＵＴ、結合ユニット８００、外部チャネル８０２を備える。駆動回路８０６と受信回路８０８は、双方向インタフェース８０４に接続される。駆動回路８０６は、差分出力信号を双方向インタフェース８０４に提供するように構成され、差分出力信号は通常の信号８１０と相補信号８１２を含む。受信回路８０８は双方向インタフェース８０４から差分入力信号を受信するように構成され、この差分入力信号は通常の信号８１４と相補信号８１６を含む。同様に、双方向インタフェース８１８は駆動回路８２０と受信回路８２２の両方に接続される。

ＤＵＴを検査するためには、双方向インタフェース８０４をポート８２４と接続し、双方向インタフェース８１８を結合ユニット８００のポート８２６に接続する。リレー８２８と８３０を位置ＡとＰとに設定することにより、ＤＵＴ出力信号をポート８２４から第１の信号調節経路８３２に送ることができる。ここで、この信号に、信号成形と信号調節を施すことができる。第１の信号調節経路８３２は、たとえば、第１の受信器８３４と第１のドライバ８３６とを備える。第１のドライバ８３６の出力において、変更された信号が得られる。リレー８３８、８４０が位置ＲとＣに設定されている場合、この変更された信号が、ポート８２６と双方向インタフェース８１８を介して、ＤＵＴの受信回路８２２に提供される。ここで、受信された信号を分析することができる。

駆動回路８２０はまた、双方向インタフェース８１８においてＤＵＴ出力信号を提供することができる。リレー８４０と８３８が位置ＣとＳに設定されている場合、この信号は第２の信号調節経路８４２に送られる。第２の信号調節経路８４２は、第２の受信器８４４と第２のドライバ８４６とを備える。第２のドライバの出力において得られる変更された信号を、リレー８３０と８２８とポート８２４を介して、双方向インタフェース８０４に送ることができる。この場合、受信回路８０８はさらなる信号処理を行うことができる。

結合ユニット８００はさらに、内部ワイヤループ８４８を備える。リレー８２８と８５０が位置ＢとＥに設定されており、リレー８４０と８５２が位置ＤとＧに設定されている場合、内部ワイヤループ８４８は信号調節経路８３２と８４２をバイパスする。したがって、直接の信号接続が双方向インタフェース８０４と８１８の間に確立される。駆動回路８０６は、内部ワイヤループ８４８を介して信号を受信回路８２２に送信することができ、これと逆方向において、駆動回路８２０が信号を受信回路８０８に送信することができる。これによってＤＵＴの機能を高速にチェックすることができる。特に、重要な双方向遷移を検査できる。メモリインタフェースを検査する場合には、内部ワイヤループ８４８により、たとえばＤＵＴ内のステートマシン遷移によって誘発される場合がある高速の読み出し／書き込み遷移を検査することができる。

結合ユニット８００はさらに、ＤＵＴ出力信号を外部チャネル８０２に送ることもできる。たとえば、リレー８４０、８５２が位置ＤとＨに設定されている場合、双方向インタフェース８１８はポート８２６、リレー８４０、８５２、ポート８５４、少なくとも１つの信号線８５６を介して外部チャネル８０２に接続される。外部チャネルはたとえば、双方向インタフェース８１８の静的レベルと終端を決定するためにＤＣパラメータ検査を行うことができる。この他に、外部チャネル８０２を、スキャンベクトルを双方向インタフェース８１８に提供すること、および、スキャンベクトルを双方向インタフェース８１８から受信することのうちの少なくとも１つを行うよう構成された外部スキャンリソースとして使用することができる。さらに、外部チャネル８０２を、たとえば機能ベクトルテストを行うために使用できる。

双方向インタフェース８０４も外部チャネル８０２に接続することができる。この目的のために、リレー８２８と８５０を位置ＢとＦに設定する。こうして、双方向インタフェース８０４は、ポート８２４、リレー８２８と８５０、ポート８５８、及び少なくとも１つの信号線８５６を介して外部チャネル８０２に接続される。ついで、双方向インタフェース８０４に関して上記の測定を行うことができる。

以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
１．検査すべき第１のユニットと検査すべき第２のユニットの間に結合されるように構成された結合ユニット（６０、４００、５００、８００）であって、
前記結合ユニットは、前記検査すべき第１のユニットの少なくとも１つの端子（２０Ａ、４１０、８０４）と、前記検査すべき第２のユニットの少なくとも１つの端子（４０Ａ、４３６、８１８）の間に信号接続を提供するように構成された第１の信号経路（３０Ａ、４２２、８３２）を備え、
前記第１の信号経路（３０Ａ、４２２、８３２）は、前記検査すべき第１のユニットから第１の信号を受信し、前記第１の信号を予め決められたパラメータに従って調節し、前記調節された第１の信号を前記検査すべき第２のユニットに提供するように構成された信号調節手段を備えることからなる、結合ユニット。
２．前記第１の信号経路が、前記第１の信号の情報内容を実質的に保存するように構成されることと、
前記第１の信号経路の伝送特性が、前記予め決められたパラメータによって決定されることと、
前記第１の信号が、シングルエンドの信号として実施されること、
とのうちの少なくとも１つを有する、上項１に記載の結合ユニット。
３．前記信号調節手段は、前記第１の信号または前記第１の信号から得られた信号と、予め決められた閾値レベルとを比較するように構成されたコンパレータユニット（４２４、５０６、８３４）を備え、前記閾値レベルは、前記予め決められたパラメータに従って設定されることからなる、上項１または２に記載の結合ユニット。
４．前記信号調節手段は、前記第１の信号経路（３０Ａ）を移動する信号に遅延を施すように構成された、好ましくは可変遅延ユニットである遅延ユニット（３５Ａ）を備えることからなる、上項１乃至３のいずれかに記載の結合ユニット。
５．前記結合ユニットが、前記遅延ユニットの遅延を制御するように構成された制御ユニットをさらに備えることと、
前記結合ユニットが、制御信号を印加することによって前記遅延ユニットの遅延を制御し、ある時間にわたって前記遅延を変更するように構成された制御ユニットをさらに備えることと、
前記遅延ユニットにより誘発された遅延が、ディジタルデータ信号のセットアップ時間とホールド時間のうちの少なくとも１つを変えるために制御され、前記セットアップ時間は有効なデータ信号の開始と有効なクロック信号の開始の間の時間を表し、前記ホールド時間は前記有効なクロック信号の開始と前記有効なデータ信号の終了の間の時間を表すこと、
とのうちの少なくとも１つを有する、上項４に記載の結合ユニット。
６．スキュー信号に従って前記第１の信号経路の遅延を設定することにより前記第１の信号にスキューを加え、前記スキューは、前記予め決められたパラメータに従って加えられることからなる、上項１乃至５のいずれかに記載の結合ユニット。
７．ジッタ信号に従って前記第１の信号経路の遅延を変調することによって前記第１の信号にジッタを加え、前記ジッタは前記予め決められたパラメータに従って加えられることからなる、上項１乃至６のいずれかに記載の結合ユニット。
８．前記第１の信号経路はシングルエンド式信号接続を提供するように構成される、上項１乃至７のいずれかに記載の結合ユニット。
９．前記第１の信号経路は、通常の信号と、前記通常の信号に対して相補的である相補信号を有する差分信号を伝送するための差分信号接続を提供するように構成される、上項１乃至８のいずれかに記載の結合ユニット。
１０．前記第１の信号経路が、差分信号を受信し、以下の信号のうち１つを表すシングルエンド信号を出力として提供するように構成された差分入力ユニット（３２０、３３０、３４０、３５０）を備えることであって、前記以下の信号とは、
通常の信号または前記通常の信号から得られた信号、
相補信号または前記相補信号から得られた信号、
前記通常の信号または前記通常の信号から得られた信号と前記相補信号または前記相補信号から得られた信号の間の信号の差としての差分信号
であることと、
前記第１の信号経路が、入力信号から差分出力信号（３７０、３８０）を導出するように構成され、かつ、前記差分出力信号を前記検査すべき第２のユニットに提供するように構成された差分出力ユニット（３６０）を備えることと、
前記信号調節手段が、前記差分信号からコモンモード信号を導出するように構成されることと、
前記信号調節手段が、前記差分信号からコモンモード信号を導出し、及び、前記信号調節手段が、以下の少なくとも１つを提供するように構成されること、すなわち、
前記コモンモード信号を、前記予め決められたパラメータに従って設定される予め決められたレベルに設定することと、
前記予め決められたパラメータに従って、任意波形とノイズ信号のうちの少なくとも１つを前記コモンモード信号に重ね合わせることと
のうちの少なくとも１つを提供するように構成されること、
とのうちの少なくとも１つを有する、上項１乃至９のいずれかに記載の結合ユニット。
１１．前記信号調節手段は、前記第１の信号または前記第１の信号から得られた信号を、少なくとも１つの出力レベルを有する出力信号に変えるように構成されたドライバ（４２８、５２２、８３６）を備え、前記少なくとも１つの出力レベルは前記予め決められたパラメータに従って設定されることからなる、上項１乃至１０のいずれかに記載の結合ユニット。
１２．前記検査すべき第２のユニットが、機能において、前記検査すべき第１のユニットと実質的に相補的であることと、
前記検査すべき第１のユニットと第２のユニットが、１つのデバイス（ＤＵＴ）によって構成されるか、または各々が異なるデバイス（２０、４０）によって構成されることと、
前記結合ユニットがループバックユニットであることと、
前記検査すべきユニットのうちの少なくとも１つが、物理インタフェース、特に、ＰＣＩ Ｅｘｐｒｅｓｓ、ＨｙｐｅｒＴｒａｎｓｐｏｒｔ、Ｓｅｒｉａｌ ＡＴＡ、Ｒａｐｉｄ ＩＯ、ＦｉｂｒｅＣｈａｎｎｅｌ、Ｅｍｂｅｄｄｅｄ ＳｅｒＤｅｓ、ＸＡＵＩなどのシリアルインタフェースを備え、及び、前記検査すべきユニットの少なくとも１つの端子が前記物理インタフェースの一部であること、
とのうちの少なくとも１つを有する、上項１乃至１１のいずれかに記載の結合ユニット。
１３．前記第１の信号経路と、前記第１の信号経路の信号調節手段をバイパスするように構成されたワイヤループ（４４８、８４８）との間を切り替えるように構成された第１のスイッチング手段を備える、上項１乃至１２のいずれかに記載の結合ユニット。
１４．前記検査すべき１つのユニットの少なくとも１つの端子を、特に外部チャネル（４０２、８０２）などの外部のリソースに接続するために前記信号経路を切り替えるように構成された第２の切り替え手段を備える、上項１乃至１３のいずれかに記載の結合ユニット。
１５．前記検査すべき第２のユニットの少なくとも１つの端子（８１８）と、前記検査すべき第１のユニットの少なくとも１つの端子（８０４）の間に信号接続を提供するように構成された第２の信号経路（８４２）を備え、
前記第２の信号経路（８４２）は、前記検査すべき第２のユニットから第２の信号を受信し、予め決められたパラメータに従って前記第２の信号を調節し、前記調節された第２の信号を前記検査すべき第１のユニットに提供するように構成された第２の信号調節手段を備えることからなる、上項１乃至１４のいずれかに記載の結合ユニット。
１６．前記第１の信号経路（８３２）と前記第２の信号経路（８４２）の間を切り替えるように構成された第３の切り替え手段を備える、上項１５に記載の結合ユニット。
１７．検査すべき第１のユニットと検査すべき第２のユニットのうちの少なくとも１つを検査するように構成された検査システムであって、
前記検査すべき第１のユニットと前記検査すべき第２のユニットの間に結合された、上項１乃至１６のいずれかに記載された少なくとも１つの結合ユニット（６０、４００、５００、８００）と、
前記検査すべき第１のユニットに提供された刺激信号に応答して前記検査すべき第２のユニットから受信した応答信号を分析するように構成された信号分析ユニット（４０６）とを備える、検査システム。
１８．刺激信号を前記検査すべき第１のユニットに提供するように構成されたパターン発生器（４０４）を信号源としてさらに備える、上項１７に記載の検査システム。
１９．前記信号調節手段は、前記検査すべき第２のユニットが前記調節された第１の信号を正しく受信できなくなるまで、前記第１の信号経路を移動する第１の信号を劣化させるように構成されることからなる、上項１７または１８に記載の検査システム。
２０．前記第１の信号調節手段は、
前記調節された第１の信号の少なくとも１つの出力レベルを変えることと、
前記第１の信号に加えるジッタの量を変えることと、
前記第１の信号に加えるスキューの量を変えることと、
コモンモード信号のノイズレベルを変えることと、
コモンモード信号に加えられる任意波形信号を変えること、
のうちの少なくとも１つによって、前記第１の信号経路を移動する第１の信号を劣化させるように構成されることからなる、上項１９に記載の検査システム。
２１．検査すべき第１のユニットと検査すべき第２のユニットのうちの少なくとも１つの動作を検査する方法であって、
前記検査すべき第１のユニットから第１の信号を受信するステップと、
予め決められたパラメータに従って前記第１の信号を調節するステップであって、前記第１の信号の情報内容が保存されることからなる、ステップと、
前記調節された第１の信号を前記検査すべき第２のユニットに入力信号として提供するステップ
とを含む、方法。
２２．前記検査すべき第１のユニットに刺激信号を供給するステップを含む、上項２１に記載の方法。
２３．前記検査すべき第２のユニットから応答信号を受信するステップと、前記応答信号を分析するステップとを含む、上項２１または２２に記載の方法。
２４．前記応答信号を分析するステップは、前記応答信号と、前記刺激信号に応答して受信されることが期待される信号を表す期待応答信号とを比較するステップを含む、上項２３に記載の方法。
２５．検査すべき第１のユニット（２０）と検査すべき第２のユニット（４０）との間に結合されるように構成された結合ユニット（６０）であって、
前記結合ユニットは、１つ以上の信号経路（３０Ａ）を備え、その信号経路の各々が、前記検査すべき第１のユニット（２０）の出力（２０Ａ）と、前記検査すべき第２のユニット（４０）の入力（４０Ａ）の間に信号接続を提供するように構成され、
前記１つ以上の信号経路（３０Ａ）のうちの少なくとも１つが、前記信号経路（３０Ａ）を移動する信号に遅延を与えるように構成された遅延ユニット（３５Ａ）を備えることからなる、結合ユニット（６０）。
２６．少なくとも１つの遅延ユニットが、前記信号経路を移動する信号に可変遅延を与えるように構成された可変遅延ユニットであることと、
前記結合ユニットが、好ましくは、制御信号を与えてある時間にわたって遅延を変更することによって、前記遅延ユニットのうちの１つ以上の遅延ユニットの遅延を制御するように構成された制御ユニットをさらに備えることと、
前記検査すべき第２のユニットが、前記検査すべき第１のユニットに対して機能上実質的に相補的であることと、
のうちの少なくとも１つを有し、
前記結合ユニットがさらに、
各々が前記検査すべき第１のユニットのデータ出力と前記検査すべき第２のユニットのデータ入力の間に結合された１つ以上のデータ信号経路であって、前記データ出力はデータ信号を提供するように構成され、前記データ入力は前記提供されたデータ信号を受信するように構成されることからなる、１つ以上のデータ信号経路と、
前記検査すべき第１のユニットのクロック出力と前記検査すべき第２のユニットのクロック入力の間のクロック信号経路であって、前記クロック出力は、受信したデータ信号の１つ以上をクロックするための、前記クロック入力により受信されるクロック信号を提供するように構成され、前記クロック信号経路と前記１つ以上のデータ信号経路のうちの少なくとも１つが前記遅延ユニットを備えることからなる、クロック信号経路
を備え、
前記検査すべき第１のユニットと前記検査すべき第２のユニットは、１つのデバイスによって構成されるか、または各々が異なるデバイスによって構成され、
前記結合ユニットは、ループバックユニットであることからなる、上項２５に記載の結合ユニット（６０）。

本発明による結合ユニットは、試験を受ける第１のユニットと第２のユニットとを結合するよう構成される。結合ユニットは、試験を受ける第１のユニットの少なくとも１つの端子と、試験を受ける第２のユニットの少なくとも１つの端子の間を信号接続するよう構成された第１の信号経路を備える。第１の信号経路は、所定のパラメータにしたがって第１の信号を調整し、及び、調整された第１の信号を試験を受ける第２のユニットに供給するために、試験を受ける第１のユニットから第１の信号を受信するよう構成された信号調整手段を有する。

本発明の第１の実施形態を示す図である。 データ信号とクロック信号に関するタイミングチャートを示す図である。 差分信号接続を提供するように構成された信号経路を示す図である。 本発明の別の実施形態を示す図である。 結合ユニットのより詳細な図である。 信号の遅延の様子を示す図である。 信号受信に対するジッタの影響を示す図である。 本発明の別の実施形態を示す図である。

符号の説明

２０ 検査すべき第１のユニット
４０ 検査すべき第２のユニット
２０Ａ、４１０、８０４ 第１のユニットの端子
４０Ａ、４３６、８１８ 第２のユニットの端子
３０Ａ、４２２、８３２ 信号経路
３５Ａ〜３５Ｄ 遅延ユニット
４０Ａ 入力
５０ 信号分析ユニット
６０、４００、５００、８００ 結合ユニット

Claims (36)

1. 検査すべき第１のユニットと検査すべき第２のユニットの間に結合されるように構成された結合ユニット（６０、４００、５００、８００）であって、
   前記結合ユニットは、前記検査すべき第１のユニットの少なくとも１つの端子（２０Ａ、４１０、８０４）と、前記検査すべき第２のユニットの少なくとも１つの端子（４０Ａ、４３６、８１８）の間に信号接続を提供するように構成された第１の信号経路（３０Ａ、４２２、８３２）を備え、
   前記第１の信号経路（３０Ａ、４２２、８３２）は、前記検査すべき第１のユニットから第１の信号を受信し、前記第１の信号を予め決められたパラメータに従って調節し、前記調節された第１の信号を前記検査すべき第２のユニットに提供するように構成された信号調節手段を備え、
   前記結合ユニットはさらに、
   前記検査すべき第２のユニットの少なくとも１つの端子と、前記検査すべき第１のユニットの少なくとも１つの端子の間に信号接続を提供するように構成された第２の信号経路（８４２）と、
   前記第１の信号経路と前記第２の信号経路のいずれかの信号を選択するためにそれらの経路を切り替えるための第１の切り替え手段
   を備えることからなる、結合ユニット。
2. 前記第１の信号経路が、前記第１の信号の情報内容を実質的に保存するように構成される、請求項１の結合ユニット。
3. 前記第１の信号経路の伝送特性が、前記予め決められたパラメータによって決定される、請求項１または２に記載の結合ユニット。
4. 前記第１の信号が、シングルエンドの信号として実施される、請求項１乃至３のいずれかに記載の結合ユニット。
5. 前記信号調節手段は、前記第１の信号または前記第１の信号から得られた信号と、予め決められた閾値レベルとを比較するように構成されたコンパレータユニット（４２４、５０６、８３４）を備え、前記閾値レベルは、前記予め決められたパラメータに従って設定されることからなる、請求項１乃至４のいずれかに記載の結合ユニット。
6. 前記信号調節手段は、前記第１の信号経路（３０Ａ）を移動する信号に遅延を施すように構成された、好ましくは可変遅延ユニットである遅延ユニット（３５Ａ）を備えることからなる、請求項１乃至５のいずれかに記載の結合ユニット。
7. 前記結合ユニットが、前記遅延ユニットの遅延を制御するように構成された制御ユニットをさらに備えることと、
   前記結合ユニットが、制御信号を印加することによって前記遅延ユニットの遅延を制御し、時間に渡って前記遅延を変更するように構成された制御ユニットをさらに備えることと、
   前記遅延ユニットにより誘発された遅延が、ディジタルデータ信号のセットアップ時間とホールド時間のうちの少なくとも１つを変えるために制御され、前記セットアップ時間は有効なデータ信号の開始と有効なクロック信号の開始の間の時間を表し、前記ホールド時間は前記有効なクロック信号の開始と前記有効なデータ信号の終了の間の時間を表すこと、
   とのうちの少なくとも１つを有する、請求項６に記載の結合ユニット。
8. スキュー信号に従って前記第１の信号経路の遅延を設定することにより前記第１の信号にスキューを加え、前記スキューは、前記予め決められたパラメータに従って加えられることからなる、請求項１乃至７のいずれかに記載の結合ユニット。
9. ジッタ信号に従って前記第１の信号経路の遅延を変調することによって前記第１の信号にジッタを加え、前記ジッタは前記予め決められたパラメータに従って加えられることからなる、請求項１乃至８のいずれかに記載の結合ユニット。
10. 前記第１の信号経路はシングルエンド式信号接続を提供するように構成される、請求項１乃至９のいずれかに記載の結合ユニット。
11. 前記第１の信号経路は、通常の信号と、前記通常の信号に対して相補的である相補信号を有する差分信号を伝送するための差分信号接続を提供するように構成される、請求項１乃至９のいずれかに記載の結合ユニット。
12. 前記第１の信号経路が、差分信号を受信し、以下の信号のうち１つを表すシングルエンド信号を出力として提供するように構成された差分入力ユニット（３２０、３３０、３４０、３５０）を備えることであって、前記以下の信号とは、
    通常の信号または前記通常の信号から得られた信号、
    相補信号または前記相補信号から得られた信号、
    前記通常の信号または前記通常の信号から得られた信号と前記相補信号または前記相補信号から得られた信号の間の信号の差としての差分信号
    である、請求項１乃至１１のいずれかに記載の結合ユニット。
13. 前記第１の信号経路が、入力信号から差分出力信号（３７０、３８０）を導出するように構成され、かつ、前記差分出力信号を前記検査すべき第２のユニットに提供するように構成された差分出力ユニット（３６０）を備える、請求項１乃至１２のいずれかに記載の結合ユニット。
14. 前記信号調節手段が、前記差分信号からコモンモード信号を導出するように構成される、請求項１乃至１３のいずれかに記載の結合ユニット。
15. 前記信号調節手段が、前記差分信号からコモンモード信号を導出し、
    前記信号調節手段が、
    前記コモンモード信号を、前記予め決められたパラメータに従って設定される予め決められたレベルに設定することと、
    前記予め決められたパラメータに従って、任意波形とノイズ信号のうちの少なくとも１つを前記コモンモード信号に重ね合わせることと
    のうちの少なくとも１つを提供するように構成されることからなる、請求項１乃至１３のいずれかに記載の結合ユニット。
16. 前記信号調節手段は、前記第１の信号または前記第１の信号から得られた信号を、少なくとも１つの出力レベルを有する出力信号に変えるように構成されたドライバ（４２８、５２２、８３６）を備え、前記少なくとも１つの出力レベルは前記予め決められたパラメータに従って設定されることからなる、請求項１乃至１５のいずれかに記載の結合ユニット。
17. 前記検査すべき第２のユニットが、機能において、前記検査すべき第１のユニットと実質的に相補的である、請求項１乃至１６のいずれかに記載の結合ユニット。
18. 前記検査すべき第１のユニットと第２のユニットが、１つのデバイス（ＤＵＴ）によって構成されるか、または各々が異なるデバイス（２０、４０）によって構成される、請求項１乃至１７のいずれかに記載の結合ユニット。
19. 前記検査すべきユニットのうちの少なくとも１つが、物理インタフェース、特に、ＰＣＩ Ｅｘｐｒｅｓｓ、ＨｙｐｅｒＴｒａｎｓｐｏｒｔ、Ｓｅｒｉａｌ ＡＴＡ、Ｒａｐｉｄ ＩＯ、ＦｉｂｒｅＣｈａｎｎｅｌ、Ｅｍｂｅｄｄｅｄ ＳｅｒＤｅｓ、ＸＡＵＩなどのシリアルインタフェースを備え、及び、前記検査すべきユニットの少なくとも１つの端子が前記物理インタフェースの一部である、請求項１乃至１８のいずれかに記載の結合ユニット。
20. 前記結合ユニットがループバックユニットである、請求項１乃至１９のいずれかに記載の結合ユニット。
21. 前記第１の信号経路と、前記第１の信号経路の信号調節手段をバイパスするように構成されたワイヤループ（４４８、８４８）との間を切り替えるように構成された第２の切り替え手段を備える、請求項１乃至２０のいずれかに記載の結合ユニット。
22. 前記検査すべき１つのユニットの少なくとも１つの端子を、特に外部チャネル（４０２、８０２）などの外部のリソースに接続するために前記信号経路を切り替えるように構成された第３の切り替え手段を備える、請求項１乃至２１のいずれかに記載の結合ユニット。
23. 前記第２の信号経路（８４２）は、前記検査すべき第２のユニットから第２の信号を受信し、予め決められたパラメータに従って前記第２の信号を調節し、前記調節された第２の信号を前記検査すべき第１のユニットに提供するように構成された第２の信号調節手段を備えることからなる、請求項１乃至２２のいずれかに記載の結合ユニット。
24. 検査すべき第１のユニットと検査すべき第２のユニットのうちの少なくとも１つを検査するように構成された検査システムであって、
    前記検査すべき第１のユニットと前記検査すべき第２のユニットの間に結合された、請求項１乃至２３のいずれかに記載された少なくとも１つの結合ユニット（６０、４００、５００、８００）と、
    前記検査すべき第１のユニットに提供された刺激信号に応答して前記検査すべき第２のユニットから受信した応答信号を分析するように構成された信号分析ユニット（４０６）とを備える、検査システム。
25. 刺激信号を前記検査すべき第１のユニットに提供するように構成されたパターン発生器（４０４）を信号源としてさらに備える、請求項２４に記載の検査システム。
26. 前記信号調節手段は、前記検査すべき第２のユニットが前記調節された第１の信号を正しく受信できなくなるまで、前記第１の信号経路を移動する第１の信号を劣化させるように構成されることからなる、請求項２４または２５に記載の検査システム。
27. 前記第１の信号調節手段は、
    前記調節された第１の信号の少なくとも１つの出力レベルを変えることと、
    前記第１の信号に加えるジッタの量を変えることと、
    前記第１の信号に加えるスキューの量を変えることと、
    コモンモード信号のノイズレベルを変えることと、
    コモンモード信号に加えられる任意波形信号を変えること、
    のうちの少なくとも１つによって、前記第１の信号経路を移動する第１の信号を劣化させるように構成されることからなる、請求項２６に記載の検査システム。
28. 検査すべき第１のユニットと検査すべき第２のユニットのうちの少なくとも１つの動作を検査する方法であって、
    前記検査すべき第１のユニットから第１の信号を受信するステップと、
    予め決められたパラメータに従って前記第１の信号を調節するステップであって、前記第１の信号の情報内容が保存されることからなる、ステップと、
    前記調節された第１の信号を前記検査すべき第２のユニットに第１の入力信号として提供するステップと、
    前記検査すべき第２のユニットから第２の信号を受信するステップと、
    予め決められたパラメータに従って前記第２の信号を調節するステップと、
    前記調節された第２の信号を前記検査すべき第１のユニットに第２の入力信号として提供するステップ
    とを含む、方法。
29. 前記検査すべき第１のユニットに刺激信号を供給するステップを含む、請求項２８に記載の方法。
30. 前記検査すべき第２のユニットから応答信号を受信するステップと、前記応答信号を分析するステップとを含む、請求項２８または２９に記載の方法。
31. 前記応答信号を分析するステップは、前記応答信号と、前記刺激信号に応答して受信されることが期待される信号を表す期待応答信号とを比較するステップを含む、請求項３０に記載の方法。
32. 前記第１の信号経路は、１つ以上あり、その信号経路の各々が、前記検査すべき第１のユニット（２０）の出力（２０Ａ）と、前記検査すべき第２のユニット（４０）の入力（４０Ａ）の間に信号接続を提供するように構成され、
    前記１つ以上の信号経路（３０Ａ）のうちの少なくとも１つが、前記信号経路（３０Ａ）を移動する信号に遅延を与えるように構成された遅延ユニット（３５Ａ）を備えることからなる、請求項１に記載の結合ユニット。
33. 少なくとも１つの前記遅延ユニットが、前記信号経路を移動する信号に可変遅延を与えるように構成された可変遅延ユニットである、請求項３２に記載の結合ユニット。
34. 前記結合ユニットが、好ましくは、制御信号を与えて時間に渡って遅延を変更することによって、前記遅延ユニットのうちの１つ以上の遅延ユニットの遅延を制御するように構成された制御ユニットをさらに備える、請求項３２または３３に記載の結合ユニット。
35. 前記検査すべき第２のユニットが、前記検査すべき第１のユニットに対して機能上実質的に相補的である、請求項３２乃至３４のいずれかに記載の結合ユニット。
36. 前記結合ユニットがさらに、
    各々が前記検査すべき第１のユニットのデータ出力と前記検査すべき第２のユニットのデータ入力の間に結合された１つ以上のデータ信号経路であって、前記データ出力はデータ信号を提供するように構成され、前記データ入力は前記提供されたデータ信号を受信するように構成されることからなる、１つ以上のデータ信号経路と、
    前記検査すべき第１のユニットのクロック出力と前記検査すべき第２のユニットのクロック入力の間のクロック信号経路であって、前記クロック出力は、受信したデータ信号の１つ以上をクロックするための、前記クロック入力により受信されるクロック信号を提供するように構成され、前記クロック信号経路と前記１つ以上のデータ信号経路のうちの少なくとも１つが前記遅延ユニットを備えることからなる、クロック信号経路
    を備え、
    前記検査すべき第１のユニットと前記検査すべき第２のユニットは、１つのデバイスによって構成されるか、または各々が異なるデバイスによって構成され、
    前記結合ユニットは、ループバックユニットであることからなる、請求項３２至３５のいずれかに記載の結合ユニット。
    

Images