JP3866591B2 - 電極間接続構造体の形成方法および電極間接続構造体 - Google Patents
電極間接続構造体の形成方法および電極間接続構造体 Download PDFInfo
- Publication number
- JP3866591B2 JP3866591B2 JP2002065894A JP2002065894A JP3866591B2 JP 3866591 B2 JP3866591 B2 JP 3866591B2 JP 2002065894 A JP2002065894 A JP 2002065894A JP 2002065894 A JP2002065894 A JP 2002065894A JP 3866591 B2 JP3866591 B2 JP 3866591B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resin film
- resin
- connection structure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01016—Sulfur [S]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01084—Polonium [Po]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0209—Inorganic, non-metallic particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0568—Resist used for applying paste, ink or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、電極間接続構造体の形成方法に関する。より具体的には、電気的接続を伴う半導体チップと半導体チップの接合、半導体チップの配線基板への実装、および配線基板と配線基板の接合などにおいて利用可能な、電極間接続構造体の形成方法に関する。
【0002】
【従来の技術】
近年、プリント配線板やセラミック基板への電子部品の実装に関しては、高密度化の要求が高まっており、かかる要求を満たす方式としてベアチップ実装方式が注目されている。ベアチップ実装方式においては、半導体チップと基板配線との電気的接続をワイヤボンディングを介して達成する従来のフェイスアップ実装に代わり、半導体チップおよび配線基板の電極間にハンダバンプを介在させることによって達成するフェイスダウン実装すなわちフリップチップ接合が採用される傾向にある。また、ハンダバンプないしハンダ材料を介して電気的接続を図る技術は、半導体チップ−半導体チップ間および配線基板−配線基板間などにおいても採用されており、例えば、特開平2−96343号公報、特開平4−326747号公報、特開平5−326628号公報、特開平6−262386号公報、特開平8−64639号公報、特開平9−260059号公報、特開平11−135552号公報、特開平11−191673号公報などに開示されている。
【0003】
図7および図8は、フリップチップ接合を達成するための従来の方法の一例を示す。従来のフリップチップ接合方法においては、まず、図7(a)に示すように、半導体チップ410の有する電極411に対応した位置に予め開口部430aが設けられたメタルマスク430を用意する。次に、図7(b)に示すように、開口部430aと電極411とを位置合わせして、メタルマスク430を半導体チップ410上に載置する。次に、図7(c)に示すように、印刷法により、所定のハンダ粉末を含んだハンダペースト440をメタルマスク430の開口部430aに供給する。次に、図7(d)に示すように、ハンダペースト440を残してメタルマスク430を半導体チップ410の表面から取り外す。次に、図7(e)に示すように、ハンダペースト440中のハンダ粉末を一旦溶融させるための加熱処理を経て、電極411上にバンプ412を形成する。
【0004】
半導体チップ410の電極411にバンプ412を形成した後、図8(a)に示すように、配線基板420上にフラックス450を塗布する。フラックス450の役割は、バンプ412表面の酸化膜の除去、ハンダリフロー時の大気遮断によるバンプ412の再酸化防止、配線基板420に対する半導体チップ410の仮接着などである。次に、図8(b)に示すように、配線基板420の電極421とバンプ412とが対向するように位置合わせを行いつつ半導体チップ410を配線基板420上に載置する。次に、図8(c)に示すように、バンプ412をリフローさせるための加熱処理を経て、電極411および電極421をバンプ412を介して接続する。次に、図8(d)に示すように、フラックス450を洗浄除去する。このようにして、配線基板420に対する半導体チップ410のフリップチップ接合が達成される。そして、このようなフリップチップ接合においては、図8(e)に示すように、半導体チップ410と配線基板420との間に、接着剤ないしアンダーフィル剤460が充填される。アンダーフィル剤460は、電極411および電極421を接続する導体部ないしバンプ412を保護するとともに、半導体チップ410表面および配線基板420表面を保護することによって、長期間に渡る接続信頼性を確保するためのものである。
【0005】
【発明が解決しようとする課題】
しかしながら、上述のような従来の接続方法では、メタルマスク430を半導体チップ410上に載置する際に、開口部430aと電極411とを位置合わせする必要があり、電極411の配設ピッチが小さくなる程、適切に位置合わせすることが困難となる。特に、電極411の配設ピッチが200μm以下である場合には、メタルマスク430を載置する際に生ずる位置ずれの程度は相対的に極めて大きくなる。メタルマスク430の位置ずれは、バンプ412の形成位置に影響を与え、フリップチップ接合において導通不良を招来する場合がある。
【0006】
200μm以下のピッチで設けられた電極411に形成できるバンプ412の径は、電極411のサイズをピッチの1/2とした場合、約70μmであり、このようなサイズのバンプ412を介して接続された半導体チップ410と配線基板420の離隔距離は50μm以下となる。半導体チップ410と配線基板420の離隔距離がそのように微小である場合、図8(d)を参照して上述した工程において、充分にフラックス450を除去することは困難である。半導体チップ410と配線基板420の間に残存するフラックス450は、バンプ412を腐食させたり、隣接する電極間の絶縁抵抗が低下する原因となったり、アンダーフィル剤460の充填を阻害するなどの不具合を招来する場合がある。加えて、半導体チップ410と配線基板420との離隔距離が微小である場合には、図8(e)を参照して上述した工程において、アンダーフィル剤460にボイドが発生し易くなり、半導体チップ410と配線基板420との間にアンダーフィル剤460を適切に充填することが困難となる。
【0007】
このように、従来の方法では、狭ピッチないし高密度で電極が設けられている場合には、良好な接合信頼性を得るのが困難である。
【0008】
また、上述のような従来の方法では、フラックス450の塗布および除去、並びにアンダーフィル剤460の充填を含んだ多くの工程を行う必要があり、プロセスが煩雑化している。
【0009】
接合工程の簡略化を目的として、近年、フラックスアンダーフィル剤が開発されている。フラックスアンダーフィル剤は、エポキシ接着剤にフラックス成分を添加したものであり、アンダーフィル剤の機能に加えてフラックスの機能を呈するように構成されている。例えば、フラックスアンダーフィル剤は、図8(a)の工程でフラックスが塗布されるように配線基板420上に塗布される。そして、洗浄除去されずに、図8(e)の工程で通常のアンダーフィル剤460が加熱硬化されるように、半導体チップ410と配線基板420との間で加熱硬化される。
【0010】
フラックスアンダーフィル剤には、半導体チップ410と配線基板420の接合信頼性を確保すべく熱膨張率を低減するため、無機フィラーを添加する必要がある。しかしながら、フラックスアンダーフィル剤における無機フィラーの含有率を20wt%以上とすると、フラックスアンダーフィル剤は、無機フィラーを多く含んでいることに起因して、図8(b)に示すような載置工程においてバンプ412と電極421との接触界面に介在し易くなり、その結果、電極421に対するバンプ412の接合率が極端に低下してしまう。そのため、フラックスアンダーフィル剤の熱膨張率を必要な程度にまで低下させるべく無機フィラーを添加すると、バンプの接合率低下に起因して初期導通不良が生じてしまう場合がある。また、フラックスアンダーフィル剤は、一液性接着剤であるため、室温可使時間が短く利便性に乏しい。
【0011】
本発明は、このような事情のもとで考え出されたものであって、上述の従来の問題点を解消ないし軽減することを課題とし、高密度実装に適するとともに充分な接合信頼性を達成することが可能であって、工程数の少ない電極間接続構造体形成方法およびこれにより形成される電極間接続構造体を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明の第1の側面によると、電極間接続構造体の形成方法が提供される。この形成方法は、第1電極部を有する第1接続対象物に対して、第1電極部を覆うように樹脂膜を形成する工程と、樹脂膜に対して、第1電極部が露出するように開口部を形成する工程と、金属を含む金属ペーストを開口部に充填する工程と、第1接続対象物、および、第2電極部を有する第2接続対象物を、開口部に充填された金属ペーストと第2電極部とが対向しつつ樹脂膜が第2接続対象物に接するように、配置する工程と、第1電極部および第2電極部が金属を介して電気的に接続されるとともに樹脂膜が硬化するように、加熱処理を行う接続工程と、を含むことを特徴とする。
【0013】
このような電極間接続構造体形成方法は、電気的接続を伴う半導体チップと半導体チップの接合、半導体チップの配線基板への実装、および配線基板と配線基板の接合などにおいて、高密度実装に適するとともに充分な接合信頼性を達成することが可能であって、工程数が少ない。
【0014】
本発明の第1の側面において、第1接続対象物および第2接続対象物を配置する工程では、第1接続対象物にバンプは形成されていない。そのため、バンプ表面の酸化膜除去および再酸化防止を図るためのフラックスを第2接続対象物に塗布する必要はない。また、樹脂膜の開口部に充填されている粘性を有する金属ペーストを介して位置合わせするため、第2接続対象物に対して第1接続対象物を仮接着するためのフラックスを第2接続対象物に塗布する必要もない。このように、第1および第2接続対象物を適切な配向で配置する工程においてフラックスを使用しないので、第1接続対象物と第2接続対象物の離隔距離が小さくなる場合であっても、フラックスの洗浄除去という困難な工程は回避される。
【0015】
また、金属ペースト充填用の開口部が形成された樹脂膜は、金属ペースト中の金属を溶融する際に硬化する。これによって、第1接続対象物と第2接続対象物が当該樹脂膜により接合される。したがって、第1接続対象物と第2接続対象物の離隔距離が小さい場合であっても、予め介在する樹脂膜によって接続対象物同士を良好に接合することができ、且つ、接合後におけるアンダーフィル剤の充填という困難な工程は回避される。
【0016】
接合状態における第1接続対象物および第2接続対象物の間の隙間からのフラックスの除去、および、当該隙間へのアンダーフィル剤の充填を行う必要がないため、第1および第2接続対象物の間において短い離隔距離が許容され、その結果、第1および第2接続対象物において微細なピッチで電極を設けることが可能となる。例えば、第1接続対象物と第2接続対象物の離隔距離は、50μm以下とすることも可能である。このように、本発明は、高密度実装に適しているのである。
【0017】
また、本発明によると、フラックスの塗布および除去、ならびにアンダーフィル剤の充填を行う必要がないため、従来法よりも工程数が低減される。
【0018】
液状である従来のフラックスアンダーフィル剤は、上述のように、バンプ412と電極421との界面に残存してバンプの接合率を低下させる場合がある。これに対し、本発明において、樹脂膜は、電気的接続を図るための金属を含む金属ペーストと電極部との間には介在しない。そのため、樹脂膜において、熱膨張率を低下させるために添加する無機フィラーの含有率を20wt%以上としても、バンプの接合率低下に起因する初期導通不良を生じることはない。したがって、充分量の無機フィラーを添加することができ、その結果、第1および第2接続対象物による電極間接続構造体において、充分な接合信頼性を達成することが可能なのである。
【0019】
本発明の第1の側面において、好ましい実施の形態では、金属は粉末状のハンダであり、接続工程では当該ハンダ粉末を溶融させる。より好ましくは、金属ペーストは、ハンダ粉末に加えて樹脂分を含み、接続工程では、ハンダ粉末を溶融させるとともに当該樹脂分を硬化させる。樹脂膜は、金属が溶融する温度以下で軟化する組成を有するのが好ましい。
【0020】
他の好ましい実施の形態では、金属は、例えば粉末状の、AgまたはCuである。より好ましくは、金属ペーストは、粉末状のAgまたはCuに加えて樹脂分を含み、接続工程では、当該金属を溶融させずに当該樹脂分を硬化させる。樹脂膜は、樹脂分が硬化する温度以下で軟化する組成を有するのが好ましい。
【0021】
好ましくは、金属は、金属ペーストにおいて30〜70体積%含まれている。当該金属は、好ましくは80〜380℃の融点を有する。
【0022】
好ましい実施の形態では、金属ペーストは樹脂分を含み、当該樹脂分および樹脂膜は同一の主剤樹脂を含み、接続工程では樹脂分および樹脂膜を一体化させる。好ましくは、樹脂膜は主剤樹脂を含み、金属ペーストは樹脂分を含み、当該樹脂分は主剤樹脂を硬化させるための硬化剤を含む。好ましくは、金属ペーストは樹脂分を含み、当該樹脂分は主剤樹脂を含み、樹脂膜は主剤樹脂を硬化させるための硬化剤を含む。
【0023】
本発明の第2の側面によると、電極間接続構造体の別の形成方法が提供される。この方法は、第1電極部を有する第1接続対象物に対して、第1電極部を覆うように熱硬化性の樹脂膜を形成する工程と、樹脂膜に対して、第1電極部が露出するように開口部を形成する工程と、開口部に導体部を形成する工程と、第1接続対象物、および、第2電極部を有する第2接続対象物を、開口部に形成された導体部と第2電極部とが対向しつつ樹脂膜が第2接続対象物に接するように、配置する工程と、第1電極部および第2電極部が導体部を介して電気的に接続されるとともに樹脂膜が硬化するように、加熱処理を行う接続工程と、を含むことを特徴とする。
【0024】
このような方法によっても、本発明の第1の側面に係る方法と同様、接合状態における第1および第2接続対象物の間の隙間からのフラックスの除去、および、当該隙間へのアンダーフィル剤の充填を行う必要がない。したがって、第2の側面に係る方法も、第1の側面に関して上述したのと略同様な理由で、電極間接続構造体の形成において、高密度実装に適するとともに充分な接合信頼性を達成することが可能であって、工程数が少ない。
【0025】
好ましくは、接続工程では、導体部は、第1電極部および/または第2電極部に対して溶融接合される。これによって、第1電極部と第2電極部が適切に導通される。導体部は、電気めっき及び/又は無電解めっきにより形成される。また、導体部は、好ましくは、複数の層からなる積層構造を有し、各層は、隣接する層とは異なる金属組成を有する。導体部の少なくとも一部は、80〜400℃の融点を有するのが好ましい。
【0026】
本発明の第3の側面によると、電極間接続対象物の別の形成方法が提供される。この方法は、第1電極部を有する第1接続対象物に対して、第1電極部を覆うように樹脂膜を形成する工程と、樹脂膜に対して、第1電極部が露出するように開口部を形成する工程と、金属を含むバンプ形成材料を開口部に充填する工程と、加熱処理を行うことにより開口部にバンプを形成する工程と、第1接続対象物、および、第2電極部を有する第2接続対象物を、バンプと第2電極部とが対向しつつ樹脂膜が第2接続対象物に接するように、配置する工程と、第1電極部および第2電極部がバンプを介して接続されるとともに樹脂膜を硬化させるように、加熱処理を行う接続工程と、を含むことを特徴とする。
【0027】
本発明の第4の側面によると接続方法が提供される。この方法は、第1電極部を備えるとともに当該第1電極部を露出させる開口部を有する樹脂膜で覆われている第1接続対象物に対して、第1電極部に対応する第2電極部を備えた第2接続対象物を接続するための方法であって、金属を含む金属ペーストを開口部に充填する工程と、第1接続対象物および第2接続対象物を、金属ペーストと第2電極部とが対向しつつ樹脂膜が第2接続対象物に接するように、配置する工程と、第1電極部および第2電極部が金属を介して電気的に接続されるとともに樹脂膜が硬化するように、加熱処理を行う接合工程と、を含むことを特徴とする。
【0028】
本発明の第5の側面によると別の接続方法が提供される。この方法は、第1電極部を備えるとともに当該第1電極部を露出させる開口部を有する熱硬化性の樹脂膜で覆われている第1接続対象物に対して、第1電極部に対応する第2電極部を備えた第2接続対象物を接続するための方法であって、開口部に導体部を形成する工程と、第1接続対象物および第2接続対象物を、導体部と第2電極部とが対向しつつ樹脂膜が第2接続対象物に接するように、配置する工程と、第1電極部および第2電極部が導体部を介して電気的に接続されるとともに樹脂膜が硬化するように、加熱処理を行う接合工程と、を含むことを特徴とする。
【0029】
本発明の第6の側面によると別の接続方法が提供される。この方法は、第1電極部を備えるとともに当該第1電極部を露出させる開口部を有する樹脂膜で覆われている第1接続対象物に対して、第1電極部に対応する第2電極部を備えた第2接続対象物を接続するための方法であって、金属を含むバンプ形成材料を開口部に充填する工程と、加熱処理を行うことにより開口部にバンプを形成する工程と、第1接続対象物および第2接続対象物を、バンプと第2電極部とが対向しつつ樹脂膜が第2接続対象物に接するように、配置する工程と、第1電極部および第2電極部がバンプを介して電気的に接続されるとともに樹脂膜が硬化するように、加熱処理を行う接合工程と、を含むことを特徴とする。
【0030】
本発明の第3から第6の側面に係るいずれの方法によっても、第1の側面に係る方法と同様、接合状態における第1および第2接続対象物の間の隙間からのフラックスの除去、および、当該隙間へのアンダーフィル剤の充填を行う必要がない。したがって、第3から第6の側面に係るいずれの方法も、第1の側面に関して上述したのと略同様な理由で、電極間接続構造体の形成において、高密度実装に適するとともに充分な接合信頼性を達成することが可能であって、工程数が少ない。
【0031】
本発明の第1から第6の側面において、接続工程では、第1接続対象物に対して第2接続対象物を押圧する、或は、第2接続対象物に対して第1接続対象物を押圧する。
【0032】
本発明の第7の側面によると、上述のいずれか1つに記載の方法によって形成されたことを特徴とする電極間接続構造体が提供される。このような電極間接続構造体においては、その形成過程において、第1の側面に関して上述したのと同様の効果が奏される。
【0033】
本発明の第8の側面によると、電極間接続構造中間体の形成方法が提供される。この方法は、電極部が設けられた接続対象物に対して、電極部を覆うように熱硬化性の樹脂膜を形成する工程と、樹脂膜に対して、電極部が露出するように開口部を形成する工程と、開口部に導体部を形成する工程と、を含み、樹脂膜は、加熱によって硬化可能な状態であることを特徴とする。このような方法によると、本発明の第2の側面における、樹脂膜の開口部に導体部が充填されている状態の第1接続対象物を得ることができる。
【0034】
本発明の第9の側面によると、別の電極間接続構造中間体の形成方法が提供される。この方法は、電極部が設けられた接続対象物に対して、電極部を覆うように樹脂膜を形成する工程と、樹脂膜に対して、電極部が露出するように開口部を形成する工程と、金属を含むバンプ形成材料を開口部に充填する工程と、を含み、樹脂膜は、加熱によって硬化可能な状態であることを特徴とする。このような方法によると、本発明の第3の側面における、樹脂膜の開口部にバンプ形成材料が充填されている状態、または、バンプが形成されている状態の第1接続対象物を得ることができる。
【0035】
本発明の第10の側面によると、上述の第8または第9の側面に係る方法によって形成されたことを特徴とする電極間接続構造中間体が提供される。このような電極間接続構造中間体は、第2または第3の側面に係る形成方法における中間体として、利用することができる。
【0036】
本発明の第1から第10の側面において、樹脂膜は、好ましくは、感光性を有しており、フィルム状とされている。このような樹脂膜によると、開口部の形成を良好に行うことができる。また、好ましくは、樹脂膜には、30〜70wt%の含有率で無機フィラーが添加されている。このような構成によって、樹脂膜の熱膨張率が適切に低下される。
【0037】
本発明の第11の側面によると、電極間接続構造体が提供される。この電極間接続構造体は、第1電極部が設けられた第1接続対象物と、第1電極部に対向する第2電極部が設けられた第2接続対象物と、第1電極部と第2電極部とを接続する鼓状の導体部と、第1接続対象物と第2接続対象物との間を填塞する封止樹脂とを備えることを特徴とする。
【0038】
このような構造の電極間接続構造体は、本発明の第1の側面に係る方法により形成することができる。そのため、その形成過程において、第1の側面に関して上述したのと同様の効果が奏される。加えて、電極間を接続する導体部がその中間においてくびれを有しているため、導体部にかかる応力は、電極と導体部との接続部位にではなく、導体部の中央部に集中する。そのため、当該接続部位の破断が抑制され、電極間接続について良好な接続信頼性が達成される。
【0039】
好ましくは、封止樹脂には30〜70wt%の無機フィラーが含まれている。また、第1接続対象物および第2接続対象物は、各々、半導体チップまたは配線基板である。
【0040】
【発明の実施の形態】
図1は、本発明の第1の実施形態に係る電極間接続構造体形成方法の一連の工程を表す。本実施形態では、フリップチップ接合を例に挙げて説明する。まず、図1(a)に示すように、表面に電極111が設けられた半導体チップ110に対して、電極111を覆うように樹脂膜130を積層形成する。樹脂膜130の形成においては、フィルム状の樹脂組成物を、半導体チップ110に対して載置した後、50〜140℃で加熱しつつ圧着する。或は、液状樹脂組成物を、スピンコートにより半導体チップ110の表面に塗布し、それを乾燥してもよい。
【0041】
樹脂膜130を形成するための樹脂組成物は、熱硬化性樹脂である主剤および硬化剤の両方またはいずれか一方、並びに無機フィラーを含んで、フィルム状に成形されるか、または液状とされる。フィルム状の樹脂組成物を用意する場合、フィルムの厚さは、半導体チップ110の電極ピッチ、電極サイズ、および、接合信頼性の観点から推定される接続高さに基づいて決定する。
【0042】
熱硬化性樹脂である主剤としてはエポキシ樹脂が好ましい。エポキシ樹脂としては、固形タイプまたは液状タイプの、ビスフェノールA型エポキシ、ビスフェノールF型エポキシ、ナフタレン型エポキシ、臭素化エポキシ、フェノールノボラック型エポキシ、クレゾールノボラック型エポキシ、ビフェニル型エポキシなどを用いることができる。
【0043】
硬化剤としては、イミダゾール系硬化剤、酸無水物硬化剤、アミン系硬化剤、フェノール系硬化剤などを用いることができる。イミダゾール系硬化剤としては、2−フェニル−4−メチルイミダゾール、2−ウンデシルイミダゾール、2,4−ジアミノ−6−[2−メチルイミダゾール−(1)]−エチル−S−トリアジン、1−シアノエチル−2−エチル−4−メチルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾール、2−フェニル−4,5−ジヒドロキシメチルイミダゾールなどを用いることができる。酸無水物硬化剤としては、無水フタル酸、無水マレイン酸、テトラヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水ハイミック酸、テトラブロモ無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物などを用いることができる。アミン系硬化剤としては、ジエチレントリアミン、トリエチレンテトラミン、メンセンジアミン、イソホロンジアミン、メタキシレンジアミン、ジアミノジフェニルメタン、メタフェニレンジアミン、ジアミノジフェニルスルフォンなどを用いることができる。
【0044】
無機フィラーとしては、シリカ粉末やアルミナ粉末を用いることができる。樹脂膜130を形成するための樹脂組成物において、無機フィラーの含有率は30〜70wt%とするのが好ましい。
【0045】
樹脂膜に感光性を付与する場合には、樹脂膜を形成するための樹脂組成物に対してアクリルモノマーおよび光重合開始剤を添加する。アクリルモノマーとしては、イソブチルアクリレート、t−ブチルアクリレート、1,6−ヘキサンジオールアクリレート、ラウリルアクリレート、アルキルアクリレート、セチルアクリレート、ステアリルアクリレート、シクロヘキシルアクリレート、イソボルニルアクリレート、ベンジルアクリレート、2−メトキシエチルアクリレート、3−メトキシブチルアクリレート、エチルアカルビートルアクリレート、フェノキシエチルアクリレート、テトラヒドロフルフリルアクリレート、フェノキシポリエチレンアクリレート、メトキシトリプロピレングリコールアクリレート、2−ヒドロキシエチルアクリレート、2−ヒドロキシプロピルアクリレート、2−アクリロイルオキシエチル−2−ヒドロキシプロピルフタレート、2−ヒドロキシ−3−フェノキシプロピルアクリレート、2−アクリロイルオキシエチルハイドロゲンフタレート、シクロヘキサン−1,2−ジカルボン酸モノ−(2−アクリロイルオキシ−1−メチル−エチル)エステル(Cyclohexane-1,2-dicarboxylic acid mono-(2-acryloyloxy-1-methyl-ethyle)ester)、4−シクロヘキセン−1,2−ジカルボン酸モノ−(2−アクリロイルオキシ−1−メチル−エチル)エステル(Cyclohex-4-ene-1,2-dicarboxylic acid mono-(2-acryloyloxy-1-methyl-ethyle)ester)、ジメチルアミノエチルアクリレート、トリフルオロエチルアクリレート、ヘキサフルオロプロピルアクリレートなどの単官能モノマーや、1,4−ブタンジオールジアクリレート、1,6−ヘキサンジオールジアクリレート、1,9−ノナンジオールジアクリレート、ネオペンチルグリコールジアクリレート、テトラエチレングリコールジアクリレート、トリプロピレングリコールジアクリレート、ビスフェノールA,EO付加物ジアクリレート、グリセリンメタクリレートアクリレートなどの2官能モノマーや、トリメチロールプロパントリアクリレート、トリメチルプロパンEO付加トリアクリレート、ペンタエリスリトールトリアクリレート、トリメチロールプロパンEO付加物トリアクリレート、グリセリンPO付加物トリアクリレート、トリスアクリロイルオキシエチルフォスフェート、ペンタエリスリトールテトラアクリレートなどの多官能モノマーなどを用いることができる。ただし、アクリルモノマーに代えて又はこれと共にビスフェノールA−ジエポキシ−アクリル酸付加物などのオリゴマーを用いることもできる。樹脂膜130を形成するための樹脂組成物において、アクリルモノマーの含有率は、1〜50wt%が好ましい。
【0046】
光重合開始剤としては、2,2−ジメトキシ−1,2−ジフェニルエタン−1−オン、1−ヒドロキシ−シクロヘキシル−フェニル−ケトン、2−メチル−1−[4−(メチルチオ)フェニル]−2−モノフォリノプロパン−1−オン、2−ベンジル−2−ジメチルアミノ−1−(4−モノフォリノフェニル)−ブタン−1−オン、2−ヒドロキシ−2−メチル−1−フェニル−プロパン−1−オン、1−[4−(2−ヒドロキシエトキシ)−フェニル]−2−ヒドキシ−2−メチル−1−プロパン−1−オン、ビス(シクロペンタジエニル)−ビス(2,6−ジフルオロ−3−(ビル−1−イル)チタニウムなどを用いることができる。樹脂膜130を形成するための樹脂組成物において、光重合開始剤の含有率は、0.1〜4wt%が好ましい。
【0047】
樹脂膜130を形成するための樹脂組成物には、更に、ポリエステル樹脂やアクリル樹脂などの熱可塑性樹脂を添加してもよい。
【0048】
樹脂膜130の形成の後、図1(b)に示すように、樹脂膜130に対して、各電極111に対応する箇所に開口部130aを形成する。開口部130aの形成には、UV−YAGレーザ、炭酸ガスレーザ、エキシマレーザなどを用いることができる。感光性を有する樹脂膜130を形成した場合には、開口部130aの形成にはフォトリソグラフィを採用することができる。電極へのダメージを抑制するという観点からは、フォトリソグラフィを採用するのが好ましい。フォトリソグラフィを採用する場合には、樹脂膜130に対して、所定のフォトマスク(図示せず)を介しての露光処理およびその後の現像処理を施すことにより、各電極111が露出するように開口部130aを形成する。
【0049】
次いで、図1(c)に示すように、開口部130aに金属ペースト140を充填する。金属ペースト140の充填は、スキージ(図示略)を用いた印刷法により行う。スキージは、樹脂膜130に損傷を与えることを回避ないし軽減するため、ウレタンゴムスキージを用いる。ウレタンゴムスキージの硬度は、JIS K6253に準じた方法で測定した場合において、50〜80度が好ましい。
【0050】
金属ペースト140は、金属粉末141と、これをペースト化するための樹脂分142とからなる。本実施形態では、金属粉末141は、Sn,Pb,Ag,Cu,In,Bi,Zn,Sbなどから選択される単体金属、または、これらから選択される複数の単体金属からなる合金を粉末化したものである。ただし、本発明では、金属粉末141として、そのようなハンダ粉末に代えてAgやCuなどの低抵抗の金属の粉末を用いてもよい。金属粉末141としてハンダ粉末を用いる場合、樹脂膜130を形成するための樹脂組成物については、当該ハンダが溶融する前に軟化するように組成を制御する。一方、金属粉末141としてAgやCuなどの低抵抗の金属の粉末を用いる場合、樹脂膜130を形成するための樹脂組成物については、樹脂分142が硬化する前に軟化するように組成を制御する。金属ペースト140における金属粉末141の含有率は、30〜70体積%または20〜95wt%とする。30体積%未満または20wt%未満では、電極間を適切に接続することが困難となる傾向にある。70体積%または95wt%より多いと、金属ペースト140の粘度が過剰に高くなり、開口部130aへの充填が困難となる。樹脂分142については、後の加熱工程においてハンダ粉末を溶融させ一体化させるとともに、ハンダ粉末が溶融した後に樹脂膜130と一体化するように組成を制御する。
【0051】
具体的には、例えば、樹脂分142は、液状タイプのビスフェノールA型エポキシ、ビスフェノールF型エポキシ、ナフタレン型エポキシなどから選択される主剤としてのエポキシ樹脂を含有率30〜70wt%で、および/または、テトラヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、4−メチルテトラヒドロ無水フタル酸、4−メチルヘキサヒドロ無水フタル酸などから選択される酸無水物硬化剤を含有率30〜70wt%で含む。ただし、樹脂分142に含まれる主剤および硬化剤としては、樹脂膜130に関して列挙した主剤および硬化剤を用いてもよい。
【0052】
硬化剤を含んで主剤を含まない樹脂膜130を採用する場合には、金属ペースト140の樹脂分142には、主剤を含んで硬化剤を含まないものを使用することができる。また、主剤を含んで硬化剤を含まない樹脂膜130を採用する場合には、樹脂分142には、硬化剤を含んで主剤を含まないものを使用することができる。後者の場合、金属ペースト140は、主剤を含まずに、硬化剤およびこれに分散する金属粉末141を含む。このような組成においては、硬化剤としては、金属粉末141の活性剤としての効果を有する酸無水物硬化剤またはアミン系硬化剤を用いるのが好ましい。
【0053】
また、金属ペースト140には、ハンダの濡れ性を向上させるためにロジンを添加してもよい。ロジンとしては、例えば、ロジン酸、ロジン酸エステル、ロジン無水物、脂肪酸、アビエチン酸、イソピマール酸、ネオアビエチン酸、ピマール酸、ジヒドロアビエチン酸、デヒドロアビエチン酸などを用いることができる。また、金属ペースト140には、金属表面の活性化のために、硬化剤とは別に有機カルボン酸やアミンを添加してもよいし、更に、粘度調整のために、ジエレングリコールやテトラエチレングリコールなどの高級アルコールを添加してもよい。
【0054】
金属ペースト140の充填の後、図1(d)に示すように、配線基板120に対して半導体チップ110を搭載する。このとき、樹脂膜130の開口部130aに充填されている金属ペースト140と配線基板120の電極121とが対向するように、位置合わせする。また、荷重を加えることによって、樹脂膜130を配線基板120に密着させる。
【0055】
次に、図1(e)に示すように、リフロー加熱を行うことによって、半導体チップ110と配線基板120を機械的に接合するとともに、電極111と電極121とを電気的に接続する。本実施形態では、金属ペースト140に含まれる金属粉末141としてハンダ粉末を用いており、加熱処理における目的加熱温度は、当該ハンダの融点よりも10〜50℃高い温度とする。
【0056】
加熱処理の昇温過程においては、半導体チップ110および配線基板120の間の樹脂膜130は、ハンダの融点以下の温度で一旦軟化する。続いて、金属粉末141が溶融して形成される導体部141aによって電極111および電極121が電気的に接続されるとともに、樹脂膜130において硬化反応が進行する。樹脂膜130の硬化によって、半導体チップ110と配線基板120とが接合される。
【0057】
なお、第1の実施形態において、図1(c)の工程で得られる半導体チップ110は、他の半導体チップや配線基板に対する電気的接続および機械的接続を単一加熱処理により達成できる半導体チップとして提供することができる。
【0058】
図2は、図1に示す工程で形成された電極間接続構造体の部分拡大断面図である。金属ペースト140における金属粉末141の含有率は、上述のように30〜70体積%である。そのため、リフロー加熱を経て電極間が接続された後は、電極111および電極121を電気的に接続する導体部141aは、鼓状をとる。このような形状の導体部141aによると、導体部141aにかかる応力は、電極111,121と導体部141aとの接続部位にではなく、導体部141aの中央部に集中する。そのため、当該接続部位の破断が抑制され、電極間接続について良好な接続信頼性が達成される。
【0059】
本発明において、金属粉末141として、ハンダ粉末に代えてAgやCuなどの低抵抗の金属の粉末を用いる場合には、図1(e)の接合工程は、リフロー加熱に代えてチップボンダーを用いて行う。その場合の加熱温度は、金属ペースト140の金属粉末141が溶融しない温度であって樹脂分142が硬化可能な温度とする。この加熱の昇温過程においては、半導体チップ110および配線基板120の間の樹脂膜130は、樹脂分142の硬化温度以下で一旦軟化する。続いて、金属粉末141が圧縮集合して電極111および電極121が電気的に接続されるとともに、樹脂膜130において硬化反応が進行する。樹脂膜130の硬化によって、半導体チップ110と配線基板120とが接合される。このように、本発明では、金属粉末141としてAgやCuなどの低抵抗の金属の粉末を用いると、金属粉末141を溶融せずとも適切な電極間接続を達成することができる。
【0060】
図3は、本発明の第2の実施形態に係る電極間接続構造体形成方法を表す。本実施形態についても、フリップチップ接合を例に挙げて説明する。まず、図3(a)に示すように、表面に電極211が設けられた半導体チップ210に対して、電極211を覆うように樹脂膜230を積層形成する。次に、図3(b)に示すように、樹脂膜230に対して、各電極211に対応する箇所に開口部230aを形成する。樹脂膜230の形成および開口部230aの形成については、第1の実施形態に関して上述したのと同様である。
【0061】
次に、図3(c)に示すように、開口部230aにおいて電極211の上に導体部212を形成する。導体部212は、電気めっき法や無電解めっき法により形成することができる。
【0062】
図4は、電気めっき法により導体部212を形成する方法を表す。まず、図4(a)に示すように、通電層261を形成する。通電層261は、TiやNiなどのスパッタリングにより形成される。次に、図4(b)に示すように、通電層261の上に、めっきレジスト262をパターン形成する。めっきレジスト262は、開口部230aに対応して開口している。次に、図4(c)に示すように、電気めっき法により、開口部230a内に導体部212を堆積成長させる。次に、図4(d)に示すように、めっきレジスト262をエッチング除去するとともに、樹脂膜230上の通電層261をエッチング除去する。このようにして、図3(c)に示すような導体部212は形成される。
【0063】
電気めっき法により導体部212を形成する場合、図4に示す方法に代えて、次の方法を採用してもよい。まず、図3(a)の工程の前に、通電層261を、各電極211を覆うように半導体チップ210上にパターン形成する。このとき、通電層261は、図3(b)に示す工程以降において樹脂膜230に覆われる箇所にて電極211どうしを短絡させないように、パターン形成される。次に、上述したように図3(a)および図3(b)の工程を経て、樹脂膜230において開口部230aを形成する。次に、通電層261上に電気めっき法により導体部212を堆積成長させる。
【0064】
また、導体部212の形成に際しては、電気めっき法に代えて無電解めっき法を採用してもよい。無電解めっき法により導体部212を形成するには、まず、図3(b)に示す状態において、開口部230a内の少なくとも電極211の表面に、所定の触媒を付着させる。次に、無電解めっき法により、当該触媒を介して電極211上に導体部212を堆積成長させる。このようにして、図3(c)に示すような導体部212を形成することもできる。
【0065】
導体部212を形成するための材料としては、Al,Au,In,Sn,Cu,Ag,Pdなどの単体金属や、Sn,Pb,Ag,Cu,In,Bi,Zn,Sb,Al,Auなどから選択される複数の単体金属からなる合金を用いることができる。例えば、InやSn―Bi合金などの低融点金属により導体部212を形成することができる。低融点金属により導体部212を形成すると、後述する工程において、樹脂膜230を硬化させるための温度を比較的低温に設定することができる。その結果、最終的に得られる接続構造体において、半導体チップ210および配線基板220の熱膨張差に起因して生じ得る影響、例えば、半導体チップ210または配線基板220の反りなどによる接続部の形成不良を抑制することが可能となる。加えて、樹脂膜230の軟化が生じる温度領域にて溶融する程の低融点金属よりなる導体部212であれば、後述の工程において、配線基板220へ半導体チップ210を搭載する際の押圧力により生じ得る回路面の損傷が抑制される。
【0066】
また、異なる組成の金属を順次積層することによって導体部212を形成してもよい。例えば、図3(c)に示す工程において、低抵抗のCuを電極211上に厚く堆積させ、この後、Cuよりも低融点で低硬度のSnをCuめっき表面に薄く堆積させてもよい。このような積層構造を有する導体部212では、後述する工程において配線基板220の電極221と直接接触するのはSnめっきである。電気抵抗の小さい金属材料を主体としつつ、対向する電極221と接触する箇所には比較的低融点または低硬度の金属材料を用いると、電極間の接続において低抵抗の電気的接続を良好に達成することができる。
【0067】
図3(c)に示すように導体部212を形成した後、図3(d)に示すように、配線基板220に対して半導体チップ210を搭載する。このとき、樹脂膜230の開口部230aに形成されている導体部212と配線基板220の電極221とが対向するように、位置合わせする。また、荷重を加えることによって、樹脂膜230を配線基板220に密着させる。このとき、導体部212は、配線基板220の電極221に対して圧接される。
【0068】
次に、加熱処理を行うことによって、図3(e)に示すように、半導体チップ210と配線基板220を機械的に接合するとともに、電極211と電極221とを電気的に接続する。加熱処理の昇温過程においては、半導体チップ210および配線基板220の間の樹脂膜230は、導体部212の融点以下の温度で一旦軟化する。続いて、導体部212は、電極211および電極221に対して融着する。樹脂膜230においては硬化反応が進行する。樹脂膜230の硬化によって、半導体チップ210と配線基板220とが機械的に接合される。これとともに、電極211と電極221とが導体部212によって電気的に接合される。導体部212の構成材料として融点が80〜400℃の金属を用いると、導体部212は、電極211および電極221に対して濡れなどの拡散を生じ易く、信頼性の高い電気的接続が確保される。ただし、電極221に対する圧接により導体部212が電極間の導通を達成するのであれば、導体部212を溶融するまで加熱する必要はない。
【0069】
なお、第2の実施形態において、図3(c)の工程で得られる半導体チップ210は、他の半導体チップや配線基板に対する電気的接続および機械的接続を単一加熱処理により達成できる半導体チップとして提供することができる。
【0070】
図5および図6は、本発明の第3の実施形態に係る電極間接続構造体形成方法を表す。本実施形態についても、フリップチップ接合を例に挙げて説明する。まず、図5(a)に示すように、表面に電極311が設けられた半導体チップ310に対して、電極311を覆うように樹脂膜330を積層形成する。次に、図5(b)に示すように、樹脂膜330に対して、各電極311に対応する箇所に開口部330aを形成する。次に、図5(c)に示すように、開口部330aにハンダペースト340を充填する。樹脂膜330の形成および開口部330aの形成については、第1の実施形態に関して上述したのと同様である。
【0071】
ハンダペースト340は、ハンダ粉末341とフラックスビヒクル342とからなる。ハンダ粉末341は、Sn,Pb,Ag,Cu,In,Bi,Zn,Sbなどから選択される単体金属、または、これらから選択される複数の単体金属からなる合金を粉末化したものである。フラックスビヒクル342は、ロジン、活性剤、チクソ剤、溶剤を含む。ロジンとしては、重合ロジン、水素添加ロジン、エステル化ロジンなどを用いることができる。活性剤としては、例えば、セバシン酸、コハク酸、アジピン酸、グルタル酸、トリエタノールアミン、モノエタノールアミン、トリブチルアミンなどから選択された1又は2以上の有機酸および/または有機アミンを使用することができる。チクソ剤としては、硬化ヒマシ油、ヒドロキシステアリン酸などを用いることができる。溶剤としては、2−メチル−2,4ペンタンジオールやジエチレングリコールモノブチルエーテルなどを用いることができる。
【0072】
ハンダペースト340の充填の後、図5(d)に示すように、加熱処理を経てバンプ350を形成する。具体的には、まず、加熱により開口部330aに充填されているハンダペースト340を溶融させる。これにより、ハンダペースト340に含まれているフラックスビヒクル342が揮発消失するとともに、ハンダ粉末341が溶融して寄り集まる。その後の冷却によって、パンプ350が形成される。
【0073】
次に、図6(a)に示すように、配線基板320に対して半導体チップ310を搭載する。このとき、樹脂膜330の開口部330aに形成されたバンプ350と配線基板320の電極321とが対向するように、位置合わせする。また、荷重を加えることによって、樹脂膜330を配線基板320に密着させる。
【0074】
次に、図6(b)に示すように、リフロー加熱を行うことによって、半導体チップ310と配線基板320を機械的に接合するとともに、電極311と電極321とを電気的に接続する。リフロー加熱における加熱温度は、使用するハンダの融点よりも10〜50℃高い温度とする。リフロー加熱の昇温過程においては、半導体チップ310および配線基板320の間の樹脂膜330は、バンプ350の融点以下の温度で一旦軟化する。続いて、バンプ350が溶融して電極311および電極321が電気的に接続されるとともに、樹脂膜330において硬化反応が進行する。樹脂膜330の硬化によって、半導体チップ310と配線基板320とが接合される。このような方法に代えて、荷重を加えながら加熱することによって、半導体チップ310と配線基板320を機械的に接合するとともに、電極311と電極321とを電気的に接続してもよい。
【0075】
なお、第3の実施形態において、図5(d)の工程で得られる半導体チップ310は、他の半導体チップや配線基板に対する電気的接続および機械的接続を単一加熱処理により達成できる半導体チップとして提供することができる。
【0076】
以上、本発明に係る電極間接続構造体形成方法をフリップチップ接合を例に挙げて説明した。本発明は、フリップチップ接合に限らず、半導体チップと半導体チップの接合および配線基板と配線基板の接合においても実施することができる。また、本発明は、ウエハなどの大型の基板におけるバッチ製造にも適用できる。
【0077】
具体的には、第1の実施形態においては、まず、樹脂膜130の形成、開口部130aの形成、金属ペースト140の充填を所定のウエハに対して行う。次に、当該ウエハを必要なサイズに切断する。次に、切断された基板個片を、図1(d)および図1(e)を参照して上述したように、他の接続対象物に対して接合する。第2の実施形態においては、まず、樹脂膜230の形成、開口部230aの形成、導体部212の形成を所定のウエハに対して行う。次に、当該ウエハを必要なサイズに切断する。次に、切断された基板個片を、図3(d)および図3(e)を参照して上述したように、他の接続対象物に対して接合する。第3の実施形態においては、まず、樹脂膜330の形成、開口部330aの形成、ハンダペースト340の充填、バンプ350の形成を所定のウエハに対して行う。次に、当該ウエハを必要なサイズに切断する。次に、切断された基板個片を、図6を参照して上述したように、他の接続対象物に対して接合する。
【0078】
【実施例】
次に、本発明の実施例について、比較例とともに説明する。
【0079】
【実施例1】
<樹脂フィルムの作製>
主剤としての固形タイプのビスフェノールA型エポキシ樹脂(商品名:AER6042、旭化成エポキシ製)を61wt%、主剤としての液状タイプのビスフェノールF型エポキシ樹脂(商品名:GY260、日立化成製)を15wt%、固形の硬化剤としてのイミダゾール(商品名:2MZ−A、四国化成製)を7wt%、アクリル樹脂としてのポリメチルメタクリレート(商品名:PMMA、アルドリッチ製)を7wt%、アクリルモノマーとしてのビスフェノールA−ジエポキシ−アクリル酸付加物(商品名:V#540、大阪有機化学工業製)を9wt%、光重合開始剤としての2−ベンジル−2−ジメチルアミノ−1−(4−モノフォリノフェニル)−ブタン−1−オン(商品名:イルガキュア369、チバスペシャリティケミカルズ製)を1wt%含有する中間樹脂組成物を調製した。この中間樹脂組成物と、平均粒径4μmのシリカ粉末とを、重量比1:1(シリカ粉末の添加率は50wt%)で混連し、50μmの厚さのフィルムを成形することによって本実施例の樹脂フィルムを作製した。フィルムの成形に際しては、シリカ粉末を添加および混合した後の樹脂組成物をメチルケトン中に溶解ないし分散させ、分散液をPETフィルム上に塗工した後に乾燥により溶媒を除去した。
【0080】
<金属ペーストの調製>
主剤としてのビスフェノールF型エポキシ樹脂(商品名:GY260、日立化成製)を50wt%、硬化剤としてのメチルテトラヒドロフタル酸無水物(商品名:HN−2200、日立化成製)を50wt%含有する樹脂分を調製した。この樹脂分と平均粒径13μmのSn―3.5%Ag粉末とを、重量比1:9(Sn―3.5%Ag粉末の添加率は90wt%)で混連し、本実施例の金属ペーストを調製した。
【0081】
<フリップチップ接合>
上述のようにして作製した樹脂フィルムを、半導体チップ(電極径70μm、電極ピッチ150μm、電極数3000個)に対して、電極を覆うように、ロールマウンタ((株)エム・シー・ケー製)を用いて80℃の加熱下で貼り付けて樹脂膜を形成した。次に、当該樹脂膜に対し、露光および現像を施して、電極が露出するように直径120μmの開口部を形成した。現像は、N−メチル−2−ピロリドンを用いて行った。形成した開口部に対し、上述のようにして調製した金属ペーストをウレタンゴムスキージを用いて充填した。この半導体チップを、ビルドアップ基板に搭載した。このとき、開口部に充填されている金属ペーストとビルドアップ基板の電極とが対向するように位置合わせした。次に、半導体チップに20gの荷重を加えながら、4℃/minの昇温速度で260℃に加熱した。その結果、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を得た。
【0082】
【実施例2】
<樹脂フィルムの作製>
主剤としての固形タイプのビスフェノールA型エポキシ樹脂(商品名:AER6042、旭化成エポキシ製)を67wt%、主剤としての液状タイプのビスフェノールF型エポキシ樹脂(商品名:GY260、日立化成製)を17wt%、固形の硬化剤としてのイミダゾール(商品名:2MZ−A、四国化成製)を8wt%、アクリル樹脂としてのポリメチルメタクリレート(商品名:PMMA、アルドリッチ製)を8wt%含有する中間樹脂組成物を調製した。この中間樹脂組成物と、平均粒径4μmのシリカ粉末とを、重量比1:1(シリカ粉末の添加率は50wt%)で混連し、50μmの厚さのフィルムを成形することによって本実施例の樹脂フィルムを作製した。
【0083】
<フリップチップ接合>
上述のようにして作製した樹脂フィルムを、半導体チップ(電極径70μm、電極ピッチ150μm、電極数3000個)に対して、電極を覆うように、ロールマウンタ((株)エム・シー・ケー製)を用いて80℃の加熱下で貼り付けて樹脂膜を形成した。次に、当該樹脂膜に対し、UV−YAGレーザを用いて、電極が露出するように直径80μmの開口部を形成した。形成した開口部に対し、実施例1と同様の金属ペーストをウレタンゴムスキージを用いて充填した。この半導体チップを、ビルドアップ基板に搭載した。このとき、開口部に充填されている金属ペーストとビルドアップ基板の電極とが対向するように位置合わせした。次に、半導体チップに20gの荷重を加えながら、4℃/minの昇温速度で260℃に加熱した。その結果、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を得た。
【0084】
【実施例3】
<液状樹脂組成物の調製>
主剤としての固形タイプのビスフェノールA型エポキシ樹脂(商品名:AER6042、旭化成エポキシ製)を41wt%、主剤としての液状タイプのビスフェノールF型エポキシ樹脂(商品名:GY260、日立化成製)を10wt%、固形の硬化剤としてのイミダゾール(商品名:2MZ−A、四国化成製)を4.7wt%、アクリル樹脂としてのポリメチルメタクリレート(商品名:PMMA、アルドリッチ製)を4.7wt%、アクリルモノマーとしてのビスフェノールA−ジエポキシ−アクリル酸付加物(商品名:V#540、大阪有機化学工業製)を6wt%、光重合開始剤としての2−ベンジル−2−ジメチルアミノ−1−(4−モノフォリノフェニル)−ブタン−1−オン(商品名:イルガキュア369、チバスペシャリティケミカルズ製)を0.6wt%、溶媒としてのメチルエチルケトンを33wt%含有する中間樹脂組成物を調製した。この中間樹脂組成物と、平均粒径4μmのシリカ粉末とを、重量比1:1(シリカ粉末の添加率は50wt%)で混連し、樹脂膜形成用の液状樹脂組成物を調製した。
【0085】
<フリップチップ接合>
上述のようにして調製した樹脂組成物を、半導体チップ(電極径70μm、電極ピッチ150μm、電極数3000個)に対して、電極を覆うように70μmの厚さにスピンコーティングし、80℃の温度下で乾燥して50μmの樹脂膜を形成した。次に、当該樹脂膜に対し、露光および現像を施して、電極が露出するように直径120μmの開口部を形成した。現像は、N−メチル−2−ピロリドンを用いて行った。形成した開口部に対し、上述のようにして調製した金属ペーストをウレタンゴムスキージを用いて充填した。この半導体チップを、ビルドアップ基板に搭載した。このとき、開口部に充填されている金属ペーストとビルドアップ基板の電極とが対向するように位置合わせした。次に、半導体チップに20gの荷重を加えながら、4℃/minの昇温速度で260℃に加熱した。その結果、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を得た。
【0086】
【実施例4】
<金属ペーストの調製>
主剤としてのビスフェノールF型エポキシ樹脂(商品名:GY260、日立化成製)を50wt%、硬化剤としてのメチルテトラヒドロフタル酸無水物(商品名:HN−2200、日立化成製)を50wt%含有する樹脂分を調製した。この樹脂分と平均粒径7μmのAg粉末とを、重量比1:9(Ag粉末の添加率は90wt%)で混連し、本実施例の金属ペーストを調製した。
【0087】
<フリップチップ接合>
実施例1で用いた金属ペーストに代えて上述のようにして調製した金属ペーストを用いた以外は、実施例1と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
【0088】
【実施例5】
実施例2で用いた金属ペーストに代えて実施例4と同一の金属ペーストを用いた以外は、実施例2と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
【0089】
【実施例6】
実施例3で用いた金属ペーストに代えて実施例4と同一の金属ペーストを用いた以外は、実施例3と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
【0090】
【実施例7】
<金属ペーストの調製>
主剤としてのビスフェノールF型エポキシ樹脂(商品名:GY260、日立化成製)を50wt%、硬化剤としてのメチルテトラヒドロフタル酸無水物(商品名:HN−2200、日立化成製)を50wt%含有する樹脂分を調製した。この樹脂分と平均粒径13μmのSn―52%In粉末とを、重量比1:9(Sn―52%In粉末の添加率は90wt%)で混連し、本実施例の金属ペーストを調製した。
【0091】
<フリップチップ接合>
実施例1で用いた金属ペーストに代えて上述のようにして調製した金属ペーストを用い、接続工程における加熱温度260℃を230℃とした以外は、実施例1と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
【0092】
【実施例8】
実施例2で用いた金属ペーストに代えて実施例7と同一の金属ペーストを用い、接続工程における加熱温度260℃を230℃とした以外は、実施例2と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
【0093】
【実施例9】
実施例3で用いた金属ペーストに代えて実施例7と同一の金属ペーストを用い、接続工程における加熱温度260℃を230℃とした以外は、実施例3と同様にしてフリップチップ接合を行い、本実施例の電極間接続構造体を得た。
【0094】
【実施例10】
<金属ペーストの調製>
重合ロジン(商品名:ポリペール、理化ハーキュレス製)を53wt%、溶剤としての2−メチル−2,4−ペンタンジオールおよびジエチレングリコールモノブチルエーテルを各々20wt%、活性剤としてのコハク酸を2wt%、チクソ剤としての硬化ヒマシ油を5wt%含有するフラックスビヒクルを調製した。このフラックスビヒクルと平均粒径13μmのSn―57%Bi―1%Ag粉末とを、重量比1:9(Sn―57%Bi―1%Ag粉末の添加率は90wt%)で混連し、本実施例の金属ペーストを調製した。
【0095】
<フリップチップ接合>
実施例1と同様の樹脂フィルムを、半導体チップ(電極径70μm、電極ピッチ150μm、電極数3000個)に対して、電極を覆うように、ロールマウンタ((株)エム・シー・ケー製)を用いて80℃の加熱下で貼り付けて樹脂膜を形成した。次に、当該樹脂膜に対し、露光および現像を施して、電極が露出するように直径120μmの開口部を形成した。現像は、N−メチル−2−ピロリドンを用いて行った。形成した開口部に対し、上述のようにして調製した金属ペーストをウレタンゴムスキージを用いて充填した。この半導体チップを170℃に加熱した後に冷却すると、良好なバンプおよび接着樹脂膜付きの半導体チップを形成することができた。この半導体チップを、ビルドアップ基板に搭載した。このとき、開口部に充填されている金属ペーストとビルドアップ基板の電極とが対向するように位置合わせした。次に、半導体チップに20gの荷重を加えながら、4℃/minの昇温速度で260℃に加熱した。その結果、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を得た。
【0096】
【実施例11】
実施例2と同様の樹脂フィルムを、半導体チップ(電極径70μm、電極ピッチ150μm、電極数3000個)に対して、電極を覆うように、ロールマウンタ((株)エム・シー・ケー製)を用いて80℃の加熱下で貼り付けて樹脂膜を形成した。次に、当該樹脂膜に対し、UV−YAGレーザを用いて、電極が露出するように直径80μmの開口部を形成した。形成した開口部に対し、実施例10と同様の金属ペーストをウレタンゴムスキージを用いて充填した。この半導体チップを170℃に加熱した後に冷却すると、良好なバンプおよび接着樹脂膜付きの半導体チップを形成することができた。この半導体チップを、ビルドアップ基板に搭載した。このとき、開口部に充填されている金属ペーストとビルドアップ基板の電極とが対向するように位置合わせした。次に、半導体チップに20gの荷重を加えながら、4℃/minの昇温速度で260℃に加熱した。その結果、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を得た。
【0097】
【実施例12】
実施例3と同様の樹脂組成物を、半導体チップ(電極径70μm、電極ピッチ150μm、電極数3000個)に対して、電極を覆うように70μmの厚さにスピンコーティングし、80℃の温度下で乾燥して50μmの樹脂膜を形成した。次に、当該樹脂膜に対し、露光および現像を施して、電極が露出するように直径120μmの開口部を形成した。現像は、N−メチル−2−ピロリドンを用いて行った。形成した開口部に対し、実施例10と同様の金属ペーストをウレタンゴムスキージを用いて充填した。この半導体チップを170℃に加熱した後に冷却すると、良好なバンプおよび接着樹脂膜付きの半導体チップを形成することができた。この半導体チップを、ビルドアップ基板に搭載した。このとき、開口部に充填されている金属ペーストとビルドアップ基板の電極とが対向するように位置合わせした。次に、半導体チップに30gの荷重を加えながら、4℃/minの昇温速度で260℃に加熱した。その結果、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を得た。
【0098】
【実施例13】
<樹脂フィルムの作製>
主剤としての固形タイプのビスフェノールA型エポキシ樹脂(商品名:AER6042、旭化成エポキシ製)を66wt%、主剤としての液状タイプのビスフェノールF型エポキシ樹脂(商品名:830LVP、大日本インキ化学工業製)を13wt%、感光性付与剤としてのペンタエリスリトールトリアクリレート(商品名:TMP−3A、大阪有機化学工業製)を13wt%、光重合開始剤としての2−ベンジル−2−ジメチルアミノ−1−(4−モノフォリノフェニル)−ブタン−1−オン(商品名:イルガキュア369、チバスペシャリティケミカルズ製)を1wt%、熱可塑性樹脂であるポリエステル樹脂を7wt%含有する中間樹脂組成物を調製した。この中間樹脂組成物と、平均粒径4μmのシリカ粉末とを、重量比3:7(シリカ粉末の添加率は70wt%)で混連し、50μmの厚さのフィルムを成形することによって本実施例の樹脂フィルムを作製した。
【0099】
<金属ペーストの調製>
硬化剤としてのメチルテトラヒドロフタル酸無水物(商品名:HN−2200、日立化成製)を96wt%、硬化促進剤としての1−メチル−2−エチルイミダゾール(商品名:1M2EZ、四国化成製)を4wt%含有する樹脂分を調製した。この樹脂分と平均粒径13μmのSn―3.5%Ag粉末とを、重量比1:9(Sn―3.5%Ag粉末の添加率は90wt%)で混連し、本実施例の金属ペーストを調製した。
【0100】
<フリップチップ接合>
上述のようにして作製した樹脂フィルムを、チップ個片単位の電極数が3000個であるLSIチップウエハ(電極径70μm、電極ピッチ150μm)に対して、電極を覆うように、ラミネート装置((株)エム・シー・ケー製)を用いて65℃の加熱下で貼り付けて樹脂膜を形成した。次に、当該樹脂膜に対し、露光および現像を施して、電極が露出するように直径120μmの開口部を形成した。現像は、イソプロピルアルコールを用いて行った。形成した開口部に対し、上述のようにして調製した金属ペーストをウレタンゴムスキージを用いて充填した。樹脂膜表面に保護フィルム(商品名:D628、リンテック製)を貼り付けた後、ダイシングによりLSIチップウエハをチップ個片に切断した。切断されたチップを、フリップチップボンダを用いてビルドアップ基板に位置合わせして仮固定を行った。このとき、開口部に充填されている金属ペーストとビルドアップ基板の電極とが対向するように位置合わせした。次に、半導体チップに20gの荷重を加えながら、4℃/minの昇温速度で260℃に加熱した。その結果、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を得た。
【0101】
【実施例14】
<樹脂フィルムの作製>
主剤としての固形タイプのビスフェノールA型エポキシ樹脂(商品名:AER6042、旭化成エポキシ製)を73wt%、主剤としての液状タイプのビスフェノールF型エポキシ樹脂(商品名:830LVP、大日本インキ化学工業製)を18wt%、熱可塑性樹脂であるポリエステル樹脂を9wt%含有する中間樹脂組成物を調製した。この中間樹脂組成物と、平均粒径4μmのシリカ粉末とを、重量比3:7(シリカ粉末の添加率は70wt%)で混連し、50μmの厚さのフィルムを成形することによって本実施例の樹脂フィルムを作製した。
【0102】
<金属ペーストの調製>
硬化剤としてのメチルテトラヒドロフタル酸無水物(商品名:HN−2200、日立化成製)を69wt%、硬化促進剤としての1−メチル−2−エチルイミダゾール(商品名:1M2EZ、四国化成製)を3wt%、溶剤としてのテトラエチレングリコールを28wt%含有する樹脂分を調製した。この樹脂分と平均粒径13μmのSn―3.5%Ag粉末とを、重量比1:9(Sn―3.5%Ag粉末の添加率は90wt%)で混連し、本実施例の金属ペーストを調製した。
【0103】
<フリップチップ接合>
上述のようにして作製した樹脂フィルムを、ビルドアップ基板A(電極径70μm、電極ピッチ150μm)に対して、電極を覆うように、ラミネート装置((株)エム・シー・ケー製)を用いて貼り付けて樹脂膜を形成した。次に、当該樹脂膜に対し、炭酸ガスレーザを用いて、電極が露出するように直径120μmの開口部を形成した。形成した開口部に対し、上述のようにして調製した金属ペーストをウレタンゴムスキージを用いて充填した。このビルドアップ基板Aをフリップチップボンダを用いて別のビルドアップ基板Bに位置合わせして仮固定を行った。このとき、開口部に充填されている金属ペーストとビルドアップ基板Bの電極とが対向するように位置合わせした。次に、半導体チップに20gの荷重を加えながら、4℃/minの昇温速度で260℃に加熱した。その結果、ビルドアップ基板同士が接合された電極間接続構造体を得た。
【0104】
【実施例15】
<液状樹脂組成物の調製>
主剤としての液状タイプのビスフェノールF型エポキシ樹脂(商品名:830LVP、大日本インキ化学工業製)を66wt%、感光性付与剤としてのペンタエリスリトールトリアクリレート(商品名:TMP−3A、大阪有機化学工業製)を26wt%、光重合開始剤としての2−ベンジル−2−ジメチルアミノ−1−(4−モノフォリノフェニル)−ブタン−1−オン(商品名:イルガキュア369、チバスペシャリティケミカルズ製)を1wt%、熱可塑性樹脂であるポリエステル樹脂を7wt%含有する中間樹脂組成物を調製した。この中間樹脂組成物と、平均粒径4μmのシリカ粉末とを、重量比3:7(シリカ粉末の添加率は70wt%)で混連し、樹脂膜形成用の液状樹脂組成物を調製した。
【0105】
<金属ペーストの調製>
フェノール系硬化剤(商品名:BUR601P、旭電化工業製)を71wt%、硬化促進剤としての1−メチル−2−エチルイミダゾール(商品名:1M2EZ、四国化成製)を4wt%、活性剤としての無水コハク酸を7wt%、ロジン酸(和光純薬製)を4wt%、溶剤としてのテトラエチレングリコールを14wt%含有する樹脂分を調製した。この樹脂分と平均粒径13μmのSn―3.5%Ag粉末とを、重量比1:9(Sn―3.5%Ag粉末の添加率は90wt%)で混連し、本実施例の金属ペーストを調製した。
【0106】
<フリップチップ接合>
上述のようにして調製した液状樹脂組成物を、チップ個片単位の電極数が3000個であるLSIチップウエハ(電極径70μm、電極ピッチ150μm)に対して、電極を覆うように、スピンコータを用いてスピンコーティングし、樹脂膜を形成した。以降の工程は実施例13と同様にして、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を得た。
【0107】
【実施例16】
<樹脂フィルムの作製>
フェノール系硬化剤(商品名:BUR601P、旭電化工業製)を75wt%、感光性付与剤としてのペンタエリスリトールトリアクリレート(商品名:TMP−3A、大阪有機化学工業製)を16wt%、光重合開始剤としての2−ベンジル−2−ジメチルアミノ−1−(4−モノフォリノフェニル)−ブタン−1−オン(商品名:イルガキュア369、チバスペシャリティケミカルズ製)を1wt%、熱可塑性樹脂であるポリエステル樹脂を8wt%含有する中間樹脂組成物を調製した。この中間樹脂組成物と、平均粒径4μmのシリカ粉末とを、重量比3:7(シリカ粉末の添加率は70wt%)で混連し、50μmの厚さのフィルムを成形することによって本実施例の樹脂フィルムを作製した。
【0108】
<金属ペーストの調製>
主剤としての液状タイプのビスフェノールF型エポキシ樹脂(商品名:830LVP、大日本インキ化学工業製)を83wt%、溶剤としてのテトラエチレングリコールを17wt%含有する樹脂分を調製した。この樹脂分と平均粒径13μmのSn―3.5%Ag粉末とを、重量比1:9(Sn―3.5%Ag粉末の添加率は90wt%)で混連し、本実施例の金属ペーストを調製した。
【0109】
<フリップチップ接合>
実施例13で用いた樹脂フィルムおよび金属ペーストに代えて、上述のようにして得た樹脂フィルムおよび金属ペーストを用いた以外は、実施例13と同様にして、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を得た。
【0110】
【実施例17】
<樹脂フィルムの作製>
厚さ50μmを20μmに代えた以外は実施例1と同様にして、本実施例の樹脂フィルムを作製した。
【0111】
<フリップチップ接合>
本実施例の樹脂フィルムを、半導体チップ(電極径40μm、電極ピッチ80μm、電極数3000個)に対して、電極を覆うように、ロールマウンタ((株)エム・シー・ケー製)を用いて80℃の加熱下で貼り付けて樹脂膜を形成した。次に、当該樹脂膜に対し、露光および現像を施して、電極が露出するように直径40μmの開口部を形成した。現像は、N−メチル−2−ピロリドンを用いて行った。次に、樹脂膜上および開口部内に通電層を形成した。具体的には、スパッタリングにより、Ti(0.5μm)およびNi(0.5μm)を順次成膜した。次に、樹脂膜上に、開口部を露出させつつ、めっきレジスト膜をパターン形成した。次に、電気めっき法により、開口部内に導体部を形成した。具体的には、開口部内の電極上に、通電層を介して、厚さ4μmのNiめっきに続いて厚さ15μmのSnめっきを施した。次に、めっきレジスト、および、樹脂膜上の通電層をエッチングにより除去した。これにより、電極上にNi層およびSn層の2層構造を有する導体部を備えつつ、接合用の絶縁膜を有する半導体チップが得られた。そして、この半導体チップを、ビルドアップ基板に搭載した。このとき、樹脂膜の開口部に形成されている導体部とビルドアップ基板の電極とが対向するように位置合わせした。次に、半導体チップに20gの荷重を加えながら、4℃/minの昇温速度で260℃に加熱した。その結果、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を得た。
【0112】
【実施例18】
<樹脂フィルムの作製>
厚さ50μmを20μmに代えた以外は実施例2と同様にして、本実施例の樹脂フィルムを作製した。
【0113】
<フリップチップ接合>
本実施例の樹脂フィルムを、半導体チップ(電極径40μm、電極ピッチ80μm、電極数3000個)に対して、電極を覆うように、ロールマウンタ((株)エム・シー・ケー製)を用いて80℃の加熱下で貼り付けて樹脂膜を形成した。次に、当該樹脂膜に対し、UV−YAGレーザを用いて、電極が露出するように直径40μmの開口部を形成した。以降の工程については実施例17と同様にして、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を作製した。
【0114】
【実施例19】
<液状樹脂組成物の調製>
中間樹脂組成物とこれに添加されるシリカ粉末との重量比を、1:1に代えて5:1(シリカ粉末の添加率は16.7wt%)とした以外は、実施例3と同様にして、本実施例の液状樹脂組成物を調製した。
【0115】
<フリップチップ接合>
本実施例の樹脂組成物を、半導体チップ(電極径40μm、電極ピッチ80μm、電極数3000個)に対して、電極を覆うように70μmの厚さにスピンコーティングし、80℃の温度下で乾燥して20μmの樹脂膜を形成した。次に、当該樹脂膜に対し、露光および現像を施して、電極が露出するように直径40μmの開口部を形成した。現像は、N−メチル−2−ピロリドンを用いて行った。以降の工程については実施例17と同様にして、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を作製した。
【0116】
【実施例20】
電気めっき法による導体部の形成において、厚さ15μmのSnめっきに代えて厚さ15μmの63%Sn―Pbめっきを施した以外は、実施例17と同様にして、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を作製した。したがって、本実施例の電極間接続構造体において、半導体チップ電極と基板電極を接続する導体部は、Ni層および63%Sn―Pb層からなる2層構造を有する。
【0117】
【実施例21】
電気めっき法による導体部の形成において、厚さ15μmのSnめっきに代えて厚さ15μmの63%Sn―Pbめっきを施した以外は、実施例18と同様にして、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を作製した。本実施例の電極間接続構造体においても、実施例20と同様に、半導体チップ電極と基板電極を接続する導体部は、Ni層および63%Sn―Pb層からなる2層構造を有する。
【0118】
【実施例22】
電気めっき法による導体部の形成において、厚さ15μmのSnめっきに代えて厚さ15μmの63%Sn―Pbめっきを施した以外は、実施例19と同様にして、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を作製した。本実施例の電極間接続構造体においても、実施例20および実施例21と同様に、半導体チップ電極と基板電極を接続する導体部は、Ni層および63%Sn―Pb層からなる2層構造を有する。
【0119】
【実施例23】
実施例17と同一の樹脂フィルムを、半導体チップ(電極径40μm、電極ピッチ80μm、電極数3000個)に対して、電極を覆うように、ロールマウンタ((株)エム・シー・ケー製)を用いて80℃の加熱下で貼り付けて樹脂膜を形成した。次に、当該樹脂膜に対し、露光および現像を施して、電極が露出するように直径40μmの開口部を形成した。現像は、N−メチル−2−ピロリドンを用いて行った。次に、樹脂膜上および開口部内に通電層を形成した。具体的には、スパッタリングにより、Ti(0.5μm)およびNi(0.5μm)を順次成膜した。次に、樹脂膜上に、開口部を露出させつつ、めっきレジスト膜をパターン形成した。次に、電気めっき法により、開口部内に導体部を形成した。具体的には、開口部内の電極上に、通電層を介して、厚さ4μmのNiめっきに続いて厚さ15μmのInめっきを施した。次に、めっきレジスト、および、樹脂膜上の通電層をエッチングにより除去した。これにより、電極上にNi層およびIn層の2層構造を有する導体部を備えつつ、接合用の絶縁膜を有する半導体チップが得られた。そして、この半導体チップを、ビルドアップ基板に搭載した。このとき、樹脂膜の開口部に形成されている導体部とビルドアップ基板の電極とが対向するように位置合わせした。次に、半導体チップに20gの荷重を加えながら、4℃/minの昇温速度で180℃にまで加熱し、この温度を10分間維持した。その結果、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を得た。
【0120】
【実施例24】
実施例18と同一の樹脂フィルムを、半導体チップ(電極径40μm、電極ピッチ80μm、電極数3000個)に対して、電極を覆うように、ロールマウンタ((株)エム・シー・ケー製)を用いて80℃の加熱下で貼り付けて樹脂膜を形成した。次に、当該樹脂膜に対し、UV−YAGレーザを用いて、電極が露出するように直径40μmの開口部を形成した。以降の工程については実施例23と同様にして、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を作製した。したがって、本実施例の電極間接続構造体において、実施例23と同様に、半導体チップ電極と基板電極を接続する導体部は、Ni層およびIn層からなる2層構造を有する。
【0121】
【実施例25】
実施例19と同一の液状樹脂組成物を、半導体チップ(電極径40μm、電極ピッチ80μm、電極数3000個)に対して、電極を覆うように70μmの厚さにスピンコーティングし、80℃の温度下で乾燥して20μmの樹脂膜を形成した。次に、当該樹脂膜に対し、露光および現像を施して、電極が露出するように直径40μmの開口部を形成した。現像は、N−メチル−2−ピロリドンを用いて行った。以降の工程については実施例23と同様にして、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を作製した。本実施例の電極間接続構造体においても、実施例23および実施例24と同様に、半導体チップ電極と基板電極を接続する導体部は、Ni層およびIn層からなる2層構造を有する。
【0122】
【実施例26】
電気めっき法による導体部の形成において、厚さ15μmのInめっきに代えて厚さ15μmのSn―57%Biめっきを施した以外は、実施例23と同様にして、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を作製した。したがって、本実施例の電極間接続構造体において、半導体チップ電極と基板電極を接続する導体部は、Ni層およびSn―57%Bi層からなる2層構造を有する。
【0123】
【実施例27】
電気めっき法による導体部の形成において、厚さ15μmのSnめっきに代えて厚さ15μmのSn―57%Biめっきを施した以外は、実施例24と同様にして、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を作製した。本実施例の電極間接続構造体においても、実施例26と同様に、半導体チップ電極と基板電極を接続する導体部は、Ni層およびSn―57%Bi層からなる2層構造を有する。
【0124】
【実施例28】
電気めっき法による導体部の形成において、厚さ15μmのSnめっきに代えて厚さ15μmのSn―57%Biめっきを施した以外は、実施例25と同様にして、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を作製した。本実施例の電極間接続構造体においても、実施例26および実施例27と同様に、半導体チップ電極と基板電極を接続する導体部は、Ni層およびSn―57%Bi層からなる2層構造を有する。
【0125】
【実施例29】
実施例17と同一の樹脂フィルムを、半導体チップ(電極径40μm、電極ピッチ80μm、電極数3000個)に対して、電極を覆うように、ロールマウンタ((株)エム・シー・ケー製)を用いて80℃の加熱下で貼り付けて樹脂膜を形成した。次に、当該樹脂膜に対し、露光および現像を施して、電極が露出するように直径40μmの開口部を形成した。現像は、N−メチル−2−ピロリドンを用いて行った。次に、開口部内の電極の表面を触媒処理した。次に、無電解めっき法により、開口部内に導体部を形成した。具体的には、開口部内の電極上に、厚さ17μmのCuめっきを施し、更に厚さ3μmのSnめっきを施した。これにより、電極上にCu層およびSn層の2層構造を有する導体部を備えつつ、接合用の絶縁膜を有する半導体チップが得られた。そして、この半導体チップを、ビルドアップ基板に搭載した。このとき、樹脂膜の開口部に形成されている導体部とビルドアップ基板の電極とが対向するように位置合わせした。次に、半導体チップに20gの荷重を加えながら、4℃/minの昇温速度で260℃に加熱した。その結果、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を得た。
【0126】
【実施例30】
実施例18と同一の樹脂フィルムを、半導体チップ(電極径40μm、電極ピッチ80μm、電極数3000個)に対して、電極を覆うように、ロールマウンタ((株)エム・シー・ケー製)を用いて80℃の加熱下で貼り付けて樹脂膜を形成した。次に、当該樹脂膜に対し、UV−YAGレーザを用いて、電極が露出するように直径40μmの開口部を形成した。以降の工程については実施例29と同様にして、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を作製した。したがって、本実施例の電極間接続構造体においても、実施例29と同様に、半導体チップ電極と基板電極を接続する導体部は、Cu層およびSn層からなる2層構造を有する。
【0127】
【実施例31】
実施例19と同一の液状樹脂組成物を、半導体チップ(電極径40μm、電極ピッチ80μm、電極数3000個)に対して、電極を覆うように70μmの厚さにスピンコーティングし、80℃の温度下で乾燥して20μmの樹脂膜を形成した。次に、当該樹脂膜に対し、露光および現像を施して、電極が露出するように直径40μmの開口部を形成した。現像は、N−メチル−2−ピロリドンを用いて行った。以降の工程については実施例29と同様にして、半導体チップがビルドアップ基板にフリップチップ接合された電極間接続構造体を作製した。本実施例の電極間接続構造体においても、実施例29および実施例30と同様に、半導体チップ電極と基板電極を接続する導体部は、Cu層およびSn層からなる2層構造を有する。
【0128】
【温度サイクル試験】
実施例1〜31の電極間接続構造体の各々について、温度サイクル試験により接続信頼性を調べた。具体的には、まず、電極間接続構造体における各電極間接続部について初期導通抵抗を測定した。次に、−55℃〜125℃の範囲で温度サイクル試験を行った後、各接続部の導通抵抗を測定した。温度サイクル試験は、−55℃での15分間冷却、室温での10分間放置、および125℃での15分間加熱を1サイクルとし、このサイクルを2000回繰り返した。その結果、実施例1〜31の全ての電極間接続構造体について、各接続部における抵抗上昇は10%未満であり、良好な接続部が形成されていることが確認された。
【0129】
【耐湿試験】
実施例1〜31の電極間接続構造体の各々について、耐湿試験により接続信頼性を調べた。具体的には、まず、電極間接続構造体における各電極間接続部について、25℃および湿度60%の環境下で導通抵抗を測定した。次に、各電極間接続構造体を、121℃および湿度85%の環境下に放置し、1000時間経過後における各接続部の導通抵抗を測定した。その結果、実施例1〜31の全ての電極間接続構造体について、各接続部における抵抗上昇は10%未満であり、良好な接続部が形成されていることが確認された。
【0130】
【比較例】
図7および図8を参照して上述した方法で、従来のフリップチップ接合を行った。まず、半導体チップ(電極径70μm、電極ピッチ150μm、電極数3000個)にバンプを形成した。バンプの形成に使用したメタルマスクは、厚さが50μmであって開口部の直径を120μmとした。まず、このメタルマスクの開口部と半導体チップの電極とを位置合わせしつつ、メタルマスクを半導体チップ上に載置した。次に、メタルマスクの開口部に対して、スキージを用いて金属ペーストを充填した。金属ペーストは、ロジンとしてのポリペール(理化ハーキュレス製)を53wt%、溶剤としての2−メチル−2,4−ペンタンジオールおよびジエチレングリコールモノブチルエーテルを各々20wt%、活性剤としてのコハク酸を2wt%、チクソ剤としての硬化ヒマシ油を5wt%含有するフラックスビヒクルに、平均粒径13μmのSn―3.5%Ag粉末を、重量比1:9(Sn―3.5Ag粉末の添加率は90wt%)で混連したものを用いた。
【0131】
金属ペーストの充填の後、メタルマスクを除去し、260℃の加熱処理を経て電極上にバンプを形成した。次に、フラックスをビルドアップ基板に塗布した。次に、ビルドアップ基板に対して、バンプが形成された半導体チップを位置合わせしつつ搭載した。次に、再度260℃に加熱した。次に、グリコールエーテル系洗浄剤(商品名:クリーンスルー、花王製)を用いて、半導体チップとビルドアップ基板との間の隙間のフラックスを除去した。次に、液状のアンダーフィル剤を当該隙間に充填した。このアンダーフィル剤は、液状タイプのビスフェノールF型エポキシ樹脂(商品名:GY260、日立化成製)を42wt%、硬化剤としてのメチルテトラヒドロフタル酸無水物(商品名:HN−2200、日立化成製)を36wt%、触媒としての1−シアノエチル−2−エチル−4−メチルイミダゾール(商品名:2E4MZ−CN、四国化成製)を1wt%、平均粒径4μmのシリカ粉末を21wt%含有する。アンダーフィル剤の充填の後、150℃で2時間の熱処理を行って、当該アンダーフィル剤を硬化させた。
【0132】
このようなフリップチップ接合により形成された電極間接続構造体について、実施例1〜31と同様にして温度サイクル試験を行ったところ、各接続部について20%以上の抵抗上昇が確認された。また、実施例1〜31と同様にして耐湿試験を行ったところ、温度サイクル試験と同様に、各接続部について20%以上の抵抗上昇が確認された。
【0133】
以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。
【0134】
(付記1)第1電極部を有する第1接続対象物に対して、前記第1電極部を覆うように樹脂膜を形成する工程と、
前記樹脂膜に対して、前記第1電極部が露出するように開口部を形成する工程と、
金属を含む金属ペーストを前記開口部に充填する工程と、
前記第1接続対象物、および、第2電極部を有する第2接続対象物を、前記開口部に充填された金属ペーストと前記第2電極部とが対向しつつ前記樹脂膜が前記第2接続対象物に接するように、配置する工程と、
前記第1電極部および前記第2電極部が前記金属を介して電気的に接続されるとともに前記樹脂膜が硬化するように、加熱処理を行う接続工程と、を含むことを特徴とする、電極間接続構造体の形成方法。
(付記2)前記金属は粉末状のハンダであり、前記接続工程では、前記粉末状のハンダを溶融させる、付記1に記載の電極間接続構造体の形成方法。
(付記3)前記金属ペーストは樹脂分を含み、前記接続工程では、当該樹脂分を硬化させる、付記1または2に記載の電極間接続構造体の形成方法。
(付記4)前記樹脂膜は、前記金属が溶融する温度以下で軟化する組成を有する、付記1から3のいずれか1つに記載の電極間接続構造体の形成方法。
(付記5)前記金属はAgまたはCuであり、前記金属ペーストは樹脂分を含み、前記接続工程では、前記金属を溶融させずに前記樹脂分を硬化させる、付記1に記載の電極間接続構造体の形成方法。
(付記6)前記樹脂膜は、前記樹脂分が硬化する温度以下で軟化する組成を有する、付記5に記載の電極間接続構造体の形成方法。
(付記7)前記金属は、80〜380℃の融点を有する、付記1から6のいずれか1つに記載の電極間接続構造体の形成方法。
(付記8)前記金属は、前記金属ペーストにおいて30〜70体積%含まれている、付記1から7のいずれか1つに記載の電極間接続構造体の形成方法。
(付記9)前記金属ペーストは樹脂分を含み、当該樹脂分および前記樹脂膜は同一の主剤樹脂を含み、前記接続工程では前記樹脂分および前記樹脂膜を一体化させる、付記1から8のいずれか1つに記載の電極間接続構造体の形成方法。
(付記10)前記樹脂膜は主剤樹脂を含み、前記金属ペーストは樹脂分を含み、当該樹脂分は前記主剤樹脂を硬化させるための硬化剤を含む、付記1から9のいずれか1つに記載の電極間接続構造体の形成方法。
(付記11)前記金属ペーストは樹脂分を含み、当該樹脂分は主剤樹脂を含み、前記樹脂膜は前記主剤樹脂を硬化させるための硬化剤を含む、付記1から9のいずれか1つに記載の電極間接続構造体の形成方法。
(付記12)第1電極部を有する第1接続対象物に対して、前記第1電極部を覆うように熱硬化性の樹脂膜を形成する工程と、
前記樹脂膜に対して、前記第1電極部が露出するように開口部を形成する工程と、
前記開口部に導体部を形成する工程と、
前記第1接続対象物、および、第2電極部を有する第2接続対象物を、前記開口部に形成された前記導体部と前記第2電極部とが対向しつつ前記樹脂膜が前記第2接続対象物に接するように、配置する工程と、
前記第1電極部および前記第2電極部が前記導体部を介して電気的に接続されるとともに前記樹脂膜が硬化するように、加熱処理を行う接続工程と、を含むことを特徴とする、電極間接続構造体の形成方法。
(付記13)前記接続工程では、前記導体部は、前記第1電極部および/または前記第2電極部に対して溶融接合される、付記12に記載の電極間接続構造体の形成方法。
(付記14)前記導体部は、電気めっき及び/又は無電解めっきにより形成される、付記12または13に記載の電極間接続構造体の形成方法。
(付記15)前記導体部は、複数の層からなる積層構造を有し、各層は、隣接する層とは異なる金属組成を有する、付記12から14のいずれか1つに記載の電極間接続構造体の形成方法。
(付記16)前記導体部の少なくとも一部は、80〜400℃の融点を有する、付記12から15のいずれか1つに記載の電極間接続構造体の形成方法。
(付記17)第1電極部を有する第1接続対象物に対して、前記第1電極部を覆うように樹脂膜を形成する工程と、
前記樹脂膜に対して、前記第1電極部が露出するように開口部を形成する工程と、
金属を含むバンプ形成材料を前記開口部に充填する工程と、
加熱処理を行うことにより前記開口部にバンプを形成する工程と、
前記第1接続対象物、および、第2電極部を有する第2接続対象物を、前記バンプと前記第2電極部とが対向しつつ前記樹脂膜が前記第2接続対象物に接するように、配置する工程と、
前記第1電極部および前記第2電極部が前記バンプを介して接続されるとともに前記樹脂膜を硬化させるように、加熱処理を行う接続工程と、を含むことを特徴とする、電極間接続構造体の形成方法。
(付記18)前記樹脂膜は感光性を有している、付記1から17のいずれか1つに記載の電極間接続構造体の形成方法。
(付記19)前記樹脂膜はフィルム状である、付記1から18のいずれか1つに記載の電極間接続構造体の形成方法。
(付記20)前記樹脂膜は無機フィラーを含み、前記樹脂膜における前記無機フィラーの含有率は30〜70wt%である、付記1から19のいずれか1つに記載の電極間接続構造体の形成方法。
(付記21)前記接続工程では、前記第1接続対象物に対して前記第2接続対象物を押圧する、或は、前記第2接続対象物に対して前記第1接続対象物を押圧する、付記1から20のいずれか1つに記載の電極間接続構造体の形成方法。
(付記22)付記1から21のいずれか1つに記載の方法によって形成されたことを特徴とする、電極間接続構造体。
(付記23)第1電極部を備えるとともに、この第1電極部を露出させる開口部を有する樹脂膜で覆われている第1接続対象物に対して、前記第1電極部に対応する第2電極部を備えた第2接続対象物を接続するための方法であって、
金属を含む金属ペーストを前記開口部に充填する工程と、
前記第1接続対象物および前記第2接続対象物を、前記金属ペーストと前記第2電極部とが対向しつつ前記樹脂膜が前記第2接続対象物に接するように、配置する工程と、
前記第1電極部および前記第2電極部が前記金属を介して電気的に接続されるとともに前記樹脂膜が硬化するように、加熱処理を行う接合工程と、を含むことを特徴とする、接続方法。
(付記24)第1電極部を備えるとともに、この第1電極部を露出させる開口部を有する熱硬化性の樹脂膜で覆われている第1接続対象物に対して、前記第1電極部に対応する第2電極部を備えた第2接続対象物を接続するための方法であって、
前記開口部に導体部を形成する工程と、
前記第1接続対象物および前記第2接続対象物を、前記導体部と前記第2電極部とが対向しつつ前記樹脂膜が前記第2接続対象物に接するように、配置する工程と、
前記第1電極部および前記第2電極部が前記導体部を介して電気的に接続されるとともに前記樹脂膜が硬化するように、加熱処理を行う接合工程と、を含むことを特徴とする、接続方法。
(付記25)第1電極部を備えるとともに、この第1電極部を露出させる開口部を有する樹脂膜で覆われている第1接続対象物に対して、前記第1電極部に対応する第2電極部を備えた第2接続対象物を接続するための方法であって、
金属を含むバンプ形成材料を前記開口部に充填する工程と、
加熱処理を行うことにより前記開口部にバンプを形成する工程と、
前記第1接続対象物および前記第2接続対象物を、前記バンプと前記第2電極部とが対向しつつ前記樹脂膜が前記第2接続対象物に接するように、配置する工程と、
前記第1電極部および前記第2電極部が前記バンプを介して電気的に接続されるとともに前記樹脂膜が硬化するように、加熱処理を行う接合工程と、を含むことを特徴とする、接続方法。
(付記26)電極部が設けられた接続対象物に対して、前記電極部を覆うように熱硬化性の樹脂膜を形成する工程と、
前記樹脂膜に対して、前記電極部が露出するように開口部を形成する工程と、
前記開口部に導体部を形成する工程と、を含み、
前記樹脂膜は、加熱によって硬化可能な状態であることを特徴とする、電極間接続構造中間体の形成方法。
(付記27)電極部が設けられた接続対象物に対して、前記電極部を覆うように樹脂膜を形成する工程と、
前記樹脂膜に対して、前記電極部が露出するように開口部を形成する工程と、
金属を含むバンプ形成材料を前記開口部に充填する工程と、を含み、
前記樹脂膜は、加熱によって硬化可能な状態であることを特徴とする、電極間接続構造中間体の形成方法。
(付記28)付記26または27に記載の方法によって形成されたことを特徴とする、電極間接続構造中間体。
(付記29)第1電極部が設けられた第1接続対象物と、
前記第1電極部に対向する第2電極部が設けられた第2接続対象物と、
前記第1電極部と前記第2電極部とを接続する中間くびれ導体部と、
前記第1接続対象物と前記第2接続対象物との間を填塞する封止樹脂と、を備えることを特徴とする、電極間接続構造体。
(付記30)前記封止樹脂は無機フィラーを含み、前記封止樹脂における前記無機フィラーの含有率は30〜70wt%である、付記29に記載の電極間接続構造体。
(付記31)前記第1接続対象物および前記第2接続対象物は、各々、半導体チップまたは配線基板である、請求項22,29および30のいずれか1つに記載の電極間接続構造体。
【0135】
【発明の効果】
本発明によると、半導体チップと半導体チップの接合、半導体チップの配線基板への実装、配線基板と配線基板との接合などにおいて、位置合わせのためのフラックスの塗布および除去ならびにアンダーフィル剤の充填を行うことなく、接合信頼性の高い電極間接続構造体を形成することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る電極間接続構造体形成方法を利用したフリップチップ接合の一連の工程を表す。
【図2】図1に示す方法により形成された電極間接続構造体の拡大断面図である。
【図3】本発明の第2の実施形態に係る電極間接続構造体形成方法を利用したフリップチップ接合の工程を表す。
【図4】図3に示す電極間接続構造体形成方法における導体部形成工程を表す。
【図5】本発明の第3の実施形態に係る電極間接続構造体形成方法を利用したフリップチップ接合の工程を表す。
【図6】図5に続く工程を表す。
【図7】フリップチップ接合の従来の工程を表す。
【図8】図7に続く工程を表す。
【符号の説明】
110,210,310 半導体チップ
120,220,320 配線基板
111,121,211,221,311,321 電極
130,230,330 樹脂膜
130a,230a,330a 開口部
140 金属ペースト
141 金属粉末
141a,212 導体部
142 樹脂分
340 ハンダペースト
341 ハンダ粉末
342 フラックスビヒクル
350 バンプ
Claims (8)
- 第1電極部を有する第1接続対象物に対して、前記第1電極部を覆うように熱硬化性の樹脂膜を形成する工程と、
前記樹脂膜に対して、前記第1電極部が露出するように開口部を形成する工程と、
金属を含む金属ペーストを前記開口部に充填する工程と、
前記第1接続対象物、および、第2電極部を有する第2接続対象物を、前記開口部に充填された金属ペーストと前記第2電極部とが対向しつつ前記樹脂膜が前記第2接続対象物に接するように、配置する工程と、
前記第1電極部および前記第2電極部が前記金属を介して電気的に接続されるとともに前記樹脂膜が硬化する際に前記金属ペーストに含まれる樹脂分が前記樹脂膜と一体化するように、加熱処理を行う接続工程と、を含むことを特徴とする、電極間接続構造体の形成方法。 - 前記金属は粉末状のハンダであり、前記接続工程では、前記粉末状のハンダを溶融させる、請求項1に記載の電極間接続構造体の形成方法。
- 前記金属ペーストは樹脂分を含み、前記接続工程では、当該樹脂分を硬化させる、請求項1または2に記載の電極間接続構造体の形成方法。
- 前記樹脂分および前記樹脂膜は同一の主剤樹脂を含む、請求項1から3のいずれか1つに記載の電極間接続構造体の形成方法。
- 前記樹脂膜は主剤樹脂を含み、前記金属ペーストは樹脂分を含み、当該樹脂分は前記主剤樹脂を硬化させるための硬化剤を含む、請求項1から4のいずれか1つに記載の電極間接続構造体の形成方法。
- 前記金属ペーストは樹脂分を含み、当該樹脂分は主剤樹脂を含み、前記樹脂膜は前記主剤樹脂を硬化させるための硬化剤を含む、請求項1から5のいずれか1つに記載の電極間接続構造体の形成方法。
- 請求項1から6のいずれか一つに記載の電極間接続構造体の形成方法により形成された電極間接続構造体であって、
第1電極部が設けられた第1接続対象物と、
前記第1電極部に対向する第2電極部が設けられた第2接続対象物と、
前記第1電極部と前記第2電極部とを接続する鼓状の導体部と、
前記第1接続対象物と前記第2接続対象物との間を填塞する封止樹脂と、を備えることを特徴とする、電極間接続構造体。 - 前記第1接続対象物および前記第2接続対象物は、各々、半導体チップまたは配線基板である、請求項7に記載の電極間接続構造体。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002065894A JP3866591B2 (ja) | 2001-10-29 | 2002-03-11 | 電極間接続構造体の形成方法および電極間接続構造体 |
| US10/124,268 US6670264B2 (en) | 2001-10-29 | 2002-04-18 | Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby |
| TW091108484A TW518918B (en) | 2001-10-29 | 2002-04-24 | Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby |
| KR1020020023626A KR100766984B1 (ko) | 2001-10-29 | 2002-04-30 | 전극간 접속 구조체의 형성 방법 및 전극간 접속 구조체 |
| EP02253032.3A EP1306897B1 (en) | 2001-10-29 | 2002-04-30 | Method of making electrode-to-electrode bond structure |
| CNB021471789A CN1287648C (zh) | 2001-10-29 | 2002-10-28 | 形成电极间粘合结构的方法和电极间粘合结构 |
| US10/704,553 US6873056B2 (en) | 2001-10-29 | 2003-11-12 | Electrode-to-electrode bond structure |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-331122 | 2001-10-29 | ||
| JP2001331122 | 2001-10-29 | ||
| JP2002065894A JP3866591B2 (ja) | 2001-10-29 | 2002-03-11 | 電極間接続構造体の形成方法および電極間接続構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003204148A JP2003204148A (ja) | 2003-07-18 |
| JP3866591B2 true JP3866591B2 (ja) | 2007-01-10 |
Family
ID=26624171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002065894A Expired - Fee Related JP3866591B2 (ja) | 2001-10-29 | 2002-03-11 | 電極間接続構造体の形成方法および電極間接続構造体 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6670264B2 (ja) |
| EP (1) | EP1306897B1 (ja) |
| JP (1) | JP3866591B2 (ja) |
| KR (1) | KR100766984B1 (ja) |
| CN (1) | CN1287648C (ja) |
| TW (1) | TW518918B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014222698A (ja) * | 2013-05-13 | 2014-11-27 | コバレントマテリアル株式会社 | 電極埋め込み石英部材及びその製造方法 |
Families Citing this family (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4659262B2 (ja) * | 2001-05-01 | 2011-03-30 | 富士通セミコンダクター株式会社 | 電子部品の実装方法及びペースト材料 |
| US7295966B2 (en) * | 2002-01-14 | 2007-11-13 | Microsoft Corporation | System for normalizing a discourse representation structure and normalized data structure |
| JP3891123B2 (ja) * | 2003-02-06 | 2007-03-14 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法 |
| JP4110992B2 (ja) * | 2003-02-07 | 2008-07-02 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
| JP2004259886A (ja) * | 2003-02-25 | 2004-09-16 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
| JP2004281818A (ja) * | 2003-03-17 | 2004-10-07 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法 |
| JP2004281919A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
| JP2004281920A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
| JP4096774B2 (ja) * | 2003-03-24 | 2008-06-04 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法 |
| JP2004349495A (ja) * | 2003-03-25 | 2004-12-09 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 |
| US20040232562A1 (en) * | 2003-05-23 | 2004-11-25 | Texas Instruments Incorporated | System and method for increasing bump pad height |
| US7017795B2 (en) * | 2003-11-03 | 2006-03-28 | Indium Corporation Of America | Solder pastes for providing high elasticity, low rigidity solder joints |
| JP2007515785A (ja) * | 2003-11-21 | 2007-06-14 | ロード・コーポレーション | 二段階のウェーハ塗布アンダフィル |
| JP2005259848A (ja) * | 2004-03-10 | 2005-09-22 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7560519B2 (en) * | 2004-06-02 | 2009-07-14 | Lord Corporation | Dual-stage wafer applied underfills |
| JP2006080493A (ja) * | 2004-08-12 | 2006-03-23 | Ricoh Microelectronics Co Ltd | 電極基板 |
| JP2008252132A (ja) * | 2004-09-15 | 2008-10-16 | Seiko Epson Corp | 半導体装置の実装方法 |
| JP3955302B2 (ja) * | 2004-09-15 | 2007-08-08 | 松下電器産業株式会社 | フリップチップ実装体の製造方法 |
| JP4179312B2 (ja) | 2004-09-15 | 2008-11-12 | セイコーエプソン株式会社 | 半導体装置の実装方法、半導体装置 |
| TWI237885B (en) * | 2004-10-22 | 2005-08-11 | Phoenix Prec Technology Corp | Semiconductor device having carrier embedded with chip and method for fabricating the same |
| WO2006095602A1 (ja) * | 2005-03-07 | 2006-09-14 | Matsushita Electric Industrial Co., Ltd. | 実装体及びその製造方法 |
| US20090085227A1 (en) * | 2005-05-17 | 2009-04-02 | Matsushita Electric Industrial Co., Ltd. | Flip-chip mounting body and flip-chip mounting method |
| EP1732116B1 (en) * | 2005-06-08 | 2017-02-01 | Imec | Methods for bonding and micro-electronic devices produced according to such methods |
| KR20080037681A (ko) * | 2005-08-23 | 2008-04-30 | 로무 가부시키가이샤 | 반도체 칩 및 그 제조 방법 및 반도체 장치 |
| JP4654865B2 (ja) * | 2005-09-30 | 2011-03-23 | パナソニック株式会社 | 電子部品実装方法 |
| JP4992310B2 (ja) * | 2006-06-16 | 2012-08-08 | 富士通株式会社 | 積層基板の製造方法 |
| JP4816297B2 (ja) * | 2006-07-21 | 2011-11-16 | 三菱電機株式会社 | 実装端子基板及びこれを用いた表示装置 |
| JP2008218552A (ja) | 2007-03-01 | 2008-09-18 | Nec Corp | 電子部品の実装基板および実装方法 |
| TWI335070B (en) * | 2007-03-23 | 2010-12-21 | Advanced Semiconductor Eng | Semiconductor package and the method of making the same |
| JP2009099589A (ja) * | 2007-10-12 | 2009-05-07 | Elpida Memory Inc | ウエハまたは回路基板およびその接続構造体 |
| KR100923501B1 (ko) * | 2007-11-13 | 2009-10-27 | 삼성전기주식회사 | 패키지 기판 제조방법 |
| KR20110010718A (ko) * | 2008-05-16 | 2011-02-07 | 스미토모 베이클리트 컴퍼니 리미티드 | 반도체 부품의 제조 방법 및 반도체 부품 |
| JP5217640B2 (ja) * | 2008-05-30 | 2013-06-19 | 富士通株式会社 | プリント配線板の製造方法およびプリント基板ユニットの製造方法 |
| US7932170B1 (en) * | 2008-06-23 | 2011-04-26 | Amkor Technology, Inc. | Flip chip bump structure and fabrication method |
| US8563357B2 (en) | 2008-06-26 | 2013-10-22 | Infineon Technologies Ag | Method of packaging a die |
| TWI473553B (zh) * | 2008-07-03 | 2015-02-11 | 日月光半導體製造股份有限公司 | 晶片封裝結構 |
| US8293586B2 (en) * | 2008-09-25 | 2012-10-23 | Infineon Technologies Ag | Method of manufacturing an electronic system |
| US20100171206A1 (en) * | 2009-01-07 | 2010-07-08 | Chi-Chih Chu | Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same |
| TWI469283B (zh) * | 2009-08-31 | 2015-01-11 | 日月光半導體製造股份有限公司 | 封裝結構以及封裝製程 |
| US8198131B2 (en) * | 2009-11-18 | 2012-06-12 | Advanced Semiconductor Engineering, Inc. | Stackable semiconductor device packages |
| TWI408785B (zh) * | 2009-12-31 | 2013-09-11 | 日月光半導體製造股份有限公司 | 半導體封裝結構 |
| US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
| TWI419283B (zh) | 2010-02-10 | 2013-12-11 | 日月光半導體製造股份有限公司 | 封裝結構 |
| TWI411075B (zh) | 2010-03-22 | 2013-10-01 | 日月光半導體製造股份有限公司 | 半導體封裝件及其製造方法 |
| US8624374B2 (en) | 2010-04-02 | 2014-01-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof |
| US8278746B2 (en) | 2010-04-02 | 2012-10-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages including connecting elements |
| JP2011258838A (ja) * | 2010-06-10 | 2011-12-22 | Fujitsu Ltd | 積層回路基板、接着シート、積層回路基板の製造方法および接着シートの製造方法 |
| TWI451546B (zh) | 2010-10-29 | 2014-09-01 | 日月光半導體製造股份有限公司 | 堆疊式封裝結構、其封裝結構及封裝結構之製造方法 |
| US9171792B2 (en) | 2011-02-28 | 2015-10-27 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages having a side-by-side device arrangement and stacking functionality |
| TW201306202A (zh) * | 2011-07-21 | 2013-02-01 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
| JP5874343B2 (ja) * | 2011-11-18 | 2016-03-02 | 富士通株式会社 | 積層回路基板の製造方法、積層回路基板、および電子機器 |
| KR101375297B1 (ko) * | 2011-12-22 | 2014-03-17 | 제일모직주식회사 | 반도체용 접착 조성물 및 이를 포함하는 접착 필름 |
| KR20140047935A (ko) * | 2012-10-15 | 2014-04-23 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP2014082359A (ja) * | 2012-10-17 | 2014-05-08 | Olympus Corp | 半導体基板、半導体装置、および固体撮像装置、並びに半導体基板の製造方法 |
| JP2014179472A (ja) * | 2013-03-15 | 2014-09-25 | Murata Mfg Co Ltd | モジュールおよびその製造方法 |
| JP6432737B2 (ja) | 2015-03-04 | 2018-12-05 | セイコーエプソン株式会社 | Memsデバイス、ヘッド及び液体噴射装置 |
| TWI606565B (zh) * | 2016-08-31 | 2017-11-21 | 金寶電子工業股份有限公司 | 封裝結構及其製作方法 |
| JP6160788B1 (ja) | 2017-01-13 | 2017-07-12 | 千住金属工業株式会社 | フラックス |
| US10492297B2 (en) * | 2017-02-22 | 2019-11-26 | Xerox Corporation | Hybrid nanosilver/liquid metal ink composition and uses thereof |
| US20190194506A1 (en) * | 2017-12-22 | 2019-06-27 | International Business Machines Corporation | Low temperature adhesive bond material |
| JP7160302B2 (ja) * | 2018-01-31 | 2022-10-25 | 三国電子有限会社 | 接続構造体および接続構造体の作製方法 |
| JP7185252B2 (ja) | 2018-01-31 | 2022-12-07 | 三国電子有限会社 | 接続構造体の作製方法 |
| WO2019225733A1 (ja) * | 2018-05-25 | 2019-11-28 | パナソニックIpマネジメント株式会社 | 電子部品補強用熱硬化性樹脂組成物、半導体装置及び半導体装置の製造方法 |
| JP7631153B2 (ja) * | 2021-09-14 | 2025-02-18 | 株式会社東芝 | 半導体装置の製造方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601849A (ja) * | 1983-06-17 | 1985-01-08 | Sharp Corp | 電子部品の接続方法 |
| JPS60217646A (ja) * | 1984-04-13 | 1985-10-31 | Toshiba Corp | バンプ電極形半導体装置の製造方法 |
| JP2676828B2 (ja) | 1988-09-30 | 1997-11-17 | 株式会社デンソー | 混成集積回路装置の製造方法 |
| JP3388547B2 (ja) | 1991-04-26 | 2003-03-24 | 富士通株式会社 | 部品実装方法 |
| US5473120A (en) * | 1992-04-27 | 1995-12-05 | Tokuyama Corporation | Multilayer board and fabrication method thereof |
| JPH05326628A (ja) | 1992-05-21 | 1993-12-10 | Fujitsu General Ltd | フリップチップの実装方法 |
| JPH06262386A (ja) | 1993-03-17 | 1994-09-20 | Matsushita Electric Ind Co Ltd | 無洗浄クリーム半田 |
| US5492863A (en) * | 1994-10-19 | 1996-02-20 | Motorola, Inc. | Method for forming conductive bumps on a semiconductor device |
| JP2532825B2 (ja) | 1995-03-13 | 1996-09-11 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US5874780A (en) * | 1995-07-27 | 1999-02-23 | Nec Corporation | Method of mounting a semiconductor device to a substrate and a mounted structure |
| KR100201045B1 (ko) * | 1996-02-05 | 1999-06-15 | 포만 제프리 엘 | 전기적 접속을 위한 도전성 복합물 및 이를 이용한 방법 |
| JPH09260059A (ja) | 1996-03-18 | 1997-10-03 | Nec Corp | 有機薄膜el素子の電極接続構造,その電極の取り出し方法,及び有機薄膜el装置 |
| JPH10125726A (ja) * | 1996-10-21 | 1998-05-15 | Fuji Xerox Co Ltd | 基板及び基板の接続方法 |
| EP0929592B1 (en) * | 1997-07-24 | 2006-03-15 | Henkel Corporation | Thermosetting resin compositions useful as underfill sealants |
| JPH11135552A (ja) | 1997-10-30 | 1999-05-21 | Ricoh Co Ltd | 半導体装置製造方法 |
| JPH11191673A (ja) | 1997-12-25 | 1999-07-13 | Victor Co Of Japan Ltd | はんだプリコート方法 |
| US6228678B1 (en) * | 1998-04-27 | 2001-05-08 | Fry's Metals, Inc. | Flip chip with integrated mask and underfill |
| JPH11312710A (ja) * | 1998-04-30 | 1999-11-09 | Murata Mfg Co Ltd | 電子部品の接続方法および接続構造 |
| EP1921491A1 (en) * | 1998-11-30 | 2008-05-14 | Teijin Limited | Liquid crystal device and transparent conductive substrate suitable for the same |
| US6190940B1 (en) | 1999-01-21 | 2001-02-20 | Lucent Technologies Inc. | Flip chip assembly of semiconductor IC chips |
| JP3575384B2 (ja) * | 2000-03-27 | 2004-10-13 | 関西日本電気株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-03-11 JP JP2002065894A patent/JP3866591B2/ja not_active Expired - Fee Related
- 2002-04-18 US US10/124,268 patent/US6670264B2/en not_active Expired - Lifetime
- 2002-04-24 TW TW091108484A patent/TW518918B/zh not_active IP Right Cessation
- 2002-04-30 KR KR1020020023626A patent/KR100766984B1/ko not_active Expired - Fee Related
- 2002-04-30 EP EP02253032.3A patent/EP1306897B1/en not_active Expired - Lifetime
- 2002-10-28 CN CNB021471789A patent/CN1287648C/zh not_active Expired - Fee Related
-
2003
- 2003-11-12 US US10/704,553 patent/US6873056B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014222698A (ja) * | 2013-05-13 | 2014-11-27 | コバレントマテリアル株式会社 | 電極埋め込み石英部材及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1306897B1 (en) | 2013-12-11 |
| KR100766984B1 (ko) | 2007-10-15 |
| US20040106232A1 (en) | 2004-06-03 |
| KR20030035787A (ko) | 2003-05-09 |
| TW518918B (en) | 2003-01-21 |
| EP1306897A3 (en) | 2005-05-11 |
| EP1306897A2 (en) | 2003-05-02 |
| JP2003204148A (ja) | 2003-07-18 |
| CN1287648C (zh) | 2006-11-29 |
| US6670264B2 (en) | 2003-12-30 |
| US20030080397A1 (en) | 2003-05-01 |
| US6873056B2 (en) | 2005-03-29 |
| CN1416311A (zh) | 2003-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3866591B2 (ja) | 電極間接続構造体の形成方法および電極間接続構造体 | |
| US6518677B1 (en) | Semiconductor flip-chip package and method for the fabrication thereof | |
| WO2006030674A1 (ja) | フリップチップ実装方法及びフリップチップ実装体 | |
| JP2002151170A (ja) | 導電性材料の使用方法 | |
| KR101175482B1 (ko) | 플립 칩 실장 방법 및 범프 형성 방법 | |
| JPH1145618A (ja) | 導電ペースト構造およびその製造方法 | |
| JP7619159B2 (ja) | 電子部品装置を製造する方法 | |
| JP7380926B2 (ja) | 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置 | |
| JP6094884B2 (ja) | 半導体装置の製造方法とそれに使用される半導体封止用アクリル樹脂組成物 | |
| WO2001047660A1 (en) | Hardening flux, soldering resist, semiconductor package reinforced by hardening flux, semiconductor device and method of producing semiconductor package and semiconductor device | |
| JP2004288785A (ja) | 導電突起の接合構造及び接合方法 | |
| JPWO2004070826A1 (ja) | 電極間接続構造体の形成方法および電極間接続構造体 | |
| KR20140115111A (ko) | 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 | |
| JP2004063770A (ja) | 電極間接続構造体の形成方法 | |
| JP6094885B2 (ja) | 半導体装置の製造方法とそれに使用される半導体封止用アクリル樹脂組成物 | |
| JP3929922B2 (ja) | 半導体装置とその製造方法、および半導体装置前駆体とその製造方法 | |
| CN117715726A (zh) | 助焊剂用树脂组合物、焊料糊剂和安装结构体 | |
| JP3968051B2 (ja) | 半導体装置とその製造方法、および半導体装置前駆体とその製造方法 | |
| JP2006279066A (ja) | 多層配線板およびその製造方法 | |
| JP2001028380A (ja) | 転写バンプシート、半導体装置およびその製造方法 | |
| HK1103169A1 (en) | Anisotropic conduction connecting method and anisotropic conduction adhesive film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061005 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |