[go: up one dir, main page]

JP3844061B2 - 電子部品の配置方法及びその装置 - Google Patents

電子部品の配置方法及びその装置 Download PDF

Info

Publication number
JP3844061B2
JP3844061B2 JP2002007225A JP2002007225A JP3844061B2 JP 3844061 B2 JP3844061 B2 JP 3844061B2 JP 2002007225 A JP2002007225 A JP 2002007225A JP 2002007225 A JP2002007225 A JP 2002007225A JP 3844061 B2 JP3844061 B2 JP 3844061B2
Authority
JP
Japan
Prior art keywords
electronic components
vibration
substrate
recess
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002007225A
Other languages
English (en)
Other versions
JP2003209129A (ja
Inventor
邦彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002007225A priority Critical patent/JP3844061B2/ja
Publication of JP2003209129A publication Critical patent/JP2003209129A/ja
Application granted granted Critical
Publication of JP3844061B2 publication Critical patent/JP3844061B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Die Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基体に設けた凹部内に電子部品を装入する電子部品の配置方法及びその装置に関し、詳しくは、セルフアライメント(自己整列)を利用した電子部品の配置方法及び配置装置に関するものである。
【0002】
【従来の技術】
従来の電子部品の実装方法には、吸着機構を持ったヘッドを用いて部品の1つ1つを実装する方法や、基板ごと転写する方法などがある。
【0003】
電子部品の配置を機械で行う機械的アライメント工程は、多大な労力と時間とコストを必要とし、アライメントの精度を確保し維持するのに大きな負担がかかるため、その簡略化、特に、自己整列プロセス化が強く望まれている。
【0004】
多数のサブミリクラスの電子部品をばらばらの状態から、所望の位置にそれぞれ実装する方法はいくつかの案があるが、実際には実用化されていない。その理由は、このような微小な部品を取り扱うことが非常に難しいこと、ミクロンオーダーの位置決めを機構的に行うことが難しいこと、微小領域での濡れ性、空気の粘性、摩擦などの物理現象が境界領域と呼ばれる中間域にあり、現在の物理シミュレーションではうまく取り扱えない面が多いこと等の困難があるためである。
【0005】
【発明が解決しようとする課題】
図11は自己整列プロセスによる実装例を示すものであり、電子部品21を基板11上の所望の位置に配置することが目標である。電子部品21を目的の位置に位置決めするには、その形状が電子部品21と対応した形状の凹部13を基板の目的の位置に予め形成しておき、図11(a)の状態から図11(b)のように、電子部品21を凹部13に落とし込むという方法をとる。この場合、電子部品21を挿入した時、電子部品21と凹部13との間に僅かなクリアランス(間隙)を存在させておく。
【0006】
電子部品21を凹部13に導き、落とし込む方法は研究段階では考えられているものの、実用化には様々な問題があり、決定的な方法は確立されていない。ただ、電子部品を凹部に落とし込む工程を自己整列プロセスとする方法は、特開平5−114800号公報に開示されている。
【0007】
この公知技術では、矩形形状に加工された半導体チップを、この半導体チップに対してわずかなクリアランスを持たせて基体上に形成した矩形の凹部に実装する。この際、吸着ヘッド等の機械的な移送手段によって電子部品を凹部内に挿入しながら、又は、挿入した後、少なくとも実装基体と電子部品の一方に超音波による微小振動を印加する。基体に振動を加えることによって、電子部品が凹部の壁などに引っ掛かるのを防ぎ、電子部品をわずかなクリアランスしかもたない凹部の決められた位置に確実にセットできる。この結果、実質的に電子部品の位置決めが自己整列プロセス化される。
【0008】
しかしながら、微小振動の利用は凹部内で電子部品をセットする工程に限られ、電子部品を凹部の位置まで移送する工程は、従来通り手間のかかる機械的な移送機構で行っている。
【0009】
本発明の目的は、基体上に載置された電子部品を基体上の所望の位置に設けられた凹部に効率良く落とし込む電子部品の配置方法とその装置を提供することにある。
【0010】
【課題を解決するための手段】
即ち、本発明は、基体に設けた凹部内に電子部品を装入するに際し、前記基体上に前記電子部品を載置し、前記基体に少なくともその面方向と交差する方向(特に垂直方向)に振動を印加して、前記電子部品を前記凹部に落とし込む、電子部品の配置方法とその装置に係るものである。
【0011】
本発明によれば、前記基体を少なくともその面方向と交差する方向に振動させているので、前記電子部品に運動のエネルギーを付与することにより、前記基体上で前記電子部品が跳ね上り等の挙動を呈し、前記凹部内に落とし込まれる確率が向上し、所望の位置に配置され易くなる。
【0012】
しかも、前記電子部品は前記基体上に載置するだけでよいから、多大な労力と時間とコストを費やして行われてきた吸着ヘッド等による機械的な配置と比べて量産性及び効率が良く、低コストで簡略な自己整列プロセスとすることができる。
【0013】
【発明の実施の形態】
本発明においては、前記基体上に前記電子部品を無作為に載置し、前記基体の一辺側に、前記振動を印加するための発振子を設け、前記基体に50Hz〜500kHzの振動を、前記基体の面に垂直な方向に印加し、また前記振動の振幅を前記凹部の深さ以下とするのがよい。但し、この振動の周波数は前記基体の固有振動数に応じて選択するのがよい。
【0014】
また、前記振動により前記電子部品を浮き上がらせて、前記電子部品を移動させるのがよい。
【0015】
また、複数の前記凹部内に前記電子部品を装入する際、前記振動の波長を前記複数の凹部間のピッチに対応させ、更に位相制御子により前記振動の位相を変化させ、前記凹部の中心に振動波のノードを一致させるのがよい。
【0016】
また、前記振動の発生手段を2つ用いて、それぞれを前記基体の一辺側とその隣接辺側に配し、それぞれの前記振動の波長を、前記基体の面内における複数の前記凹部間の縦方向ピッチ及び横方向ピッチに対応させるのがよい。
【0017】
また、前記基体の表面を傾斜させ、特に前記凹部に向かって傾斜又は段差を設けておき、前記基体の表面を傾斜させて保持するのがよい。
【0018】
また、前記凹部の底面に剥離性の粘着材を塗布し、或いは、前記凹部の底面に熱可塑性樹脂を塗布しておき加熱しながら、前記電子部品を装入するのがよい。
【0019】
また、前記基体の中央を固定し、前記基体の端部に、前記基体の表面に対し垂直な方向に大きな振幅を持つ周期の長い振動を重ねて加えるのがよい。
【0020】
また、前記振動に、前記基体の面方向の振動を重ねて加えるのがよい。
【0021】
また、前記凹部の平面形状又は/及び断面形状を前記電子部品に対応して、回転対称性を持たない形状とするのがよい。
【0022】
更に、前記基体を実装基板とし、この実装基板に前記電子部品を実装することができる。
【0023】
本発明では、前記電子部品を所望の位置まで移動させることと、所望の位置にセットすることとは、場合によって両立しないこともあるから、上記のような適切な条件設定と様々な工夫によって、両者を同時に満足させることができる。
【0024】
この結果、従来多大な労力と時間とコストを費やして行われてきた機械によるアライメント工程を自己整列プロセス化し、大幅な簡略化、低コスト化が可能になる。この方法は、LED(Light Emitting Diode)やLCD(Liquid Crystal Display)ディスプレイ等のAM(アクティブマトリックス)素子の実装のような、多数の電子部品を等間隔に配置する必要がある場合等に特に有効である。
【0025】
配置する物品は、チップ状のAM素子や受動素子等の電子部品とするが、マイクロレンズ、マイクロプリズム、光ファイバ、マイクロモータ、マイクロギア等を含めてもよい。また、凹部を形成する前記基体も特に限定されるものではなく、シリコン基板、金属基板、セラミック基板、プラスチック基板等、用途に応じて選定すればよい。
【0026】
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。なお、物品の例として電子部品を用い、基体の例としてシリコン基板を用いて説明する。
【0027】
図1(a)は、本発明に基づく電子部品21の配置装置の1例を示す概略構成図である。
【0028】
この例では、振動を基板11の上面から加えるようにしているが、振動を基板11の下面から加えてもよい。発振子41によって発生させた振動を、基板ホルダ42を介して基板11に伝え、基板11の表面上に、基板面に垂直な方向に振動して基板11上を伝搬して行く振動波を生じさせる。発振子41は、例えば電磁石及び鉄片による振動発生器、又は、圧電トランスデューサやフェライト振動子等の電気音響変換器と、それを駆動するための電源回路で構成されている。発振子41を周波数可変タイプにすることで、ホルダ42と基板11の固有振動数を厳密に設計する必要はない。
【0029】
図1(b)は、本発明に基づく電子部品の配置装置の他の例を示す概略構成図であり、図1(a)の装置にピエゾ素子からなる位相制御子43を付加したものである。
【0030】
位相制御子43は、基板11上の振動波の位相を制御することができ、振動波のノードの位置を変化させることができる。このため、基板ホルダ42に基板11を位置決めする時に、厳密に位置決めする必要もないし、あらかじめ計算してホルダ設計をする必要もない。
【0031】
図2に、自己整列プロセスに適する電子部品21の形状を示す。誤った向きで電子部品21が凹部13にはまり込まないように、電子部品21の底面の形状は、90度の回転対称、180度の回転対称などの回転対称を持たないようにすることが必要である。例えば、正方形は90度誤った向き、長方形は180度誤った向き(逆向き)でも凹部にはまり込んでしまうので、不適当である。電子部品31の底面の形状は、図2(a)に示した台形などの形状になるようにする。
【0032】
電子部品21は、支持体上のウエハ(いずれも図示せず)をダイシングで個々の個片に切断して得られるが、この時、各個片は、断面の形状がテーパ形状になるように切断される。これを利用して、電子部品21の断面形状が上向きに広がるテーパをもつように切断し、基板12上のガイド層12に形成した凹部13の大きさを電子部品21の底面の寸法に対しわずかなクリアランスを持つ大きさとすると、自動的に凹部13の大きさは部品上面の寸法より小さくなるので、電子部品21が上下逆に入るのを防ぎ、正規の姿勢で凹部13内に装入することができる(図2(b)断面拡大図)。
【0033】
図3は、基板11上のガイド層12に形成された凹部13、発振子41、振動波の位置関係を示す概略図である。発振子41から基板ホルダ42を介して基板11に伝えられた振動のエネルギーは、発振子41が置かれた一辺から対向する辺に向かって面上を進む振動波を形成する。振動波の波面は発振子41が置かれた辺に平行になる。図3(a)の下に付した波形は、ある時点での振動波の波形(基板11の表面が示す上下方向への変位の大きさ)とその直後の波形をそれぞれ実線と点線で表したものである。
【0034】
基板11の表面の上下方向への変位の変化につれて、基板11の上に無作為に(ばらばらの状態で)置かれた電子部品(図示せず)は上下に揺り動かされる。この縦振動によって、振動波のエネルギーが大きく、強く揺り動かされる場合には、一周期の間に電子部品が基板11表面から浮き上がる(跳ね上る)期間が生じる。この期間中に、跳ね上った電子部品が凹部13内に入り込む割合が確率論的に大きくなる。しかも、その期間中は、電子部品に働く摩擦力は低減するから、何らかの原因で面方向の力が電子部品に作用すると、電子部品は面上を移動して凹部13まで移動し、ここに落とし込まれる確率が高くなる。
【0035】
このように電子部品が浮き上がるほど振動波のエネルギーが大きくなくても、一周期の間には必ず電子部品と基板11との摩擦力が無振動時より小さくなる期間がある。この期間中に、何らかの原因で面方向の力が電子部品に作用すると、電子部品は無振動時よりも面上を移動しやすい。
【0036】
上記のように、基板11の面に垂直な方向の振動波を発生させることで、電子部品と基板11との摩擦力を減少させ、電子部品が凹部13へ入り込む或いは移動しやすくなる環境を整えることができ、この点が、最も重要なポイントである。
【0037】
図3のように、凹部13が規則正しく整列している基板11では、基板11の弾性係数から振動数に対する波長を計算できる。図3(b)は、振動波の半波長の長さを前記複数の凹部13間のピッチに合わせ、位相制御子43によって、振動の位相を調節し、凹部13の中心に振動波のノードが一致する定在波を形成させるようにした例である。図3(b)の下に付した波形は、2つの異なる時点での振動波の波形(基板11の表面が示す上下方向への変位の大きさ)をそれぞれ実線と点線で表したものである。
【0038】
このように調節すると、ノードの位置では常に変位は0であるから、凹部13にいったん取り込まれた電子部品が、振動波によって揺り動かされて凹部13から飛び出すことがない。従って、既に凹部13に電子部品が実装されていても、これに支障を生じることなしに、上記した方法で次の電子部品を他の凹部13に実装することができる(これは、後述の粘着材を使用する場合には一層確実となる)。
【0039】
上記の例に限らず、振動波の半波長の長さの整数倍が凹部13間のピッチに等しくなるように調節すれば、同様の効果を得ることができる。
【0040】
この例のように、様々な工夫と適切な条件設定とによって、電子部品を所望の位置まで「移動させる」という要求と、所望の位置に「停止させる」という要求とに、同時に実現することができる。
【0041】
図4(a)は、2つの発振子41を用いて、それぞれを基板11の一辺とその隣接辺に配し、それぞれの振動波の波長を基板11上の凹部13間の縦方向ピッチ及び横方向ピッチに対応させ、2つの位相制御子43によって、振動波の位相を調節し、凹部13の中心に振動波のノードを一致させるようにした例である。
【0042】
図4(b)で、31は図の縦方向のノードの位置を示し、32は図の横方向のノードの位置を示す。
【0043】
2つの振動波を利用することで、上記の、電子部品を凹部13の位置まで「移動させる」という要求と、凹部13に「停止させる」という要求とを、より有効に実現できる。
【0044】
図5は、本発明に基づき、電子部品21が自己整列プロセスによって、所望の位置に配置されていく様子を示した概略図である。
【0045】
基体11の表面には電子部品21を配置する所望の位置に、凹部13が設けられている。凹部13の形成方法としては、ガイド層(絶縁層)12をレジスト性のある樹脂を用いてパターニングする方法や、レーザで除去する方法等がある。前者は、樹脂そのものをパターニングするため簡単である反面、凹部の形成が一度のみである。後者の方法は、他の位置に凹部を更に加工して違う種類の部品を次にマウントすることが可能である。
【0046】
ガイド層(絶縁層)12には、凹部13を設けたのと同じ方法で、凹部13に向かって下っていくように、傾斜又は段差を設けておくのがよい。図5(a)には、段差によって凸条部(尾根筋、基板表面の他の位置より一段高い場所)14を形成した例を示す。このようにしておくと、図5(a)、(b)に示すように、初めに電子部品21が凸条部14に載置されたとしても、電子部品21は振動波の助けによって移動しているうちに、次第に凹条部(谷筋、基板表面の他の位置より一段低い場所)15に位置する凹部13に導かれることになる。
【0047】
また、図5(c)に示すように、振動波の助けによる電子部品21の自己整列プロセスの間、基板13上で電子部品が緩やかに傾斜するように保持されれば、電子部品21は振動波の助けによって移動しているうちに、次第に最寄りの凹部13に導かれることになる。
【0048】
本実施の形態においては、印加する振動の振動数の違いによる効果の変化は小さいが、低周波〜高周波の音波又は超音波振動が適用可能であり、50Hz〜500kHzの振動が好ましく適用される。凹部13にいったん取り込まれた電子部品31が、再び飛び出すということが起こらないためには、振動波の振幅を凹部の深さ以下とするのが望ましい。
【0049】
以上に述べた本実施の形態によれば、基板11を少なくともその面方向と交差する方向に振動させているので、無作為に載置された電子部品21に運動のエネルギーを付与することにより、基板11上で電子部品21が跳ね上り等の挙動を呈し、凹部13内に落とし込まれる確率が向上し、所望の位置に配置され易くなる。
【0050】
しかも、電子部品21は基板11上に無作為に載置するだけでよいから、多大な労力と時間とコストを費やして行われてきた吸着ヘッド等による機械的な配置と比べて量産性及び効率が良く、低コストで簡略な自己整列プロセスとすることができる。
【0051】
図6には、凹部13の底面に剥離性の粘着材(微粘着性の粘着材)16を塗布しておいて電子部品を配置する場合を示す。
【0052】
粘着材16の塗布方法としては、凹部13の形成前に塗布して、凹部以外の余分な部分を取り除く方法と、あらかじめ全面塗布した上に凹部を形成する方法がある。
【0053】
剥離性の粘着材16の粘着性は弱いので、図の電子部品21aのように、その一部が粘着材16に触れただけでは、粘着材16によって凹部13に捕えられはするものの、その運動が完全に制限されてしまうことはない。したがって、振動波によって揺り動かされているうちに、電子部品21aは、次第に凹部13にきちんとはまり込むことになる。
【0054】
一方、凹部13にきちんとはまり込んでしまった電子部品21bは、その底面全体が粘着材16に密着する。このようになると、電子部品21bの運動は粘着材16によって大きく制限されるので、振動波によって揺り動かされて電子部品21bが凹部13から飛び出すことはない。
【0055】
このような方法によっても、電子部品21を所望の位置まで「移動させる」という要求と、所望の位置に「停止させる」という要求とを同時に実現することができる。
【0056】
また、剥離性の粘着材のかわりに、熱可塑性樹脂を塗布しておき、加熱しながら電子部品を配置するプロセスを行っても同じように、電子部品を粘着力で取り込む効果を得ることができる。
【0057】
図7に、電子部品21の例としてIC(Integrated Circuit)チップ61を、実装基板に実装する場合の凹部13付近の様子を示す。
【0058】
図7(a)は、フェイスダウンで絶縁基板51上に実装した場合で、凹部13に設けられた配線パターン52にICチップ61のはんだバンプ62を接合する。
【0059】
図7(b)は、フェイスアップで実装した場合で、絶縁基板51の上に設けられた配線パターン52とICチップ61の端子63をワイヤボンディング64で接続する。この場合には、実施の形態2で述べた剥離性の粘着材又は熱可塑性樹脂がICチップ61を粘着力で取り込む効果を利用できる。
【0060】
図8は、本発明に基づく電子部品の配置装置の他の例を示す概略構成図である。この装置は、図1(a)の装置に、大振幅長周期振動の発生手段44を付加したものである。図1(b)の装置に、大振幅長周期振動の発生手段44を付加してもよい。振動発生手段44は、例えば電磁石及び鉄片による振動発生器と、それを駆動するための電源回路で構成されている。
【0061】
図8のように、基板11の中央を支持部45で支え、大振幅長周期振動発生手段44の一方の端を壁面等で固定し、他の端を発振子41に連結すると、振動発生手段44から印加される振動につれて、基板11は支持部45を支点とするシ−ソーのような振り子運動を行う。
【0062】
図9に、このようなシーソー運動を重ねて加えた場合の、基板11の面の傾きと電子部品21の動きを示す。ただし、基板11は大振幅振動がない時わずかに傾斜するように保持されており、この傾きよりシーソー運動の振れ角は大きいものとする。
【0063】
大振幅振動がない場合、基板11の面は一定方向に傾いているから、電子部品21は、振動波の助けをかりてこの傾きの方向へ徐々に滑り落ちてくる。その結果、電子部品21が最寄りの凹部13に落ち込めば自己整列プロセスは成功する。しかし、場合によっては勢い余って行き過ぎ、図9(b)に示すように、凹部13の下方側の壁に乗り上げてしまうことも考えられる。
【0064】
大振幅振動がなく基板11の面が一定方向に傾いている場合には、このような行き過ぎを修正するのは難しい。それに対し、大振幅振動がある場合には、図9(c)に示すように、一周期の間に基板11の傾きが逆転する期間が必ずあるので、行き過ぎを修正するのが容易になる。
【0065】
図10は、本発明に基づく電子部品の配置装置の他の例を示す概略構成図であり、図1(a)の装置に、面方向の振動発生手段46を付加したものである。図1(b)の装置に、面方向の振動発生手段46を付加してもよい。面方向振動発生手段46は、発振子41と同種のものでよい。
【0066】
面方向の振動は、垂直方向の振動と異なり、電子部品(図示せず)と基板11との摩擦力を減少させる働きは小さいが、電子部品を回転させ、向きを変化させる働きが大きい。図5(a)に示したような凸条部14から凹条部15へ向かう傾斜を持たせた基板11を用い、面方向振動の方向を変化させる作用を適用すると、電子部品21をスムーズに凹部13のある凹条部15へ導くことができる。
【0067】
以上に説明した実施の形態は、本発明の技術的思想に基づいて更に変形が可能であることは言うまでもない。
【0068】
例えば、上述の基板に与える振動は少なくとも基板面に垂直方向とする以外にも、基板面に交差する斜め方向であってもよい。また、配置される物品の底面形状として台形を例として説明してきたが、形状はこれに限るものではなく、例えば五角形でもよい。基板との関係で五角形にした方が凹部に導かれやすいということがあれば、物品の本来の形が台形であっても、意図的に頂点の数を1つ加えて五角形の物品として、自己整列プロセスに最適化するということも考えられる。
【0069】
また、物品の重心は低い方が安定し、基板表面が傾斜するよう保持されている場合には、重心が先端部に偏っている方が、物品の基板上の動きがスムーズになる。物品にわざと重しを付け加え、物品の重心を自己整列プロセスに最適化するということも考えられる。
【0070】
本発明の自己整列プロセスの成否は、配置される物品と基板との最適な関係を作りうるかどうかにかかっているから、ケースバイケースで様々な工夫が考えられる。
【0071】
【発明の作用効果】
本発明によれば、前記基体を少なくともその面方向交差する方向に振動させているので、基体上に載置された前記電子部品に運動のエネルギーを付与することにより、前記基体上で前記電子部品が跳ね上り等の挙動を呈し、前記凹部内に落とし込まれる確率が向上し、所望の位置に配置され易くなる。
【0072】
しかも、前記電子部品は前記基体上に載置するだけでよいから、多大な労力と時間とコストを費やして行われてきた吸着ヘッド等による機械的な配置と比べて量産性及び効率が良く、低コストで簡略な自己整列プロセスとすることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態による電子部品の配置装置の二例を示す概略断面図である。
【図2】同、自己整列プロセスに適した電子部品の形状と基板の凹部形状、更には凹部内に電子部品が実装された状態を示す概略上面図、側面図、平面図、断面図である。
【図3】同、図1の装置における発振子、凹部、振動波の位置関係の二例を示す概略平面図である。
【図4】同、2つの発振子を用いる電子部品の配置装置の1例を示す概略平面図である。
【図5】同、電子部品が自己整列プロセスによって所望の位置に配置されていく様子を示した概略平面及び断面図である。
【図6】同、凹部に剥離性粘着材を塗布した場合を示す概略断面図である。
【図7】同、絶縁基板にICチップを実装した様子を示す概略断面図である。
【図8】同、電子部品の配置装置の他の例を示す概略断面図である。
【図9】同、大振幅振動を重ねて加えた場合の、基板面の傾きと電子部品の動きを示す概略断面図である。
【図10】同、電子部品の配置装置の他の例を示す概略平面図である。
【図11】従来の自己整列プロセスを示す概略断面図である。
【符号の説明】
11…基板、12…ガイド層(絶縁層)、13…凹部、14…凸条部、
15…凹条部、16…剥離性粘着材、21、21a、21b…電子部品、
31…ノードの位置(横方向)、32…ノードの位置(縦方向)、
41…発振子、42…基板ホルダ、43…位相制御子、
44…大振幅長周期振動の発生手段、45…支持部、
46…面方向振動発生手段、51…絶縁基板、52…配線パターン、
61…ICチップ、62…はんだバンプ、63…端子、
64…ワイヤボンディング

Claims (30)

  1. 基体に設けた凹部内に電子部品を装入するに際し、前記基体上に前記電子部品を載置し、前記基体に少なくともその面方向と交差する方向に振動を印加して、前記電子部品を前記凹部に落とし込む、電子部品の配置方法。
  2. 前記基体上に前記電子部品を無作為に載置する、請求項1に記載した電子部品の配置方法。
  3. 前記基体の一辺側に、前記振動を印加するための発振子を設ける、請求項1に記載した電子部品の配置方法。
  4. 前記基体に50Hz〜500kHzの振動を、前記基体の面に垂直な方向に印加する、請求項1に記載した電子部品の配置方法。
  5. 前記振動により前記電子部品を浮き上がらせて、前記電子部品を移動させる、請求項1に記載した電子部品の配置方法。
  6. 複数の前記凹部内に前記電子部品を装入する際、前記振動の波長を前記複数の凹部間のピッチに対応させる、請求項1に記載した電子部品の配置方法。
  7. 位相制御子により前記振動の位相を変化させ、前記凹部の中心に振動波のノードを一致させる、請求項1に記載した電子部品の配置方法。
  8. 前記振動の発生手段を2つ用いて、それぞれ前記基体の一辺側とその隣接辺側に配し、それぞれの前記振動の波長を、前記基体の面内における複数の前記凹部間の縦方向ピッチ及び横方向ピッチに対応させる、請求項1に記載した電子部品の配置方法。
  9. 前記振動の振幅を前記凹部の深さ以下とする、請求項1に記載した電子部品の配置方法。
  10. 前記基体の表面を傾斜させる、請求項1に記載した電子部品の配置方法。
  11. 前記基体の表面に前記凹部に向かって傾斜又は段差を設けておく、請求項1に記載した電子部品の配置方法。
  12. 前記凹部の底面に剥離性の粘着材を塗布しておく、請求項1に記載した電子部品の配置方法。
  13. 前記凹部の底面に熱可塑性樹脂を塗布しておき、加熱しながら前記電子部品を装入する、請求項1に記載した電子部品の配置方法。
  14. 前記基体の中央を固定し、前記基体の端部に、前記基体の表面に対し垂直な方向に大きな振幅を持つ周期の長い振動を重ねて加える、請求項1に記載した電子部品の配置方法。
  15. 前記振動に、前記基体の面方向の振動を重ねて加える、請求項1に記載した電子部品の配置方法。
  16. 前記凹部の平面形状又は/及び断面形状を前記電子部品に対応して、回転対称性を持たない形状とする、請求項1に記載した電子部品の配置方法。
  17. 前記基体を実装基板とし、この実装基板に前記電子部品を実装する、請求項1に記載した電子部品の配置方法。
  18. 基体に設けた凹部内に電子部品を装入する装置であって、前記基体に少なくともその面方向と交差する方向に振動を印加して、前記基体上に載置された前記電子部品を前記凹部に落とし込む振動印加手段を有する、電子部品の配置装置。
  19. 前記基体上に前記電子部品を無作為に載置する、請求項18に記載した電子部品の配置装置。
  20. 前記基体の一辺側に、前記振動を印加するための発振子を設ける、請求項18に記載した電子部品の配置装置。
  21. 前記基体に50Hz〜500kHzの振動を、前記基体の面に垂直な方向に印加する、請求項18に記載した電子部品の配置装置。
  22. 前記振動により前記電子部品を浮き上がらせて、前記電子部品を移動させる、請求項18に記載した電子部品の配置装置。
  23. 複数の前記凹部内に前記電子部品を装入する際、前記振動の波長を前記複数の凹部間のピッチに対応させる、請求項18に記載した電子部品の配置装置。
  24. 位相制御子により前記振動の位相を変化させ、前記凹部の中心に振動波のノードを一致させる、請求項18に記載した電子部品の配置装置。
  25. 前記振動の発生手段を2つ用いて、前記基体の一辺側とこの隣接辺側にそれぞれ配し、それぞれの前記振動の波長を、前記基体の面内における複数の前記凹部間の縦方向ピッチ及び横方向ピッチに対応させる、請求項18に記載した電子部品の配置装置。
  26. 前記振動の振幅を前記凹部の深さ以下とする、請求項18に記載した電子部品の配置装置。
  27. 前記基体の表面を傾斜させる、請求項18に記載した電子部品の配置装置。
  28. 前記基体の中央を固定し、前記基体の端部に、前記基体の表面に対し垂直な方向に大きな振幅を持つ周期の長い振動を重ねて加えるための振動発生手段を設ける、請求項18に記載した電子部品の配置装置。
  29. 前記振動に、前記基体の面方向の振動を重ねて加えるための振動発生手段を更に設ける、請求項18に記載した電子部品の配置装置。
  30. 前記基体を実装基板とし、この実装基板に前記電子部品を実装する、請求項18に記載した電子部品の配置装置。
JP2002007225A 2002-01-16 2002-01-16 電子部品の配置方法及びその装置 Expired - Fee Related JP3844061B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002007225A JP3844061B2 (ja) 2002-01-16 2002-01-16 電子部品の配置方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002007225A JP3844061B2 (ja) 2002-01-16 2002-01-16 電子部品の配置方法及びその装置

Publications (2)

Publication Number Publication Date
JP2003209129A JP2003209129A (ja) 2003-07-25
JP3844061B2 true JP3844061B2 (ja) 2006-11-08

Family

ID=27645789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002007225A Expired - Fee Related JP3844061B2 (ja) 2002-01-16 2002-01-16 電子部品の配置方法及びその装置

Country Status (1)

Country Link
JP (1) JP3844061B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12394648B2 (en) 2021-03-02 2025-08-19 Samsung Electronics Co., Ltd. Display transfer structure including light emitting elements and transferring method of light emitting elements

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5140413B2 (ja) * 2007-12-28 2013-02-06 株式会社日立製作所 実装基板、及びこの実装基板を備えるled光源装置
WO2016208043A1 (ja) * 2015-06-25 2016-12-29 オリンパス株式会社 電子回路基板、積層基板、および電子回路基板の製造方法
TWI697035B (zh) * 2017-11-27 2020-06-21 日商尼康股份有限公司 發光元件與顯示裝置及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63241938A (ja) * 1987-03-28 1988-10-07 Sumitomo Electric Ind Ltd 半導体装置の実装方法
JPH05304306A (ja) * 1992-04-27 1993-11-16 Nippon Telegr & Teleph Corp <Ntt> 電気・光モジュール及びその製造方法
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
US5824186A (en) * 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
JPH11191643A (ja) * 1997-12-25 1999-07-13 Kyocera Corp チップキャリア及びこれを用いた光素子モジュール
JP3829594B2 (ja) * 2000-06-30 2006-10-04 セイコーエプソン株式会社 素子実装方法と光伝送装置
JP3815269B2 (ja) * 2000-07-07 2006-08-30 セイコーエプソン株式会社 有機el表示体及びその製造方法、孔開き基板、電気光学装置及びその製造方法、並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12394648B2 (en) 2021-03-02 2025-08-19 Samsung Electronics Co., Ltd. Display transfer structure including light emitting elements and transferring method of light emitting elements

Also Published As

Publication number Publication date
JP2003209129A (ja) 2003-07-25

Similar Documents

Publication Publication Date Title
US6643434B2 (en) Passive alignment using slanted wall pedestal
US6437450B1 (en) Method of mounting semiconductor chip
KR20020065927A (ko) 초음파 진동방법 및 초음파 진동장치
TWI658523B (zh) 接合半導體元件的系統及方法
JP3844061B2 (ja) 電子部品の配置方法及びその装置
TW201135996A (en) Piezoelectric oscillator
JP2004327590A (ja) ボンディング装置およびボンディングツール
JP3978584B2 (ja) 物品の配置方法、電子部品の実装方法及びディスプレイ装置の製造方法
KR101508039B1 (ko) 솔더볼 공급장치
JP2009173415A (ja) 微小部品の整列装置および整列方法
KR100475782B1 (ko) 볼 해제용 장치 및 방법
CN100466214C (zh) 谐振器、超声头和利用超声头的超声波焊接机
US7007835B2 (en) Solder bonding technique for assembling a tilted chip or substrate
US20070169775A1 (en) Mechanism for the draft of a high frequency atomization device
JP2969953B2 (ja) 半導体装置の製造方法及びその装置
US7208059B2 (en) Method of ultrasonic-mounting electronic component and ultrasonic mounting machine
JP2004071606A (ja) 電子部品のボンディング装置およびボンディングツール
JP4491321B2 (ja) 超音波実装方法およびこれに用いる超音波実装装置
US20150156889A1 (en) Soldering a semiconductor device and a substrate based on oscillating frequencies
JP2021158804A (ja) 圧電駆動装置の制御方法、圧電駆動装置、圧電モーターおよびロボット
JP2008109429A (ja) 圧電デバイス
JP2008205999A (ja) ラーメモード振動デバイスおよび電子部品用のパッケージ
CN216780732U (zh) 用于封装焊接的装置
JP3750639B2 (ja) 電子部品のボンディング装置およびボンディングツール
JP3675435B2 (ja) 半導体モジュールの製造方法および半導体モジュール製造用トレイ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060808

LAPS Cancellation because of no payment of annual fees