[go: up one dir, main page]

JP3842486B2 - 回り込みキャンセラ - Google Patents

回り込みキャンセラ Download PDF

Info

Publication number
JP3842486B2
JP3842486B2 JP15623499A JP15623499A JP3842486B2 JP 3842486 B2 JP3842486 B2 JP 3842486B2 JP 15623499 A JP15623499 A JP 15623499A JP 15623499 A JP15623499 A JP 15623499A JP 3842486 B2 JP3842486 B2 JP 3842486B2
Authority
JP
Japan
Prior art keywords
circuit
signal
phase
wraparound
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15623499A
Other languages
English (en)
Other versions
JP2000349734A (ja
JP2000349734A5 (ja
Inventor
啓之 濱住
浩一郎 今村
一彦 澁谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Priority to JP15623499A priority Critical patent/JP3842486B2/ja
Publication of JP2000349734A publication Critical patent/JP2000349734A/ja
Publication of JP2000349734A5 publication Critical patent/JP2000349734A5/ja
Application granted granted Critical
Publication of JP3842486B2 publication Critical patent/JP3842486B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Noise Elimination (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、PSK−OFDM(Phase Shift Keying-Orthogonal Frequency Division Multiplexing :位相変調−直交周波数分割多重)方式によるデジタル放送やデジタル伝送における中継所(具体的には、中継装置)に係り、特に、SFN(Single Frequency Network:単一周波数ネットワーク)における中継放送所の送受信アンテナ間での電波の回り込みや、マルチパスによるエコーあるいは複数の送信局により同一の信号が送信される複局送信時の本来受信すべき親局以外からの受信波等(以下、回り込みと言う)を除去するための回り込みキャンセラに関する。
【0002】
【従来の技術】
この種回り込みキャンセラの従来技術としては、本発明者らの発明に係る回り込みキャンセラ(特願平10−162189号「回り込みキャンセラ」)があり、また、文献においても、濱住、今村、居相、渋谷「地上ディジタル放送SFNのための放送波中継用回り込みキャンセラの検討」電子情報通信学会技術報告、EMCJ98−111(1999−03)がある。
【0003】
これらの回り込みキャンセラにおいては、OFDM信号に予め挿入されているスキャッタードパイロット(Scattered Pilot)(以下、SPという)を使用して回り込み伝送路の周波数特性(以下、回り込み伝達関数という)を推定するようにしている。ここでSPは、受信機において同期検波を行う際に必要となる基準位相を再生することを目的に挿入されているものである。
【0004】
以下に、上記特願平10−162189号明細書記載の回り込みキャンセラについて説明する。
図5は、中継信号の判定/再変調を行わないで、親局波をそのまま増幅して再送信する直接中継方式による回り込みキャンセラを用いた中継放送装置の構成例(図5の構成を構成例1という)を示している。
このような構成においては、SFN用の放送波中継所は同一周波数で再送信するため、送信アンテナ1から受信アンテナ2に電波が回り込む。破線で囲んで示す回り込みキャンセラは、この回り込み波を減算器3、FIR(Finite-duration Inpulse Response) フィルタ4およびFIRフィルタ係数制御回路5を用いて回り込み波の複製を作成し、回り込み波の打ち消しを行うものである。
【0005】
回り込みキャンセラの原理を数式を用いて説明する。ここで扱う信号は、特にことわらない限り全て複素数であるものとする。まず、親局の送信信号をXt(ω)とする。回り込み波をC(ω)とし、FIRフィルタの特性をW(ω)、バンドパスフィルタ6と増幅器7の総合周波数特性をG(ω)とする。図示の観測点Pにおける信号をS(ω)とすると観測点Pにおける伝達関数F(ω)は次式で表すことができる。
【数1】
Figure 0003842486
【0006】
回り込み波キャンセラの最適条件は、G(ω)C(ω)=W(ω)であるから、誤差信号Err(ω)は
【数2】
Figure 0003842486
となる。このErr(ω)を最小化することで、回り込み波のキャンセルを行っている。
【0007】
図6も、図5と同様、直接中継方式による回り込みキャンセラを用いた中継放送装置の別の構成例(図6の構成を構成例2という)を示している。図5の構成と異なる点は、FIRフィルタ4およびFIRフィルタ係数生成回路5に供給される信号が増幅器7の出力信号(図5では、減算器3の出力信号)であることである。
【0008】
構成例2の場合も、構成例1と同様な手順で観測点Pにおける伝達関数F(ω)を計算すると次式が得られる。
【数3】
Figure 0003842486
回り込み波キャンセル最適条件は、C(ω)=W(ω)であるから、キャンセル残差信号Err(ω)は
【数4】
Figure 0003842486
となる。この場合は、キャンセル残差信号Err(ω)にG(ω)が残っており、構成例2の場合はG(ω)を予め知る必要がある。(4)式で表されるErr(ω)を最小化することで、回り込み波のキャンセルを行っている。ここで、G(ω)の特性は、増幅器7の出力信号をバンドパスフィルタ6の入力信号で複素除算することで知ることができる。
【0009】
図7は、回り込みキャンセラの具体例を示している。本例は、上述の構成例1に基づく回路構成例となっている。
図7においては、まず、減算器3の出力をFFT(Fast Fourier Transform) またはDFT(Discrete Fourier Transform)8によって観測点Pの信号を周波数領域の信号に変換する。変換された信号をS(i,k) とする。
ここで、iはOFDMのシンボル番号(整数)を表している。また、kはOFDMのキャリア番号で、Kを総キャリア数とすると、0≦k<Kの範囲の整数である。
【0010】
次に、基準信号あるいはデータ判定等により得られる送信信号の推定値をX(i,k) とすると、観測点Pにおける周波数特性F(i,k) は、複素除算回路(A)9で次式の演算を行うことによって求めることができる。
【数5】
Figure 0003842486
【0011】
次段のキャンセル残差演算回路10は、回り込みキャンセル後の残差の周波数特性)Err(i,k) を上述の(2)式に基づいて、次式の演算を行う回路で実現する。
【数6】
Figure 0003842486
【0012】
こうして求めたキャンセル残差の周波数特性Err(i,k) をIFFT(Inverse Fast Fourier Transform)またはIDFT(Inverse Discrete Fourier Transform)11により、時間領域の信号err(i,n) に変換することで、観測点Pの複素インパルスを求めることができる。ここで、NをIFFTまたはIDFTの変換ポイント数とすると、時間領域の信号err(i,n) のnは0≦n<Nの範囲の整数となる。
ここで、時間領域の信号err(i,n) としては、1ジンボルあたりN個の複素情報が得られる。回り込み波の存在する最大遅延時間の番号をMとすると、FIRフィルタ4に要求される最大タップ長もMとなる。ここでFIRフィルタ4のタップ番号をm(1≦m<M)とする。
通常は、N>Mであるから、FIRフィルタの制御にあたっては、時間領域の信号err(i,n) において主波の番号であるn=0およびFIRフィルタ制御外の番号であるn>Mの信号を切り捨て、回り込みキャンセル後の残差のインパルスレスポンスerr(i,m) のみを取り出すようにする。
【0013】
係数抽出回路12は、この切り捨て処理および次式の逐次更新式によりFIRフィルタ4のタップ係数を制御する回路である。
【数7】
Figure 0003842486
ここで、w(i,m) はFIRフィルタ4のタップ係数、μは1以下の更新係数である。
【0014】
【発明が解決しようとする課題】
現在検討が進められている地上ディジタル放送方式においては、(1)SPを使用して同期検波を行う同期系のモードと、(2)SPを使用しないで差動復調を行うことで復調を行う差動系のモードとがあり、SPを使用する、しないに応じてそれぞれ前者は送信側においてSPを予め伝送するが、後者はSPを伝送しない方式である。
【0015】
上述した従来の回り込みキャンセラにおいては、SPを使用して回り込み伝達関数を推定するようにしているため、π/4シフトDQPSK−OFDM方式を使用する差動系モードの地上デジタル放送の場合、回り込み伝達関数の推定が行えず、従って、回り込みキャンセラを実現することができなくなるという解決すべき課題があった。
【0016】
本発明の目的は、SPを伝送しない方式の地上デジタル放送の放送波中継所においても、その実現を可能にする回り込みキャンセラを提供することにある。
【0017】
【課題を解決するための手段】
上記目的を達成するために、本発明回り込みキャンセラは、受信系統からの入力信号が供給される被減算端子および送受アンテナ間の回り込みをキャンセルするための信号が供給される減算端子を有している減算器と、該減算器の出力信号が入力され受信信号を増幅して再送信するための増幅器の入出力信号のいずれか一方の信号が分岐されて供給され回り込み信号の複製を発生して前記減算器の減算端子に供給するFIRフィルタと、前記増幅器の入出力信号のいずれか一方の信号が分岐されて供給され入力された時間領域の信号をFFTまたはDFTして周波数領域の信号に変換して出力するFFTまたはDFT回路と、該FFTまたはDFT回路からの信号より伝達関数を算出して出力する伝達関数測定回路と、該伝達関数測定回路から出力される伝達関数から回り込みのキャンセル残差の周波数特性を算出して出力するキャンセル残差演算回路と、該キャンセル残差演算回路から出力される回り込みキャンセル残差の周波数特性をIFFTまたはIDFTして時間領域の回り込みキャンセル残差のインパルス応答を算出するIFFTまたはIDFT回路と、該IFFTまたはIDFT回路から出力された回り込みキャンセル残差のインパルス応答から前記FIRフィルタを制御する部分だけを抽出して逐次更新して前記FIRフィルタに係数として供給する係数抽出回路とからなる回り込みキャンセラにおいて、前記伝達関数測定回路が、前記FFTまたはDFT回路から出力される複素の実部と虚部で表される直交座標の信号を振幅と位相で表される極座標の信号に変換して出力する極座標変換回路と、該極座標変換回路の出力信号のうち位相の信号が入力されており、入力信号に位相変調の相数を示すMを乗算して出力する乗算器と、該乗算器からの信号が入力されており、入力信号の位相変調の変調成分を除去して出力する変調除去回路と、該変調除去回路からの信号を前記Mで除算して出力する除算器と、該除算器からの信号と、前記極座標変換回路からの信号のうち振幅の信号とが入力されており、極座標の信号である入力信号を直交座標に変換して出力する直交座標変換回路とを少なくとも具えてなることを特徴とするものである。
【0018】
また、本発明回り込みキャンセラは、前記変調除去回路が、当該回路への入力信号を2πで除算して出力する1/2π除算回路該1/2π除算回路からの信号の小数点以下を丸め処理して出力する切り捨て回路該切り捨て回路からの信号に2πを乗算して出力する2π乗算回路と、該2π乗算回路からの信号を前記変調除去回路の入力信号から減算することによって、位相変調の変調成分を除去して出力するように構成したことを特徴とするものである。
【0019】
また、本発明回り込みキャンセラは、前記変調除去回路と前記直交座標変換回路との間の位相成分の信号経路にさらに位相の不連続を検出して補正する位相連続化回路が介挿されていることを特徴とするものである。
【0020】
また、本発明回り込みキャンセラは、前記変調除去回路と前記直交座標変換回路との間の位相成分の信号経路にさらにFFTウインドウの位相ずれに起因する位相傾斜特性を検出して除去する一次傾斜除去回路が介挿されていることを特徴とするものである。
【0021】
【発明の実施の形態】
以下に添付図面を参照し、発明の実施の形態に基づいて本発明を詳細に説明する。
図1は、本発明回り込みキャンセラの一部をなす回り込み伝達関数(特に、PSK−OFDM信号における回り込み伝達関数)を測定する測定回路の第1の実施形態をブロック図にて示している。
【0022】
なお、この伝達関数測定回路は、上述した従来技術を示す図7において、特に、FFTまたはDFT8および複素除算回路(A)9に相当する回路部分で、当該回路の出力として回り込み伝達関数FI(i,k),FQ(i,k) が得られるようになっている。
【0023】
図1において、観測点P(図7参照)の信号を複素FFT8を用いて周波数領域の信号に変換した信号の実部、虚部信号をそれぞれ、SI(i,k) ,SQ(i,k) とする。これら信号SI(i,k) ,SQ(i,k) について極座標変換回路13において次式の演算を全てのキャリアについて行って極座標系の信号θs (i,k) ,r(i,k) に変換する。ここで、iはOFDMのシンボル番号、kはOFDMのキャリア番号をそれぞれ表すものとする。
【数8】
Figure 0003842486
【数9】
Figure 0003842486
【0024】
除算器15、切り捨て回路16、乗算器17および減算器18で構成され、破線枠で囲んで示す変調除去回路19は、その直前の乗算器14を含めて次式の演算を行う回路である。
【数10】
Figure 0003842486
ここで、Mは、M相PSK−OFDM信号のMであり、地上ディジタル放送方式で検討されているπ/4シフトDQPSK−OFDMにおいてはM=4となる。ただし、(10)式中、FLR
【外1】
Figure 0003842486
は、小数点以下の数字を切り捨てて整数化する処理を示すもので、切り捨て回路16にて実現する。
【0025】
以上により変調を除去した信号を除算器20に入力して、次式によりθ(i,k)を求める。
【数11】
Figure 0003842486
こうして求めたθ(i,k)および(9)式のr(i,k)を直交座標変換回路21において実部、虚部の複素信号に逆変換する。回り込み伝達関数F(i,k)の実部および虚部をFI(i,k),FQ(i,k)とすると、それぞれ次式で表すことができる。
【数12】
Figure 0003842486
【数13】
Figure 0003842486
【0026】
次に、本発明回り込みキャンセラの一部をなす回り込み伝達関数測定回路の第2の実施形態(本実施形態も、PSK−OFDM信号における回り込み伝達関数を測定するための伝達関数測定回路に関する。)をブロック図にて図2に示し、これにつき説明する。
OFDM変調信号についてFFTやDFTを行う際、通常、FFTやDFTの前に矩形窓関数の処理を行い、ガードインターバルの除去を行う。この場合、矩形窓関数のタイミング誤差は回り込み伝達関数F(i,k) に含まれてしまうことになる。本実施形態は、この矩形窓関数のタイミング誤差の除去も併せて行う実施形態である。
【0027】
いま、OFDMのキャリア番号が図3に示すように定義されているものとして説明を進める。
ここでは、OFDMの中心キャリアの番号を0とし、正負対称にKh本のキャリアがあるものとする。従って、OFDMの総キャリア数は
【数14】
Figure 0003842486
となる。本例では総キャリア数は奇数となるが、総キャリア数が偶数となる場合も本例と同様に考えることができる。ここでは、総キャリア数は奇数の場合の例を用いて説明する。任意のキャリア番号kは−Kh≦k≦Khの範囲の整数とする。すなわち、kは(−Kh,−Kh+1,…,−1,0,1,…,Kh−1,Kh)の範囲にあるものとする。
【0028】
図2において、観測点P(図7参照)の信号を複素FFT8を用いて周波数領域の信号に変換した信号の実部、虚部信号をそれぞれ、SI(i,k) ,SQ(i,k) とする。これら信号SI(i,k) ,SQ(i,k) について極座標変換回路13において次式の演算を全てのキャリアについて行って極座標系の信号θs (i,k) ,r(i,k) に変換する。ここでも、iはOFDMのシンボル番号、kはOFDMのキャリア番号をそれぞれ表すものとする。
【数15】
Figure 0003842486
【数16】
Figure 0003842486
【0029】
(15)式で表される位相信号θs (i,k) をM倍する乗算器14および次段の変調除去回路19において、次の演算を行う。
【数17】
Figure 0003842486
ここでも、Mは、M相PSK−OFDM信号のMであり、地上ディジタル放送方式で検討されているπ/4シフトDQPSK−OFDMにおいてはM=4となる。ただし、(17)式中、FLR〔外1〕は、小数点以下の数字を切り捨てて整数化する処理(第1の実施形態参照)を表している。
【0030】
変調除去回路19において変調の除去された信号は、次段の位相連続化回路22に入力される。
位相連続化回路22の動作について、以下に(18)式乃至(22)式を用いて説明する。この位相連続化回路22は、上述の(15)式の逆正接演算により生じた位相の不連続を除去するものである。
【0031】
まず、キャリア間の位相差を次式により求める。
【数18】
Figure 0003842486
【0032】
次に、位相不連続点の検出を行う。位相がしきい値αを越えたときにこれを逆正接演算により生じた位相不連続とみなし位相の連続化を行う。ここで、キャリア番号kにおける位相の不連続値をP(i,k) 、位相連続化のための補正量をPset (i,k) で表す。
まず、中心キャリアk=0を基準として0を代入した後、位相の不連続値P(i,k) を求める。
【数19】
Figure 0003842486
【数20】
Figure 0003842486
ここで、αは任意の定数であるが、M=4の場合3π/4付近の値を用いる。
【0033】
次に、位相連続化のための補正量Pset (i,k) をキャリア方向に次式の演算で求める。
【数21】
Figure 0003842486
(17)式で求めたφ(i,k) に(21)式のPset (i,k) を加算して、位相連続化した回り込み伝達関数の位相特性
【外3】
Figure 0003842486
を求める。
【数22】
Figure 0003842486
【0034】
しかし、この〔外3〕には、OFDM復調時のFFTウインドウの位相ずれに起因する位相傾斜特性も含まれているため、これを分離して〔外3〕から取り除くようにする。この位相傾斜特性の除去については、本発明者らの発明に係る出願(特願平11−98829号「OFDM復調装置」)の出願明細書に詳細に記載されているが、ここでは、最小二乗を基本とする方法で行う。
〔外3〕を最小二乗回路23に通すことによって、位相傾斜(以下、Slant という)が次式で求まる。
【数23】
Figure 0003842486
【0035】
〔外3〕とSlantを一次傾斜除去回路24にそれぞれ入力することによって、OFDM復調時のFFTウインドウの位相ずれに起因する位相傾斜特性が、除算器20までの回路で次式の演算により除去される。
【数24】
Figure 0003842486
【0036】
以上により変調が除去され、位相連続化が行われ、かつ位相傾斜特性の除去されて得られた信号θ(i,k) が、極座標変換回路13からの信号r(i,k) とともに直交座標変換回路21に入力され、その出力側に変換され次式で表される実部、虚部の複素信号を得る。
【数25】
Figure 0003842486
【数26】
Figure 0003842486
回り込みキャンセラにおいては、こうして求めた回り込み伝達関数の実部、虚部信号FI(i,k) ,FQ(i,k) から、キャンセル残差信号の演算を行う。
【0037】
このキャンセル残差信号の演算については、本発明者らが発明した回り込みキャンセラ(特願平11−147885号「回り込みキャンセラ」)の出願明細書に詳細に説明されているが、ここでも、限られた例につき説明を行う。
【0038】
図4は、キャンセル残差演算回路10(図7参照)の一実施形態をブロック図にて示している。
図4において、実部信号FI(i,k) は、3分岐されて条件付複素除算回路25、平均化回路26および自乗和回路27にそれぞれ入力される。また虚部信号FQ(i,k) も、3分岐されて、自乗和回路27、条件付複素除算回路25および平均化回路28にそれぞれ入力される。
【0039】
平均化回路26では次式の演算を行なってfi0(i) を得る。
【数27】
Figure 0003842486
平均化回路28では次式の演算を行なってfq0(i) を得る。
【数28】
Figure 0003842486
自乗和回路27では次式の演算を行なって、FP(i,k) を得る。
【数29】
Figure 0003842486
【0040】
条件付複素除算回路25では、FI(i,k) 、fi0(i) 、FP(i,k) 、FQ(i,k) およびfq0(i) を当該回路に入力して次式の演算を行い、ErrI (i,k)、ErrQ(i,k) を得る。
【数30】
Figure 0003842486
【数31】
Figure 0003842486
【0041】
以上により求めたErr(i,k) のそれぞれ実部、虚部信号ErrI (i,k)、ErrQ(i,k) を、IFFTまたはIDFT11(図7参照)に供給して時間領域の信号err(i,n) に逆変換することで、観測点P(図7参照)における複素インパルスレスポンスを求めることができる。ここで、NをIFFTまたはIDFTの変換ポイント数とすると、時間領域の信号err(i,n) のnは0≦n<Nの範囲の整数である。
【0042】
取り出された回り込みキャンセル後の残差のインパルスレスポンスerr(i,n) を係数抽出回路12(図7参照)に供給する。
ここで、時間領域の信号err(i,n) としては、1シンボルあたりN個の複素情報が得られる。回り込み波の存在する最大遅延時間の番号をMとすると、FIRフィルタ4(図7参照)に要求される最大タップ長もMとなる。ここでFIRフィルタ4のタップ番号をm(1≦m<M)とする。
通常は、N>Mであるから、FIRフィルタ4の制御にあたっては、時間領域の信号err(i,n) において主波の番号であるn=0およびFIRフィルタ制御外の番号であるn>Mの信号を切り捨て、回り込みキャンセル後の残差のインパルスレスポンスerr(i,m) のみを取り出し、FIRフィルタ4のタップ係数を制御するための次式で示される出力w(i,m) を得る。
【数32】
Figure 0003842486
ここで(32)式は、逐次更新される式であり、μは1以下の更新係数である。
【0043】
【発明の効果】
本発明によれば、DQPSK−OFDMをはじめとする多相PSK−OFDM方式において、SPなどの特別な基準信号を用いることなく、回り込み伝達関数を推定することができる。その結果、現在検討が進められている地上デジタル放送方式の差動系のモードであるπ/4シフトDQPSK−OFDMの場合においても回り込み伝達関数の推定ができ、回り込みキャンセラを実現することができる。
【図面の簡単な説明】
【図1】 本発明回り込みキャンセラの一部をなす伝達関数測定回路の第1の実施形態をブロック図にて示している。
【図2】 本発明回り込みキャンセラの一部をなす伝達関数測定回路の第2の実施形態をブロック図にて示している。
【図3】 OFDM信号のキャリア番号の一例を示している。
【図4】 キャンセル残差演算回路の一実施形態をブロック図にて示している。
【図5】 直接中継方式による回り込みキャンセラを用いた中継放送装置の構成例を示している。
【図6】 直接中継方式による回り込みキャンセラを用いた中継放送装置の別の構成例を示している。
【図7】 従来の回り込みキャンセラの具体例を示している。
【符号の説明】
1 受信アンテナ
2 送信アンテナ
3 減算器
4 FIRフィルタ
5 FIRフィルタ係数生成回路
6 バンドパスフィルタ
7 増幅器
8 FFTまたはDFT(複素FFTまたはDFT)
9 複素除算回路(A)
10 キャンセル残差演算回路
11 IFFTまたはIDFT
12 係数抽出回路
13 極座標変換回路
14 乗算器
15 除算器
16 切り捨て回路
17 乗算器
18 減算器
19 変調除去回路
20 除算器
21 直交座標変換回路
22 位相連続化回路
23 最小二乗回路
24 一次傾斜除去回路
25 条件付複素除算回路
26,28 平均化回路
27 自乗和回路

Claims (4)

  1. 受信系統からの入力信号が供給される被減算端子および送受アンテナ間の回り込みをキャンセルするための信号が供給される減算端子を有している減算器と、
    該減算器の出力信号が入力され受信信号を増幅して再送信するための増幅器の入出力信号のいずれか一方の信号が分岐されて供給され回り込み信号の複製を発生して前記減算器の減算端子に供給するFIRフィルタと、
    前記増幅器の入出力信号のいずれか一方の信号が分岐されて供給され入力された時間領域の信号をFFTまたはDFTして周波数領域の信号に変換して出力するFFTまたはDFT回路と、
    該FFTまたはDFT回路からの信号より伝達関数を算出して出力する伝達関数測定回路と、
    伝達関数測定回路から出力される伝達関数から回り込みのキャンセル残差の周波数特性を算出して出力するキャンセル残差演算回路と、
    該キャンセル残差演算回路から出力される回り込みキャンセル残差の周波数特性をIFFTまたはIDFTして時間領域の回り込みキャンセル残差のインパルス応答を算出するIFFTまたはIDFT回路と、
    該IFFTまたはIDFT回路から出力された回り込みキャンセル残差のインパルス応答から前記FIRフィルタを制御する部分だけを抽出して逐次更新して前記FIRフィルタに係数として供給する係数抽出回路とからなる回り込みキャンセラにおいて、
    前記伝達関数測定回路が、前記FFTまたはDFT回路から出力される複素の実部と虚部で表される直交座標の信号を振幅と位相で表される極座標の信号に変換して出力する極座標変換回路と、
    該極座標変換回路の出力信号のうち位相の信号が入力されており、入力信号に位相変調の相数を示すMを乗算して出力する乗算器と、
    該乗算器からの信号が入力されており、入力信号の位相変調の変調成分を除去して出力する変調除去回路と、
    該変調除去回路からの信号を前記Mで除算して出力する除算器と、
    該除算器からの信号と、前記極座標変換回路からの信号のうち振幅の信号とが入力されており、極座標の信号である入力信号を直交座標に変換して出力する直交座標変換回路とを少なくとも具えてなることを特徴とする回り込みキャンセラ。
  2. 請求項1記載の回り込みキャンセラにおいて、前記変調除去回路が、
    当該回路への入力信号を2πで除算して出力する1/2π除算回路と、
    該1/2π除算回路からの信号の小数点以下を丸め処理して出力する切り捨て回路と、
    該切り捨て回路からの信号に2πを乗算して出力する2π乗算回路と、
    該2π乗算回路からの信号を前記変調除去回路の入力信号から減算することによって、位相変調の変調成分を除去して出力するように構成したことを特徴とする回り込みキャンセラ。
  3. 請求項1または2記載の回り込みキャンセラにおいて、該回り込みキャンセラは、
    前記変調除去回路と前記直交座標変換回路との間の位相成分の信号経路に、さらに位相の不連続を検出して補正する位相連続化回路が介挿されていることを特徴とする回り込みキャンセラ。
  4. 請求項1乃至3のいずれか一項記載の回り込みキャンセラにおいて、該回り込みキャンセラは、
    前記変調除去回路と前記直交座標変換回路との間の位相成分の信号経路に、さらにFFTウインドウの位相ずれに起因する位相傾斜特性を検出して除去する一次傾斜除去回路が介挿されていることを特徴とする回り込みキャンセラ。
JP15623499A 1999-06-03 1999-06-03 回り込みキャンセラ Expired - Fee Related JP3842486B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15623499A JP3842486B2 (ja) 1999-06-03 1999-06-03 回り込みキャンセラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15623499A JP3842486B2 (ja) 1999-06-03 1999-06-03 回り込みキャンセラ

Publications (3)

Publication Number Publication Date
JP2000349734A JP2000349734A (ja) 2000-12-15
JP2000349734A5 JP2000349734A5 (ja) 2006-03-16
JP3842486B2 true JP3842486B2 (ja) 2006-11-08

Family

ID=15623312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15623499A Expired - Fee Related JP3842486B2 (ja) 1999-06-03 1999-06-03 回り込みキャンセラ

Country Status (1)

Country Link
JP (1) JP3842486B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3713214B2 (ja) * 2001-03-28 2005-11-09 日本無線株式会社 伝送路特性測定器および回り込みキャンセラ
JP4620907B2 (ja) * 2001-07-04 2011-01-26 日本無線株式会社 遅延波キャンセラ
JP5193618B2 (ja) * 2008-01-30 2013-05-08 株式会社日立国際電気 干渉波キャンセラ
JP5380565B2 (ja) * 2012-03-15 2014-01-08 株式会社東芝 チャネル位相推定装置、復調器、受信機
KR101429705B1 (ko) * 2013-08-21 2014-08-12 주식회사알에프윈도우 평준화기를 이용한 ics 중계기의 간섭제거장치 및 방법

Also Published As

Publication number Publication date
JP2000349734A (ja) 2000-12-15

Similar Documents

Publication Publication Date Title
JP4409639B2 (ja) 回り込みキャンセラ
JPH11355160A5 (ja)
US7085314B2 (en) Methods and apparatus for reducing signal degradation
JP4109513B2 (ja) 遅延プロファイル測定方法および装置
JP3842680B2 (ja) 回り込みキャンセラおよび多段中継方式
JP4191919B2 (ja) Ofdm用周波数特性検出器、ofdm用周波数特性補償器及びofdm用中継装置
JP3842486B2 (ja) 回り込みキャンセラ
JP2000341242A (ja) 回り込みキャンセラ
JP3787040B2 (ja) 回り込みキャンセラ
JP3713211B2 (ja) 伝送路特性測定器および回り込みキャンセラ
JP4740069B2 (ja) 回り込みキャンセラ
JP3586410B2 (ja) 中継装置
JP4040228B2 (ja) 回り込みキャンセラ
JP2000349734A5 (ja)
JP2000341238A5 (ja)
JP4017323B2 (ja) 回り込みキャンセラ
JP4236545B2 (ja) ダイバーシティ受信用回り込みキャンセラ及び中継装置
JP3713214B2 (ja) 伝送路特性測定器および回り込みキャンセラ
JP6110650B2 (ja) 回り込みキャンセラおよび中継装置
JP5023006B2 (ja) Ofdm信号受信装置および中継装置
JP3790953B2 (ja) 回り込みキャンセラ
JP4877765B2 (ja) 無線装置
KR100976726B1 (ko) 동일채널 중계장치 및 그 방법
JP4454524B2 (ja) 遅延プロファイル解析回路及びそれを用いた装置
JP4891893B2 (ja) 回り込みキャンセラ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060810

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130818

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees