JP3743975B2 - 記憶装置システム - Google Patents
記憶装置システム Download PDFInfo
- Publication number
- JP3743975B2 JP3743975B2 JP27160199A JP27160199A JP3743975B2 JP 3743975 B2 JP3743975 B2 JP 3743975B2 JP 27160199 A JP27160199 A JP 27160199A JP 27160199 A JP27160199 A JP 27160199A JP 3743975 B2 JP3743975 B2 JP 3743975B2
- Authority
- JP
- Japan
- Prior art keywords
- control device
- representative
- sub
- representative sub
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の属する技術分野】
本発明は、記憶装置システムに関し、さらに詳しくは、制御装置の増設時に最少限のデータ転送経路の増設で済む記憶装置システムおよび複数の制御装置に格納されたデータの最新のライト時刻を容易に知ることが出来る記憶装置システムに関する。
【0002】
【従来の技術】
図5は、従来の記憶装置システムを含む遠隔二重書きシステムの一例を示す構成図である。
この遠隔二重書きシステム5は、1以上の上位装置100と、不揮発メモリを有する複数の制御装置601,603とそれら制御装置601,603にそれぞれ接続されたディスク装置102,105とを備えた記憶装置システム50からなる。
【0003】
前記記憶装置システム50は、前記上位装置100に接続された1以上の正制御装置601と、該正制御装置601に接続された1以上のディスク装置102と、前記正制御装置601に接続された1以上の副制御装置603と、該副制御装置603に接続された1以上のディスク装置105とを具備している。
前記正制御装置601は、二重書きするデータのデータ転送先となる副制御装置603とそれぞれデータ転送経路により接続されている。そして、正制御装置601は、上位装置100から発行されたライトデータとライト時刻を受け取り、上位装置100にライト要求の完了報告を通知し、ライトデータとライト時刻を不揮発メモリとディスク装置102に格納すると共に非同期にデータ転送経路を介して前記副制御装置603に転送する(これを非同期式データ二重化技術という)。
前記副制御装置603は、ライトデータとライト時刻を受け取り、不揮発メモリとディスク装置105に格納する。
ここで、各副制御装置603に転送されたライトデータのライト時刻を比較して、正副制御装置間のデータ一貫性を保証する時刻を決定する必要があるため、各副制御装置603の間も、データ転送経路により接続されている。
【0004】
なお、上記非同期式データ二重化技術は、例えば特表平8−509565号公報に開示されている。
【0005】
【発明が解決しようとする課題】
図5に示した従来の記憶装置システム50では、各正制御装置601は、データ転送先となる全ての副制御装置603とデータ転送経路により接続される必要がある。また、副制御装置603の間もデータ転送経路によって接続される必要がある。
しかし、このような構成では、正副制御装置の増設時に多数のデータ転送経路の増設が必要となる問題点がある。
また、従来の記憶装置システム50では、各制御装置の不揮発メモリとディスク装置105に格納したライトデータの最新のライト時刻を容易に知ることが出来ず、運用上不便な問題点がある。
そこで、本発明の第1の目的は、正副制御装置の増設時に最少限のデータ転送経路の増設で済む記憶装置システムを提供することにある。
また、本発明の第2の目的は、各制御装置の不揮発メモリと記憶装置に格納したライトデータの最新のライト時刻を容易に知ることが出来る記憶装置システムを提供することにある。
【0006】
【課題を解決するための手段】
第1の観点では、本発明は、複数の上位装置と、複数の制御装置と、前記複数の制御装置にそれぞれ接続された記憶装置と、を備える記憶装置システムであって、前記複数の制御装置は、1以上の正制御装置と、1つの代表副制御装置と、複数の非代表副制御装置とから構成され、前記代表副制御装置および前記複数の非代表副制御装置は、前記1以上の正制御装置のうちのいずれかに接続された記憶装置に格納されるライトデータを、自身に接続された記憶装置にも格納するものであり、前記1つの代表副制御装置と前記複数の非代表副制御装置とは階層化され、前記複数の上位装置と前記正制御装置とはデータ転送経路によって接続され、前記正制御装置と前記代表副制御装置とはデータ転送経路によって接続され、前記代表副制御装置と前記複数の非代表副制御装置とはデータ転送経路によって接続され、前記正制御装置と前記複数の非代表副制御装置とは、少なくとも前記代表副制御装置を介して接続され、前記複数の上位装置から前記正制御装置に発行されたライトデータは、前記正制御装置から前記代表副制御装置に転送され、さらに、前記代表副制御装置から前記複数の非代表副制御装置のいずれかに転送されるものであり、前記代表副制御装置は、送信先が前記代表副制御装置であるライトデータと、送信先が前記複数の非代表副制御装置のいずれかであるライトデータと、の両者を受領し、前記ライトデータの送信先を判断し、送信先が自分の場合には自身に接続される記憶装置に格納し、送信先が前記複数の非代表副制御装置のいずれかの場合には送信先の非代表副制御装置に送信し、前記送信先の非代表副制御装置は、前記正制御装置から送信されたデータを前記代表副制御装置を経由して受領し、自身に接続される記憶装置に格納する、ことを特徴とする記憶装置システムを提供する。
上記第1の観点の記憶装置システムでは、各正制御装置は、代表副制御装置だけに転送するので、代表副制御装置だけにデータ転送経路を接続すればよい。また、代表副制御装置でライト時刻を比較してデータ一貫性を保証する時刻を決定できるので、各非代表副制御装置も、代表副制御装置だけにデータ転送経路を接続すればよい。よって、従来よりも少ないデータ転送経路で済み、構成を単純化できる。そして、正副制御装置の増設時に最少限のデータ転送経路の増設で済む。
【0007】
第2の観点では、本発明は、上記第1の観点による記憶装置システムであって、前記正制御装置と前記代表副制御装置と前記非代表副制御装置とは順に階層化され、上位装置から前記正制御装置に対して発行されたライトデータとライト時刻とは、前記正制御装置から前記代表副制御装置に、さらに、前記代表副制御装置から前記非代表副制御装置に、階層順に転送されるものであり、前記正制御装置は、前記上位装置から発行されたライトデータとライト時刻とを受け取り、前記上位装置にライト要求の完了報告を通知し、自身の備える不揮発メモリと自身に接続される記憶装置に格納すると共に、前記代表副制御装置に転送し、前記代表副制御装置は、転送先が前記代表副制御装置であるライドデータとライト時刻と、転送先が非代表副制御装置であるライトデータとライト時刻と、の両者を受領し、前記ライトデータの転送先を判断し、転送先が自分の場合は自身の備える不揮発メモリと自身に接続される記憶装置に格納し、転送先が前記複数の非代表副制御装置の場合は転送先の非代表副制御装置に転送し、前記転送先の非代表副制御装置は、前記ライトデータとライト時刻とを受け取り、自身の備える不揮発メモリと自身に接続される記憶装置に格納する、ことを特徴とする記憶装置システムを提供する。
【0009】
第3の観点では、本発明は、上記第2の観点による記憶装置システムにおいて、前記代表副制御装置と前記非代表副制御装置は、自身の備える不揮発メモリに格納したライトデータのライト時刻の最新のものを表示する最新ライト時刻表示手段を有することを特徴とする記憶装置システムを提供する。
上記第3の観点の記憶装置システムでは、各副制御装置に格納したライトデータの最新ライト時刻を表示するため、外部から容易に参照可能となる。
【0010】
第4の観点では、本発明は、上記第2または第3の観点の記憶装置システムにおいて、前記代表副制御装置と前記非代表副制御装置のそれぞれの不揮発メモリに格納したライトデータのライト時刻の最新のものを一括して表示する最新ライト時刻一括表示手段を設けたことを特徴とする記憶装置システムを提供する。
上記第4の観点の記憶装置システムでは、各副制御装置に格納したライトデータの最新ライト時刻を一括して表示するため、任意の場所で全ての最新ライト時刻を参照できる。
【0011】
【発明の実施の形態】
以下、図を参照して本発明の実施の形態について説明する。なお、これにより本発明が限定されるものではない。
【0012】
図1は、本発明の一実施形態の記憶装置システムを含む遠隔二重書きシステムの構成図である。
この遠隔二重書きシステム1は、1以上の上位装置100と、不揮発メモリを有する複数の制御装置101,103,104とそれら制御装置101,103,104にそれぞれ接続されたディスク装置102,105とを備えた記憶装置システム10からなる。
【0013】
前記記憶装置システム10は、前記上位装置100に接続された1以上の正制御装置101と、該正制御装置101に接続された1以上のディスク装置102と、前記正制御装置101に共通に接続された代表副制御装置103と、該代表副制御装置103に接続された1以上の副制御装置104と、前記代表副制御装置103および前記副制御装置104にそれぞれ接続された1以上のディスク装置105とを具備している。
前記正制御装置101は、代表副制御装置103とデータ転送経路により接続されている。そして、正制御装置101は、上位装置100から発行されたライトデータとライト時刻を受け取り、上位装置100にライト要求の完了報告を通知し、ライトデータとライト時刻を不揮発メモリとディスク装置102に格納すると共に非同期にデータ転送経路を介して前記代表副制御装置103に転送する。
前記代表副制御装置103は、二重書きするデータのデータ転送先となる副制御装置104とデータ転送経路により接続されている。そして、代表副制御装置103は、各正制御装置101から転送されたライトデータとライト時刻を受け取り、ライトデータの最新ライト時刻を比較して、正副制御装置間のデータ一貫性を保証する時刻を決定し、ライトデータの転送先を判断し、転送先が自分の場合は不揮発メモリとディスク装置105に格納し、転送先が他の副制御装置104の場合はデータ転送経路を介して転送先の副制御装置104にライトデータとライト時刻を転送する。
前記副制御装置104は、ライトデータとライト時刻を受け取り、不揮発メモリとディスク装置105に格納する。
【0014】
図2に、代表副制御装置103の内部構成例を示す。なお、副制御装置104の内部構成も同様である。
代表副制御装置103は、その内部に制御部304と、不揮発メモリ310を備える。
前記制御部304は、ライト発行順序解析部305と、ライトデータ集約部306と、ライト転送順序判断部307と、転送先副制御装置解析部308と、正副データ一貫性保証時刻表示部309とを有している。
【0015】
前記ライト発行順序解析部305は、転送されてきたライトデータを、上位装置100から発行された順序通りに、各正制御装置101毎に、並べ替えて、前記ライトデータ集約部306に格納する。
前記ライト転送順序判断部307は、前記ライトデータ集約部306中の、全正制御装置のライトデータにおいて、ライト要求時刻の最も古いライトデータを選択し、順に各副制御装置104に転送する。ライトデータの転送先の判断は、前記転送先副制御装置解析部308が実施する。
【0016】
すなわち、前記代表副制御装置103は、データ転送先の副制御装置が自分自身であった場合、自らの不揮発メモリ310とディスク装置105にライトデータを反映させる。また、データ転送先の副制御装置が自分以外であった場合、他の該当する副制御装置104にライトデータを転送する。
ライトデータを受け取った副制御装置104は、自らの不揮発メモリ310とディスク装置105にライトデータを反映させる。
【0017】
前記正制御装置101から代表副制御装置103もしくは副制御装置104の不揮発メモリ310へライトデータの反映が完了すれば、当該ライトデータのライト要求時刻まで正副制御装置間のデータ一貫性が保たれていることになる。
代表副制御装置103および各副制御装置104は、最新ライト時刻を、前記正副データ一貫性保証時刻表示部309に格納し、外部からの参照を可能にする。
【0018】
図3に、代表副制御装置103の処理の流れを示す。
代表副制御装置103は、各正制御装置101から転送されたライトデータを受領する(407)。
ライトデータ401は、正制御装置101が生成する制御情報部402と、上位装置100から発行される実データ部406とから構成される。
前記制御情報部402は、正制御装置101毎の上位装置100からのライト要求順を示すライト順序情報部403と、上位装置100からのライト要求時刻を示すライト時刻情報部404と、ライトデータの転送先を示す転送先情報部405とを有している。
【0019】
代表副制御装置103は、ライトデータ受領後、当該ライトデータをライト発行順に並べ替える(408)。すなわち、各正制御装置101毎の上位装置100からのライト要求順をライト順序情報部403から認識し、前記ライト発行順序解析部305によって順序通りに並べ替え、前記ライトデータ集約部306に格納する。
【0020】
次に、代表副制御装置103は、転送するライトデータの順序を判断する(409)。すなわち、前記ライト転送順序判断部307が、上位装置100からのライト要求時刻をライト時刻情報部404から認識し、全正制御装置101のライトデータ中でライト要求時刻の最も古いライトデータを選択し、転送するライトデータと決定する。
【0021】
次に、代表副制御装置103は、データ転送先の副制御装置を判断する(410)。すなわち、前記転送先副制御装置解析部308が、ライトデータの転送先を転送先情報部405から認識する。そして、転送する。
【0022】
図4は、最新ライト時刻一括表示機能の説明図である。
代表副制御装置103は、最新ライト時刻表示部503を備えている。この最新ライト時刻表示部503は、代表副制御装置103の不揮発メモリ310に転送したライトデータの最新ライト時刻を正副データ一貫性保証時刻表示部309から読み出して表示する。
各副制御装置104は、それぞれ最新ライト時刻表示部5041,5042を備えている。これらの最新ライト時刻表示部5041,5042は、各副制御装置104の不揮発メモリ310に転送したライトデータの最新ライト時刻を正副データ一貫性保証時刻表示部309から読み出して表示する。
【0023】
最新ライト時刻一括表示部506は、代表副制御装置103内に、又は、副制御装置104内に、又は、それらとは別個に設置され、前記最新ライト時刻表示部503,5041,5042を備えており、代表副制御装置103の最新ライト時刻および全ての副制御装置104の最新ライト時刻を一括して表示する。さらに、それらの最新ライト時刻の中で最も新しいライト時刻を別に表示する最新ライト時刻表示部505を備えている。
この最新ライト時刻一括表示部506により、任意の場所で、全ての最新ライト時刻の参照が可能となる。
【0024】
以上の記憶装置システム10によれば、各正制御装置101は、代表副制御装置103だけにデータ転送経路を接続すればよい。また、各副制御装置104も、代表副制御装置103だけにデータ転送経路を接続すればよい。よって、従来よりも少ないデータ転送経路で済み、構成を単純化できる。そして、正副制御装置の増設時に最少限のデータ転送経路の増設で済む。
【0025】
また、上記記憶装置システム10によれば、各副制御装置104の不揮発メモリ310に転送したライトデータの最新ライト時刻を外部から容易に参照可能となる。さらに、任意の場所で、全ての最新ライト時刻の参照が可能になる。
【0026】
【発明の効果】
本発明の記憶装置システムによれば、正副制御装置の増設時に最少限のデータ転送経路の増設で済み、コストを小さくすることが出来る。また、各制御装置に格納したライトデータの最新ライト時刻を外部から容易に参照可能となる。
【図面の簡単な説明】
【図1】本発明の一実施形態の記憶装置システムを含む遠隔二重書きシステムの構成図である。
【図2】本発明の一実施形態に係る代表副制御装置の内部構成図である。
【図3】本発明の一実施形態に係る代表副制御装置の動作説明図である。
【図4】本発明の一実施形態に係る最新ライト時刻表示動作の説明図である。
【図5】従来の記憶装置システムを含む遠隔二重書きシステムの一例を示す構成図である。
【符号の説明】
1 遠隔二重書きシステム
10 記憶装置システム
100 上記装置
101 正制御装置
103 代表副制御装置
104 副制御装置
102,105 ディスク装置
503,5041,5042,505 最新ライト時刻表示部
Claims (4)
- 複数の上位装置と、複数の制御装置と、前記複数の制御装置にそれぞれ接続された記憶装置と、を備える記憶装置システムであって、
前記複数の制御装置は、1以上の正制御装置と、1つの代表副制御装置と、複数の非代表副制御装置とから構成され、
前記代表副制御装置および前記複数の非代表副制御装置は、前記1以上の正制御装置のうちのいずれかに接続された記憶装置に格納されるライトデータを、自身に接続された記憶装置にも格納するものであり、
前記1つの代表副制御装置と前記複数の非代表副制御装置とは階層化され、
前記複数の上位装置と前記正制御装置とはデータ転送経路によって接続され、
前記正制御装置と前記代表副制御装置とはデータ転送経路によって接続され、
前記代表副制御装置と前記複数の非代表副制御装置とはデータ転送経路によって接続され、
前記正制御装置と前記複数の非代表副制御装置とは、少なくとも前記代表副制御装置を介して接続され、
前記複数の上位装置から前記正制御装置に発行されたライトデータは、前記正制御装置から前記代表副制御装置に転送され、さらに、前記代表副制御装置から前記複数の非代表副制御装置のいずれかに転送されるものであり、
前記代表副制御装置は、送信先が前記代表副制御装置であるライトデータと、送信先が前記複数の非代表副制御装置のいずれかであるライトデータと、の両者を受領し、前記ライトデータの送信先を判断し、送信先が自分の場合には自身に接続される記憶装置に格納し、送信先が前記複数の非代表副制御装置のいずれかの場合には送信先の非代表副制御装置に送信し、
前記送信先の非代表副制御装置は、前記正制御装置から送信されたデータを前記代表副制御装置を経由して受領し、自身に接続される記憶装置に格納する、
ことを特徴とする記憶装置システム。 - 請求項1記載の記憶装置システムであって、
前記正制御装置と前記代表副制御装置と前記非代表副制御装置とは順に階層化され、
上位装置から前記正制御装置に対して発行されたライトデータとライト時刻とは、前記正制御装置から前記代表副制御装置に、さらに、前記代表副制御装置から前記非代表副制御装置に、階層順に転送されるものであり、
前記正制御装置は、前記上位装置から発行されたライトデータとライト時刻とを受け取り、前記上位装置にライト要求の完了報告を通知し、自身の備える不揮発メモリと自身に接続される記憶装置に格納すると共に、前記代表副制御装置に転送し、
前記代表副制御装置は、転送先が前記代表副制御装置であるライドデータとライト時刻と、転送先が非代表副制御装置であるライトデータとライト時刻と、の両者を受領し、
前記ライトデータの転送先を判断し、転送先が自分の場合は自身の備える不揮発メモリと自身に接続される記憶装置に格納し、転送先が前記複数の非代表副制御装置の場合は転送先の非代表副制御装置に転送し、
前記転送先の非代表副制御装置は、前記ライトデータとライト時刻とを受け取り、自身の備える不揮発メモリと自身に接続される記憶装置に格納する、
ことを特徴とする記憶装置システム。 - 請求項2に記載の記憶装置システムにおいて、前記代表副制御装置と前記非代表副制御装置は、自身の備える不揮発メモリに格納したライトデータのライト時刻の最新のものを表示する最新ライト時刻表示手段を有することを特徴とする記憶装置システム。
- 請求項2または請求項3に記載の記憶装置システムにおいて、前記代表副制御装置と前記非代表副制御装置のそれぞれの不揮発メモリに格納したライトデータのライト時刻の最新のものを一括して表示する最新ライト時刻一括表示手段を設けたことを特徴とする記憶装置システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27160199A JP3743975B2 (ja) | 1999-09-27 | 1999-09-27 | 記憶装置システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27160199A JP3743975B2 (ja) | 1999-09-27 | 1999-09-27 | 記憶装置システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001092722A JP2001092722A (ja) | 2001-04-06 |
| JP3743975B2 true JP3743975B2 (ja) | 2006-02-08 |
Family
ID=17502360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27160199A Expired - Fee Related JP3743975B2 (ja) | 1999-09-27 | 1999-09-27 | 記憶装置システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3743975B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3414218B2 (ja) * | 1997-09-12 | 2003-06-09 | 株式会社日立製作所 | 記憶制御装置 |
-
1999
- 1999-09-27 JP JP27160199A patent/JP3743975B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001092722A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5721840A (en) | Information processing apparatus incorporating automatic SCSI ID generation | |
| JPH1185408A (ja) | 記憶制御装置 | |
| US20080320220A1 (en) | Storage system, data transfer method, and program | |
| JP2004302713A (ja) | 記憶システム及びその制御方法 | |
| US6922762B2 (en) | Clustering storage system | |
| JPH04367023A (ja) | 二重化ディスク制御装置 | |
| US5423029A (en) | Circuit and method for testing direct memory access circuitry | |
| US6308244B1 (en) | Information processing apparatus with improved multiple memory access and control | |
| US20060143381A1 (en) | System and method for accessing an offline storage unit through an online storage unit | |
| JP3743975B2 (ja) | 記憶装置システム | |
| US20050144338A1 (en) | Data transfer apparatus | |
| JP3797328B2 (ja) | 記憶制御装置 | |
| US20050080972A1 (en) | Semiconductor integrated circuit | |
| JP4030951B2 (ja) | データ二重化装置及び方法 | |
| JPH1188381A (ja) | 通信システム、usbファンクションデバイス、通信システム制御方法および通信状況表示プログラムを記録した媒体 | |
| US6922736B2 (en) | Computer system and data processing method | |
| JPH0520107A (ja) | 二重化制御装置 | |
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JP2929967B2 (ja) | ファイルシステム | |
| JPH0160864B2 (ja) | ||
| JP2808881B2 (ja) | 電子ディスク制御装置 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPS61232746A (ja) | デ−タ転送バツフア方式 | |
| JPH0115100B2 (ja) | ||
| JP2826780B2 (ja) | データ転送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |