JP3690121B2 - 高周波インバータ、放電ランプ点灯装置および照明装置 - Google Patents
高周波インバータ、放電ランプ点灯装置および照明装置 Download PDFInfo
- Publication number
- JP3690121B2 JP3690121B2 JP17993398A JP17993398A JP3690121B2 JP 3690121 B2 JP3690121 B2 JP 3690121B2 JP 17993398 A JP17993398 A JP 17993398A JP 17993398 A JP17993398 A JP 17993398A JP 3690121 B2 JP3690121 B2 JP 3690121B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate
- voltage
- lighting device
- channel fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Arrangement Of Elements, Cooling, Sealing, Or The Like Of Lighting Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Non-Portable Lighting Devices Or Systems Thereof (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング手段としてＦＥＴを用いた高周波インバータ、これを用いた放電ランプ点灯装置および照明装置に関する。
【０００２】
【従来の技術】
平成９年度照明学会第３０回全国大会の予稿集の第４８頁には、一対のＮチャンネル形ＦＥＴを備えたハーフブリッジインバータにおいて、カレントトランスの代替として限流用のメインチョークの２次巻線出力を利用し、小形のインダクタＬ２およびコンデンサＣ１による共振ドライブ方式を採用することにより、電球形蛍光ランプの小形化を図った旨記載されている（従来技術１）。
【０００３】
また、特開平９−１９０８９１号公報には、その図１３および説明部分に、相補形トランジスタＴ１、Ｔ２としてＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴを用いるとともに、駆動回路ＡＳとして共通のゲート回路を用いることが記載されている（従来技術２）。
【０００４】
【発明が解決しようとする課題】
ところが、従来技術１においては、各ＦＥＴごとにゲート回路を必要とするため、回路部品点数が増加してさらなる小形化を図ることができないという問題がある。また、回路部品点数が多いために、コスト面においても問題が残る。
【０００５】
一方、従来技術２においては、ゲート回路が共通になるから、部品点数の削減になるが、始動時にＰチャンネル形ＦＥＴを最初にオンさせており、そのため抵抗Ｒ１、Ｒ２、コンデンサＣ５、ダイオードＤ１およびダイアックＤＣを備えた始動回路を用いている。すなわち、始動回路の部品点数が多いので、配線基板がその分大きくなるし、コストアップになるという問題がある。
【０００６】
また、従来技術２は、ゲート回路ＡＳにコンデンサＣ４およびインダクタンスＬ４からなる並列共振回路を用いているので、所要のゲート電圧を得るためには、共振インダクタンスＬ２に付設される補助巻線ＨＷ１の巻数を相対的に多くする必要があり、このことはさらなる小形化に対する阻害要因になっている。
【０００７】
電球形蛍光ランプのように小形化および価格低減が激しく推進されている照明装置に放電ランプ点灯装置を組み込むには、少しでも回路部品点数を少なくして、装置の小形化を図るとともに、コストダウンを実現しなければならない。
【０００８】
本発明は、一対のＦＥＴに対するゲート回路の共通化を前提として、始動回路およびゲート回路を簡素化できるとともに帰還手段の小形化を図ることができる高周波インバータ、これを用いた放電ランプ点灯装置および照明装置を提供することを目的とする。
【０００９】
【課題を達成するための手段】
請求項１の発明の高周波インバータは、直流電源と；直流電源間に直列的に接続されたＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴと；Ｎチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴの交互スイッチングによって発生する高周波で作動する負荷回路と；負荷回路の負荷電流を帰還する帰還手段、帰還電圧に共振する直列共振回路を有し、この直列共振回路の共振電圧に基づいて正負のゲート電圧を出力してＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴに対して共通的に作用してＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴを交互にスイッチングさせるゲート回路と；一端が直流電源の正極に他端がゲート回路にそれぞれ接続された正側の抵抗および一端がゲート回路に他端が直流電源の負極にそれぞれ接続された負側の抵抗を有し、この正側および負側の抵抗がゲート回路を介する直列体を形成し、直流電源から直流電圧が印加されるとこの正側および負側の抵抗を介してゲート回路にゲート電圧を発生させる始動回路と；を具備していることを特徴としている。
【００１０】
本発明および以下の各発明において、特に指定しない限り用語の定義および技術的意味は次による。
【００１１】
「高周波インバータ」とは、直流を高周波に変換する回路手段をいう。
【００１２】
「高周波」とは、１０００Ｈｚ以上の周波数をいう。
【００１３】
直流電源は、交流を整流した整流化直流電源およびバッテリー電源のいずれでもよい。
【００１４】
Ｎチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴを直流電源間に直列的に接続するとは、直流電源から見て両ＦＥＴが直列接続関係にあることをいい、両ＦＥＴと直流電源との間に他の回路部品たとえば抵抗などが介在していてもよい。また、両ＦＥＴの間に回路部品が介在していていもよい。
【００１５】
ゲート回路は、Ｎチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴに対して共通にそれぞれの所要のゲート電圧を供給するように配設されている。すなわち、ＮチャンネルＦＥＴに対しては、正電圧を印加してオンさせ、ＰチャンネルＦＥＴに対しては、負電圧を印加してオンさせる。Ｎチャンネル形ＦＥＴとＰチャンネル形ＦＥＴとは、交互にオンする。
【００１６】
始動回路は、始動時に直流電源から直流電圧が印加されて正側および負側の抵抗を介してゲート回路にゲート電圧を発生させ、ＦＥＴをオンさせるように構成されている。
【００１７】
負荷回路は、Ｎチャンネル形ＦＥＴとＰチャンネル形ＦＥＴとの交互スイッチングによって発生する高周波で作動する。負荷は、放電ランプを始め任意所望のものであることを許容する。
【００１８】
負荷が放電ランプの場合には、負荷の負特性を補償するために、バラスト手段としてたとえば限流インダクタンスを負荷と直列接続する。
【００１９】
また、放電ランプが蛍光ランプのように低圧放電ランプの場合に、電極としてフィラメント電極を用いるとともに、フィラメント電極を熱陰極始動・熱陰極点灯させるのが一般的である。このような場合に、フィラメント電極を始動時に加熱する方法には、以下に示す２とおりがある。
【００２０】
その１は、始動時に少なくとも一方のフィラメント電極を介して放電ランプと並列的に共振用コンデンサを接続することである。そうすれば、始動時に限流インダクタンスおよび共振用コンデンサを介して電流がフィラメントに流れるので、これらと直列接続されているフィラメントが加熱される。これと同時に限流用インダクタンスと共振用コンデンサとが適度に直列共振して、共振用コンデンサの端子電圧が高くなるので、放電ランプの始動が促進される。
【００２１】
その２は、フィラメント加熱用トランスを用いてフィラメント電極を加熱することである。フィラメント加熱トランスは、限流用インダクタンスと別に設けてもよいが、要すればフィラメント加熱巻線を限流用インダクタンスに磁気結合させることができる。そうすれば、回路部品点数の増加を抑制できる。
【００２２】
また、負荷回路は、要すればＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴのゲート回路に対して自励発振のためのエネルギーと規定の動作周波数とを供給することができる。
【００２３】
帰還手段は、負荷電流を帰還してゲート回路に自励発振のためのエネルギーおよび規定の動作周波数を供給するのであるが、たとえば電流変成器、抵抗、フォトカプラなどを用いて構成することができる。
【００２４】
直列共振回路は、帰還手段から得られた電圧が供給されると、直列共振を生じて帰還電圧より昇圧された正負の極性の振動電圧を直列共振回路を構成するコンデンサまたはインダクタンスの端子間に生じさせる。
【００２５】
そうして、本発明においては、相補形のスイッチング手段として、Ｎチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴを直列的に接続するとともに、これらの各ＦＥＴに対して配設された共通のゲート回路が負荷回路の負荷電流を帰還する帰還手段から得られる帰還電圧に共振する直列共振回路を有し、この帰還電圧が直列共振回路にて直列共振して昇圧されるから、帰還電圧が低くてよく、このため帰還手段の大形化を回避して小形化を図ることができる。また、始動時にＮチャンネル形ＦＥＴを最初にオンさせるので、始動回路は抵抗を付設するだけで構成できる。したがって、回路構成の簡素化とコストダウンとを図ることができる。
【００２６】
請求項２の発明の高周波インバータは、請求項１記載の高周波インバータにおいて、ゲート回路は、帰還電圧に共振する直列共振回路および直列共振回路の共振電圧に基づいて正負のゲート電圧を出力するゲート電圧出力手段を含んでいることを特徴としている。
【００２７】
帰還手段は、負荷電流を帰還してゲート回路に自励発振のためのエネルギーおよび規定の動作周波数を供給するのであるが、たとえば電流変成器、抵抗、フォトカプラなどを用いて構成することができる。
【００２８】
直列共振回路は、帰還手段から得られた電圧が供給されると、直列共振を生じて帰還電圧より昇圧された正負の極性の振動電圧を直列共振回路を構成するコンデンサまたはインダクタンスの端子間に生じさせる。
【００２９】
ゲート電圧出力手段は、直列共振回路に生じた正負の昇圧電圧を適当なインピーダンスを介してゲート電圧として取り出して各ＦＥＴのゲート、ソース間に印加する。
【００３０】
そうして、正極性のゲート電圧は、Ｎチャンネル形ＦＥＴのゲート、ソース間に印加されて当該ＦＥＴをオンする。
【００３１】
また、負極性のゲート電圧は、Ｐチャンネル形ＦＥＴのゲート、ソース間に印加されて当該ＦＥＴをオンする。
【００３２】
本発明においては、帰還電圧が直列共振回路にて直列共振して昇圧されるから、帰還電圧は低くてよい。このことは、帰還手段の大形化を回避して小形化を図ることができることを意味する。
【００３３】
請求項３の発明の高周波インバータは、請求項１または２記載の高周波インバータにおいて、ゲート回路は、ゲート電圧出力手段が互いに逆極性に直列接続した複数の定電圧素子からなるゲート保護手段を含み、定電圧素子の両端間電圧がＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴのゲートおよびソースの間に印加されるように構成されていることを特徴としている。
【００３４】
定電圧素子としては、ツエナーダイオードなどを用いることができる。
【００３５】
定電圧素子の数は、その定電圧とゲート電圧関係により決めればよい。
【００３６】
本発明において、逆極性に直列接続された複数の定電圧素子は、相補形をなすＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴのいずれに対してもそれぞれゲート保護手段を構成している。
【００３７】
そうして、ゲートに対して過電圧になる電圧分は、上記ゲート保護手段によって短絡されて吸収されるから、各ゲートには適正な値の電圧しか印加されない。過電圧がＦＥＴのゲート・ソース間に印加されると、ＦＥＴの破壊の原因になるので、ゲート保護手段を付加するのが一般的である。
【００３８】
しかし、本発明においては、ゲート保護手段を１組だけ用いればよいから、回路部品の低減を図って高周波インバータの小形化を達成することができる。
【００３９】
請求項４の発明の高周波インバータは、請求項１ないし３のいずれか一記載の高周波インバータにおいて、直流電源は、交流を整流する整流回路および整流波形を平滑化する平滑化回路を備え、平滑化回路は、充電電流がＮチャンネル形ＦＥＴを通過するように構成されている部分平滑回路であることを特徴としている。
【００４０】
本発明において、部分平滑回路とは、高周波インバータのスイッチング手段を介して充電される平滑コンデンサ、インダクタおよびダイオードを備え、平滑コンデンサの端子電圧より直流電源の端子電圧の瞬時値が低い期間に、高周波インバータのスイッチング手段および上記構成要素によって降圧チョッパを構成して高周波を発生して、直流電源電圧の低い期間の電圧を補填するように動作する回路手段を意味する。
【００４１】
したがって、本発明においては、部分平滑回路の具体的な回路接続態様は発明の要件ではない。
【００４２】
本発明の特徴的構成は、Ｎチャンネル形ＦＥＴを通じて平滑コンデンサの充電電流が流れる点である。
【００４３】
Ｎチャンネル形ＦＥＴは、同一チップサイズのＰチャンネル形ＦＥＴと比較すると、オン抵抗が小さいので、相対的に大きなドレイン電流を流すことができる。
【００４４】
負荷電流と平滑コンデンサの充電電流とで概ね負荷電流の約１．５倍程度の電流になるが、Ｎチャンネル形ＦＥＴとしてＰチャンネル形ＦＥＴと同一チップサイズのデバイスを用いることができる。このため、本発明においては、コストを抑制することができる。
【００４５】
また、本発明においては、平滑化手段として部分平滑回路を用いるので、交流を整流して直流電源を得る場合に、交流電源から流入する負荷電流の力率が高くなるとともに、高周波歪を低減することができる。
【００４６】
請求項５の発明の高周波インバータは、請求項２記載の高周波インバータにおいて、帰還手段は、中央脚にギャップを備えたコアおよび中央脚に巻装された負荷電流巻線を備えてなる限流インダクタンスのコアの中央脚のギャップから離間した位置において負荷電流巻線に磁気結合して巻装された帰還巻線を備えていることを特徴としている。
【００４７】
本発明においては、帰還巻線が中央脚のギャップから離間した位置において巻装されて負荷電流巻線に磁気結合していることにより、帰還巻線の負荷電流巻線との結合が強くなり、その分帰還巻線の巻数が少なくてもインダクタンスを大きくすることができる。
【００４８】
したがって、帰還電圧を高くすることができるから、始動時おいて確実にＦＥＴを駆動して、十分な出力電圧を発生させて負荷を確実に作動させることができる。
【００４９】
本発明において、コアはＥＩ形、壺形などを採用することができる。
【００５０】
また、本発明において、中央脚にギャップを備えているとは、中央脚に直接ギャップを形成している場合、および中央脚と協働する相手方のコアとの間において相手方のコアを凹陥させることによりギャップが形成される場合などを含む意味である。いずれの場合においても、中央脚を流れる磁束にギャップの影響を与えるからである。
【００５１】
請求項６の発明の放電ランプ点灯装置は、放電ランプと；放電ランプを負荷とする請求項１ないし５のいずれか一記載の高周波インバータと；を具備していることを特徴としている。
【００５２】
放電ランプとしては、蛍光ランプなどを用いることができる。
【００５３】
放電ランプを負荷とするので、その負特性を補償するためにバラスト手段として限流用インピーダンスを直列接続する。
【００５４】
限流用インピーダンスとしてインダクタンスを用いる場合には、インダクタンスに補助巻線を１個磁気結合して付加することにより、小形の帰還手段を構成することができる。
【００５５】
しかし、本発明においては、帰還手段はどのような構成であってもよい。
【００５６】
また、負荷回路には、限流用のインダクタンスを構成要素とする直列共振回路を付加して高周波インバータの動作周波数を規制することができる。
【００５７】
さらに、負荷回路に絶縁トランスを介在させて放電ランプを絶縁トランスを介して接続することができる。
【００５８】
しかし、絶縁トランスを用いないで、直結してもよい。直結すれば、放電ランプ点灯装置全体の小形化に効果的である。なお、直結する場合には、負荷である放電ランプに直流分が流れないように結合コンデンサを放電ランプと直列に接続するのがよい。
【００５９】
請求項７の発明の照明装置は、照明装置本体と；照明装置本体に支持された請求項６記載の放電ランプ点灯装置と；を具備していることを特徴としている。
【００６０】
本発明において、「照明装置」とは、放電ランプの発光を利用するあらゆる装置を意味しており、たとえば照明器具、液晶などのバックライト、画像読取装置、電球形蛍光ランプなどを含む。特に本発明においては、放電ランプ点灯装置を著しく小形化できるので、小形の電球形蛍光ランプに好適である。
【００６１】
請求項８の発明の照明装置は、請求項７記載の照明装置において、放電ランプは、放電路が屈曲していて基端部が仕切体に支持されるとともに、放電路の両端に配設されたフィラメント電極に接続しているリード線が仕切体に対して放電路の主体部がある方とは反対側に導出されている蛍光ランプであり；高周波インバータは、蛍光ランプの放電路の基端部に対向して配設された基板を備え、少なくともＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴが基板の蛍光ランプの基端部に対面している面においてフィラメント電極から離間した位置に実装されており；照明装置本体は、上記仕切体を含んでいる；ことを特徴としている。
【００６２】
本発明は、電球形蛍光ランプに好適な照明装置を規定している。
【００６３】
すなわち、電球形蛍光ランプは、一般照明用白熱電球のランプソケットに装着すれば、そのまま点灯できるように点灯装置を内蔵し、外形形状およびサイズをコンパクトにしてなるべく白熱電球に近付けるとともに、口金を白熱電球と同一にした照明装置である。そして、電球形蛍光ランプには、白熱電球のようにガラスまたは合成樹脂製の透光性グローブを備えているものと、透光性グローブを備えていないものとがある。
【００６４】
これらの電球形蛍光ランプは、いずれもコンパクトな形状にするために、放電路が直線状でなく、屈曲している点で共通している。
【００６５】
しかし、放電路の屈曲の態様は多様である。その中でも比較的多いのは、１本のガラスバルブを鞍形に屈曲させた形状、Ｕ字状に屈曲させたガラスバルブを複数本直列に接続して屈曲した１本の放電路を形成したものである。後者であっても、Ｕ字状のガラス管の配置については多様である。Ｕ字状のガラス管の数については、定格消費電力によって適当に選択されていることが多い。さらに、１本の放電路をスパイラルに屈曲したものもある。
【００６６】
本発明は、上記のいずれの構成であっても適応することができる。
【００６７】
しかし、本発明は、電球形蛍光ランプに限定されるものではなく、口金を備えていないで、直接電線を接続するような構成であってもよい。
【００６８】
また、透光性グローブは備えていてもよいし、備えていなくてもよい。
【００６９】
本発明において、Ｎチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴを基板の蛍光ランプ側に配置するのは、以下の理由による。
【００７０】
すなわち、これらのデバイスは、比較的背が低いが、取付面積が大きい。基板をなるべく蛍光ランプの基端部に接近させて取り付けることにより、照明装置の管軸方向のサイズを小さくすることができる。このような構成を採用しても、背の低い回路部品ならば、配置することが可能である。
【００７１】
反対に、基板の口金側すなわち電源側の面に対しては、ほぼ中空の口金があることなどから、背の高い回路部品を実装するのに適している。しかし、この面に背が低くて取付面積の大きな回路部品を実装すると、他の回路部品を実装する余地がなくなるか、基板を大きくしなければならなくなる。しかし、この種のコンパクトな照明装置の小形化のために、基板の大形化は最も嫌うべきことである。
【００７２】
以上詳述した理由により、ＦＥＴを基板の蛍光ランプ側の面に実装する意味が存在する。
【００７３】
ところが、蛍光ランプの両端には、一対のフィラメント電極が封装されていて、外部へそれぞれ２本のリード線が導出されている。フィラメント電極近傍は、蛍光ランプで最も温度が高くなる領域であるから、基板の蛍光ランプ側の面においてＦＥＴを上記高温の影響を受けないようにフィラメント電極から離間した位置に実装するのである。ＦＥＴも負荷電流の通流により自己発熱するから、フィラメント電極の熱を多く受けると、容易に温度定格を超過してしまう恐れがある。
【００７４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００７５】
図１は、本発明の高周波インバータおよび放電ランプ点灯装置の第１の実施形態を示す回路図である。
【００７６】
図において、１は交流電源、２は過電流ヒューズ、３は雑音防止回路、４は整流化直流電源、ＳNはＮチャンネル形ＦＥＴ、ＳPはＰチャンネル形ＦＥＴ、ＧCはゲート回路、ＳTは始動回路、ＰTはゲート保護手段、ＬＣは負荷回路である。
【００７７】
交流電源１は、商用１００Ｖ交流電源である。
【００７８】
過電流ヒューズ２は、たとえば配線基板に一体に形成したパターンヒューズからなり、過電流が流れた際に溶断して回路が焼損しないように保護する。
【００７９】
雑音防止回路３は、交流電源１と整流化直流電源４との間に直列に介在するインダクタンスＬ１と、インダクタンスＬ１の交流電源１側において交流電源１に並列的に接続してインダクタンスＬ１とともに逆Ｌ形回路を構成するコンデンサＣ１とからなり、高周波インバータの動作に伴って発生する高周波雑音を電源側に流出しないように除去する。
【００８０】
整流化直流電源４は、ブリッジ形全波整流回路４ａおよび平滑化回路４ｂからなる。
【００８１】
ブリッジ形全波整流回路４ａは、交流入力端が雑音防止回路３を介して交流電源１に接続し、直流出力端が平滑化回路４ｂに接続している。
【００８２】
平滑化回路４ｂは、直列抵抗Ｒ１および平滑コンデンサＣ２からなる。
【００８３】
直列抵抗Ｒ１は、抵抗値が数オーム以下で、平滑コンデンサＣ２に充電電流が流入する際の電流波形を緩やかにして高調波を低減させる作用を行う。
【００８４】
Ｎチャンネル形ＦＥＴＳNは、そのドレインが平滑コンデンサＣ２の正極に接続している。
【００８５】
一方、Ｐチャンネル形ＦＥＴＳPは、そのソースがＮチャンネル形ＦＥＴＳNのソーに接続し、ドレインが平滑コンデンサＣ２の負極に接続している。
【００８６】
ゲート回路ＧCは、帰還手段ｓ、直列共振回路ＳRおよびゲート電圧出力手段ＯGからなる。
【００８７】
帰還手段ｓは、後述する限流インダクタンスＬ２に磁気結合している補助巻線からなる。
【００８８】
直列共振回路ＳRは、インダクタンスＬ３およびコンデンサＣ３の直列回路からなり、その両端は帰還手段ｓの両端に接続している。
【００８９】
ゲート電圧出力手段ＯGは、直列共振回路ＳRのコンデンサＣ３の両端に現れる共振電圧をコンデンサＣ４を介して取り出すように構成されている。そして、コンデンサＣ４の一端は、コンデンサＣ３とインダクタンスＬ３との接続点に接続し、コンデンサＣ４の他端はＮチャンネル形ＦＥＴＳNおよびＰチャンネル形ＦＥＴＳPのそれぞれのゲートに接続している。
【００９０】
さらに、コンデンサＣ３の他端が各ＦＥＴのソースに接続している。このようにして、コンデンサＣ３の両端間に現れた共振電圧は、ゲート電圧出力手段ＯGを介して各ＦＥＴのゲート、ソース間に印加される。
【００９１】
始動回路ＳTは、抵抗Ｒ２、Ｒ３およびＲ４からなる。
【００９２】
抵抗Ｒ２は、その一端が平滑コンデンサＣ２の正極に接続し、他端がＮチャンネル形ＦＥＴＳNのゲートに接続しているとともに、抵抗Ｒ３の一端およびゲート回路ＧCのゲート電圧出力手段ＯGのゲート側の出力端すなわちコンデンサＣ４の他端に接続している。
【００９３】
抵抗Ｒ３の他端は、直列共振回路ＬＣのインダクタンスＬ３および帰還手段ｓの接続点に接続している。
【００９４】
抵抗Ｒ４は、その一端が各ＦＥＴＳN、ＳPの接続点すなわちそれぞれのソースおよびゲート電圧出力手段ＯGのソース側の出力端に接続し、他端が平滑コンデンサＣ２の負極に接続している。
【００９５】
ゲート保護手段ＰTは、一対のツエナーダイオードを逆極性に直列接続してゲート電圧出力手段ＯGに接続している。
【００９６】
負荷回路ＬＣは、負荷である放電ランプＤＬ、限流インダクタンスＬ２、結合コンデンサＣ５および共振コンデンサＣ６からなる。
【００９７】
放電ランプＤＬは、蛍光ランプを用いている。放電ランプＤＬの一方の電極は結合コンデンサＣ５の一端に接続し、他端はＰチャンネル形ＦＥＴＳPのドレインに接続している。
【００９８】
また、他方の電極と並列にフィラメント加熱巻線ｗｈが接続されている。
【００９９】
フィラメント加熱巻線ｗｈは、限流インダクタンスＬ２に磁気結合して、放電ランプＤＬの他方の電極のフィラメントを加熱する。なお、フィラメント加熱巻線ｗｈに代えて共振用コンデンサＣ６の図において下側の端子を放電ランプＤＬの図において下側のフィラメント電極の非電源側端子に接続してもよい。この場合には、上記フィラメント電極は共振コンデンサＣ６を流れる電流によって加熱される。
【０１００】
限流インダクタンスＬ２は、その一端が各ＦＥＴＳN、ＳPのソースに接続し、他端は結合コンデンサＣ５の他端に接続している。
【０１０１】
共振コンデンサＣ６は、放電ランプＤＬと並列に接続している。
【０１０２】
そうして、負荷回路ＬＣは、限流インダクタンスＬ２、コンデンサＣ５および共振コンデンサＣ６からなる直列共振回路を形成する。
【０１０３】
さらに、Ｐチャンネル形ＦＥＴＳPのソース・ドレイン間にコンデンサＣ７が接続され、Ｐチャンネル形ＦＥＴＳPのスイッチング期間中の負荷を軽減する。
【０１０４】
次に、本実施形態における回路動作について説明する。
【０１０５】
交流電源１を投入すると、整流化直流電源４により平滑化された直流電圧が平滑コンデンサＣ２の両端に現れる。そして、直列接続されたＮチャンネル形ＦＥＴＳNおよびＰチャンネル形ＦＥＴＳPの両ドレイン間に直流電圧が印加される。しかし、両ＦＥＴＳN、ＳPに対してゲート電圧が印加されていないので、両ＦＥＴＳN、ＳPはオフ状態のままである。
【０１０６】
直流電圧は、同時に始動回路ＳTにも印加されるので、抵抗Ｒ３の両端には主として抵抗Ｒ２、Ｒ３およびＲ４の各抵抗値の案分比に応じた電圧が現れる。そして、抵抗Ｒ３の端子電圧は、各ＦＥＴのゲート・ソース間に正の電圧として印加される。その結果、Ｎチャンネル形ＦＥＴＳNはスレッシュホールド電圧を超えるように設定されているため、オンする。これに対して、Ｐチャンネル形ＦＥＴＳPのゲート・ソース間に印加される電圧は、所要のゲート電圧とは逆極性であるため、オフ状態のままである。
【０１０７】
Ｎチャンネル形ＦＥＴＳNがオンすると、整流化直流電源４からＮチャンネル形ＦＥＴＳNのドレイン・ソースを介して負荷回路ＬＣすなわち限流インダクタンスＬ２、結合コンデンサＣ５および共振コンデンサＣ６を直列に介して電流が流れる。負荷回路ＬＣの限流インダクタンスＬ２、結合コンデンサＣ５および共振コンデンサＣ６の直列共振回路が共振して共振コンデンサＣ６の端子電圧が高くなる。
【０１０８】
一方、限流インダクタンスＬ２に電流が流れたことにより、磁気結合している帰還手段ｓおよびフィラメント加熱巻線ｗｈに電圧が誘起される。
【０１０９】
上記の電流により帰還手段ｓに誘起される電圧によりその直列共振回路ＳRが直列共振を開始する。この直列共振によりコンデンサＣ３には昇圧された負電圧が発生するので、ゲート保護手段ＰTにより一定電圧に規制され、ゲート保護手段ＯGを介してＰチャンネル形ＦＥＴＳPおよびＮチャンネル形ＦＥＴＳNのそれぞれのゲート・ソース間に印加される。これにより、Ｐチャンネル形ＦＥＴＳPのゲートはスレッシュホールド電圧を超えるため、オンする。これに対して、今までオンしていたＮチャンネル形ＦＥＴＳNは、逆極性になり所定のゲート電圧がなくなるため、オフする。
【０１１０】
Ｐチャンネル形ＦＥＴＳPがオンすると、負荷回路ＬＣの限流インダクタンスＬ２に蓄積されている電磁エネルギーおよびコンデンサＣ６の充電電荷が放出されてＰチャンネル形ＦＥＴＳPのソース・ドレインおよび負荷回路ＬＣの閉回路内をＮチャンネル形ＦＥＴＳNがオンしたときとは逆方向に電流が流れる。
【０１１１】
他方、フィラメント加熱巻線ｗｈには、限流インダクタンスＬ２に交互方向の電流が流れるのに伴って交流電圧が誘起され、放電ランプＤＬの一方の電極を加熱するので、放電ランプＤＬ内に電子放射が行われる。
【０１１２】
放電ランプＤＬには、上記電子放射と一緒に共振コンデンサＣ６の両端に現れる高い共振電圧が印加されるため、やがて始動し、点灯する。
【０１１３】
Ｐチャンネル形ＦＥＴＳPがオンした際に流れる電流により、帰還手段ｓに始動回路ＳTを通じて流れた電流と同一極性の電流が流れるため、再びＮチャンネル形ＦＥＴＳNがオンし、Ｐチャンネル形ＦＥＴＳPがオフする。以後各ＦＥＴＳN、ＳPが交互にオン、オフして放電ランプＤＬが高周波点灯する。
【０１１４】
図２は、本発明の高周波インバータおよび放電ランプ点灯装置の第２の実施形態を示す回路図である。
【０１１５】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１１６】
本実施形態は、平滑化回路４ｂの構成が異なる。
【０１１７】
すなわち、平滑化回路４ｂは、以下説明する部分平滑回路を構成している。部分平滑回路は、第１のダイオードＤ１、第２のダイオードＤ２、インダクタＬ３および平滑コンデンサＣ７にて構成されている。
【０１１８】
第１のダイオードＤ１は、Ｎチャンネル形ＦＥＴＳNおよびＰチャンネル形ＦＥＴＳPの接続点にアノードが接続され、カソードがインダクタＬ３の一端に接続されている。
【０１１９】
第２のダイオードＤ２は、アノードがインダクタＬ３の一端に接続され、カソードが全波整流回路４ａの正極に接続されている。
【０１２０】
インダクタｌ３の他端は、平滑コンデンサＣ７の一端に接続されている。
【０１２１】
平滑コンデンサＣ７の他端は、全波整流回路４ａの負極に接続されている。
【０１２２】
そうして、平滑コンデンサＣ７は、Ｎチャンネル形ＦＥＴＳN、第１のダイオードＤ１およびインダクタＬ３を介して全波整流回路４ａから充電される。平滑コンデンサＣ７の充電電荷は、全波整流回路４ａの電圧の瞬時値の方が高いときには第２のダイオードＤ２により阻止されるので、放電しない。
【０１２３】
平滑コンデンサＣ７の電圧の瞬時値が全波整流回路４ａの電圧より高くなると、Ｐチャンネル形ＦＥＴＳP、第１のダイオードＤ１、インダクタＬ３および平滑コンデンサＣ７が降圧チョッパを構成して、高周波を発生して全波整流回路４ａの直流電圧の低い期間の電圧を補填するように作用する。
【０１２４】
図３は、本発明の高周波インバータおよび放電ランプ点灯装置の第３の実施形態における限流インダクタンスおよび帰還手段を示す磁気回路図である。
【０１２５】
すなわち、限流インダクタンスＬ２は、コアｋおよび負荷電流巻線ｗLから構成されている。
【０１２６】
コアｋは、Ｅ形コアｋEおよびＩ形コアｋIを備えている。Ｅ形コアｋEは、中央脚ｌCおよび一対の側脚ｌSを備え、中央脚ｌCが側脚ｌSより若干短く形成されているために、Ｉ形コアｋIを接合したときに中央脚ｌCとＩ形コアｋIとの間にギャップｇが形成される。
【０１２７】
負荷電流巻線ｗLは、Ｅ形コアｋEの中央脚ｌCの上に約１００ターン巻装して形成され、ギャップｇによる漏洩インダクタンスによって所要の限流インダクタンスＬ２が得られる。
【０１２８】
一方、帰還手段ｓは、Ｅ形コアｋEの中央脚ｌCのギャップｇから離間した基端部側の位置において数ターン巻装していることによって、負荷電流巻線ｗLに強く磁気結合して形成されている。
【０１２９】
図４は、本発明の照明装置の第１の実施形態としての電球形蛍光ランプを示す一部断面正面図である。
【０１３０】
図において、１０は照明装置本体、１４は蛍光ランプ、１５は点灯装置である。
照明装置本体１０は、外囲器１１、口金１２、仕切体１３からなる。
【０１３１】
外囲器１１は、透光性グローブ１１ａおよび遮光性基体１１ｂからなる。
【０１３２】
透光性グローブ１１ａは、内面に光拡散性被膜を形成したガラス製の有底筒状をなしている。
【０１３３】
遮光性基体１１ｂは、合成樹脂からなるカップ状をなし、基部に口金１２を装着し、開放端に透光性グローブ１１ａを固着している。
【０１３４】
透光性グローブ１１ａは、シリコーン接着剤１６を用いて遮光性基体１１ｂの開放端に接着されている。
【０１３５】
仕切体１３は、白色系の合成樹脂を成形してなり、外囲器１１の基体１１ｂの開放端に透光性グローブ１１ａと一緒にシリコーン接着剤１６により固定されている。そうして、仕切体１３は、外囲器１１の内部を発光室Ａと回路収納室Ｂとに区分している。また、仕切体１３には、蛍光ランプ支持孔１３ａおよびシリコーン接着剤充填孔１３ｂなどが形成されている。
【０１３６】
蛍光ランプ１４は、バルブ１４ａ、フィラメント電極１４ｂ、蛍光体層および放電媒体を含んで構成されている。
【０１３７】
バルブ１４ａは、細長いガラス管を中央でＵ字状に折曲したものをさらに９０゜異なる方向にＵ字状に折曲してなるいわゆる鞍形形状に曲成されている。
【０１３８】
フィラメント電極１４ｂは、熱陰極形で、バルブ１４ａの両端にその一対が封装されている。
【０１３９】
蛍光体層は、バルブ１４ａの内面側に形成されている。
【０１４０】
放電媒体は、水銀およびアルゴンなどの数ｔｏｒｒの希ガスからなり、バルブ１４ａ内を排気してからバルブ１４ａ内に封入されている。
【０１４１】
そうして、蛍光ランプ１４は、その両端部を発光室Ａ側から仕切体１３の蛍光ランプ挿入孔１３ａに挿入してシリコーン接着剤１７により隔壁１３に固定して支持されて外囲器１１の発光室Ａに配置されている。
【０１４２】
また、蛍光ランプ１４の中間部は、シリコーン接着剤充填孔１３ｂから充填されたシリコーン接着剤１８により隔壁１３に固着されている。
【０１４３】
点灯装置１５は、基板１５ａおよび基板１５ａに実装された回路部品１５ｂからなり、仕切体１３に装着されて外囲器１１の回路収納室Ｂに配置されている。
【０１４４】
また、点灯装置１５は、図１に示す放電ランプ点灯装置を構成していて、蛍光ランプ１４が図１における放電ランプＤＬに相当している。
【０１４５】
そうして、口金１２は、点灯装置１５の入力端に接続し、点灯装置１５の出力端は蛍光ランプ１４の両電極１４ｂに接続している。
【０１４６】
図５は、本発明の照明装置の第２の実施形態としての電球形蛍光ランプを示す要部拡大断面図である。
【０１４７】
図６は、同じく基板と蛍光ランプとの位置関係を図５の右側から見た平面として示す概念図である。
【０１４８】
各図において、図４と同一部分については同一符号を付して説明は省略する。
【０１４９】
本実施形態は、主として蛍光ランプ１４および点灯装置１５の構成が異なる。
【０１５０】
すなわち、蛍光ランプ１４は、３本のＵ字状をなすバルブ１４ａを図６に示すように同心円上に等配し、かつ細い連結管１４ｃによって接続することにより、１本の屈曲した放電路を形成している。
【０１５１】
一対のフィラメント電極１４ｂは、放電路の両端にピンチシール部１４ｄを介して封装されている。なお、１４ｅはフィラメント電極１４ｂから導出された一対のリード線、１４ｆは排気管である。
【０１５２】
そうして、蛍光ランプ１４は、その基端部１４ｇが仕切体１３にシリコーン接着剤（図示しない。）などにより支持され、蛍光ランプ１４の主体部１４ｈは仕切体１３の図５において下方側に位置しているが、リード線１４ｅは仕切体１３の図５において上方側すなわち主体部１４ｈ側とは反対側に導出されている。
【０１５３】
一方、点灯装置１５は、少なくともＮチャンネル形ＦＥＴＳNおよびＰチャンネル形ＦＥＴＳPが基板１５ａの蛍光ランプ１４の基端部１４ｇに対面している面すなわち図５において下面に表面実装されている。その他図示を省略するが、比較的背の低い回路部品も同様に表面実装されている。
【０１５４】
ただし、Ｎチャンネル形ＦＥＴＳNおよびＰチャンネル形ＦＥＴＳPは、図６から理解できるように、蛍光ランプ１４のフィラメント電極１４ｂから離間した位置に配設されている。そして、残余の回路部品１５ｂが基板１５ａの蛍光ランプ１４と反対側の面に実装されている。残余の回路部品１５ｂはその殆どが背の高いものであるが、一部背の低いものも実装されている。
【０１５５】
【発明の効果】
請求項１ないし５の各発明によれば、直流電源間に直列的に接続されたＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴに対して、負荷回路の負荷電流を帰還する帰還手段から得られる帰還電圧に共振する直列共振回路を有し、この直列共振回路の共振電圧に基づいて正負のゲート電圧を出力するゲート回路を共通的に配設することにより、帰還電圧が直列共振回路にて直列共振して昇圧されるので、帰還電圧が低くてよいために帰還手段の大形化を回避できるとともに、直流電源とゲート回路とを接続する抵抗を付設した始動回路を設けたことにより、始動回路を簡素化して回路部品点数を削減して、小形で安価な高周波インバータを提供することができる。
【０１５６】
請求項２の発明によれば、加えてゲート回路を帰還電圧に共振する直列共振回路および直列共振回路の共振電圧に基づいて正負のゲート電圧を出力するゲート電圧出力手段を含んで構成していることにより、直列共振回路が帰還電圧を昇圧するので、帰還手段が小形で小形化しやすい高周波インバータを提供することができる。
【０１５７】
請求項３の発明によれば、加えてゲート回路をそのゲート電圧出力手段に互いに逆極性に直列接続した複数の定電圧素子からなる保護手段を含みＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴのゲート・ソース間に過電圧が印加されないようにしていることにより、保護手段も１組でよいため回路部品の削減を図って小形で安価な高周波インバータを提供することができる。
【０１５８】
請求項４の発明によれば、加えて平滑化回路が充電電流がＮチャンネル形ＦＥＴを通過するように構成された部分平滑回路であることにより、Ｎチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴをともに同一チップサイズのデバイスを用いてコストを低減できるとともに、力率が高くて、かつ高周波歪を低減した高周波インバータを提供することができる。
【０１５９】
請求項５の発明によれば、加えて限流インダクタンスを中央脚にギャップを備えたコアおよび中央脚に巻装された負荷電流巻線により構成するとともに、帰還手段が限流インダクタンスのコアの中央脚のギャップから離間した位置において負荷電流巻線に磁気結合した帰還巻線を備えていることにより、帰還電圧を高くして始動時に確実にＦＥＴを駆動する高周波インバータを提供することができる。
【０１６０】
請求項６の発明によれば、請求項１ないし５の効果を有する放電ランプ点灯装置を提供することができる。
【０１６１】
請求項７および８の発明によれば、請求項１ないし５の効果を有する照明装置を提供することができる。
【０１６２】
請求項８の発明によれば、加えてＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴを基板の蛍光ランプの基端部に対面している面においてフィラメント電極から離間した位置に実装したことにより、基板を小形化するとともに管軸方向のサイズを小さくした照明装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の高周波インバータおよび放電ランプ点灯装置の第１の実施形態を示す回路図
【図２】 本発明の高周波インバータおよび放電ランプ点灯装置の第２の実施形態を示す回路図
【図３】 本発明の高周波インバータおよび放電ランプ点灯装置の第３の実施形態における限流インダクタンスおよび帰還手段を示す磁気回路図
【図４】 本発明の照明装置の第１の実施形態としての電球形蛍光ランプを示す一部断面正面図
【図５】 本発明の照明装置の第２の実施形態としての電球形蛍光ランプを示す要部拡大断面図
【図６】 同じく基板と蛍光ランプとの位置関係を図５の右側から見た平面として示す概念図
【符号の説明】
１…交流電源
２…過電流ヒューズ
３…雑音防止回路
４…整流化直流電源
４ａ…全波整流回路
４ｂ…平滑化回路
ＤＬ…放電ランプ
ＧC…ゲート回路
Ｌ２…限流インダクタンス
ＬＣ…負荷回路
ＯG…ゲート電圧出力手段
ＰT…ゲート保護手段
ｓ…帰還手段
ＳN…Ｎチャンネル形ＦＥＴ
ＳP…Ｐチャンネル形ＦＥＴ
ＳR…直列共振回路
ＳT…始動回路
ｗｈ…フィラメント加熱巻線
【発明の属する技術分野】
本発明は、スイッチング手段としてＦＥＴを用いた高周波インバータ、これを用いた放電ランプ点灯装置および照明装置に関する。
【０００２】
【従来の技術】
平成９年度照明学会第３０回全国大会の予稿集の第４８頁には、一対のＮチャンネル形ＦＥＴを備えたハーフブリッジインバータにおいて、カレントトランスの代替として限流用のメインチョークの２次巻線出力を利用し、小形のインダクタＬ２およびコンデンサＣ１による共振ドライブ方式を採用することにより、電球形蛍光ランプの小形化を図った旨記載されている（従来技術１）。
【０００３】
また、特開平９−１９０８９１号公報には、その図１３および説明部分に、相補形トランジスタＴ１、Ｔ２としてＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴを用いるとともに、駆動回路ＡＳとして共通のゲート回路を用いることが記載されている（従来技術２）。
【０００４】
【発明が解決しようとする課題】
ところが、従来技術１においては、各ＦＥＴごとにゲート回路を必要とするため、回路部品点数が増加してさらなる小形化を図ることができないという問題がある。また、回路部品点数が多いために、コスト面においても問題が残る。
【０００５】
一方、従来技術２においては、ゲート回路が共通になるから、部品点数の削減になるが、始動時にＰチャンネル形ＦＥＴを最初にオンさせており、そのため抵抗Ｒ１、Ｒ２、コンデンサＣ５、ダイオードＤ１およびダイアックＤＣを備えた始動回路を用いている。すなわち、始動回路の部品点数が多いので、配線基板がその分大きくなるし、コストアップになるという問題がある。
【０００６】
また、従来技術２は、ゲート回路ＡＳにコンデンサＣ４およびインダクタンスＬ４からなる並列共振回路を用いているので、所要のゲート電圧を得るためには、共振インダクタンスＬ２に付設される補助巻線ＨＷ１の巻数を相対的に多くする必要があり、このことはさらなる小形化に対する阻害要因になっている。
【０００７】
電球形蛍光ランプのように小形化および価格低減が激しく推進されている照明装置に放電ランプ点灯装置を組み込むには、少しでも回路部品点数を少なくして、装置の小形化を図るとともに、コストダウンを実現しなければならない。
【０００８】
本発明は、一対のＦＥＴに対するゲート回路の共通化を前提として、始動回路およびゲート回路を簡素化できるとともに帰還手段の小形化を図ることができる高周波インバータ、これを用いた放電ランプ点灯装置および照明装置を提供することを目的とする。
【０００９】
【課題を達成するための手段】
請求項１の発明の高周波インバータは、直流電源と；直流電源間に直列的に接続されたＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴと；Ｎチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴの交互スイッチングによって発生する高周波で作動する負荷回路と；負荷回路の負荷電流を帰還する帰還手段、帰還電圧に共振する直列共振回路を有し、この直列共振回路の共振電圧に基づいて正負のゲート電圧を出力してＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴに対して共通的に作用してＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴを交互にスイッチングさせるゲート回路と；一端が直流電源の正極に他端がゲート回路にそれぞれ接続された正側の抵抗および一端がゲート回路に他端が直流電源の負極にそれぞれ接続された負側の抵抗を有し、この正側および負側の抵抗がゲート回路を介する直列体を形成し、直流電源から直流電圧が印加されるとこの正側および負側の抵抗を介してゲート回路にゲート電圧を発生させる始動回路と；を具備していることを特徴としている。
【００１０】
本発明および以下の各発明において、特に指定しない限り用語の定義および技術的意味は次による。
【００１１】
「高周波インバータ」とは、直流を高周波に変換する回路手段をいう。
【００１２】
「高周波」とは、１０００Ｈｚ以上の周波数をいう。
【００１３】
直流電源は、交流を整流した整流化直流電源およびバッテリー電源のいずれでもよい。
【００１４】
Ｎチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴを直流電源間に直列的に接続するとは、直流電源から見て両ＦＥＴが直列接続関係にあることをいい、両ＦＥＴと直流電源との間に他の回路部品たとえば抵抗などが介在していてもよい。また、両ＦＥＴの間に回路部品が介在していていもよい。
【００１５】
ゲート回路は、Ｎチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴに対して共通にそれぞれの所要のゲート電圧を供給するように配設されている。すなわち、ＮチャンネルＦＥＴに対しては、正電圧を印加してオンさせ、ＰチャンネルＦＥＴに対しては、負電圧を印加してオンさせる。Ｎチャンネル形ＦＥＴとＰチャンネル形ＦＥＴとは、交互にオンする。
【００１６】
始動回路は、始動時に直流電源から直流電圧が印加されて正側および負側の抵抗を介してゲート回路にゲート電圧を発生させ、ＦＥＴをオンさせるように構成されている。
【００１７】
負荷回路は、Ｎチャンネル形ＦＥＴとＰチャンネル形ＦＥＴとの交互スイッチングによって発生する高周波で作動する。負荷は、放電ランプを始め任意所望のものであることを許容する。
【００１８】
負荷が放電ランプの場合には、負荷の負特性を補償するために、バラスト手段としてたとえば限流インダクタンスを負荷と直列接続する。
【００１９】
また、放電ランプが蛍光ランプのように低圧放電ランプの場合に、電極としてフィラメント電極を用いるとともに、フィラメント電極を熱陰極始動・熱陰極点灯させるのが一般的である。このような場合に、フィラメント電極を始動時に加熱する方法には、以下に示す２とおりがある。
【００２０】
その１は、始動時に少なくとも一方のフィラメント電極を介して放電ランプと並列的に共振用コンデンサを接続することである。そうすれば、始動時に限流インダクタンスおよび共振用コンデンサを介して電流がフィラメントに流れるので、これらと直列接続されているフィラメントが加熱される。これと同時に限流用インダクタンスと共振用コンデンサとが適度に直列共振して、共振用コンデンサの端子電圧が高くなるので、放電ランプの始動が促進される。
【００２１】
その２は、フィラメント加熱用トランスを用いてフィラメント電極を加熱することである。フィラメント加熱トランスは、限流用インダクタンスと別に設けてもよいが、要すればフィラメント加熱巻線を限流用インダクタンスに磁気結合させることができる。そうすれば、回路部品点数の増加を抑制できる。
【００２２】
また、負荷回路は、要すればＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴのゲート回路に対して自励発振のためのエネルギーと規定の動作周波数とを供給することができる。
【００２３】
帰還手段は、負荷電流を帰還してゲート回路に自励発振のためのエネルギーおよび規定の動作周波数を供給するのであるが、たとえば電流変成器、抵抗、フォトカプラなどを用いて構成することができる。
【００２４】
直列共振回路は、帰還手段から得られた電圧が供給されると、直列共振を生じて帰還電圧より昇圧された正負の極性の振動電圧を直列共振回路を構成するコンデンサまたはインダクタンスの端子間に生じさせる。
【００２５】
そうして、本発明においては、相補形のスイッチング手段として、Ｎチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴを直列的に接続するとともに、これらの各ＦＥＴに対して配設された共通のゲート回路が負荷回路の負荷電流を帰還する帰還手段から得られる帰還電圧に共振する直列共振回路を有し、この帰還電圧が直列共振回路にて直列共振して昇圧されるから、帰還電圧が低くてよく、このため帰還手段の大形化を回避して小形化を図ることができる。また、始動時にＮチャンネル形ＦＥＴを最初にオンさせるので、始動回路は抵抗を付設するだけで構成できる。したがって、回路構成の簡素化とコストダウンとを図ることができる。
【００２６】
請求項２の発明の高周波インバータは、請求項１記載の高周波インバータにおいて、ゲート回路は、帰還電圧に共振する直列共振回路および直列共振回路の共振電圧に基づいて正負のゲート電圧を出力するゲート電圧出力手段を含んでいることを特徴としている。
【００２７】
帰還手段は、負荷電流を帰還してゲート回路に自励発振のためのエネルギーおよび規定の動作周波数を供給するのであるが、たとえば電流変成器、抵抗、フォトカプラなどを用いて構成することができる。
【００２８】
直列共振回路は、帰還手段から得られた電圧が供給されると、直列共振を生じて帰還電圧より昇圧された正負の極性の振動電圧を直列共振回路を構成するコンデンサまたはインダクタンスの端子間に生じさせる。
【００２９】
ゲート電圧出力手段は、直列共振回路に生じた正負の昇圧電圧を適当なインピーダンスを介してゲート電圧として取り出して各ＦＥＴのゲート、ソース間に印加する。
【００３０】
そうして、正極性のゲート電圧は、Ｎチャンネル形ＦＥＴのゲート、ソース間に印加されて当該ＦＥＴをオンする。
【００３１】
また、負極性のゲート電圧は、Ｐチャンネル形ＦＥＴのゲート、ソース間に印加されて当該ＦＥＴをオンする。
【００３２】
本発明においては、帰還電圧が直列共振回路にて直列共振して昇圧されるから、帰還電圧は低くてよい。このことは、帰還手段の大形化を回避して小形化を図ることができることを意味する。
【００３３】
請求項３の発明の高周波インバータは、請求項１または２記載の高周波インバータにおいて、ゲート回路は、ゲート電圧出力手段が互いに逆極性に直列接続した複数の定電圧素子からなるゲート保護手段を含み、定電圧素子の両端間電圧がＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴのゲートおよびソースの間に印加されるように構成されていることを特徴としている。
【００３４】
定電圧素子としては、ツエナーダイオードなどを用いることができる。
【００３５】
定電圧素子の数は、その定電圧とゲート電圧関係により決めればよい。
【００３６】
本発明において、逆極性に直列接続された複数の定電圧素子は、相補形をなすＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴのいずれに対してもそれぞれゲート保護手段を構成している。
【００３７】
そうして、ゲートに対して過電圧になる電圧分は、上記ゲート保護手段によって短絡されて吸収されるから、各ゲートには適正な値の電圧しか印加されない。過電圧がＦＥＴのゲート・ソース間に印加されると、ＦＥＴの破壊の原因になるので、ゲート保護手段を付加するのが一般的である。
【００３８】
しかし、本発明においては、ゲート保護手段を１組だけ用いればよいから、回路部品の低減を図って高周波インバータの小形化を達成することができる。
【００３９】
請求項４の発明の高周波インバータは、請求項１ないし３のいずれか一記載の高周波インバータにおいて、直流電源は、交流を整流する整流回路および整流波形を平滑化する平滑化回路を備え、平滑化回路は、充電電流がＮチャンネル形ＦＥＴを通過するように構成されている部分平滑回路であることを特徴としている。
【００４０】
本発明において、部分平滑回路とは、高周波インバータのスイッチング手段を介して充電される平滑コンデンサ、インダクタおよびダイオードを備え、平滑コンデンサの端子電圧より直流電源の端子電圧の瞬時値が低い期間に、高周波インバータのスイッチング手段および上記構成要素によって降圧チョッパを構成して高周波を発生して、直流電源電圧の低い期間の電圧を補填するように動作する回路手段を意味する。
【００４１】
したがって、本発明においては、部分平滑回路の具体的な回路接続態様は発明の要件ではない。
【００４２】
本発明の特徴的構成は、Ｎチャンネル形ＦＥＴを通じて平滑コンデンサの充電電流が流れる点である。
【００４３】
Ｎチャンネル形ＦＥＴは、同一チップサイズのＰチャンネル形ＦＥＴと比較すると、オン抵抗が小さいので、相対的に大きなドレイン電流を流すことができる。
【００４４】
負荷電流と平滑コンデンサの充電電流とで概ね負荷電流の約１．５倍程度の電流になるが、Ｎチャンネル形ＦＥＴとしてＰチャンネル形ＦＥＴと同一チップサイズのデバイスを用いることができる。このため、本発明においては、コストを抑制することができる。
【００４５】
また、本発明においては、平滑化手段として部分平滑回路を用いるので、交流を整流して直流電源を得る場合に、交流電源から流入する負荷電流の力率が高くなるとともに、高周波歪を低減することができる。
【００４６】
請求項５の発明の高周波インバータは、請求項２記載の高周波インバータにおいて、帰還手段は、中央脚にギャップを備えたコアおよび中央脚に巻装された負荷電流巻線を備えてなる限流インダクタンスのコアの中央脚のギャップから離間した位置において負荷電流巻線に磁気結合して巻装された帰還巻線を備えていることを特徴としている。
【００４７】
本発明においては、帰還巻線が中央脚のギャップから離間した位置において巻装されて負荷電流巻線に磁気結合していることにより、帰還巻線の負荷電流巻線との結合が強くなり、その分帰還巻線の巻数が少なくてもインダクタンスを大きくすることができる。
【００４８】
したがって、帰還電圧を高くすることができるから、始動時おいて確実にＦＥＴを駆動して、十分な出力電圧を発生させて負荷を確実に作動させることができる。
【００４９】
本発明において、コアはＥＩ形、壺形などを採用することができる。
【００５０】
また、本発明において、中央脚にギャップを備えているとは、中央脚に直接ギャップを形成している場合、および中央脚と協働する相手方のコアとの間において相手方のコアを凹陥させることによりギャップが形成される場合などを含む意味である。いずれの場合においても、中央脚を流れる磁束にギャップの影響を与えるからである。
【００５１】
請求項６の発明の放電ランプ点灯装置は、放電ランプと；放電ランプを負荷とする請求項１ないし５のいずれか一記載の高周波インバータと；を具備していることを特徴としている。
【００５２】
放電ランプとしては、蛍光ランプなどを用いることができる。
【００５３】
放電ランプを負荷とするので、その負特性を補償するためにバラスト手段として限流用インピーダンスを直列接続する。
【００５４】
限流用インピーダンスとしてインダクタンスを用いる場合には、インダクタンスに補助巻線を１個磁気結合して付加することにより、小形の帰還手段を構成することができる。
【００５５】
しかし、本発明においては、帰還手段はどのような構成であってもよい。
【００５６】
また、負荷回路には、限流用のインダクタンスを構成要素とする直列共振回路を付加して高周波インバータの動作周波数を規制することができる。
【００５７】
さらに、負荷回路に絶縁トランスを介在させて放電ランプを絶縁トランスを介して接続することができる。
【００５８】
しかし、絶縁トランスを用いないで、直結してもよい。直結すれば、放電ランプ点灯装置全体の小形化に効果的である。なお、直結する場合には、負荷である放電ランプに直流分が流れないように結合コンデンサを放電ランプと直列に接続するのがよい。
【００５９】
請求項７の発明の照明装置は、照明装置本体と；照明装置本体に支持された請求項６記載の放電ランプ点灯装置と；を具備していることを特徴としている。
【００６０】
本発明において、「照明装置」とは、放電ランプの発光を利用するあらゆる装置を意味しており、たとえば照明器具、液晶などのバックライト、画像読取装置、電球形蛍光ランプなどを含む。特に本発明においては、放電ランプ点灯装置を著しく小形化できるので、小形の電球形蛍光ランプに好適である。
【００６１】
請求項８の発明の照明装置は、請求項７記載の照明装置において、放電ランプは、放電路が屈曲していて基端部が仕切体に支持されるとともに、放電路の両端に配設されたフィラメント電極に接続しているリード線が仕切体に対して放電路の主体部がある方とは反対側に導出されている蛍光ランプであり；高周波インバータは、蛍光ランプの放電路の基端部に対向して配設された基板を備え、少なくともＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴが基板の蛍光ランプの基端部に対面している面においてフィラメント電極から離間した位置に実装されており；照明装置本体は、上記仕切体を含んでいる；ことを特徴としている。
【００６２】
本発明は、電球形蛍光ランプに好適な照明装置を規定している。
【００６３】
すなわち、電球形蛍光ランプは、一般照明用白熱電球のランプソケットに装着すれば、そのまま点灯できるように点灯装置を内蔵し、外形形状およびサイズをコンパクトにしてなるべく白熱電球に近付けるとともに、口金を白熱電球と同一にした照明装置である。そして、電球形蛍光ランプには、白熱電球のようにガラスまたは合成樹脂製の透光性グローブを備えているものと、透光性グローブを備えていないものとがある。
【００６４】
これらの電球形蛍光ランプは、いずれもコンパクトな形状にするために、放電路が直線状でなく、屈曲している点で共通している。
【００６５】
しかし、放電路の屈曲の態様は多様である。その中でも比較的多いのは、１本のガラスバルブを鞍形に屈曲させた形状、Ｕ字状に屈曲させたガラスバルブを複数本直列に接続して屈曲した１本の放電路を形成したものである。後者であっても、Ｕ字状のガラス管の配置については多様である。Ｕ字状のガラス管の数については、定格消費電力によって適当に選択されていることが多い。さらに、１本の放電路をスパイラルに屈曲したものもある。
【００６６】
本発明は、上記のいずれの構成であっても適応することができる。
【００６７】
しかし、本発明は、電球形蛍光ランプに限定されるものではなく、口金を備えていないで、直接電線を接続するような構成であってもよい。
【００６８】
また、透光性グローブは備えていてもよいし、備えていなくてもよい。
【００６９】
本発明において、Ｎチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴを基板の蛍光ランプ側に配置するのは、以下の理由による。
【００７０】
すなわち、これらのデバイスは、比較的背が低いが、取付面積が大きい。基板をなるべく蛍光ランプの基端部に接近させて取り付けることにより、照明装置の管軸方向のサイズを小さくすることができる。このような構成を採用しても、背の低い回路部品ならば、配置することが可能である。
【００７１】
反対に、基板の口金側すなわち電源側の面に対しては、ほぼ中空の口金があることなどから、背の高い回路部品を実装するのに適している。しかし、この面に背が低くて取付面積の大きな回路部品を実装すると、他の回路部品を実装する余地がなくなるか、基板を大きくしなければならなくなる。しかし、この種のコンパクトな照明装置の小形化のために、基板の大形化は最も嫌うべきことである。
【００７２】
以上詳述した理由により、ＦＥＴを基板の蛍光ランプ側の面に実装する意味が存在する。
【００７３】
ところが、蛍光ランプの両端には、一対のフィラメント電極が封装されていて、外部へそれぞれ２本のリード線が導出されている。フィラメント電極近傍は、蛍光ランプで最も温度が高くなる領域であるから、基板の蛍光ランプ側の面においてＦＥＴを上記高温の影響を受けないようにフィラメント電極から離間した位置に実装するのである。ＦＥＴも負荷電流の通流により自己発熱するから、フィラメント電極の熱を多く受けると、容易に温度定格を超過してしまう恐れがある。
【００７４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００７５】
図１は、本発明の高周波インバータおよび放電ランプ点灯装置の第１の実施形態を示す回路図である。
【００７６】
図において、１は交流電源、２は過電流ヒューズ、３は雑音防止回路、４は整流化直流電源、ＳNはＮチャンネル形ＦＥＴ、ＳPはＰチャンネル形ＦＥＴ、ＧCはゲート回路、ＳTは始動回路、ＰTはゲート保護手段、ＬＣは負荷回路である。
【００７７】
交流電源１は、商用１００Ｖ交流電源である。
【００７８】
過電流ヒューズ２は、たとえば配線基板に一体に形成したパターンヒューズからなり、過電流が流れた際に溶断して回路が焼損しないように保護する。
【００７９】
雑音防止回路３は、交流電源１と整流化直流電源４との間に直列に介在するインダクタンスＬ１と、インダクタンスＬ１の交流電源１側において交流電源１に並列的に接続してインダクタンスＬ１とともに逆Ｌ形回路を構成するコンデンサＣ１とからなり、高周波インバータの動作に伴って発生する高周波雑音を電源側に流出しないように除去する。
【００８０】
整流化直流電源４は、ブリッジ形全波整流回路４ａおよび平滑化回路４ｂからなる。
【００８１】
ブリッジ形全波整流回路４ａは、交流入力端が雑音防止回路３を介して交流電源１に接続し、直流出力端が平滑化回路４ｂに接続している。
【００８２】
平滑化回路４ｂは、直列抵抗Ｒ１および平滑コンデンサＣ２からなる。
【００８３】
直列抵抗Ｒ１は、抵抗値が数オーム以下で、平滑コンデンサＣ２に充電電流が流入する際の電流波形を緩やかにして高調波を低減させる作用を行う。
【００８４】
Ｎチャンネル形ＦＥＴＳNは、そのドレインが平滑コンデンサＣ２の正極に接続している。
【００８５】
一方、Ｐチャンネル形ＦＥＴＳPは、そのソースがＮチャンネル形ＦＥＴＳNのソーに接続し、ドレインが平滑コンデンサＣ２の負極に接続している。
【００８６】
ゲート回路ＧCは、帰還手段ｓ、直列共振回路ＳRおよびゲート電圧出力手段ＯGからなる。
【００８７】
帰還手段ｓは、後述する限流インダクタンスＬ２に磁気結合している補助巻線からなる。
【００８８】
直列共振回路ＳRは、インダクタンスＬ３およびコンデンサＣ３の直列回路からなり、その両端は帰還手段ｓの両端に接続している。
【００８９】
ゲート電圧出力手段ＯGは、直列共振回路ＳRのコンデンサＣ３の両端に現れる共振電圧をコンデンサＣ４を介して取り出すように構成されている。そして、コンデンサＣ４の一端は、コンデンサＣ３とインダクタンスＬ３との接続点に接続し、コンデンサＣ４の他端はＮチャンネル形ＦＥＴＳNおよびＰチャンネル形ＦＥＴＳPのそれぞれのゲートに接続している。
【００９０】
さらに、コンデンサＣ３の他端が各ＦＥＴのソースに接続している。このようにして、コンデンサＣ３の両端間に現れた共振電圧は、ゲート電圧出力手段ＯGを介して各ＦＥＴのゲート、ソース間に印加される。
【００９１】
始動回路ＳTは、抵抗Ｒ２、Ｒ３およびＲ４からなる。
【００９２】
抵抗Ｒ２は、その一端が平滑コンデンサＣ２の正極に接続し、他端がＮチャンネル形ＦＥＴＳNのゲートに接続しているとともに、抵抗Ｒ３の一端およびゲート回路ＧCのゲート電圧出力手段ＯGのゲート側の出力端すなわちコンデンサＣ４の他端に接続している。
【００９３】
抵抗Ｒ３の他端は、直列共振回路ＬＣのインダクタンスＬ３および帰還手段ｓの接続点に接続している。
【００９４】
抵抗Ｒ４は、その一端が各ＦＥＴＳN、ＳPの接続点すなわちそれぞれのソースおよびゲート電圧出力手段ＯGのソース側の出力端に接続し、他端が平滑コンデンサＣ２の負極に接続している。
【００９５】
ゲート保護手段ＰTは、一対のツエナーダイオードを逆極性に直列接続してゲート電圧出力手段ＯGに接続している。
【００９６】
負荷回路ＬＣは、負荷である放電ランプＤＬ、限流インダクタンスＬ２、結合コンデンサＣ５および共振コンデンサＣ６からなる。
【００９７】
放電ランプＤＬは、蛍光ランプを用いている。放電ランプＤＬの一方の電極は結合コンデンサＣ５の一端に接続し、他端はＰチャンネル形ＦＥＴＳPのドレインに接続している。
【００９８】
また、他方の電極と並列にフィラメント加熱巻線ｗｈが接続されている。
【００９９】
フィラメント加熱巻線ｗｈは、限流インダクタンスＬ２に磁気結合して、放電ランプＤＬの他方の電極のフィラメントを加熱する。なお、フィラメント加熱巻線ｗｈに代えて共振用コンデンサＣ６の図において下側の端子を放電ランプＤＬの図において下側のフィラメント電極の非電源側端子に接続してもよい。この場合には、上記フィラメント電極は共振コンデンサＣ６を流れる電流によって加熱される。
【０１００】
限流インダクタンスＬ２は、その一端が各ＦＥＴＳN、ＳPのソースに接続し、他端は結合コンデンサＣ５の他端に接続している。
【０１０１】
共振コンデンサＣ６は、放電ランプＤＬと並列に接続している。
【０１０２】
そうして、負荷回路ＬＣは、限流インダクタンスＬ２、コンデンサＣ５および共振コンデンサＣ６からなる直列共振回路を形成する。
【０１０３】
さらに、Ｐチャンネル形ＦＥＴＳPのソース・ドレイン間にコンデンサＣ７が接続され、Ｐチャンネル形ＦＥＴＳPのスイッチング期間中の負荷を軽減する。
【０１０４】
次に、本実施形態における回路動作について説明する。
【０１０５】
交流電源１を投入すると、整流化直流電源４により平滑化された直流電圧が平滑コンデンサＣ２の両端に現れる。そして、直列接続されたＮチャンネル形ＦＥＴＳNおよびＰチャンネル形ＦＥＴＳPの両ドレイン間に直流電圧が印加される。しかし、両ＦＥＴＳN、ＳPに対してゲート電圧が印加されていないので、両ＦＥＴＳN、ＳPはオフ状態のままである。
【０１０６】
直流電圧は、同時に始動回路ＳTにも印加されるので、抵抗Ｒ３の両端には主として抵抗Ｒ２、Ｒ３およびＲ４の各抵抗値の案分比に応じた電圧が現れる。そして、抵抗Ｒ３の端子電圧は、各ＦＥＴのゲート・ソース間に正の電圧として印加される。その結果、Ｎチャンネル形ＦＥＴＳNはスレッシュホールド電圧を超えるように設定されているため、オンする。これに対して、Ｐチャンネル形ＦＥＴＳPのゲート・ソース間に印加される電圧は、所要のゲート電圧とは逆極性であるため、オフ状態のままである。
【０１０７】
Ｎチャンネル形ＦＥＴＳNがオンすると、整流化直流電源４からＮチャンネル形ＦＥＴＳNのドレイン・ソースを介して負荷回路ＬＣすなわち限流インダクタンスＬ２、結合コンデンサＣ５および共振コンデンサＣ６を直列に介して電流が流れる。負荷回路ＬＣの限流インダクタンスＬ２、結合コンデンサＣ５および共振コンデンサＣ６の直列共振回路が共振して共振コンデンサＣ６の端子電圧が高くなる。
【０１０８】
一方、限流インダクタンスＬ２に電流が流れたことにより、磁気結合している帰還手段ｓおよびフィラメント加熱巻線ｗｈに電圧が誘起される。
【０１０９】
上記の電流により帰還手段ｓに誘起される電圧によりその直列共振回路ＳRが直列共振を開始する。この直列共振によりコンデンサＣ３には昇圧された負電圧が発生するので、ゲート保護手段ＰTにより一定電圧に規制され、ゲート保護手段ＯGを介してＰチャンネル形ＦＥＴＳPおよびＮチャンネル形ＦＥＴＳNのそれぞれのゲート・ソース間に印加される。これにより、Ｐチャンネル形ＦＥＴＳPのゲートはスレッシュホールド電圧を超えるため、オンする。これに対して、今までオンしていたＮチャンネル形ＦＥＴＳNは、逆極性になり所定のゲート電圧がなくなるため、オフする。
【０１１０】
Ｐチャンネル形ＦＥＴＳPがオンすると、負荷回路ＬＣの限流インダクタンスＬ２に蓄積されている電磁エネルギーおよびコンデンサＣ６の充電電荷が放出されてＰチャンネル形ＦＥＴＳPのソース・ドレインおよび負荷回路ＬＣの閉回路内をＮチャンネル形ＦＥＴＳNがオンしたときとは逆方向に電流が流れる。
【０１１１】
他方、フィラメント加熱巻線ｗｈには、限流インダクタンスＬ２に交互方向の電流が流れるのに伴って交流電圧が誘起され、放電ランプＤＬの一方の電極を加熱するので、放電ランプＤＬ内に電子放射が行われる。
【０１１２】
放電ランプＤＬには、上記電子放射と一緒に共振コンデンサＣ６の両端に現れる高い共振電圧が印加されるため、やがて始動し、点灯する。
【０１１３】
Ｐチャンネル形ＦＥＴＳPがオンした際に流れる電流により、帰還手段ｓに始動回路ＳTを通じて流れた電流と同一極性の電流が流れるため、再びＮチャンネル形ＦＥＴＳNがオンし、Ｐチャンネル形ＦＥＴＳPがオフする。以後各ＦＥＴＳN、ＳPが交互にオン、オフして放電ランプＤＬが高周波点灯する。
【０１１４】
図２は、本発明の高周波インバータおよび放電ランプ点灯装置の第２の実施形態を示す回路図である。
【０１１５】
図において、図１と同一部分については同一符号を付して説明は省略する。
【０１１６】
本実施形態は、平滑化回路４ｂの構成が異なる。
【０１１７】
すなわち、平滑化回路４ｂは、以下説明する部分平滑回路を構成している。部分平滑回路は、第１のダイオードＤ１、第２のダイオードＤ２、インダクタＬ３および平滑コンデンサＣ７にて構成されている。
【０１１８】
第１のダイオードＤ１は、Ｎチャンネル形ＦＥＴＳNおよびＰチャンネル形ＦＥＴＳPの接続点にアノードが接続され、カソードがインダクタＬ３の一端に接続されている。
【０１１９】
第２のダイオードＤ２は、アノードがインダクタＬ３の一端に接続され、カソードが全波整流回路４ａの正極に接続されている。
【０１２０】
インダクタｌ３の他端は、平滑コンデンサＣ７の一端に接続されている。
【０１２１】
平滑コンデンサＣ７の他端は、全波整流回路４ａの負極に接続されている。
【０１２２】
そうして、平滑コンデンサＣ７は、Ｎチャンネル形ＦＥＴＳN、第１のダイオードＤ１およびインダクタＬ３を介して全波整流回路４ａから充電される。平滑コンデンサＣ７の充電電荷は、全波整流回路４ａの電圧の瞬時値の方が高いときには第２のダイオードＤ２により阻止されるので、放電しない。
【０１２３】
平滑コンデンサＣ７の電圧の瞬時値が全波整流回路４ａの電圧より高くなると、Ｐチャンネル形ＦＥＴＳP、第１のダイオードＤ１、インダクタＬ３および平滑コンデンサＣ７が降圧チョッパを構成して、高周波を発生して全波整流回路４ａの直流電圧の低い期間の電圧を補填するように作用する。
【０１２４】
図３は、本発明の高周波インバータおよび放電ランプ点灯装置の第３の実施形態における限流インダクタンスおよび帰還手段を示す磁気回路図である。
【０１２５】
すなわち、限流インダクタンスＬ２は、コアｋおよび負荷電流巻線ｗLから構成されている。
【０１２６】
コアｋは、Ｅ形コアｋEおよびＩ形コアｋIを備えている。Ｅ形コアｋEは、中央脚ｌCおよび一対の側脚ｌSを備え、中央脚ｌCが側脚ｌSより若干短く形成されているために、Ｉ形コアｋIを接合したときに中央脚ｌCとＩ形コアｋIとの間にギャップｇが形成される。
【０１２７】
負荷電流巻線ｗLは、Ｅ形コアｋEの中央脚ｌCの上に約１００ターン巻装して形成され、ギャップｇによる漏洩インダクタンスによって所要の限流インダクタンスＬ２が得られる。
【０１２８】
一方、帰還手段ｓは、Ｅ形コアｋEの中央脚ｌCのギャップｇから離間した基端部側の位置において数ターン巻装していることによって、負荷電流巻線ｗLに強く磁気結合して形成されている。
【０１２９】
図４は、本発明の照明装置の第１の実施形態としての電球形蛍光ランプを示す一部断面正面図である。
【０１３０】
図において、１０は照明装置本体、１４は蛍光ランプ、１５は点灯装置である。
照明装置本体１０は、外囲器１１、口金１２、仕切体１３からなる。
【０１３１】
外囲器１１は、透光性グローブ１１ａおよび遮光性基体１１ｂからなる。
【０１３２】
透光性グローブ１１ａは、内面に光拡散性被膜を形成したガラス製の有底筒状をなしている。
【０１３３】
遮光性基体１１ｂは、合成樹脂からなるカップ状をなし、基部に口金１２を装着し、開放端に透光性グローブ１１ａを固着している。
【０１３４】
透光性グローブ１１ａは、シリコーン接着剤１６を用いて遮光性基体１１ｂの開放端に接着されている。
【０１３５】
仕切体１３は、白色系の合成樹脂を成形してなり、外囲器１１の基体１１ｂの開放端に透光性グローブ１１ａと一緒にシリコーン接着剤１６により固定されている。そうして、仕切体１３は、外囲器１１の内部を発光室Ａと回路収納室Ｂとに区分している。また、仕切体１３には、蛍光ランプ支持孔１３ａおよびシリコーン接着剤充填孔１３ｂなどが形成されている。
【０１３６】
蛍光ランプ１４は、バルブ１４ａ、フィラメント電極１４ｂ、蛍光体層および放電媒体を含んで構成されている。
【０１３７】
バルブ１４ａは、細長いガラス管を中央でＵ字状に折曲したものをさらに９０゜異なる方向にＵ字状に折曲してなるいわゆる鞍形形状に曲成されている。
【０１３８】
フィラメント電極１４ｂは、熱陰極形で、バルブ１４ａの両端にその一対が封装されている。
【０１３９】
蛍光体層は、バルブ１４ａの内面側に形成されている。
【０１４０】
放電媒体は、水銀およびアルゴンなどの数ｔｏｒｒの希ガスからなり、バルブ１４ａ内を排気してからバルブ１４ａ内に封入されている。
【０１４１】
そうして、蛍光ランプ１４は、その両端部を発光室Ａ側から仕切体１３の蛍光ランプ挿入孔１３ａに挿入してシリコーン接着剤１７により隔壁１３に固定して支持されて外囲器１１の発光室Ａに配置されている。
【０１４２】
また、蛍光ランプ１４の中間部は、シリコーン接着剤充填孔１３ｂから充填されたシリコーン接着剤１８により隔壁１３に固着されている。
【０１４３】
点灯装置１５は、基板１５ａおよび基板１５ａに実装された回路部品１５ｂからなり、仕切体１３に装着されて外囲器１１の回路収納室Ｂに配置されている。
【０１４４】
また、点灯装置１５は、図１に示す放電ランプ点灯装置を構成していて、蛍光ランプ１４が図１における放電ランプＤＬに相当している。
【０１４５】
そうして、口金１２は、点灯装置１５の入力端に接続し、点灯装置１５の出力端は蛍光ランプ１４の両電極１４ｂに接続している。
【０１４６】
図５は、本発明の照明装置の第２の実施形態としての電球形蛍光ランプを示す要部拡大断面図である。
【０１４７】
図６は、同じく基板と蛍光ランプとの位置関係を図５の右側から見た平面として示す概念図である。
【０１４８】
各図において、図４と同一部分については同一符号を付して説明は省略する。
【０１４９】
本実施形態は、主として蛍光ランプ１４および点灯装置１５の構成が異なる。
【０１５０】
すなわち、蛍光ランプ１４は、３本のＵ字状をなすバルブ１４ａを図６に示すように同心円上に等配し、かつ細い連結管１４ｃによって接続することにより、１本の屈曲した放電路を形成している。
【０１５１】
一対のフィラメント電極１４ｂは、放電路の両端にピンチシール部１４ｄを介して封装されている。なお、１４ｅはフィラメント電極１４ｂから導出された一対のリード線、１４ｆは排気管である。
【０１５２】
そうして、蛍光ランプ１４は、その基端部１４ｇが仕切体１３にシリコーン接着剤（図示しない。）などにより支持され、蛍光ランプ１４の主体部１４ｈは仕切体１３の図５において下方側に位置しているが、リード線１４ｅは仕切体１３の図５において上方側すなわち主体部１４ｈ側とは反対側に導出されている。
【０１５３】
一方、点灯装置１５は、少なくともＮチャンネル形ＦＥＴＳNおよびＰチャンネル形ＦＥＴＳPが基板１５ａの蛍光ランプ１４の基端部１４ｇに対面している面すなわち図５において下面に表面実装されている。その他図示を省略するが、比較的背の低い回路部品も同様に表面実装されている。
【０１５４】
ただし、Ｎチャンネル形ＦＥＴＳNおよびＰチャンネル形ＦＥＴＳPは、図６から理解できるように、蛍光ランプ１４のフィラメント電極１４ｂから離間した位置に配設されている。そして、残余の回路部品１５ｂが基板１５ａの蛍光ランプ１４と反対側の面に実装されている。残余の回路部品１５ｂはその殆どが背の高いものであるが、一部背の低いものも実装されている。
【０１５５】
【発明の効果】
請求項１ないし５の各発明によれば、直流電源間に直列的に接続されたＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴに対して、負荷回路の負荷電流を帰還する帰還手段から得られる帰還電圧に共振する直列共振回路を有し、この直列共振回路の共振電圧に基づいて正負のゲート電圧を出力するゲート回路を共通的に配設することにより、帰還電圧が直列共振回路にて直列共振して昇圧されるので、帰還電圧が低くてよいために帰還手段の大形化を回避できるとともに、直流電源とゲート回路とを接続する抵抗を付設した始動回路を設けたことにより、始動回路を簡素化して回路部品点数を削減して、小形で安価な高周波インバータを提供することができる。
【０１５６】
請求項２の発明によれば、加えてゲート回路を帰還電圧に共振する直列共振回路および直列共振回路の共振電圧に基づいて正負のゲート電圧を出力するゲート電圧出力手段を含んで構成していることにより、直列共振回路が帰還電圧を昇圧するので、帰還手段が小形で小形化しやすい高周波インバータを提供することができる。
【０１５７】
請求項３の発明によれば、加えてゲート回路をそのゲート電圧出力手段に互いに逆極性に直列接続した複数の定電圧素子からなる保護手段を含みＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴのゲート・ソース間に過電圧が印加されないようにしていることにより、保護手段も１組でよいため回路部品の削減を図って小形で安価な高周波インバータを提供することができる。
【０１５８】
請求項４の発明によれば、加えて平滑化回路が充電電流がＮチャンネル形ＦＥＴを通過するように構成された部分平滑回路であることにより、Ｎチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴをともに同一チップサイズのデバイスを用いてコストを低減できるとともに、力率が高くて、かつ高周波歪を低減した高周波インバータを提供することができる。
【０１５９】
請求項５の発明によれば、加えて限流インダクタンスを中央脚にギャップを備えたコアおよび中央脚に巻装された負荷電流巻線により構成するとともに、帰還手段が限流インダクタンスのコアの中央脚のギャップから離間した位置において負荷電流巻線に磁気結合した帰還巻線を備えていることにより、帰還電圧を高くして始動時に確実にＦＥＴを駆動する高周波インバータを提供することができる。
【０１６０】
請求項６の発明によれば、請求項１ないし５の効果を有する放電ランプ点灯装置を提供することができる。
【０１６１】
請求項７および８の発明によれば、請求項１ないし５の効果を有する照明装置を提供することができる。
【０１６２】
請求項８の発明によれば、加えてＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴを基板の蛍光ランプの基端部に対面している面においてフィラメント電極から離間した位置に実装したことにより、基板を小形化するとともに管軸方向のサイズを小さくした照明装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の高周波インバータおよび放電ランプ点灯装置の第１の実施形態を示す回路図
【図２】 本発明の高周波インバータおよび放電ランプ点灯装置の第２の実施形態を示す回路図
【図３】 本発明の高周波インバータおよび放電ランプ点灯装置の第３の実施形態における限流インダクタンスおよび帰還手段を示す磁気回路図
【図４】 本発明の照明装置の第１の実施形態としての電球形蛍光ランプを示す一部断面正面図
【図５】 本発明の照明装置の第２の実施形態としての電球形蛍光ランプを示す要部拡大断面図
【図６】 同じく基板と蛍光ランプとの位置関係を図５の右側から見た平面として示す概念図
【符号の説明】
１…交流電源
２…過電流ヒューズ
３…雑音防止回路
４…整流化直流電源
４ａ…全波整流回路
４ｂ…平滑化回路
ＤＬ…放電ランプ
ＧC…ゲート回路
Ｌ２…限流インダクタンス
ＬＣ…負荷回路
ＯG…ゲート電圧出力手段
ＰT…ゲート保護手段
ｓ…帰還手段
ＳN…Ｎチャンネル形ＦＥＴ
ＳP…Ｐチャンネル形ＦＥＴ
ＳR…直列共振回路
ＳT…始動回路
ｗｈ…フィラメント加熱巻線
Claims (8)
- 直流電源と；
直流電源間に直列的に接続されたＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴと；
Ｎチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴの交互スイッチングによって発生する高周波で作動する負荷回路と；
負荷回路の負荷電流を帰還する帰還手段、帰還電圧に共振する直列共振回路を有し、この直列共振回路の共振電圧に基づいて正負のゲート電圧を出力してＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴに対して共通的に作用してＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴを交互にスイッチングさせるゲート回路と；
一端が直流電源の正極に他端がゲート回路にそれぞれ接続された正側の抵抗および一端がゲート回路に他端が直流電源の負極にそれぞれ接続された負側の抵抗を有し、この正側および負側の抵抗がゲート回路を介する直列体を形成し、直流電源から直流電圧が印加されるとこの正側および負側の抵抗を介してゲート回路にゲート電圧を発生させる始動回路と；
を具備していることを特徴とする高周波インバータ。 - ゲート回路は、直列共振回路の共振電圧に基づいて正負のゲート電圧を出力するゲート電圧出力手段を含んでいることを特徴とする請求項１記載の高周波インバータ。
- ゲート回路は、ゲート電圧出力手段が互いに逆極性に直列接続した複数の定電圧素子からなるゲート保護手段を含み、定電圧素子の両端間電圧がＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴのゲートおよびソースの間に印加されるように構成されていることを特徴とする請求項１または２記載の高周波インバータ。
- 直流電源は、交流を整流する整流回路および整流波形を平滑化する平滑化回路を備え、平滑化回路は、充電電流がＮチャンネル形ＦＥＴを通過するように構成されている部分平滑回路であることを特徴とする請求項１ないし３のいずれか一記載の高周波インバータ。
- 帰還手段は、中央脚にギャップを備えたコアおよび中央脚に巻装された負荷電流巻線を備えてなる限流インダクタンスのコアの中央脚のギャップから離間した位置において負荷電流巻線に磁気結合して巻装された帰還巻線を備えていることを特徴とする請求項２記載の高周波インバータ。
- 放電ランプと；
放電ランプを負荷とする請求項１ないし５のいずれか一記載の高周波インバータと；
を具備していることを特徴とする放電ランプ点灯装置。 - 照明装置本体と；
照明装置本体に支持された請求項６記載の放電ランプ点灯装置と；
を具備していることを特徴とする照明装置。 - 放電ランプは、放電路が屈曲していて基端部が仕切体に支持されるとともに、放電路の両端に配設されたフィラメント電極に接続しているリード線が仕切体に対して放電路の主体部がある方とは反対側に導出されている蛍光ランプであり；
高周波インバータは、蛍光ランプの放電路の基端部に対向して配設された基板を備え、少なくともＮチャンネル形ＦＥＴおよびＰチャンネル形ＦＥＴが基板の蛍光ランプの基端部に対面している面においてフィラメント電極から離間した位置に実装されており；
照明装置本体は、上記仕切体を含んでいる；
ことを特徴とする請求項７記載の照明装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17993398A JP3690121B2 (ja) | 1998-03-16 | 1998-06-26 | 高周波インバータ、放電ランプ点灯装置および照明装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-65140 | 1998-03-16 | ||
| JP6514098 | 1998-03-16 | ||
| JP17993398A JP3690121B2 (ja) | 1998-03-16 | 1998-06-26 | 高周波インバータ、放電ランプ点灯装置および照明装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000069107A Division JP2000268987A (ja) | 1998-03-16 | 2000-03-13 | 電球形蛍光ランプ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11332254A JPH11332254A (ja) | 1999-11-30 |
| JPH11332254A5 JPH11332254A5 (ja) | 2005-06-16 |
| JP3690121B2 true JP3690121B2 (ja) | 2005-08-31 |
Family
ID=26406270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17993398A Expired - Fee Related JP3690121B2 (ja) | 1998-03-16 | 1998-06-26 | 高周波インバータ、放電ランプ点灯装置および照明装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3690121B2 (ja) |
-
1998
- 1998-06-26 JP JP17993398A patent/JP3690121B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11332254A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5759178B2 (ja) | 蛍光ランプ及び発光ダイオード用の複合安定器及びこれを駆動する方法 | |
| JP2001210532A (ja) | 不飽和形変圧器、電源装置、放電ランプ装置および電球形放電ランプ | |
| US6107747A (en) | Self ballasted fluorescent lamp and lighting fixture | |
| JP3690121B2 (ja) | 高周波インバータ、放電ランプ点灯装置および照明装置 | |
| JP2007311317A (ja) | 電球形蛍光ランプ装置 | |
| JP2000268987A (ja) | 電球形蛍光ランプ | |
| JP4075158B2 (ja) | 高周波インバータおよび放電ランプ点灯装置 | |
| JP2000077195A (ja) | 電球形蛍光ランプおよび照明器具 | |
| TWI270096B (en) | Electronic ballast | |
| JPH11332254A5 (ja) | ||
| JP2001319797A (ja) | 電球形蛍光ランプおよび照明装置 | |
| JP3690577B2 (ja) | 電球形蛍光ランプ | |
| JP2004265700A (ja) | 電球形蛍光ランプ | |
| JP2001244097A (ja) | 電球形蛍光ランプ、放電ランプ点灯装置および照明装置 | |
| JP2002334799A (ja) | 電球形蛍光ランプ | |
| JPH11289776A (ja) | 高周波インバータ、放電ランプ点灯装置および照明装置 | |
| KR100297159B1 (ko) | 전구형 형광램프 및 조명장치 | |
| JP2003173890A (ja) | 放電ランプ点灯装置および照明装置 | |
| JPH11285267A (ja) | 高周波インバータ、放電ランプ点灯装置および照明装置 | |
| JP2001015282A (ja) | 放電ランプ点灯装置および照明装置 | |
| JP2000048990A (ja) | 放電ランプ点灯装置および電球形蛍光ランプ | |
| JP2003346712A (ja) | 蛍光ランプおよびそれを用いた照明装置 | |
| JP2009059612A (ja) | 電球形蛍光ランプおよび照明器具 | |
| JP2005183107A (ja) | ２灯直列式放電ランプ点灯装置および照明装置 | |
| JP2001155883A (ja) | 電源装置、放電ランプ装置および電球形蛍光ランプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040922 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050606 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |