JP3666843B2

JP3666843B2 - 絶縁ゲート型半導体素子のゲート回路

Info

Publication number: JP3666843B2
Application number: JP04980199A
Authority: JP
Inventors: 耕作市川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-02-26
Filing date: 1999-02-26
Publication date: 2005-06-29
Anticipated expiration: 2019-02-26
Also published as: AU1946300A; JP2000253646A; US6333665B1; CN1145252C; CN1264955A; AU735847B2

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁ゲート型半導体素子のゲート回路に関するものである。
【０００２】
【従来の技術】
ＭＯＳ型ゲート構造を有する絶縁ゲート型半導体素子、例えばＭＯＳ−ＦＥＴ，ＩＧＢＴ，ＩＥＧＴ（Injection Enhanced Gate Transisitor ）は、電圧駆動型であり、ゲート容量のキャパシタンスを充電・放電する電流がオンオフ切替え時に瞬間流れるが、定常時はゲート電流は流れない。従って、ゲートパワーは非常に小さくできること、またＭＯＳ構造特有の高速動作が可能であることから、近年ではこの種の電圧駆動型の半導体素子の開発が進められ、高圧大電流（例えば４．５ｋＶ−１０００Ａ級）の絶縁ゲート型半導体素子が開発されて電力変換装置へ応用され始めている。
【０００３】
絶縁ゲート型半導体素子は、高電圧、大電流化に伴いコレクタ・エミッタ間、コレクタ・ゲート間、ゲート・エミッタ間のそれぞれのキャパシタンスが大きくなってくる。
【０００４】
図１０は、絶縁ゲート型半導体素子を駆動する従来ゲート回路を簡単化して示した図である。絶緑ゲート型半導体素子１０の制御極（ゲート）Ｇは、ゲート抵抗１１を介してオンオフ制御信号が半導体スイッチ１２，１３により供給される。図１１は、絶縁ゲート型半導体素子を使用してインバータ回路を構成した時の１相分の回路である。図１２は、図１０で示すゲート駆動回路によりＰＷＭインバータ動作させた時のゲート電圧波形と絶縁ゲート型半導体素子の電圧（Ｖｃｅ）と電流（Ｉｃ）を示したものである。ターンオン・ターンオフ時にはゲート・エミッタ間の容量特性によりミラー電圧時間が現れる。特にターンオン時には高耐圧素子ほどミラー電圧時間が長くなる傾向がある。これは、特にゲート・エミッタ間の容量はコレクタ・エミッタ間電圧に依存するためで、ターンオンによりコレクタ・エミッタ電圧が低下してくるとゲート・エミッタ容量が増加することにある。
【０００５】
ＰＷＭインバータでは負荷電流をより正弦波にするため、そのスイッチング周波数を高くすることが望まれるが、上記ミラー時間により最小オン時間やデッドタイムの制約がでるため上限周波数が制限されてしまうことになる。ミラー時間短縮のためにはゲート抵抗を小さくすればよいが、絶縁ゲート型半導体素子のスイッチング特性も早くなりターンオン時には急峻な電流の立ち上がり（ｄｉ／ｄｔ）、ターンオフ時には急峻な電圧の立ち上がり（ｄｖ／ｄｔ）により素子を破損する場合がある。
【０００６】
図１２に示すように、ターンオン・ターンオフ時には、図１１の上下アーム（Ｕ，Ｖ）のゲート信号は、デッドタイムＴ０を設け上下短絡を防止している。しかしながら、反対アームの絶縁ゲート型半導体素子をターンオンすると、各端子間のキャパシタンスの分担により、特に電流の急変（ｄｉ／ｄｔ）や電圧の急変（ｄｖ／ｄｔ）によりゲート・エミッタの電圧が正方向に持ち上がるという現象（図１２のＡ部）が確認されている。これを防止するためゲート・エミッタ間にコンデンサを設けることが有効であるが、コンデンサを設けると絶縁ゲー卜型半導体素子のスイッチング時間が遅くなるためスイッチング損失が増加する問題が発生する。
【０００７】
【発明が解決しようとする課題】
高電圧・大電流の絶縁ゲート型半導体素子のミラー時間の短縮によるＰＷＭインバータのデッドタイムの短縮やゲート・エミッタ間にコンデンサを設けずに対アームの絶縁ゲート型半導体素子のターンオンによるｄｖ／ｄｔによりゲート・エミッタの電圧が正方向に持ち上がる現象を解決することが望まれる。
【０００８】
本発明は、上記問題に鑑みてなされたものであり、その目的とするところは絶縁ゲート型半導体素子の高周波動作を活かすことができ、インバータ等の電力変換装置を安定に駆動する信頼性の高いゲート駆動方式を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、Ｐチャンネル半導体素子とＮチャンネル半導体素子を直列接続（トーテムポール接続）した半導体素子群を複数設け、それぞれの半導体素子群の陽極端子は正負の制御電源に接続し、第１の半導体素子群の接続中点は抵抗を介して絶縁ゲート型半導体素子のゲートに、第２の半導体素子群の接続中点はゲート抵抗を介さず絶縁ゲート型半導体素子のゲートに直接接続し、第２の半導体素子群のそれぞれの制御極への信号はスイッチング信号源からのオンオフ制御信号を所定時間遅延する遅延回路を介して供給するように構成し、更に第１、第２の半導体素子群の陽極端子はそれぞれ絶縁型半導体素子のゲート抵抗より小さい値の抵抗を介して正負の制御電源に接続したものである。
【００１３】
請求項２記載の発明は、第２の半導体素子群の負側制御電源に接続される抵抗は、ゼロオームか正側制御電源に接続される抵抗より非常に小さい値の抵抗を直列に接続したものである。
【００１４】
また、請求項３記載の発明は、第１の半導体素子群の少なくとも一方の陽極端子には、絶縁型半導体素子のゲート抵抗より大きい値の抵抗を介して正負制御電源に接続し、第２の半導体素子群の少なくとも一方の陽極端子には、絶縁型半導体素子のゲート抵抗より小さい値の抵抗を介して正負制御電源に接続したものである。
【００１５】
更に、請求項４記載の発明は、第１の半導体素子群の一方の陽極電極は抵抗とコンデンサの並列回路を介して負側の制御電源に接続されたものである。請求項５記載の発明は、第２の半導体素子群の正負側の少なくとも一方の半導体素子の制御極へ供給されるオンオフ制御信号は、絶緑ゲート型半導体素子のゲート・エミッタ間の電圧レベルが所定値に達したことを検出後に供給するように制御されたものである。
【００１６】
また、請求項６記載の発明は、第２の半導体素子群の正負側の少なくとも一方の半導体素子の制御極へ供給されるオン制御信号は、第１の半導体素子群の制御信号によりブロックする回路を設けている。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて説明する。
【００２１】
（第１の実施の形態）以下、本発明の第１の実施の形態について、図１を用いて説明する。
【００２２】
図１に示すように、本実施の形態は、絶縁ゲート型半導体素子１０と、ゲート抵抗１１と、ＮＰＮ型ＰＮＰ型半導体素子を直列接続した半導体素子１２，１３から構成される第１の半導体素子群Ａと、第１の直列半導体素子群それぞれのゲートにつながる抵抗１４と、第１の直列半導体素子群同様に構成されるＮＰＮ型ＰＮＰ型半導体素子を直列接続した半導体素子１５，１６から構成される第２の半導体素子群Ｂと、スイッチング制御信号１７から所定時間遅延させる遅延回路１８，１９と正負の制御電源Ｐ，Ｎから構成される。
【００２３】
尚、半導体素子１２，１３，１５，１６としては、絶縁ゲート型半導体素子であるＭＯＳ−ＦＥＴ、ＩＧＢＴ、ＩＥＧＴ等が用いられる。
次に、本実施の形態の作用について、図２を用いて説明する。
【００２４】
図２は、図１に示した本実施の形態の動作タイムチャートを示している。
図２に示すように、時刻Ｔ０でスイッチング制御信号１７から半導体素子１２にオン信号が供給されると、ゲート抵抗１１を介して絶縁ゲート型半導体素子１０は時刻ｔ１でターンオンし、コレクタ・エミッタ間電圧（Ｖｃｅ）は低下して電流（Ｉｃ）が流れる。しかし、絶緑ゲート型半導体素子１０のゲート電圧（Ｖｇｅ）は、図２の破線で示すように、ミラー電圧レベルがゲート・エミッタ間容量の充電が完了するまで継続する。この時間は、ゲー卜抵抗１１の抵抗値にもよるが２０〜３０μｓにもなる。遅延回路１８で設定（例えば１０μｓ）された時間後の時刻ｔ２で第２の半導体素子群Ｂのスイッチング素子１５をオンするとゲート・エミッタ間容量は直ちに充電され正の制御電源ＰレベルまでＶｇｅは上昇し、絶縁ゲート型半導体素子１０は安定したオン状熊となる。
【００２５】
時刻ｔ３でスイッチング制御信号１７からスイッチング半導体素子１２，１５にオフ信号、スイッチング素子１３にオン信号が与えられると、絶縁ゲート型半導体素子１０のゲート・エミッタ間に充電されていた電荷はゲート抵抗１１を介して放電され始めミラー電圧に低下後、時刻ｔ４で放電完了後コレクタ・エミッタ間電圧（Ｖｃｅ）は上昇し電流は遮断されターンオフが完了する。
【００２６】
絶緑ゲート型半導体素子１０のターンオフ時間以上に遅延回路１９で設定された時間後の時刻ｔ５で第２の半導体素子群Ｂのスイッチング素子１６をオンすると、ゲート・エミッタ間電圧は負の制御電源Ｎレベルとなり、インピーダンスなしで負の制御電源に固定され安定状態となる。
【００２７】
インピーダンスなしで負の制御電圧に固定することにより、図１１に示した回路の対アームのターンオン時のｄｖ／ｄｔによりゲート・エミッタ間電圧Ｖｇｅが上昇しようとしても負の制御電源に流れ込むため上昇することなく安定である。
【００２８】
（第２の実施の形態）以下、本発明の第２の実施の形態について、図３を用いて説明する。
【００２９】
図３に示すように、本実施の形態は、抵抗２０とコンデンサ２１とダイオード２２から構成され、スイッチング信号源１７からの信号を所定時間遅延して第２の半導体素子群Ｂの半導体素子１５をオンさせる。コンデンサ２１を抵抗２０で充電する時定数で遅延時間は調整でき、リセットはダイオード２２で遅延なくコンデンサ２１は放電される。
【００３０】
（第３の実施の形態）以下、本発明の請求項１に対応する第３の実施の形態について、図４を用いて説明する。尚、図４において図１に示す同一符号は、同一の要素を表わすので説明は省略する。
【００３１】
図４に示すように、図１に対して第１の半導体素子群Ａの半導体素子１２，１３の陽極端子にそれぞれ抵抗２３，２４を、第２の半導体素子群Ｂの半導体素子１５の陽極端子に抵抗２５を迫加したものである。その際、抵抗２３，２４，２５はゲート抵抗１１よりも抵抗値が小さい値の抵抗を接続する。
【００３２】
本実施の形態では、抵抗２３，２４，２５は少なくともーつは抵抗値が異なるもので構成する。尚、第２の半導体素子群Ｂの半導体素子１６の陽極端子には抵抗を設けていないが、接続してもよい。
【００３３】
次に、本実施の形態の作用について、説明する。
図４に示すように、ターンオン時にはゲート抵抗１１と抵抗２３の和の値で決まる正のゲート電流を、夕一ンオフ時にはゲート抵抗１１と抵抗２４の和の値で決まる負のゲート電流を流すことができる。抵抗２３，２４の値を変えることによりターンオンと夕一ンオフ時のゲート電流を変えることができるので、絶縁ゲート型半導体素子１０のスイッチング特性を調整することが可能である。尚、半導体素子１５の陽極端子の抵抗２５をゲート抵抗１１より小さくすることにより、ゲート抵抗１１を介さず絶縁ゲート型半導体素子１０のゲート・エミッタ間キャパシタンスＣｇｅと抵抗２５の時定数でＣｇｅを充電できるのでより早くゲート電圧Ｖｇｅを正の制御電源電圧に上げることができる。
【００３４】
（第４の実施の形態）以下、本発明の請求項２に対応する第４の実施の形態について説明する。本実施の形態は、図４に示した回路と同一回路であるが、第２の半導体素子群Ｂの負側制御電源に接続される抵抗は、ゼロオームか正側制御電源に接続される抵抗２５より非常に小さい値の抵抗を直列に接続したものである。
【００３５】
従って、本実施の形態における動作作用は、絶緑ゲート型半導体素子１０がターンオフ完了時点で半導体素子１６をオンすることにより低インピーダンスで負の制御電源に接続されるので、オフ期間中のゲート負バイアスを安定化することが可能となる。
【００３６】
（第５の実施の形態）以下、本発明の請求項３に対応する第５の実施の形態について説明する。本実施の形態は、図４に示した回路と同一回路であるが、第３の実施の形態と異なるところは、第１の半導体素子群Ａの半導体素子１２，１３の陽極端子に接続される抵抗２３，２４は、ゲート抵抗１１よりも大きい値の抵抗をそれぞれに設けたものである。尚、本実施の形態回路における動作作用は、第３の実施の形態と同一であり、その説明は省略する。
【００３７】
（第６の実施の形態）以下、本発明の請求項４に対応する第６の実施の形態について、図５を用いて説明する。
【００３８】
本実施の形態において、図４に示した回路と同一回路であるが、第３の実施の形態と異なるところは、第１の半導体素子群Ａの半導体素子１２，１３の負側の素子１３の陽極端子に接続される抵抗２４と並列にコンデンサ２６を設けたことである。
【００３９】
次に、コンデンサ２６の作用効果について説明する。
スイッチング信号源１７の信号を受けて第１の半導体素子群Ａの半導体素子１２，１３の負側の素子１３がオンすると、正の制御電源電圧に充電されていた絶縁ゲート型半導体素子１０のゲート・エミッタ間キャパシタンスＣｇｅは、ゲート端子Ｇ、ゲート抵抗１１、スイッチング素子１３、コンデンサ２６、負の制御電源Ｎとゼロボルト電位０のループで放電が開始される。ゲート抵抗１１と抵抗２４の分圧比で決まる電圧までコンデンサ２６が充電されると、抵抗２４を介して同様のループで電流は流れる。
【００４０】
この結果、図４に示した第３の実施の形態と同様な動作に比較し、ゲート抵抗１１とコンデンサ２６の時定数の間は抵抗２４を介して流す電流より大きくなるので、キャパシタンスＣｇｅの電荷を早く放電することができる。従って、絶縁ゲート型半導体素子１０のターンオフ時のミラー時間を短縮することが可能となる。
【００４１】
（第７の実施の形態）以下、本発明の請求項５，６に対応する第７の実施の形態について、図６を用いて説明する。尚、図６において、図４及び図５と同一符号は、同一要素を示すものであり、その説明は省略する。
【００４２】
図６に示すように、本実施の形態は、絶縁ゲート型半導体素子１０のゲート・エミッタ間の電圧Ｖｇｅを検出する手段３０を設け、光発光素子（例えば、フォトカプラなど）により絶縁ゲート型半導体素子が実際にターンオン、ターンオフしたことを検出して判断する。その信号に基づき、第２の半導体素子群Ｂの半導体素子１５，１６をオンオフ制御する。即ち、Ｖｇｅが正方向の規定値（例えばミラー電圧）に達したら、半導体素子１５をオンし，負方向規定値に達したら半導体素子１６をオンする。スイッチング信号源１７の信号との論理積３１，３２を設けて動作の確実性を確保している。
【００４３】
（第８の実施の形態）以下、本発明の第８の実施の形態について、図７を用いて説明する。尚、図７において、図４及び図５と同一符号は、同一要素を示すものであり、その説明は省略する。
【００４４】
図７に示した本実施の形態において、図４，５に示した実施の形態と異なるところは、第１の半導体素子群Ａの半導体素子１２，１３の接続点の電圧を検出して、所定時間遅延後に第２の半導体素子群Ｂの半導体素子１５，１６のそれぞれを制御するものである。
【００４５】
（第９の実施の形態）以下、本発明の第９の実施の形態について、図８を用いて説明する。尚、図８において、図４及び図５と同一符号は、同一要素を示すものであり、その説明は省略する。
【００４６】
図８に示した本実施の形態においては、電流検出用変流器３１を設け、絶縁ゲー卜型半導体素子１０のゲート抵抗１１に流れる電流の方向と大きさを判定して第２の半導体素子群Ｂのオンオフ制御を行なうものである。即ち、ゲート抵抗１１に流れる電流が正の場合には半導体素子１５を、負の場合には半導体素子１６をオンさせるようにする。この時、スイッチング信号源１７からの信号との論理積と遅延回路により第２の半導体素子群Ｂの半導体素子１５，１６は、オンオフ制御される。
【００４７】
（第１０の実施の形態）以下、本発明の第１０の実施の形態について、図９を用いて説明する。尚、図９において、図１乃至図５と同一符号は、同一要素を示すものであり、その説明は省略する。
【００４８】
図９に示した本実施の形態においては、絶縁ゲート型半導体素子１０のゲートに供給される制御電源として、第１の半導体素子群Ａの半導体素子１２，１３用の第１の正負の制御電源と第２の半導体素子群Ｂの半導体素子１５，１６用の第２の正負の制御電源とに分けたものである。本実施の形態のように、第２の半導体素子群Ｂの半導体素子としてＭＯＳＦＥＴを使用した場合には回路が簡単になり有効である。
このように構成することにより、いろいろな種類の絶縁ゲート型半導体素子のゲート条件に対応することが可能となる。
【００４９】
【発明の効果】
以上述べたように、本発明によれば、高電圧・大電流の絶縁ゲート型半導体素子特有のターンオン・ターンオフ特性、即ち、ゲートミラー電圧の時間を短縮することができ、ＰＷＭインバータのデッドタイムを短縮することが可能となり絶緑ゲート型半導体素子の特性を充分活かした高周波のスイッチングが可能となるゲート回路を提供することができる。
【００５０】
また、ＰＷＭインバータ等の電力変換装置の対アームが動作した時のｄｖ／ｄｔによるゲートの誤動作を防止することができ、信頼性の高いゲート回路を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す構成図。
【図２】図１に示した第１の実施の形態の動作を示すタイムチャート。
【図３】本発明の第２の実施の形態を示す構成図。
【図４】本発明の第３の実施の形態を示す構成図。
【図５】本発明の第６の実施の形態を示す構成図。
【図６】本発明の第７の実施の形態を示す構成図。
【図７】本発明の第８の実施の形態を示す構成図。
【図８】本発明の第９の実施の形態を示す構成図。
【図９】本発明の第１０の実施の形態を示す構成図。
【図１０】従来の絶縁ゲート型半導体素子のゲート回路を示す構成図。
【図１１】一般的なインバータ回路の１相分の回路を示す構成図。
【図１２】図１０に示したゲート回路で図１１に示したインバータ回路を駆動した時の動作を示すタイムチャート。
【符号の説明】
１０：絶縁ゲート型半導体素子
１１，１４：抵抗
１２，１５：ＮＰＮトランジスタ
１３，１６：ＰＮＰトランジスタ
１７：スイッチング信号源
１８，１９：遅延回路
２０：抵抗
２１：コンデンサ
２２：ダイオード
２３，２４，２５：抵抗
３０：検出回路
３１：変流器
Ａ：第１の半導体素子群
Ｂ：第２の半導体素子群
Ｐ：正側制御電源
Ｎ：負側制御電源

Claims

絶縁ゲート型半導体素子のゲートに正負の電圧を供給し、オンオフ制御する絶縁ゲート型半導体素子のゲート回路において、正負の制御電源と、この正負の制御電源間にＰチャンネル半導体素子とＮチャンネル半導体素子を直列接続した第１及び第２の半導体素子群と、この第１及び第２の半導体素子群の半導体素子にオンオフ制御信号を供給するスイッチング信号源と、このスイッチング信号源から第２の半導体素子群を構成する半導体素子に供給するオンオフ制御信号を所定時間遅延する遅延回路とを具備し、前記第１の半導体素子群の接続中点はゲート抵抗を介して前記絶縁ゲート型半導体素子のゲートに接続され、前記第２の半導体素子群の接続中点は前記絶縁ゲート型半導体素子のゲート端子に接続され、前記第１及び第２の半導体素子群を構成する半導体素子の少なくとも一方の陽極端子はそれぞれ前記ゲート抵抗より小さい値の抵抗を介して前記正負の制御電源に接続されたことを特徴とする絶縁ゲート型半導体素子のゲー卜回路。
前記第２の半導体素子群の前記負の制御電源に接続される抵抗は、ゼロオーム若しくは前記正の制御電源に接続される抵抗より小さい値の抵抗を接続したことを特徴とする請求項１記載の絶縁ゲート型半導体素子のゲート回路。
絶縁ゲート型半導体素子のゲートに正負の電圧を供給し、オンオフ制御する絶縁ゲート型半導体素子のゲート回路において、正負の制御電源と、この正負の制御電源間にＰチャンネル半導体素子とＮチャンネル半導体素子を直列接続した第１及び第２の半導体素子群と、この第１及び第２の半導体素子群の半導体素子にオンオフ制御信号を供給するスイッチング信号源と、このスイッチング信号源から第２の半導体素子群を構成する半導体素子に供給するオンオフ制御信号を所定時間遅延する遅延回路とを具備し、前記第１の半導体素子群の接続中点はゲート抵抗を介して前記絶縁ゲート型半導体素子のゲートに接続され、前記第２の半導体素子群の接続中点は前記絶縁ゲート型半導体素子のゲート端子に接続され、前記第１の半導体素子群を構成する半導体素子の少なくとも一方の陽極端子は前記ゲート抵抗より大きい値の抵抗を介して前記正負の制御電源に接続され、前記第２の半導体素子群を構成する半導体素子の少なくとも一方の陽極端子は前記ゲート抵抗より小さい値の抵抗を介して前記正負の制御電源に接続されたことを特徴とする絶縁ゲート型半導体素子のゲー卜回路。
絶縁ゲート型半導体素子のゲートに正負の電圧を供給し、オンオフ制御する絶縁ゲート型半導体素子のゲート回路において、正負の制御電源と、この正負の制御電源間にＰチャンネル半導体素子とＮチャンネル半導体素子を直列接続した第１及び第２の半導体素子群と、この第１及び第２の半導体素子群の半導体素子にオンオフ制御信号を供給するスイッチング信号源と、このスイッチング信号源から第２の半導体素子群を構成する半導体素子に供給するオンオフ制御信号を所定時間遅延する遅延回路とを具備し、前記第１の半導体素子群の接続中点はゲート抵抗を介して前記絶縁ゲート型半導体素子のゲートに接続され、前記第２の半導体素子群の接続中点は前記絶縁ゲート型半導体素子のゲート端子に接続され、前記第１の半導体素子群を構成する半導体素子の一方の陽極端子は抵抗とコンデンサの並列回路を介して前記負の制御電源に接続されたことを特徴とする絶縁ゲート型半導体素子のゲー卜回路。
絶縁ゲート型半導体素子のゲートに正負の電圧を供給し、オンオフ制御する絶縁ゲート型半導体素子のゲート回路において、正負の制御電源と、この正負の制御電源間にＰチャンネル半導体素子とＮチャンネル半導体素子を直列接続した第１及び第２の半導体素子群と、この第１及び第２の半導体素子群の半導体素子にオンオフ制御信号を供給するスイッチング信号源と、このスイッチング信号源から第２の半導体素子群を構成する半導体素子に供給するオンオフ制御信号を所定時間遅延する遅延回路とを具備し、前記第１の半導体素子群の接続中点はゲート抵抗を介して前記絶縁ゲート型半導体素子のゲートに接続され、前記第２の半導体素子群の接続中点は前記絶縁ゲート型半導体素子のゲート端子に接続され、前記第２の半導体素子群の所定の半導体素子の制御極へ供給されるオンオフ制御信号は、前記絶縁ゲート型半導体素子のゲート・エミッタ間の電圧レベルが所定値に達したことを検出した後に供給するように制御されたことを特徴とする絶縁ゲート型半導体素子のゲー卜回路。
前記第２の半導体素子群の所定の半導体素子の制御極へ供給されるオン制御信号は、前記第１の半導体素子群の制御信号によりブロックする回路を有することを特徴とする請求項５記載の絶縁ゲート型半導体素子のゲート回路。