[go: up one dir, main page]

JP3528366B2 - Integrated circuit device - Google Patents

Integrated circuit device

Info

Publication number
JP3528366B2
JP3528366B2 JP27383695A JP27383695A JP3528366B2 JP 3528366 B2 JP3528366 B2 JP 3528366B2 JP 27383695 A JP27383695 A JP 27383695A JP 27383695 A JP27383695 A JP 27383695A JP 3528366 B2 JP3528366 B2 JP 3528366B2
Authority
JP
Japan
Prior art keywords
pattern
recognition
image
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27383695A
Other languages
Japanese (ja)
Other versions
JPH09115987A (en
Inventor
寛隆 小林
清 東原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27383695A priority Critical patent/JP3528366B2/en
Publication of JPH09115987A publication Critical patent/JPH09115987A/en
Application granted granted Critical
Publication of JP3528366B2 publication Critical patent/JP3528366B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Image Analysis (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製造過程に
おいて、集積回路チップの位置決めや位置出しを行う際
に画像認識される位置検出用パターンを備えた集積回路
装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit device having a position detection pattern which is image-recognized when positioning or positioning an integrated circuit chip in a semiconductor manufacturing process.

【0002】[0002]

【従来の技術】一連の半導体製造過程の中で、例えばワ
イヤボンディング工程においては、チップ上に設けられ
た位置検出用パターンをワイヤボンダーのパターン認識
用光学系にて認識し、その認識結果に基づいてボンディ
ング位置の微小なずれ分を補正しつつ、連続的なワイヤ
ボンディングを行っている。パターン認識にあたって
は、上記パターン認識用光学系の認識エリアをもってチ
ップ上の位置検出用パターンを画像認識し、これを画像
処理によって2値化して、2値化画像データをその位置
座標データとともに記憶している。そして実際にワイヤ
ボンディングを行う場合は、ボンディング対象となるチ
ップ上の位置検出用パターンを画像認識して、その2値
化データと予め記憶されている2値化データとを比較
し、基準となる座標位置からのずれ分を自動的に認識、
補正するようにしている。
2. Description of the Related Art In a series of semiconductor manufacturing processes, for example, in a wire bonding process, a position detecting pattern provided on a chip is recognized by a pattern recognizing optical system of a wire bonder and based on the recognition result. Continuous wire bonding is performed while correcting a minute deviation of the bonding position. In the pattern recognition, the position detection pattern on the chip is image-recognized by using the recognition area of the pattern recognition optical system, the image is binarized by image processing, and the binarized image data is stored together with the position coordinate data. ing. When actually performing wire bonding, the position detection pattern on the chip to be bonded is image-recognized, and the binarized data is compared with the prestored binarized data to serve as a reference. Automatically recognize the deviation from the coordinate position,
I am trying to correct it.

【0003】ところで、この種のパターン認識において
は、その認識精度及び認識速度の向上を図るうえで、画
像認識時の2値化画像の白黒比率が略同一(理想的には
白が50%、黒が50%)となることが好ましい。その
理由は、上記白黒比率が略同一であると、基準となる位
置検出用パターンに対して、実際に画像認識した位置検
出用パターンがずれていた場合、パターンずれによる白
黒比率の変化量が顕著に現れるためである。
By the way, in this type of pattern recognition, in order to improve the recognition accuracy and recognition speed, the black-and-white ratio of the binarized image at the time of image recognition is substantially the same (ideally, white is 50%, Black is preferably 50%). The reason is that if the black-and-white ratio is substantially the same, if the position-detection pattern actually recognized by the image is deviated from the reference position-detection pattern, the change amount of the white-and-white ratio due to the pattern deviation is remarkable. To appear in.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、半導体
製造装置メーカーの仕様によっては、パターン認識用光
学系の認識エリアが正方形の場合(これをA社仕様とす
る)と長方形の場合(これをB社仕様とする)がある。
そのため、同一の集積回路装置であっても、A社仕様・
B社仕様の各々のパターン認識用光学系を用いて画像認
識した場合、A社仕様では2値化画像の白黒比率が略同
一となっても、B社仕様では2値化画像の白黒比率に大
きな格差が生じたり、その反対に、B社仕様では2値化
画像の白黒比率が略同一となるものの、A社仕様では2
値化画像の白黒比率に大きな格差が生じるなど、いずれ
か一方のメーカー仕様で認識精度及び認識速度の低下を
招いてしまうという問題があった。
However, depending on the specifications of the semiconductor manufacturing equipment manufacturer, if the recognition area of the pattern recognition optical system is a square (this is the specification for company A) and if it is rectangular (this is for company B). There are specifications).
Therefore, even if the same integrated circuit device is used,
When image recognition is performed using each pattern recognition optical system of the B company specification, even if the B / B ratio of the binarized image is almost the same in the A company specification, the B / B ratio of the binarized image is in the B company specification. There is a large disparity, and on the contrary, the black and white ratio of the binarized image is almost the same in the specification of company B, but it is 2 in the specification of company A.
There is a problem in that the recognition accuracy and the recognition speed are deteriorated in either one of the manufacturer specifications, such as a large disparity in the black-and-white ratio of the binarized image.

【0005】本発明は、上記問題を解決するためになさ
れたもので、その目的は、半導体製造装置メーカーの仕
様に依存することなく、パターン認識精度及び認識速度
の向上を図ることができる集積回路装置を提供すること
にある。
The present invention has been made to solve the above problems, and its purpose is to improve the pattern recognition accuracy and the recognition speed without depending on the specifications of the semiconductor manufacturing apparatus manufacturer. To provide a device.

【0006】[0006]

【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、集積回路チップの主面側
のコーナー部に、パターン認識用光学系の認識エリアを
もって画像認識される位置検出用パターンを有する集積
回路装置であり、認識エリアが正方形の場合に画像認識
時の2値画像の白黒比率が略同一となる第1のパターン
と、認識エリアが長方形の場合に第1のパターンを含ん
だ画像認識時の2値化画像の白黒比率が略同一となる第
2のパターンとよって位置検出用パターンを構成した。
The present invention has been made to achieve the above object, and an image is recognized by a recognition area of a pattern recognition optical system at a corner portion on the main surface side of an integrated circuit chip. An integrated circuit device having a position detection pattern, wherein a first pattern in which the black and white ratios of binary images at the time of image recognition are substantially the same when the recognition area is a square, and a first pattern when the recognition area is a rectangle The position detection pattern is configured by the second pattern in which the black-and-white ratio of the binarized image at the time of image recognition including the pattern is substantially the same.

【0007】本発明の集積回路装置においては、パター
ン認識用光学系の認識エリアが正方形の場合は第1のパ
ターンのみを画像認識し、上記認識エリアが長方形の場
合は第1のパターンと第2のパターンとを画像認識する
ことで、認識エリアが正方形、長方形のいずれであって
も、画像認識時における2値画像の白黒比率が略同一と
なる。
In the integrated circuit device of the present invention, only the first pattern is image-recognized when the recognition area of the pattern recognition optical system is a square, and the first pattern and the second pattern are recognized when the recognition area is a rectangle. By recognizing the image and the pattern, the black-and-white ratio of the binary image at the time of image recognition becomes substantially the same regardless of whether the recognition area is a square or a rectangle.

【0008】[0008]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。図1は本発明に係
わる集積回路装置の第1実施形態を示す要部平面図であ
る。図1に示す集積回路装置の構成においては、集積回
路チップ1の主面側のコーナー部に位置検出用パターン
2が形成されている。この位置検出用パターン2は、集
積回路チップ1の高精度な位置決めや位置出しを行うた
めに用いられるもので、先の従来例でも述べたようにワ
イヤボンダー等に装備されるパターン認識用光学系によ
って画像認識される。パターン自体は、電極パッドやこ
れに繋がる配線パターンとともに、例えばアルミ蒸着、
コーティング、メタライズ、エッチング、マーキング技
術等を用いて任意の形状、大きさに形成することができ
る。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a plan view of an essential part showing a first embodiment of an integrated circuit device according to the present invention. In the configuration of the integrated circuit device shown in FIG. 1, the position detection pattern 2 is formed at the corner portion on the main surface side of the integrated circuit chip 1. The position detection pattern 2 is used for highly accurate positioning and positioning of the integrated circuit chip 1, and as described in the prior art example, the pattern recognition optical system equipped in the wire bonder or the like. The image is recognized by. The pattern itself is, for example, aluminum vapor deposition, along with the electrode pad and the wiring pattern connected to it.
It can be formed into an arbitrary shape and size by using coating, metallizing, etching, marking technology, or the like.

【0009】そこで本第1実施形態においては、画像認
識のための位置検出用パターン2を、図示の如く十字型
形状をなす第1のパターン2aと、I型形状をなす第2
のパターン2bとから構成するようにした。
Therefore, in the first embodiment, the position detecting pattern 2 for image recognition includes the first pattern 2a having a cross shape and the second pattern having an I shape as shown in the figure.
And the pattern 2b.

【0010】このうち、第1のパターン2aについて
は、パターン認識用光学系の認識エリアが正方形の場
合、画像認識時の2値化画像の白黒比率が略同一となる
よう、すなわち図中一点鎖線で示した正方形の認識エリ
アE1 内で、図中右上がりのハッチング処理を施したパ
ターン領域の占める面積比が約50%となるように、パ
ターン各部の寸法L1 ,L2 を設定した。
Of these, for the first pattern 2a, when the recognition area of the pattern recognition optical system is a square, the black-and-white ratio of the binarized image at the time of image recognition is substantially the same, that is, the one-dot chain line in the figure. The dimensions L 1 and L 2 of the respective pattern portions are set so that the area ratio of the pattern area that is hatched to the right in the figure is about 50% in the square recognition area E 1 shown by.

【0011】一方、第2のパターン2bについては、パ
ターン認識用光学系の認識エリアが長方形の場合、上記
第1のパターン2aを含んだ画像認識時の2値化画像の
白黒比率が略同一となるよう、すなわち図中二点鎖線で
示した認識エリアE2 内で、図中右上がり及び右下がり
のハッチング処理を施したトータルパターン領域の占め
る面積比が約50%となるように、パターン各部の寸法
3 ,L4 を設定した。
On the other hand, for the second pattern 2b, when the recognition area of the pattern recognition optical system is rectangular, the black-and-white ratio of the binarized image at the time of image recognition including the first pattern 2a is substantially the same. That is, that is, in the recognition area E 2 shown by the chain double-dashed line in the figure, the pattern pattern parts are arranged such that the area ratio occupied by the total pattern area that is hatched to the upper right and the lower right in the figure is about 50%. The dimensions L 3 and L 4 are set.

【0012】したがって本第1実施形態の集積回路装置
においては、パターン認識用光学系の認識エリアが正方
形の場合、パターン認識に際して第1のパターン2aの
みを正方形の認識エリアE1 内に配置し、この状態で位
置検出用パターンの画像認識を行うことにより、2値化
画像の白黒比率が略同一となる。これに対して、認識エ
リアが長方形の場合は、パターン認識に際して第1のパ
ターン2aと第2のパターン2bとを長方形の認識エリ
アE2 内に配置し、この状態で位置検出用パターンの画
像認識を行うことにより、2値化画像の白黒比率が略同
一となる。これにより、パターン認識用光学系の認識エ
リアが正方形、長方形のいずれであっても、画像認識時
における2値画像の白黒比率を略同一とすることができ
る。
Therefore, in the integrated circuit device according to the first embodiment, when the recognition area of the pattern recognition optical system is a square, only the first pattern 2a is arranged in the recognition area E 1 of a square for pattern recognition. By performing image recognition of the position detection pattern in this state, the black-and-white ratio of the binarized image becomes substantially the same. On the other hand, when the recognition area is rectangular, the first pattern 2a and the second pattern 2b are arranged in the rectangular recognition area E 2 for pattern recognition, and in this state, the image recognition of the position detection pattern is performed. By performing the above, the black-and-white ratio of the binarized image becomes substantially the same. Thereby, whether the recognition area of the pattern recognition optical system is square or rectangular, the black-and-white ratio of the binary image at the time of image recognition can be made substantially the same.

【0013】図2は第1実施形態における他のパターン
形態を示す図である。先ず、図2(a)は、十字型形状
をなす第1のパターン2aとI型形状をなす第2のパタ
ーン2bとを一体的に組み合わせた例である。また、図
2(b)は、十字形状をなす第1のパターン2aに対し
て、2片に分割した第2のパターン2bを近接配置して
組み合わせた例である。さらに、図2(c)は、円形を
なす第1のパターン2aとI型形状をなす第2のパター
ン2bとを近接配置して組み合わせた例である。
FIG. 2 is a diagram showing another pattern form in the first embodiment. First, FIG. 2A shows an example in which a cross-shaped first pattern 2a and an I-shaped second pattern 2b are integrally combined. Further, FIG. 2B is an example in which the second pattern 2b divided into two pieces is closely arranged and combined with the first pattern 2a having a cross shape. Further, FIG. 2C is an example in which a first pattern 2a having a circular shape and a second pattern 2b having an I-shape are closely arranged and combined.

【0014】このように位置検出用パターン2を構成す
る第1、第2のパターン2a,2bについては、そのパ
ターン形状や配置形態を自由に選択することができる。
但し、画像処理を行う場合の走査方向に対してパターン
の輪郭線が常に平行又は垂直となるパターン形態(例え
ば十字型とI型の組み合わせ)を採用した方が認識誤差
を抑えることができるため、より好適である。
With respect to the first and second patterns 2a and 2b constituting the position detecting pattern 2 as described above, the pattern shape and arrangement form can be freely selected.
However, the recognition error can be suppressed by adopting a pattern form (for example, a combination of a cross shape and an I shape) in which the contour line of the pattern is always parallel or perpendicular to the scanning direction when performing image processing. It is more suitable.

【0015】図3は本発明に係わる集積回路装置の第2
実施形態を示す要部平面図である。図3に示す集積回路
装置の構成においては、集積回路チップ1の主面側のコ
ーナー部に、以下の構成によって位置検出用パターン2
が形成されている。すなわち、図中一線鎖線で示した正
方形の認識エリアE1 をもって画像認識した際に、その
2値化画像の白黒比率が略同一となる第1のパターン2
aを形成し、さらに図中二点鎖線で示した長方形の認識
エリアE2 ,E3 をもって画像認識した際に、上記第1
のパターン2aを含んだ2値化画像の白黒比率が略同一
となる第2のパターン2bを、第1のパターン2aから
直角方向にそれぞれ配置形成した。
FIG. 3 shows a second integrated circuit device according to the present invention.
It is a principal part top view which shows embodiment. In the structure of the integrated circuit device shown in FIG. 3, the position detecting pattern 2 is formed in the corner portion on the main surface side of the integrated circuit chip 1 by the following structure.
Are formed. That is, the first pattern 2 in which the black-and-white ratio of the binarized image becomes substantially the same when the image is recognized in the square recognition area E 1 shown by the chain line in the figure.
When a is formed and the image is recognized by the rectangular recognition areas E 2 and E 3 indicated by the two-dot chain line in the figure,
The second pattern 2b in which the black-and-white ratio of the binarized image including the pattern 2a is substantially the same as that of the first pattern 2a is formed.

【0016】この第2実施形態においては、上記第1実
施形態と同様にパターン認識用光学系の認識エリアが正
方形、長方形のいずれであっても、画像認識時における
2値画像の白黒比率を略同一にできるのは勿論のこと、
ワイヤボンダー等に対する集積回路チップ1のセット方
向を90°反転した場合や、パターン認識用光学系の認
識エリアが縦長、横長の長方形の場合であっても、画像
認識時における2値画像の白黒比率を略同一とすること
ができる。
In the second embodiment, as in the first embodiment, whether the recognition area of the pattern recognition optical system is a square or a rectangle, the black-and-white ratio of the binary image at the time of image recognition is substantially the same. Of course, they can be the same,
Even if the set direction of the integrated circuit chip 1 with respect to the wire bonder or the like is reversed by 90 ° or the recognition area of the pattern recognition optical system is a vertically long rectangle, the black-and-white ratio of the binary image at the time of image recognition Can be substantially the same.

【0017】なお、位置検出用パターン2は、画像認識
によるチップの位置決めや位置出しのためだけでなく、
チップ上に形成される電極パッドや配線パターンの一部
を兼用するものであってもかまわない。また、位置検出
用パターン2を適用する工程としても、上述したワイヤ
ボンディング工程に限らず、例えばダイシング工程やダ
イボンディング工程、さらにはインナーリードボンディ
ング工程など、チップの位置決め等を必要とする他のパ
ッケージング工程に対しても広く適用することができ
る。
The position detecting pattern 2 is not only used for positioning and positioning the chip by image recognition,
An electrode pad formed on the chip or a part of the wiring pattern may also be used. Also, the step of applying the position detection pattern 2 is not limited to the wire bonding step described above, and other packages that require chip positioning, such as a dicing step, a die bonding step, an inner lead bonding step, etc. It can also be widely applied to the casting process.

【0018】さらにダイシング工程への適用にあたって
は、ウエハ上に構築された各集積回路チップの主面コー
ナー部に上述のごとく第1、第2のパターンからなる位
置検出用パターンを設けることで、ウエハ両端のパター
ン位置からダイシングラインを設定する場合、隣合う集
積回路チップの位置検出用パターンが近接していても、
第1のパターンに対する第2のパターンの方向性から画
像認識すべき位置検出用パターンを的確に抽出できると
いったメリットも得られる。
Further, in the application to the dicing process, by providing the position detecting pattern consisting of the first and second patterns as described above at the corners of the main surface of each integrated circuit chip built on the wafer, When setting the dicing line from the pattern position of both ends, even if the position detection patterns of adjacent integrated circuit chips are close,
There is also an advantage that the position detecting pattern to be image-recognized can be accurately extracted from the directionality of the second pattern with respect to the first pattern.

【0019】[0019]

【発明の効果】以上説明したように本発明の集積回路装
置によれば、パターン認識用光学系の認識エリアが正方
形、長方形のいずれであっても、パターン認識時におけ
る2値化画像の白黒比率を略同一とすることができるた
め、半導体製造装置メーカーの仕様に依存することな
く、パターン認識精度及び認識速度の向上を図ることが
可能となる。
As described above, according to the integrated circuit device of the present invention, whether the recognition area of the pattern recognition optical system is square or rectangular, the black-and-white ratio of the binarized image at the time of pattern recognition. Therefore, it is possible to improve the pattern recognition accuracy and the recognition speed without depending on the specifications of the semiconductor manufacturing apparatus manufacturer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係わる集積回路装置の第1実施形態を
示す要部平面図である。
FIG. 1 is a plan view of essential parts showing a first embodiment of an integrated circuit device according to the present invention.

【図2】他のパターン形態を示す図である。FIG. 2 is a diagram showing another pattern form.

【図3】本発明に係わる集積回路装置の第2実施形態を
示す要部平面図である。
FIG. 3 is a main part plan view showing a second embodiment of the integrated circuit device according to the present invention.

【符号の説明】[Explanation of symbols]

1 集積回路チップ 2 位置検出用パターン 2a 第1のパターン 2b 第2のパターン E1 〜E3 認識エリア1 integrated circuit chip 2 position detection patterns 2a first pattern 2b second pattern E 1 to E 3 recognition area

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/68 H01L 21/60 H01L 21/66 H01L 21/82 H01L 21/027 H05K 13/00 - 13/08 G06T 1/00 G06T 7/00 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/68 H01L 21/60 H01L 21/66 H01L 21/82 H01L 21/027 H05K 13/00-13 / 08 G06T 1/00 G06T 7/00

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 集積回路チップの主面側のコーナー部
に、パターン認識用光学系の認識エリアをもって画像認
識される位置検出用パターンを有する集積回路装置にお
いて、 前記位置検出用パターンは、前記認識エリアが正方形の
場合に画像認識時の2値画像の白黒比率が略同一となる
第1のパターンと、前記認識エリアが長方形の場合に前
記第1のパターンを含んだ画像認識時の2値化画像の白
黒比率が略同一となる第2のパターンとから成ることを
特徴とする集積回路装置。
1. An integrated circuit device having a position detection pattern for image recognition with a recognition area of a pattern recognition optical system in a corner portion on the main surface side of an integrated circuit chip, wherein the position detection pattern is the recognition pattern. When the area is a square, the first pattern in which the black-and-white ratio of the binary image at the time of image recognition is substantially the same, and when the recognition area is a rectangle, the binarization at the time of image recognition including the first pattern An integrated circuit device comprising: a second pattern having substantially the same black and white ratio of images.
【請求項2】 前記位置検出用パターンは、前記第1の
パターンから直角方向にそれぞれ前記第2のパターンを
配置してなることを特徴とする請求項1記載の集積回路
装置。
2. The integrated circuit device according to claim 1, wherein the pattern for position detection is formed by arranging the second pattern in a direction perpendicular to the first pattern.
JP27383695A 1995-10-23 1995-10-23 Integrated circuit device Expired - Fee Related JP3528366B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27383695A JP3528366B2 (en) 1995-10-23 1995-10-23 Integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27383695A JP3528366B2 (en) 1995-10-23 1995-10-23 Integrated circuit device

Publications (2)

Publication Number Publication Date
JPH09115987A JPH09115987A (en) 1997-05-02
JP3528366B2 true JP3528366B2 (en) 2004-05-17

Family

ID=17533230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27383695A Expired - Fee Related JP3528366B2 (en) 1995-10-23 1995-10-23 Integrated circuit device

Country Status (1)

Country Link
JP (1) JP3528366B2 (en)

Also Published As

Publication number Publication date
JPH09115987A (en) 1997-05-02

Similar Documents

Publication Publication Date Title
US6566232B1 (en) Method of fabricating semiconductor device
US6984879B2 (en) Clamp for pattern recognition
US20050001299A1 (en) Substrate for semiconductor package wire bonding method using thereof
JP3528366B2 (en) Integrated circuit device
JP2871696B2 (en) Integrated circuit device
JP2001326241A (en) Bonding pad and semiconductor chip
JPH0745649A (en) Resin-sealed semiconductor device, manufacturing method thereof, and mounting method thereof
JP2768822B2 (en) Wire bond type semiconductor device
JPH0770551B2 (en) Method for confirming die bonding position of semiconductor chip
JP3217459B2 (en) Semiconductor chip
KR19990041909A (en) Semiconductor chip
KR200302460Y1 (en) semiconductor chip with pattern for recognition of chip bonding position for stacking semiconductor chip
JP2803260B2 (en) Method for manufacturing semiconductor device
KR100384332B1 (en) Orientation detecting method of semiconductor chip for wire bonding
JP3336834B2 (en) Lead frame
JP2002373909A (en) Semiconductor circuit device and method of manufacturing the same
JPH0645514A (en) Hybrid integrated circuit
JPH065729A (en) Aligning method for printed circuit board and semiconductor element
JPH11307483A (en) Semiconductor device manufacturing method and semiconductor device
JPS5844593Y2 (en) Beam lead type semiconductor device
JPH085826Y2 (en) IC card module substrate
JPH0770856B2 (en) Position detection method for hybrid integrated circuit board
JPH0834226B2 (en) Semiconductor integrated circuit device
JPH05291345A (en) Semiconductor device
JPH0219976B2 (en)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080305

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100305

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees