[go: up one dir, main page]

JP3594771B2 - Semiconductor device mounting structure - Google Patents

Semiconductor device mounting structure Download PDF

Info

Publication number
JP3594771B2
JP3594771B2 JP19953797A JP19953797A JP3594771B2 JP 3594771 B2 JP3594771 B2 JP 3594771B2 JP 19953797 A JP19953797 A JP 19953797A JP 19953797 A JP19953797 A JP 19953797A JP 3594771 B2 JP3594771 B2 JP 3594771B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
substrate
bump
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19953797A
Other languages
Japanese (ja)
Other versions
JPH1145909A (en
Inventor
佳弘 野谷
裕之 星
隆幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19953797A priority Critical patent/JP3594771B2/en
Publication of JPH1145909A publication Critical patent/JPH1145909A/en
Application granted granted Critical
Publication of JP3594771B2 publication Critical patent/JP3594771B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の実装構造に関し、特に数ＧＨｚ以上の高周波で使用する半導体装置の実装構造に関するものである。
【０００２】
【従来の技術】
半導体素子の基板に対する実装構造には、従来から図１２に示すようなものが提供されている。図１２は、従来の高周波半導体素子をパッケージやアルミナセラミック等を用いた高周波半導体素子実装用基板等に実装した状態の構造を示す概略断面図である。
【０００３】
図１２を参照して、参照符号１は、半導体素子を示している。図示していないが、この半導体素子１の表面（素子面）２には、電界効果トランジスタ（以下、「ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｉｔｅｒ」という。）若しくはＩＣを構成するパターンおよびこれと外部との電気信号のやり取りを行うボンディングパッドが形成されている。この半導体素子１は、高周波半導体素子実装用基板（以下、「基板」という。）８上に設置されている。基板８は、たとえばアルミナセラミックスなどで構成することができる。半導体素子１は、通常、基板８上のグランド２３上にハンダ２２等を用いてダイボンディングされ、電気的には直径２５μｍ程度のＡｕ線を用いたボンディングワイヤ２１によって、基板８上に形成された信号線路９と接続される。
【０００４】
信号線路９のうち、特に高周波信号が伝送される信号線路は、通常、基板８の底面をグランド面とするマイクロストリップ型の高周波伝送線路となっており、基板８の誘電率、厚み、信号線路９の幅などを適当な値にして所望の特性インピーダンスになるように設定されている。また、半導体素子がＩＣの場合にも、ＩＣパターン内の高周波信号が伝送される信号線路は、半導体素子の底面をグランド面とし、半導体素子が形成される基板の誘電率、厚み、信号線路の幅などを適当な値にして所望の特性インピーダンスになるように設定される。
【０００５】
ところで、このような半導体素子の実装構造では、ミリ波帯などのさらなる高周波領域において、ボンディングワイヤ２１のインダクタンス成分が抵抗成分としてはたらくようになり、伝送信号の損失が増加する。また、ボンディングワイヤ２１部分のインピーダンスが制御できないため、この部分でインピーダンス不整合による反射損失が増加する。かかる不都合を回避するため、従来では、図１３に示すような半導体素子の実装構造が提供されている。図１３は、基板８と半導体素子１の電気的な接続にボンディングワイヤを使用しないフリップチップ実装構造を示す概略断面図である。
【０００６】
図１３を参照して、ミリ波帯などのさらなる高周波で使用する半導体素子を実装する場合、このようなフリップチップ実装構造を採用すると、当該構造ではボンディングワイヤを使用しないので、高周波特性を劣化させないという利点がある。このため、当該フリップチップ実装構造は、一部の半導体素子に実際に適用されている。
【０００７】
このフリップチップ実装構造について具体的に説明すると、半導体素子１は、素子面２を裏返しにして、すなわちフェイスダウンの状態にして基板８上に設置されている。半導体素子１の素子面２上のボンディングパッド上には、高さ数十μｍのバンプ５が形成されている。このバンプ５は、たとえばメッキ法等により形成することができ、その材料としては、Ａｕ等を採用することができる。そして、このバンプ５を介して半導体素子１と基板８上の信号線路９とが接続されている。両者の接続は、バンプ５と信号線路９を位置合わせし、２００〜３００度程度に加熱しながら、半導体素子１の裏面３側から押圧して熱圧着する。また、押圧しながら超音波の振動を併用して接続する場合もある。バンプ５と信号線路９との位置合わせは、市販のフリップチップ用ボンディング装置を用いれば±１０μｍ以内の精度に仕上げることができる。
【０００８】
図１３においては、バンプ５はＡｕで構成され、基板８へは熱圧着若しくは超音波を併用した熱圧着によって接続したが、ボンディングパッド上に形成されたバンプをハンダ材で構成し、上記と同様、バンプ５と信号線路９とを位置合わせして加熱し、ハンダを溶かしてハンダ付けにより接続することもできる。
【０００９】
【発明が解決しようとする課題】
図１３に示した半導体素子の実装構造では、上述したように、ボンディングワイヤを使用しないため、高周波特性を劣化させないという利点があるが、次のような問題点があった。
【００１０】
図１３に示した実装構造では、半導体素子１の裏面３が上となり、半導体基板８が中空状態となって基板８から発生する熱を放熱させにくいという問題があった。特に、高放熱性が要求される高出力素子を採用する場合には、問題は深刻である。
【００１１】
また、半導体素子としてＩＣを採用した場合には、グランド面である半導体素子１の裏面３側が上になるので、基板８のグランド面２３と接続されなくなる。つまり、グランドが浮いた状態となり、上述のマイクロストリップ型のような高周波伝送線路が形成できないという問題があった。
【００１２】
本発明は、かかる背景のもとになされたものであり、高周波伝送が可能でありかつ放熱性に優れた半導体装置の実装構造を提供することを目的とするものである。
【００１３】
【課題を解決するための手段】
本発明（請求項１）に係る半導体装置の実装構造は、形成された半導体素子を含む半導体装置が半導体実装用基板上に配置された半導体装置の実装構造において、半導体装置の表面側に半導体素子が形成されると共に、裏面側にグランド電位面が形成され、且つリード線およびグランド電位層を含む基板配線が半導体実装用基板上に形成されており、上記半導体素子の素子配線と半導体装置の裏面側に形成されたバンプとが、半導体装置の表面側と裏面側とを連通するバイアホールを介して電気的に接続されていると共に、上記基板配線のリード線に電気的に接続された状態で半導体実装用基板に凹部が形成されており、上記凹部と上記バンプとが係合することにより、上記素子配線と上記リード線とが電気的に接続され且つ上記グランド電位面とグランド電位層とが電気的に接続されており、上記半導体素子の素子配線とバンプとを接続するバイアホールの周囲に、半導体装置の表面側と裏面側とを連通して半導体素子とグランド電位層とを接続する複数のグランド電位バイアホールが複数形成されていることを特徴とするものである。
【００１４】
本発明（請求項２）に係る半導体装置の実装構造は、形成された半導体素子を含む半導体装置が半導体実装用基板上に配置された半導体装置の実装構造において、半導体装置の表面側に半導体素子が形成されると共に、裏面側にグランド電位面が形成され、且つリード線およびグランド電位層を含む基板配線が半導体実装用基板上に形成されており、上記半導体素子の素子配線と半導体装置の裏面とが、半導体装置の表面側と裏面側とを連通するバイアホールを介して電気的に接続され且つ当該バイアホールに電気的に接続された状態で半導体装置の裏面に凹部が形成されていると共に、半導体実装用基板のリード線に電気的に接続した状態で当該半導体実装用基板上にバンプが形成されており、上記凹部と上記バンプとが係合することにより、上記素子配線と上記リード線とが電気的に接続され且つ上記グランド電位面とグランド電位層とが電気的に接続されており、上記半導体素子の素子配線とバンプとを接続するバイアホールの周囲に、半導体装置の表面側と裏面側とを連通して半導体素子とグランド電位層とを接続する複数のグランド電位バイアホールが複数形成されていることを特徴とするものである。
【００１５】
本発明（請求項３）に係る半導体装置の実装構造は、請求項１または２記載の半導体装置の実装構造において、上記バンプと上記凹部との間には、導電性樹脂接着剤が介在していることを特徴とするものである。
【００１６】
本発明（請求項４）に係る半導体装置の実装構造は、請求項１または２記載の半導体装置の実装構造において、上記バンプと上記凹部との間には、ハンダ材が介在していることを特徴とするものである。
【００１７】
本発明（請求項５）に係る半導体装置の実装構造は、請求項１ないし４のいずれかに記載の半導体装置の実装構造において、半導体装置の裏面側に設けた位置合わせ用係合部と、半導体実装用基板側に設けた位置合わせ用被係合部とが係合していることを特徴とするものである。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置の実装構造を示す図である。本実施の形態に係る実装構造は、同図に示す構造であって、半導体装置１０１が、バンプ１０５を介して半導体装置実装用基板（以下、「基板」という。）１０８上に実装されている。
【００２０】
本実施の形態の特徴とするところは、
▲１▼ 半導体装置１０１の表面１０２側が外側、すなわち基板１０８と離反する側に向くように配置されている点、
▲２▼ 半導体装置１０１の裏面１０３側に形成されたグランド電位面（以下、グランド面という。）１０６が、基板１０８のグランド１１０と電気的に接続されている点、および
▲３▼ 上記バンプ１０５は、基板１０８に設けた凹部１１１と係合している点である。以下、さらに詳しく説明する。
【００２１】
基板１０８は、たとえばアルミナセラミック等を用いて構成されている。基板１０８の上面には、基板配線が施されており、この基板配線には、信号路線（リード線）１０９および上記グランド１１０が含まれている。
【００２２】
凹部１１１は、所定の位置、本実施の形態ではグランド１１０の近傍に形成されている。また、本実施の形態では、凹部１１１の形状は、略半球状に形成されているが、他の形状でも良い。凹部１１１は、信号線路１０９および基板１０８の一部を切り欠いた状態で形成されたのち、メタライズが行われる。これにより、当該凹部１１１と信号線路１０９とは連続した構造となっている。
【００２３】
この凹部１１１の直径は、後述するバンプ１０５の大きさよりも数十μｍ程度大きくなるように設定されている。凹部１１１は、基板１０８の製造時における基板１０８の穴あけ工程、すなわち、焼結前のいわゆるグリーンシート段階で針を用いて穴あけ作業を行う際に同時に行うことができる。具体的に説明すると、先端がＵ字型の針を用いて、基板１０８の信号線路１０９が形成される部位に所要の深さまでくぼみを形成する。そして、その後焼結することにより、凹部１１１を形成することができる。このとき、焼結後の収縮率を計算に入れたうえで、凹部１１１の直径がバンプ１０５より数十μｍ大きくなるように、上記くぼみを形成する。
【００２４】
次に、図２は、半導体装置１０１の構造を示す模式図である。同図を参照して、半導体装置１０１は、たとえば表面１０２側に半導体素子としてのＩＣパターンが形成されている。このため、半導体装置１０１の作動時には、この表面１０２側から発熱が起こる。また、半導体装置１０１の裏面１０３側には、当該半導体装置１０１のグランド電極としてのグランド面１０６が形成されている。さらに、半導体装置１０１の表面１０２と裏面１０３とを連通するように、バイアホール１０４が形成されている。バイアホール１０４の下端側、すなわち半導体装置１０１の裏面１０３側端部には、バンプ１０５が形成されている。
【００２５】
バイアホール１０４は、直径６０μｍ程度の真直な穴により構成することができる。このバイアホール１０４は、たとえば塩素系のガスを用いてエッチング処理を施すことにより形成することができる。バイアホール１０４の内部壁面には、Ａｕ等をメッキ法等によりメッキすることができる。また、導電性の物質で埋めることもできる。
【００２６】
バンプ１０５は、Ａｕ等をメッキ法等により形成したものである。バンプ１０５の大きさは、３０μｍ〜１００μｍ程度の高さとなるように形成することができる。また、図３は、図２におけるＡ−矢視図であるが、図２および図３に示すように、バンプ１０５は、アイソレーション１０７によってグランド面１０６と電気的に絶縁されている。
【００２７】
グランド面１０６は、電極層からなり、バンプ１０５と同様にメッキ法等により形成されている。
【００２８】
半導体装置１０１を以上のような構造にすることにより、半導体装置１０１の表面１０２側に形成された半導体素子の素子配線と、裏面１０３側に形成されたバンプ１０５とを電気的に接続して、両者間において電気信号を導通させることができる。
【００２９】
そして、図１に示すように、バンプ１０５と凹部１１１とを係合させて当該実装構造が構成されている。これにより、半導体素子の素子配線と基板１０８の信号線路２９とが接続されると共に、半導体装置１０１のグランド面１０６と基板１０８のグランド１１０とが接続される。つまり、半導体装置１０１のフリップチップ型実装構造を実現すると同時にマイクロストリップ型の伝送線路を形成することができる。
【００３０】
ところで、実装作業は、たとえば次のような工程で進めることができる。
まず、半導体装置１０１の表面１０２を上側にして、裏面１０３側に形成されたバンプ１０５と基板１０８の信号線路１０９とを位置合わせすると共に、半導体装置１０１のグランド面１０６と基板１０８のグランド１１０とを位置合わせする。そして、これらの電気的接続は、２００℃〜３００℃程度に加熱しながら半導体装置１０１を基板１０８側へ押圧して熱圧着する。また、グランド面１０６の接続は通常のダイボンディング同様にＡｕＳｎハンダなどを用いて接続しても良い。このとき、半導体装置１０１を押圧しながら超音波による振動を加えても良い。なお、本実施の形態では、バンプ１０５を半導体装置１０１の裏面１０３側に形成したが、基板８の信号線路１０９上に形成することもできる。
【００３１】
本実施の形態によれば、次のような作用効果を奏する。
半導体装置１０１の表面１０２側が外向きとなるように配置されるので、半導体素子から発せられる熱を外部へ放熱することができる。また、半導体装置１０１のグランド面１０６と基板１０８のグランド１１０とが接続されているから、半導体素子から生じた熱は、半導体装置１０１自身を介して基板１０８側へも伝導し放熱することができる。つまり、半導体素子から生じた熱を効果的に放熱することができるという効果を奏する。
【００３２】
また、半導体装置１０１の素子配線と基板１０８の信号線路１０９とをワイヤボンディングにより接続する構造ではなく、バイアホール１０４およびバンプ１０５を介して接続していると共に、半導体装置１０１のグランド面１０６と基板１０８のグランド１１０とが接続された、いわゆるマイクロストリップ型の伝送線路を構成している。これにより、高周波領域においても損失を抑えることができるという効果を奏する。
【００３３】
さらに、半導体装置１０１側に形成されたバンプ１０５と基板１０８に形成された凹部１１１とが係合しているので、半導体装置１０１を基板１０８上に配置する際に、半導体装置１０１を簡単にしかも精度良く位置決めすることができるという効果を奏する。
【００３４】
実施の形態２．
次に、本発明の実施の形態２について説明する。
図４は、本発明の実施の形態２に係る半導体装置の実装構造を示す図である。同図を参照して、本実施の形態が実施の形態１と異なる点は、
▲１▼ 半導体装置１０１と基板１０８を電気的に接続するためのバンプ１０５が基板１０８側に形成されている点、および
▲２▼ このバンプ１０５と係合する凹部１１２が半導体装置１０１側に形成されている点である。なお、その他の構成については、実施の形態１と同様であるので、図４において、図１ないし図３で示したのと同様の参照符号を付してその詳しい説明を省略する。
【００３５】
凹部１１２は、半導体装置１０１のバイアホール１０４に連通した状態で形成されている。凹部１１２は、略半球状をしており、その直径は、バンプ１０５の直径よりも数十μｍ程度大きく設定されている。この凹部１１２の位置は、バンプ１０５がボンディングされる位置に対応させてある。
【００３６】
凹部１１２は、たとえば次のようにして形成することができる。
まず、塩素系ガス等を用いたエッチング処理により、半導体装置１０１の表面１０２側と裏面１０３側とを連通するバイアホール１０４を形成する。バイアホール１０４の直径は、たとえば６０μｍ程度に設定することができる。次に、半導体装置１０１の裏面１０３にレジストパターニングを行い、酸溶液により異方性のエッチングを行うことによってくぼみを形成する。このくぼみの大きさをエッチング処理を制御して所要の大きさに設定し、これにより凹部１１２を形成することができる。このように形成されたバイアホール１０４と凹部１１２の内部壁面に、たとえばＡｕ等をメッキ法等によりメッキする。これにより、半導体装置１０１の表面１０２側に形成された半導体素子の素子配線と、裏面１０３側に形成されたバンプ１０５とが電気的に接続され、両者間において電気信号を導通させることができる。
【００３７】
本実施の形態によれば、実施の形態１と同様の作用効果を奏する。すなわち、半導体装置１０１の表面１０２側が外向きとなるように配置されるので、半導体素子から発せられる熱を外部へ放熱することができる。また、半導体装置１０１のグランド面１０６と基板１０８のグランド１１０とが接続されているから、半導体素子から生じた熱は、半導体装置１０１自身を介して基板１０８側へも伝導し放熱することができる。つまり、半導体素子から生じた熱を効果的に放熱することができるという効果を奏する。
【００３８】
また、半導体装置１０１の素子配線と基板１０８の信号線路１０９とをワイヤボンディングにより接続する構造ではなく、バイアホール１０４およびバンプ１０５を介して接続していると共に、半導体装置１０１のグランド面１０６と基板１０８のグランド１１０とが接続された、いわゆるマイクロストリップ型の伝送線路を構成している。これにより、高周波領域においても損失を抑えることができるという効果を奏する。
【００３９】
さらに、基板１０８側に形成されたバンプ１０５と半導体装置１０１側に形成された凹部１１２とが係合しているので、半導体装置１０１を基板１０８上に配置する際に、半導体装置１０１を簡単にしかも精度良く位置決めすることができるという効果を奏する。
【００４０】
実施の形態３．
次に、本発明の実施の形態３について説明する。
図５は、本発明の実施の形態３に係る半導体装置の実装構造の要部を示す拡大図である。
同図を参照して、本実施の形態が実施の形態１と異なる点は、バンプ１０５と凹部１１１との間に、導電性樹脂接着材１１３を介在させた点である。なお、その他の構成については、実施の形態１と同様であるので、図５において、図１ないし図３で示したのと同様の参照符号を付してその詳しい説明を省略する。
【００４１】
導電性樹脂接着材１１３は、たとえばエポキシ樹脂等にＡｇなどのフィラー材を添加したものを採用することができる。導電性接着樹脂材１１３は、バンプ１０５の上に予め形成しておくことができる。導電性接着樹脂材１１３は、スクリーン印刷法やポッティング法などを用いて容易に形成することができる。
【００４２】
本実施の形態では、次のようにして半導体装置１０１を実装する。
基板１０８に半導体装置１０１を位置合わせする。その後、１００℃〜２００℃に加熱して数時間ベークする。これにより、導電性樹脂接着材１１３が固化し、半導体装置１０１と基板１０８とが強固に結合され実装が完了する。またグランド面１０６も前記導電性樹脂接着剤１１３と同種の導電性樹脂接着剤をグランド１１０上に塗布しておき、バンプ接続時と同時にボンディング及びベークを行い接続を行う。
【００４３】
本実施の形態によれば、実施の形態１と同様の作用効果を奏する。加えて、本実施の形態では、バンプ１０５と凹部１１１との間に導電性樹脂接着材１１３が介在しているので、バンプ１０５と凹部１１１との間の結合、すなわち半導体装置１０１と基板１０８との間の機械的結合を強固なものにすることができるという効果を奏する。また、半導体装置１０１を実装する際に、半導体装置１０１を基板１０８に仮止めすることができる。これにより、実装する際に、半導体装置１０１を押圧する必要が無く、実装作業が容易になる。しかも、押圧による半導体装置１０１の損傷を確実に防止することができるという効果を奏する。
【００４４】
また、本実施の形態では、位置合わせのための凹部１１１が基板１０８に設けられているが、凹部１１１を形成しなくても、同様の効果が得られる。さらに、導電性樹脂接着材１１３としては、Ｓｉ系樹脂、ポリイミド樹脂などにＡｕ、Ｃｕなどのフィラー材を混ぜたものを採用することもできる。
【００４５】
実施の形態４．
次に、本発明の実施の形態４について説明する。
図６は、本発明の実施の形態４に係る半導体装置の実装構造の要部を示す拡大図である。
同図を参照して、本実施の形態が実施の形態２（図４参照）と異なる点は、バンプ１０５と凹部１１２との間に、導電性樹脂接着材１１３を介在させた点である。なお、その他の構成については、実施の形態２と同様であるので、図６において、図４で示したのと同様の参照符号を付してその説明を省略する。
【００４６】
導電性樹脂接着材１１３は、実施の形態３で示したのと同様に、たとえばエポキシ樹脂等にＡｇなどのフィラー材を添加したものを採用することができる。導電性接着樹脂材１１３は、ポッティング法等を用いて容易に形成することができ、バンプ１０５の上に予め形成しておく。
【００４７】
半導体装置１０１の実装作業は、実施の形態３と同様に、まず、基板１０８に対して半導体装置１０１を位置合わせする。その後、１００℃〜２００℃に加熱して数時間ベークする。これにより、導電性樹脂接着材１１３が固化し、半導体装置１０１と基板１０８とが強固に結合され実装が完了する。またグランド面１０６も前記導電性樹脂接着剤１１３と同種の導電性樹脂接着剤をグランド１１０上に塗布しておきバンプ接続と同時にボンディング及びベークを行い接続を行う。
【００４８】
本実施の形態によれば、実施の形態２と同様の作用効果を奏する。加えて、バンプ１０５と凹部１１２との間に導電性樹脂接着材１１３が介在しているので、バンプ１０５と凹部１１２との間の結合、すなわち半導体装置１０１と基板１０８との間の機械的結合を強固なものにすることができるという効果を奏する。また、半導体装置１０１を実装する際に、半導体装置１０１を押圧する必要が無く、実装作業が容易になる。しかも、押圧による半導体装置１０１の損傷を確実に防止することができるという効果を奏する。
【００４９】
また、本実施の形態では、位置合わせのための凹部１１２が基板１０８に設けられているが、凹部１１２を形成しなくても、同様の効果が得られる。さらに、導電性樹脂接着材１１３としては、Ｓｉ系樹脂、ポリイミド樹脂などにＡｕ、Ｃｕなどのフィラー材を混ぜたものを採用することもできる。
【００５０】
実施の形態５．
次に、本発明の実施の形態５について説明する。
図７は、本発明の実施の形態５に係る半導体装置の実装構造の要部を示す拡大図である。
同図を参照して、本実施の形態が実施の形態３（図５参照）と異なる点は、実施の形態３では、バンプ１０５と凹部１１１との間に、導電性樹脂接着材１１３を介在させているのに対して、本実施の形態では、ハンダ材１１４をバンプ１０５と凹部１１１との間に介在させている点である。なお、その他の構成については、実施の形態３と同様であるので、図７において、図５で示したのと同様の参照符号を付してその説明を省略する。
【００５１】
ハンダ材１１４としては、たとえばＰｂＳｎ等を用いることができる。ハンダ材１１４は、バンプ１０５の上に予め形成しておくことができる。このハンダ材１１４は、たとえばメッキ法等を用いて容易に形成することができる。
【００５２】
本実施の形態では、次のようにして半導体装置１０１を実装する。
基板８に対して半導体装置１０１を位置合わせする。そして、形成したハンダ材１１４の融点よりも高温に加熱し、その後、冷却することによりハンダ材１１４を固化させる。これにより、半導体装置１０１と基板１０８とが強固に結合され実装が完了する。
【００５３】
本実施の形態によれば、実施の形態３と同様の作用効果を奏する。すなわち、本実施の形態では、バンプ１０５と凹部１１１との間にハンダ材１１４が介在しているので、バンプ１０５と凹部１１１との間の結合、すなわち半導体装置１０１と基板１０８との間の機械的結合を強固なものにすることができるという効果を奏する。また、半導体装置１０１と基板１０８との電気的結合をも強固なものにすることができるという効果を奏する。しかも、押圧による半導体装置１０１の損傷を確実に防止することができるという効果を奏する。
【００５４】
また、本実施の形態では、位置合わせのための凹部１１１が基板１０８に設けられているが、凹部１１１を形成しなくても、同様の効果が得られる。さらに、ハンダ材１１４は、ハンダペースト材をスクリーン印刷法により形成することもできる。加えて、ハンダ材１４としては、ＡｕＳｎ、ＡｕＧｅ等を採用することもできる。
【００５５】
実施の形態６．
次に、本発明の実施の形態６について説明する。
図８は、本発明の実施の形態６に係る半導体装置の実装構造の要部を示す拡大図である。
同図を参照して、本実施の形態が実施の形態４（図６参照）と異なる点は、実施の形態４では、バンプ１０５と凹部１１２との間に、導電性樹脂接着材１１３を介在させているのに対して、本実施の形態では、ハンダ材１１４をバンプ１０５と凹部１１２との間に介在させている点である。なお、その他の構成については、実施の形態４と同様であるので、図８において、図６で示したのと同様の参照符号を付してその説明を省略する。
【００５６】
ハンダ材１１４としては、実施の形態５と同様に、たとえばＰｂＳｎ等を用いることができる。ハンダ材１１４は、バンプ１０５の上に予め形成しておくことができ、このハンダ材１１４は、たとえばメッキ法等を用いて容易に形成することができる。
【００５７】
本実施の形態においても、実施の形態５と同様に、次のようにして半導体装置１０１を実装することができる。
【００５８】
すなわち、まず、基板８に対して半導体装置１０１を位置合わせし、ハンダ材１１４の融点よりも高温に加熱し、その後、冷却する。これにより、ハンダ材１１４を固化させて、半導体装置１０１と基板１０８とを強固に結合することができる。
【００５９】
本実施の形態によれば、実施の形態５と同様の作用効果を奏する。すなわち、バンプ１０５と凹部１１２との間にハンダ材１１４が介在しているので、バンプ１０５と凹部１１２との間の結合、すなわち半導体装置１０１と基板１０８との間の機械的結合を強固なものにすることができるという効果を奏する。また、半導体装置１０１と基板１０８との電気的結合をも強固なものにすることができるという効果を奏する。しかも、押圧による半導体装置１０１の損傷を確実に防止することができるという効果を奏する。
【００６０】
また、本実施の形態では、位置合わせのための凹部１１２が基板１０８に設けられているが、凹部１１２を形成しなくても、同様の効果が得られる。さらに、ハンダ材１１４は、ハンダペースト材をスクリーン印刷法により形成することもできる。加えて、ハンダ材１１４としては、ＡｕＳｎ、ＡｕＧｅ等を採用することもできる。
【００６１】
各実施の形態についての変形例．
以下、上記実施の形態１ないし６についての変形例について説明する。
図９は、第１の変形例に係る半導体装置１０１の底面図であり、半導体装置１０１を裏面側から見た図である。
本変形例の特徴とするところは、半導体装置１０１側に位置決め用の係合部１１５を設けた点である。係合部１１５は、半導体装置１０１の裏面１０３側に設けられており、半導体装置１０１を実装する際の位置合わせに用いる。係合部１１５としては、たとえば円柱状の突起を形成することができる。
【００６２】
図示していないが、基板１０８側には、上記係合部１１５と係合する被係合部が設けられている。被係合部としては、係合部１１５として突起を採用した場合には、これと嵌合する嵌合凹部を採用することができる。
【００６３】
本変形例によれば、上記実施の形態１ないし６のいずれかと同様の作用効果を奏する。加えて、本変形例では、係合部と被係合部との係合により、半導体装置１０１と基板１０８との位置決め精度をさらに向上させることができる。その結果、半導体装置１０１の精密な実装が可能になるという効果を奏する。
【００６４】
なお、係合部１１５およびこれと係合する被係合部の形状は、円柱状の突起および嵌合凹部に限らず、他の形状を採用することができる。要するに、係合部と被係合部とが係合することにより、半導体装置１０１の位置決めをすることができるものであれば良い。従って、本変形例では、半導体装置１０１側に突起を形成し、基板１０８側に嵌合凹部を形成する態様を示したが、半導体装置１０１側に嵌合凹部を形成し、基板１０８側に突起を形成する態様としても良い。
【００６５】
次に、第２の変形例について説明する。図１０は、第２の変形例に係る半導体装置１０１の構造を示す要部拡大図であって、実施の形態１で示した半導体装置１０１（図２参照）に対して変形を施した態様を示している。
【００６６】
本変形例の特徴とするところは、半導体装置１０１の表面１０２側に形成された半導体素子の素子配線（図示せず）とバンプ１０５とを接続するバイアホール１０４の周囲に、半導体装置１０４の表面１０２側と裏面１０３側とを連通した状態でグランド電位バイアホール１１７が複数形成されている点である。つまり、このグランド電位バイアホール１１７によって、半導体素子とグランド面１０６とが電気的に接続されている。グランド電位バイアホール１１７は、バイアホール１０４を取り囲むように対称に配置することができる。
【００６７】
グランド電位バイアホール１１７の形成方法としては、バイアホール１０４を形成するときと同様に、塩素系のガス等を用いてエッチング処理し、半導体装置１０１の表面１０２側と裏面１０３側とを貫通する穴を形成する。この穴は、バイアホール１０４に平行に形成し、穴の直径は、たとえば６０μｍ程度に設定することができる。また、当該エッチング処理により形成した穴の内部壁面には、Ａｕ等をメッキ法等によりメッキすることができる。これにより、グランド電位バイアホール１１７が形成される。
【００６８】
本変形例によれば、上記第１ないし実施の形態６のいずれかと同様の作用効果を奏する。加えて、バイアホール１０４の周囲に複数のグランド電位バイアホール１１７が形成されるから、高周波信号を伝送するバイアホール１０４が、グランド電位バイアホール１１７によって疑似的な同軸線路型高周波伝送線路となる。従って、高周波信号の損失を極力低減することができるという効果を奏する。
【００６９】
以上の各実施の形態および変形例の説明においては、半導体装置１０１は、唯一つのみ採用したが、本発明は、図１１に示すような半導体装置の多層構造にも適用することができる。図１１では、半導体装置１２４の上に半導体装置１２５が積層状態で配置されている。半導体装置１２４は、上述した各実装構造を採用して基板１０８に実装することができる。また、半導体装置１２５は、半導体装置１２４に対して、上述した各実装構造を採用して実装することができる。
【００７０】
このように半導体装置１２４，１２５を多層化することにより、半導体装置全体としての高性能化を図ることができる。
【００７１】
【発明の効果】
請求項１に係る発明によれば、素子面が形成された表面側が外向きとなるように半導体装置が半導体実装用基板上に配置されるので、半導体素子から発せられる熱を外部へ放熱することができる。また、半導体装置のグランド電位面と半導体実装用基板のグランド電位層とが接続されているから、半導体素子から生じた熱は、半導体装置を介して半導体実装用基板側へも伝導し放熱することができる。
【００７２】
このように、本請求項に係る発明では、半導体素子から生じた熱を効果的に放熱することができるという効果を奏する。
【００７３】
また、半導体装置の素子配線と半導体実装用基板のリード線とをワイヤボンディングにより接続する構造ではなくバイアホールおよびバンプを解して接続していると共に、半導体装置のグランド電位面と半導体実装用基板のグランド電位層とが接続されるので、たとえば半導体素子がＩＣチップの場合に、いわゆるマイクロストリップ型の伝送線路を構成することができる。これにより、高周波領域においても損失を抑えることができるという効果を奏する。
【００７４】
さらに、半導体装置側に形成されたバンプと半導体実装用基板に形成された凹部とが係合しているので、半導体装置を半導体実装用基板上に配置する際に、半導体装置を簡単にしかも精度良く位置決めすることができるという効果を奏する。
また、グランド電位バイアホールが、半導体素子の素子配線とバンプとを接続するバイアホール（信号伝送用バイアホール）の周囲に形成されるので、信号伝送用バイアホール部分が擬似的な同軸線路型伝送線路となる。これにより、高周波信号の伝送損失を一層抑えることができるという効果を奏する。
【００７５】
請求項２に係る発明によれば、素子面が形成された表面側が外向きになるように半導体装置が半導体実装用基板上に配置されるので、半導体素子から発せられる熱を外部へ放熱することができる。また、半導体装置のグランド電位面と半導体実装用基板のグランド電位層とが接続されているから、半導体素子から生じた熱は、半導体装置を介して半導体実装用基板側へも伝導し放熱することができる。
【００７６】
このように、本請求項に係る発明では、半導体素子から生じた熱を効果的に放熱することができるという効果を奏する。
【００７７】
また、半導体装置の素子配線と半導体実装用基板のリード線とをワイヤボンディングにより接続する構造ではなくバイアホールおよびバンプを介して接続していると共に、半導体装置のグランド電位面と半導体実装用基板のグランド電位層とが接続されるので、たとえば半導体素子がＩＣチップの場合に、いわゆるマイクロストリップ型の伝送線路を構成することができる。これにより、高周波領域においても損失を抑えることができるという効果を奏する。
【００７８】
さらに、半導体装置側に形成された凹部と半導体実装用基板に形成されたバンプとが係合しているので、半導体装置を半導体実装用基板上に配置する際に、半導体装置を簡単にしかも精度良く位置決めすることができるという効果を奏する。
また、グランド電位バイアホールが、半導体素子の素子配線とバンプとを接続するバイアホール（信号伝送用バイアホール）の周囲に形成されるので、信号伝送用バイアホール部分が擬似的な同軸線路型伝送線路となる。これにより、高周波信号の伝送損失を一層抑えることができるという効果を奏する。
【００７９】
請求項３に係る発明によれば、請求項１または２に係る発明と同様の作用効果を奏する。加えて、本請求項に係る発明では、バンプと凹部との間に導電性樹脂接着剤が介在しているので、バンプと凹部との間の結合、すなわち半導体装置と半導体実装用基板との間の機械的結合を強固なものにすることができるという効果を奏する。
【００８０】
請求項４に係る発明によれば、請求項１または２に係る発明と同様の作用効果を奏する。加えて、本請求項に係る発明では、バンプと凹部との間にハンダ材が介在しているので、バンプと凹部との間の結合、すなわち半導体装置と半導体実装用基板との間の機械的結合を強固なものにすることができると共に、電気的結合をも強固なものにすることができるという効果を奏する。
【００８１】
請求項５に係る発明によれば、請求項１ないし４のいずれかに係る発明と同様の作用効果を奏する。加えて，本請求項に係る発明では、係合部と被係合部との係合により、半導体装置と半導体実装用基板との位置決め精度をさらに向上させることができ、その結果、半導体装置の精密な実装が可能になるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の実装構造を示す図である。
【図２】本発明の実施の形態１に係る半導体装置の実装構造に採用される半導体装置の模式図である。
【図３】本発明の実施の形態１に係る半導体装置の実装構造に採用される半導体装置を裏面側から見た図である。
【図４】本発明の実施の形態２に係る半導体装置の実装構造を示す図である。
【図５】本発明の実施の形態３に係る半導体装置の実装構造を示す要部拡大図である。
【図６】本発明の実施の形態４に係る半導体装置の実装構造を示す要部拡大図である。
【図７】本発明の実施の形態５に係る半導体装置の実装構造を示す要部拡大図である。
【図８】本発明の実施の形態６に係る半導体装置の実装構造を示す要部拡大図である。
【図９】本発明の各実施の形態に適用できる第１の変形例を示す図であり、半導体装置を裏面側から見た図である。
【図１０】本発明の各実施の形態に適用できる第２の変形例を示す図であり、半導体装置の要部拡大図である。
【図１１】本発明のその他の実施態様を示す半導体装置の実装構造を示す図である。
【図１２】従来の高周波半導体素子を実装した状態の構造を示す概略断面図である。
【図１３】従来の高周波半導体素子をフリップチップ実装構造により実装した状態を示す概略断面図である。
【符号の説明】
１０１ 装置、１０２ 表面、１０３ 裏面、１０４ バイアホール、
１０５ バンプ、１０６ グランド面（グランド電位面）、１０８ 基板、
１０９ 信号線路、１１０ グランド（グランド電位層）、１１１ 凹部、
１１２ 凹部、１１３ 導電性樹脂接着材、１１４ ハンダ材、１１５ 突起、
１１７ グランド電位バイアホール、１２４ 装置、１２５ 装置。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a mounting structure of a semiconductor device, and more particularly to a mounting structure of a semiconductor device used at a high frequency of several GHz or more.
[0002]
[Prior art]
As a mounting structure of a semiconductor element on a substrate, a mounting structure as shown in FIG. 12 has been conventionally provided. FIG. 12 is a schematic sectional view showing a structure in which a conventional high-frequency semiconductor element is mounted on a high-frequency semiconductor element mounting substrate or the like using a package, alumina ceramic, or the like.
[0003]
Referring to FIG. 12, reference numeral 1 indicates a semiconductor element. Although not shown, the surface (element surface) 2 of the semiconductor element 1 has a pattern forming a field effect transistor (hereinafter, referred to as “FET: Field Effect Transistor”) or an IC and an electric signal between the pattern and the outside. Bonding pads for exchanging data are formed. The semiconductor element 1 is installed on a high-frequency semiconductor element mounting substrate (hereinafter, referred to as “substrate”) 8. The substrate 8 can be made of, for example, alumina ceramics. The semiconductor element 1 is usually die-bonded on a ground 23 on the substrate 8 using solder 22 or the like, and is formed on the substrate 8 by bonding wires 21 using an Au wire having a diameter of about 25 μm. Connected to signal line 9.
[0004]
Of the signal lines 9, a signal line through which a high-frequency signal is transmitted is usually a microstrip-type high-frequency transmission line having the bottom surface of the substrate 8 as a ground surface. The width of 9 is set to an appropriate value so as to obtain a desired characteristic impedance. Further, even when the semiconductor element is an IC, the signal line for transmitting a high-frequency signal in the IC pattern has a bottom surface of the semiconductor element as a ground plane, a dielectric constant and a thickness of a substrate on which the semiconductor element is formed, and a signal line. The width and the like are set to appropriate values so as to obtain a desired characteristic impedance.
[0005]
By the way, in such a semiconductor element mounting structure, in a further high frequency region such as a millimeter wave band, the inductance component of the bonding wire 21 acts as a resistance component, and the loss of a transmission signal increases. Also, since the impedance of the bonding wire 21 cannot be controlled, reflection loss due to impedance mismatching increases at this portion. In order to avoid such inconvenience, a mounting structure of a semiconductor device as shown in FIG. 13 is conventionally provided. FIG. 13 is a schematic cross-sectional view showing a flip-chip mounting structure in which a bonding wire is not used for electrical connection between the substrate 8 and the semiconductor element 1.
[0006]
Referring to FIG. 13, when a semiconductor element used at a further high frequency such as a millimeter wave band is mounted, if such a flip-chip mounting structure is employed, the bonding wire is not used in the structure, so that high-frequency characteristics are not deteriorated. There is an advantage. For this reason, the flip-chip mounting structure is actually applied to some semiconductor devices.
[0007]
Describing this flip-chip mounting structure specifically, the semiconductor element 1 is mounted on the substrate 8 with the element surface 2 turned upside down, that is, face down. On the bonding pad on the element surface 2 of the semiconductor element 1, a bump 5 having a height of several tens of μm is formed. The bumps 5 can be formed by, for example, a plating method or the like, and Au or the like can be used as a material thereof. The semiconductor element 1 and the signal line 9 on the substrate 8 are connected via the bumps 5. To connect the two, the bumps 5 and the signal lines 9 are aligned and pressed from the back surface 3 side of the semiconductor element 1 while being heated to about 200 to 300 ° C. to perform thermocompression bonding. Also, there is a case where the connection is made by using the vibration of the ultrasonic wave while pressing. The alignment between the bump 5 and the signal line 9 can be finished to within ± 10 μm by using a commercially available flip chip bonding apparatus.
[0008]
In FIG. 13, the bumps 5 are made of Au and connected to the substrate 8 by thermocompression bonding or thermocompression using ultrasonic waves. However, the bumps formed on the bonding pads are made of solder material, and Alternatively, the bumps 5 and the signal lines 9 may be aligned and heated to melt the solder and connect them by soldering.
[0009]
[Problems to be solved by the invention]
As described above, the mounting structure of the semiconductor element shown in FIG. 13 does not use a bonding wire, and thus has the advantage of not deteriorating high-frequency characteristics. However, it has the following problems.
[0010]
The mounting structure shown in FIG. 13 has a problem that the back surface 3 of the semiconductor element 1 faces upward, the semiconductor substrate 8 becomes hollow, and it is difficult to radiate heat generated from the substrate 8. In particular, when a high-output element requiring high heat dissipation is employed, the problem is serious.
[0011]
When an IC is used as the semiconductor element, the back surface 3 side of the semiconductor element 1 which is the ground plane faces upward, and is not connected to the ground plane 23 of the substrate 8. That is, there is a problem that the ground is in a floating state and a high-frequency transmission line such as the microstrip type described above cannot be formed.
[0012]
The present invention has been made under such a background, and an object of the present invention is to provide a semiconductor device mounting structure capable of high-frequency transmission and excellent in heat dissipation.
[0013]
[Means for Solving the Problems]
According to a semiconductor device mounting structure according to the present invention (claim 1), in a semiconductor device mounting structure in which a semiconductor device including a formed semiconductor element is disposed on a semiconductor mounting substrate, a semiconductor element is provided on a front surface side of the semiconductor device. Is formed, a ground potential surface is formed on the back side, and the substrate wiring including the lead wire and the ground potential layer is formed of a semiconductor.For mountingThe element wiring of the semiconductor element and a bump formed on the back side of the semiconductor device are electrically connected to each other via a via hole communicating between the front side and the back side of the semiconductor device. In addition, a recess is formed in the semiconductor mounting substrate in a state in which it is electrically connected to the lead wire of the board wiring, and the device wiring and the lead are formed by engaging the recess with the bump. And the ground potential surface and the ground potential layer are electrically connected to each other.Around the via hole connecting the element wiring and the bump of the semiconductor element, a plurality of ground potential via holes connecting the semiconductor element and the ground potential layer by connecting the front side and the back side of the semiconductor device are provided. Plural formedIt is characterized by having.
[0014]
According to a semiconductor device mounting structure according to the present invention (claim 2), in a semiconductor device mounting structure in which a semiconductor device including a formed semiconductor element is disposed on a semiconductor mounting substrate, a semiconductor element is provided on a front surface side of the semiconductor device. Is formed, a ground potential surface is formed on the back side, and the substrate wiring including the lead wire and the ground potential layer is formed of a semiconductor.For mountingThe element wiring of the semiconductor element and the back surface of the semiconductor device are formed on a substrate, and are electrically connected to each other through a via hole communicating the front surface side and the back surface side of the semiconductor device, and are electrically connected to the via hole. A concave portion is formed on the back surface of the semiconductor device in a state of being electrically connected, and a bump is formed on the semiconductor mounting substrate in a state of being electrically connected to a lead wire of the semiconductor mounting substrate. By engaging the concave portion and the bump, the element wiring and the lead wire are electrically connected, and the ground potential surface and the ground potential layer are electrically connected.Around the via hole connecting the element wiring and the bump of the semiconductor element, a plurality of ground potential via holes connecting the semiconductor element and the ground potential layer by connecting the front side and the back side of the semiconductor device are provided. Plural formedIt is characterized by having.
[0015]
According to the semiconductor device mounting structure of the present invention (claim 3), in the semiconductor device mounting structure of claim 1 or 2, a conductive resin adhesive is interposed between the bump and the recess. It is characterized by having.
[0016]
According to the semiconductor device mounting structure of the present invention (claim 4), in the semiconductor device mounting structure of claim 1 or 2, a solder material is interposed between the bump and the recess. It is a feature.
[0017]
The mounting structure of a semiconductor device according to the present invention (claim 5) is the mounting structure of the semiconductor device according to any one of claims 1 to 4, wherein the positioning engagement portion provided on the back surface side of the semiconductor device; The present invention is characterized in that the positioning engagement portion provided on the semiconductor mounting substrate side is engaged.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described.
Embodiment 1 FIG.
FIG. 1 is a diagram showing a mounting structure of the semiconductor device according to the first embodiment of the present invention. The mounting structure according to the present embodiment is the structure shown in the figure, and the semiconductor device 101 is mounted on a semiconductor device mounting substrate (hereinafter, referred to as “substrate”) 108 via bumps 105. .
[0020]
The features of this embodiment are as follows.
{Circle around (1)} The point that the surface 102 side of the semiconductor device 101 is disposed so as to face the outside, that is, the side away from the substrate 108;
(2) a point that a ground potential surface (hereinafter, referred to as a ground surface) 106 formed on the back surface 103 side of the semiconductor device 101 is electrically connected to a ground 110 of the substrate 108;
{Circle around (3)} The bump 105 is engaged with the concave portion 111 provided on the substrate 108. The details will be described below.
[0021]
The substrate 108 is made of, for example, alumina ceramic. Substrate wiring is provided on the upper surface of the substrate 108, and the substrate wiring includes a signal line (lead line) 109 and the ground 110.
[0022]
The recess 111 is formed at a predetermined position, in the present embodiment, near the ground 110. Further, in the present embodiment, the shape of concave portion 111 is formed to be substantially hemispherical, but may be other shapes. The recess 111 is formed in a state where a part of the signal line 109 and the substrate 108 is cut out, and then metallization is performed. Thus, the concave portion 111 and the signal line 109 have a continuous structure.
[0023]
The diameter of the recess 111 is set to be several tens μm larger than the size of a bump 105 described later. The concave portion 111 can be formed at the same time as the step of forming a hole in the substrate 108 during the manufacturing of the substrate 108, that is, when performing the hole forming operation using a needle in a so-called green sheet stage before sintering. More specifically, a recess having a required depth is formed in a portion of the substrate 108 where the signal line 109 is formed, using a U-shaped needle. Then, by performing sintering, the concave portion 111 can be formed. At this time, after taking into account the shrinkage rate after sintering, the depression is formed so that the diameter of the concave portion 111 is several tens μm larger than the bump 105.
[0024]
Next, FIG. 2 is a schematic diagram illustrating the structure of the semiconductor device 101. Referring to FIG. 1, semiconductor device 101 has an IC pattern as a semiconductor element formed on surface 102 side, for example. Therefore, when the semiconductor device 101 operates, heat is generated from the front surface 102 side. On the back surface 103 side of the semiconductor device 101, a ground surface 106 as a ground electrode of the semiconductor device 101 is formed. Further, via holes 104 are formed so as to connect the front surface 102 and the back surface 103 of the semiconductor device 101. A bump 105 is formed at the lower end of the via hole 104, that is, at the end on the back surface 103 side of the semiconductor device 101.
[0025]
The via hole 104 can be formed by a straight hole having a diameter of about 60 μm. This via hole 104 can be formed by performing an etching process using, for example, a chlorine-based gas. Au or the like can be plated on the inner wall surface of the via hole 104 by a plating method or the like. Alternatively, it can be filled with a conductive material.
[0026]
The bump 105 is formed of Au or the like by a plating method or the like. The size of the bump 105 can be formed so as to have a height of about 30 μm to 100 μm. FIG. 3 is a view taken in the direction of arrow A in FIG. 2. As shown in FIGS. 2 and 3, the bump 105 is electrically insulated from the ground plane 106 by the isolation 107.
[0027]
The ground surface 106 is formed of an electrode layer, and is formed by a plating method or the like, similarly to the bump 105.
[0028]
With the above-described structure of the semiconductor device 101, the element wiring of the semiconductor element formed on the front surface 102 side of the semiconductor device 101 and the bump 105 formed on the back surface 103 side are electrically connected, Electrical signals can be conducted between the two.
[0029]
Then, as shown in FIG. 1, the mounting structure is configured by engaging the bump 105 and the concave portion 111. Thus, the element wiring of the semiconductor element and the signal line 29 of the substrate 108 are connected, and the ground plane 106 of the semiconductor device 101 and the ground 110 of the substrate 108 are connected. That is, a microstrip transmission line can be formed at the same time as the flip-chip mounting structure of the semiconductor device 101 is realized.
[0030]
By the way, the mounting operation can proceed in the following steps, for example.
First, with the front surface 102 of the semiconductor device 101 facing upward, the bump 105 formed on the rear surface 103 side is aligned with the signal line 109 of the substrate 108, and the ground surface 106 of the semiconductor device 101 and the ground 110 of the substrate 108 are Align. The electrical connection is performed by pressing the semiconductor device 101 toward the substrate 108 while heating the semiconductor device 101 to about 200 ° C. to 300 ° C. to perform thermocompression bonding. The ground plane 106 may be connected using AuSn solder or the like in the same manner as ordinary die bonding. At this time, ultrasonic vibration may be applied while pressing the semiconductor device 101. In the present embodiment, the bump 105 is formed on the back surface 103 side of the semiconductor device 101, but may be formed on the signal line 109 of the substrate 8.
[0031]
According to the present embodiment, the following operation and effect can be obtained.
Since the semiconductor device 101 is arranged so that the surface 102 side faces outward, heat generated from the semiconductor element can be radiated to the outside. In addition, since the ground surface 106 of the semiconductor device 101 and the ground 110 of the substrate 108 are connected, heat generated from the semiconductor element can be conducted to the substrate 108 via the semiconductor device 101 itself and radiated. . That is, there is an effect that heat generated from the semiconductor element can be effectively radiated.
[0032]
Further, the element wiring of the semiconductor device 101 and the signal line 109 of the substrate 108 are not connected by wire bonding, but are connected via via holes 104 and bumps 105, and the ground plane 106 of the semiconductor device 101 and the substrate Thus, a so-called microstrip transmission line is connected to the ground 110 at 108. Thereby, there is an effect that the loss can be suppressed even in a high frequency region.
[0033]
Further, since the bumps 105 formed on the semiconductor device 101 and the recesses 111 formed on the substrate 108 are engaged with each other, when the semiconductor device 101 is disposed on the substrate 108, the semiconductor device 101 can be easily and simply placed. There is an effect that positioning can be performed with high accuracy.
[0034]
Embodiment 2 FIG.
Next, a second embodiment of the present invention will be described.
FIG. 4 is a diagram showing a mounting structure of the semiconductor device according to the second embodiment of the present invention. Referring to the figure, the present embodiment is different from the first embodiment in that:
(1) a bump 105 for electrically connecting the semiconductor device 101 and the substrate 108 is formed on the substrate 108 side; and
{Circle around (2)} The point that the concave portion 112 engaging with the bump 105 is formed on the semiconductor device 101 side. Since other configurations are the same as those of the first embodiment, in FIG. 4, the same reference numerals as those shown in FIGS. 1 to 3 are assigned and the detailed description thereof is omitted.
[0035]
The recess 112 is formed so as to communicate with the via hole 104 of the semiconductor device 101. The concave portion 112 has a substantially hemispherical shape, and its diameter is set to be several tens μm larger than the diameter of the bump 105. The position of the concave portion 112 corresponds to the position where the bump 105 is bonded.
[0036]
The recess 112 can be formed, for example, as follows.
First, a via hole 104 that connects the front surface 102 side and the back surface 103 side of the semiconductor device 101 is formed by etching using a chlorine-based gas or the like. The diameter of via hole 104 can be set to, for example, about 60 μm. Next, a recess is formed by performing resist patterning on the back surface 103 of the semiconductor device 101 and performing anisotropic etching with an acid solution. The size of the recess is set to a required size by controlling the etching process, whereby the recess 112 can be formed. Au or the like is plated on the inner wall surface of the via hole 104 and the concave portion 112 formed as described above by a plating method or the like. Thereby, the element wiring of the semiconductor element formed on the front surface 102 side of the semiconductor device 101 and the bump 105 formed on the rear surface 103 side are electrically connected, and an electric signal can be conducted between them.
[0037]
According to the present embodiment, the same operation and effect as those of the first embodiment can be obtained. That is, since the semiconductor device 101 is arranged so that the surface 102 side faces outward, heat generated from the semiconductor element can be radiated to the outside. In addition, since the ground surface 106 of the semiconductor device 101 and the ground 110 of the substrate 108 are connected, heat generated from the semiconductor element can be conducted to the substrate 108 via the semiconductor device 101 itself and radiated. . That is, there is an effect that heat generated from the semiconductor element can be effectively radiated.
[0038]
Further, the element wiring of the semiconductor device 101 and the signal line 109 of the substrate 108 are not connected by wire bonding, but are connected via via holes 104 and bumps 105, and the ground plane 106 of the semiconductor device 101 and the substrate Thus, a so-called microstrip transmission line is connected to the ground 110 at 108. Thereby, there is an effect that the loss can be suppressed even in a high frequency region.
[0039]
Further, since the bumps 105 formed on the substrate 108 and the recesses 112 formed on the semiconductor device 101 are engaged with each other, the semiconductor device 101 can be easily placed when the semiconductor device 101 is disposed on the substrate 108. Moreover, there is an effect that positioning can be performed with high accuracy.
[0040]
Embodiment 3 FIG.
Next, a third embodiment of the present invention will be described.
FIG. 5 is an enlarged view showing a main part of the mounting structure of the semiconductor device according to the third embodiment of the present invention.
Referring to the figure, the present embodiment is different from the first embodiment in that conductive resin adhesive 113 is interposed between bump 105 and concave portion 111. Other configurations are the same as those of the first embodiment, and therefore, in FIG. 5, the same reference numerals as those shown in FIGS. 1 to 3 are assigned and the detailed description thereof is omitted.
[0041]
As the conductive resin adhesive 113, for example, a material obtained by adding a filler material such as Ag to an epoxy resin or the like can be employed. The conductive adhesive resin material 113 can be formed on the bump 105 in advance. The conductive adhesive resin material 113 can be easily formed by a screen printing method, a potting method, or the like.
[0042]
In the present embodiment, the semiconductor device 101 is mounted as follows.
The semiconductor device 101 is aligned with the substrate 108. Then, it heats to 100 degreeC-200 degreeC and bake for several hours. As a result, the conductive resin adhesive 113 is solidified, and the semiconductor device 101 and the substrate 108 are firmly connected, and the mounting is completed. The ground surface 106 is also coated with a conductive resin adhesive of the same type as the conductive resin adhesive 113 on the ground 110, and is connected by performing bonding and baking simultaneously with the bump connection.
[0043]
According to the present embodiment, the same operation and effect as those of the first embodiment can be obtained. In addition, in the present embodiment, since the conductive resin adhesive 113 is interposed between the bump 105 and the concave portion 111, the coupling between the bump 105 and the concave portion 111, that is, the semiconductor device 101 and the substrate 108 There is an effect that the mechanical connection between the two can be strengthened. In mounting the semiconductor device 101, the semiconductor device 101 can be temporarily fixed to the substrate. This eliminates the need to press the semiconductor device 101 when mounting, and facilitates the mounting operation. In addition, the semiconductor device 101 can be reliably prevented from being damaged by the pressing.
[0044]
Further, in the present embodiment, the concave portion 111 for positioning is provided in the substrate 108, but the same effect can be obtained even if the concave portion 111 is not formed. Further, as the conductive resin adhesive 113, a material obtained by mixing a filler material such as Au, Cu, or the like with a Si-based resin, a polyimide resin, or the like can be used.
[0045]
Embodiment 4 FIG.
Next, a fourth embodiment of the present invention will be described.
FIG. 6 is an enlarged view showing a main part of the mounting structure of the semiconductor device according to the fourth embodiment of the present invention.
Referring to the figure, the present embodiment differs from the second embodiment (see FIG. 4) in that conductive resin adhesive 113 is interposed between bump 105 and concave portion 112. Since the other configuration is the same as that of the second embodiment, in FIG. 6, the same reference numerals as those shown in FIG. 4 are assigned and the description thereof is omitted.
[0046]
As the conductive resin adhesive 113, for example, a material obtained by adding a filler material such as Ag to an epoxy resin or the like can be employed as in the third embodiment. The conductive adhesive resin material 113 can be easily formed by using a potting method or the like, and is formed on the bump 105 in advance.
[0047]
In the mounting operation of the semiconductor device 101, first, the semiconductor device 101 is aligned with the substrate 108 as in the third embodiment. Then, it heats to 100 degreeC-200 degreeC and bake for several hours. As a result, the conductive resin adhesive 113 is solidified, and the semiconductor device 101 and the substrate 108 are firmly connected, and the mounting is completed. The ground surface 106 is also connected to the ground 110 by applying a conductive resin adhesive of the same type as the conductive resin adhesive 113 to the ground 110 and performing bonding and baking simultaneously with the bump connection.
[0048]
According to the present embodiment, the same operation and effect as those of the second embodiment can be obtained. In addition, since the conductive resin adhesive 113 is interposed between the bump 105 and the concave portion 112, the coupling between the bump 105 and the concave portion 112, that is, the mechanical coupling between the semiconductor device 101 and the substrate 108 Has an effect that can be strengthened. Further, when the semiconductor device 101 is mounted, there is no need to press the semiconductor device 101, and the mounting operation is facilitated. In addition, the semiconductor device 101 can be reliably prevented from being damaged by the pressing.
[0049]
Further, in the present embodiment, the concave portion 112 for positioning is provided in the substrate 108, but the same effect can be obtained even if the concave portion 112 is not formed. Further, as the conductive resin adhesive 113, a material obtained by mixing a filler material such as Au, Cu, or the like with a Si-based resin, a polyimide resin, or the like can be used.
[0050]
Embodiment 5 FIG.
Next, a fifth embodiment of the present invention will be described.
FIG. 7 is an enlarged view showing a main part of a mounting structure of a semiconductor device according to a fifth embodiment of the present invention.
Referring to the figure, the present embodiment is different from the third embodiment (see FIG. 5) in that a conductive resin adhesive 113 is interposed between bump 105 and concave portion 111 in the third embodiment. On the other hand, in the present embodiment, the solder material 114 is interposed between the bump 105 and the recess 111. Other configurations are the same as those of the third embodiment. Therefore, in FIG. 7, the same reference numerals as those shown in FIG. 5 are assigned and the description thereof is omitted.
[0051]
As the solder material 114, for example, PbSn or the like can be used. The solder material 114 can be formed on the bump 105 in advance. This solder material 114 can be easily formed by using, for example, a plating method.
[0052]
In the present embodiment, the semiconductor device 101 is mounted as follows.
The semiconductor device 101 is positioned with respect to the substrate 8. Then, the solder material 114 is heated to a temperature higher than the melting point of the formed solder material 114, and then cooled to solidify the solder material 114. As a result, the semiconductor device 101 and the substrate 108 are firmly connected, and the mounting is completed.
[0053]
According to the present embodiment, the same operation and effect as those of the third embodiment can be obtained. That is, in the present embodiment, since the solder material 114 is interposed between the bump 105 and the concave portion 111, the connection between the bump 105 and the concave portion 111, that is, the mechanical connection between the semiconductor device 101 and the substrate 108 There is an effect that the target connection can be strengthened. In addition, there is an effect that the electrical coupling between the semiconductor device 101 and the substrate 108 can be strengthened. In addition, the semiconductor device 101 can be reliably prevented from being damaged by the pressing.
[0054]
Further, in the present embodiment, the concave portion 111 for positioning is provided in the substrate 108, but the same effect can be obtained even if the concave portion 111 is not formed. Furthermore, the solder material 114 can also be formed by screen printing a solder paste material. In addition, as the solder material 14, AuSn, AuGe, or the like can be employed.
[0055]
Embodiment 6 FIG.
Next, a sixth embodiment of the present invention will be described.
FIG. 8 is an enlarged view showing a main part of a mounting structure of a semiconductor device according to a sixth embodiment of the present invention.
Referring to the figure, the present embodiment is different from the fourth embodiment (see FIG. 6) in that a conductive resin adhesive 113 is interposed between bump 105 and concave portion 112 in the fourth embodiment. On the other hand, in the present embodiment, the solder material 114 is interposed between the bump 105 and the recess 112. Since the other configuration is the same as that of the fourth embodiment, in FIG. 8, the same reference numerals as those shown in FIG. 6 are assigned and the description is omitted.
[0056]
As the solder material 114, for example, PbSn or the like can be used as in the fifth embodiment. The solder material 114 can be formed in advance on the bump 105, and the solder material 114 can be easily formed by using, for example, a plating method.
[0057]
Also in the present embodiment, similarly to the fifth embodiment, the semiconductor device 101 can be mounted as follows.
[0058]
That is, first, the semiconductor device 101 is positioned with respect to the substrate 8, heated to a temperature higher than the melting point of the solder material 114, and then cooled. Thereby, the solder material 114 is solidified, and the semiconductor device 101 and the substrate 108 can be firmly bonded.
[0059]
According to the present embodiment, the same operation and effect as those of the fifth embodiment can be obtained. That is, since the solder material 114 is interposed between the bump 105 and the concave portion 112, the connection between the bump 105 and the concave portion 112, that is, the mechanical connection between the semiconductor device 101 and the substrate 108 is strong. The effect that it can be made is produced. In addition, there is an effect that the electrical coupling between the semiconductor device 101 and the substrate 108 can be strengthened. In addition, the semiconductor device 101 can be reliably prevented from being damaged by the pressing.
[0060]
Further, in the present embodiment, the concave portion 112 for positioning is provided in the substrate 108, but the same effect can be obtained even if the concave portion 112 is not formed. Furthermore, the solder material 114 can also be formed by screen printing a solder paste material. In addition, AuSn, AuGe, or the like can be used as the solder material 114.
[0061]
Modified example of each embodiment.
Hereinafter, modifications of the first to sixth embodiments will be described.
FIG. 9 is a bottom view of the semiconductor device 101 according to the first modification, and is a view of the semiconductor device 101 as viewed from the back side.
The feature of this modification is that an engaging portion 115 for positioning is provided on the semiconductor device 101 side. The engaging portion 115 is provided on the back surface 103 side of the semiconductor device 101 and is used for alignment when mounting the semiconductor device 101. As the engaging portion 115, for example, a columnar protrusion can be formed.
[0062]
Although not shown, an engaged portion that engages with the engaging portion 115 is provided on the substrate 108 side. When a protrusion is used as the engaging portion 115, a fitting recess that fits with the protrusion can be used as the engaged portion.
[0063]
According to this modification, the same operation and effect as those of any of the first to sixth embodiments can be obtained. In addition, in the present modification, the positioning accuracy between the semiconductor device 101 and the substrate 108 can be further improved by the engagement between the engaging portion and the engaged portion. As a result, there is an effect that the semiconductor device 101 can be precisely mounted.
[0064]
The shape of the engaging portion 115 and the engaged portion to be engaged therewith is not limited to the columnar projection and the fitting concave portion, and other shapes can be adopted. In short, any device can be used as long as the semiconductor device 101 can be positioned by engaging the engaging portion and the engaged portion. Therefore, in the present modification, the projection is formed on the semiconductor device 101 side and the fitting recess is formed on the substrate 108 side. However, the fitting recess is formed on the semiconductor device 101 side and the projection is formed on the substrate 108 side. May be formed.
[0065]
Next, a second modified example will be described. FIG. 10 is an enlarged view of a main part showing a structure of a semiconductor device 101 according to a second modified example, in which the semiconductor device 101 shown in FIG. 1 (see FIG. 2) is modified. Is shown.
[0066]
The feature of this modification is that the surface of the semiconductor device 104 is surrounded by a via hole 104 connecting an element wiring (not shown) of a semiconductor element formed on the surface 102 side of the semiconductor device 101 and the bump 105. The point is that a plurality of ground potential via holes 117 are formed in a state where the side 102 and the back side 103 communicate with each other. That is, the semiconductor element and the ground plane 106 are electrically connected by the ground potential via hole 117. The ground potential via holes 117 can be symmetrically arranged to surround the via holes 104.
[0067]
As a method of forming the ground potential via hole 117, similarly to the formation of the via hole 104, a hole penetrating through the front surface 102 side and the back surface 103 side of the semiconductor device 101 by etching using a chlorine-based gas or the like. To form This hole is formed parallel to the via hole 104, and the diameter of the hole can be set to, for example, about 60 μm. Au or the like can be plated on the inner wall surface of the hole formed by the etching process by a plating method or the like. As a result, a ground potential via hole 117 is formed.
[0068]
According to this modification, the same operation and effect as those of any of the first to sixth embodiments can be obtained. In addition, since a plurality of ground potential via holes 117 are formed around the via hole 104, the via hole 104 for transmitting a high frequency signal becomes a pseudo coaxial line type high frequency transmission line by the ground potential via hole 117. Therefore, there is an effect that the loss of the high frequency signal can be reduced as much as possible.
[0069]
Although only one semiconductor device 101 is employed in the above description of each embodiment and modification, the present invention can also be applied to a multilayer structure of a semiconductor device as shown in FIG. In FIG. 11, a semiconductor device 125 is provided in a stacked state over a semiconductor device 124. The semiconductor device 124 can be mounted on the substrate 108 by employing the above-described mounting structures. Further, the semiconductor device 125 can be mounted on the semiconductor device 124 by adopting each of the mounting structures described above.
[0070]
By forming the semiconductor devices 124 and 125 in multiple layers in this manner, the performance of the entire semiconductor device can be improved.
[0071]
【The invention's effect】
According to the first aspect of the present invention, since the semiconductor device is disposed on the semiconductor mounting substrate such that the surface side on which the element surface is formed faces outward, heat generated from the semiconductor element can be radiated to the outside. Can be. In addition, since the ground potential surface of the semiconductor device is connected to the ground potential layer of the semiconductor mounting substrate, heat generated from the semiconductor element is also conducted to the semiconductor mounting substrate side through the semiconductor device and dissipated. Can be.
[0072]
Thus, the invention according to the present invention has an effect that heat generated from the semiconductor element can be effectively radiated.
[0073]
Also, instead of a structure in which the element wiring of the semiconductor device and the lead wire of the semiconductor mounting substrate are connected by wire bonding, via holes and bumps are connected to each other, and the ground potential surface of the semiconductor device is connected to the semiconductor mounting substrate. Is connected to the ground potential layer, so that, for example, when the semiconductor element is an IC chip, a so-called microstrip transmission line can be formed. Thereby, there is an effect that the loss can be suppressed even in a high frequency region.
[0074]
Furthermore, since the bumps formed on the semiconductor device side and the recesses formed on the semiconductor mounting substrate are engaged, when the semiconductor device is placed on the semiconductor mounting substrate, the semiconductor device can be easily and accurately mounted. There is an effect that positioning can be performed well.
Also, since the ground potential via hole is formed around the via hole (via hole for signal transmission) connecting the device wiring of the semiconductor device and the bump, the via hole portion for signal transmission has a pseudo coaxial line type transmission. It becomes a track. Thereby, there is an effect that the transmission loss of the high-frequency signal can be further suppressed.
[0075]
According to the second aspect of the present invention, since the semiconductor device is disposed on the semiconductor mounting substrate so that the surface on which the element surface is formed faces outward, heat generated from the semiconductor element can be radiated to the outside. Can be. In addition, since the ground potential surface of the semiconductor device is connected to the ground potential layer of the semiconductor mounting substrate, heat generated from the semiconductor element is also conducted to the semiconductor mounting substrate side through the semiconductor device and dissipated. Can be.
[0076]
Thus, the invention according to the present invention has an effect that heat generated from the semiconductor element can be effectively radiated.
[0077]
In addition, the element wiring of the semiconductor device and the lead wire of the semiconductor mounting substrate are not connected by wire bonding but via via holes and bumps, and the ground potential surface of the semiconductor device and the semiconductor mounting substrate are connected. Since it is connected to the ground potential layer, for example, when the semiconductor element is an IC chip, a so-called microstrip transmission line can be formed. Thereby, there is an effect that the loss can be suppressed even in a high frequency region.
[0078]
Furthermore, since the concave portion formed on the semiconductor device side and the bump formed on the semiconductor mounting substrate are engaged, when the semiconductor device is arranged on the semiconductor mounting substrate, the semiconductor device can be easily and accurately mounted. There is an effect that positioning can be performed well.
Also, since the ground potential via hole is formed around the via hole (via hole for signal transmission) connecting the device wiring of the semiconductor device and the bump, the via hole portion for signal transmission has a pseudo coaxial line type transmission. It becomes a track. Thereby, there is an effect that the transmission loss of the high-frequency signal can be further suppressed.
[0079]
According to the third aspect, the same operation and effect as those of the first or second aspect can be obtained. In addition, in the invention according to the present invention, since the conductive resin adhesive is interposed between the bump and the concave portion, the coupling between the bump and the concave portion, that is, between the semiconductor device and the semiconductor mounting substrate. This has the effect that the mechanical connection of can be strengthened.
[0080]
According to the fourth aspect, the same operation and effect as those of the first or second aspect can be obtained. In addition, in the invention according to the present invention, since the solder material is interposed between the bump and the concave portion, the connection between the bump and the concave portion, that is, the mechanical connection between the semiconductor device and the semiconductor mounting substrate. The effect is obtained that the coupling can be strengthened and the electrical coupling can also be strengthened.
[0081]
According to the fifth aspect of the invention, the same operation and effect as those of the first to fourth aspects of the invention are obtained. In addition, in the present invention, the positioning accuracy between the semiconductor device and the semiconductor mounting substrate can be further improved by the engagement between the engaging portion and the engaged portion. This has the effect of enabling precise mounting.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a mounting structure of a semiconductor device according to a first embodiment of the present invention;
FIG. 2 is a schematic diagram of a semiconductor device employed in the mounting structure of the semiconductor device according to the first embodiment of the present invention;
FIG. 3 is a view of the semiconductor device employed in the mounting structure of the semiconductor device according to the first embodiment of the present invention as viewed from the back surface side;
FIG. 4 is a diagram illustrating a mounting structure of a semiconductor device according to a second embodiment of the present invention;
FIG. 5 is an essential part enlarged view showing a mounting structure of a semiconductor device according to a third embodiment of the present invention;
FIG. 6 is an essential part enlarged view showing a mounting structure of a semiconductor device according to a fourth embodiment of the present invention;
FIG. 7 is an essential part enlarged view showing a mounting structure of a semiconductor device according to a fifth embodiment of the present invention;
FIG. 8 is an enlarged view of a main part showing a mounting structure of a semiconductor device according to a sixth embodiment of the present invention.
FIG. 9 is a diagram showing a first modified example applicable to each embodiment of the present invention, and is a diagram when the semiconductor device is viewed from the back surface side.
FIG. 10 is a diagram showing a second modified example applicable to each embodiment of the present invention, and is an enlarged view of a main part of a semiconductor device.
FIG. 11 is a view showing a mounting structure of a semiconductor device according to another embodiment of the present invention.
FIG. 12 is a schematic cross-sectional view showing a structure in which a conventional high-frequency semiconductor element is mounted.
FIG. 13 is a schematic cross-sectional view showing a state where a conventional high-frequency semiconductor element is mounted by a flip-chip mounting structure.
[Explanation of symbols]
101 device, 102 front surface, 103 back surface, 104 via hole,
105 bump, 106 ground plane (ground potential plane), 108 substrate,
109 signal line, 110 ground (ground potential layer), 111 recess,
112 recess, 113 conductive resin adhesive, 114 solder, 115 protrusion,
117 ground potential via hole, 124 devices, 125 devices.

Claims (5)

形成された半導体素子を含む半導体装置が半導体実装用基板上に配置された半導体装置の実装構造において、
半導体装置の表面側に半導体素子が形成されると共に、裏面側にグランド電位面が形成され、且つリード線およびグランド電位層を含む基板配線が半導体実装用基板上に形成されており、
上記半導体素子の素子配線と半導体装置の裏面側に形成されたバンプとが、半導体装置の表面側と裏面側とを連通するバイアホールを介して電気的に接続されていると共に、上記基板配線のリード線に電気的に接続された状態で半導体実装用基板に凹部が形成されており、
上記凹部と上記バンプとが係合することにより、上記素子配線と上記リード線とが電気的に接続され且つ上記グランド電位面とグランド電位層とが電気的に接続されており、
上記半導体素子の素子配線とバンプとを接続するバイアホールの周囲に、半導体装置の表面側と裏面側とを連通して半導体素子とグランド電位層とを接続する複数のグランド電位バイアホールが複数形成されていることを特徴とする半導体装置の実装構造。In a semiconductor device mounting structure in which a semiconductor device including the formed semiconductor element is disposed on a semiconductor mounting substrate,
A semiconductor element is formed on the front surface side of the semiconductor device, a ground potential surface is formed on the back surface side, and substrate wiring including a lead wire and a ground potential layer is formed on the semiconductor mounting substrate,
The element wiring of the semiconductor element and the bumps formed on the back side of the semiconductor device are electrically connected via via holes communicating the front side and the back side of the semiconductor device, and the substrate wiring A concave portion is formed in the semiconductor mounting substrate while being electrically connected to the lead wire,
By engaging the concave portion and the bump, the element wiring and the lead wire are electrically connected, and the ground potential surface and the ground potential layer are electrically connected ,
A plurality of ground potential via holes connecting the semiconductor element and the ground potential layer by connecting the front side and the back side of the semiconductor device are formed around the via hole connecting the element wiring of the semiconductor element and the bump. mounting structure of a semiconductor device characterized by being. 形成された半導体素子を含む半導体装置が半導体実装用基板上に配置された半導体装置の実装構造において、
半導体装置の表面側に半導体素子が形成されると共に、裏面側にグランド電位面が形成され、且つリード線およびグランド電位層を含む基板配線が半導体実装用基板上に形成されており、
上記半導体素子の素子配線と半導体装置の裏面とが、半導体装置の表面側と裏面側とを連通するバイアホールを介して電気的に接続され且つ当該バイアホールに電気的に接続された状態で半導体装置の裏面に凹部が形成されていると共に、半導体実装用基板のリード線に電気的に接続した状態で当該半導体実装用基板上にバンプが形成されており、
上記凹部と上記バンプとが係合することにより、上記素子配線と上記リード線とが電気的に接続され且つ上記グランド電位面とグランド電位層とが電気的に接続されており、
上記半導体素子の素子配線とバンプとを接続するバイアホールの周囲に、半導体装置の表面側と裏面側とを連通して半導体素子とグランド電位層とを接続する複数のグランド電位バイアホールが複数形成されていることを特徴とする半導体装置の実装構造。In a semiconductor device mounting structure in which a semiconductor device including the formed semiconductor element is disposed on a semiconductor mounting substrate,
A semiconductor element is formed on the front surface side of the semiconductor device, a ground potential surface is formed on the back surface side, and substrate wiring including a lead wire and a ground potential layer is formed on the semiconductor mounting substrate,
A semiconductor device in which the element wiring of the semiconductor element and the back surface of the semiconductor device are electrically connected to each other via a via hole communicating the front surface side and the back surface side of the semiconductor device and are electrically connected to the via hole A concave portion is formed on the back surface of the device, and a bump is formed on the semiconductor mounting substrate while being electrically connected to a lead wire of the semiconductor mounting substrate,
By engaging the concave portion and the bump, the element wiring and the lead wire are electrically connected, and the ground potential surface and the ground potential layer are electrically connected ,
A plurality of ground potential via holes connecting the semiconductor element and the ground potential layer by connecting the front side and the back side of the semiconductor device are formed around the via hole connecting the element wiring of the semiconductor element and the bump. mounting structure of a semiconductor device characterized by being. 請求項１または２記載の半導体装置の実装構造において、
上記バンプと上記凹部との間には、導電性樹脂接着剤が介在していることを特徴とする半導体装置の実装構造。The mounting structure of a semiconductor device according to claim 1,
A mounting structure for a semiconductor device, wherein a conductive resin adhesive is interposed between the bump and the recess. 請求項１または２記載の半導体装置の実装構造において、
上記バンプと上記凹部との間には、ハンダ材が介在していることを特徴とする半導体装置の実装構造。The mounting structure of a semiconductor device according to claim 1,
A mounting structure for a semiconductor device, wherein a solder material is interposed between the bump and the recess. 請求項１ないし４のいずれかに記載の半導体装置の実装構造において、
半導体装置の裏面側に設けた位置合わせ用係合部と、半導体実装用基板側に設けた位置合わせ用被係合部とが係合していることを特徴とする半導体装置の実装構造。The mounting structure of a semiconductor device according to claim 1,
A mounting structure for a semiconductor device, wherein a positioning engagement portion provided on a back surface side of a semiconductor device and a positioning engagement portion provided on a semiconductor mounting substrate side are engaged with each other.
JP19953797A 1997-07-25 1997-07-25 Semiconductor device mounting structure Expired - Fee Related JP3594771B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19953797A JP3594771B2 (en) 1997-07-25 1997-07-25 Semiconductor device mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19953797A JP3594771B2 (en) 1997-07-25 1997-07-25 Semiconductor device mounting structure

Publications (2)

Publication Number Publication Date
JPH1145909A JPH1145909A (en) 1999-02-16
JP3594771B2 true JP3594771B2 (en) 2004-12-02

Family

ID=16409491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19953797A Expired - Fee Related JP3594771B2 (en) 1997-07-25 1997-07-25 Semiconductor device mounting structure

Country Status (1)

Country Link
JP (1) JP3594771B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334956A (en) * 2001-05-09 2002-11-22 Fujitsu Ltd Support for semiconductor device and method of manufacturing the same
US7518251B2 (en) * 2004-12-03 2009-04-14 General Electric Company Stacked electronics for sensors
TWI799226B (en) * 2022-04-07 2023-04-11 頎邦科技股份有限公司 Chip-on-film package

Also Published As

Publication number Publication date
JPH1145909A (en) 1999-02-16

Similar Documents

Publication Publication Date Title
JP5231382B2 (en) Semiconductor device
KR100538470B1 (en) Transmission line of coaxial type using dielectric film and formation method thereof and packaging method
KR100367936B1 (en) High frequency integrated circuit device with laminated body
EP0866517B1 (en) Antenna-integral high frequency circuit electromagnetically coupling feeder circuit connected to high frequency circuit to microstrip antenna via slot coupling hole
JP3214470B2 (en) Multi-chip module and manufacturing method thereof
JP2001060802A (en) Circuit element substrate, semiconductor device and method of manufacturing the same
KR20190018812A (en) Semiconductor package and electronic device having the same
US20190295968A1 (en) Semiconductor packages
JPH1140942A (en) Circuit board
EP1860691A1 (en) Electronic circuit and method for manufacturing same
JP3594771B2 (en) Semiconductor device mounting structure
JP3570887B2 (en) High frequency wiring board
JP2002158509A (en) High frequency circuit module and method of manufacturing the same
JP4605887B2 (en) Mounting circuit board and mounting structure of semiconductor device
JP2538072B2 (en) Semiconductor device
JP2532126B2 (en) Waveguide type film carrier and its terminal connection method
JP2518145B2 (en) Multilayer lead frame with heat sink
JP2669286B2 (en) Composite lead frame
JP4127589B2 (en) High frequency semiconductor device package and high frequency semiconductor device
JP3502769B2 (en) Semiconductor element mounting structure
JP4203193B2 (en) Mounting method of semiconductor element
JP3568534B2 (en) Semiconductor device and manufacturing method thereof
JP2600403B2 (en) Semiconductor device
JP3568534B6 (en) Semiconductor device and manufacturing method thereof
JPH09298218A (en) Semiconductor device and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040901

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees