[go: up one dir, main page]

JP3575001B2 - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP3575001B2
JP3575001B2 JP2000123206A JP2000123206A JP3575001B2 JP 3575001 B2 JP3575001 B2 JP 3575001B2 JP 2000123206 A JP2000123206 A JP 2000123206A JP 2000123206 A JP2000123206 A JP 2000123206A JP 3575001 B2 JP3575001 B2 JP 3575001B2
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor chip
resin layer
semiconductor
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000123206A
Other languages
English (en)
Other versions
JP2000323616A (ja
Inventor
元 善 辛
善 九 李
相 昊 李
台 煥 張
道 成 全
Original Assignee
アムコー テクノロジー コリア インコーポレーティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019990016319A external-priority patent/KR20000073182A/ko
Priority claimed from KR10-1999-0020939A external-priority patent/KR100393093B1/ko
Priority claimed from KR1019990037925A external-priority patent/KR100365054B1/ko
Priority claimed from KR10-1999-0037928A external-priority patent/KR100369394B1/ko
Application filed by アムコー テクノロジー コリア インコーポレーティド filed Critical アムコー テクノロジー コリア インコーポレーティド
Publication of JP2000323616A publication Critical patent/JP2000323616A/ja
Application granted granted Critical
Publication of JP3575001B2 publication Critical patent/JP3575001B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体パッケージとその製造方法に係り、より詳しくは、超薄型かつ放熱性がよい半導体パッケージ、高密度積層実装が可能な半導体パッケージ、及び、各々半導体チップ実装用貫通孔を有する数十〜数百の回路基板を有し、分離型または切断小孔ラインを有する一体型カバーレイ（ｃｏｖｅｒ ｌａｙ）テープと組合せることが可能な回路基板ストリップ（ｓｔｒｉｐ）を用いた、半導体パッケージの効率的な製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体パッケージは、ボールグリッドアレイ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）半導体パッケージ（以下、ＢＧＡ半導体パッケージという）、チップスケール（ｃｈｉｐ ｓｃａｌｅ）半導体パッケージ及びマイクローボールグリッドアレイ（ｍｉｃｒｏ ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）半導体パッケージ等のように漸次小型化及び薄型化の趨勢にある。
【０００３】
また、このような半導体パッケージに搭載される半導体チップも集積技術及び製造装備の発達により電力回路の高性能化、動作周波数の増加及び回路機能の拡大に附随して、半導体チップの作動中発生するチップの単位体積当り熱発生量も増加する傾向にある。
【０００４】
このような従来の多様な形態の半導体パッケージ中で、最も一般的なＢＧＡ半導体パッケージを図３４に図示する。
【０００５】
上記の図示された従来の一般的なＢＧＡ半導体パッケージの構造は、多数の電子回路が集積されており、その表面に入出力パッド４’が形成されている半導体チップ２’が接着層９１’を介在して比較的厚さのある印刷回路基板１０’の上面中央部に実装されている。
【０００６】
印刷回路基板１０’は、樹脂層１１’を中心層にしてその上面には半導体チップ２’実装部位を中心にその外周縁外部領域上に放射状にボンドフィンガー（注記：インナーリード、のことです。）１２’、連結部（導電性トレイス）１３’等を包含する回路パターン層が形成されており、底面にはボールランド１５’がグリッド形態に形成されている。回路パターン層を構成するボンドフィンガー１２’、連結部１３’及びボールランド１５’は銅等のような導電性系列の金属材で形成され、樹脂層１１’上面の連結部１３’と底面のボールランド１５’は導電性ビアホール１４’により連結されている。また、ボンドフィンガー１２’及びボールランド１５’と半導体チップ実装部位を除外した樹脂層１１’の上下面はカバーコート層１６’でコーティングされて外部環境から回路パターン層を保護すると共にショート等を防止する。
【０００７】
一方、半導体チップ２’の入出力パッド４’は印刷回路基板１０’の上面に形成されたボンドフィンガー１２’に導電性ワイア６’で連結されており、半導体チップ２’及び導電性ワイア６’、そのボンディング部等を有害な外部環境から保護するために半導体チップ２’等を包含する印刷回路基板１０’の上方部は封止材２０’で封止されている。
【０００８】
また、印刷回路基板１０’の底面に形成されたボールランド１５’には導電性ボール３０’が融着され、マザーボード（図示せず）に実装する時、半導体チップ２’とマザーボード間に所定の電気的信号を伝達できるようになっている。
【０００９】
このような構成の従来の一般的なＢＧＡ半導体パッケージは、半導体チップ２’の電気的信号が入出力パッド４’、導電性ワイア６’、ボンドフィンガー１２’、連結部１３’、ビアホール１４’、ボールランド１５’及び導電性ボール３０’を経由してマザーボードに伝達されるか、またこれとは逆順に電気的信号が伝達される。
【００１０】
しかし、このような従来のＢＧＡ半導体パッケージに於いては、半導体チップ２’が比較的その厚さが厚い印刷回路基板１０’上面に実装されるので、全体的な半導体パッケージの厚さも併せて大きくなる。これは前述のように最近の超小型化、超薄型化の趨勢を満足させることはできないので、結局いろいろな超小型電子機器、例えば、携帯電話、セルラーフォン、無線呼出器等の使用時に不満足であるという問題点がある。
【００１１】
また、前述のように、半導体チップの作動時の単位体積当り熱発生量は相対的に増加する趨勢である反面、放熱効率が低くなるので半導体チップの電気的性能が低下すると共に、場合によっては半導体チップの機能の麻痺を招き、これによって半導体チップを採用した半導体パッケージまたは電子機器の性能低下または機能停止を引き起こすおそれがある。
【００１２】
半導体チップの作動時、発生する熱を外部へ容易に発散させるための従来の方案として放熱板搭載半導体パッケージが提案されているが、この場合、前記放熱板の搭載によりその厚さだけ半導体パッケージの厚さも増大すると共に、製造価格もこれに伴って上昇するという問題点がある。
【００１３】
上記の諸問題に対しては、従来から部分的には、特に薄型化という点では、対策を施した技術が開示されている。図１〜図５、図８は各々、そのような従来技術による多様な形態の半導体パッケージを図示した断面図である。
【００１４】
図１を參照すれば、下部と上部に各々、第１面２ａ及び第２面２ｂを有し、下部の第１面２ａには多数の入出力パッド４が形成された半導体チップ２が具備されている。
【００１５】
半導体チップ２は回路基板１０に形成された一定の大きさの貫通孔１８の内側に位置している。貫通孔１８の広さは半導体チップ２の第１面２ａまたは第２面２ｂの広さより大きく形成されている。回路基板１０は下部と上部に各々、第１面１１ａ及び第２面１１ｂを有する樹脂層１１を中心に、前記のように半導体チップ２が配置される領域に貫通孔１８が形成されており、貫通孔１８の外側である樹脂層１１の第１面１１ａにはボールランド１５を包含する多数の導電性回路パターン層が形成されている。即ち、前記回路パターン層は導電性の銅（Ｃｕ）材質として貫通孔１８近辺から一連のボンドフィンガー１２、連結部１３、ボールランド１５の順序に形成されている。
【００１６】
ここで、ボンドフィンガー１２には、今後接続手段６との容易なボンディングのために金（Ａｕ）または銀（Ａｇ）を鍍金するのが望ましく、ボールランド１５には、今後導電性ボール３０との容易なボンディングのために金（Ａｕ）、銀（Ａｕ）、ニッケル（Ｎｉ）及びパラジウム（Ｐｄ）等を鍍金するのが望ましい。また、樹脂層１１としては硬質ＢＴ（ｂｉｓｍａｌｅｉｍｉｄｅ ｔｒｉａｚｉｎｅ）系エポキシ樹脂層が望ましい。
【００１７】
ボンドフィンガー１２及びボールランド１５の周辺には、これら以外の回路パターン層を外部の物理的、化学的、電気的及び機械的な衝撃等から保護するためにカバーコート層１６がコーティングされている。カバーコート層１６としては一般的な絶縁性の高分子樹脂が望ましい。
【００１８】
半導体チップ２の入出力パッド４と回路基板１０の回路パターン層中、ボンドフィンガー１２とは相互電気的に接続されるように接続手段６で連結されている。ここで、接続手段６としては金（Ａｕ）ワイアやアルミニユウム（Ａｌ）ワイアのような導電性ワイアまたはリード（ｌｅａｄ）を利用するのが望ましい。
【００１９】
一方、貫通孔１８内の半導体チップ２、接続手段６及び回路基板１０の一部は外部の物理的、化学的及び機械的な衝撃等から保護するように封止材２０で封止されている。封止材２０は金型を用いたエポキシモールディングコンパウンド（ｅｐｏｘｙ ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）、またはディスペンサー（ｄｉｓｐｅｎｓｅｒ）を用いた液相エポキシ樹脂等で形成し、半導体チップ２の第２面２ｂが封止材２０の外側に露出するように形成するのが望ましい。
【００２０】
回路基板１０の回路パターン層中、ボールランド１５には錫（Ｓｎ）、鉛（Ｐｂ）またはこれらの合金でなる多数の導電性ボール３０が融着されることによって、今後マザーボード（図示せず）に実装することが可能になっている。
【００２１】
ここで、半導体チップ２の第１面２ａと、ボンドフィンガー１２が形成された回路基板１０面は同一方向に形成されており、半導体チップ２の第２面２ｂは樹脂層１１の第２面１１ｂと同一面をなすようにすることによって、結局半導体パッケージの厚さを薄型化するように誘導し、また、半導体チップ２の第２面２ｂが封止材２０の外側に露出しているので、半導体チップ２からの熱が外部に容易に放出される。
【００２２】
參考に、以下の説明で開示される半導体パッケージの構造は、前述した図１の半導体パッケージと類似するので、その差異点だけを主に説明することにする。
【００２３】
図２に示すように、半導体チップ２の第２面２ｂ、封止材２０の一面（図面上、上面）及び樹脂層１１の第２面１１ｂの全体には、閉鎖部材としての絶縁性のフイルム層４０をさらに付着して、半導体チップ２の実装工程中、前記半導体チップを臨時に固定すると同時に第２面２ｂに対する外部環境からの保護を図ると共に、今後、説明する製造工程中、封止材が半導体チップ２の第２面２ｂの方へ流れ出すおそれを除去することもできる。また、絶縁性のフイルム層４０としては紫外線を照射すれば容易に分離される紫外線テープの利用も可能である。
【００２４】
さらに、図３に示すように、半導体チップ２の第２面２ｂ、封止材２０の上面及び樹脂層１１の第２面１１ｂ全体には、金属薄膜層５０をさらに付着して半導体チップ２の第２面２ｂを外部環境から保護すると共に、製造工程中、封止材が半導体チップ２の第２面２ｂの方へ流れないようにすることもできる。前記のように、金属薄膜層５０を形成する場合には、半導体チップ２の熱がより容易に外部へ放出され、また、半導体チップ２の一面が直接、グラウンディングされることによって、その電気的性能が向上する。ここで、金属薄膜層５０としては銅（Ｃｕ）薄膜を利用するのが望ましい。
【００２５】
図４に示すように、樹脂層１１の第１面１１ａには、通常的な銅材質の回路パターン層の代わりに接着層９０を介在してリードパターンを接着させることもできる。前記リードパターンは通常のリードフレームを利用したもので、連結部１３及びボールランド１５でなり、半導体チップ２の入出力パッド４と前記リードパターンの接続手段６はリード自身である。また、封止材２０としてはエポキシモールディングコンパウンドまたは液相封止材を使用することができる。図面中の未説明の符号１７は封止材２０として液相封止材を使用する場合、その液相封止材が外側へこれ以上流れないようにするダムである。ダム１７は封止材または金属材等で形成できる。
【００２６】
図５に示すように、樹脂層１１の第２面１１ｂには、放熱板６０をさらに付着することもできる。放熱板６０は半導体チップ２の熱を外部へ放出する役割の他に樹脂層１１が容易に曲がらないようにする補強材の役割も遂行する。放熱板６０は銅（Ｃｕ）またはアルミニユウム（Ａｌ）の材質で形成するのが望ましい。また、放熱板６０は前述した図１〜図４の半導体パッケージ及び今後説明する図６〜図９のすべての半導体パッケージに適用が可能である。
【００２７】
ここで、半導体チップ２の第１面２ａと、ボンドフィンガー１２が形成された回路基板１０面は同一方向に形成されており、半導体チップ２の第２面２ｂと、回路基板１０の一面に形成されている放熱板６０の一面、及び封止材２０の一面は同一平面をなすようにするのが望ましい。また、前記同一平面をなす半導体チップ２の第２面２ｂと、回路基板１０の一面に形成されている放熱板６０の一面、及び封止材２０の一面には、図示していない絶縁性フイルム層をさらに付着することもできる。このような絶縁性フイルム層の形成は図２に示す半導体パッケージだけでなく、図１、図３〜図８に示すすべての半導体パッケージに適用が可能である。
【００２８】
一方、最近の、上記のような超薄型半導体パッケージは、一般的に面積が約５×５ｍｍ、厚さが約１ｍｍである。よって、通常的なサイズの一つの回路基板ストリップに数十〜数百個の超薄型半導体パッケージを同時に製造するのが理想的であるのにも拘わらず、回路基板ストリップを構成する素材相互間の熱膨脹係数の差異に起因する「そり」現象（ｗａｒｐａｇｅ、曲がる現象）によるワイアボンディング不良及び／またはモールディング不良の問題、及び／またはモールディング工程中、蓄積された静電気の一時放電現象による半導体チップ及び／または回路基板ストリップの回路パターンの損傷問題等によって、現在は前記のように数十〜数百個の半導体パッケージを同時に製造できる回路基板ストリップは未だ実現されていない。
【００２９】
図３５は一面にランナーゲートが形成された従来の回路基板１０’を用いた従来の半導体パッケージの底面図で、回路基板１０’の一側角には半導体チップ（２’）等を外部環境から保護するための樹脂封止材２０’形成のために、高温高圧の溶融したモールディング樹脂が注入される通路であるランナーゲート（ＲＧ）が形成されている。図面中、未説明の符号３０’はモールディングの後、融着される外部入出力端子としての導電性ボールを示す。
【００３０】
図３６は従来の半導体パッケージの製造方法におけるモールディング状態を図示した断面図で、回路基板１０’上に半導体チップ２’が実装され、回路基板１０’上に形成された回路パターン（符号を附与せず）と半導体チップ２’相互間をワイアボンディングによって電気的に接続させた状態の中間品を、トップダイ（ＴＤ）とボトムダイ（ＢＤ）との間に位置させた後、溶融した樹脂封止材２０’を充填した状態を示している。
【００３１】
即ち、トップダイ（ＴＤ）には半導体チップ２’等を封止材２０’で封止し得るように一定の空間のキャビティ（ＣＶ）が形成されており、キャビティ（ＣＶ）にはゲート（Ｇ）及びランナー（Ｒ）が連なって溶融された封止材２０’が樹脂ポート（未図示）からランナー（Ｒ）及びゲート（Ｇ）を経由してキャビティ（ＣＶ）内へ充填されるようになっている。
【００３２】
一方、回路基板１０’の一面にはトップダイ（ＴＤ）のゲート（Ｇ）及びランナー（Ｒ）に対応する位置に、前述した図３５で既に説明したようなランナーゲート（ＲＧ）が形成されており、このランナーゲート（ＲＧ）は通常、金（ＡＵ）等の鍍金により形成される。
【００３３】
次に、図１０〜図１６は従来の典型的な半導体パッケージの製造方法をパッケージ１個について示した順次説明図である。
【００３４】
まず、第１面２ａと第２面２ｂを有する半導体チップ２が後工程で配置される貫通孔１８が具備された、第１面１１ａと第２面１１ｂを有する樹脂層１１を基本層にして、その第１面１１ａにボンドフィンガー１２、連結部１３、ボールランド１５等の導電性回路パターン層を形成し、ボンドフィンガー１２及びボールランド１５以外の回路パターン層にカバーコート層１６をコーティングした回路基板１０を提供する（図１０）。
【００３５】
次に、回路基板１０の第２面１１ｂに、貫通孔１８を覆うように閉鎖部材Ｃをさらに接着する（図１１）。
【００３６】
ここで、閉鎖部材Ｃは回路基板１０を提供する段階の前に予め具備し、閉鎖部材Ｃに、ボンドフィンガー１２が形成されていない側の回路基板１０面を接着させることもできる。
【００３７】
貫通孔閉鎖部材Ｃは、後で熱や紫外線により容易に剥がし得る絶縁テープを用いるか、または銅材質の金属薄膜層で形成できるし、これは、当業者の選択事項に過ぎない。
【００３８】
回路基板１０の貫通孔１８の内側に半導体チップ２を配置するが、入出力パッド４が形成された第１面２ａが下部へ向き、第２面１ｂが閉鎖部材（Ｃ）に接触または接着されるようにする（図１２）。
【００３９】
半導体チップ２の入出力パッド４と、回路基板１０のボンドフィンガー１２が電気的に接続し得るようにゴールドワイアやアルミニウムワイアのような導電性ワイアまたはリード等の接続手段６で入出力パッド４とボンドフィンガー１２とをボンディングする（図１３）。
【００４０】
閉鎖部材Ｃ底面の半導体チップ２、接続手段６、回路基板１０の一定領域をエポキシモールディングコンパウンドまたは液相封止材のような封止材２０で封止する（図１４）。
【００４１】
回路基板１０のボールランド１５に導電性ボール３０を融着して今後、マザボードに実装可能な形態にする（図１５）。
【００４２】
この時、導電性ボール３０を融着する方法としては多様な方法が可能であるが、スクリーンプリンティング（ｓｃｒｅｅｎ ｐｒｉｎｔｉｎｇ）方法を利用するのが望ましい。即ち、回路基板１０のボールランド１５に比較的大きい粘性を有するフラックスをドッティング（ｄｏｔｔｉｎｇ）し、前記ドッティングされたフラックス上に導電性ボール３０を仮接着した後、回路基板１０をファーネス（ｆｕｒｎａｃｅ）に入れて導電性ボール３０がボールランド１５に融着されるようにする。
【００４３】
最後に、閉鎖部材Ｃがテープまたは紫外線テープである場合、回路基板１０の上面に熱または紫外線を照射して閉鎖部材Ｃを除去することによって、半導体チップ２の上面を外部に露出させる（図１６）。
【００４４】
ここで、閉鎖部材Ｃが金属薄膜層である場合は、閉鎖部材Ｃを除去せずに、そのまま製品化して使用することもできる。
【００４５】
また、閉鎖部材Ｃは回路基板１０のボールランド１５に導電性ボール３０を融着する前に除去することもできる。これは当業者の選択事項に過ぎない。
【００４６】
前記のように従来の半導体パッケージ製造方法に於いては、モールディングの時、回路基板の一面にランナーゲートを形成しなければならないという短所がある。前記ランナーゲートは通常、封止材との接着性が回路基板より相対的に小さい金（ＡＵ）等のような金属鍍金によりなるので、単価が高いと共に、前記ランナーゲート領域にはボールランドを形成できないので、外部入出力端子としての導電性ボールの個数増大が制限され、よって、回路パターン設計上の自由度を制限するという問題点がある。
【００４７】
また、金型製作に於いても前記回路基板のランナーゲートに対応する形状のランナー及びゲートを有する金型、即ちトップダイを製作しなければならないので、モールディングダイの複雑化及びこれに伴った製造単価の高価化の問題がある。
【００４８】
前記問題点と共に、モールディングの時、前記トップダイのランナー及びゲートと回路基板のランナーゲートが正確に一致しない場合、溶融した封止材がボールランドへ流れ出し、浸透する可能性があるし、これは後続する導電性ボールの前記ボールランドへの融着を妨害するので半導体パッケージの不良を誘発するおそれがある。
【００４９】
【発明が解決しようとする課題】
本発明の一番目の目的は、マーキングによりグラウンディング（ｇｒｏｕｎｄｉｎｇ）がなされる、電気的特性と熱放散性が優秀な半導体パッケージの提供にある。
【００５０】
本発明の二番目の目的は、上記の「そり」現象をおこさないで、一つの回路基板ストリップに数十〜数百個の超薄型半導体パッケージを同時に製造することができて、しかも、導電性ボールの個数を減らさないでランナーゲートが配置でき、あるいは、高価なランナーゲートを使わず、かつワイアスウィーピング（ｓｗｅｅｐｉｎｇ）を抑制して封止材を充填できる、半導体パッケージの製造方法の提供にある。
【００５１】
【課題を解決するための手段】
前記一番目の目的を達成するための、本発明による半導体パッケージは、第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された半導体チップと、第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層と、前記多数のボンドフィンガーとボールランド以外の回路パターン層を被覆しているカバーコート層とで構成され、中央には貫通孔が形成されており、この貫通孔には前記半導体チップが配置される回路基板と、前記半導体チップの入出力パッドと前記回路基板のボンドフィンガーとを電気的に接続させる電気的接続手段と、前記半導体チップ、接続手段及び回路基板の一部を覆い被せている封止材と、前記回路基板のボールランドに融着された多数の導電性ボールとで構成される、半導体パッケージにおいて、
前記半導体チップの第２面と、前記回路基板の前記樹脂層の第２面全体または一部及び、封止材の一面に形成された、図案またはマークを有する導電性インク層を有することを特徴とする。
【００５２】
前記一番目の目的を達成するための、本発明による半導体パッケージは、第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された半導体チップと、第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層と、前記多数のボンドフィンガーとボールランド以外の回路パターン層を被覆しているカバーコート層とで構成され、中央には貫通孔が形成されており、この貫通孔には前記半導体チップが配置される回路基板と、前記半導体チップの入出力パッドと前記回路基板のボンドフィンガーとを電気的に接続させる電気的接続手段と、前記半導体チップ、接続手段及び回路基板の一部を覆い被せている封止材と、前記回路基板のボールランドに融着された多数の導電性ボールとで構成され、前記回路基板は、前記樹脂層の第２面に金属薄膜層を有する、半導体パッケージにおいて、
前記半導体チップの第２面と、封止材の一面及び、前記回路基板の前記樹脂層の第２面に形成された金属薄膜層の全体または一部に形成された、図案またはマークを有する導電性インク層を有することを特徴とする。
【００５３】
好ましくは請求項３に係り、前記導電性インク層が、導電性ビアホールを介して前記樹脂層の第１面に形成された回路パターン層に電気的に接続されていることを特徴とする。
【００５４】
好ましくは請求項４に係り、前記金属薄膜層が、導電性ビアホールを介して前記樹脂層の第１面に形成された回路パターン層に電気的に接続されていることを特徴とする。
【００５５】
前記二番目の目的を達成するための、本発明による半導体パッケージの製造方法は、第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された多数の半導体チップを提供する段階と、第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層とで構成され、中央には後段階で前記半導体チップが配置されるべき貫通孔が形成されている多数の回路基板を、マトリックス状に縦横に複数個連設してサブストリップを形成し、さらに複数個のサブストリップを一列に連設して形成してなる、メインストリップを提供する段階と、前記メインストリップの各回路基板に形成された前記貫通孔を閉鎖するように前記回路基板の第２面に閉鎖部材を接着する段階と、前記各々の貫通孔に前記半導体チップを配置し前記閉鎖部材上に接着させる段階と、前記半導体チップと前記ボンドフィンガーとを電気的接続手段で接続する段階と、前記半導体チップ、前記電気的接続手段、前記ボンドフィンガーを外部環境から保護するために前記貫通孔を封止材で充填するモールディング段階と、前記メインストリップから前記閉鎖部材を除去する段階と、前記半導体チップの第２面と、前記回路基板の前記樹脂層の第２面全体または一部及び、封止材の一面に、図案またはマークを有する導電性インク層を形成する段階と、外部入出力端子として導電性ボールを融着する段階と、前記メインストリップを各々の回路基板の連設する境界でカッティングして個々の半導体パッケージに分割する段階と、で構成されることを特徴とする。
【００５６】
前記二番目の目的を達成するための、本発明による半導体パッケージの製造方法は、第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された多数の半導体チップを提供する段階と、第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層と、前記樹脂層の第２面に形成された金属薄膜層と、で構成され、中央には後段階で前記半導体チップが配置されるべき貫通孔が形成されている多数の回路基板を、マトリックス状に縦横に複数個連設してサブストリップを形成し、さらに複数個のサブストリップを一列に連設して形成してなる、メインストリップを提供する段階と、前記メインストリップの各回路基板に形成された前記貫通孔を閉鎖するように前記回路基板の第２面に閉鎖部材を接着する段階と、前記各々の貫通孔に前記半導体チップを配置し前記閉鎖部材上に接着させる段階と、前記半導体チップと前記ボンドフィンガーとを電気的接続手段で接続する段階と、前記半導体チップ、前記電気的接続手段、前記ボンドフィンガーを外部環境から保護するために前記貫通孔を封止材で充填するモールディング段階と、前記メインストリップから前記閉鎖部材を除去する段階と、前記半導体チップの第２面と、前記回路基板の前記樹脂層の第２面全体または一部及び、封止材の一面に、図案またはマークを有する導電性インク層を形成する段階と、外部入出力端子として導電性ボールを融着する段階と、前記メインストリップを各々の回路基板の連設する境界でカッティングして個々の半導体パッケージに分割する段階と、で構成されることを特徴とする。
【００５７】
前記二番目の目的を達成するための、本発明による半導体パッケージの製造方法は、第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された多数の半導体チップを提供する段階と、第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層と、前記樹脂層の第２面に形成され、導電性ビアホールを介して前記樹脂層の第１面に形成された回路パターン層に電気的に接続されている金属薄膜層と、で構成され、中央には後段階で前記半導体チップが配置されるべき貫通孔が形成されている多数の回路基板を、マトリックス状に縦横に複数個連設してサブストリップを形成し、さらに複数個のサブストリップを一列に連設して形成してなる、メインストリップの形で提供する段階と、前記メインストリップの各回路基板に形成された前記貫通孔を閉鎖するように前記回路基板の第２面に閉鎖部材を接着する段階と、前記各々の貫通孔に前記半導体チップを配置し前記閉鎖部材上に接着させる段階と、前記半導体チップと前記ボンドフィンガーとを電気的接続手段で接続する段階と、前記半導体チップ、前記電気的接続手段、前記ボンドフィンガーを外部環境から保護するために前記貫通孔を封止材で充填するモールディング段階と、前記メインストリップから前記閉鎖部材を除去する段階と、前記半導体チップの第２面と、前記回路基板の前記樹脂層の第２面全体または一部及び、封止材の一面に、図案またはマークを有する導電性インク層を形成する段階と、外部入出力端子として導電性ボールを融着する段階と、前記メインストリップを各々の回路基板の連設する境界でカッティングして個々の半導体パッケージに分割する段階と、で構成されることを特徴とする。
【００５８】
好ましくは、前記閉鎖部材接着段階が、各々のサブストリップに個々に接着される分離型閉鎖部材を前記閉鎖部材の一側がサブストリップとサブストリップとの間の境界に形成されたスロットを包含する領域上に各々複数枚独立的に接着させることを特徴とする。
【００５９】
好ましくは、前記閉鎖部材接着段階が、各々のメインストリップに接着される一体型閉鎖部材をサブストリップとサブストリップとの間の境界に形成されたスロットに一致する位置に切断用小孔ラインが配置されるように接着させることを特徴とする。
【００６０】
好ましくは、前記閉鎖部材除去段階が、サブストリップとサブストリップとの間の境界領域に形成されたスロットにパンチを通過させて閉鎖部材の一側がメインストリップから分離されるように除去することを特徴とする。
【００６１】
好ましくは、前記閉鎖部材接着段階で使用される閉鎖部材がカバーレイテープであることを特徴とする。
【００６２】
好ましくは、複数個の前記サブストリップが貫通スロットを境界に相互隣接して配置され、前記導電性回路パターンが前記各々のサブストリップ内の多数の貫通孔各々の周縁に隣接した少なくとも一表面上の領域に、接続手段により半導体チップと電気的に連結させるための多数のボンドフィンガー、外部入出力端子としての導電性ボールが融着領域である多数のボールランド及び、前記ボンドフィンガーと前記ボールランドとを電気的に連結する多数の連結部とで構成され、前記樹脂層及び前記回路パターン層の表面の、前記ボンドフィンガー及びボールランド以外の部分に、カバーコートがコーティングされることを特徴とする。
【００６３】
好ましくは、前記閉鎖部材接着段階で接着される閉鎖部材が前記各々のサブストリップ内の多数の貫通孔各々の周縁と半導体チップ実装領域の外周縁との間の領域一部にモールドゲートとしての通孔が形成され、前記通孔に一端が連結されたモールドランナーゲートを有することを特徴とする。
【００６４】
好ましくは、前記モールディング段階で封止材充填がトップダイに形成されたランナーと前記モールドランナーゲートを経由してゲートとしての前記通孔を通じてなることを特徴とする。
【００６５】
好ましくは、前記通孔は円形、四角形及び折曲された四角形の中から選択されるいずれか一つの形状であり、前記モールドランナーゲートが金で鍍金されることを特徴とする。
【００６６】
好ましくは、前記モールディング段階は、前記回路基板をダイの間に位置させ、前記入出力パッドが形成された半導体チップの表面に対応するダイにゲートを形成することによって、前記封止材が前記入出力パッドが形成された半導体チップの表面から充填されるようにすることを特徴とする。
【００６７】
本発明による半導体パッケージに対して附言すれば次のようである。
【００６８】
前記回路基板は樹脂層の第２面に多数のボールランドを有する回路パターン層をさらに形成することもできる。前記樹脂層の第１面に形成された回路パターン層と第２面に形成された多数のボールランドを有する回路パターン層は導電性ビアホールで互いに連結させるのが望ましい。前記樹脂層の第２面に形成されている回路パターン層にはカバーコート層をさらに形成するのが望ましい。前記樹脂層の第２面に形成された、多数のボールランド以外の回路パターン層にカバーコート層を形成するのがもっと望ましい。
【００６９】
前記回路基板の樹脂層第２面に形成された前記ボールランドには導電性ボールをさらに融着させることもできる。
【００７０】
前記一番目の目的を達成するための、本発明による半導体パッケージに対して附言すれば次のようである。
【００７１】
前記半導体チップの第２面と前記樹脂層（回路基板）の第２面と前記封止材の一面との全部または一部を、金属薄膜層または導電性インクマーキングによりグラウンド（ｇｒｏｕｎｄ）ボンディングした半導体パッケージが提供される。
【００７２】
前記同一平面をなす前記半導体チップの第２面と、ボンドフィンガーが形成されていない側の前記回路基板面及び、前記封止材の一面には、図案を有する導電性インク層をさらに形成することができる。
【００７３】
前記同一平面をなす前記半導体チップの第２面と、封止材の一面及び、ボンドフィンガーが形成されていない側の前記回路基板面の一部にだけ図案を有する導電性インク層を形成することもできる。
【００７４】
前記同一平面をなす前記半導体チップの第２面と、回路基板の一面に形成されている放熱板の一面及び、封止材の一面には図案を有する導電性インク層をさらに形成することもできる。
【００７５】
前記同一平面をなす前記半導体チップの第２面と、封止材の一面及び、回路基板の一面に形成されている放熱板の一面の一部にだけ図案を有する導電性インク層をさらに形成することもできる。
【００７６】
前記二番目の目的を達成するための、本発明による半導体パッケージの製造方法に対して附言すれば次のようである。
【００７７】
前記製造方法に於いて、トップダイ（ＴＤ）のキャビティ（ＣＶ）上方にモールドゲート（Ｇ）を形成させることによってモールディングの時、ワイアスウィーピング（ｓｗｅｅｐｉｎｇ）現象を最小化する製造方法が提供される。
【００７８】
前記グラウンドリングは回路パターンをなす少なくとも一つ以上の回路線に電気的に連結されるのが望ましく、前記グラウンドプレイン（ｐｌａｎｅ）はカバーコートにより被覆されず、前記グラウンドプレインはグラウンドリングに電気的に連結するのが望ましい。
【００７９】
前記メインストリップをなす回路基板ストリップ一面にはカバーレイテープ等のような閉鎖部材を接着することもできる。前記閉鎖部材は各々回路基板サブストリップに個々に接着するのが望ましい。また、前記各々の閉鎖部材は一側が回路基板サブストリップと回路基板サブストリップの間の境界に形成されたスロットまで覆うように接着するのが望ましい。
【００８０】
前記閉鎖部材に形成される通孔は半導体チップに接する部分の外周縁と貫通孔の内周縁の間に形成するのが望ましく、前記通孔の形状としては円形、四角形、折曲された四角形中、いずれか一つのものが可能であるが、これは本発明に於いて制限的ではない。
【００８１】
また、回路基板の回路パターン上のボールランドの数をより多く確保し得るように前記回路パターン形成面の上にモールドランナーゲートを形成しないのが望ましく、閉鎖部材の前記回路パターン形成面の反対面にモールドランナーゲートを形成し、その端部に通孔を形成するのが、モールドランナーゲートデザインの自由度を高めることができるので、望ましい。
【００８２】
前記閉鎖部材接着段階は回路基板ストリップ一面にカバーレイテープ、金属薄膜または導電性インク層等を接着またはコーティングすることによって形成できるが、完成の後に剥離させる場合に於いては剥離除去の容易性の側面でカバーレイテープが望ましい。
【００８３】
また、前記閉鎖部材は各々のサブストリップ領域をカバーし得るサイズの各々分離、独立された形態のものを複数個使用するか、または回路基板ストリップとほぼ同一のサイズの一体型としてサブストリップの間に切断用の穿孔小孔ラインを形成した形態のものを単一個使用するのが、長さに比例する熱膨脹係数次によるそり（ｗａｒｐａｇｅ）現象を最小化して半導体パッケージの製造工程中、各種の不良要因を未然に防止することができるので、より望ましい。
【００８４】
前記閉鎖部材接着段階で使用される閉鎖部材がサブストリップサイズの分離型である場合には、閉鎖部材の一側がサブストリップとサブストリップとの間の境界領域に形成されたスロットを覆うように接着するのが望ましく、一方、使用する閉鎖部材がメインストリップサイズの一体型である場合には、形成された切断小孔ラインがサブストリップとサブストリップの間の境界領域に形成されたスロット上に位置するように接着するのが望ましい。
【００８５】
前記閉鎖部材除去段階はサブストリップとサブストリップとの間の境界領域に形成されたスロットにパンチを通過させて閉鎖部材の一側が回路基板ストリップから分離されるようにして除去するのが望ましい。
【００８６】
前記のような本発明による半導体パッケージ用マトリックスタイプ回路基板ストリップを用いた半導体パッケージの製造方法によれば、回路基板ストリップを多数の貫通孔を有するサブストリップ及びこのサブストリップが多数形成されたメイン−ストリップに一体的に具備して一つの回路基板ストリップに数十〜数百個の半導体パッケージを同時に具現することができる。
【００８７】
また、半導体パッケージの製造工程中、サブストリップとサブストリップとの境界領域に具備されたスロットの間にパンチを通過させて閉鎖部材の一端が分離されるようにすることによって、容易に閉鎖部材の除去作業を遂行し、回路基板ストリップの破損を最小化することになる。
【００８８】
また、前記のような回路基板ストリップにはモールドにこのグラウンド用グラウンドリングやグラウンドプレインをさらに形成させることによって、モールディングの時、静電気の一時的放電による半導体チップの破損及び回路基板ストリップの回路パターンの破損等のおそれが除去される。
【００８９】
【発明の実施の形態】
以下、添付図面を参照して本発明をもっと詳細に説明することにする。
【００９０】
本発明による第１の実施例を図６、７により説明する。
図６に示すように、樹脂層１１（たとえば、前記硬質ＢＴ系エポキシ樹脂層）の第１面１１ａだけでなく第２面１１ｂにも所定の回路パターン層が形成できる。即ち、樹脂層１１の第１面１１ａにはボンドフィンガー１２、連結部１３及びボールランド１５でなる回路パターン層を形成し、樹脂層１１の第２面１１ｂにも連結部１３等でなる回路パターン層を形成する。ここで、樹脂層１１の第１面１１ａと第２面１１ｂに形成された回路パターン層は導電性ビアホール１４で連結可能であり、これ又、当業者の選択事項に過ぎない。また、樹脂層１１の第２面１１ｂに形成された回路パターン層の上面にはその回路パターン層を外部環境から保護するためにカバーコート層１６をさらにコーティングすることができる。樹脂層１１の第２面１１ｂにコーティングされたカバーコート層１６の表面と半導体チップ２の第２面２ｂ及び封止材２０の上面は同一面をなすように形成するのが望ましい。
【００９１】
図７に示すように、樹脂層１１の第２面１１ｂに形成された回路パターン層の連結部１３には多数のボールランド１５をさらに形成することもできる。（すべてのボールランド１５に導電性ボールを融着するならば、第１面の導電性ボール３０と合わせて導電性ボールの個数を倍増できることは、当事者にとり自明である）。この場合にも、同様に樹脂層１１の第１面１１ａに形成された回路パターン層と第２面１１ｂに形成された回路パターン層とを導電性ビアホール１４で連結することもできる。ボールランド１５はカバーコート層１６により被覆されておらず、これは、後で、多数の半導体パッケージを積層できることを意味する。即ち、樹脂層１１の第２面１１ｂに形成されたボールランド１５に、（他の半導体パッケージの）導電性ボール３０を融着することによって、多数の半導体パッケージが積層可能になる。
【００９２】
本発明による第２の実施例を図９、図８により説明する。
図９に示すように、半導体チップ２の第２面２ｂ、封止材２０の上面及び金属薄膜層５０の表面には一定の厚さの導電性インク層８０をさらに形成することもできる。導電性インク層８０は半導体パッケージの上面全体に形成するか、一部領域にだけ形成することもできる。
【００９３】
また、導電性インク層は、図１に図示された半導体パッケージ即ち、半導体チップ２の第２面２ｂ、封止材２０の上面及び樹脂層の第２面１１ｂ全体に形成するか、または、半導体チップ２の第２面２ｂを包含した一部領域にだけ形成することもできる、これは図１〜図８のすべての半導体パッケージに適用が可能である。
【００９４】
導電性インク層８０には、図案即ち、会社名、製品名、図形、絵画、またはこれらの混合された模様を陰刻または陽刻により形成するか、またはスクリーンプリント（ｓｃｒｅｅｎ ｐｒｉｎｔ）することができる。
【００９５】
導電性インク層８０は、金属薄膜層５０、導電性ビアホール１４を介してグラウンディングされているので、電気的特性と熱放散性が優秀な半導体パッケージが、図案の表示を兼ねた簡便な方法により得られる。図９において、導電性インク層８０を樹脂層の第２面１１ｂ上にさらに延伸して、直接導電性ビアホール１４に接続するならば、金属薄膜層５０を省くこともできることは当事者には自明である。
【００９６】
図８に示すように、樹脂層１１の第２面１１ｂには、微細な回路パターン層の代わりに金属薄膜層５０を形成することができる。この場合は、樹脂層１１の第１面１１ａに形成された連結部１３の中でグラウンド（ｇｒｏｕｎｄ）用に使用される連結部１３を金属薄膜層５０とビアホール１４に連結することができる。また、図示されていないが、金属薄膜層５０にはこれを外部環境から保護するためにカバーコート層をさらに形成することもできるし、これは当業者の選択事項に過ぎない。
なお、このように、モールディング前の段階でチップ及び／または回路基板の各々の両面をグラウンディングすることにより、モールディング工程中、蓄積された静電気の一時放電現象による半導体チップ及び／または回路基板ストリップの回路パターンの損傷問題を防ぐことができる。
【００９７】
本発明による第３の実施例を図１７〜３３により説明する。
図１７〜２０は、各々、本発明による半導体パッケージの製造方法に係る回路基板ストリップ１００を示す平面図である。
【００９８】
まず図１７（上面図）を参照すると、ほぼ長方形の樹脂層１１を基本材料として、半導体チップ（図示せず）が後で配置される多数の貫通孔１８がマトリックス（ｍａｔｒｉｘ）形状に行並びに列を成して形成され、一定の間隔をおいて配置され、一つのサブストリップ１１０をなしている。また、サブストリップ１１０は、縦方向に所定の長さに貫通されたスロット１１１を境界として、複数個が横方向に連結されて一体的に一つのメインストリップ１１５をなしている。
【００９９】
各々のサブストリップ１１０内の、貫通孔１８の外周縁の樹脂層１１表面には、後で、半導体チップ２と、何らかの接続手段６、例えばゴールドワイア（ｇｏｌｄ ｗｉｒｅ）やアルミニウムワイア（ａｌｕｍｉｎｕｍ ｗｉｒｅ）等のような電気的接続手段６により接続される、ボンドフィンガー１２が形成されている。また、同様に後で、導電性ボール３０、例えばソルダボール（ｓｏｌｄｅｒ ｂａｌｌ）等が融着される、ボンドフィンガー１２に連結されたボールランド１５が形成されている。樹脂層１１及び回路パターンの表面には、ボンドフィンガー１２及びボールランド１５だけを被覆しないように、高分子樹脂のカバーコート１６がコーティングされており、このようなカバーコート１６は回路パターンを外部環境から保護すると共に、全体的な回路基板ストリップ１００の強度を確保している（図１〜図９等參照）。
【０１００】
また、図１８（底面図）を参照すると、各貫通孔１８の、外周縁領域の樹脂層１１上には、ほぼ長方形リング形状の導電性グラウンドリング１１４が形成されており、このグラウンドリング１１４は少なくとも一つ以上の回路パターンをなす回路線に電気的に連結されている。これをもっと詳細に説明すれば、グラウンドリング１１４は、ボンドフィンガー１２及びボールランド１５を包含する回路パターンが形成された面の反対面に形成されており、回路パターンとはビアホール（図示せず）等を通じて連結されている。このようなグラウンドリング１１４は半導体チップ２の接地は勿論、全体的な回路基板ストリップ１００の強度を向上する。また、グラウンドリング１１４はその表面をカバーコート１６でコーティングするか、またはコーティングしないままで単に接着剤で樹脂層１１表面に接着させることもできるが、これは、当業者の選択事項に過ぎない。
【０１０１】
さらに、回路基板ストリップ１００のへりに位置する樹脂層１１表面には、一定の面積を有する導電性グラウンドプレイン１１３が形成されており、グラウンドプレイン１１３はカバーコートにより被覆されておらず、グラウンドリング１１４とは電気的に連結されている。グラウンドプレイン１１３はグラウンドリング１１４とは別に樹脂層１１の両面に形成できる、これにより製造工程中に発生する静電気を、より容易に外部へ放出できる利点がある。
【０１０２】
ここで、ボンドフィンガー１２及びボールランド１５を包含する回路パターン、グラウンドリング１１４及びグラウンドプレイン１１３等は銅（Ｃｕ）薄膜で形成するのが望ましいが、前記素材に限定せずに、導電性の物質であれば、何を使用しても差し支えない。
【０１０３】
次に図１９及び図２０は、各々、本発明に係る回路基板ストリップ１００に、閉鎖部材Ｃとしてカバーレイテープ１２０を接着させた状態を例示した底面図で、回路基板ストリップ１００の底面にカバーレイテープ１２０が接着された状態を示す。
【０１０４】
図１９に於いては、各々のサブストリップ１１０の底面に粘着性があるカバーレイテープ１２０が接着される。即ち、各々のサブストリップ１１０の底面に個々のカバーレイテープ１２０が接着されている。前記のようなカバーレイテープ１２０は、メインストリップ１１５と同一の大きさを有するように具備して前記メインストリップの底面全体に接着することもできるが、長さに比例して増加する熱膨脹係数差を緩和するために、このように、個々に分離されたカバーレイテープ１２０を各々のサブストリップ１１０の一面に接着するのが、より望ましい。
【０１０５】
一般的に、高温の温度条件が必要なワイアボンディング工程やモールディング工程中における、前記回路基板ストリップとカバーレイテープの熱膨脹係数差による変形量は次の式に依る。
△Ｌ＝Ｌ×α（ここで、△Ｌは変形量、Ｌはテープの長さ、αは変形率）
したがって、カバーレイテープの長さを短くすることによって、回路基板ストリップの高温工程下でそり（ｗａｒｐａｇｅ）現象を効率的に防止或いは緩和することができる。
【０１０６】
また、各々のカバーレイテープ１２０は一側がサブストリップ１１０とサブストリップ１１０との間の境界に形成されたスロット１１１まで覆うように具備するのが望ましい。これは後で説明する半導体パッケージ２００の製造に際して、カバーレイテープ１２０の除去を容易に実施するためである。
【０１０７】
一方、図２０に於いては、カバーレイテープ１２０をメインストリップ１１５と同一の大きさを有するように具備して、前記メインストリップの一面全体に接着するが、メインストリップ１１５上に接着される、一体型のカバーレイテープ１２０には、サブストリップ１１０とサブストリップ１１０との間の境界領域上に切断小孔ライン１２１を形成してある。
【０１０８】
切断小孔ライン１２１の形成により、熱膨脹係数の差異に起因する彎曲現象を緩和することができる。
【０１０９】
また、カバーレイテープ１２０の切断小孔ライン１２１は、サブストリップ１１０とサブストリップ１１０との間の境界領域上に位置するスロット１１１上に形成するのが望ましい。また、切断小孔ライン１２１の幅は制限的ではないが、スロットの幅より小さいのが望ましく、これは後で説明する半導体パッケージ２００の製造に際して、カバーレイテープ１２０の除去を容易に実施するためである。
【０１１０】
また、切断小孔ライン１２１は、カバーレイテープ１２０の幅（図面上で縦の幅）全体にわたって形成するが、貫通スロット１１１の領域を包含するカバーレイテープ１２０の幅中、一部領域にだけ形成することもできる、これは本発明において制限的ではない。
【０１１１】
図１９及び図２０における未説明の符号１１２は、回路基板ストリップ１００を各種の製造装備にローディング（ｌｏａｄｉｎｇ）及び固定するためのインデックスホールである。
【０１１２】
前記のような、本発明に係る半導体パッケージ用回路基板ストリップ１００は、多数の貫通孔１８を有するサブストリップ１１０が複数個で一体的に形成されてメインストリップ１１５を形成しているので、これを利用することによって一つの回路基板ストリップ１００により、数十〜数百の超薄型半導体パッケージを同時に製造できる。
【０１１３】
また、カバーレイテープ１２０が容易に剥離除去できるように設計することによって、カバーレイテープ１２０の剥離除去の際、回路基板ストリップ１００の破損を最小化し、グラウンドリング１１４及びグラウンドプレイン１１３により回路基板ストリップ１００の強度が増加すると共に、静電気による影響も最小化できる。
【０１１４】
次に、図２１及び図２２は回路基板の一面に接着される、通孔Ｈ及びランナーゲートＲＧが形成された閉鎖部材Ｃを図示した底面図である。
【０１１５】
図示したように、回路基板の一面に貫通孔１８を閉鎖し得るように閉鎖部材Ｃを接着するが、閉鎖部材Ｃには通孔Ｈを形成し、その通孔Ｈを通じて封止材２０が半導体チップ２等を封止するようになっている。閉鎖部材Ｃに形成された通孔Ｈは半導体チップ２に接する部分の外周縁と貫通孔１８の内周縁の間に形成するのが望ましい。通孔Ｈは円形、四角形、折曲された四角形中、いずれか一つの模様を選択して形成できるが、これは本発明に於いて任意的である。即ち、図２１に示すように長方形の形態に形成するか、または図２２に示すように折曲された長方形の形態に形成することもできる。閉鎖部材Ｃには半導体チップ２実装面の反対面にランナーゲートＲＧを形成するが、モールディングの時、ボトムダイＢＤのランナーＲ及びゲートＧに対応する部分に形成することもできる（後述する図２３參照）。
【０１１６】
ここで、閉鎖部材Ｃはモールディングダイの高温（約、３００℃）においてもその性質が変わらない素材であると共に、封止材２０との接着力は非常に小さいものを使用するのが望ましい。
【０１１７】
閉鎖部材Ｃは、通常回路基板の提供段階後、回路基板の一面に接着した後に半導体チップ２の接着、ワイアボンディング及び封止工程等を遂行するのが望ましいが、封止工程の前段階であれば、いずれの段階で接着しても差し支えない。
【０１１８】
一方、閉鎖部材ＣのランナーゲートＲＧには従来のように封止材２０が容易に流れるように封止材２０との接着力が回路基板面より相対的に小さい金（Ａｕ）等で鍍金できるが、これは、本発明に於いては任意的である。
【０１１９】
よって、ランナーゲートＲＧが回路基板面上に直接形成されていないので、回路基板面の全領域上に導電性ボール３０の融着が可能であるので、従来の場合よりもっと多数の入出力端子としての導電性ボール３０の確保が可能であり、これによって回路パターンの設計上の自由度がもっと増大する。
【０１２０】
図２３は、本発明に係る半導体パッケージの製造方法による半導体パッケージのモールディング状態を示す断面図で、トップダイＴＤには所定空間のキャビティＣＶが形成され、ボトムダイＢＤには閉鎖部材Ｃ底面のモールドランナーゲートＲＧに対応する位置にモールドランナーＲ及びモールドゲートＧが形成される。ここで、ボトムダイＢＤのゲートＧは閉鎖部材Ｃに形成された通孔Ｈとその位置が一致しなければならない。
【０１２１】
したがって、封止材２０が、ボトムダイＢＤのランナーＲ、ゲートＧ及び閉鎖部材Ｃの通孔Ｈに沿ってその上部のトップダイＴＤに形成されたキャビティＣＶ内側へ流入することによって、半導体チップ２を封止する。
【０１２２】
前記のような回路基板構造及びモールディング方法を採択することによって、回路基板または半導体パッケージに於いてより多い導電性ボールの確保が可能でパッケージの高性能化に有利であり、回路基板の設計上の自由度も高く、モールドランナーゲートの幅を自由に拡大することも可能であるので、数十〜数百のユニットを有するマトリックスタイプの回路基板ストリップに於いてもモールディングに対する障害がない。
【０１２３】
図２４は、本発明に係る、半導体パッケージの別の製造方法による半導体パッケージのモールディング状態を示す断面図で、トップダイＴＤには所定空間のキャビティＣＶが形成され、ボトムダイＢＤには半導体チップ２が実装されボンディングワイア６により半導体チップ２と電気的に接続された回路基板１０が配置される。トップダイＴＤとボトムダイＢＤとは相互係合されて閉鎖されたキャビティＣＶを形成する。
【０１２４】
図２４では、図２３と異なり、キャビティＣＶの上方に一定の口径を有するモールドゲートＧが形成されている。
【０１２５】
したがって、回路基板１０や閉鎖部材ＣにモールドゲートＧやモールドランナーＲを形成させる必要がないので、コストダウン（ｃｏｓｔ ｄｏｗｎ）及び工程効率性が増大すると共に、キャビティＣＶの上方からモールディング樹脂が注入されるので、ワイアスウィーピング（ｓｗｅｅｐｉｎｇ）現象の最小化が可能であり、数十〜数百のユニットを有するマトリックスタイプの回路基板ストリップに於いてもモールディングに対する障害がない。
【０１２６】
図２５〜図３３は、本発明に係る半導体パッケージの製造方法を順次説明するための、複数の回路基板からなるサブストリップの断面図である。
【０１２７】
まず図２５に示すように、半導体チップ２が配置されるべき多数の貫通孔１８が行並びに列を成し、一定の間隔をおいて配置され一つの一体的なサブストリップ１１０をなし、サブストリップ１１０は一定の長さに貫通されたスロット１１１を境界として複数個が一体的に連結されて一つのメインストリップ（１１５、ただし図上には記載せず）を形成する樹脂層１１を用意する。
図２５には明示されていないが、樹脂層１１には、先に図１７、図１８に示したように、さらに、各サブストリップ１１０内の貫通孔１８外周縁の樹脂層１１表面には、後で半導体チップ２と接続手段６によって電気的に接続されるボンドフィンガー１２、後で導電性ボール３０が融着されるボールランド１５を包含して構成される回路パターンと、樹脂層１１及び回路パターンの表面の、ボンドフィンガー１２及びボールランド１５以外の部分にコーティングされたカバーコート１６が備えられている。
【０１２８】
次に、図２６又は図２７を参照すると、回路基板ストリップ１００の各サブストリップ１１０の一面にそのサブストリップ１１０に形成されたすべての貫通孔１８を閉鎖し得るように閉鎖手段としてのカバーレイテープ１２０を接着する。
【０１２９】
図２６の場合は、カバーレイテープ１２０はサブストリップ１１０の一面に、各々独立した形態に接着される。即ち、複数個のサブストリップ１１０各々にカバーレイテープ１２０を各々接着することによって各カバーレイテープ１２０が一定の間隔を有するようにしている。このようにして、長さに比例して増加する熱膨脹係数差を緩和でき、半導体パッケージの製造工程中、回路基板ストリップ１００のそり（ｗａｒｐａｇｅ）現象を緩和或いは防止できる。また、カバーレイテープ１２０はその一側がサブストリップ１１０とサブストリップ１１０との間の境界領域に形成されたスロット１１１を覆うように接着するのが望ましい。
【０１３０】
図２７の場合は、回路基板ストリップ１００とほぼ同一の大きさの一体型カバーレイテープ１２０がストリップ１００の一面に一体的に接着され、サブストリップ１１０とサブストリップ１１０との間の境界領域に位置するスロット１１１に対応する位置に、切断小孔ライン１２１が形成され切断小孔ライン１２１は多数の切断用小孔１２２からなる。
【０１３１】
このようにして熱膨脹係数差異に起因するそり（ｗａｒｐａｇｅ）現象が多数の切断小孔１２２等により緩和或いは防止できる。
【０１３２】
次に、回路基板ストリップ１００に形成された各々の貫通孔１８に半導体チップ２を配置するが、その際、半導体チップ２の第２面２ｂがカバーレイテープ１２０上に接着されるようにする（図２８）。
【０１３３】
次に、半導体チップ２と貫通孔１８外周縁に形成されたボンドフィンガー１２をゴールドワイアやアルミニウムワイアのような電気的接続手段６により接続する（図２９）。
【０１３４】
次に、半導体チップ２、接続手段６等を外部環境から保護するために貫通孔１８をエポキシモールディングコンパウンド（ｅｐｏｘｙ ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）または液相エポキシ等の封止材２０でモールディングする（図３０）。
【０１３５】
次に、各々の貫通孔１８の外周縁領域上に形成されたボールランド１５にソルダボールのような導電性ボール３０を融着する（図３１）。次に、回路基板ストリップ１００からカバーレイテープ１２０を除去する（図３２）。
【０１３６】
その際、カバーレイテープ１２０の除去は、サブストリップ１１０とサブストリップ１１０との間の境界領域に形成されたスロット１１１にパンチ１５０を通過させてカバーレイテープ１２０の一側が回路基板ストリップ１００から分離されるようにして剥離除去するようになる。前記のような方法を使用すれば、接着されたカバーレイテープ１２０を容易に除去できるようになる。
【０１３７】
最後に、各々の貫通孔１８の外周縁を、隣接する貫通孔１８の中間線に沿ってカッティングして個々の半導体パッケージ１に分割する（図３３）。
【０１３８】
【発明の効果】
上述のように、本発明による半導体パッケージは、回路基板に形成された貫通孔内に半導体チップが配置されることによって、その半導体チップの厚さが前記回路基板の厚みに吸収されるので、半導体パッケージの厚さの超薄型化が可能であるという利点があり、また、半導体チップの他面（回路面と反対側の面）が封止材の外部へ直接露出されるか、または導電性薄膜層や放熱板が形成されることによって、放熱性が向上され、半導体チップの熱的、電気的性能の向上ができる利点もあるのに加えて、
回路基板の他面（ボンドフィンガーがある面と反対側の面）にもボールランドを設けてあるので、導電性ボールの個数をほぼ倍増できて回路設計の自由度が大きくなるだけではなく、隣接する半導体パッケージの導電性ボールを順次融着することにより、半導体パッケージの積層という３次元実装が可能になり、さらに高密度の実装を具現化できる。
【０１３９】
また、前記半導体チップの一面、これと同一面を形成する封止材及び回路基板の一定の領域に導電性インク層を形成することによって、マーキングと同時に、半導体チップを直接グラウンディングすることもできる利点がある。
【０１４０】
また、上述のように、本発明による半導体パッケージ用マトリックスタイプ回路基板ストリップ及びこれを用いた半導体パッケージの製造方法は、多数の貫通孔を有するサブストリップを複数個に一体的に連結して形成した回路基板ストリップを利用しているので、一つの回路基板ストリップで数十〜数百の半導体パッケージを同時に製造可能であるという長点がある。
【０１４１】
また、各々のサブストリップに対する分離型カバーレイテープ、またはすべてのサブストリップに対する一体型としてサブストリップの間に切断小孔ラインが形成されているカバーレイテープを接着することによって、相異なる素材相互間の熱膨脹係数差異によるそり（ｗａｒｐａｇｅ）現象を最小化して、マトリックスタイプ回路基板ストリップを用いた半導体パッケージの製造に際して、各種不良要因を未然に防止できる利点がある。
【０１４２】
さらに、半導体パッケージの製造時、前記スロットを通してパンチを通過させることによってカバーレイテープの一端が容易に分離できることによって、そのカバーレイテープの剥離除去作業を安全且つ容易に遂行できるし、回路基板ストリップの破損も防止或いは最小化し得る利点がある。
【０１４３】
また、回路基板ストリップにグラウンドリングやグラウンドプレインを形成することによって、モールディングの際に、静電気の蓄積を未然に防止することによって、静電気の一時的な放電による半導体チップ及び／または回路基板ストリップの回路パターン損傷等の問題を効果的に除去できる利点がある。
【０１４４】
一方、本発明により、回路基板に封止材を注入する際には、回路基板にランナーゲート及び通孔を形成することなく、トップダイとカバーレイテープ等のような閉鎖部材に直接注入形成することによって、入出力端子としての導電性ボールの数を増大させ得るし、これによって回路パターンの設計上の自由度が向上するという利点もある。
【０１４５】
また、本発明により、別の方法で回路基板に封止材を注入する際には、回路基板にランナーゲート及び通孔を形成することなく、閉鎖部材の、回路基板とは反対側の面に設置した大きな、ランナーゲート、及び通孔の利用が可能であるので、数十〜数百のユニットが集められているマトリックスタイプ回路基板ストリップに於いてもモールディングが確実且つ容易に遂行できるし、樹脂充填の度合いもまた非常に良好な利点がある。一方、金型の形状も単純化が可能であるので、製造費の節減ができる利点もある。
【０１４６】
また、本発明により、さらに別の方法で回路基板に封止材を注入する際には、回路基板や閉鎖部材にランナーゲート及び通孔を形成しないことによって、コストダウン及び／又は工程単純化を通じて工程効率性の向上ができるし、トップダイのキャビティ上方に形成された一定の口径を有するモールドゲートを通じて溶融樹脂を注入することによって、モールディングの際、ボンディングワイアのスウィーピング（ｓｗｅｅｐｉｎｇ）現象を最小化し得る利点もある。
【図面の簡単な説明】
【図１】従来の、多様な形態の半導体パッケージを示す断面図である。
【図２】従来の、多様な形態の半導体パッケージを示す断面図である。
【図３】従来の、多様な形態の半導体パッケージを示す断面図である。
【図４】従来の、多様な形態の半導体パッケージを示す断面図である。
【図５】従来の、多様な形態の半導体パッケージを示す断面図である。
【図６】本発明による多様な形態の半導体パッケージを示す断面図である。
【図７】本発明による多様な形態の半導体パッケージを示す断面図である。
【図８】本発明による多様な形態の半導体パッケージを示す断面図である。
【図９】本発明による多様な形態の半導体パッケージを示す断面図である。
【図１０】従来の、典型的な半導体パッケージの製造方法をパッケージ１個について示す説明図である。
【図１１】従来の、典型的な半導体パッケージの製造方法をパッケージ１個について示す説明図である。
【図１２】従来の、典型的な半導体パッケージの製造方法をパッケージ１個について示す説明図である。
【図１３】従来の、典型的な半導体パッケージの製造方法をパッケージ１個について示す説明図である。
【図１４】従来の、典型的な半導体パッケージの製造方法をパッケージ１個について示す説明図である。
【図１５】従来の、典型的な半導体パッケージの製造方法をパッケージ１個について示す説明図である。
【図１６】従来の、典型的な半導体パッケージの製造方法をパッケージ１個について示す説明図である。
【図１７】本発明による半導体パッケージの製造に使用される、回路基板ストリップの平面図及び底面図である。
【図１８】本発明による半導体パッケージの製造に使用される、回路基板ストリップの平面図及び底面図である。
【図１９】本発明による半導体パッケージの製造に使用される、回路基板ストリップにテープを接着させた状態を例示した底面図である。
【図２０】本発明による半導体パッケージの製造に使用される、回路基板ストリップにテープを接着させた状態を例示した底面図である。
【図２１】本発明による半導体パッケージの製造に使用される、回路基板の一面に接着される、通孔及びランナーゲートが形成された閉鎖部材を示す底面図である。
【図２２】本発明による半導体パッケージの製造に使用される、回路基板の一面に接着される、通孔及びランナーゲートが形成された閉鎖部材を示す底面図である。
【図２３】本発明による半導体パッケージの製造における、モールディングの例を示す断面図である。
【図２４】本発明による半導体パッケージ製造における、他のモールディングの例を示す断面図である。
【図２５】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図２６】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図２７】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図２８】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図２９】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図３０】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図３１】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図３２】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図３３】本発明による半導体パッケージの製造に使用される、サブストリップの説明図である。
【図３４】従来の半導体パッケージを示す断面図である。
【図３５】一面にランナーゲートが形成された従来の回路基板ユニットを用いた従来の半導体パッケージの底面図である。
【図３６】従来の半導体パッケージ製造方法における、モールディング状態を示す断面図である。
【符号の説明】
２ 半導体チップ
２ａ 半導体チップの第１面
２ｂ 半導体チップの第２面
４ 入出力パッド
６ 接続手段
１０ 回路基板
１１ 樹脂層
１１ａ 樹脂層の第１面
１１ｂ 樹脂層の第２面
１２ ボンドフィンガー
１３ 連結部
１４ 導電性ビアホール
１５ ボールランド
１６ カバーコート層
１７ ダム
１８ 貫通孔
２０ 封止材
３０ 導電性ボール
４０ 絶縁性フイルム層
５０ 金属薄膜層
６０ 放熱板
８０ 導電性インク層
９０ 接着層
ＢＤ ボトムダイ
Ｃ 閉鎖部材
ＣＶ キャビティ
Ｇ ゲート
Ｈ 通孔
Ｒ ランナー
ＲＧ ランナーゲート
ＴＤ トップダイ
１００ （回路基板）ストリップ
１１０ （回路基板）サブストリップ
１１１ スロット
１１２ インデックスホール
１１３ グラウンドプレイン
１１４ グラウンドリング
１１５ （回路基板）メインストリップ
１２０ カバーレイ（ｌａｙ）テープ
１２１ 切断小孔ライン
１２２ 切断用小孔
１５０ パンチ

Claims (16)

  1. 第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された半導体チップと、第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層と、前記多数のボンドフィンガーとボールランド以外の回路パターン層を被覆しているカバーコート層とで構成され、中央には貫通孔が形成されており、この貫通孔には前記半導体チップが配置される回路基板と、前記半導体チップの入出力パッドと前記回路基板のボンドフィンガーとを電気的に接続させる電気的接続手段と、前記半導体チップ、接続手段及び回路基板の一部を覆い被せている封止材と、前記回路基板のボールランドに融着された多数の導電性ボールとで構成される、半導体パッケージにおいて、
    前記半導体チップの第２面と、前記回路基板の前記樹脂層の第２面全体または一部及び、封止材の一面に形成された、図案またはマークを有する導電性インク層を有することを特徴とする半導体パッケージ。
  2. 第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された半導体チップと、第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層と、前記多数のボンドフィンガーとボールランド以外の回路パターン層を被覆しているカバーコート層とで構成され、中央には貫通孔が形成されており、この貫通孔には前記半導体チップが配置される回路基板と、前記半導体チップの入出力パッドと前記回路基板のボンドフィンガーとを電気的に接続させる電気的接続手段と、前記半導体チップ、接続手段及び回路基板の一部を覆い被せている封止材と、前記回路基板のボールランドに融着された多数の導電性ボールとで構成され、
    前記回路基板は、前記樹脂層の第２面に金属薄膜層を有する、半導体パッケージにおいて、
    前記半導体チップの第２面と、封止材の一面及び、前記回路基板の前記樹脂層の第２面に形成された金属薄膜層の全体または一部に形成された、図案またはマークを有する導電性インク層を有することを特徴とする半導体パッケージ。
  3. 前記導電性インク層が、導電性ビアホールを介して前記樹脂層の第１面に形成された回路パターン層に電気的に接続されていることを特徴とする請求項１に記載の半導体パッケージ。
  4. 前記金属薄膜層が、導電性ビアホールを介して前記樹脂層の第１面に形成された回路パターン層に電気的に接続されていることを特徴とする請求項２に記載の半導体パッケージ。
  5. 第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された多数の半導体チップを提供する段階と、
    第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層とで構成され、中央には後段階で前記半導体チップが配置されるべき貫通孔が形成されている多数の回路基板を、
    マトリックス状に縦横に複数個連設してサブストリップを形成し、さらに複数個のサブストリップを一列に連設して形成してなる、メインストリップの形で提供する段階と、
    前記メインストリップの各回路基板に形成された前記貫通孔を閉鎖するように前記回路基板の第２面に閉鎖部材を接着する段階と、
    前記各々の貫通孔に前記半導体チップを配置し前記閉鎖部材上に接着させる段階と、
    前記半導体チップと前記ボンドフィンガーとを電気的接続手段で接続する段階と、
    前記半導体チップ、前記電気的接続手段、前記ボンドフィンガーを外部環境から保護するために前記貫通孔を封止材で充填するモールディング段階と、
    前記メインストリップから前記閉鎖部材を除去する段階と、
    前記半導体チップの第２面と、前記回路基板の前記樹脂層の第２面全体または一部及び、封止材の一面に、図案またはマークを有する導電性インク層を形成する段階と、
    外部入出力端子として導電性ボールを融着する段階と、
    前記メインストリップを、各々の回路基板の連設する境界でカッティングして個々の半導体パッケージに分割する段階と、
    で構成されることを特徴とする半導体パッケージの製造方法。
  6. 第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された多数の半導体チップを提供する段階と、
    第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層と、前記樹脂層の第２面に形成された金属薄膜層と、で構成され、中央には後段階で前記半導体チップが配置されるべき貫通孔が形成されている多数の回路基板を、
    マトリックス状に縦横に複数個連設してサブストリップを形成し、さらに複数個のサブストリップを一列に連設して形成してなる、メインストリップの形で提供する段階と、
    前記メインストリップの各回路基板に形成された前記貫通孔を閉鎖するように前記回路基板の第２面に閉鎖部材を接着する段階と、
    前記各々の貫通孔に前記半導体チップを配置し前記閉鎖部材上に接着させる段階と、
    前記半導体チップと前記ボンドフィンガーとを電気的接続手段で接続する段階と、
    前記半導体チップ、前記電気的接続手段、前記ボンドフィンガーを外部環境から保護するために前記貫通孔を封止材で充填するモールディング段階と、
    前記メインストリップから前記閉鎖部材を除去する段階と、
    前記半導体チップの第２面と、封止材の一面及び、前記回路基板の前記樹脂層の第２面に形成された金属薄膜層の全体または一部に、図案またはマークを有する導電性インク層を形成する段階と、
    外部入出力端子として導電性ボールを融着する段階と、
    前記メインストリップを、各々の回路基板の連設する境界でカッティングして個々の半導体パッケージに分割する段階と、
    で構成されることを特徴とする半導体パッケージの製造方法。
  7. 第１面と第２面を有し、前記第１面には多数の入出力パッドが形成された多数の半導体チップを提供する段階と、
    第１面と第２面を有する樹脂層と、多数のボンドフィンガーとボールランドとを有し前記樹脂層の第１面に形成された回路パターン層と、前記樹脂層の第２面に形成され、導電性ビアホールを介して前記樹脂層の第１面に形成された回路パターン層に電気的に接続されている金属薄膜層と、で構成され、中央には後段階で前記半導体チップが配置されるべき貫通孔が形成されている多数の回路基板を、
    マトリックス状に縦横に複数個連設してサブストリップを形成し、さらに複数個のサブストリップを一列に連設して形成してなる、メインストリップの形で提供する段階と、
    前記メインストリップの各回路基板に形成された前記貫通孔を閉鎖するように前記回路基板の第２面に閉鎖部材を接着する段階と、
    前記各々の貫通孔に前記半導体チップを配置し前記閉鎖部材上に接着させる段階と、
    前記半導体チップと前記ボンドフィンガーとを電気的接続手段で接続する段階と、
    前記半導体チップ、前記電気的接続手段、前記ボンドフィンガーを外部環境から保護するために前記貫通孔を封止材で充填するモールディング段階と、
    前記メインストリップから前記閉鎖部材を除去する段階と、
    前記半導体チップの第２面と、前記回路基板の前記樹脂層の第２面全体または一部及び、封止材の一面に、図案またはマークを有する導電性インク層を形成する段階と、
    外部入出力端子として導電性ボールを融着する段階と、
    前記メインストリップを、各々の回路基板の連設する境界でカッティングして個々の半導体パッケージに分割する段階と、
    で構成されることを特徴とする半導体パッケージの製造方法。
  8. 前記閉鎖部材接着段階が、各々のサブストリップに個々に接着される分離型閉鎖部材を前記閉鎖部材の一側がサブストリップとサブストリップとの間の境界に形成されたスロットを包含する領域上に各々複数枚独立的に接着させることを特徴とする請求項５ないし７のいずれかに記載の半導体パッケージの製造方法。
  9. 前記閉鎖部材接着段階が、各々のメインストリップに接着される一体型閉鎖部材をサブストリップとサブストリップとの間の境界に形成されたスロットに一致する位置に切断用小孔ラインが配置されるように接着させることを特徴とする請求項５ないし７のいずれかに記載の半導体パッケージの製造方法。
  10. 前記閉鎖部材除去段階が、サブストリップとサブストリップとの間の境界領域に形成されたスロットにパンチを通過させて閉鎖部材の一側がメインストリップから分離されるように除去することを特徴とする請求項５ないし７のいずれかに記載の半導体パッケージの製造方法。
  11. 前記閉鎖部材接着段階で使用される閉鎖部材がカバーレイテープであることを特徴とする請求項５ないし７のいずれかに記載の半導体パッケージの製造方法。
  12. 複数個の前記サブストリップが貫通スロットを境界に相互隣接して配置され、前記導電性回路パターンが前記各々のサブストリップ内の多数の貫通孔各々の周縁に隣接した少なくとも一表面上の領域に、接続手段により半導体チップと電気的に連結させるための多数のボンドフィンガー、外部入出力端子としての導電性ボールが融着領域である多数のボールランド及び、前記ボンドフィンガーと前記ボールランドとを電気的に連結する多数の連結部とで構成され、前記樹脂層及び前記回路パターン層の表面の、前記ボンドフィンガー及びボールランド以外の部分に、カバーコートがコーティングされることを特徴とする請求項５ないし７のいずれかに記載の半導体パッケージの製造方法。
  13. 前記閉鎖部材接着段階で接着される閉鎖部材が前記各々のサブストリップ内の多数の貫通孔各々の周縁と半導体チップ実装領域の外周縁との間の領域一部にモールドゲートとしての通孔が形成され、前記通孔に一端が連結されたモールドランナーゲートを有することを特徴とする請求項５ないし７のいずれかに記載の半導体パッケージの製造方法。
  14. 前記モールディング段階で封止材充填がトップダイに形成されたランナーと前記モールドランナーゲートを経由してゲートとしての前記通孔を通じてなることを特徴とする請求項１３に記載の半導体パッケージの製造方法。
  15. 前記通孔は円形、四角形及び折曲された四角形の中から選択されるいずれか一つの形状であり、前記モールドランナーゲートが金で鍍金されることを特徴とする請求項１４に記載の半導体パッケージの製造方法。
  16. 前記モールディング段階は、前記回路基板をダイの間に位置させ、前記入出力パッドが形成された半導体チップの表面に対応するダイにゲートを形成することによって、前記封止材が、前記入出力パッドが形成された半導体チップの表面から充填されるようにすることを特徴とする請求項５ないし７のいずれかに記載の半導体パッケージの製造方法。
JP2000123206A 1999-05-07 2000-04-24 半導体パッケージ及びその製造方法 Expired - Fee Related JP3575001B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR1019990016319A KR20000073182A (ko) 1999-05-07 1999-05-07 반도체패키지 및 그 제조 방법
KR10-1999-0020939A KR100393093B1 (ko) 1999-06-07 1999-06-07 반도체패키지의 제조방법
KR1999/P37928 1999-09-07
KR1999/P16319 1999-09-07
KR1999/P20939 1999-09-07
KR1019990037925A KR100365054B1 (ko) 1999-09-07 1999-09-07 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR1999/P37925 1999-09-07
KR10-1999-0037928A KR100369394B1 (ko) 1999-09-07 1999-09-07 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법

Publications (2)

Publication Number Publication Date
JP2000323616A JP2000323616A (ja) 2000-11-24
JP3575001B2 true JP3575001B2 (ja) 2004-10-06

Family

ID=27483364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000123206A Expired - Fee Related JP3575001B2 (ja) 1999-05-07 2000-04-24 半導体パッケージ及びその製造方法

Country Status (2)

Country Link
US (3) US6515356B1 (ja)
JP (1) JP3575001B2 (ja)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
USRE40112E1 (en) * 1999-05-20 2008-02-26 Amkor Technology, Inc. Semiconductor package and method for fabricating the same
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6700185B1 (en) * 1999-11-10 2004-03-02 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method for manufacturing semiconductor device
US6778404B1 (en) * 2000-06-02 2004-08-17 Micron Technology Inc Stackable ball grid array
US6841862B2 (en) 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
AU8321601A (en) * 2000-08-11 2002-02-25 Escort Memory Systems Rfid tag assembly and system
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
JP2002134650A (ja) * 2000-10-23 2002-05-10 Rohm Co Ltd 半導体装置およびその製造方法
KR100649878B1 (ko) * 2000-12-29 2006-11-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US7288739B2 (en) * 2001-02-26 2007-10-30 Sts Atl Corporation Method of forming an opening or cavity in a substrate for receiving an electronic component
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
SG108245A1 (en) * 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
JP2003078108A (ja) * 2001-08-31 2003-03-14 Hitachi Chem Co Ltd 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法
JP3704304B2 (ja) * 2001-10-26 2005-10-12 新光電気工業株式会社 リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US7573136B2 (en) * 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
JP4094494B2 (ja) * 2002-08-23 2008-06-04 新光電気工業株式会社 半導体パッケージ
DE10245451B4 (de) * 2002-09-27 2005-07-28 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
KR100555495B1 (ko) * 2003-02-08 2006-03-03 삼성전자주식회사 칩 어레이 몰딩용 몰드 다이, 그것을 포함하는 몰딩 장치및 칩 어레이 몰딩 방법
US6833619B1 (en) 2003-04-28 2004-12-21 Amkor Technology, Inc. Thin profile semiconductor package which reduces warpage and damage during laser markings
WO2004107441A1 (en) * 2003-05-28 2004-12-09 Infineon Technologies Ag An integrated circuit package employing a flexible substrate
US6913952B2 (en) * 2003-07-03 2005-07-05 Micron Technology, Inc. Methods of forming circuit traces and contact pads for interposers utilized in semiconductor packages
KR100541650B1 (ko) * 2003-08-12 2006-01-10 삼성전자주식회사 고체 촬상용 반도체 장치 및 그 제조방법
SG145564A1 (en) 2003-09-09 2008-09-29 Micron Technology Inc Systems for degating packaged semiconductor devices with tape substrates
FI20031341L (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US6936922B1 (en) 2003-09-26 2005-08-30 Amkor Technology, Inc. Semiconductor package structure reducing warpage and manufacturing method thereof
KR100535181B1 (ko) * 2003-11-18 2005-12-09 삼성전자주식회사 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법
US20070145548A1 (en) * 2003-12-22 2007-06-28 Amkor Technology, Inc. Stack-type semiconductor package and manufacturing method thereof
US7009296B1 (en) 2004-01-15 2006-03-07 Amkor Technology, Inc. Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
JPWO2005114730A1 (ja) * 2004-05-20 2008-03-27 スパンション エルエルシー 半導体装置の製造方法および半導体装置
US7008820B2 (en) * 2004-06-10 2006-03-07 St Assembly Test Services Ltd. Chip scale package with open substrate
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
TWI251910B (en) * 2004-06-29 2006-03-21 Phoenix Prec Technology Corp Semiconductor device buried in a carrier and a method for fabricating the same
US8125076B2 (en) * 2004-11-12 2012-02-28 Stats Chippac Ltd. Semiconductor package system with substrate heat sink
US20090008792A1 (en) * 2004-11-19 2009-01-08 Industrial Technology Research Institute Three-dimensional chip-stack package and active component on a substrate
TWI256694B (en) * 2004-11-19 2006-06-11 Ind Tech Res Inst Structure with embedded active components and manufacturing method thereof
FI20041525A7 (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
TWI336603B (en) * 2004-12-03 2011-01-21 Ngk Spark Plug Co Method and apparatus for producing a wiring board, including film-peeling
US20060267174A1 (en) * 2005-02-09 2006-11-30 William Macropoulos Apparatus and method using stackable substrates
US7344915B2 (en) * 2005-03-14 2008-03-18 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package with a laminated chip cavity
TW200636946A (en) * 2005-04-12 2006-10-16 Advanced Semiconductor Eng Chip package and packaging process thereof
WO2006129343A1 (ja) * 2005-05-30 2006-12-07 Spansion Llc 半導体装置の製造装置及び半導体装置の製造方法
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
JP4322844B2 (ja) * 2005-06-10 2009-09-02 シャープ株式会社 半導体装置および積層型半導体装置
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
DE112006001506T5 (de) * 2005-06-16 2008-04-30 Imbera Electronics Oy Platinenstruktur und Verfahren zu ihrer Herstellung
KR100681263B1 (ko) * 2006-01-17 2007-02-09 삼성전자주식회사 반도체 패키지
TWI284971B (en) * 2006-01-26 2007-08-01 Siliconware Precision Industries Co Ltd Multichip stack structure
US8829661B2 (en) * 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
US20080054490A1 (en) * 2006-08-31 2008-03-06 Ati Technologies Inc. Flip-Chip Ball Grid Array Strip and Package
US8252615B2 (en) 2006-12-22 2012-08-28 Stats Chippac Ltd. Integrated circuit package system employing mold flash prevention technology
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US8852986B2 (en) * 2007-05-16 2014-10-07 Stats Chippac Ltd. Integrated circuit package system employing resilient member mold system technology
US7868446B2 (en) * 2007-09-06 2011-01-11 Infineon Technologies Ag Semiconductor device and methods of manufacturing semiconductor devices
US8008787B2 (en) * 2007-09-18 2011-08-30 Stats Chippac Ltd. Integrated circuit package system with delamination prevention structure
US7672140B2 (en) * 2008-01-22 2010-03-02 Tensolite LLC Circuit board configuration
US7785929B2 (en) * 2008-03-25 2010-08-31 Stats Chippac Ltd. Mountable integrated circuit package system with exposed external interconnects
US7855444B2 (en) * 2008-03-25 2010-12-21 Stats Chippac Ltd. Mountable integrated circuit package system with substrate
TWI363585B (en) * 2008-04-02 2012-05-01 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
JP2009277906A (ja) * 2008-05-15 2009-11-26 Denso Corp モールドパッケージの製造方法
US8022538B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Base package system for integrated circuit package stacking and method of manufacture thereof
JP2010258300A (ja) * 2009-04-27 2010-11-11 Murata Mfg Co Ltd 電子部品の配線構造および電子部品の製造方法
US20120139095A1 (en) * 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US8409925B2 (en) * 2011-06-09 2013-04-02 Hung-Jen LEE Chip package structure and manufacturing method thereof
US8514576B1 (en) * 2011-06-14 2013-08-20 Juniper Networks, Inc. Dual sided system in a package
JP2015088962A (ja) * 2013-10-31 2015-05-07 京セラクリスタルデバイス株式会社 水晶デバイス
JP6282843B2 (ja) * 2013-10-31 2018-02-21 京セラ株式会社 水晶デバイス
US9685425B2 (en) * 2014-01-28 2017-06-20 Apple Inc. Integrated circuit package
JP6418810B2 (ja) * 2014-06-26 2018-11-07 京セラ株式会社 水晶デバイス
EP3349247B1 (en) * 2017-01-13 2020-12-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Patterned cover layer on base structure defining cavity and alignment marker
JP2019040893A (ja) 2017-08-22 2019-03-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
DE102017130342A1 (de) * 2017-12-18 2019-06-19 Melexis Bulgaria Ltd. Verstärkte elektronische Vorrichtung für einen Elektromotor
KR102882091B1 (ko) * 2020-07-03 2025-11-12 주식회사 아모센스 파워모듈
WO2023004634A1 (zh) * 2021-07-28 2023-02-02 广东省科学院半导体研究所 扇出型封装及扇出型封装的制备方法

Family Cites Families (165)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4861959A (ja) * 1971-12-06 1973-08-30
US3851221A (en) 1972-11-30 1974-11-26 P Beaulieu Integrated circuit package
US4398235A (en) * 1980-09-11 1983-08-09 General Motors Corporation Vertical integrated circuit package integration
FR2524707B1 (fr) 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
US4567643A (en) 1983-10-24 1986-02-04 Sintra-Alcatel Method of replacing an electronic component connected to conducting tracks on a support substrate
JPH0612796B2 (ja) 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
JPS60259361A (ja) 1984-06-06 1985-12-21 Niigata Eng Co Ltd 工作物の自動工作機械による加工方法
JPS61117858A (ja) 1984-11-14 1986-06-05 Hitachi Micro Comput Eng Ltd 半導体装置
US4729061A (en) 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
JPS629639A (ja) 1985-07-05 1987-01-17 Nec Yamagata Ltd 半導体装置の製造方法
JPH0421545Y2 (ja) 1986-01-20 1992-05-18
US4756080A (en) 1986-01-27 1988-07-12 American Microsystems, Inc. Metal foil semiconductor interconnection method
JPH032769Y2 (ja) 1986-01-31 1991-01-24
US4730232A (en) 1986-06-25 1988-03-08 Westinghouse Electric Corp. High density microelectronic packaging module for high speed chips
US4763188A (en) 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US5028986A (en) 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US5198888A (en) 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5040052A (en) 1987-12-28 1991-08-13 Texas Instruments Incorporated Compact silicon module for high density integrated circuits
US5025306A (en) 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
JPH0291360U (ja) * 1988-12-29 1990-07-19
DE3911711A1 (de) 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5012323A (en) 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
GB8927164D0 (en) 1989-12-01 1990-01-31 Inmos Ltd Semiconductor chip packages
US5463253A (en) 1990-03-15 1995-10-31 Fujitsu Limited Semiconductor device having a plurality of chips
US5140404A (en) 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
JPH04179264A (ja) 1990-11-14 1992-06-25 Hitachi Ltd 樹脂封止型半導体装置
JP3011510B2 (ja) 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5157480A (en) 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
JPH04284661A (ja) * 1991-03-13 1992-10-09 Toshiba Corp 半導体装置
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5614766A (en) 1991-09-30 1997-03-25 Rohm Co., Ltd. Semiconductor device with stacked alternate-facing chips
JPH05190721A (ja) 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
EP0586888B1 (en) 1992-08-05 2001-07-18 Fujitsu Limited Three-dimensional multichip module
JP2750248B2 (ja) 1992-10-07 1998-05-13 京セラ株式会社 半導体素子収納用パッケージ
KR100280762B1 (ko) 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
JPH06151645A (ja) 1992-11-11 1994-05-31 Sumitomo Metal Mining Co Ltd 半導体装置及びその製造方法
US5859471A (en) 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
JPH06163751A (ja) 1992-11-17 1994-06-10 Kyocera Corp 半導体装置
FR2701153B1 (fr) 1993-02-02 1995-04-07 Matra Marconi Space France Composant et module de mémoire à semi-conducteur.
US5291061A (en) 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
EP0695494B1 (en) 1993-04-23 2001-02-14 Irvine Sensors Corporation Electronic module comprising a stack of ic chips
US5474958A (en) 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5323060A (en) 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
FR2709020B1 (fr) 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
JPH09504654A (ja) 1993-08-13 1997-05-06 イルビン センサーズ コーポレーション 単一ｉｃチップに代わるｉｃチップ積層体
KR970000214B1 (ko) * 1993-11-18 1997-01-06 삼성전자 주식회사 반도체 장치 및 그 제조방법
KR950027550U (ko) * 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
US5760471A (en) * 1994-04-20 1998-06-02 Fujitsu Limited Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package
JPH088389A (ja) * 1994-04-20 1996-01-12 Fujitsu Ltd 半導体装置及び半導体装置ユニット
DE69527473T2 (de) 1994-05-09 2003-03-20 Nec Corp., Tokio/Tokyo Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
FR2719967B1 (fr) 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
US5583378A (en) 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5527740A (en) 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US5604376A (en) 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
MY114888A (en) 1994-08-22 2003-02-28 Ibm Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips
JP2595909B2 (ja) 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
DE69530037T2 (de) * 1994-09-22 2003-10-16 Nec Electronics Corp., Kawasaki Automatische Bandmontage für Halbleiteranordnung
JP2780649B2 (ja) 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
KR0147259B1 (ko) * 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
US6093970A (en) 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
US5495394A (en) 1994-12-19 1996-02-27 At&T Global Information Solutions Company Three dimensional die packaging in multi-chip modules
US6046076A (en) 1994-12-29 2000-04-04 Tessera, Inc. Vacuum dispense method for dispensing an encapsulant and machine therefor
US5622588A (en) 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
US5491612A (en) 1995-02-21 1996-02-13 Fairchild Space And Defense Corporation Three-dimensional modular assembly of integrated circuits
TW373308B (en) 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US5783870A (en) 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5514907A (en) 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5801446A (en) 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US5652185A (en) 1995-04-07 1997-07-29 National Semiconductor Corporation Maximized substrate design for grid array based assemblies
US5620928A (en) 1995-05-11 1997-04-15 National Semiconductor Corporation Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
JP3007023B2 (ja) 1995-05-30 2000-02-07 シャープ株式会社 半導体集積回路およびその製造方法
US5682062A (en) 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US6005778A (en) 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
US5691248A (en) 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
GB9515651D0 (en) 1995-07-31 1995-09-27 Sgs Thomson Microelectronics A method of manufacturing a ball grid array package
US5721452A (en) 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5874781A (en) 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5886412A (en) 1995-08-16 1999-03-23 Micron Technology, Inc. Angularly offset and recessed stacked die multichip device
US5861666A (en) 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
JP3123638B2 (ja) 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
JP2814966B2 (ja) * 1995-09-29 1998-10-27 日本電気株式会社 半導体装置
US5986317A (en) 1995-09-29 1999-11-16 Infineon Technologies Corporation Optical semiconductor device having plural encapsulating layers
US5696666A (en) 1995-10-11 1997-12-09 Motorola, Inc. Low profile exposed die chip carrier package
KR0178255B1 (ko) 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
US5739581A (en) 1995-11-17 1998-04-14 National Semiconductor Corporation High density integrated circuit package assembly with a heatsink between stacked dies
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
KR0184076B1 (ko) * 1995-11-28 1999-03-20 김광호 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지
US5689135A (en) 1995-12-19 1997-11-18 Micron Technology, Inc. Multi-chip device and method of fabrication employing leads over and under processes
JP3207738B2 (ja) 1996-01-15 2001-09-10 株式会社東芝 樹脂封止型半導体装置及びその製造方法
KR100443484B1 (ko) 1996-02-19 2004-09-18 마츠시타 덴끼 산교 가부시키가이샤 반도체장치및그제조방법
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
JPH09232368A (ja) * 1996-02-20 1997-09-05 Fujitsu Ltd 半導体装置
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2806357B2 (ja) 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
US6001671A (en) 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5917242A (en) 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US5723907A (en) 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
JP3683996B2 (ja) 1996-07-30 2005-08-17 株式会社東芝 半導体装置およびその製造方法
US5796586A (en) 1996-08-26 1998-08-18 National Semiconductor, Inc. Substrate board having an anti-adhesive solder mask
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US6074898A (en) 1996-09-18 2000-06-13 Sony Corporation Lead frame and integrated circuit package
US5981314A (en) 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
JP3266815B2 (ja) 1996-11-26 2002-03-18 シャープ株式会社 半導体集積回路装置の製造方法
US5909633A (en) 1996-11-29 1999-06-01 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an electronic component
US5866949A (en) 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
KR100467946B1 (ko) 1997-01-24 2005-01-24 로무 가부시키가이샤 반도체 칩의 제조방법
US6057598A (en) 1997-01-31 2000-05-02 Vlsi Technology, Inc. Face on face flip chip integration
US5894108A (en) 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US6180696B1 (en) 1997-02-19 2001-01-30 Georgia Tech Research Corporation No-flow underfill of epoxy resin, anhydride, fluxing agent and surfactant
US5815372A (en) 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
US6160705A (en) 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
TW449844B (en) 1997-05-17 2001-08-11 Hyundai Electronics Ind Ball grid array package having an integrated circuit chip
US5986209A (en) 1997-07-09 1999-11-16 Micron Technology, Inc. Package stack via bottom leaded plastic (BLP) packaging
JP3359846B2 (ja) 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
US6257851B1 (en) 1997-09-25 2001-07-10 Scroll Technologies Generalized minimum diameter scroll component
JPH11134682A (ja) 1997-10-24 1999-05-21 Asahi Optical Co Ltd 光情報記録再生ヘッド
US5952611A (en) 1997-12-19 1999-09-14 Texas Instruments Incorporated Flexible pin location integrated circuit package
JPH11186326A (ja) 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
KR19990065599A (ko) 1998-01-15 1999-08-05 구본준 반도체 패키지와 그 제조방법 및 그 적층방법
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6326696B1 (en) 1998-02-04 2001-12-04 International Business Machines Corporation Electronic package with interconnected chips
US6099677A (en) 1998-02-13 2000-08-08 Merrimac Industries, Inc. Method of making microwave, multifunction modules using fluoropolymer composite substrates
US6172419B1 (en) * 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
US6034423A (en) 1998-04-02 2000-03-07 National Semiconductor Corporation Lead frame design for increased chip pinout
US6184463B1 (en) 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
KR100261447B1 (ko) 1998-04-15 2000-07-01 최완균 멀티 칩 패키지
US6072233A (en) 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6180881B1 (en) 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
US6329709B1 (en) 1998-05-11 2001-12-11 Micron Technology, Inc. Interconnections for a semiconductor device
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
US6081037A (en) 1998-06-22 2000-06-27 Motorola, Inc. Semiconductor component having a semiconductor chip mounted to a chip mount
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
JP3169907B2 (ja) 1998-09-25 2001-05-28 日本電気株式会社 多層配線構造およびその製造方法
US6100804A (en) 1998-10-29 2000-08-08 Intecmec Ip Corp. Radio frequency identification system
US6127833A (en) * 1999-01-04 2000-10-03 Taiwan Semiconductor Manufacturing Co. Test carrier for attaching a semiconductor device
US6268568B1 (en) 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages
JP3575001B2 (ja) * 1999-05-07 2004-10-06 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3416737B2 (ja) * 1999-05-20 2003-06-16 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージの製造方法
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6242279B1 (en) 1999-06-14 2001-06-05 Thin Film Module, Inc. High density wire bond BGA
US6261869B1 (en) 1999-07-30 2001-07-17 Hewlett-Packard Company Hybrid BGA and QFP chip package assembly and process for same
US6122171A (en) 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
US6277672B1 (en) 1999-09-03 2001-08-21 Thin Film Module, Inc. BGA package for high density cavity-up wire bond device connections using a metal panel, thin film and build up multilayer technology
US6262490B1 (en) 1999-11-05 2001-07-17 Advanced Semiconductor Engineering, Inc. Substrate strip for use in packaging semiconductor chips
US6271057B1 (en) 1999-11-19 2001-08-07 Advanced Semiconductor Engineering, Inc. Method of making semiconductor chip package
US6198171B1 (en) 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
US6257857B1 (en) 2000-01-31 2001-07-10 Advanced Semiconductor Engineering, Inc. Molding apparatus for flexible substrate based package
US6404046B1 (en) 2000-02-03 2002-06-11 Amkor Technology, Inc. Module of stacked integrated circuit packages including an interposer
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6459148B1 (en) 2000-11-13 2002-10-01 Walsin Advanced Electronics Ltd QFN semiconductor package
US6448506B1 (en) 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
US6564454B1 (en) * 2000-12-28 2003-05-20 Amkor Technology, Inc. Method of making and stacking a semiconductor package
US6486537B1 (en) * 2001-03-19 2002-11-26 Amkor Technology, Inc. Semiconductor package with warpage resistant substrate
US6399418B1 (en) 2001-07-26 2002-06-04 Amkor Technology, Inc. Method for forming a reduced thickness packaged electronic device

Also Published As

Publication number Publication date
US20030100142A1 (en) 2003-05-29
US6717248B2 (en) 2004-04-06
US6515356B1 (en) 2003-02-04
US7190071B2 (en) 2007-03-13
JP2000323616A (ja) 2000-11-24
US20040164411A1 (en) 2004-08-26

Similar Documents

Publication Publication Date Title
JP3575001B2 (ja) 半導体パッケージ及びその製造方法
JP3416737B2 (ja) 半導体パッケージの製造方法
JP3398721B2 (ja) 半導体パッケージ及びその製造方法
KR100623507B1 (ko) 반도체 패키지를 제조하는 방법
US5843808A (en) Structure and method for automated assembly of a tab grid array package
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
WO2013078751A1 (en) No-exposed-pad ball grid array (bga) packaging structures and method for manufacturing the same
KR20010012187A (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
WO2013075384A1 (en) Ball grid array (bga) packaging structures and method for manufacruring the same
US20100219521A1 (en) Window type semiconductor package
JP4970388B2 (ja) 半導体装置及び半導体装置の製造方法
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JPS58134450A (ja) 半導体装置およびその製造方法
USRE40112E1 (en) Semiconductor package and method for fabricating the same
KR100600366B1 (ko) 반도체 패키지 및 그 제조 방법
KR20000074351A (ko) 반도체패키지 및 그 제조방법
KR100708040B1 (ko) 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법
CN118629882A (zh) 封装结构及封装方法
KR20000073182A (ko) 반도체패키지 및 그 제조 방법
KR20030082177A (ko) 칩 스케일 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees